JP2007129064A - 膜パターン形成方法、デバイス、電気光学装置、及び電子機器 - Google Patents

膜パターン形成方法、デバイス、電気光学装置、及び電子機器 Download PDF

Info

Publication number
JP2007129064A
JP2007129064A JP2005320457A JP2005320457A JP2007129064A JP 2007129064 A JP2007129064 A JP 2007129064A JP 2005320457 A JP2005320457 A JP 2005320457A JP 2005320457 A JP2005320457 A JP 2005320457A JP 2007129064 A JP2007129064 A JP 2007129064A
Authority
JP
Japan
Prior art keywords
film pattern
pattern
film
functional liquid
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005320457A
Other languages
English (en)
Other versions
JP4670596B2 (ja
Inventor
Toshimitsu Hirai
利充 平井
Katsuyuki Moriya
克之 守屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005320457A priority Critical patent/JP4670596B2/ja
Priority to TW095140471A priority patent/TWI322464B/zh
Priority to CN2006101439134A priority patent/CN1959954B/zh
Priority to KR1020060107565A priority patent/KR100797593B1/ko
Priority to US11/556,384 priority patent/US7803515B2/en
Publication of JP2007129064A publication Critical patent/JP2007129064A/ja
Application granted granted Critical
Publication of JP4670596B2 publication Critical patent/JP4670596B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing

Abstract

【課題】所定の機能を確保しつつ、安定してパターンを形成する。
【解決手段】機能液を基板上に配置して線状の第１膜パターン４０と、第１膜パターン４
０より幅狭で基端部で第１膜パターン４０に接続される第２膜パターン４１とを形成する
。第１膜パターン４０に対応する第１開口部５５及び第２膜パターン４１に対応する第２
開口部５６を有する隔壁３４を形成する工程と、第１開口部５５に機能液の液滴を配置し
、機能液の自己流動により機能液を第２開口部５６に配置する工程とを有する。第２膜パ
ターン４１の先端部は、矩形輪郭を欠落させた形状の欠落部４１ａを有する。
【選択図】図３

Description

本発明は、膜パターン形成方法、デバイス、電気光学装置、及び電子機器に関するもの
である。
電子回路又は集積回路等に使用される所定パターンからなる配線等を形成する方法とし
ては、例えば、フォトリソグラフィ法が広く利用されている。このフォトリソグラフィ法
は、真空装置、露光装置等の大規模な設備が必要となる。そして、上記装置では所定パタ
ーンからなる配線等を形成するために、複雑な工程を必要とし、また材料使用効率も数％
程度でそのほとんどを廃棄せざるを得ず、製造コストが高いという課題がある。
これに対して、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、いわゆる
インクジェット法を用いて基板上に所定パターンからなる配線等を形成する方法が提案さ
れている（例えば、特許文献１、特許文献２参照）。このインクジェット法では、パター
ン用の液体材料（機能液）を基板に直接パターン配置し、その後、熱処理やレーザー照射
を行って所望のパターンを形成する。この方法によれば、フォトリソグラフィ工程が不要
となり、プロセスが大幅に簡略化されるとともに、パターン位置に原材料を直接配置する
ことができるので、使用量も削減できるというメリットがある。
ところで、近年、デバイスを構成する回路の高密度化が進み、例えば配線についてもさ
らなる微細化、細線化が要求されている。しかしながら、上述した液滴吐出法を用いたパ
ターン形成方法では、吐出した液滴が着弾後に基板上で広がるため、微細なパターンを安
定的に形成するのが困難であった。特に、パターンを導電膜とする場合には、上述した液
滴の広がりによって、液だまり（バルジ）が生じ、それが断線や短絡等の不具合の発生原
因となるおそれがあった。そこで、幅の広い配線形成領域と、この配線形成領域に接続し
て形成される微細な配線形成領域と、を備えたバンク構造を用いた技術が提案されている
（例えば、特許文献３参照）。この技術は、幅の広い配線形成領域に機能液を吐出し、毛
細管現象による自己流動で微細な配線形成領域に機能液を流し込ませて、微細な配線パタ
ーンを形成するようになっている。
特開平１１−２７４６７１号公報 特開２０００−２１６３３０号公報 特開２００５−１２１８１号公報
しかしながら、上述したような従来技術には、以下のような問題が存在する。
微細な配線パターンを安定して形成するためには、液滴を流し込ませる距離を短く（面
積を小さく）することが肝要であるが、所定の機能を果たすためには、一定の長さが必要
になり、むやみに短くすることができない。
本発明は、以上のような点を考慮してなされたもので、所定の機能を確保しつつ、安定
してパターンを形成できる膜パターン形成方法、及びこの方法で形成されたデバイス、電
気光学装置、及び電子機器を提供することを目的とする。
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の膜パターン形成方法は、機能液を基板上に配置して線状の第１膜パターンと、
該第１膜パターンより幅狭で基端部で前記第１膜パターンに接続される第２膜パターンと
を形成する方法であって、前記第１膜パターンに対応する第１開口部及び前記第２膜パタ
ーンに対応する第２開口部を有する隔壁を形成する工程と、前記第１開口部に前記機能液
の液滴を配置し、前記機能液の自己流動により該機能液を前記第２開口部に配置する工程
とを有し、前記第２膜パターンの先端部は、矩形輪郭を欠落させた形状の欠落部を有する
ことを特徴とするものである。
従って、本発明の膜パターン形成方法では、自己流動により第１開口部から第２開口部
に配置する機能液を先端部の欠落部には流動させる必要がなくなるため、流動長を短くで
き、安定して膜パターンを形成することができる。また、本発明では、欠落部が第２膜パ
ターンの先端部なので、所定の機能も確保することが可能である。
欠落部としては、前記機能液の流動特性に基づく形状で欠落されることが好ましい。
これにより、本発明では、機能液の流動速度分布に応じて欠落させることにより、第２
膜開口部に機能液が配置されるまでの時間を短くすることができ、生産性を向上させるこ
とが可能になる。
また、前記欠落部としては、前記第２膜パターンにおける機能領域の外側に形成される
ことが好ましい。
これにより、本発明では、第２膜パターンによる所定の機能を損なわせることなく、安
定して膜パターンを形成することが可能になる。
また、前記第２膜パターンの基端部としては、線幅が拡径する拡径部を介して前記第１
膜パターンに接続される構成も好適である。
これにより、本発明では、線幅が拡径した箇所から機能液が第２開口部に流動するため
、流動抵抗を低減することが可能になり、円滑に機能液を第２開口部に配置することがで
きる。
一方、本発明のデバイスは、基板上に線状の第１膜パターンと、該第１膜パターンより
幅狭で基端部で前記第１膜パターンに接続される第２膜パターンとを有するデバイスであ
って、前記第２膜パターンの先端部は、矩形輪郭を欠落させた欠落部を有することを特徴
とするものである。
従って、本発明では、機能液の自己流動により第２膜パターンを形成する際に、先端部
の欠落部には流動させる必要がなくなるため、流動長を短くでき、安定して膜パターンを
形成することができる。また、本発明では、欠落部が第２膜パターンの先端部なので、所
定の機能も確保することが可能である。
また、前記欠落部は、前記第２膜パターンにおける機能領域の外側に形成されることが
好ましい。
これにより、本発明では、第２膜パターンによる所定の機能を損なわせることなく、安
定して膜パターンを形成することが可能になる。
また、前記第２膜パターンの基端部としては、線幅が拡径する拡径部を介して前記第１
膜パターンに接続される構成を好適に採用できる。
この構成では、線幅が拡径した箇所から機能液が流動するため、流動抵抗を低減するこ
とが可能になり、機能液を第２膜パターン形成領域に配置することができる。
一方、本発明の電気光学装置は、先に記載のデバイスを備えることを特徴とする。
本発明の電気光学装置によれば、安定して形成されたデバイスを備えることから、品質
や性能の向上を図った電気光学装置を実現することができる。
ここで、本発明において、電気光学装置とは、電界により物質の屈折率が変化して光の
透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギに変
換するもの等も含んで総称している。具体的には、電気光学物質として液晶を用いる液晶
表示装置、電気光学物質として有機ＥＬ(Electro-Luminescence)を用いる有機ＥＬ装置、
無機ＥＬを用いる無機ＥＬ装置、電気光学物質としてプラズマ用ガスを用いるプラズマデ
ィスプレイ装置等がある。さらには、電気泳動ディスプレイ装置（ＥＰＤ：Electrophore
tic Display）、フィールドエミッションディスプレイ装置（ＦＥＤ：電界放出表示装置
：Field Emission Display）等がある。
そして、本発明の電子機器は、先に記載の電気光学装置を備えることを特徴とする。
本発明の電子機器によれば、品質や性能の向上が図られた電気光学装置を備えることで
、信頼性の高いものとなる。
以下、本発明の膜パターン形成方法、デバイス、電気光学装置、及び電子機器の実施の
形態を、図１ないし図１５を参照して説明する。
なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限
定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認
識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。
（液滴吐出装置）
まず、本実施形態において、膜パターンを形成するために用いる液滴吐出装置について
図１を参照して説明する。
図１は、本発明の膜パターンの形成方法に用いられる装置の一例として、液滴吐出法に
よって基板上に液体材料を配置する液滴吐出装置（インクジェット装置）ＩＪの概略構成
を示す斜視図である。
液滴吐出装置ＩＪは、液滴吐出ヘッドＨと、Ｘ軸方向駆動軸４と、Ｙ軸方向ガイド軸５
と、制御装置ＣＯＮＴと、ステージ７と、クリーニング機構８と、基台９と、ヒータ１５
とを備えている。
ステージ７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板ＰＬ
を支持するものであって、基板ＰＬを基準位置に固定する不図示の固定機構を備えている
。
液滴吐出ヘッドＨは、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッド
であり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド
Ｈの下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッドＨの吐出ノズル
からは、ステージ７に支持されている基板ＰＬに対して上述した導電性微粒子を含むイン
クが吐出される。
Ｘ軸方向駆動軸４には、Ｘ軸方向駆動モータ２が接続されている。Ｘ軸方向駆動モータ
２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給され
ると、Ｘ軸方向駆動軸４を回転させる。Ｘ軸方向駆動軸４が回転すると、液滴吐出ヘッド
ＨはＸ軸方向に移動する。
Ｙ軸方向ガイド軸５は、基台９に対して動かないように固定されている。ステージ７は
、Ｙ軸方向駆動モータ３を備えている。Ｙ軸方向駆動モータ３はステッピングモータ等で
あり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ７をＹ軸方向
に移動する。
制御装置ＣＯＮＴは、液滴吐出ヘッドＨに液滴の吐出制御用の電圧を供給する。また、
Ｘ軸方向駆動モータ２に液滴吐出ヘッドＨのＸ軸方向の移動を制御する駆動パルス信号を
、Ｙ軸方向駆動モータ３にステージ７のＹ軸方向の移動を制御する駆動パルス信号を供給
する。
クリーニング機構８は、液滴吐出ヘッドＨをクリーニングするものである。クリーニン
グ機構８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動
モータの駆動により、クリーニング機構８は、Ｙ軸方向ガイド軸５に沿って移動する。ク
リーニング機構８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ１５は、ここではランプアニールにより基板ＰＬを熱処理する手段であり、基板
ＰＬ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ１５の電
源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
液滴吐出装置ＩＪは、液滴吐出ヘッドＨと基板ＰＬを支持するステージ７とを相対的に
走査しつつ基板ＰＬに対して液滴を吐出する。ここで、以下の説明において、Ｘ軸方向を
走査方向、Ｘ軸方向と直交するＹ軸方向を非走査方向とする。従って、液滴吐出ヘッドＨ
の吐出ノズルは、非走査方向であるＹ軸方向に一定間隔で並んで設けられている。なお、
図１では、液滴吐出ヘッドＨは、基板ＰＬの進行方向に対し直角に配置されているが、液
滴吐出ヘッドＨの角度を調整し、基板ＰＬの進行方向に対して交差させるようにしてもよ
い。このようにすれば、液滴吐出ヘッドＨの角度を調整することで、ノズル間のピッチを
調節することができる。また、基板ＰＬとノズル面との距離を任意に調節することが出来
るようにしてもよい。
図２は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図２において、液体材料（配線パターン用インク、機能液）Ｌを収容する液体室２１に
隣接してピエゾ素子２２が設置されている。液体室２１には、液体材料を収容する材料タ
ンクを含む液体材料供給系２３を介して液体材料が供給される。
ピエゾ素子２２は駆動回路２４に接続されており、この駆動回路２４を介してピエゾ素
子２２に電圧を印加し、ピエゾ素子２２を変形させることにより、液体室２１が変形し、
ノズル２５から液体材料が吐出される。この場合、印加電圧の値を変化させることにより
、ピエゾ素子２２の歪み量が制御される。また、印加電圧の周波数を変化させることによ
り、ピエゾ素子２２の歪み速度が制御される。
なお、液体材料の吐出原理としては、上述した圧電体素子であるピエゾ素子を用いてイ
ンクを吐出させるピエゾ方式の他にも、液体材料を加熱し発生した泡（バブル）により液
体材料を吐出させるバブル方式等、公知の様々な技術を適用することができる。このうち
、上述したピエゾ方式では、液体材料に熱を加えないため、材料の組成等に影響を与えな
いという利点を有する。
ここで、機能液Ｌは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化
銀ナノ粒子を溶媒（分散媒）に分散した溶液からなるものである。
導電性微粒子としては、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいず
れかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微
粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティング
して使うこともできる。
導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍよ
り大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、
１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得ら
れる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであ
れば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブ
タノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラ
デカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロ
ナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、
またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチ
レングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチ
レングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２
−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエー
テル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−
ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極
性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出
法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物
、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を
挙げることができる。
上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲
内であることが好ましい。液滴吐出法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ
未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じや
すくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため
吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液に
は、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系
などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板
への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に
役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エス
テル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。液滴
吐出法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合に
はノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大
きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
（バンク構造体）
次に、本実施形態の膜パターンの形成方法に用いる、機能液（インク）を配置するバン
ク構造体について図３（ａ）、（ｂ）を参照して説明する。
図３（ａ）は、バンク構造体１の概略構成を示す平面図である。また、図３（ｂ）は、
図３（ａ）に示すＡ−Ａ’線矢視における前記バンク構造体１の側断面図である。本実施
形態のバンク構造体１は、図３（ａ），（ｂ）に示すように、基板４８上に所定パターン
のバンク（隔壁）３４が形成されていている。そして、このバンク３４に囲まれることに
より、機能液を配置するための領域となるパターン形成領域Ｐが区画されている。なお、
本実施形態のパターン形成領域Ｐは、後述するＴＦＴを構成するゲート配線、及びゲート
電極を形成するための基板４８上に設けられた領域である。
前記パターン形成領域Ｐは、ゲート配線（第１膜パターン）４０（図７参照）に対応す
る溝状の第１パターン形成領域（第１開口部）５５と、この第１パターン形成領域５５に
基端部で接続し、ゲート電極（第２膜パターン）４１（図７参照）に対応する第２パター
ン形成領域（第２開口部）５６とから構成されている。ここで、対応するとは、前記第１
パターン形成領域５５、又は前記第２パターン形成領域５６内に配置された機能液を硬化
処理等を施すことで、それぞれがゲート配線、又はゲート電極となることを意味している
。
具体的には、図３（ａ）に示すように、第１パターン形成領域５５は、図３（ａ）中、
Ｙ軸方向に延在して形成されている。そして、第２パターン形成領域５６は、第１パター
ン形成領域５５に対して略垂直方向（図３（ａ）中、Ｘ軸方向）に形成され、かつ前記第
１パターン形成領域５５に連通（接続）して設けられている。
また、前記第２パターン形成領域５６の幅は、前記第１パターン形成領域５５の幅より
も狭く形成されている。本実施形態では、第１パターン形成領域５５の幅は、前記液滴吐
出装置ＩＪから吐出される機能液の飛翔径と略等しいか、あるいは、僅かに大きくなるよ
うに形成されている。このようなバンク構造１を採用することにより、前記第１パターン
形成領域５５に吐出した機能液を毛細管現象を利用して、微細なパターンである第２パタ
ーン形成領域５６に自己流動により流入させることができるようになっている。
なお、各パターン形成領域５５，５６における幅とは、各パターン形成領域５５，５６
が延在する方向（Ｘ，Ｙ）に対して直交する方向の各パターン形成領域５５，５６の端部
間の長さを表している。ここで、図７に示すように、前記第１パターン形成領域５５の幅
をＨ１、前記第２パターン形成領域５６の幅をＨ２とする。
第２パターン形成領域５６（ゲート電極４１）は、先端部において、矩形輪郭の角部（
隅部）を欠落させた形状の欠落部４１ａを有している。また、第２パターン形成領域５６
（ゲート電極４１）は、基端部において、線幅が漸次拡径する拡径部４１ｂを介して第１
パターン形成領域５５（ゲート配線４０）に接続されている。これら欠落部４１ａ及び拡
径部４１ｂは、後述するソース電極４３及びドレイン電極４４と平面的に（平面視で）交
差して所定の機能を奏する機能領域Ｅの外側に位置するように配置される。
一方、バンク構造体１の断面形状（Ａ−Ａ’断面）は、図３（ｂ）に示すような構成を
有している。具体的には、基板４８上に多層構造のバンク３４を具備してなり、本実施形
態では基板４８側から第１バンク層３４ａと第２バンク層３４ｂとの２層構造からなって
いる。そして、バンク３４のうち上層側の第２バンク層３４ｂが第１バンク層３４ａに比
して撥液性を有する一方、下層側の第１バンク層３４ａは第２バンク層３４ｂに比して相
対的に親液性を有している。これにより、機能液がバンク３４の上面に着弾した場合にも
、当該上面は撥液性を有するため、各パターン形成領域５５，５６（主に第１パターン形
成領域５５）に当該機能液が流入し、パターン形成領域５５，５６内で機能液が好適に流
動することとなる。なお、本実施形態では、第１バンク層３４ａは機能液に対する接触角
が５０°未満とされる一方、第２バンク層３４ｂは機能液に対する接触角が５０°以上と
されている。
（膜パターンの形成方法）
次に、バンク構造体１を形成した後、このバンク構造体１によって区画されたパターン
形成領域Ｐに、膜パターンとしてゲート配線を形成する方法について説明する。
図４は、前記バンク構造体１の形成工程を順に示した側部断面図である。図４（ａ）〜
（ｄ）は、図３（ａ）のＡ−Ａ´矢視における側断面に沿って第１パターン形成領域５５
、及び第２パターン形成領域５６からなるパターン形成領域Ｐを形成する工程を示した図
である。また、図５は、図４（ａ）〜（ｄ）に示した製造工程において形成されたバンク
構造１に、機能液を配置して膜パターン（ゲート配線）を形成する工程を説明する断面図
である。
（バンク材塗布工程）
まず、図４（ａ）に示すように、スピンコート法により、基板４８の全面に第１のバン
ク形成材料を塗布して第１バンク層３５ａを形成し（乾燥条件、８０℃、６０秒）、さら
に第１バンク層３５ａ上に第２バンク層３５ｂを形成する（乾燥条件、８０、６０秒）。
この場合、バンク形成材料の塗布方法としては、スプレーコート、ロールコート、ダイコ
ート、ディップコート等の各種方法を適用することが可能である。
なお、基板４８としては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、
金属板等の各種材料を使用することができる。また、バンク形成材料は、第１バンク形成
材料として相対的にフッ素化され難い材料、例えばシロキサン結合を主鎖とする高分子材
料であって、側鎖にアルキル基、又はアリール基（ここではアルキル基）を備える高分子
材料を用いる一方、第２バンク形成材料として相対的にフッ素化され易い材料、例えばシ
ロキサン結合を主鎖とする高分子材料であって、側鎖に水素、アルケニル基、アルコキシ
アルキル基のいずれか（ここでは水素）を備える高分子材料を用いている。なお、前記基
板４８の表面に半導体膜、金属膜、誘電体膜、有機膜等の下地層を形成してもよい。
また、第１バンク形成材料としては、上述した例以外にも、例えばシロキサン結合を主
鎖とする高分子材料であって、側鎖にメチル基、エチル基、プロピル基、ブチル基、ビニ
ル基、フェニル基、トリル基、ビフェニル基、ナフチル基等を備える高分子材料を用いる
ことができる。また、第２バンク形成材料としては、上述した例以外にも、例えばシロキ
サン結合を主鎖とする高分子材料であって、側鎖に−Ｈ、−ＯＨ、−（ＣＨ２ＣＨ２Ｏ）
ｎＨ、−ＣＯＯＨ、−ＣＯＯＫ、−ＣＯＯＮａ、−ＣＯＮＨ２、−ＳＯ３Ｈ、−ＳＯ３Ｎ
ａ、−ＳＯ３Ｋ、−ＯＳＯ３Ｈ、−ＯＳＯ３Ｎａ、−ＯＳＯ３Ｋ、−ＰＯ３Ｈ２、−ＰＯ
３Ｎａ２、−ＰＯ３Ｋ２、−ＮＯ２、−ＮＨ２、−ＮＨ３Ｃｌ（アンモニウム塩）、−Ｎ
Ｈ３Ｂｒ（アンモニウム塩）、−ＮＨＣｌ（ピリジニウム塩）、ＮＨＢｒ（ピリジニウム
塩）等を備える高分子材料を用いることができる。
（露光工程）
次に、図４（ｂ）に示すように、基板４８上に設けられたバンク層３５ａ，３５ｂ（以
下、第１バンク層３５ａと第２バンク層３５ｂとを総称して、適宜バンク層３５と称する
）に、露光装置（図示しない）からの光をマスクＭを介して照射させることで、第１パタ
ーン形成領域５５、第２パターン形成領域５６を形成する。ここでは、光が照射されるこ
とで露光したバンク層３５は、後述する現像工程により溶解し除去される。そして、前述
したようなパターン形成領域Ｐを有したバンク構造１を形成する。
（現像工程）
次いで、前述した露光工程の後、図４（ｃ）に示すように、露光されたバンク層３５を
、例えばTMAH(Tetramethyl ammonium hydroxide)からなる現像液で現像処理し、被露光部
を選択的に除去する。その後、焼成（３００℃、６０分）することで、図４（ｄ）に示す
ように、第２パターン形成領域５６と、第１パターン形成領域５５とを含むパターン形成
領域Ｐを区画する第１バンク層３４ａ及び第２バンク層３４ｂ（以下、第１バンク層３４
ａと第２バンク層３４ｂとを総称してバンク３４とも言う）を備えたバンク構造１を形成
することができる。
（撥液化処理工程）
現像工程の後、形成されたバンク３４の表面を、ＣＦ４ガス（その他、ＳＦ５、ＣＨＦ
３等のフッ素含有ガスでも可）を処理ガスとしたプラズマ処理を行う。このプラズマ処理
によりバンク３４のうち第２バンク層３４ｂを撥液性にすることができる（図４（ｅ））
。第２バンク層３４ｂは、第１バンク層３４ａに比して相対的にフッ素化され易い材料か
ら構成されているためである。
撥液化処理法としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとする
プラズマ処理法（ＣＦ４プラズマ処理法）を採用することができる。ＣＦ４プラズマ処理
の条件は、例えばプラズマパワーが５０Ｗ〜１０００Ｗ、４フッ化メタンガス流量が５０
ｍｌ／ｍｉｎ〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基体搬送速度が０．５ｍ
ｍ／ｓｅｃ〜１０２０ｍｍ／ｓｅｃ、基体温度が７０℃〜９０℃とされる。なお、上記処
理ガスとしては、テトラフルオロメタンに限らず、他のフルオロカーボン系のガスを用い
ることもできる。
（機能液配置工程）
次に、上述した工程により得られたバンク構造１によって形成されたパターン形成領域
Ｐに、前記液滴吐出装置ＩＪを使用して機能液を配置（吐出）して、ゲート配線（第１膜
パターン）を形成する工程について説明する。ところで、微細配線パターンである第２パ
ターン形成領域５６には、機能液Ｌを直接配置することが難しい。よって、第２パターン
形成領域５６への機能液Ｌの配置を、第１パターン形成領域５５に配置した機能液Ｌを、
上述したように毛細管現象による自己流動で第２パターン形成領域５６に流入させる方法
により行うこととする。
まず、図５（ａ）に示すように、液滴吐出装置ＩＪにより、第１パターン形成領域５５
の第２パターン形成領域５６と対向する位置に配線パターン形成材料としての機能液Ｌを
吐出する。液滴吐出装置ＩＪによって第１パターン形成領域５５に配置された機能液Ｌは
、図５（ｂ）及び（ｃ）に示すように、第１パターン形成領域５５内を濡れ広がる。なお
、バンク３４の上面に配置された機能液Ｌは、当該上面は撥液性を有するため、弾かれて
第１パターン形成領域５５に流入することとなる。
また、バンク３４の内面（第１バンク層３４ａの内面）は上面に比して親液性を示すた
め、吐出された機能液Ｌがパターン形成領域Ｐの全域において内面に沿って好適に流動す
ることとなる。、図６（ａ）〜図６（ｂ）に示すように、機能液Ｌは第１パターン形成領
域５５と第２パターン形成領域５６との間で均一に拡がることとなる。
このとき、第２パターン形成領域５６においては、第１パターン形成領域５５との接続
部に拡径部４１ｂが設けられているため、流動抵抗が低減した状態で機能液Ｌが流れ込む
ことになる。また、第２パターン形成領域５６に流れ込んだ機能液Ｌは、先端部が欠落部
４１ａにより第２パターン形成領域５６の投影面積（容積）が小さくなっているため、流
動長が短くなり、欠落部４１ａが設けられない矩形輪郭で形成された場合と比べて短い時
間で流れ込みが完了する。
（中間乾燥工程）
続いて、第１パターン形成領域５５及び第２パターン形成領域５６に機能液Ｌを配置し
た後、必要に応じて乾燥処理を行う。これにより、機能液Ｌの分散媒の除去及びパターン
の膜厚を確保することができる。
前記の乾燥処理としては、例えば、基板４８を加熱する通常のホットプレート、電気炉
、ランプアニールその他の各種方法により行うことが可能である。ここで、ランプアニー
ルに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、
ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、
ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌ等のエキシマレーザー等を光源として使用すること
ができる。これらの光源は一般には、出力１０Ｗ以上５０００Ｗ以下の範囲のものが用い
られるが、本実施形態では１００Ｗ以上１０００Ｗ以下の範囲で十分である。また、所望
の膜厚にするために、中間乾燥工程後に必要に応じて機能液配置工程を繰り返しても良い
。
（焼成工程）
機能液Ｌを配置した後、機能液Ｌの導電性材料が例えば有機銀化合物の場合、導電性を
得るために、熱処理を行い、有機銀化合物の有機分を除去し銀粒子を残留させる必要があ
る。そのため、機能液Ｌを配置した後の基板には熱処理や光処理を施すことが好ましい。
熱処理や光処理は通常大気中で行なわれるが、必要に応じて、水素、窒素、アルゴン、
ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理や光処理の処理温度は、
分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子や有機銀化合物の分散性や酸
化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定
される。例えば、有機銀化合物の有機分を除去するためには、約２００℃以上（ここでは
、３００℃で６０分）で焼成することが必要である。また、プラスチックなどの基板を使
用する場合には、室温以上１００℃以下で行なうことが好ましい。
以上の工程により機能液Ｌの導電性材料（有機銀化合物）である銀粒子が残留し、導電
性膜に変換されることで、図６（ｃ）に示すように、互いの膜厚差がほとんど無い、連続
する導電膜パターン、すなわちゲート配線として機能する第１膜パターン４０、及びゲー
ト電極として機能する第２膜パターン４１を得ることができる。このように、ゲート配線
とゲート電極間での膜厚差を略無くなることで、トランジスタ特性を安定させることがで
きる。
なお、本実施の形態では、図９（ａ）に示すように、バンク層３５の現像処理後、形成
されたバンク３４を焼成し、その後、機能液を配置して、当該機能液の乾燥、焼成を行う
ものとしているが、例えば図９（ｂ）に示すように、バンク層３５の現像処理後、形成さ
れたバンク３４を乾燥させ、その後、機能液を配置して、当該機能液の乾燥後、形成する
配線及び上記バンクの焼成を同時に行うものとしてもよい。
以上説明したように、本実施形態では、欠落部４１ａにより第２パターン形成領域５６
における機能液Ｌの流動長が短くなるため、ゲート配線４０及びゲート電極４１を安定し
て形成することが可能になる。また、本実施の形態では、機能液Ｌが第２パターン形成領
域５６に流れ込む際の流動抵抗が拡径部４１ｂにより低減されているため、機能液Ｌをよ
り円滑に流動させることが可能になり、膜パターンの一層の安定形成に寄与できる。加え
て、本実施形態では、上記欠落部４１ａ、拡径部４１ｂがゲート電極４１における機能領
域Ｅの外側に位置して設けられているため、ＴＦＴとしての機能を損なうことなく、安定
したパターン形成が可能になる。
（デバイス）
次に、本発明の膜パターン形成方法により形成された膜パターンを備えるデバイスにつ
いて説明する。本実施形態においては、ゲート配線を備える画素（デバイス）及びその画
素の形成方法について、図７及び図８を参照して説明する。
本実施形態においては、上述したバンク構造体及び膜パターンの形成方法を利用して、
ボトムゲート型のＴＦＴ３０のゲート電極、ソース電極、ドレイン電極等を有する画素を
形成する。なお、以下の説明においては、上述した図５、及び図６に示した膜パターン形
成工程と同様の工程についての説明は省略する。また、上記実施形態に示す構成要素と共
通の構成要素については同一の符号を付す。
（画素の構造）
まず始めに、上述の膜パターンの形成方法によって形成された膜パターンを備える画素
（デバイス）の構造について説明する。
図７は、本実施形態の画素構造２５０を示した図である。
図７に示すように、画素構造２５０は、基板４８上に、ゲート配線４０（第１膜パター
ン）と、このゲート配線４０から延出して形成されるゲート電極４１（第２膜パターン）
と、ソース配線４２と、このソース配線４２から延出して形成されるソース電極４３と、
ドレイン電極４４と、ドレイン電極４４に電気的に接続される画素電極４５とを備えてい
る。ゲート配線４０はＸ軸方向に延在して形成され、ソース配線４２はゲート配線４０と
交差してＹ軸方向に延在して形成されている。そして、ゲート配線４０とソース配線４２
との交差点の近傍にはスイッチング素子であるＴＦＴ３０が形成されている。このＴＦＴ
３０がオン状態となることにより、ＴＦＴに接続される画素電極４５に駆動電流が供給さ
れるようになっている。
ここで、図７に示すように、ゲート電極４１の幅Ｈ２は、ゲート配線４０の幅Ｈ１より
も狭く形成されている。例えば、ゲート電極４１の幅Ｈ２は１０μｍであり、ゲート配線
４０の幅Ｈ１は２０μｍである。このゲート配線４０、及びゲート電極４１は、前述した
実施形態により形成されたものである。
また、ソース電極４３の幅Ｈ５は、ソース配線４２の幅Ｈ６よりも狭く形成されている
。例えば、ソース電極４３の幅Ｈ５は１０μｍであり、ソース配線４２の幅Ｈ６は２０μ
ｍである。本実施形態では、上述した膜パターン形成方法を適用することで、微細パター
ンであるソース電極４３に毛細管現象によって機能液を流入させて形成している。このソ
ース電極４３においても、ゲート電極４１Ｐと同様に、先端部に欠落部４３ａが形成され
、またソース配線４２との接続部近傍の基端部に拡径部４３ｂが形成されて、安定したパ
ターン形成が可能になっている。さらに、ドレイン電極４４においても、先端部には欠落
部４４ａが設けられて流動長が短くなるように設定されている。
また、図７に示すように、ゲート配線４０の一部には、配線幅が他の領域に比べて狭く
なった絞り部５７が設けられている。そして、この絞り部５７上で、ゲート配線４０と交
差するソース配線４２側にも同様な絞り部が設けられている。このように、ゲート配線４
０とソース配線４２との交差部分において、それぞれの配線幅を狭く形成することで、こ
の交差部分において容量が蓄積されるのを防止するようになっている。
なお、各配線４０、４２においても、絞り部５７の配線４０、４２との接続部には拡径
部５７ｂが設けられて、配線４０、４２から絞り部５７に流れ込む機能液の流動抵抗が低
減され、安定したパターン形成が可能となっている。
（画素の形成方法）
図８（ａ）〜（ｅ）は、図７に示すＣ−Ｃ’線に沿った画素構造２５０の形成工程を示
した断面図である。
図８（ａ）に示すように、上述した方法によって形成されたゲート電極４１を含むバン
ク３４面上に、プラズマＣＶＤ法等により、ゲート絶縁膜３９を成膜する。ここで、ゲー
ト絶縁膜３９は窒化シリコンからなる。次に、ゲート絶縁膜３９上に活性層を成膜する。
続けて、フォトリソグラフィー処理及びエッチング処理により、図８（ａ）に示すよう
に所定形状にパターニングしてアモルファスシリコン膜４６を形成する。
次に、アモルファスシリコン膜４６上にコンタクト層４７を成膜する。続けて、フォト
リソグラフィ処理及びエッチング処理により、図８（ａ）に示すように所定形状にパター
ニングする。なお、コンタクト層４７はｎ＋型シリコン膜を原料ガスやプラズマ条件を変
化させることにより形成する。
次に、図８（ｂ）に示すように、スピンコート法等により、コンタクト層４７上を含む
全面にバンク材を塗布する。ここで、バンク材を構成する材料としては、形成後に光透過
性と撥液性を備える必要があるため、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、
メラミン樹脂などの高分子材料が好適に用いられる。より好ましくは、無機骨格を有する
ポリシラザンが焼成工程における耐熱性、透過率という点で用いられる。そして、このバ
ンク材に撥液性を持たせるためにＣＦ４プラズマ処理等（フッ素成分を有するガスを用い
たプラズマ処理）を施す。また、このような処理の代わりに、バンクの素材自体に予め撥
液成分（フッ素基等）を充填しておくことも好ましい。この場合には、ＣＦ４プラズマ処
理等を省略することができる。
次に、１画素ピッチの１／２０〜１／１０となるソース・ドレイン電極用バンク３４ｄ
を形成する。具体的には、まず、フォトリソグラフィ処理により、ゲート絶縁膜３９の上
面に塗布したバンク材３４のソース電極４３に対応する位置にソース電極用形成領域４３
ａを形成し、同様にドレイン電極４４に対応する位置にドレイン電極用形成領域４４ａを
形成する。このとき、ソース電極用形成領域４３ａを区画するバンクにおける内側面部の
高さは、前記第１実施形態と同様に、ソース配線４２に対応するソース配線用形成領域を
区画するバンクの内側面の高さよりも低くなっている（図示省略）。
よって、前記ソース配線４２、及びソース電極４３との間での膜厚差を防止するように
なっている。
次に、ソース／ドレイン電極用バンク３４ｄに形成したソース電極用形成領域４３ａ及
びドレイン電極用形成領域４４ａに機能液Ｌを配置して、ソース電極４３及びドレイン電
極４４を形成する。具体的には、まず、液滴吐出装置ＩＪによって、ソース配線用形成領
域に機能液Ｌを配置する（図示省略）。ソース電極用形成領域４３ａの幅Ｈ５は、図７に
示すように、ソース配線用溝部の幅Ｈ６よりも狭く形成されている。そのため、ソース配
線用溝部に配置した機能液Ｌは、ソース配線に設けられた絞り部によって一次的に堰き止
められ、毛細管現象による自己流動でソース電極用形成領域４３ａに流入する。このとき
、本発明の膜パターン形成方法を採用することで、ソース電極４３とソース配線４２との
間での膜厚差を略無くすことができる。これにより、図８（ｃ）に示すように、ソース電
極４３が形成される。また、ドレイン電極用形成領域に機能液を吐出してドレイン電極４
４を形成する（図示せず）。
次に、図８（ｃ）に示すように、ソース電極４３及びドレイン電極４４を形成した後、
ソース・ドレイン電極用バンク３４ｄを除去する。そして、コンタクト層４７上に残った
ソース電極４３及びドレイン電極４４の各々をマスクとして、ソース電極４３及びドレイ
ン電極４４間に形成されているコンタクト層４７のｎ＋型シリコン膜をエッチングする。
このエッチング処理により、ソース電極４３及びドレイン電極４４間に形成されている
コンタクト層４７のｎ＋型のシリコン膜が除去され、ｎ＋シリコン膜の下層に形成される
アモルファスシリコン膜４６の一部が露出する。このようにして、ソース電極４３の下層
には、ｎ＋シリコンからなるソース領域３２が形成され、ドレイン電極４４の下層には、
ｎ＋シリコンからなるドレイン領域３３が形成される。そして、これらのソース領域３２
及びドレイン領域３３の下層には、アモルファスシリコンからなるチャネル領域（アモル
ファスシリコン膜４６）が形成される。
以上説明した工程により、ボトムゲート型のＴＦＴ３０を形成する。
このように本実施形態のパターン形成方法を利用することにより、ゲート配線４０とゲ
ート電極４１との膜厚が同じになるとともに、ソース配線４２とソース電極４３とを同じ
膜厚で形成することができる。この結果、トランジスタ特性を安定させることにより、こ
のトランジスタを備えた画素は信頼性が高いものとなる。
次に、図８（ｄ）に示すように、ソース電極４３、ドレイン電極４４、ソース領域３２
、ドレイン領域３３、及び露出したシリコン層上に、蒸着法、スパッタ法等によりパッシ
ベーション膜３８（保護膜）を成膜する。続けて、フォトリソグラフィ処理及びエッチン
グ処理により、後述する画素電極４５が形成されるゲート絶縁膜３９上のパッシベーショ
ン膜３８を除去する。同時に、画素電極４５とソース電極４３とを電気的に接続するため
に、ドレイン電極４４上のパッシベーション膜３８にコンタクトホール４９を形成する。
次に、図８（ｅ）に示すように、画素電極４５が形成されるゲート絶縁膜３９を含む領
域に、バンク材を塗布する。ここで、バンク材は、上述したように、アクリル樹脂、ポリ
イミド樹脂、ポリシラザン等の材料を含有している。続けて、このバンク材（画素電極用
バンク３４ｅ）上面にプラズマ処理等により撥液処理を施す。次に、フォトリソグラフィ
処理により、画素電極４５が形成される領域を区画する画素電極用バンク３４ｅを形成す
る。
次に、インクジェット法、蒸着法等により、上記画素電極用バンク３４ｅに区画された
領域にＩＴＯ（Indium Tin Oxide）からなる画素電極４５を形成する。また、画素電極４
５を上述したコンタクトホール４９に充填させることによって、画素電極４５とドレイン
電極４４との電気的接続が確保される。なお、本実施形態においては、画素電極用バンク
３４ｅの上面に撥液処理を施し、かつ、上記画素電極用溝部に親液処理を施す。そのため
、画素電極４５を画素電極用溝部からはみ出すことなく形成することができる。
以上説明したような工程により、図７に示した本実施形態の画素を形成することができ
る。
（電気光学装置）
次に、上記バンク構造を有する膜パターン形成方法により形成した画素（デバイス）を
備える本発明の電気光学装置の一例である液晶表示装置について説明する。
図１０は、本発明にかかる液晶表示装置について、各構成要素とともに示す対向基板側
から見た平面図である。図１１は図１０のＨ−Ｈ’線に沿う断面図である。図１２は、液
晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素
子、配線等の等価回路図で、なお、以下の説明に用いた各図においては、各層や各部材を
図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある
。
図１０及び図１１において、本実施の形態の液晶表示装置（電気光学装置）１００は、
対をなすＴＦＴアレイ基板１０と対向基板２０とが光硬化性の封止材であるシール材５２
によって貼り合わされ、このシール材５２によって区画された領域内に液晶５０が封入、
保持されている。
シール材５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り５３が形成
されている。シール材５２の外側の領域には、データ線駆動回路２０１及び実装端子２０
２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿
って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画
像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２
０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては
、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２
０６が配設されている。
なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１０の上
に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bondi
ng）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して
電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置１００においては、
使用する液晶５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、Ｃ−ＴＮ法、Ｖ
Ａ方式、ＩＰＳ方式モード等の動作モードや、ノーマリホワイトモード／ノーマリブラッ
クモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示
を省略する。
また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板２０にお
いて、ＴＦＴアレイ基板１０の後述する各画素電極に対向する領域に、例えば、赤（Ｒ）
、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
このような構造を有する液晶表示装置１００の画像表示領域においては、図１２に示す
ように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１
００ａの各々には、画素スイッチング用のＴＦＴ（スイッチング素子）３０が形成されて
おり、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するデータ線６ａがＴＦＴ３０のソースに電
気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２、…、Ｓｎは、この
順に線順次で供給してもよく、相隣接する複数のデータ線６ａ同士に対して、グループご
とに供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接
続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、
Ｇｍをこの順に線順次で印加するように構成されている。
画素電極１９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子
であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給され
る画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにし
て画素電極１９を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎ
は、図１１に示す対向基板２０の対向電極１２１との間で一定期間保持される。なお、保
持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、画素電極１９と対
向電極１２１との間に形成される液晶容量と並列に蓄積容量６０が付加されている。例え
ば、画素電極１９の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積
容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の
高い液晶表示装置１００を実現することができる。
図１３は、上記バンク構造及びパターン形成方法により形成した画素を備える有機ＥＬ
装置の側断面図である。以下、図１３を参照しながら、有機ＥＬ装置の概略構成を説明す
る。
図１３において、有機ＥＬ装置（電気光学装置）４０１は、基板４１１、回路素子部４
２１、画素電極４３１、バンク部４４１、発光素子４５１、陰極４６１（対向電極）、及
び封止基板４７１から構成された有機ＥＬ素子４０２に、フレキシブル基板（図示略）の
配線及び駆動ＩＣ（図示略）を接続したものである。回路素子部４２１は、アクティブ素
子であるＴＦＴ６０が基板４１１上に形成され、複数の画素電極４３１が回路素子部４２
１上に整列して構成されたものである。そして、ＴＦＴ６０を構成するゲート配線６１が
、上述した実施形態の配線パターンの形成方法により形成されている。
各画素電極４３１間にはバンク部４４１が格子状に形成されており、バンク部４４１に
より生じた凹部開口４４４に、発光素子４５１が形成されている。なお、発光素子４５１
は、赤色の発光をなす素子と緑色の発光をなす素子と青色の発光をなす素子とからなって
おり、これによって有機ＥＬ装置４０１は、フルカラー表示を実現するものとなっている
。陰極４６１は、バンク部４４１及び発光素子４５１の上部全面に形成され、陰極４６１
の上には封止用基板４７１が積層されている。
有機ＥＬ素子を含む有機ＥＬ装置４０１の製造プロセスは、バンク部４４１を形成する
バンク部形成工程と、発光素子４５１を適切に形成するためのプラズマ処理工程と、発光
素子４５１を形成する発光素子形成工程と、陰極４６１を形成する対向電極形成工程と、
封止用基板４７１を陰極４６１上に積層して封止する封止工程とを備えている。
発光素子形成工程は、凹部開口４４４、すなわち画素電極４３１上に正孔注入層４５２
及び発光層４５３を形成することにより発光素子４５１を形成するもので、正孔注入層形
成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層
４５２を形成するための液状体材料を各画素電極４３１上に吐出する第１吐出工程と、吐
出された液状体材料を乾燥させて正孔注入層４５２を形成する第１乾燥工程とを有してい
る。また、発光層形成工程は、発光層４５３を形成するための液状体材料を正孔注入層４
５２の上に吐出する第２吐出工程と、吐出された液状体材料を乾燥させて発光層４５３を
形成する第２乾燥工程とを有している。なお、発光層４５３は、前述したように赤、緑、
青の３色に対応する材料によって３種類のものが形成されるようになっており、したがっ
て前記の第２吐出工程は、３種類の材料をそれぞれに吐出するために３つの工程からなっ
ている。
この発光素子形成工程において、正孔注入層形成工程における第１吐出工程と、発光層
形成工程における第２吐出工程とで前記の液滴吐出装置ＩＪを用いることができる。よっ
て、微細な膜パターンを有する場合であっても、均一な膜パターンを得ることができる。
本発明の電気光学装置によれば、高精度な電気的特性等を有するデバイスを備えること
から、品質や性能の向上を図った電気光学装置を実現することができる。
また、本発明にかかる電気光学装置としては、上記の他に、ＰＤＰ（プラズマディスプ
レイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより
、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
（電子機器）
次に、本発明の電子機器の具体例について説明する。
図１４は、携帯電話の一例を示した斜視図である。図１４において、６００は携帯電話
本体（電子機器）を示し、６０１は上記実施形態の液晶表示装置を備えた液晶表示部を示
している。
図１４に示す電子機器は、上記実施形態のバンク構造を有するパターン形成方法により
形成された液晶表示装置を備えたものであるので、高い品質や性能が得られる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネ
ッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とするこ
ともできる。
なお、上述した電子機器以外にも種々の電子機器に適用することができる。例えば、液
晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニア
リング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビュー
ファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カ
ーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用す
ることが可能である。
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発
明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材
の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計
要求等に基づき種々変更可能である。
例えば、上記実施形態では、ゲート電極４１やソース電極４３、ドレイン電極４４の先
端部に、矩形輪郭の角部を欠落させた欠落部４１ａ、４３ａ、４４ａを設ける構成とした
が、これに限定されるものではなく、例えば機能液Ｌの流動特性に基づき欠落させた形状
としてもよい。例えば、第２パターン形成領域５６における側面（幅方向両側でバンク３
４と接する面）の親液性と、底面である基板４８の表面の親液性とが異なる場合には、側
面と接する機能液と底面と接する機能液とで流動速度分布が生じる。そのため、この流動
速度分布に応じた形状で欠落部を設定することが好ましい。
具体的には、側面の親液性が底面の親液性よりも小さい場合には、幅方向中央部の流速
が側部に対して大きくなり流動方向前方側が突出するため、図３に示したように、角部を
欠落させた形状が好ましいが、逆に側面の親液性が底面の親液性よりも大きい場合には、
幅方向中央部の流速が側部に対して小さくなる速度分布が生じ、両側が中央部よりも流動
方向前方側に突出する輪郭となるため、図１５（ａ）に示すように、幅方向中央部の欠落
量が両側部よりも大きくなる欠落部４１ｃを形成することが好ましい。この場合、輪郭が
曲線で形成された欠落部４１ｃの他に、図１５（ｂ）に示すように、輪郭が直線で形成さ
れた欠落部４１ｄを形成してもよい。
本発明の液滴吐出装置の概略構成を示す斜視図である。 ピエゾ方式による液状体の吐出原理を説明するための図である。 （ａ）はバンク構造の平面図、（ｂ）は（ａ）の側断面図である。 （ａ）〜（ｅ）はバンク構造を形成する工程を示す側断面図である。 （ａ）〜（ｃ）は配線パターンの形成工程を説明するための側断面図である。 （ａ）〜（ｃ）は配線パターンの形成工程を説明するための側断面図である。 表示領域である１画素を模式的に示す平面図である。 （ａ）〜（ｅ）は１画素の形成工程を示す断面図である。 （ａ），（ｂ）は焼成工程について幾つかの例を示す説明図である。 液晶表示装置を対向基板の側から見た平面図である。 図１０のＨ−Ｈ’線に沿う液晶表示装置の断面図である。 液晶表示装置の等価回路図である。 有機ＥＬ装置の部分拡大断面図である。 本発明の電子機器の具体例を示す図である。 欠落部の別形態を示す図である。
符号の説明
Ｅ…機能領域、 Ｐ、４８…基板、 Ｌ…液体材料（機能液）、 １…バンク構造体（
隔壁）、 ３４…バンク（隔壁）、 ４０…ゲート配線（第１膜パターン）、 ４１…ゲ
ート電極（第２膜パターン）、 ４１ａ、４３ａ、４４ａ…欠落部、 ４１ｂ…拡径部、
５５…第１パターン形成領域（第１開口部）、 ５６…第２パターン形成領域（第２開
口部）、 １００…液晶表示装置（電気光学装置）、 ４０１…有機ＥＬ装置（電気光学
装置）、 ６００…携帯電話本体（電子機器）

Claims (9)

  1. 機能液を基板上に配置して線状の第１膜パターンと、該第１膜パターンより幅狭で基端
    部で前記第１膜パターンに接続される第２膜パターンとを形成する方法であって、
    前記第１膜パターンに対応する第１開口部及び前記第２膜パターンに対応する第２開口
    部を有する隔壁を形成する工程と、
    前記第１開口部に前記機能液の液滴を配置し、前記機能液の自己流動により該機能液を
    前記第２開口部に配置する工程とを有し、
    前記第２膜パターンの先端部は、矩形輪郭を欠落させた形状の欠落部を有することを特
    徴とする膜パターン形成方法。
  2. 請求項１記載の膜パターン形成方法において、
    前記欠落部は、前記機能液の流動特性に基づき欠落させた形状であることを特徴とする
    膜パターン形成方法。
  3. 請求項１または２記載の膜パターン形成方法において、
    前記欠落部は、前記第２膜パターンにおける機能領域の外側に形成されることを特徴と
    する膜パターン形成方法。
  4. 請求項１から３のいずれかに記載の膜パターン形成方法において、
    前記第２膜パターンの基端部は、線幅が拡径する拡径部を介して前記第１膜パターンに
    接続されることを特徴とする膜パターン形成方法。
  5. 基板上に線状の第１膜パターンと、該第１膜パターンより幅狭で基端部で前記第１膜パ
    ターンに接続される第２膜パターンとを有するデバイスであって、
    前記第２膜パターンの先端部は、矩形輪郭を欠落させた欠落部を有することを特徴とす
    るデバイス。
  6. 請求項５記載のデバイスにおいて、
    前記欠落部は、前記第２膜パターンにおける機能領域の外側に形成されることを特徴と
    するデバイス。
  7. 請求項５または６記載のデバイスにおいて、
    前記第２膜パターンの基端部は、線幅が拡径する拡径部を介して前記第１膜パターンに
    接続されることを特徴とするデバイス。
  8. 請求項５から７のいずれか１項に記載のデバイスを備えることを特徴とする電気光学装
    置。
  9. 請求項８に記載の電気光学装置を備えることを特徴とする電子機器。
JP2005320457A 2005-11-04 2005-11-04 膜パターン形成方法、デバイス、電気光学装置、及び電子機器 Expired - Fee Related JP4670596B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005320457A JP4670596B2 (ja) 2005-11-04 2005-11-04 膜パターン形成方法、デバイス、電気光学装置、及び電子機器
TW095140471A TWI322464B (en) 2005-11-04 2006-11-01 Film pattern forming method, device, electro-optical apparatus, and electronic appliance
CN2006101439134A CN1959954B (zh) 2005-11-04 2006-11-02 膜图案形成方法、器件、电光学装置以及电子机器
KR1020060107565A KR100797593B1 (ko) 2005-11-04 2006-11-02 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기
US11/556,384 US7803515B2 (en) 2005-11-04 2006-11-03 Film pattern forming method, device, electro-optical apparatus, and electronic appliance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005320457A JP4670596B2 (ja) 2005-11-04 2005-11-04 膜パターン形成方法、デバイス、電気光学装置、及び電子機器

Publications (2)

Publication Number Publication Date
JP2007129064A true JP2007129064A (ja) 2007-05-24
JP4670596B2 JP4670596B2 (ja) 2011-04-13

Family

ID=38054045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005320457A Expired - Fee Related JP4670596B2 (ja) 2005-11-04 2005-11-04 膜パターン形成方法、デバイス、電気光学装置、及び電子機器

Country Status (5)

Country Link
US (1) US7803515B2 (ja)
JP (1) JP4670596B2 (ja)
KR (1) KR100797593B1 (ja)
CN (1) CN1959954B (ja)
TW (1) TWI322464B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011113815A (ja) * 2009-11-26 2011-06-09 Ricoh Co Ltd 画像表示装置、画像表示装置の製造方法及び電子機器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
KR101839605B1 (ko) * 2014-12-10 2018-03-16 주식회사 엘지화학 코팅 필름의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012181A (ja) * 2003-05-28 2005-01-13 Seiko Epson Corp パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP2005046828A (ja) * 2003-07-15 2005-02-24 Seiko Epson Corp 層パターン製造方法、配線製造方法、電子機器の製造方法
JP2005286320A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
JP2004311957A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004351272A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005128409A (ja) 2003-10-27 2005-05-19 Seiko Epson Corp フォトマスク、カラーフィルタ基板及びその製造方法、電気光学装置、並びに電子機器
KR101152201B1 (ko) 2003-11-14 2012-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
JP4712361B2 (ja) 2003-12-02 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2006126692A (ja) 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012181A (ja) * 2003-05-28 2005-01-13 Seiko Epson Corp パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP2005046828A (ja) * 2003-07-15 2005-02-24 Seiko Epson Corp 層パターン製造方法、配線製造方法、電子機器の製造方法
JP2005286320A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011113815A (ja) * 2009-11-26 2011-06-09 Ricoh Co Ltd 画像表示装置、画像表示装置の製造方法及び電子機器

Also Published As

Publication number Publication date
JP4670596B2 (ja) 2011-04-13
CN1959954B (zh) 2011-09-14
TW200731364A (en) 2007-08-16
KR20070048604A (ko) 2007-05-09
KR100797593B1 (ko) 2008-01-28
CN1959954A (zh) 2007-05-09
TWI322464B (en) 2010-03-21
US20070117233A1 (en) 2007-05-24
US7803515B2 (en) 2010-09-28

Similar Documents

Publication Publication Date Title
JP4677937B2 (ja) 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
JP3922280B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
JP4507978B2 (ja) 膜パターンの形成方法
JP4222390B2 (ja) パターンの形成方法、及び液晶表示装置の製造方法
JP2007286469A (ja) 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器
KR100782493B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
JP4200981B2 (ja) バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2007027589A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP4670596B2 (ja) 膜パターン形成方法、デバイス、電気光学装置、及び電子機器
JP4042798B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
JP4075929B2 (ja) パターン形成方法
JP2006114585A (ja) 隔壁構造体、隔壁構造体の形成方法、デバイス、電気光学装置及び電子機器
JP4179026B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP2007027588A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP2006269884A (ja) 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器
JP2007242911A (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置及び電子機器
JP2007288203A (ja) 薄膜トランジスタ
JP2007103760A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器
JP2007103758A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110103

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees