KR20070020137A - Al₂O₃ 유전체를 이용하는 메모리 셀용 격리 구조체 - Google Patents
Al₂O₃ 유전체를 이용하는 메모리 셀용 격리 구조체 Download PDFInfo
- Publication number
- KR20070020137A KR20070020137A KR1020077000984A KR20077000984A KR20070020137A KR 20070020137 A KR20070020137 A KR 20070020137A KR 1020077000984 A KR1020077000984 A KR 1020077000984A KR 20077000984 A KR20077000984 A KR 20077000984A KR 20070020137 A KR20070020137 A KR 20070020137A
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- trench
- isolation
- substrate
- region
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/765—Making of isolation regions between components by field effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
- Inorganic Insulating Materials (AREA)
Abstract
Description
Claims (57)
- 메모리 어레이 형성 방법으로서,기판상에 각각이 적어도 하나의 액티브 영역을 포함하는 복수개의 메모리 셀을 형성하는 단계; 및2개의 인접 메모리 셀의 상기 액티브 영역들 사이에서 그들에 인접하게 알루미나층을 포함하는 격리 영역을 형성하는 단계를 포함하는, 메모리 어레이 형성 방법.
- 청구항 1에 있어서, 상기 격리 영역을 형성하는 단계는 상기 기판내에 트렌치를 형성하는 단계와 상기 트렌치를 상기 알루미나층으로 라이닝(lining)하는 단계를 포함하는, 메모리 어레이 형성 방법.
- 청구항 1에 있어서, 상기 격리 영역을 형성하는 단계는 상기 기판내에 트렌치를 형성하는 단계 및 상기 트렌치 위에 상기 알루미나층을 포함하는 게이트를 형성하는 단계를 포함하는, 메모리 어레이 형성 방법.
- 메모리 셀을 형성하는 방법으로서,기판내에 복수개의 액티브 영역을 형성하는 단계;상기 기판 내에 있으며 인접 액티브 영역들 사이에 위치한 트렌치 영역을 형 성하는 단계;상기 트렌치 영역을 절연 재료로 충전(filling)하는 단계; 및상기 트렌치 영역 위에 알루미나층을 제공하여 격리 영역을 형성하는 단계를 포함하는, 메모리 셀 형성 방법.
- 청구항 4에 있어서, 상기 알루미나층을 제공하는 단계는 상기 기판의 표면 위에 알루미나막을 증착하는 단계를 포함하는, 메모리 셀 형성 방법.
- 청구항 5에 있어서, 상기 알루미나막은 약 80Å 내지 약 120Å의 두께를 갖는, 메모리 셀 형성 방법.
- 청구항 5에 있어서, 상기 트렌치 영역 위의 선택된 영역을 제외하고 전역에서 상기 알루미나막을 에칭하는 단계를 더 포함하는, 메모리 셀 형성 방법.
- 청구항 7에 있어서, 상기 알루미나막 위에 도전체층을 증착하는 단계를 더 포함하는, 메모리 셀 형성 방법.
- 청구항 8에 있어서, 상기 도전체층 위에 질화물을 포함하는 절연층을 증착하는 단계를 더 포함하는, 메모리 셀 형성 방법.
- 청구항 5에 있어서, 상기 알루미나막을 증착하는 단계는:상기 기판의 상부 표면 위에 얇은 버퍼층을 증착하는 단계; 및상기 얇은 버퍼층 위에 상기 알루미나막을 증착하는 단계를 포함하는, 메모리 셀 형성 방법.
- 청구항 10에 있어서, 상기 알루미나막을 증착하는 단계는 상기 알루미나막을 형성하기 위하여 화학 기상 증착 공정(CVD)을 수행하는 단계를 포함하는, 메모리 셀 형성 방법.
- 청구항 11에 있어서, 상기 알루미나막 위에 도전체층을 제공하는 단계를 더 포함하는, 메모리 셀 형성 방법.
- 청구항 12에 있어서, 격리 게이트스택을 형성하기 위하여 상기 도전체층 위에 질화물 및 알루미나 중 하나를 포함하는 절연층을 증착하는 단계를 더 포함하는, 메모리 셀 형성 방법.
- 청구항 13에 있어서, 상기 격리 게이트스택이 형성되는 영역 아래를 제외하고 전역에서 상기 알루미나막을 에칭하는 단계를 더 포함하는, 메모리 셀 형성 방법.
- 청구항 13에 있어서, 상기 도전체층은 폴리실리콘, 폴리/TiSi2, 폴리/WSi2, 폴리/WNx/W, 폴리/WNx, 폴리/CoSi2, 및 폴리/MoSi2 중 하나를 포함하는, 메모리 셀 형성 방법.
- 메모리 셀 어레이의 액티브 영역을 격리하는 방법으로서,메모리 셀 어레이를 제공하는 단계 - 상기 어레이의 각각의 메모리 셀은 적어도 하나의 액티브 영역과, 알루미나층을 포함하는, 격리 게이트를 포함하며, 상기 게이트는 상기 적어도 하나의 액티브 영역에 인접함 - ;상기 격리 게이트를 전압 전위를 수신하기 위한 단자에 접속시키는 단계; 및상기 단자를 통해 상기 전위를 상기 격리 게이트에 인가하는 단계를 포함하는, 메모리 셀 어레이 액티브 영역 격리 방법.
- 청구항 16에 있어서, 상기 인가된 전위는 네가티브인, 메모리 셀 어레이 액티브 영역 격리 방법.
- 청구항 17에 있어서, 상기 인가된 전위는 약 -50mV 내지 -400mV 범위내인, 메모리 셀 어레이 액티브 영역 격리 방법.
- 청구항 16에 있어서, 상기 인가된 전위는 상기 게이트를 그라운드가 되도록 하는, 메모리 셀 어레이 액티브 영역 격리 방법.
- 메모리 셀 어레이 상의 액티브 영역들 사이에 격리 영역을 형성하는 방법으로서,기판 상에 형성된 복수개의 액티브 영역을 갖는 메모리 셀 어레이를 제공하는 단계;상기 어레이의 2개의 인접 액티브 영역 사이에서 기판내에 얕은 트렌치를 에칭하는 단계; 및상기 트렌치를 알루미나층으로 라이닝하는 단계를 포함하는, 메모리 셀 어레이 상의 액티브 영역들 사이에 격리 영역을 형성하는 방법.
- 청구항 20에 있어서, 상기 트렌치는 약 1000Å 내지 약 4000Å의 깊이로 에칭되는, 메모리 셀 어레이 상의 액티브 영역들 사이에 격리 영역을 형성하는 방법.
- 청구항 20에 있어서, 상기 트렌치를 라이닝하는 단계는 측벽과 트렌치의 저부 위 및 기판 표면 위에 알루미나를 증착하는 단계를 포함하는, 메모리 셀 어레이 상의 액티브 영역들 사이에 격리 영역을 형성하는 방법.
- 청구항 22에 있어서, 상기 트렌치를 라이닝하는 단계는 상기 알루미나층을 선택적으로 증착하기 위한 마스킹 단계를 포함하는, 메모리 셀 어레이 상의 액티브 영역들 사이에 격리 영역을 형성하는 방법.
- 청구항 22에 있어서, 기판 표면을 평탄화하여 상기 기판 표면으로부터 잉여 알루미나를 제거하면서 상기 트렌치내의 알루미나는 남겨놓는 단계를 더 포함하는, 메모리 셀 어레이 상의 액티브 영역들 사이에 격리 영역을 형성하는 방법.
- 청구항 22에 있어서, 상기 알루미나층은 약 30Å 내지 약 500Å의 두께를 갖는, 메모리 셀 어레이 상의 액티브 영역들 사이에 격리 영역을 형성하는 방법.
- 청구항 25에 있어서, 상기 알루미나층은 약 50Å 내지 약 100Å의 두께를 갖는, 메모리 셀 어레이 상의 액티브 영역들 사이에 격리 영역을 형성하는 방법.
- 청구항 22에 있어서, 상기 라이닝된 트렌치를 유전체 재료로 충전하는 단계를 더 포함하는, 메모리 셀 어레이 상의 액티브 영역들 사이에 격리 영역을 형성하는 방법.
- 메모리 셀 어레이로서,기판 상에 형성되고 행 및 열로 배열된 복수개의 메모리 셀;상기 행에 전기적으로 접속된 복수개의 워드 라인;상기 열에 전기적으로 접속된 복수개의 비트 라인을 포함하며,각각의 메모리 셀은상기 셀을 각각의 워드 라인에 접속시키기 위한 적어도 하나의 억세스 트랜지스터;상기 적어도 하나의 억세스 트랜지스터를 통해 각각의 비트 라인에 전기적으로 접속되는 적어도 하나의 커패시터; 및상기 적어도 하나의 커패시터에 인접하게 위치하고 알루미나층을 포함하는 격리 영역을 포함하는, 메모리 셀 어레이.
- 청구항 28에 있어서, 상기 격리 영역은 상기 기판내의 트렌치이고, 상기 트렌치를 둘러싸는 홀 축적 영역을 형성할 수 있는, 메모리 셀 어레이.
- 청구항 29에 있어서, 상기 알루미나층은 상기 기판내에 형성된 상기 트렌치의 라이너를 포함하는, 메모리 셀 어레이.
- 청구항 28에 있어서, 상기 격리 영역은:상기 기판내에 형성된 트렌치; 및상기 트렌치 위에 위치하며 상기 알루미나층을 포함하는 게이트스택(gatestack)을 포함하는, 메모리 셀 어레이.
- 청구항 31에 있어서, 상기 격리 영역은 상기 트렌치를 둘러싸는 홀 축적 영역을 형성할 수 있는, 메모리 셀 어레이.
- 청구항 28에 있어서, 상기 어레이는 고 밀도의 DRAM 어레이인, 메모리 셀 어레이.
- 메모리 셀에 있어서,기판;상기 기판 위에 형성된 용량성 구조체;상기 기판 상에 적어도 부분적으로 형성되며, 상기 용량성 구조체에 전기적으로 접속된 억세스 트랜지스터; 및상기 기판의 상부 표면 위에 상기 기판의 적어도 하나의 액티브 영역에 인접하게 형성된 알루미나층을 포함하는 격리 게이트를 포함하는, 메모리 셀.
- 청구항 34에 있어서, 상기 셀은 DRAM 셀인, 메모리 셀.
- 청구항 35에 있어서, 상기 셀은 6F2 DRAM 셀인, 메모리 셀.
- 청구항 34에 있어서, 상기 격리 게이트는 상기 기판내에 형성된 트렌치 영역 위에 위치되는, 메모리 셀.
- 청구항 34에 있어서, 상기 격리 게이트는 상기 알루미나층 위에 증착된 도전체층을 더 포함하는, 메모리 셀.
- 메모리 셀에 있어서,기판,상기 기판내의 액티브 영역;상기 기판 위에 형성되고, 상기 액티브 영역에 전기적으로 접속된 용량성 구조체;상기 용량성 구조체에 전기적으로 접속된 억세스 트랜지스터; 및상기 액티브 영역에 인접하게 상기 기판내에 형성된 트렌치 격리 영역 - 상기 트렌치 영역은 알루미나 박층으로 라이닝됨 -을 포함하는, 메모리 셀.
- 청구항 39에 있어서, 상기 억세스 트랜지스터는 NMOS 트랜지스터인, 메모리 셀.
- 청구항 39에 있어서, 상기 트렌치 격리 영역은 유전체 절연 재료를 더 포함하는, 메모리 셀.
- 청구항 39에 있어서, 상기 알루미나층은 상기 격리 트렌치의 측벽과 접촉하는, 메모리 셀.
- 청구항 39에 있어서, 상기 트렌치 격리 영역은 상기 용량성 구조체에 인접하여 위치하는, 메모리 셀.
- 집적 회로 메모리 셀에 있어서,기판;상기 기판내의 액티브 영역 위에 형성된 커패시터;상기 커패시터에 전기적으로 접속된 억세스 트랜지스터; 및알루미나층 및 트렌치 영역을 포함하고 상기 액티브 영역에 인접하게 형성된 격리 영역을 포함하는, 집적 회로 메모리 셀.
- 청구항 44에 있어서, 상기 격리 영역은 상기 알루미나층을 포함하는 게이트 스택을 더 포함하는, 집적 회로 메모리 셀.
- 청구항 45에 있어서, 상기 게이트스택은 전압 전위를 받아들이기 위한 단자에 접속하게 되어 있는, 집적 회로 메모리 셀.
- 청구항 46에 있어서, 상기 게이트스택은 상기 트렌치 영역 위에 형성되는, 집적 회로 메모리 셀.
- 청구항 47에 있어서, 얕은 트렌치 격리 영역에 인접한 소스/드레인 영역을 더 포함하는, 집적 회로 메모리 셀.
- 청구항 48에 있어서, 상기 소스/드레인 영역은 약하게 네가티브 도핑된 영역(slightly negatively-doped regions)을 포함하는, 집적 회로 메모리 셀.
- 청구항 44에 있어서, 상기 알루미나층은 상기 트렌치 영역내에 위치된, 집적 회로 메모리 셀.
- 청구항 50에 있어서, 상기 알루미나층은 상기 측벽 및 상기 트렌치의 저부를 라이닝하는, 집적 회로 메모리 셀.
- 메모리 셀 어레이에 있어서,기판내에 형성된 복수개의 메모리 셀로서, 상기 어레이의 상기 복수개의 셀은:기판내의 적어도 하나의 액티브 영역;상기 기판 표면 위에 형성되고 용량성 구조체에 전기적으로 접속된 억세스 트랜지스터; 및어레이내의 액티브 영역들 사이의 기판내에서 전하 누설을 감소하기 위한 격리 게이트 - 상기 게이트는 알루미나층을 포함함 -을 포함하는, 메모리 셀 어레이.
- 청구항 52에 있어서, 상기 메모리 셀은 DRAM 메모리 셀인, 메모리 셀 어레이.
- 청구항 53에 있어서, 상기 메모리 셀은 6F2 DRAM 셀인, 메모리 셀 어레이.
- 청구항 53에 있어서, 상기 격리 게이트는 상기 기판내에 형성된 격리 트렌치 위에 위치된, 메모리 셀 어레이.
- 컴퓨터 시스템에 있어서,프로세서; 및상기 프로세서와 통신하는 반도체 칩 상에 제조된 DRAM 어레이를 포함하되, 상기 DRAM 어레이는:각각이 적어도 하나의 액티브 영역을 갖는 복수개의 DRAM 메모리 셀; 및상기 액티브 영역을 격리하기 위하여 상기 칩내에 형성되는 격리 장치 - 상기 격리 장치는 알루미나층을 갖는 게이트스택을 포함함 -을 포함하는, 컴퓨터 시스템.
- 컴퓨터 시스템에 있어서,프로세서; 및상기 프로세서와 통신하는 반도체 기판내에 제조된 DRAM 어레이를 포함하되,상기 DRAM 어레이는각각의 셀이 적어도 하나의 액티브 영역을 갖는 복수개의 DRAM 메모리 셀; 및상기 메모리 셀의 다른 영역으로부터 상기 적어도 하나의 액티브 영역을 격리하기 위한 격리 영역 - 상기 격리 영역 각각은 상기 기판내에 에칭되고 알루미나층으로 라이닝된 트렌치 영역을 포함함 -을 포함하는, 컴퓨터 시스템.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/873,226 US7282409B2 (en) | 2004-06-23 | 2004-06-23 | Isolation structure for a memory cell using Al2O3 dielectric |
US10/873,226 | 2004-06-23 | ||
PCT/US2005/021787 WO2006007462A1 (en) | 2004-06-23 | 2005-06-21 | ISOLATION STRUCTURE FOR A MEMORY CELL USING Al2O3 DIELECTRIC |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070020137A true KR20070020137A (ko) | 2007-02-16 |
KR100875349B1 KR100875349B1 (ko) | 2008-12-22 |
Family
ID=35004216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077000984A KR100875349B1 (ko) | 2004-06-23 | 2005-06-21 | Al₂O₃ 유전체를 이용하는 메모리 셀용 격리 구조체 |
Country Status (10)
Country | Link |
---|---|
US (4) | US7282409B2 (ko) |
EP (1) | EP1766677B1 (ko) |
JP (1) | JP5107034B2 (ko) |
KR (1) | KR100875349B1 (ko) |
CN (1) | CN100508161C (ko) |
AT (1) | ATE493758T1 (ko) |
DE (1) | DE602005025635D1 (ko) |
SG (1) | SG154427A1 (ko) |
TW (1) | TWI301304B (ko) |
WO (1) | WO2006007462A1 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100657130B1 (ko) * | 2005-12-27 | 2006-12-13 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
US7732275B2 (en) * | 2007-03-29 | 2010-06-08 | Sandisk Corporation | Methods of forming NAND flash memory with fixed charge |
TWI436474B (zh) * | 2007-05-07 | 2014-05-01 | Sony Corp | A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus |
US8481953B2 (en) | 2008-08-21 | 2013-07-09 | The United States Of America, As Represented By The Secretary Of The Navy | Methods and systems of isolating segmented radiation detectors using alumina |
US8278691B2 (en) * | 2008-12-11 | 2012-10-02 | Micron Technology, Inc. | Low power memory device with JFET device structures |
KR101063567B1 (ko) | 2011-06-24 | 2011-09-07 | 권의필 | Mos 디바이스 및 그 제조방법 |
US8633564B2 (en) * | 2011-12-02 | 2014-01-21 | Micron Technology, Inc. | Semicondutor isolation structure |
KR101144440B1 (ko) | 2012-02-22 | 2012-05-10 | 권의필 | 비휘발성 메모리 및 그 제조방법 |
US8988142B2 (en) * | 2013-03-10 | 2015-03-24 | Microchip Technology Incorporated | Integrated high voltage isolation using low value capacitors |
US10361195B2 (en) * | 2014-09-04 | 2019-07-23 | Samsung Electronics Co., Ltd. | Semiconductor device with an isolation gate and method of forming |
US9224740B1 (en) | 2014-12-11 | 2015-12-29 | Globalfoundries Inc. | High-K dielectric structure for deep trench isolation |
US9985345B2 (en) | 2015-04-10 | 2018-05-29 | Apple Inc. | Methods for electrically isolating areas of a metal body |
US9825031B1 (en) * | 2016-08-05 | 2017-11-21 | Globalfoundries Inc. | Methods of forming a high-k contact liner to improve effective via separation distance and the resulting devices |
WO2019046125A1 (en) * | 2017-08-29 | 2019-03-07 | Micron Technology, Inc. | VOLATILE MEMORY DEVICE COMPRISING STACKED MEMORY CELLS |
US11114443B2 (en) * | 2019-08-29 | 2021-09-07 | Micron Technology, Inc. | Semiconductor structure formation |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4015281A (en) | 1970-03-30 | 1977-03-29 | Hitachi, Ltd. | MIS-FETs isolated on common substrate |
JPS5147031B1 (ko) * | 1970-03-30 | 1976-12-13 | ||
JPS5147032B1 (ko) * | 1970-03-30 | 1976-12-13 | ||
JPS526088B2 (ko) | 1971-09-23 | 1977-02-18 | ||
JPS526008B2 (ko) | 1971-11-27 | 1977-02-18 | ||
IN144889B (ko) * | 1975-01-13 | 1978-07-22 | Rca Corp | |
US4035829A (en) | 1975-01-13 | 1977-07-12 | Rca Corporation | Semiconductor device and method of electrically isolating circuit components thereon |
US3978577A (en) | 1975-06-30 | 1976-09-07 | International Business Machines Corporation | Fixed and variable threshold N-channel MNOSFET integration technique |
JPS6427239A (en) * | 1987-07-22 | 1989-01-30 | Nec Corp | Semiconductor integrated circuit |
JPH0828473B2 (ja) * | 1988-09-29 | 1996-03-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2835405B2 (ja) * | 1989-03-10 | 1998-12-14 | 三菱電機株式会社 | 半導体装置 |
US5760452A (en) | 1991-08-22 | 1998-06-02 | Nec Corporation | Semiconductor memory and method of fabricating the same |
JPH05211311A (ja) * | 1991-12-25 | 1993-08-20 | Nec Corp | 半導体メモリ |
JP2570100B2 (ja) * | 1993-05-16 | 1997-01-08 | 日本電気株式会社 | 半導体記憶装置 |
US5693971A (en) | 1994-07-14 | 1997-12-02 | Micron Technology, Inc. | Combined trench and field isolation structure for semiconductor devices |
JPH08222710A (ja) * | 1995-02-17 | 1996-08-30 | Mitsubishi Electric Corp | 半導体装置 |
US5652176A (en) * | 1995-02-24 | 1997-07-29 | Motorola, Inc. | Method for providing trench isolation and borderless contact |
JPH0982808A (ja) | 1995-09-08 | 1997-03-28 | Nittetsu Semiconductor Kk | 半導体装置の製造方法 |
US5821573A (en) * | 1996-10-17 | 1998-10-13 | Mitsubishi Semiconductor America, Inc. | Field effect transistor having an arched gate and manufacturing method thereof |
JP3943294B2 (ja) * | 1999-08-18 | 2007-07-11 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6372659B1 (en) * | 2000-09-14 | 2002-04-16 | Advanced Micro Devices, Inc. | Fabrication of metal oxide structure for a gate dielectric of a field effect transistor |
KR100389923B1 (ko) * | 2001-01-16 | 2003-07-04 | 삼성전자주식회사 | 트렌치 소자 분리구조를 가지는 반도체 소자 및 트렌치소자 분리 방법 |
US6858865B2 (en) | 2001-02-23 | 2005-02-22 | Micron Technology, Inc. | Doped aluminum oxide dielectrics |
US6545904B2 (en) * | 2001-03-16 | 2003-04-08 | Micron Technology, Inc. | 6f2 dram array, a dram array formed on a semiconductive substrate, a method of forming memory cells in a 6f2 dram array and a method of isolating a single row of memory cells in a 6f2 dram array |
US20020197823A1 (en) | 2001-05-18 | 2002-12-26 | Yoo Jae-Yoon | Isolation method for semiconductor device |
JP2003030981A (ja) * | 2001-07-18 | 2003-01-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6933572B2 (en) | 2001-10-31 | 2005-08-23 | Micron Technology, Inc. | Field-shielded SOI-MOS structure free from floating body effect, and method of fabrication therefor |
JP2003158195A (ja) * | 2001-11-20 | 2003-05-30 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US6657276B1 (en) * | 2001-12-10 | 2003-12-02 | Advanced Micro Devices, Inc. | Shallow trench isolation (STI) region with high-K liner and method of formation |
US6504214B1 (en) * | 2002-01-11 | 2003-01-07 | Advanced Micro Devices, Inc. | MOSFET device having high-K dielectric layer |
US6887310B2 (en) * | 2002-07-17 | 2005-05-03 | National Taiwan University | High-k gate dielectrics prepared by liquid phase anodic oxidation |
JP2004071903A (ja) * | 2002-08-07 | 2004-03-04 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US6834019B2 (en) * | 2002-08-29 | 2004-12-21 | Micron Technology, Inc. | Isolation device over field in a memory device |
US6818930B2 (en) | 2002-11-12 | 2004-11-16 | Micron Technology, Inc. | Gated isolation structure for imagers |
US6774452B1 (en) * | 2002-12-17 | 2004-08-10 | Cypress Semiconductor Corporation | Semiconductor structure having alignment marks with shallow trench isolation |
US6759699B1 (en) * | 2003-04-22 | 2004-07-06 | Taiwan Semiconductor Manufacturing Company | Storage element and SRAM cell structures using vertical FETS controlled by adjacent junction bias through shallow trench isolation |
US6902971B2 (en) * | 2003-07-21 | 2005-06-07 | Freescale Semiconductor, Inc. | Transistor sidewall spacer stress modulation |
-
2004
- 2004-06-23 US US10/873,226 patent/US7282409B2/en active Active
-
2005
- 2005-06-21 CN CNB2005800275304A patent/CN100508161C/zh active Active
- 2005-06-21 KR KR1020077000984A patent/KR100875349B1/ko active IP Right Grant
- 2005-06-21 SG SG200904336-5A patent/SG154427A1/en unknown
- 2005-06-21 EP EP05764351A patent/EP1766677B1/en active Active
- 2005-06-21 AT AT05764351T patent/ATE493758T1/de not_active IP Right Cessation
- 2005-06-21 DE DE602005025635T patent/DE602005025635D1/de active Active
- 2005-06-21 JP JP2007518181A patent/JP5107034B2/ja active Active
- 2005-06-21 WO PCT/US2005/021787 patent/WO2006007462A1/en active Application Filing
- 2005-06-23 TW TW094120977A patent/TWI301304B/zh active
-
2006
- 2006-05-18 US US11/435,813 patent/US8084806B2/en not_active Expired - Lifetime
- 2006-05-18 US US11/435,820 patent/US20060216892A1/en not_active Abandoned
-
2011
- 2011-12-08 US US13/314,976 patent/US8278182B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1766677B1 (en) | 2010-12-29 |
ATE493758T1 (de) | 2011-01-15 |
US8278182B2 (en) | 2012-10-02 |
TWI301304B (en) | 2008-09-21 |
JP5107034B2 (ja) | 2012-12-26 |
US20050287739A1 (en) | 2005-12-29 |
TW200614417A (en) | 2006-05-01 |
DE602005025635D1 (de) | 2011-02-10 |
US7282409B2 (en) | 2007-10-16 |
WO2006007462A1 (en) | 2006-01-19 |
US20060216892A1 (en) | 2006-09-28 |
US20060205156A1 (en) | 2006-09-14 |
CN101006575A (zh) | 2007-07-25 |
SG154427A1 (en) | 2009-08-28 |
EP1766677A1 (en) | 2007-03-28 |
US20120083093A1 (en) | 2012-04-05 |
US8084806B2 (en) | 2011-12-27 |
KR100875349B1 (ko) | 2008-12-22 |
JP2008504685A (ja) | 2008-02-14 |
CN100508161C (zh) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100875349B1 (ko) | Al₂O₃ 유전체를 이용하는 메모리 셀용 격리 구조체 | |
US6864151B2 (en) | Method of forming shallow trench isolation using deep trench isolation | |
KR100458772B1 (ko) | 반도체 디바이스 및 그 형성 방법 | |
US6395597B2 (en) | Trench DRAM cell with vertical device and buried word lines | |
US8617953B2 (en) | Memory having a vertical access device | |
US8669603B2 (en) | Semiconductor constructions | |
US8541836B2 (en) | Recessed access device for a memory | |
US20030013270A1 (en) | High aspect ratio high density plasma (HDP) oxide gapfill method in a lines and space pattern | |
Mouli et al. | Isolation structure for a memory cell using A1 2 O 3 dielectric | |
CN115241132B (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121119 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141120 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161122 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171120 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181129 Year of fee payment: 11 |