KR20070019940A

KR20070019940A - 위성 위치결정 시스템 수신기에 대한 제어 및 특징들

Info

Publication number: KR20070019940A
Application number: KR1020067004394A
Authority: KR
Inventors: 맨게쉬 챈사르카; 선다르 라만; 찰스 노만; 폴 언더브링크; 헨리 폴크; 제임스 브라운; 로버트 하베이; 피터 미챨리; 윌리암스 히긴스; 장 젱셍; 장 큉웬
Original assignee: 서프 테크놀러지, 인코포레이티드
Priority date: 2003-09-02
Filing date: 2004-09-02
Publication date: 2007-02-16
Also published as: EP1680686A1; JP4658050B2; US20110316741A1; US8013787B2; US20090040103A1; US20150097728A1; JP2008058320A; WO2005022187A2; US8947300B2; US9869770B2; JP2007504771A; JP2007505292A; EP1664824B1; EP1664824A2; WO2005022187A3; KR20070012308A; WO2005047923A2; US20120313817A1; US8593345B2; WO2005047923A8

Abstract

위성 위치결정 시스템으로부터 신호를 처리하는 제어 및 특징 시스템은 익스퍼트 시스템 수신기 관리자, 합류 탐지, 반송파 중앙화 및 비트 싱크 획득 시스템, 피크 탐지, 다차원 측정 보간 서브시스템, 네비게이션 신호 간의 모드 전환을 위한 서브시스템, 및 수신기를 위한 전력 제어 모듈을 포함한다.

위성 위치 결정 수신기, 세마포어 비트, FFT 서브시스템

Description

위성 위치결정 시스템 수신기에 대한 제어 및 특징들{CONTROL AND FEATURES FOR SATELLITE POSITIONING SYSTEM RECEIVERS}

1. 관련 출원

본 출원은 본원에 참조에 의해 통합된 미국 특허 가출원 제60/499,961호 "A GPS SYSTEM"(2003년 9월 2일)의 35 U.S.C §119(e) 하의 우선권을 주장한다.

우선권이 주장되고 본원에 참조에 의해 통합된 Mangesh Chansarkar, Sundar Raman, James Brown, Robert Harvey, Peter Michali, Bill Higgins, Paul Underbrink, Henry Falk, Charles Norman에 의한 미국 특허 가출원 제60/546,816호 "CONTROL AND FEATURES FOR SATELLITE POSITIONING SYSTEM RECEIVERS"(2004년 2월 23일).

본원에 참조에 의해 통합된 Paul Underbrink, Henry Falk, Steven Gronemeyer, Chittharanjan Dasannacharya, Charles Norman, Robert Tso, Nicolas Vantolon, Voya Protic에 의한 PCT 특허 출원 제_호 "SIGNAL PROCESSING SYSTEM FOR SATELLITE POSITIONING SIGNALS"(2004년 9월 2일).

우선권이 주장되고 본원에 참조에 의해 통합된 Paul Underbrink, Henry Falk, Charles Norman, Steven A. Gronemeyer에 의한 미국 특허 가출원 제60/547,385호 "OVERALL SYSTEM ARCHITECTURE AND RELATED FEATURES"(2004년 2월 23 일).

본 출원은 다음의 것에도 관련된다:

우선권이 주장되고 본원에 참조에 의해 통합된 Nicolas P. Vantalon, Steven A. Gronemeyer 및 Vojislav Protic에 의한 미국 특허 출원 제10/696,522호 "MEMORY REALLOCATION AND SHARING IN ELECTRONIC SYSTEMS"(2003년 10월 28일).

본원에 참조에 의해 통합된 Sanjai Kohli 및 Steven Chen에 의한 미국 특허 출원 제5,901,171호 "TRIPLE MULTIPLEXING SPREAD SPECTRUM RECEIVER"(1996년 4월 25일).

참조에 의해 통합되고/되거나 우선권이 주장된 추가적인 출원은 다음과 같다:

다음의 미국 특허 출원 모두는 현재 계류중이다: 2000년 3월 28일에 공개되고 본래 1998년 9월 1일에 출원된 CIP 제6,044,105호로서 2000년 2월 7일에 출원된 제09/498,893호; 2000년 3월 28일에 공개되고 본래 1998년 9월 1일에 출원된 CIP 제09/498,893호 및 2000년 1월 27일에 출원된 CIP 제6,044,105호로서 2000년 2월 7일에 출원된 제09/604,595호; 2003년 2월 20일에 출원된 CIP 제10/369,853호로서 2003년 2월 20일에 출원된 제10/369,853호 및 2003년 7월 30일에 출원된 제10/632,051호; 2001년 6월 20일에 출원되고 2004년 1월 20일에 공개된 Gregory B. Turestsky, Charles Norman 및 Henry Falk에 의한 미국 특허 출원 제6,680,695호의 우선권을 주장하고, Gregory B. Turestsky, Charles Norman 및 Henry Falk에 의한 2000년 8월 24일에 출원된 미국 특허 가출원 제60/227,676호 "METHOD AND APPARATUS FOR ELIMINATING AUTO-CORRELATIONS OR CROSS-CORRELATIONS IN WEAK CDMA SIGNALS"의 우선권을 주장하는 Gregory B. Turestsky, Charles Norman 및 Henry Falk에 의한 "COMMUNICATION SYSTEM THAT REDUCES AUTO-CORRELATION or CROSS-CORRELATION IN WEAK SIGNALS" (2003년 11월 12일); Gregory B. Turestsky, Charles Norman 및 Henry Falk에 의한 "LOCATION SERVICES SYSTEM THAT REDUCES AUTO-CORRELATION OR CROSS-CORRELATION IN WEAK SIGNALS"란 명칭의 미국 특허 출원 제10/244,293호에 대한 우선권을 주장하고, Gregory B. Turestsky, Charles Norman 및 Henry Falk에 의한 "LOCATION SERVICES SYSTEM THAT REDUCES AUTO-CORRELATION OR CROSS-CORRELATION IN WEAK SIGNALS"(2001년 7월 20)란 명칭의 미국 특허 출원 제6,466,161호에 대한 우선권을 주장하며, 및 Gregory B. Turestsky, Charles Norman 및 Henry Falk에 의한 "LOCATION SERVICES SYSTEM THAT REDUCES AUTO-CORRELATION OR CROSS-CORRELATION IN WEAK SIGNALS"(2000년 8월 24)란 명칭의 미국 특허 출원 제60/227,674에 대한 우선권을 주장하는 Gregory B. Turestsky, Charles Norman 및 Henry Falk에 의한 "LOCATION SERVICES SYSTEM THAT REDUCES AUTO-CORRELATION OR CROSS-CORRELATION IN WEAK SIGNALS" (2004년 2월 10일)의 미국 특허 출원 제10/775,870호; 제10/068,751호(2002년 2월 5일)에 연속하고, 미국 특허 출원 제6,389,291호(2001년 2월 8일)에 연속하고, 미국 특허 가출원 제60/255,076호(2000년 8월 14일)에 대한 우선권을 주장하는 Ashutosh Pande, Lionel J. Garin, Kanwar Chadha & Gergory B. G Turestsky에 의한 제10/194, 627호 "MULTI-MODE GPS FOR USE WITH WIRELESS NETWORKS"(2002년 7월 12일); 미국 특허 출원 제6,542,823호에 연속하여 2002년 3월 10에 출원되고, 미국 특허 출원 제6,427,120호 연속하여 2002년 4월 19일에 출원되고, 2001년 2월 28일에 출원되고 미국 특허 출원 제60/255,076호(2000년 8월 14일)에 대한 우선권을 주장하는 제10/385,198호.

모두 계류중인 제10/155,614호(2002년 5월 22일); 제09/910,092호(2001년 7월 20일); 제09/910,404호(2001년 7월 20일); 제09/909,716호(2001년 7월 20일); 제10/244,293호(2002년 9월 16일); 제10/712,789호(2003년 11월 12일); 제10/666,551호(2003년 9월 18일); 제09/551,047호(2000년 4월 18일); 제09/551,276호(2000년 4월 18일); 제09/551,802호(2000년 4월 18일); 제09/552,469호(2000년 4월 18일); 제09/552,759호(2000년 4월 18일); 제09/732,956호(2000년 11월 7일); 제09/735,249호(2000년 11월 11일); 제09/886,427호(2001년 6월 20일); 제10/099,497호(2002년 3월 13일); 제10/101,138호(2002년 3월 18일); 제10/246,584호(2002년 9월 18일); 제10/263,333호(2002년 10월 2일); 제10/309,647호(2002년 1월 4일); 제10/320,932호(2002년 11월 16일); 제10/412,146호(2003년 4월 11일); 제10/423,137호(2003년 4월 25일); 제10/600,174호(2003년 6월 20일); 제10/600,190호(2003년 6월 20일); 제10/644,311호(2003년 8월 19일); 제10/658,185호(2003년 8월 9일); 제10/696,522호(2003년 10월 28일); 제10/706,167호(2003년 11월 12일); 제10/715,656호(2003년 11월 18일); 제10/722,694호(2003년 11월 24일); 제10/762,852호(2004년 1월 22일)의 미국 특허 출원 "SIGNAL PROCESSING SYSTEM FOR SATELLITE POSITIONING SIGNALS" (2004년 2월 23일)(대리인 허가 번호 FIRF.P281.US.U2; 출원 번호는 아직 양수되지 않았음).

2. 발명의 분야

본 발명은 일반적으로 위치결정 시스템(positioning system)에 관한 것이다. 보다 구체적으로, 본 발명은 위성 위치결정 시스템 내의 제어 및 특징을 구현하기 위한 방법 및 시스템에 관한 것이다.

3. 관련 기술

양방향 라디오, 페이저(pagers), 휴대용 텔레비전, PCS, PDA 셀룰러폰("모바일 폰"으로도 알려짐), 블루투스 장치, 위성 라디오 수신기 및 NAVSTAR로도 알려진 미국의 "GPS"와 같은 "SPS" 등의 무선 장치에 대한 이용이 세계적으로 빠르게 증가하고 있다. 요즘 추세는 광범위한 PDA, 셀룰러폰, 휴대용 컴퓨터, 자동차 등을 포함하는 전자 장치 및 시스템에 SPS 서비스를 통합하는 것을 요구한다. 제조업자는 소비자를 위해 가능한 비용을 줄이고 가장 비용 효율적인 제품을 을 만들려고 꾸준히 노력하고 있다.

동시에, 제조업자는 가능한 풍부한 기능을 갖추고 튼튼하며 믿을 수 있는 제품을 제공하려고 한다. 특정한 확장을 위해, 기술 및 주어진 개발 시간은 임의의 주어진 장치 내에 어떤 특징들을 구현할 것인지에 대한 제약을 가한다. 그러므로, 과거에 이전의 SPS 장치들은, 예를 들어 수신기 관리자, 신호 측정, 비트 동기화 기술, 무결성 모니터링, 동작 모드 스위칭, 측정 보간, 하드웨어 및 소프트웨어 위성 신호 추적 루프 및 전력 제어를 포함하는 영역에 대한 결점 및 제한을 경험했 다. 이러한 결점들은 GPS 전자 장치의 성능, 이용 편리성 및 튼튼함을 제한하고, 또한 판매 및 소비자 바램에 영향을 준다.

그러므로, 전술된 및 다른 이미 경험한 문제점들을 극복하기 위한 것이 필요하다.

SPS 수신기 기능은, 예를 들어, 무선 통신 장치, 추적 장치 및 위급 위치 비컨(emergency location beacon) 등의 추가적인 기능을 갖는 장치에 상주할 수 있다. 이 장치 내의 SPS 기능은 SPS 기능의 동작을 초기화, 제어 및 모니터링하는 다수의 서브시스템을 포함할 수 있다. 서브시스템은 바람직한 SPS 목적을 달성하는 다수의 소프트웨어 모듈 및 하드웨어 컴포넌트/회로로 구성될 수 있다. 서브시스템은 입력 샘플 서브시스템, 신호 처리 서브시스템, FFT 서브시스템, 메모리 서브시스템, 순서 결정 서브시스템 및 다른 이종 혼합 서브시스템을 포함할 수 있다. 이 서브시스템들은 함께 동작하여, 위치 결정, 전력 제어, 및 SPS 수신기 기능과 서브시스템들 간의 통신과 추가적인 기능과의 통신에 대한 구성을 구현한다. 구현된 SPS 수신기 기능의 예는 GPS 수신기이고, SPS 및 GPS란 용어는 상호교환적으로 이용될 수 있다.

SPS 수신기 기능의 소프트웨어 양태는, 예를 들어 ROM(즉, PROM, EPROM, ASIC 및 제어기 내의 것들), 자기 저장소(하드/플로피 디스크) 및 광학 저장소(CD, DVD, 레이저 디스크) 유형 등의 기기 판독가능 장치에 저장된 기기 명령어들의 그룹으로서 소프트웨어로 구현될 수 있다. 기기 명령어들이 실행될 때, GPS 수신기의 제어 및 특징들이 달성된다.

본 발명의 다른 시스템, 방법, 특징 및 이점들은 다음의 도면 및 상세한 설명에 대한 고찰을 통해 당업자들에게 투명해질 것이다. 모든 이러한 추가적인 시스템, 방법, 특징 및 이점들은 이 설명에 포함되며, 본 발명의 범위에 포함되고, 첨부된 청구항에 의해 보호되도록 의도된다.

도면의 컴포넌트들은 같은 비율로 확대 또는 축소될 필요가 있는 것이 아니라, 본 발명의 개념을 나타낼 때 강조된다. 도면에서, 서로 다른 뷰(view)의 대응하는 부분들에는 유사한 참조번호가 지정된다.

도 1은 GPS 수신기의 실시예에 대한 블럭도.

도 2는 도 1의 GPS 수신기로부터의 기저대 칩의 서브시스템을 도시하는 블럭도.

도 3은 도 1의 GPS 수신기의 서브시스템들 간의 일반적인 데이터 흐름을 예시하는 블럭도.

도 4는 도 1의 GPS 수신기 내의 소프트웨어와 하드웨어 간의 분리에 대한 다이어그램.

도 5는 도 1의 GPS 수신기의 모듈 상호작용 다이어그램.

도 6은 도 5의 ATX 제어 모듈 내의 태스크를 나타내는 도면.

도 7은 도 1의 GPS 수신기 내의 구현 계층들을 나타내는 도면.

도 8은 도 5의 GPS 수신기 제어 모듈에 대한 흐름도.

도 9는 위치 측정을 획득하기 위한 도 5의 상이한 모듈들 간의 통신에 대한 순서 다이어그램.

도 10은 도 5의 모듈들 간의 복구 조건에 대한 순서 다이어그램.

도 11은 도 5의 ATX 제어 모듈의 취득물 및 이전 위치결정 구성 추적에 대한 순서 다이어그램.

도 12는 도 5의 서비스 모듈의 질과 네비게이션 모듈과의 통신에 대한 순서 다이어그램.

도 13은 도 5의 전력 관리 모듈을 통한 전력 관리에 대한 순서 도면.

도 14는 도 5의 배경 태스크 모듈의 순서 도면.

도 15는 도 2의 신호 처리 서브시스템의 흐름도.

도 16은 도 15의 마스터 제어 상태 기기를 나타내는 도면.

도 17은 도 2의 FTT 서브시스템용 마스터 제어 상태 기기를 나타내는 도면.

도 18은 모니터 서브시스템을 이용하는 신호 처리 서브시스템과 FFT 서브시스템 간의 통신을 나타내는 채널 순서 제어 다이어그램.

도 19는 신호 처리 서브시스템이 도 18의 FFT 서브시스템에 의해 이용되는 메모리를 오퍼라이팅(overwriting)하는 것을 금지하기 위한 랩핑 규칙(lapping rule)의 리스트.

도 20은 도 2의 서브시스템(소프트웨어와 하드웨어) 간의 통신을 위한 세마포어(semaphore)와 인터럽트 구조를 나타내는 도면.

도 21은 도 20의 인터럽트 구조의 인터럽트 마스크 및 세마포어의 비트 레벨 도면.

도 22는 T1 위상 내의, 도 2의 신호 처리 서브시스템의 시간 조정에 대한 흐름도.

도 23은 T1 위상 내의, 도 2의 FFT 서브시스템의 시간 조정에 대한 흐름도.

도 24는 소프트웨어에 의해 구성가능한 도 3의 매치 필터의 다이어그램.

도 25는 도 5의 GPS 수신기 제어기 내에 상주하는 전문 GPS 제어 시스템의 흐름도.

다음의 설명은 일반적으로 GPS 시스템으로 참조되는 미국 글로벌 위치결정 위성 시스템과 같은 위성 위치결정 시스템(SPS)의 제어 및 특징을 제공하는 하드웨어 및 소프트웨어 아키텍처에 관한 것이다. 이 아키텍처의 특정한 특징은, 예를 들어, 메모리의 SPS 초기화; 데이터 처리 제어; 서브시스템 통신; 전력 제어 관리 및 전문 시스템 수신기 관리를 포함한다. 후술된 시스템의 아키텍처, 제어 및 특징은 정확히 설명된 구현에 제한되는 것은 않으며, 그러한 시스템의 특정한 요구 또는 설계 제한에 따라 시스템에서 시스템으로 다양할 수 있다.

도 1을 참조해 보면, GPS 수신기(100)의 실시예의 블럭도는 "RF(radio frequency)" 컴포넌트(102) 및 기저대 컴포넌트(104)를 포함한다. 일 실시예에서, RF 컴포넌트(102) 및 기저대 컴포넌트(104)는 버스(110)를 통해 "OEM(original equipment manufacturer)" 서브시스템, 또는 "호스트" 프로세서(106) 및 OEM 메모리(108)에 의해 제공되는 추가적인 기능과 인터페이스할 수 있다. 후술될 때, 기 저대 컴포넌트(104)는 메모리 컴포넌트(112)와 통신할 수 있다. 메모리 컴포넌트(112)는 기저대 컴포넌트(104)로부터 분리될 수 있다. 다른 구현에서는 메모리 컴포넌트(112)가 기저대 컴포넌트(104) 내에 구현될 수 있다. RF 컴포넌트(102)는 RF 컴포넌트(102) 전용 안테나(114)에 직접적으로 연결될 수 있다. 다른 구현에서는 안테나(114)가 RF 컴포넌트(102) 및 OEM 수신기(도시되지 않음)에 의해 공유될 수 있다. 선택적으로, OEM 메모리(108)는 메모리 컴포넌트(112)로부터 분리되고 기저대 컴포넌트(104)로부터 독립적일 수 있다. 가능한 다른 배치는 GPS 기능을 수행하기 위해 요구되는 모든 메모리 및 프로세싱 전력과 함께, 하나 이상의 칩 상에 존재하는 하나 이상의 RF 컴포넌트 및 하나 이상의 기저대 컴포넌트를 포함할 수 있다. 또 다른 구현에서는 다수의 칩들이 GPS 수신기(100)를 구현하기 위해 이용될 수 있으며, 플립 칩 패키징(flip-chip packaging)과 같은 기술과 함께 조합될 수 있다.

GPS 수신기(100)는 또한 시간/주파수 구성요소(116)를 가질 수 있다. 시간/주파수 구성요소(116)는 루프를 추적하기 위한 타이밍 및 전력 제어 조건 하에서 기능하는 실시간 클럭을 제공할 수 있다. 시간/주파수 컴포넌트는 실시간 클럭 및/또는 수치 제어 발전기(numerical controlled oscillator)로 구현될 수 있다. 시간/주파수 컴포넌트(116)는 기저대 컴포넌트(104)와 직접적으로 또는 간접적으로 통신할 수 있다.

GPS 수신기(100)는 정보의 도움없이 동작할 수 있으며, 또는 대안적으로, 그것은 다양한 소스(source)로부터의 정보의 도움을 받아 동작하며, 통신 네트워크, 또는 OEM(106)을 통한 다른 네트워크와 통신하기 위해 추가적인 하드웨어 회로 및 소프트웨어를 가질 수 있다. 통신은 IEEE, ISO 또는 셀룰러 통신 표준에 의해 채용되는 것과 같은 표준 또는 적절한 통신 접근법을 이용하여 구현될 수 있다. 또한, 기저대 컴포넌트(104)는 DSP, ARM 프로세서, 클럭 컴포넌트, 다양한 메모리 컴포넌트, 외부 및 내부 통신을 위한 다양한 인터페이스 컴포넌트 등의 회로를 포함할 수 있다.

도 2에서, 블럭도는 입력 샘플 서브시스템(202), 신호 처리 서브시스템(204), FFT 서브시스템(206), 메모리 서브시스템(208), 시퀀서 서브시스템(sequencer subsystem), 및 또다른 "부수적(miscellaneous)" 서브시스템(212)을 포함하는 기저대 컴포넌트(104)에 대한 실시예의 서브시스템들을 도시한다. 본원에서는 편리함을 위하여, 서브시스템들은 관련 하드웨어와 함께 구현된 프로세스 또는 태스크들의 그룹이라 칭할 수 있다. 서브시스템들 사이의 태스크 또는 기능의 분할은 전형적으로 설계 선택에 의해 결정된다.

상이한 구현들에서, 상이한 서브시스템들이 상이한 방식으로 기능을 공유할 수 있고, 또는 더 많은 소형 서브시스템들이 존재할 수 있다. 예를 들어, 몇몇 구현에서 시퀀서 서브시스템(210)은 개별적인 서브시스템이 아닐 수 있다. 오히려 시퀀서 기능의 일부가 하나의 서브시스템에 상주할 수 있는 반면, 나머지 기능은 또다른 서브시스템에 상주한다.

입력 샘플 서브시스템(202)은 도 1의 RF 컴포넌트(102)로부터 신호 데이터를 수신하여, 도 2의 메모리 서브시스템(208)의 일부인 RAM에 신호 데이터를 저장한 다. 미가공 디지털화된 신호 데이터 또는 최소한으로 프로세싱된 데시메이팅된(decimated) 신호 데이터는 RAM에 저장될 수 있다. 디지털화된 RF 신호를 저장하기 위한 기능은 두 가지 방식 중 하나의 방식으로 발생할 수 있다. 첫번째 방식은 데이터가 20밀리초의 증분으로 입력 샘플 서브시스템(202)에 의해 수집되어 RAM에 저장하는 계속하여 반복되는 프로세스일 수 있다. 다른 하나의 접근법은 입력 샘플 서브시스템(202)이 RAM의 주기적 버퍼를 사용하는 것이다. 예를 들어, 입력 샘플 서브시스템(202)은 RAM의 한 영역을 채울 것이고, 그 후 버퍼에 대한 주기에 데이터를 오퍼라이팅할 것이다. 그러한 동작 접근법은 신호 데이터가 주기적 버퍼에 오퍼라이팅하기 전에 신호 데이터를 충분히 빨리 프로세싱하는 방식으로 소프트웨어가 신호 처리 서브시스템(204) 및 FFT 서브시스템(206)을 셋업하도록 할 것이다. 동작 접근법은 GPS 시스템(200)이 초기화되면 사용자 및 RF 환경의 요구를 최상으로 충족하는 접근법을 구성하는 소프트웨어를 갖도록 선택할 수 있다. 다른 실시예들에서, 입력 샘플 서브시스템(202)에 의해 사용된 동작 접근법은 GPS 수신기(100)의 동작 동안 변경될 수 있다.

메모리 서브시스템(208)은 GPS 수신기(100)의 메모리 자원을 관리한다. 단일 메모리 영역이 상이한 타입의 메모리 영역들로 세분될 수 있다. 세분된 메모리 영역들의 예는 입력 샘플 메모리, 코히어런트 버퍼(coherent buffer), 교차-상관 메모리(cross-correlate memory), 넌-코히어런트 버퍼, 채널 상태, 추적 이력, 및 보고 메모리를 포함할 수 있다. 입력 샘플 메모리는 또한 채널들 사이에 전환하는 입장으로 상이한 채널들을 액세스하는 신호 처리 서브시스템(204) 및 FFT 서브시스 템(206)을 갖는 채널들로 더욱 세분될 수 있다.

부수적 서브시스템(212)은 WAAS 조력 데이터에 대한 돌림형 디코더(convolutional decoder)를 구현하기 위한 하드웨어 및 소프트웨어를 포함할 수 있다. 부수적 서브시스템(212)은 메모리 서브시스템(208)으로부터의 데이터를 사용하고, 메모리 서브시스템(208)의 채널 상태 RAM 영역 또는 기타 제어/상태 영역에 기입함으로써 다른 서브시스템들에 정보를 제공할 수 있다.

도 3을 참조하면, 도 1의 GPS 수신기(100)의 서브시스템들 사이의 신호 흐름에 대한 도면이 도시된다. CDMA GPS 위성 신호와 같은 RF 신호가 도 1의 RF 컴포넌트(102)에 의해 수신되어, 도 3의 입력 샘플 처리 서브시스템(202)에 전달된다. 입력 샘플 처리 서브시스템(202)은 입력 샘플 처리 블럭(302) 및 타이머/자동 이득 제어(AGC) 블럭(303)을 포함할 수 있다. 타이머/AGC 블럭(303)은 입력 신호의 입력 펄스를 샘플링하기 위해 사용되는 여러 카운터, 타이머 및 경보 생성기로 구성된다. 타이머/AGC 블럭(303)은 또한 동기화, 및 주파수 및 위상 측정을 수행할 뿐 아니라 알려진 시각에 인터럽트를 생성하고 소프트웨어 및 하드웨어 기능을 시작할 수 있다. 타이머/AGC 블럭(303)은 정밀한 시간 정렬 펄스를 생성함에 의해, 또는 상대적 주파수 및 위상 측정을 행하는 것에 추가적으로 다른 시스템들로부터의 입력 펄스를 수락함에 의해 두 개의 시스템 또는 서브시스템을 동기화하기 위한 기능을 제공할 수 있다. 예를 들어, 저렴한 손목시계형 크리스털을 갖춘 저전력 실시간(RTC) 클럭을 갖는 시스템에서, 손목시계형 크리스털은 전력 제어 상태 동안 저렴한 저전력 RTC를 사용하기 위하여 타이머/AGC 블럭(303)에 의해 GPS 시각에 맞추 어질 수 있다.

입력 신호는 RAM 메모리(304)에 저장되는 출력을 갖는 입력 샘플 처리 서브시스템(202)의 디지털 샘플들로 나누어질 수 있다. RAM은 입력 샘플 서브시스템(202)과 신호 처리 서브시스템(204) 사이에 데이터가 계속하여 전달되도록 하기 위한 레이트로 기입 또는 판독될 수 있는 임의의 타입의 기입/판독 메모리일 수 있다. 신호 처리 서브시스템(204)은 RAM(304)으로부터 수신된 신호를 보간 및 회전하는 신호 프로세서(306)를 가질 수 있다.

신호 프로세서(306)는 수신된 신호가 더욱 프로세싱 및 필터링되기 전에 수신된 신호로부터 캐리어 도플러 및 코드 도플러를 제거하기 위해 사용될 수 있다. 신호 프로세서(306)는 여러 상이한 샘플링 및 데시메이션 모드로 동작하도록 재구성될 수 있다. 성능이 가장 좋은 모드에서, 예를 들어, 신호 프로세서(306)는 칩 입력당 16개의 샘플을 사용할 수 있고, 칩 출력당 8개 위상 8개 샘플을 생성한다. 또다른 모드에서, 신호 프로세서(306)는 칩 입력당 4개의 샘플을 가질 수 있으며, 그것은 더 나은 코드 위상 출력을 생성하지만 전형적으로 낮은 샘플링 레이트에서 발생하는 손실을 감소시키기 위하여 샘플링 및 필터링을 반복함으로써 칩당 16개의 샘플로 보간될 수 있다. 신호 프로세서(306)의 모드들은 채널 RAM을 통해 신호 프로세서에 전달되는 파라미터들을 통해 제어된 소프트웨어일 수 있다.

따라서, 신호 프로세서(306)는 RAM(304)으로부터 입력 샘플들을 추출하여 그것들을 정합 필터(308)에 의한 사용을 위해 준비한다. 정합 필터(308)의 모드에 따라, 정합 필터(308)에 대한 알맞은 샘플링 레이트로 입력 샘플들이 보간 및/또는 데시메이팅될 것이다. 예를 들어, 입력 샘플들이 8f0에 저장되고 정합 필터 모드가 2f0의 샘플들을 사용함을 보증하는 경우, 신호 프로세서(306)는 입력 샘플 스트림을 2f0에 데시메이팅할 것이다. 이것은 다양한 채널/위성 수단 프로세싱에 대한 다양한 정합 필터 모드 사용에 부가적인 유연성을 제공한다. 신호 프로세서(306)는 또한 신호로부터 잔여 캐리어 도플러를 제거하기 위하여 복합 입력 샘플들을 회전시킬 수 있고, 입력 샘플 스트림과 관련하여 캐리어 NCO 및 코드 NCO 출력을 사용하여 수행될 수 있다.

신호 처리 서브시스템(204)은 또한 정합 필터(308), 코더(310), 캐리어 및 코드 수치 코딩 발진기(NCO)(312), 교차-상관기 블럭(314), 교차-상관 제거 블럭(316) 및 코히어런트 합산 블럭(318)을 포함할 수 있다. 신호가 프로세싱되어 특정 위성 신호가 식별된다. 캐리어 및 코드 NCO(312)는 신호 프로세서(306)에 의한 사용을 위해 순수 캐리어 및 코드 신호를 생성한다. 캐리어 및 코드 NCO(312)는 카운터를 이용하여 구현할 수 있는 프로그래밍가능 발진기일 수 있다. 다양한 채널/위성 수단 프로세싱에 대한 독립적 캐리어 및 코드 NCO의 사용은 GPS 수신기의 상이한 타입의 프로세싱 모드들을 지원하기 위한 유연성을 제공한다.

캐리어 및 코드 NCO(312)는 승산 단계를 필요로 하지 않고 캐리어가 코드변환하는 것을 가능하게 한다. 전형적으로 캐리어의 코딩을 돕는 것은 제한된 레졸루션 승산기(resolution multiplier)를 이용하여 행해진다. 캐리어 및 코드 위상 변환은 캐리어와 코드 위상 사이에 어떠한 에러도 없이 축적된 나머지를 이용하여 수행될 수 있다. 그것은 제한된 레졸루션 승산기를 사용하는 구현들에서 발견되는 것과 같은 캐리어와 코드 위상 사이의 편차 또는 차이없이 매우 좁은 코드 루프 대역폭을 가능하게 한다. 코드 위상은 캐리어에 고정되고, 캐리어에 관련하여 작은 조정이 코드 위상에 행해질 수 있다. 조정을 계속하여 추적함으로써, 완전한 레졸루션 캐리어 및 코드 위상이 다른 알려진 방법들보다 소수의 비트 및 플립-플롭으로부터 재구성될 수 있다.

정합 필터(308)는 다양한 정밀도 레벨 및 코드 위상 부분에 대해 구성될 수 있다. GPS 코드는 1023 칩 길이이며, 정합 필터(308)는 전체 모드로 동작할 때 전체 밀리초의 GPS 코드를 프로세싱 또는 역확산할 수 있다. 또다른 모드에서, 4개의 세분이 FFT에 입력되어 상관별로 검색된 주파수 영역 또는 대역폭을 개선할 수 있다. 그러나, 다른 모드들은 칩들을 나눔으로써 칩들의 수를 두 배로 할 수 있다. 따라서, 상관되는 데이터의 정밀도를 두 배로 증가시키기 위하여 작은 분할 사이에 트레이드오프(tradeoff)가 행해질 수 있다. 정합 필터(308)의 모드는 GPS 수신기(100)의 동작 모드 및 전력 제어 설정에 의존하여 소프트웨어에 의해 제어 및 구성될 수 있다.

예를 들어, GPS 수신기(100)가 코드 칩의 단지 작은 부분만이 검색 또는 추적될 필요가 있는 정보를 갖는 경우, 정합 필터(308)는 1/2 모드 또는 더 작은 모드로 설정될 수 있다. 그러한 구성은 적은 양의 메모리 사용을 가능하게 할 것이며, 결과로 정합 필터(308) 및 그 출력에 대한 더 낮은 처리 데이터 레이트(throughput data rate)를 달성할 것이다. 한편, 전체 코드 위상이 검색될 필요가 있는 경우에, 정합 필터(308)는 프로세싱 전력을 전부 사용하는 전체 모드로 구성 될 수 있다. 프로그래밍가능 T1 구간의 사용은 다양한 채널/위성 수단에 대해 다양한 코히어런트 통합 시간을 허용하며 이에 의해 검색에 상이한 주파수 레졸루션을 제공한다.

신호 처리 서브시스템(204)에 의해 프로세싱된 후 신호는 RAM(코히어런트 버퍼(320) 및 교차-상관기(314))을 통해 FFT 서브시스템(206)에 전달된다. 교차-상관기(314)는 약한 위성으로부터 역확산된 신호를 식별하기 위해 사용될 수 있다. 소프트웨어는 신호 처리 서브시스템(204)의 출력을 저장할 수 있고, 그것을 계속되는 교차 상관 프로세싱을 위해 FFT 서브시스템(206)에 이용가능하게 한다.

교차-상관기(314)는 교차-상관 제거 프로세스에 의한 사용을 위해 복소수 형태(I,Q)로 정합 필터(308)의 출력을 보유한다. 교차-상관 제거 프로세스에서, 과거로부터의 소정 약한 신호 데이터가 필요하고, 강한 신호 프로세싱은 전형적으로 약한 신호 프로세싱이 시작되기 전에 완료된다. 이러한 교차-상관기(314)는 다른 알려진 접근법들보다 강한 신호 프로세싱에서 더욱 지연을 허용하는 유연성을 제공한다.

코히어런트 버퍼(320)는 FFT(322)의 입력에 코히어런트 축적기의 출력으로부터의 데이터 블럭들을 전달하는 선입선출(fifo) 버퍼일 수 있다. 코히어런트 버퍼(320)의 각 데이터 블럭은 시스템에서 최단 통합 시간을 나타내며, FIFO1에 저장된 8비트 값(지수 표현일 수 있음) 내로 유지하기 위한 스케일 팩터와 관련된다. 정규화는 FFT(322)에 제공된 데이터 사이에 공통 스케일링을 갖도록 하기 위하여 코히어런트 버퍼(320)에 저장된 데이터 사이에 발생할 수 있다. 락 모드에서 동작할 때, 정합 필터(308)로부터의 데이터가 FFT(206)에 직접 입력될 수 있다.

코히어런트 버퍼(320)는 정합 필터(308)의 출력을 복소수 값 (I,Q)으로서 보유한다. 코히어런트 버퍼(308)는 채널들 사이에 공유될 수 있고, 또는 소프트웨어 제어 하에 전용일 수 있다. 이것은 메모리 자원의 최적 사용을 위한 유연성을 제공한다. 예를 들어, 수신기가 단지 NCS 버퍼 또는 피크 버퍼의 프로세싱만을 허용하는 정보를 갖는 경우, 코히어런트 버퍼(320)는 채널들 사이에 공유될 수 있고, 결과로 메모리 자원을 절약하게 된다.

FFT 서브시스템(206)은 정합 필터(308)의 출력과 코히어런트 버퍼(320)로부터의 데이터를 승산하는 승산기(321)를 포함할 수 있으며, FFT(Fast Fourier Transfer) 블럭(322)에 연결될 수 있다. FFT 서브시스템(206)은 또한 제2 승산기(323), 필터 블럭(324) 및 소터 블럭(326)을 포함할 수 있다. FFT 서브시스템(206)의 출력은 소터(326)로부터 디코더 블럭(328)으로, 신호 크기(324)의 넌-코히어런트 합산으로부터 넌-코히어런트 RAM(332)으로, 및 FFT(322)로부터 RAM(334)의 추적 이력으로 입력될 수 있다.

RAM(334)의 추적 이력은 각 채널에 대해 생성될 수 있는 채널 의존적 버퍼이다. 그것은 하드웨어 추적 루프에 대한 정보를 포함하고, 그것의 입력은 시간 이력이다. 이 채널 의존적 버퍼는 CNO, 락의 손실 및 측정을 계산하기 위하여 소프트웨어 추적 루프 알고리즘을 실행하기 위한 소프트웨어에 의해 사용될 수 있다. 이러한 정보는 또한 시스템이 보증한다면 소프트웨어 추적 루프를 실행하기 위해서도 사용될 수 있다. 따라서, RAM(334)의 추적 이력은 상이한 채널들에 대한 하드 웨어와 소프트웨어 프로세싱 사이에 유연성을 제공하여 트레이드오프를 가능하게 한다. 추적 이력 버퍼는 다양한 채널들에 대해 독립적으로 인에이블 또는 디스에이블될 수 있다.

FFT 서브시스템(206)은 짧은 코히어런트 통합을 가능하게 하여 그들을 결합하고 상이한 오프셋 주파수에서 상관을 여러 번 행하는 효과를 얻도록 구성되며, 신호 처리 서브시스템을 재실행해야 하는 것을 방지하고, 따라서 전력이 절약된다. FFT(322)는 또한, 예를 들어, 추적 루프에 의한 사용을 위한 비트-동기화 및 주파수 판별의 생성과 같은 GPS 수신기(100)에 의한 사용을 위한 다른 타입의 데이터도 생성할 수 있다.

검출기(328)는 넌-코히어런트 RAM(332)과 인터페이스하며, RAM(330)에 추출된 데이터를 기입한다. 넌-코히어런트 RAM(332)은 넌-코히어런트 RAM(332)에서 가장 큰 피크를 선택함으로써 해결될 수 있는 코드 오프셋, 밀리초 오프셋 및 주파수 오프셋의 3차원 히스토그램을 포함하는 버퍼이다. 편중 제거(bias removal) 및 스케일링 또한 넌-코히어런트 RAM(332)의 데이터 내에서 발생할 수 있다.

가장 큰 피크의 선택을 돕기 위하여 가장 큰 8개의 피크의 리스트가 메모리에 저장될 수 있다. 다른 구현들에서, 다른 양의 피크들이 저장될 수 있다. 리스트는 연결 리스트 또는 다른 검색가능 데이터 구조로 구현될 수 있다.

한 구현에서, 아키텍처는 21dB Hz의, 또는 그보다 낮은 신호대간섭(C/N0) 비율을 갖는 신호에 대한 데이터 비트 동기화를 획득한다. 주어진 위성에 의해 전송된 신호의 20ms 데이터 비트 내에서 대략 1ms의 모호함을 해결하기 위한 두 개의 상이한 접근법이 하기에 기술된다. 즉, 접근법들은 20ms 윈도우 내에서 전송된 신호에서 비트 변환을 정확하게 찾아내기 위하여 데이터 비트 변환이 발생한 시각을 정확하게 판정한다. 접근법들은 시간 도메인 히스토그램 접근법 및 주파수 도메인 히스토그램 접근법을 포함할 수 있다.

시간 도메인 히스토그램 접근법에서, 아키텍처는 주어진 위성에 의해 전송된 신호의 시간 도메인 샘플들로부터 시간 도메인 히스토그램을 생성한다. 간략히, 아키텍처는 미리 선택된 길이(예를 들어, 20ms)를 갖는 이동 윈도우에 대해 미리 선택된 레이트로 행해진 샘플들(예를 들어, 1ms 샘플)을 합산한다. 후속하여, 이동 윈도우의 각 1ms 시프트마다 하나씩 20개의 상이한 가설들이 가정된다. 그 후 연속적인 데이터 비트들에 대해 선형 엔벨로프(

)의 합을 축적함으로써 20개의 빈(bin)(각각 상이한 가설에 대응함)을 갖는 히스토그램이 형성된다. 축적의 결과로 상이한 크기의 히스토램에 빈들이 형성된다. 가장 큰 크기를 갖는 빈은 정확한 데이터 비트 변환에 가장 근접한 가설에 대응한다.

한 구현에서, 아키텍처는 그 후 빈들에 다지점 보간을 수행함으로써 추정의 개선을 획득할 수 있다. 예를 들어, 아키텍처는 가장 큰 빈, 및 가장 큰 빈의 각 측에 대해 하나씩 두 개의 인접한 빈을 사용하여 3-지점 보간을 수행할 수 있다.

주파수 도메인 히스토그램 접근법에서, 아키텍처는 미리 선택된 길이(예를 들어, 20ms)의 이동 윈도우를 이용한다. 윈도우는 20개의 1ms 샘플을 포함할 수 있다. 아키텍처는 다지점 FFT 회로의 20개의 입력 각각에 샘플을 적용한다. 한 예로서, FFT 서브시스템은 32지점 FFT를 결정할 수 있다. 후속하여, 미리 선택된 수(예를 들어, 20)의 상이한 가설(예를 들어, 이동 윈도우의 각 1ms 시프트에 대해 하나의 가설)이 가정되고, 고유 가설에 각각 대응하는 20개의 대응하는 FFT 동작이 가정된다.

그 후 아키텍처는 2차원 히스토그램을 형성할 수 있다. 히스토그램의 한 축 또는 차원이 32 FFT 출력 빈에 대응할 수 있고, 그러면 나머지 축은 20개의 가설에 대응할 수 있다. 히스토그램은 연속적인 데이터 비트들에 대해 선형 엔벨로프(

)를 축적함으로써 형성될 수 있다. 축적의 결과로 상이한 크기의 히스토그램에 빈들이 형성된다. 빈은 하드웨어든지 소프트웨어로 구현된 카운터 또는 보다 복잡한 구조일 수 있다. 가장 큰 크기를 갖는 빈은 정확한 데이터 비트 변환에 가장 근접고 입력 캐리어 주파수에 가장 근접한 주파수에 대한 가설에 대응한다. 그러므로, 주파수 차원에 대한 검색은 아키텍처에 가장 근접한 주파수를 제공한다. 그 주파수에서, 그 후 아키텍처는 최상의 비트 동기화(비트 변환) 가설에 대한 가설 축을 검색한다.

시뮬레이션 결과가 상기 언급된 두 가지 접근법의 성능을 강조하기 위하여 하기에 제공된다. 시뮬레이션은 동일한 확률의 +1/-1의 무작위 데이터 비트를 가정한다. 시뮬레이션은 하기에 언급된 통계적 분석으로 대략 25,000회 실행된다. 각 회에 대해, 중지 조건이 도처에 있으며, 신호가 약해질 때, 및 변환의 수가 적어질 때 긴 기간 동안 축적이 발생하도록 선택되었다.

시간 기반 중지 조건은 현재의 데이터 비트와 이전 데이터 비트 사이의 차이의 엔벨로프(

)를 축적하고, 모든 가설에 대해 합산함으로써 결정될 수 있다. 실제 비트 변환이 존재하지 않는 경우 차이는 단지 잡음이고, 변환이 존재하는 경우 신호 크기의 2배에 비례함을 유의해야 한다. 축적된 차이가 미리 설정된 임계값에 도달하면 축적이 종료된다. 약한 신호 세기에서, 신호 크기는 더 작고, 임계값에 도달하는 데에 더 오래 걸리며, 따라서 시뮬레이션이 더 오래 실행된다.

주파수 기반 중지 조건은 상기 언급된 바와 같이 엔벨로프를 축적하지만 주파수 도메인 히스토그램의 출력에 대해 축적이 수행되도록 함으로써 결정될 수 있다. 즉, 아키텍처는 (모든 주파수 빈에 대해) 현재의 데이터 비트와 이전 데이터 비트 사이의 차이의 엔벨로프를 축적하고, 모든 가설에 대해 합산한다.

이하에 설명된 결과에 있어서, 시간 기반의 중지 조건은 시간과 주파수 히스토그램 방식 둘 다에 대해 채용될 수 있다. 시뮬레이션에서, 참 비트 변환은 0-20ms의 범위에서 어디에서든 무작위로 생성된다. 추정과 참 변환 간의 에러가 0.5ms 이상이면, 에러가 선언된다. 에러 통계는 미리 선택된 횟수(예를 들어, 25,000)의 시도로부터 획득된다. 변환의 횟수(및, 비트 동기화를 획득하는 시간)도 판정된다. 또한, 타임 아웃 카운터로 체크된 미리 선택된 기간(예를 들어, 8초)의 타임 아웃 조건은 무한 루프 반복을 방지하는 데 채용된다.

이하의 표 1은 공지의 캐리어 주파수를 가정할 때, 시간 정의역과 주파수 정 의역의 히스토그램 방식의 비교를 제공한다. 잘못된 비트 변환의 탐지의 확률은 임의의 특정 구현에 대한 2개의 알고리즘 사이에서 비교하고 선택하는 데 사용될 수 있다.

표 1
C/N0(dBHz)	평균 변환 횟수	잘못된 탐지의 확률
C/N0(dBHz)	평균 변환 횟수	시간 히스토그램	주파수 히스토그램
45	2.75	0.00308	0.00316
	3.26	0.00052	0.00028
	3.73	0.00004	0.00008
30	10.95	0.00188	0.00188
30	21.04	0.00004	0.00004
22	70.7	0.00136	0.00136
21	75.3	0.00376	0.00464
20	79	0.01040	0.01020

표 2는 2개의 알고리즘에 대한 bin 내의 주파수 에러에 대한 검색 에러를 나타낸다.

표 2
C/N0(dBHz)	주파수 에러(Hz)	잘못된 탐지의 확률
C/N0(dBHz)	주파수 에러(Hz)	시간 히스토그램	주파수 히스토그램
22	0.0	0.00	0.00
	8.0	0.00012	0.00004
	15.0	0.00824	0.00796
	24.0	0.829	0.00
	32.0	1.00	0.00

표 1에서 볼 수 있는 바와 같이, 캐리어 주파수가 알려지면, 2개의 알고리즘의 성능은 비슷하다. 표 2에서도, bin 내의 주파수 에러에 대한 2개의 알고리즘의 성능은 비슷하다. bin 0은 0Hz에 중심을 둘 수 있고, bin 1은 31.25Hz에 중심을 둘 수 있음을 유념한다. 24Hz와 32Hz에서의 차이는, 주파수 정의역 히스토그램에서 이들 주파수가 인접한 bin 근처에 속한다는 사실 때문이다.

주파수 정의역 방식의 한 장점은, 아키텍처가 조인트 주파수 동기화 및 비트 동기화와 같이 그것을 채용할 수 있다는 것이다. 즉, 주파수 정의역 알고리즘은 시간 정의역 방식의 이익을 제공하는 한편, 병렬로 복수의 주파수 시도에 대해서도 수행한다. 작은 주파수 오프셋(2Hz)에 대한 주파수 정의역 히스토그램 방식의 성능 곡선이 있는데, 여기서, 중지에 대한 기준은 시간 정의역 기반의 임계 카운트이다. 도 2에서 기입된 모든 C/N0와 모든 주파수 오프셋에 대해서 동일한 임계치가 사용되었다.

성능 곡선은 작은 주파수 에러가 존재하는 경우에 C/N0에 대해 비트 동기화를 획득하는 시간이다. 22dB에서, 25.000번의 시도 중에 하나의 에러만이 관찰되었다. 따라서, 주파수 도메인 히스토리 방식의 성능은, 동일한 중지 기준을 사용할 때 작은 주파수 오프셋에 대한 C/N0에 대해 시간 정의역 방식과 비슷하다.

중지 기준이 주파수 정의역 히스토그램의 출력에 기초하는 경우에 C/N0에 대한 비트 동기화를 획득하는 시간은, 2Hz의 작은 주파수 에러가 존재하는 경우에 C/N0에 대한 비트 동기화를 획득하는 시간의 곡선으로서 나타날 수 있다. 비트 동기화의 곡선은 주파수 추정과 비트 동기화를 동시에 수행하는 장점을 갖는다. 시간 정의역 방식은 주파수 에러에 관한 특정량의 정보를 채용하여, 신뢰할 만한 비트 동기화를 (직렬 방식으로) 정확하게 제공한다는 것을 유념한다. 그러나, 조인트 방식에서, 아키텍처는 병렬 방식의 비트 경계와 함께 캐리어 주파수의 측정을 획득할 수 있다.

아키텍처는 또한, 보간(interpolation) 및 평활화(smoothing) 회로, 및 약한 조건에서 도착하는 SPS 위성에 의해 전송된 신호를 정렬시키기 위한 캐리어 주파수 및 코드 위상 추정의 리졸루션을 향상시키는 방법도 포함한다. 일 구현예에서, 아키텍처는 캐리어 도플러(Doppler) 및 코드 위상의 이산 값을 채용하고, 보간 및 평활화 기술이 그 이산 값을 개선시킨다. 예를 들어, 보간 및 평활화 기술은 캐리어 주파수 판정 및 시간 판정을 개선하기 위해, 비트 동기화 및 획득에 관하여 상술된 바와 같이, 준비된 양자화된 주파수 및 시간 bin을 프로세싱할 수 있다.

아키텍처는 서로 다른 방법으로 캐리어 주파수 보간을 수행할 수 있다. 예를 들어, 7개의 1ms의 코히어런트 샘플들이 8 포인트 FFT에 입력된다고 가정하면(남은 입력에 대해서는 하나의 0을 가짐), 3426(6*571)번의 논-코히어런트 보간은 총 24초의 시간이 되고, FFT는 각각 리졸루션이 125Hz인 8개의 bin 크기를 계산한다. 보간 없이, 최대 크기를 갖는 bin이 보통 선택되어, bin 에러 없이 -62.5 내지 62.5Hz의 범위에서의 가능한 에러를 산출할 것이다. 낮은 C/N0에서 일어나는 bin 에러는 더 큰 에러가 될 수 있다.

주파수 보간 기술을 선택하도록 유도하는 분석에서, 주파수 에러는 하나의 bin을 가로질러 휩쓸리고, 각각의 주파수 에러에 대한 추정은 최대 크기를 갖는 bin으로서 획득된다. 아키텍처는 추정, 예를 들어, 복수-포인트(예를 들어, 3-포인트)의 포물선 보간을 개선시키기 위해 보간을 사용함으로써 주파수 추정을 조정한다. 보간은 최대 크기의 bin, 및 최대의 각각의 측면 상의 인접한 bin의 크기를 채용할 수 있다.

샘플링된 2차 방정식의 극대점은 샘플링된 극대점 및 2개의 인접한 극대점을 이용하여 배치될 수 있다. 샘플링된 극대점 y_m, 및 m으로부터 샘플링된 참 극대점 δ을 갖는 샘플링된 2차 방정식 함수 y에 대해, 극대점에 관한 3개의 샘플은 다음과 같은 관계를 갖는다.

m=0이라고 설정하고, δ대한 풀이는 다음과 같다.

m-δ는 샘플링된 2차 방정식의 정확한 극대점을 제공한다.

일 실시예에서, 0개의 주파수 에러와 총 +/- 1의 범위의 칩을 가정할 때, 코드 위상 보간을 평가하는 것이 수행될 수 있다. 따라서, 0.5의 칩 상관기 공간에 있어서, 5개의 코드 위상 킨이 존재하는데, 각각은 0.5 칩 공간만큼(즉, -1, 0.5, 0, 0.5, 1) 떨어져 있다. 다른 상관기 공간에 있어서, 유사한 분석이 수행될 수 있다.

5개의 가정된 시간 전제 각각에 대한 I 및 Q 샘플은 다음의 수학식에 의해 생성될 수 있다.

수학식 시뮬레이션에서, 코드 위상 에러 τ₀은 예를 들어, -0.25 칩에서 0.25 칩으로 하나의 bin을 가로질러 휩쓸릴 수 있고, 각각의 에러에 대한 추정은 최대 크기를 갖는 bin을 식별함으로써 획득될 수 있다.

아키텍처는 (상술된 5개의 bin으로부터의) 최대 크기의 코드 위상 bin, 및 최대의 각각의 측면 상의 인접한 bin의 크기를 이용하여, 상술된 3-포인트 포물선 보간을 이용한 코드 위상 에러를 개선할 수 있다. 또한, 하나의 칩보다 작은 공간으로 떨어져 있는 bin에 대한 노이즈 샘플들 간의 상관을 고려할 수 있다.

하나의 대안적인 보간 방법이 도 10 및 도 11에 도시된 결과를 산출한다. 대안적인 방법에서, 아키텍처는 코드 위상 검색 공간의 5개의 bin으로부터 4개의 bin을 선택하고, 4개의 bin을 채용하는 4-포인트 FFT를 수행한다. FFT는 2배 크기로 0-패딩(zero pad)되고, 8-포인트 FFT를 이용한 역 FFT가 수행된다. 8-포인트 역 FFT 출력으로부터 극대점이 추정된다. 일 구현예에서, 아키텍처는 5개의 bin으로부터 4개를 선택하여, 초대 bin 및 더 높은 인접한 bin이 하드웨어 또는 소프트웨어에서 배역로서 구현될 수 있는 이 4개의 bin 선택의 중앙을 차자하도록 한다.

상술된 기술은 요구된 임의의 상관기 공간에 생성될 수 있다. 예를 들어, 1/N 칩의 상관기 공간에 있어서, 범위 [-1:1] 칩을 포함하는 총 2N+1개의 bi이 존재할 것이다. 이 2N+1개의 bin으로부터, 아키텍처는 상술된 바와 같이 2N개의 bin을 선택할 수 있다. 아키텍처는 이 2N개의 bin에 대해 2N 개의 FFT를 수행할 수 있고(단계 1208), 이어서, FFT 출력에 대한 2N개의 0들의 패딩을 수행하고, 4N 크기의 역 FFT를 수행할 수 있다.

이하의 표 3은 (다시 1000번의 시도를 가정할 때) 상술된 경우에 대한 bin 에러의 효과를 나타낸다. 표 3은 실제로는, 이러한 시나리오는 인접한 빈에서 유용한 에너지가 될 것이기 때문에, bin의 가장자리에 놓여 있는 주파수/코드 위상의 경우에 대해 약간 비관적인 한계를 제공한다.

표 3
	NCS = 571에 대한 Pfa		NCS = 6*571에 대한 Pfa
	delta_f = 0	delta_f = fbin_size/2	delta_f = 0	delta_f = fbin_size/2
캐리어 도플러 보간(8 포인트 FFT)	17dB : 0.000 15dB : 0.003 12dB : 0.162	17dB : 0.002 15dB : 0.051 12dB : 0.296	17dB : 0.000 15dB : 0.000 12dB : 0.001	17dB : 0.000 15dB : 0.000 12dB : 0.016
	delta_tau = 0	delta_tau = -0.20 칩	delta_tau = 0	delta_tau = -0.20 칩
코드 위상 보간(0.5 칩 공간)	17dB : 0.000 15dB : 0.006 12dB : 0.165	17dB : 0.184 15dB : 0.296 12dB : 0.504	17dB : 0.000 15dB : 0.000 12dB : 0.000	17dB : 0.012 15dB : 0.071 12dB : 0.226

상관 함수에 대한 제한된 대역폭의 효과는 코드 위상 포물선 보간에 대해 추정될 수 있다. 예를 들어, 1/8 칩의 칩 공간이 있고, 비닝 에러가 없고, 포물선 보간이 있으며, 6MHz 대역폭 필터에 의해 필터링된 상관 삼각형, 및 1/8 칩 공간에 대한 비동기화된 제거기가 있다고 가정하자. 상관 삼각형의 극대점 주변에서, 삼각형 내에서의 평탄화(flat)로 인해, 필터링된 상관 삼각형으로부터의 변이는 더 높다.

일 구현예에서, 도플러 주파수 보간을 채용할 때, 9개의 0의 패딩(padding)을 이용한 포물선 보간은 약한 신호 레벨에서의 개선을 제공할 수 있다. 코드 위상 보간에 있어서, 0 패딩된 FFT 알고리즘은 포물선 보간에 비교된 빈의 중앙에서, 및 평균치의 더 큰 변이에서 더 낮은 에러를 제공한다.

아키텍처는 또한, 예를 들어, 위성에 대한 주어진 복수의 극대점 집합으로부터 올바른 극대점(각각의 위성에 대한 극대점) 집합을 선택하기 위해 극대점 할당을 수행한다. 극대점 할당에 대한 기술은 가정된 참조 위치(예를 들어, 불명확 영역의 중심에 있는 참조 위치)에 관한 보조 정보를 포함하는 입력 데이터에 대해 동작할 수 있다. 보조 정보는 예를 들어, 가시적 위성(PRN(pseudo random noise ID), (예를 들어, 1 칩 리졸루션의) 각각의 위성에 대한 코드 위상 인덱스(모듈로 1023), 도플러 값, 위성으로의 시야(los) 벡터의 라인, 최대 수평의 위치 에러(미터 단위) 및 최대 속도 에러(m/s 단위)를 포함할 수 있다.

수학식 1은 측정된 데이터를 나타낸다.

여기서, M개의 위성, 및 각각의 위성에 대한 N개의 극대의 집합이 있다. 각각의 극대점은 대응하는 코드 오프셋 모듈로(1023)(즉, 0≤P_ij≤1022), 캐리어 주파수 및 진폭에 의해 특징지어 진다. 즉, 상술된 {M, N} 매트릭스 내의 각각의 엘리먼트는 코드 오프셋, 주파수 및 진폭 파라미터에 의해 특징지어 진다. 따라서, 엘리먼트 P_ij는 3개의 {c_Pij,d_Pij, a_Pij}에 의해 특징지어 질 것이며, 여기서, c_Pij는 P_ij의 코드 위상 인덱스이고, d_Pij는 P_ij의 도플러이고, a_Pij는 P_ij의 진폭이다.

극대점 할당을 수행할 때, 아키텍처는 주어진 위성에 대한 진폭을 감소시키 는 순서로 극대점이 정렬되고, 위성은 (예를 들어, 각각의 위성(즉, 각각의 로우)에 대한 제1의 엘리먼트에 기초한) 그것의 강도의 내림차준으로 정렬되고, 보조 정보는 측정된 데이터(수학식 1)의 PRN id에 대해 이용가능하다고 가정할 수 있다.

처음 2개의 가정은 함께, 제1의 로우는 제1의 로우 내에서 가장 강한 위성에 대응하고, 극대점은 하강하는 진폭으로 정렬된다는 것을 의미한다. 이러한 방식으로의 데이터 정렬은 아키텍처가 모든 가능한 조합의 과도한 검색을 수행하지 않는 경우에 검색 속도를 개선시키는 한편, 올바른 극대점의 집합을 찾을 확률을 증가시킬 수 있다.

극대점 인덱스 및 극대점 도플러 값은 (가능하게는 보조된) 획득 프로세스를 통해 획득될 수 있다. 따라서, 수학식 1에서의 측정된 극대점 인덱스 및 도플러 값은 윈도우 내에 놓여 있기 쉬우며, 위치 불명확성, 속도 불명확성, 시간 불명확성 및 주파수 불명확성에 의해 제한되기 쉽다.

일 실시예에서, 아키텍처는 이하에 논의되는 기준에 따라 올바른 극대점 집합을 판정할 것이다. ([p₁₁, p₂₁, ..., p_M1]에 의해 주어진) 판정된 극대점 집합은 각각의 엘리먼트가 고유의 위성에 대응하는 M개의 엘리먼트들을 갖는 어레이일 수 있다. M개의 엘리먼트들의 어레이는 어레이, 링크 리스트, 또는 어레이 엘리먼트의 관계를 유지하는 다른 구조와 같은 데이터 구조로서 하드웨어 또는 소프트웨어로 구현될 수 있다.

올바른 극대점 집합을 판정할 때, 아키텍처는 판정 기술에 따라 처리할 수 있다. 이 기술은 일반적으로, 프루닝, 상한 및 판정 기술의 적용의 단계들을 포함한다. 프루닝은 데이터 집합의 크기(극대점의 개수)를 감소시키기 위해 측정된 데이터를 사전처리한다. 상한 단계에서, 아키텍처는 불명확성 정보(위치 및 시간) 및 LOS 벡터를 채용하여, 측정된 인덱스(도플러) 값과 참조 인덱스(도플러) 값 같의 불명확성에 대한 제한을 획득한다. 판정 기술의 적용 동안, 아키텍처는 판정된 극대점 집합에 도달하는 데 불명확성 제한 및 측정된 데이터를 체용하는 판정 기술을 적용한다.

이하의 설명에서, 단일의 차이에 대한 참조는 위성 i와 위성 j 간의 차이에 대한 참조인 반면, 이중 차이는 사용자의 수신기와 참조 데이터(예를 들어, 보조 정보) 간의 단일의 차이에 대한 차이이다.

프루닝 단계에서, 아티텍처는 측정된 데이터의 크기를 감소시키는 한편, 프로세싱을 거의 채용하지 않거나 최소로 채용한다. 일 구현예에서, 아키텍처는 진폭 정보를 채용함으로써 프루닝을 수행한다(극대점은 감소하는 짐폭의 순서로 정렬된다는 것을 상기).

예를 들어, 아티텍처는 다음을 만족시키는 모든 극대점을 폐기할 수 있다.

a_pij < k₁*a_pij

상술된 수학식에서, i는 위성 번호이고, j=2, 3, ..., 8은 집합 내의 위치를 나타낸다.

k₁, (0<k₁<1)은 임계 상수이고, 따라서

k₁ = 0.5이면,

아키텍처는 가장 강한 극대점의 크기의 절반 미만인 극대점들을 폐기한다. 월등한 극대점이 상징하는 강한 신호를 갖는 위성에 있어서, 강한 위성 당 하나의 엘리먼트를 갖는 집합이 산출될 수 있다.

상한을 적용하는 단계에서, 아키텍처는 위치 및 속도에 대한 연역적 불명확성 정보를 채용하여, 참조에서 제공된 값과 참 위치에서 측정된 값 간의 예측된 코드 위상 인덱스(도플러) 차이에 대한 상한을 획득한다.

시간 t에서 참 위치로부터 위성 i로의 사용자에 의해 측정된 범위는 다음과 같다.

여기서 c는 광속도이고(m/s 단위), b_u는 수신기의 클럭 내의 바이어스이다. v_i(t) 항은 측정 노이즈(m)를 나타낸다. ＾를 갖는 항은 (참조에서의) 추정 값을 나타낸다. 사야 벡터의 라인은 다음과 같다.

상기 수학식(2)에서,

는 트루 사용자 위치 u에서의 범위 측정값을 표시한다. 우측

의 첫 번째 항은 불확실성의 중심(참조 위치)에서의 범위 측정 값을 나타낸다. 두 번째 항은 트루 수신자 위치의 불확실성으로 인한 에러를 표시하고, 세 번째 항은 수신 시간의 바이어스(bias)를 표시한다.

두 개 다른 위성, i와 j로부터의 단일 차(differences)를 계산하면, 이하와 같다.

수학식(3)에서, 좌측은 트루 사용자 위치 u를 참조하여, 위성 i와 j 간의 범위의 단일 차를 표시한다. 우측의 첫 번째 차 항(difference term)은 불확실성의 중심에서의 위성 i와 위성 j 간의 범위의 차를 표시한다. 두 번째 항은 사용자 위치 불확실성으로 인한 에러를 나타낸다. 이는 또한 위성의 형상(geometry)의 함수임에 유의해야 한다.

더블 차(double difference)를 표현하기 위해 수학식(3)을 재작성하고, 측정 잡음 항을 생략하면 이하와 같다.

도플러식과 유사하게,

여기서,

및

는 각각 트루 사용자 위치와 참조 위치에서 위성 i로 인해 측정된 도플러 값이고,

는 사용자 속도의 불확실성을 표시한다.

수학식(4 및 5)은 참조 위치에서의 것들과 트루 위치에서 측정된 것들 간의 코드 위상 인덱스(도플러)의 (위성 i와 j 간의) 더블 차에 상위 바운드(bound)를 가진 아키텍처를 제공한다.

다음에, 아키텍처는 각 위성에 대해 상기 언급된 위치에서 획득된 피크 세트 중에서 선택된 피크를 결정하기 위해 판단 기술을 적용한다. 일 구현예에서, 아키텍처는 결정된 피크 세트에 도달하는 코스트 벡터(cost vector)를 이용한다. 그러므로, 예컨대, 아키텍처는 수학식(1)의 매트릭스로부터 피크 세트를 선택할 수 있어 컬럼 벡터의 각 구성요소가 고유한 위성에 대응하도록 컬럼 벡터(하나의 컬럼)를 형성한다.

예를 들어, 각 위성에 대해 첫 번째 구성요소를 선택하여 이하의 벡터를 생성한다.

선택된 컬럼 벡터에 대해, 다음의 단계는 그들 코드 위상 인덱스와 도플러값의 단일 차를 형성한다. 크기의 경우, 아키텍처는 크기들의 대응하는 쌍 와이즈 곱(corresponding pair wise product)을 형성할 수 있다.

아키텍처는 이들 항의 절대치 값을 이용할 수 있다. 코드 위상 인덱스의 경 우, 아키텍처는 이하를 이용할 수 있다.

상기 단일 차 벡터의 사이즈 M은 M=2임에 유의해야 한다. 그러므로, M=5에 대해, 상기 벡터 각각에 총 10개 구성요소가 존재한다. 아키텍처는 참조 위치에서 추정하기 위해 상기 단계를 반복한다. 그러므로, 참조 위치에서의 정해진 코드 위상 인덱스(도플러값)에 대해, 아키텍처는 단일 차를 형성한다. 또한, 아키텍처는 사이트 벡터(sight vector)의 라인의 경우 단일 차의 크기를 형성한다. 모든 결과 벡터는 현재 구현예에서 사이즈 M=2에 대한 것이다.

아키텍처는 바운딩 단계의 결과를 이용하여, 트루 위치와 참조 위치(수학식(4 및 5)의 우측)에서의 값들 사이의 에러 차(더블 차)의 상위 바운드를 획득한다.

코드 위상 인덱스에 대해, 바운드는 위치 불확실성(칩에서임)*LOS 벡터(단일 차의 크기)일 것이다.

도플러 값에 대해, 바운드는 (속도 + 위치) 불확실성(Hz)*LOS 벡터(단일 차의 크기)일 것이다.

아키텍처는 또한 코드 위상 인덱스와 도플러 값의 에러 항(더블 차)을 획득한다. 에러 항은 트루 위치(상기 설명됨)와 참조 위치(상기 설명됨)에서의 단일 차 값들의 차이다. 에러 항이 또한 사이즈 M=2에 대한 것임에 유의해야 한다.

다음에, 아키텍처는 에러 항을 구성요소-대-구성요소 기반의 바운드와 비교한다. 에러 항의 구성요소가 대응하는 바운드 구성요소보다 클 경우, 아키텍처는 상기 언급된 바와 같이 형성된 피크 크기 쌍 와이즈 곱에 반비례하고 에러 항(더블 차)과 상위 바운드의 차에 비례하여 코스트 벡터를 증가시킨다. 이 가중치는 단일 차를 형성하는데 사용되었던 두 구성요소(즉, 피크값)에 지정될 것이다. 그런 다음, 에러 항이 대응하는 바운드보다 작으면, 코스트 벡터는 변경되지 않는다. 모든 M이 2개 구성요소를 선택하기 때문에, 아키텍처는 이런 프로시저를 따를 수 있다. 이런 단계의 마지막에, 아키텍처는 사이즈 M의 코스트 벡터를 획득한다.

그런 다음, 아키텍처는 코스트 벡터를 재설정하지 않고 도플러 항에 대해 동일한 프로시저를 반복할 수 있다. 코스트 벡터가 0일 때(모든 M 구성요소가 0에 일치함), 아키텍처는 이것이 최적화 피크 벡터에 대응한다고 판정하고, 검색을 중단할 수 있다. 그렇지 않으면, 아키텍처는 상기 언급된 바와 같이 컬럼 벡터를 형성하는 것에 관해서 새로운 피크 세트를 선택하기 위해 코스트 벡터를 저장하고, 이를 재설정하고, 반환한다.

피크의 모든 결합이 0 코스트 벡터를 가지지 않은 것으로 검색되었을 때, 아키텍처는 최소 코스트 벡터 크기를 가진 피크 세트를 선택할 수 있다. 동점이 발생하면, 아키텍처는 예컨대, 검색 프로세스에서 먼저 발생하는 피크 세트를 선택할 수 있다.

이하의 설명은 강한 매체 신호 동작을 위한 아키텍처의 추적 시스템을 상세화한다. 이하의 축약어는 알파, 베타:다른 인트턴스에서 다른 값을 취할 수 있는 일반적 필터 계수; FFT:Fast Fourier Transform; SPS:위성 위치결정 시스템; HWTL:하드웨어 추적 시스템; NOC:Numerically Controlled Oscillator; PDI:Pre Detection Integration; RAM:Random Access Memory; S_Gain:추적 루프를 정규화하는데 이용되는 필터링된 신호 크기 추정치; SWTL:소프트웨어 추적 루프; T1:서브시스템 2를 위한 기본 시간대; Threshold, Threshold1, Threshold2: 다른 시간에 다른 값들을 취할 수 있는 일반적 한계 값 등이다.

하드웨어 및 소프트웨어 추적 루프 및 획득 계획(335)은 추적 이력, 비트 동기(sync), I/Q 위상, 및 RAM(304, 314, 320, 332, 334)에 각각 존재하는 100ms 보고 데이터 이외에 메모리 서브시스템(208)에 존재한다. 하드웨어 추적 루프는 단순한 추적 루프 수학식을 하드웨어에 구현하고, 채널 레코드에 다양한 매개변수를 설정하는 소프트웨어에 의해 제어받는다. 극단의 신호 상태(매우 약한 신호 또는 넓게 변하는 동적 상태)에서는 단순한 추적 루프와는 대비되는 보다 복잡한 신호 추적 알고리즘을 실행시키는 것이 바람직할 수 있다. 이 경우, 하드웨어 추적 루프는 소프트웨어 추적 루프의 도움을 받아 강화된 성능을 얻을 것이다. 하드웨어 추적 루프와 소프트웨어 추적 루프 모두를 가지면 유연성을 제공할 수 있다.

코히어런트 데이터(coherent data)는 하드웨어 및 소프트웨어 추적 루프에서의 매개변수 변경을 판정하기 위해 소프트웨어에 의해 사용될 수 있다. 종래 기술의 이점은 코히어런트 데이터와 위상 이력 데이터를 시간에 따라 액세스하는 기능이 있다는 것이다. 이런 데이터를 사용하여 GPS 수신기(100)는 데이터 신호 처리를 조절할 수 있고, 이 데이터는 또한 GPS 수신기(100)의 동작 품질을 지시하는 것으로 기능할 수 있다.

추적 루프는 2개의 컴포넌트로 분리될 수 있다. 하드웨어 추적 루프가 되는 첫 번째 부분과 소프트웨어 추적 루프가 되는 다른 부분이 있다. 하드웨어 추적 루프는 고속으로 동작한다. 하드웨어 추적 루프는 부분적으로 NCO와 카운터에 의해 제어받는다. 소프트웨어 추적 루프는 저속으로 동작하고, 하드웨어 추적 루프보다 복잡한 알고리즘을 사용할 수 있다. 하드웨어 추적 루프 및 소프트웨어 추적 루프는 메모리 서브시스템(208)에 포함된 매개변수를 사용한다. 두 가지 유형의 추적 루프의 사용에 의해 소프트웨어 추적 루프에 의해 사용되는 알고리즘에 근거하여 하드웨어 추적 루프의 효율성을 증가시키면서 용장성 레벨과 하드웨어 동작에 대한 모니터링이 가능케 한다.

이전에 설명한, 메모리 영역은 입력 신호 데이터의 그룹인 채널들로 구분될 수 있다. 그런 다음 채널들은 신호 처리 서브시스템(204)에 의해 처리될 수 있고, 그 다음에는 FFT 서브시스템(206)에 의해 처리될 수 있다. 신호 데이터는 메모리 서브시스템(208)을 통해 서브시스템 사이에 전달된다. 여러 채널의 상태가 채널 상태 RAM(338)에 저장된다.

메모리 서브시스템(208)은 추가로 기계-판독가능 부호화된 명령어를 저장하기 위해 RAM 등의 재기록가능한 메모리 또는 ROM 등의 영구적인 메모리를 가질 수 있다. 용어 RAM 및 ROM은 단지 몇몇 예를 제공하기 위해 SDRAM, DDR, PROM, EPROM, 또는 EEPROM 메모리 등의 특정 유형의 메모리를 사용하여 구현될 수 있는 메모리 유형의 동작을 기술하는데 사용된다. 기계-판독가능 명령어는 실행될 때 도 1의 GPS 수신기(100)의 수많은 기능을 제어하는 모듈로서 전형적으로 부호화된다. 이런 모듈의 예는 제어 루프, 전문가 시스템, 전력 제어, 추적 루프, 및 획득 유형이다. 유사하게, 다른 모듈은 다른 내부 및 외부 인터페이스를 제어할 수 있고, 서브시스템 간 및 GPS 수신기와 OEM 장비 간 메시지 전달을 제어할 수 있다.

시퀀서 서브시스템(210)은 신호 처리 서브시스템(204)의 동작을 감독하는 어느 한 시퀀서와 FFT 서비시스템(206)의 동작을 감독하는 또 다른 시퀀서를 제어하는 시퀀서 제어기(336)를 가진다. 2개 시퀀서가 계속 동기화되도록 하는 규칙이 구현된다. 규칙은 공통적으로 랩핑 규칙으로 불리며, 현재의 시퀀서가 해당 채널의 데이터를 처리하기 전에 또 다른 채널로 진행하지 못하도록 방지한다. 다른 구현예에서, 단일 시퀀서는 각각의 서브시스템을 제어하도록 구현될 수 있다.

도 4를 참조하여, 도 1의 GPS 수신기(100) 내에서 데이터 신호의 하드웨어 및 소프트웨어 처리를 구분한 다이어그램(400)이 도시되어 있다. 다이어그램(400)은 하드웨어 측(402)과 소프트웨어 측(404)로 구분된다. 하드웨어 측(402)에, 신호 처리 서브시스템(204), FFT 서브시스템(206), 넌-코히어런트 합계 및 추적 이력 버퍼(RAM:334), 하드웨어 추적 루프(406)가 존재할 수 있다. 소프트웨어 측에, 소프트웨어 추적 루프(408)가 존재할 수 있다. 다른 구현예에서, 도 4 등의 다이어그램에 그 이상 혹은 그 이하의 블록들이 존재할 수 있다. 도 4의 목적은 소프트웨어로부터 직접적인 대화가 제한되는 하드웨어가 어떻게 셋업되는가에 관한 개념적인 개요를 제공하는 것이다. 하드웨어에는 예컨대, 단지 몇몇을 호명하자면 전문가 시스템 및 전력 제어 등의 도 4에 도시되지 않은 수많은 다른 소프트웨어 프로세스와 태스크가 있을 수 있다.

GPS 데이터 신호는 신호 처리 서브시스템(204)에 의해 처리되어 T1 인터벌 마다 FFT 시스템(206)에 전달된다. FFT 서브시스템(206)의 출력은 I 및 Q 데이터, 및 PDI(FFT가 동작하기 위해 필요로 하는 코히어런트 버퍼들로부터의 데이터 양)이 이용될 수 있는 속도의 시간 마크들일 수 있다. 데이터는 NCS/TH 버퍼(334)에 저장되고, 하드웨어 추적 루프를 구현하는 하드웨어 추적 계층(406)에 전송될 수 있다. 하드웨어 추적 계층(406)은 도 3의 캐리어 및 코드 NCO(312)에 의해 사용될 수 있는 하드웨어 NCO 정정을 피드백할 수 있다.

도 4의 하드웨어 측(402)은 예컨대, NCS/TH 버퍼(334)가 소프트웨어 추적 루프(408)에 의해 액세스 될 때 등에 메모리를 통해 소프트웨어 측(404)과 통신한다. 소프트웨어 추적 루프(408)는 하드웨어 추적 루프보다 저속으로 동작할 수 있고 NCO 정정 및 100ms 지원 정보를 유도하기 위해 메모리에 저장된 데이터를 처리하는데 보다 많은 시간을 보낼 수 있다. 이런 정보는 하드웨어 추적 루프(406)에 의해 액세스되는 메모리 내로 위치되고, 차례로 신호 처리 서브시스템(204)에 의해 컨텍스트 변경(메모리 내에서의 채널 스위칭) 등의 적절한 시점에 발췌된다.

도 5를 참조하여, 도 1의 GPS 수신기(100)의 모듈 대화 다이어그램(500)이 도시되어 있다. GPS 수신기(100)의 제어 모듈은 GPS 수신 제어 모듈(502)로서 지칭된다. GPS 수신 제어 모듈(502)은 리셋 모듈(504), QoS 모듈(506), 가시적 SV 리스트(508), SV 데이터 모듈(510), 지원 모듈(512), 네비게이션 모듈(514), DGPS 모듈(516), ATX(acquisition tracking cross-coordinator) 제어 관리자 모듈(518), 전력 관리자 모듈(520), 데이터 제어 모듈(522), BEP(Best Estimate Possible) 모듈(524), UI GPS 모듈(526), MI(module interface) GSP 모듈(528), 및 배경/주기 적 태스크 모듈(530)을 포함하여 수많은 다른 모듈과 통신한다.

GPS 수신 제어 모듈(502)은 다른 모듈과의 통신을 처리하기 위해 계속해서 순환하는 처리 루프로서 구현될 수 있다. 다른 구현예에서는, 인터럽트 접근법이 다른 모듈 및/또는 하드웨어 컴포넌트와 통신하는데 사용된다. 또한, 처리 루프와 인터럽트의 결합이 다른 서브시스템을 구성하는 다른 모듈 및 하드웨어와 통신하는데 이용될 수 있다.

리셋 모듈(504)은 GPS 수신기(100)가 리셋되어 적절하게 초기화되는 것을 보장하는 기능을 가진다. 리셋 모듈(504)은 초기 전원이 들어오면 발생하는 리셋 이벤트에 따라, 메모리 서브시스템(208)을 포함하여 모든 서브시스템을 초기화한다. 리셋 모듈(504)은 GPS 수신 제어 모듈(502)로부터의 명령에 따를 수 있다. GPS 수신 제어 모듈에 의해 리셋 모듈(504)에 발행되는 명령은 리셋 모듈로 하여금 선택된 메모리 위치 및 버퍼를 알려진 값들로 초기화하여 깨끗하게 한다. 리셋 명령은 사용자 인터페이스로부터 UI GPS 모듈(526)을 통해 또는 초기에 PS 수신기(100)에 적용되는 전력에 따라 GPS 수신 제어 모듈(502)에 수신될 수 있다. 리셋 모듈(526)은 GPS 수신기(100)의 부분적 리셋 또는 전체 리셋을 개시할 수 있다. 부분적 리셋에서, SV 데이터 모듈(510), DGPS 모듈(516), 및 BEP 모듈(524)은 계속 동작하면서, 외부 소스로부터 데이터 엡데이트를 수신할 수 있다.

QoS 모듈(506)은 GPS 수신기(100)에서 이용가능한 서비스의 품질을 결정하는 기능을 가진다. QoS 모듈(506)에는 가시적 SV 리스트(508)로부터의 정보 등의, 다른 모듈로부터의 정보가 제공될 수 있다. 위치 결정이 현재 환경에서 이용가능하 지 않을 경우, QoS 모듈(506)은 지원 모듈(512)이 제공하는 정보 등의 추가적인 정보를 이용하도록 명령할 수 있다. 가시적 SV 리스트 모듈(508)은 GPS 수신기(100)에 의해 추적될 수 있는 SV 리스트를 유지할 수 있다. ATX 제어 관리 모듈(518)은 이들 SV로부터 신호를 추적할 수 있고, 다른 서브시스템과 함께 작업한다.

GPS 수신 제어 모듈(502)은 SV(satellite vehicle)로부터 GPS 수신 제어 모듈(502)을 통해 수신된 연감(almanac) 데이터를 저장하는 SV 데이터 모듈(510)을 업데이트할 수 있다. SV 데이터 모듈(510)은 또한 SV 또는 SV 획득에 연관된 추가적인 데이터를 포함할 수 있다. 다른 구현예에서, 가시적 SV 리스트 모듈(508)과 SV 데이터 모듈(510)은 단일 모듈 내의 단일 데이터 구조 내에 결합될 수 있다.

지원 모듈(512)은 다른 네트워크에 걸쳐 통신할 수 있는 위치 서버 또는 다른 무선/GPS 장치 등의 또 다른 장치로부터 수신된 위치 데이터를 가질 수 있다. 지원 데이터의 예는 예정된 위치, 클록 주파수, SV 위치 정보, 및 연감 데이터 등을 포함하나 이에만 한정되지 않는다. GPS 수신 제어 모듈(502)은 지원 정보를 검색하거나 저장하기 위해 지원 모듈(512)을 액세스할 수 있다. 지원 모듈(512)은 GPS 수신기(100)에 의해 계속 업데이트되어 네비게이션 데이터 내로 처리될 수 있다. 다른 구현예에서, GPS 수신기(100)의 OEM 부분은 통신 연결과 데이터를 지원 모듈(512)에 제공한다.

NAV 모듈(514)는 다른 모듈 및 시스템에 의해 사용될 수 있게 네비게이션 데이터를 포맷한다. NAV 모듈(514)은 다른 모듈로부터의 측정 데이터를 사용하여 사용자 위치, 사용자 클록 바이어스, 사용자 속도, 사용자 클록 드리프트, 사용자 위 치 불확실성, 사용자 클록 불확실성, 사용자 속도 불확실성, 사용자 클록 드리프트 불확실성을 포함하는 NAV 상태를 결정하나 이에만 한정되지는 않는다. 이런 측정 데이터 포맷의 예를 슈도 코드로 나타내면 이하와 같다.

DGPS 및 WAAS 위치 결정 데이터를 위해 추가의 포맷팅이 포함될 수 있다. NAV 모듈(514)은 FFT 서브시스템(206)으로부터 데이터를 수신하고, GPS 수신기(100)의 위치를 결정한다.

GPS 수신기 제어 모듈(502)은 DGPS 모듈(516)과 통신할 수 있다. DGPS 어플 리케이션 모듈(516)은 DGPS 신호를 수신하기 위하여 하드웨어 수신기와 함께 기능한다. DGPS 신호는 GPS 수신기(100)가 그 위치를 보다 더 정밀하게 결정할 수 있게 해 주는 GPS 정정 데이터를 포함한다. DGPS 모듈(516)은 선택적인 이용가능성이 활성인 때에 보다 더 나은 위치 결정을 도울 수 있다. DGPS 모듈(516)에서 사용되는 DGPS 정정은 RTCM 또는 RTCA 포맷과 같은 특정 포맷을 가질 수 있다.

ATX 제어 관리자 모듈(518)은 선택된 위성 비히클(satellite vehicle)로부터 수신된 신호를 처리하는 하드웨어와 인터페이스한다. 대부분의 모듈들은 하드웨어와 직접 인터페이스하기 보다는, 하드웨어가 액세스하는 공통 메모리에 액세스할 수 있다. ATX 제어 관리자 모듈(518)은 예외로서, 신호 처리 서브시스템(204) 및 FFT 서브시스템(206)의 하드웨어와 직접 인터페이스하는 서브모듈을 사용할 수 있다. 다른 구현예에서, 다양한 모듈들이 하드웨어와 직접 인터페이스할 수 있다.

GPS 수신기 제어 모듈(502)은 전력 관리자 모듈(520)과 통신한다. 전력 관리자 모듈(520)은 메모리를 통해 전력 공급 하드웨어로부터 배터리 전력 레벨과 같은 정보를 수신할 수 있다. 전력 관리자 모듈(520)은 수신된 GPS 신호의 품질, UI GPS 모듈, 처리의 상태 또는 전력 레벨에 기초하여, 상이한 서브시스템들을 턴온 및 턴오프함으로써 에너지를 보존하는 기능을 가질 수 있다. 전력 관리자 모듈(520)은 RF 블럭(102)을 포함하여, GPS 수신기(100)를 슬립 상태로 하는 기능도 가질 수 있다. 실시간 클럭은 GPS 수신기가 신속하게 어웨이크하여 위치 데이터를 계속 처리하게 구성되도록 해 주는 타이밍 신호를 제공한다.

전력 관리자 모듈(520)은 배터리의 전력 레벨과 같은 전력 정보를 추적할 수 있으며, GPS 수신기 제어 모듈(502)이 그 정보에 액세스할 수 있게 해 준다. 정보는 GPS 수신기 제어 모듈(502)에 메시지를 송신하는 전력 관리자 모듈(520)에 의해 액세스될 수 있다. 다른 구현예에서, GPS 수신기 제어 모듈(502)은 전력 관리자 모듈(520)에게 질의할 수 있다. 그러면, GPS 수신기 제어 모듈(502)은 GPS 수신기(100)의 동작 모드를 변경하거나, 이용가능한 전력량에 기초하여 다른 액션을 취할 수 있다.

인터페이스는 RF 서브시스템 및 클럭과 같은 서브시스템의 전력 제어를 허용할 수 있다. 기저대역 처리에 관계하는 다양한 서브시스템들은 소프트웨어 제어 하에 휴지 상태로 될 수 있다. 예를 들어, 6개 이상의 채널에 대해서는 처리할 데이터가 없는 경우, 전력 관리자 모듈(520)을 구현하는 소프트웨어는 채널 기록 내에 5개의 채널만을 설정할 것이다. 그러면, 하드웨어는 그 5개의 채널만을 순차적으로 실행하여, 메모리 액세스를 감소시킬 것이다. 시퀀서는 소프트웨어 제어 하에 셧다운할 수 있으며, 기저대역 처리를 완전히 중단시킬 것이다. RTC는 전력 상승 동작을 위하여 RTC 클럭이 활성화되고 RTC 카운터가 활성화될 수 있게 해 주는 독립적인 전원을 갖는다. 이러한 전력 제어 방식은 전력 관리자 모듈(520)에서 전력 제어를 구현하는 데에 있어서 유연성을 허용한다. 따라서, 위치 고정마다 필요한 전력을 최소화하기 위하여, GPS 수신기(100)에서 입수할 수 있는 정보에 기초하여 전력 이용이 최적화될 수 있다.

데이터 제어 모듈(522)은 리셋 또는 전력 하강에 걸쳐서 비휘발성 메모리(NVM) 내에 저장된 비휘발성 데이터에 대한 액세스를 제어한다. 데이터 제어 모듈 (522)은 GPS 수신기(100)의 전력공급/웨이크업 시에, 메모리 및 저장된 데이터의 완결성에 관한 검증(예를 들어, 체크섬)을 제공할 수 있다.

BEP 모듈(524)은 GPS 수신기(100)에 의해 현재 사용되고 있는 정보의 데이터 구조에 의해 형성된 데이터베이스이다. 다른 서브시스템들의 타이밍 제어에 영향을 주는 GPS 수신기에서 수신된 정보는 BEP 모듈(524) 내에 유지된다.

GPS 수신기(100)는 버튼, 터치스크린, 마우스 또는 키보드와 같은 외부 소스들로부터 입력을 수신하는 사용자 인터페이스를 가질 수 있다. 사용자 인터페이스는 사용자로부터의 외부 입력을 처음에 수신하는 UI GPS 모듈(526)을 통해 통신한다. 입력이 처리되고, GPS 수신기 제어 모듈(502)은 적절한 액션을 취한다. GPS 수신기 제어 모듈(502)은 UI GPS 모듈(526)에 의해 설정된 이벤트 플래그들에 의해 사용자 입력 데이터를 수신할 수 있고, 다른 이벤트 플래그를 설정함으로써 정보를 송신할 수 있다. 다른 구현예에서, GPS 수신기 제어 모듈(502)은 사용자 인터페이스 데이터와 함께 UI GPS 모듈(526)로부터의 메시지들을 수신할 수 있다.

MI 모듈(528)은 다른 모듈들의 GPS 기능을 캡슐화하여, 그 GPS 기능을 외부 세계 및 자원들로부터 고립시킨다. 외부 세계는 GPS 수신기 내에 함께 배치된 OEM 기기일 수도 있고, GPS 수신기(100)에 인터페이스하는 장치들일 수도 있다.

다른 모듈들에 추가하여, 다수의 배경 모듈(530) 또는 태스크가 언제라도 실행될 수 있다. 그러한 배경 모듈의 예를 몇가지 들면, 트래시 컬렉션(trach collection; 사용된 자원을 재활용), 감시 타이머(watchdog timer), 인터럽트 핸들러, 하드웨어 모니터링이 포함된다.

다음으로, 도 6에는, 도 5의 ATX 제어 관리자 모듈(518) 내의 ATX 제어 서브모듈(602)의 도면(600)이 도시되어 있다. ATX 제어 관리자 모듈(518)은 ATX 제어 서브모듈(602)과 통신한다. ATX 제어 서브모듈(602)은 또한 ATX 태스크(604), 몇가지 예를 들면 디지탈 신호 프로세서, 마이크로프로세서, 상태 머신을 실행하는 디지탈 논리 회로와 같은 제어기(606), 교차-상관기 태스크(608), 추적 태스크(610), 획득 태스크(612), 리셋 태스크(614) 및 개시 태스크(616)와도 통신한다. 태스크는 제어기(606) 또는 교차-상관기(608)와 같은 하드웨어와 인터페이스할 수 있는 ATX 제어 관리자 모듈(518) 내의 서브모듈일 수 있다. 다르게는, 태스크는 리셋 태스크(610) 및 개시 태스크(616)와 같은 소정의 조건이 발생한 때에 실행되는 소프트웨어로 구현될 수 있다.

GPS 수신기(100)의 개시시에, ATX 제어 관리자 모듈(518)은 ATX 제어 서브모듈(602)을 통해 개시 태스크(616)를 활성화 또는 실행한다. 개시 태스크(616)는 다른 태스크들을 알려진 상태로 초기화한다. 그러면, ATX 태스크(604)는 제어기(606), 교차-상관기 태스크(608), 추적 태스크(610) 및 획득 태스크(612), 및 신호 처리 서브시스템(204) 내의 하드웨어와 인터페이스하도록 진행하고, 수신된 위치 신호의 처리를 준비한다. 다른 구현예에서, ATX 제어 관리자 모듈(518) 내에는 더 적거나 더 많은 태스크들이 존재할 수 있으며, 태스크는 더 많거나 더 적은 태스크들로 결합 또는 분리될 수 있다.

도 7에는, 도 1의 GPS 수신기(100)의 구현 계층들의 도면(700)이 제공되어 있다. 어플리케이션 계층(702)은 일반적으로 GPS 수신기(100)의 동작에 관련된 모 듈들 또는 태스크로 그룹화될 수 있는 소프트웨어(404)이다. 소프트웨어 모듈의 일례는 ATX 제어 관리자 모듈(518)이다. ATX 제어 모듈은 플랫폼 계층(704) 내에 상주하는 ATX 제어 서브모듈(602)과 통신한다. 플랫폼 계층(704)은 어플리케이션 계층(702)과 하드웨어 계층(706) 사이에 있는 계층이다.

플랫폼 계층(704)은 ATX 기능의 대다수가 상주하는 곳이다. ATX 제어 서브모듈(602)은 어플리케이션 계층(702) 내에 상주하는 ATX 제어 관리자 모듈(518), 리셋 태스크(614) 및 플랫폼 계층(704) 내에 상주하는 개시 태스크(616)로부터 메시지들을 수신할 수 있다. ATX 제어 서브모듈(602)은 또한 교차-상관기 태스크(608), 추적 태스크(610) 및 획득 태스크(612)와도 통신한다. 또한, ATX 제어 서브모듈(602)은 하드웨어 계층(706) 내에 상주하는 제어기(606) 및 HW 타이머(303)와 같은 하드웨어와 통신할 수 있다.

도 8을 보면, 도 5의 GPS 수신기 제어 모듈의 흐름도(800)가 도시되어 있다. 흐름도(800)는 GPS 수신기 제어 모듈(502)에서 수신기 제어기 태스크가 시작된 때에 시작한다 [단계(802)]. 단계(804)에서, 수신기 제어기 태스크는 UI GPS 모듈(526) 및 배경 태스크(530)로부터 에러 조건들을 서비스하는 것에 더하여, 로컬 변수를 초기화하고 수신기 제어 이벤트 큐를 처리한다.

단계(806)에서, ATX 제어 관리자 모듈(518)은 ATX 제어 관리자 모듈(518)에 의해 제공된 인터페이스를 이용하여, 측정치, WAAS 증가 데이터 및 상태 정보를 추적기 하드웨어로부터 GPS 수신기 제어 모듈(502)로 전달한다. ATX 제어 관리자 모듈(518)은 측정 조건에 기초하여, 복원 정보가 생성될 수 있는지의 여부와 복원 상 황이 식별되었는지의 여부를 판정한다.

그 다음, GPS 수신기 제어 모듈(502)은 단계(808)에서 전력 관리 모듈(520)에 액세스한다. 트리클 전력 유형(trickle power type)의 전력 관리 및 GPS 수신기의 GPS 부분이 오프된 때의 전력 관리가 행해진다. 전력 관리 모듈(502)은 현재의 측정 정보가 ATX 제어 관리자 모듈(518)로부터 검색되고 난 후에 액세스된다.

ATX 제어 관리자 모듈(518)에 의해 복원 상황이 표시되는 경우, GPS 수신기 제어 모듈(502)은 단계(810)에서 ATX 제어 관리자 모듈(518)로부터 수신된 데이터에 기초하여 내부 지원(internal aiding)을 수행한다. 가시적 SV 리스트 모듈(508) 내의 가시적 위성, BEP 모듈(524) 및 SV 데이터 모듈(510)이 액세스되고, 복원을 위해 필요에 따라 업데이트된다.

ATX 제어 관리자 모듈(518)에 의해 사용되기 위하여, 단계(812)에서, 새로운 사전 위치 결정 데이터(prepositioning data)가 미리 정의된 이벤트들에 기초하여 GPS 수신기 제어 모듈(502)에 의해 생성된다. ATX 제어 모듈(518)은 사전 위치 결정 데이터를 획득하기 위하여 강제 업데이트 모듈(524)에 액세스할 수 있다.

GPS 수신기 제어 모듈(502)은 단계(814)에서 가능하다면 NAV 모듈(514)이 네비게이션 데이터를 실행하고 출력할 수 있게 한다. 이것은 UI GPS 모듈(526), 지원 모듈(512)을 트리거하여, 네비게이션 데이터의 포맷팅을 유발할 수 있다. 지원 모듈(512)은 QoS 모듈(506)이 다른 모듈들 및 서브시스템들에 이용가능한 적절한 데이터를 실행하고 만들게 할 수 있다. NAV 모듈(514)에 의해 생성된 결과는 다음번에 수신기 제어기 태스크가 실행될 때에 사용될 수 있다. 일반적으로, NAV 모듈 (514)은, 트리클 전력 온 주기(trickle power on-period) 이후, 제1 NAV 모듈(514) 실행 이전(수신기가 충분한 측정치를 갖자마자), 및 제1 NAV 모듈(514) 실행 이후에 1000ms 하드웨어 타이머 경계에서 실행될 것이다. 그러면, GPS 수신기 제어 모듈(502)은 단계(816)에서 전력 관리자 모듈(520)이 어드밴스드 전력 관리 유형의 전력 제어에 위치하게 할 수 있으며, 트리클 전력 제어에 대한 "유지 활성" 메인터넌스를 관리할 수 있는 배경 모듈 또는 태스크(530)를 갖는다.

GPS 수신기 제어기 모듈(502)은 이벤트 큐 내에 있을 수 있는 임의의 이벤트들을 서비스하며, NAV 모듈(514) 내에 상주하는 네비게이션 프로세스의 동작을 미리 결정된 기간에서(예를 들어 1000ms 마다) 실행되도록 스케쥴링한다[단계(820)]. 단계(822)에는 프로세싱이 완료되는 것으로 나타나 있지만, 실제에 있어서 프로세싱은 계속적으로 실행되거나, 초기화시에 및/또는 리셋 조건 동안 실행된다.

도 9에는, 위치 측정치를 획득하기 위한 도 4의 상이한 모듈들 간에서의 통신의 시퀀스도(900)가 나타나 있다. GPS 수신기 제어 모듈(502)은 ATX 제어 모듈(518)로부터 원시 위치 측정치(902)의 업데이트를 요청한다. 그러면, ATX 제어 관리자 모듈(518)은 원시 위치 측정치를 획득하기 위하여 하드웨어에 액세스하는 ATX 제어 서브모듈(602)에 액세스한다. ATX 제어 서브모듈(602)은 업데이트(906)를 반환하고, ATX 제어 관리자 모듈(518)은 GPS 수신기 제어 모듈(502)에 업데이트 상태(908)를 송신한다. GPS 수신기는 매 100ms마다 업데이트를 구하도록 구성될 수 있다. 그러면, GPS 수신기 제어 모듈(502)은 ATX 제어 관리자 모듈(518)에 "Req Raw Meas" 메시지를 송신함으로써 원시 위치 측정치를 요청할 수 있다. 그러면, ATX 제어 관리자 모듈(518)은 "Return Raw Meas" 메시지(910)로 원시 위치 측정치를 반환한다. 그 다음, GPS 수신기 제어 모듈(502)은 "Return Raw Meas" 내에 표시된 ATX 추적 상태에 기초하여 복원 조건(912)을 처리한다. 그 다음, GPS 수신기 제어 모듈(502)은 "Push OK TO Send"(914) 메시지를 이용하여, 원시 위치 측정치가 이용가능함을 UI GPS 모듈(526)에 알린다.

ATX 제어 관리자 모듈(518)에 의해 표시된 바와 같이 새로운 위성 비히클 데이터가 이용가능한 경우, GPS 수신기 제어 모듈(502)은 위성 비히클 데이터 모듈(510)에 "Update SVData" 메시지(916)를 송신한다. 그러면, 위성 비히클 데이터 모듈(510)은 "Req SVData" 메시지(918)를 송신함으로써 ATX 제어 관리자 모듈(518)로부터 SV 데이터를 요청한다. ATX 제어 관리자 모듈(518)은 "Return SVData" 메시지(920)를 SV 데이터 모듈(510)에 송신함으로써 SV 데이터를 반환한다. 그러면, SV 데이터 모듈(510)은 GPS 수신기 제어 모듈(502)에 업데이트된 상태 메시지(922)를 송신한다. SV 데이터 모듈(510)로부터의 상태 메시지(922)는, GPS 수신기 제어 모듈(502)이 새로운 천체력 데이터(ephemeris data)(924) 및 새로운 천력 데이터(almanac data)(926)가 이용가능함을 식별하는 사용자 인터페이스 GPS 모듈(528)에 의해 처리되는 이벤트를 생성하게 한다.

새로운 SBAS(satellite based augmentation system) 데이터가 이용가능한 경우, GPS 수신기 제어 모듈(502)은 DGPS 모듈(516)에 "update SBAS" 메시지(926)를 송신한다. 그러면, DGPS 모듈(516)은 ATX 제어 모듈(518)에 "Req SBASdata" 메시지(728)를 송신한다. ATX 제어 관리자 모듈(518)은 "Req SBASdata" 메시지(730)를 처리하고, DGPS 모듈(516)에 "Return SBASdata" 메시지(732)로 응답한다.

도 10을 보면, 도 5의 모듈들 간의 복원 조건의 시퀀스도(1000)가 도시되어 있다. 지원 소스들에 기초하여 복원 조건들을 설정하기 전에, 그 지원 소스들에 대한 일련의 테스트가 수행된다. 본 구현예에서, 모든 테스트들이 완료된 후, 각각의 모듈이 호출된다. 복원 조건이 존재하는 경우, GPS 수신기 제어 모듈(502)은 BEP 모듈(514)에 "BEP Recovery" 메시지(1002)를 송신한다. 그 다음, BEP 모듈(514)은 GPS 수신기 제어 모듈(502)에 보내진 "recovery status" 메시지(1004)로 응답한다. "BEP Update" 메시지(1006)가 BEP 모듈(514)에 송신된 때, GPS 수신기 제어 모듈(502)은 BEP 모듈(514)을 업데이트한다. 그 다음, 강제 업데이트 모듈(514)은 "BEP update Response" 메시지(1008)를 송신함으로써 GPS 수신기 제어 모듈(502)에 응답한다. 마찬가지로, GPS 수신기 제어 모듈(502)은 가시적 SV 리스트 모듈(508)을 업데이트하기 위하여, "VL Update" 메시지(1014)를 송신한다. 그러면, 가시적 SV 리스트 모듈(508)이 업데이트되고, acknowledge(1016)가 GPS 수신기 제어 모듈(502)에 반환된다. 데이터 완결성 조건의 일부의 예로는, 복원 조건이 GPS 수신기 제어기에 의해 시작되는 것, 외부 지원이 이용가능한 것, 내부 지원이 이용가능한 것, 및 주파수 클럭이 업데이트를 필요로 하는 것이 포함될 수 있다.

도 11에는, 도 5의 ATX 제어 모듈(518)의 사전 위치 결정 구성의 획득 및 추적의 시퀀스도(1100)가 도시되어 있다. GPS 수신기 제어 모듈(502)은 BEP 모듈(524), SV 데이터 모듈(510) 및 가시적 리스트 모듈(508)에 "get sequence number" 메시지(1102, 1104, 1106)를 송신한다. BEP 모듈(524), SV 데이터 모듈(510) 및 가시적 리스트 모듈(508)은 각각 "sequence response message"(1108, 1110, 1112)를 이용하여 GPS 수신기 제어 모듈(502)에 응답한다.

그 다음, GPS 수신기 제어 모듈(502)은 다른 모듈들로부터 수신된 시퀀스 넘버 중 어느 것이 변경되었는지를 판정한다. 시퀀스 넘버 중 어느 것이라도 변경되었거나 5초가 경과한 경우, "update prepositioning" 메시지(1114)가 BEP 모듈(524)에 보내진다. BEP 모듈(524)은 acknowledge 메시지(916)로 응답한다.

GPS 수신기 제어 모듈(502)은 ATX 제어 모듈(518)에 "do ATX prepositioning" 메시지(1118)를 송신한다. ATX 제어 모듈(518)은 "do ATX prepositioning" 메시지(1118)에 응답하여, "get visible list" 메시지(1120)를 가시적 SV 리스트 모듈(508)에 송신한다. 가시적 SV 리스트 모듈(508)은 가시적 위성들의 리스트를 포함하는 ATX 제어 모듈(518)에 응답 메시지(1122)를 송신한다. 이후 ATX 제어 모듈(518)은 SV 데이터 모듈(510)에 "get/clear message"(1124)를 송신함으로써 SV 데이터 모듈(510)의 새로운 일시 데이터의 비트맵을 얻거나 클리어한다. 이후 SV 데이터 모듈(510)은 ATX 제어 관리자 모듈(518)로 "acknowledge" 메시지(1126)를 다시 송신한다.

ATX 제어 모듈(518)은 또한 "get preposition time" 메시지(1128)로 BEP 모듈(524)을 액세스하고 "preposition time response" 메시지(1130)에 전개 배치 시간을 수신한다. 메모리 모드는 ATX 제어 관리자 모듈(518)에 의해 데이터 제어 모듈(522)에 "get memory mode" 메시지(1132)를 송신하고 "memory mode response" 메시지(1134)를 수신함으로써 결정된다. ATX 제어 관리자 모듈(518)은 또한 "get SBAS PRN number" 메시지(이것은 위성 기반 증대 시스템 의사 임의 번호(Satellite base augmentation system pseudo random number)를 얻음)(1136)를 통해 DGPS 모듈(516)을 액세스하고, DGPS 데이터는 "SBAS PRN response" 메시지(1138)로 ATX 제어 관리자 모듈(518)에 수신된다. ATX 제어 관리자 모듈(518)에 의해 다른 모듈로부터 전개 배치하는 데이터를 액세스하는 것은 동시에 또는 임의의 순서로 발생할 수 있다. 일단 ATX 제어 관리자 모듈(518)이 전개 배치하는 데이터를 획득하면, ATX 제어 관리자 모듈(518)은 ATX 명령(1140)으로 ATX 제어 서브-모듈(602)을 액세스한다.

다음 도 12는 도 5의 네비게이션 모듈 및 서비스 모듈(506)의 품질의 시퀀스 드로잉(1200)을 도시한다. GPS 수신기 제어 모듈(502)은 "condition NAV meas" 메시지(1202)를 ATX 제어 관리자 모듈(518)로 송신하여 GPS 수신기(100)의 초기 위치를 고정하자마자 그리고 그 후 1초 간격으로 네비게이션 측정치를 얻는다. 네비게이션 측정치의 또 다른 구현은 다른 이벤트가 발생하자마자 또는 다른 시간 간격으로 발생할 수 있다. ATX 제어 관리자 모듈(518)은 네비게이션 측정치로 응답한다(1204). 이후 GPS 수신기 제어 모듈(502)은 UI GPS 모듈(526)에 의해 작동되는 MEASUPDATE 이벤트를 트리거링한다(1206). GPS 수신기 제어 모듈(502)은 또한 DGPS 모듈(516)에 "DGPS/SBAS One Second Processing" 메시지(1208)를 송신한다. DGPS 모듈(516)은 SBAS 데이터(1210)로 GPS 수신기 제어 모듈(502)에 응답할 수 있다. 그 후 GPS 수신기 제어 모듈은 "NL_Main" 메시지(1212)로 NAV 조건 및 SBAS 데이터를 네비게이션 모듈(514)에 송신한다.

이후 NAV 모듈(514)은 수신된 정보에서 작동하고 "Get Navigation Measurement" 메시지(1214)를 송신함으로써 ATX 제어 관리자(518)로부터 네비게이션 데이터를 얻는다. ATX 제어 관리자(518)는 공통 메모리를 액세스하여 네비게이션 데이터를 검색한다. ATX 제어 관리자(518)는 NAV 모듈(514)에 응답한다. 이후 NAV 모듈(514)은 GPS 수신기 제어 모듈(502)에 통보(1218)를 송신한다.

이후 GPS 수신기 제어 모듈(502)은 NAV 모듈(514)에 "NL get Status" 메시지(1220)를 송신한다. NAV 모듈(514)은 이것에 대한 정보의 상태를 포함하는 메시지(1222)로 응답한다. GPS 수신기 제어 모듈(502)은 또한 NAV 모듈(514)에 "Get Status" 메시지(1224)를 송신하고, 이것은 "NavState" 메시지(1226)로 응답한다.

GPS 수신기 제어 모듈(502)은 지원 정보가 사용가능한 경우, "Aiding" 메시지(1228)를 지원 모듈(512)로 송신하고 BEP 모듈(524)에 대해 "BEP update position" 메시지(1230)로 위치 데이터를 업데이트함으로써, 매 30초마다(다른 실시예에서는, 이것은 비동기일 수 있고 또는 각종 비율일 수 있음) 지원 정보를 수신할 수 있다. GPS 수신기 제어 모듈(502)은 또한 지원 모듈(512)에 메시지(1232)를 전송하여 BEP 모듈(524)의 주파수 데이터를 업데이트한다. 마찬가지로, 지원 메시지(1232)가 지원 모듈(512)로 송신되어 "BEP update time" 메시지(1234)로 BEP(524)의 시간을 업데이트한다.

GPS 수신기 제어 모듈(502)은 또한 실시간 클럭(real time clock:RTC)(116)으로 "RTC Set from System" 메시지(1238)를 송신할 수 있다. BEP 모듈(524)에 대한 바람직한 방법은 업데이트가 발생하자마자 RTC(116)를 호출하는 것이다. 이후 "Get Time, Clock" 메시지(1240)를 BEP 모듈(524)로 송신함으로써 시간 정보를 요청한다. BEP 모듈(524)은 RTC(116)에 대한 시간 조정(1242)으로 응답한다.

네비게이션 처리가 완료되자마자, GPS 수신기 제어 모듈(502)은 "NAV COMPLETE" 이벤트(1244)를 트리거링하여 UI GPS(526)에게 네비게이션 처리가 완료되었음을 신호한다. 또한, GPS 수신기 제어 모듈(502)은 QoS 모듈(506)에 "QoS Service" 메시지를 송신하여 GPS 수신기(100)에 대한 서비스 매개변수를 업데이트한다. QoS 모듈(506)은 네비게이션 모듈(514)에 "NL GetState" 메시지(1246)를 송신한다. NAV 모듈(514)은 QoS 모듈(506)에 상태 정보로 응답한다. 네비게이션 상태 정보를 얻자마자, QoS 모듈(506)은 ATX 제어 관리자 모듈(518)에 "Get Nav Meas" 메시지(1250)를 송신한다. ATX 제어 관리자 모듈(518)은 네비게이션 측정치(1252)로 QoS 모듈(506)에 다시 응답하고 지원 모듈(512)을 돕는데 유용할 수 있는 정보(1254)를 송신한다.

도 13은 도 4의 전력 관리자 모듈(420)을 갖춘 전력 관리의 시퀀스 드로잉(1300)을 도시한다. GPS 수신기 제어 모듈(502)은 전력 관리자 모듈(520)에 "PM_APM" 메시지(1302)를 송신하여 향상된 전력 관리(advance power management:APM)을 활성화한다. APM 전력 제어 및 소량 전력 제어 메인트넌스는 본 구현에서는 매초 발생할 수 있지만, 다른 구현에서는 메인트넌스를 위한 시간 간격이 다를 수 있다. 전력 관리자 모듈(520)은 ATX 제어 관리자 모듈(518)에 "Get Acq Status" 메시지(1304)를 송신한다. ATX 제어 관리자 모듈(518)은 획득 상태로 다시 응답한다(1306). 반환된 상태는 현재 APM 전력 다운, 현재 TP 전력 다운 또는 TP 어웨이크 유지일 수 있다. 이후 이 상태는 "Return Status" 메시지(1308)로 전력 관리자 모듈(520)에서 GPS 수신기 제어 모듈(502)로 중계(relay)될 수 있다. GPS 수신기 제어 모듈(502)은 "PushOKtoFix(FALSE)" 이벤트(1310)를 갖는 신호를 전력 관리자 모듈(520)에 송신한다.

이후 GPS 수신기 제어 모듈(502)은 전력 제어를 위해 판독된 것은 GPS 수신기(100)라는 것을 전력 관리자 모듈(520)에 통보하는 "LP Cycle Finished" 메시지(1312)와 "LP OKToSleep" 메시지(1314)를 전력 관리자 모듈(520)에 송신할 수 있다. 이후 전력 관리자 모듈(520)은 GPS 수신기 제어 모듈(502)에 응답한다. 이후 GPS 수신기 제어 모듈(502)은 전력 제어가 일어났다는 것을 알리는 "LP Set Processor Sleep" 메시지(1318)를 전력 관리자 모듈(520)에 송신한다.

도 14는 도 5의 배경 태스크 모듈(530)의 시퀀스 드로잉(1400)을 도시한다. GPS 수신기 제어 모듈(502)은 운영 체제(OS) 서비스 모듈(1402)에 "Os Schedule Task" 메시지(1402)를 송신한다. 이 "Os Schedule Task" 메시지(1402)는 본 구현에서는 매 초 송신될 수 있다. 이후 OS 서비스 모듈(1402)은 BG 태스크 모듈(530)에 "Activate Task" 메시지(1404)를 송신한다. 이후 BG 태스크 모듈(530)은 SV 데이터 모듈(510)에 "SVSC Maintenance" 메시지(1406)를 송신한다. 이 "SVSC Maintenance" 메시지(1406)는 SV 데이터 모듈(510)이 업데이트되거나 또는 해제(clean up) 되도록 한다. SV 데이터 모듈(510)에서 BG 태스크 모듈(530)로 응답(1408)이 송신된다. 이후 BG 태스크 모듈(530)은 가시적 SV 목록 모듈(508)에 "VL Maintenance" 메시지(1410)를 송신한다. 가시적 SV 목록 모듈(508)은 BG 태스크 모듈(530)에 응답(1412)을 송신한다. 마찬가지로, BG 태스크 모듈(530)은 비휘발성 메모리(non-volatile memory:NVM)(1404)에 대한 위치, 시간 및 클럭 정보를 포함하는 "Battery Backup" 메시지(1414)를 송신한다. NVM(1404)은 BEP 모듈(524)에 "Get Pos, Time, Clock" 메시지(1416)를 송신하고, BEP 모듈(524)은 NVM(1404)에 메시지(1418)로 다시 응답한다. NVM(1404)은 GPS 수신기(100)의 전원이 내려가거나 또는 이것이 서브시스템의 일부 또는 그 전부가 턴오프되는 전력 감소 상태에 있을 때 데이터를 저장하기 위해 사용되는 메모리 유형이다. BG 태스크 모듈(530)은 또한 "UI Once Sec Task" 메시지(1420)로 예를 들어 매 초마다 정기적 간격으로 UI GPS 모듈(520)을 업데이트하고, UI GPS 모듈(520)은 이 업데이트(1422)를 받았음을 알린다.

다음 도 15는 도 2의 신호 처리 서브시스템(204)의 흐름도(1500)를 도시한다. 신호 처리 서브시스템(204)은 이 서브시스템의 마스터 제어 상태 기계(1506)를 인에이블하는 버퍼 ss2On(1504)에 래치될 수 있는 seq_SS2ON(1502) 신호를 수신한다. 마스터 제어 상태 기계(1506)는 신호 처리 서브시스템 하드웨어로부터 현재의 상태 정보 및 채널 RAM으로부터 명령을 수신한다. 마스터 제어 상태 기계(1506)는 또한 하드웨어가 현재의 채널의 처리를 마쳤을 때 신호 "ss2 done"을 수신할 수 있다.

마스터 제어 상태 기계(1506)는 하드웨어를 턴온하여 채널 RAM으로의 액세스를 요청할 수 있다. RAM의 채널은 64 비트 메모리의 128 워드일 수 있고 또는 하나의 채널에서 다음 링크 다수 채널까지의 포인터일 수 있다. 채널은 링크된 리스 트로서 구성될 수 있고 또는 순환될 수 있다. 채널 RAM으로부터의 데이터는 입력 레지스터(1508)에서 신호 처리 서브시스템(204)에 의해 수신된다.

신호 처리 서브시스템(204), FFT 서브시스템(204) 및 소프트웨어의 동작을 제어하는 세마포어(semaphore) 워드(1510)가 업데이트되고, 소정의 비트가 이 세마포어 워드(1510)에 설정되어 있는 경우, 신호 처리 서브시스템(204)에서 신호 처리가 시작된다. 세마포어 워드는 이벤트 및 서브시스템 간의 다른 발생을 신호하는 데에 사용되는 비트 그룹핑일 수 있다. 데이터 처리가 일시정지되는 것을 필요로 하는 이벤트가 발생하는 경우, 일시정지 레지스터(1512)의 한 비트가 설정될 수 있다. 일시정지 레지스터(1512)는 신호 처리 서브시스템(204)을 디버깅하는 데에 사용될 수 있고, 또한 소프트웨어에 의해 신호 처리 서브시스템(204)을 알려진 상태로 업데이트하는 데에 사용될 수 있다.

도 16은 도 15의 마스터 제어 상태 기계(1506)를 도시하고 있다. 마스터 제어 상태 기계(1506)는 이것이 온일 때에(1602) 시작된다. 단계(1602)에서 온인 경우, 채널 랩핑이 검사된다(1604). 채널 랩핑 검사(1604)는 신호 처리 서브시스템(204)이 FFT 서브시스템(206)에 의해 사용된 채널 RAM의 컨텍스트를 오퍼라이팅하지 않는다는 것을 검증한다. 랩핑이 발생하지 않은 경우(1604), 세마포어 워드가 검사된다(1606). 그렇지 않을 경우, 신호 처리 서브시스템(204)은 FFT 서브시스템(206)이 컨텍스트 내에 있을 때까지 멎어 있다.

세마포어 값이 검사되고(1608) 채널 일시정지 비트가 설정되는 경우, 일시정지 플래그가 설정되고(1610) 세마포어 워드가 다시 판독된다(1606). 채널 일시정 지는 소프트웨어가 다시 시작할 때까지 신호 처리 서브시스템(204)의 동작이 멈추게 하는 데에 사용된다. 일시정지는 신호 처리 서브시스템(204)의 디버깅에 사용될 수 있고 또는 신호 처리 서브시스템(204)을 알려진 상태로 업데이트하는 데에 사용될 수 있다. 세마포어 값(1608)이 채널이 오프되었다는 것을 나타내는 경우, 채널은 채널 기반을 업데이트함으로써 선택될 수 있다(1612). 세마포어가 신호 처리 서브시스템(204)이 정지되지 않았거나 또는 일시정지되지 않았다는 것을 나타내는 경우, 활성 채널이 설정되거나 또는 클리어될 수 있다(1614).

신호 처리 서브시스템(204)이 턴온되어야 하는지 여부를 판정하는 검사가 수행된다(1616). 턴온되어서는 안 되는 경우, 채널 RAM의 오버플로우가 발생했는지 여부를 알아보는 검사가 수행된다(1618). 오버플로우가 발생하지 않은 경우(1618), 현재의 채널은 비활성화된다(1620). 그렇지 않을 경우, 오버플로우의 조건이 존재하는 경우(1618), 세마포어 워드의 한 비트가 설정되고 인터럽트가 인에이블된다(1622). 신호 처리 서브시스템(204)이 턴온될 경우, 입력 버퍼(fifo1 및 fifo2) 및 신호 처리 서브시스템(204)이 선택된 채널에서 실행되기 위해 초기화된다(1624). 신호 처리 서브시스템(204)은, 소프트웨어에 의해 조정될 수 있고 GPS 수신기(100)의 동작 모드에 좌우될 수 있는 소정의 양의 시간(통상적으로 선택된 채널을 처리할 만큼 충분히 긴 시간) 동안 수행될 수 있다(1626).

교차-상관기가 수행될 필요가 있는지 여부가 판정된다(1628). 교차-상관기는 일단 제1 짝수가 수행된 이후에 수행된다. 교차-상관기가 수행될 필요가 없는 경우(1628), 신호 처리 서브시스템(204) 및 fifo2가 교차-상관기에 대해 초기화된 다. 이후 교차-상관기가 수행되고(1632) 더 많은 위성 매체가 처리될 필요가 있는지 여부에 관해 판정하고(1634), 만약 그러할 경우, 단계(1630)가 다시 수행된다. 그렇지 않을 경우, 처리되고 있는 신호가 유효하다는 것을 나타내면서 세마포어가 업데이트된다(1636).

교차-상관기가 완료되거나(1636) 또는 이미 수행된 경우(1628), 처리할 주파수(lsb/msb, 홀수, 짝수)가 더 있는지 여부가 판정된다(1638). 또 다른 주파수가 처리될 필요가 있는 경우(1638), 위치 포인터가 처리를 필요로 하는 주파수로 조정되고(1640), 신호 처리 서브시스템(204) 및 fifo1 및 fifo2가 처리되지 않은 채널로 초기화된다(1624). 그렇지 않을 경우, 처리될 주파수가 더 이상 없고(1638), 셧다운 상태 정보가 저장되고(1642), 세마포어 워드가 업데이트되고 인터럽트가 인에이블된다(1622). 신호 처리 서브시스템(204)이 온에 있지 않은 경우(1602), 신호 처리 서브시스템(204)은 리셋된다(1644).

도 17은 도 2의 FFT 서브시스템(206)에 대한 마스터 제어 상태 기계(1700)를 도시한다. GPS 수신기가 온이면(1702), 세마포어 워드가 판독된다(1704). GPS 수신기가 온이 아닌 경우, 리셋이 발생한다(1706). 세마포어 값이 채널 일시정지를 나타내는 경우(1708), FFT 서브시스템(206)에 대한 일시정지 플래그가 설정되고(1710) 세마포어 워드가 다시 판독된다(1704). 세마포어가 채널이 온이 아니라는 것을 나타내는 경우(1708), 채널이 신호 처리 서브시스템(204)에 멎어 있는지 여부를 판정한다. 채널은 그것이 멎어 있지 않을 때까지(1712) 재검사하고 채널 포인터가 업데이트된다(1714).

세마포어 값이 채널이 온이며 일시정지된 것이 아니라는 것을 나타내는 경우(1708), 온이었던 채널이 활성화되고(1716), 그 채널에 대해 FFT 서브시스템(206) 및 fifo2가 초기화된다. (신호 처리 서브시스템(204)으로부터) fifo2의 데이터가 사용가능한지 여부에 대해 판정한다(1720). 데이터가 사용가능하지 않을 경우(1720), 신호 처리 서브시스템(204)의 채널이 멎어 있는지(1722) 여부가 검사되고, 이것은 데이터가 사용가능해질 때까지 재검사된다(1720). 신호 처리 서브시스템(204)의 채널이 멎어 있지 않은 경우(1722), 리포트 컨텍스트가 인에이블되고 NCO가 상관 값으로 업데이트된다는 것을 검증하기 위해 검사가 행해진다(1724). 인에이블할 경우, 리포트 "컨텍스트"이 생성되고(1726), 하드웨어 추적 루프 및 소프트웨어 지원이 사용되어 채널 RAM의 NCO 값을 업데이트하는 데에 사용된다(1728). 리포트 컨텍스트가 인에이블하지 않거나 또는 NCO가 상관 값으로 업데이트되지 않는 경우(1724), 100ms 리포트가 생성될 필요가 있는지 여부에 대해 검사가 행해진다(1730). 리포트가 생성될 필요가 있을 경우(1730), 이것은 생성되고(1732) 하드웨어 추적 루프 및 소프트웨어 지원이 업데이트된다(1728). 셧다운 상태 정보가 저장되고(1734), 세마포어 워드가 업데이트되고 인터럽트가 인에이블된다(1736). 이후 현재의 채널이 비활성화되고(1738), 채널 포인터가 업데이트된다(1714).

fifo2 데이터가 사용가능하고(1720) 교차-상관기가 온이면(1740), 교차-상관기 데이터를 검사한다(1742). 교차-상관기 데이터가 사용가능하면(1742), 교차-상관기 및 FFT(332)가 인에이블되고(1744), 다음 교차-상관기 데이터 포인터가 판독된다(1746). 이후 FFT(332)가 완료되었는지 여부에 대해 검사한다(1748). 마찬가 지로, 교차-상관기가 온이 아닌 경우(1740), 하나의 PDI(수행되기 위해 FFT에 의해 요구되는 데이터 단위)에 대해 FFT(332)가 인에이블된다(1750). 또한, 교차-상관기(1742)에 대해 데이터가 사용가능한 경우, 하나의 PDI에 대해 FFT(332)가 인에이블된다(1750).

FFT가 완료되지 않은 경우(1748), 그것이 끝날 때까지 검사가 반복된다. 일단 FFT가 끝나면(1748), PDI 데이터로 fifo가 처리되었는지 여부를 검증하기 위해 검사가 행해진다(1752). PDI 데이터의 fifo가 완전히 처리되지 않은 경우, 종료 코드에 대해 검사가 행해진다(1754). 종료 코드가 존재하지 않는 경우, 신호 처리 서브시스템(204) 및 FFT 서브시스템(206)에 대한 턴오프 플래그가 설정되고(1756), fifo2 데이터가 사용가능한지 여부에 관해 또 다른 검사가 행해진다(1720). 그렇지 않은 경우, 종료 코드가 존재하는 경우(1756), fifo2 데이터가 사용가능한지 여부에 관해 또 다른 검사가 행해진다(1720).

PDI 데이터의 fifo가 처리된 경우, 넌-코히어런트 합계(non-coherent summation:NCS)가 끝났는지 여부에 관해 검사가 행해지고(1758), 이것은 PDI 데이터의 NCS가 완료될 때까지 반복된다. 일단 NCS가 완료되면(1758), PDI의 숫자 및 짝수/홀수 주파수 카운터가 업데이트된다(1760). 이후 하드웨어 추적 루프가 업데이트되고(1762), PDI 데이터가 일시정지되었는지 여부에 관해 검사한다(1764). PDI 데이터가 일시정지된 경우, 일시정지 플래그가 설정된다(1766). 일단 일시정지 플래그가 클리어되거나 또는 PDI가 일시정지되지 않는 경우(1764), 종료 조건에 대해 검사한다(1768). 종료 코드가 존재하지 않는 경우(1768), fifo2 데이터가 사 용가능한지 여부에 관해 검사가 행해진다(1720). 그렇지 않을 경우, 종료 코드가 발견되는 경우(1768), 신호 처리 서브시스템(204) 및 FFT 서브시스템(206)에 대한 턴오프 플래그가 설정되고, fifo2 데이터가 사용가능한지 여부를 판정하는 검사에 이어진다(1770).

도 18은 도 2의 신호 처리 서브시스템(204)과 도 2의 메모리 서브시스템(208)을 사용하는 도 2의 FFT 서브시스템(206) 간의 통신을 도시한다. 신호 처리 서브시스템(204)은 채널의 순환 링크 리스트(1802, 1804, 1806, 1808, 1810 및 1812)로 도시된다. "FIFO 존"은 버퍼 포인터(1814) 뿐만 아니라 신호 처리 서브시스템(204) 및 FFT 서브시스템(206)을 통해 데이터를 처리하기 위해 사용되는 레지스터(1816) 및 포인터(1818)를 포함하는 메모리 서브시스템(208)의 영역이다. 메모리의 영역은 또한 다른 채널과 관련된 세마포어를 포함하는 채널 레코드(1820)에 대해 할당된다. 마찬가지로, FFT 서브시스템(206)은 동일한 복수의 채널(1802, 1804, 1806, 1808, 1810 및 1812)에서 수행한다. "FIFO 존"(208)은 또한 버퍼(1822), 포인터(1824) 및 레지스터(1826)를 지닌다.

신호 처리 서브시스템(204)은 FFT 서브시스템(206)과는 별도로 자신의 관련 채널(1802, 1804, 1806, 1808, 1810 및 1812)을 처리한다. 이에 대한 유일한 요구사항은 FFT 서브시스템(206)에 의해 처리되기에 앞서 채널은 반드시 신호 처리 서브시스템(204)에 의해 처리되어야만 한다는 것이다. 신호 처리 서브시스템(204)이 FFT 서브시스템(206)에 앞서는 경우, FFT 서브시스템(206)의 채널의 데이터는 처리되기에 앞서 오퍼라이팅된다. 그러므로, 랩핑 규칙들은 랩핑 상태가 일어나는 것 을 방지하는 소프트웨어로 구축되고 구현된다.

도 19로 돌아가면, 신호 처리 서브시스템이 도 15의 FFT 서브시스템에 의해 이용되는 메모리를 오퍼라이팅하는 것을 방지하는 랩핑 규칙의 리스트(1900)가 도시된다. 랩핑 규칙의 리스트는 소프트웨어로 구현된다. 제1 규칙(1902)은 신호 처리 서브시스템(204) 및 FFT 서브시스템(206)이 서로 랩핑하지 않을 수 있다는 것이다.

제2 규칙(1904)은 FFT 서브시스템(206)이 현재 한 채널에 활성화된다면 신호 처리 서브시스템(204)이 그 채널에 들어가지(활성으로 되지) 않을 수 있다는 것이다. 이러한 규칙은 신호 처리 서브시스템(204)이 FFT 서브시스템(206)을 랩핑하는 것을 방지한다.

제3 규칙(1906)은 신호 처리 서브시스템이 현재 한 채널에 활성화된다면 FFT 서브시스템(206)이 그 채널을 나오지 않을 수 있다는 것이다. 이러한 규칙은 FFT 서브시스템(206)이 신호 처리 서브시스템(204)을 랩핑하는 것을 방지하고 신호 처리 서브시스템(204)이 활성화인 경우 FFT 서브시스템(206)이 이용가능하게 되면 FFT 서브시스템(206)이 데이터를 처리할 수 있게 한다.

제4 규칙(1908)은 신호 처리 서브시스템(204)이 소프트웨어 정정 시간을 포함하여 처리되도록 프로그래밍된 경우 밀리세컨드의 개수를 처리할 것이라는 것이다. 이러한 규칙은 처리가 완료될 때까지 채널 내에 신호 처리 서브시스템(204)을 유지시킨다.

제5 규칙(1910)은 FFT 서브시스템(206)이 이 버퍼 내에서 이용가능한 최대한 의 데이터를 처리할 것이라는 것이다. 이러한 규칙은 신호 처리 서브시스템(204)이 활성화이 아닌 경우 저장된 버퍼 포인터까지 또는 신호 처리 서브시스템(204)이 활성인 경우 신호 처리 서브시스템(204)이 완료된 시점까지 FFT 버퍼 내의 데이터를 처리하는 FFT 서브시스템(206)을 가진다.

제6 규칙(1912)은 신호 처리 서브시스템(204) 및 FFT 서브시스템(206)이 일시정지 세마포어 또는 일시정지 플래그에 의해 계속적인 처리를 금지당할 수 있다는 것이다. 이는 신호 처리 서브시스템(204)이 완료되는 FFT 서브시스템(206) 컨텍스트(채널) 또는 완료되는 FFT 서브시스템(206) PDI 데이터에 의해 멈추어 있게될 수 있게 한다. FFT 서브시스템(206)은 또한 FFT 서브시스템(206) PDI 데이터가 완료된 경우 또한 멈추어 있게 될 수 있다.

채널 포인터는 다른 서브시스템에 의해 액세스되고 있는 두 개의 채널이 모두 같은지를 판정하는 데에 이용될 수 있다. 또한, 코히어런트(coherent) 버퍼 포인터 및 활성 플래그는 신호 처리 서브시스템(204) 및 FFT 서브시스템(206)이 동일한 버퍼에 있는지를 판정하는 데에 이용될 수 있다. 공유된 버퍼를 이용하는 것은 동일한 채널이 이를 액세스하기를 시도했던 것처럼 2개의 서로 다른 채널이 동일한 버퍼에서 활성화될 수 있고 "FIFO" 관점으로 취급됨을 의미한다.

도 20을 참조해 보면, 도 2의 서브시스템과 소프트웨어 간의 통신을 위한 세마포어 및 인터럽트(interrupt) 구조의 예(2000)가 도시된다. 일시정지 비트(2002)를 인에이블하기 위하여 메모리 내의 위치가 식별된다. 비트 수는 서브시스템의 개수, 즉 신호 처리 서브시스템(204)에 대한 한 비트와 FFT 서브시스템(206) 에 대한 다른 비트에 기초할 것이다.

세마포어와 인터럽트 통신을 위하여 3개의 32-비트 워드(2004, 2006, 및 2008)가 식별된다. 워드/비트는 상위적으로 어드레싱된 32-비트 워드(2004)가 2개의 16 비트 서브워드로 나뉘어지는 소정의 순서로 할당된다. 제1 서브-워드(2010)는 FFT 서브시스템(206)을 제어하는 소프트웨어에 대한 세마포어 및 인터럽트 비트를 가지고 제2 서브-워드(2012)는 신호 처리 서브시스템(204)에 대한 세마포어 및 인터럽트를 제어하는 소프트웨어와 관련된다. 다음의 32-비트 워드(2006)는 소프트웨어에 대한 세마포어 및 인터럽트를 가진다. 다른 32-비트 워드(2008)는 인터럽트 마스크로부터의 것이다. 선택된 비트들을 메모리(2004, 2006) 간에 설정하고, 마스크(2008)를 이용함으로써, 통신은 메모리 간의 2진 "and" 및 "or" 연산으로 이루어질 수 있다.

도 21에서, 도 20의 인터럽트 구조의 세마포어 및 인터럽트 마스크의 비트 레벨 예(2100)가 도시된다. 비트들은 서브시스템 또는 소프트웨어에 관련되며 이 엔티티에 의해서만 기입가능(writable)하다. 다시 말하면, FFT 서브시스템(206)만이 SS3 비트에 기입할 수 있고 신호 처리 시스템(204)만이 SS2 비트에 기입할 수 있다. 예를 들면, FFT 서브시스템(206)의 하드웨어에서 에러가 일어날 경우, 세마포어(2006) 내의 비트 59(2102)는 "1"로 설정된다. FFT 서브시스템(206) 세마포어(2010) 내의 소프트웨어에 관련된 비트 27(2104)는 여전히 "0"이며 이 비트들 상의 "OR" 연산은 "1", 즉 에러 상태가 신호로 전달됨을 산출한다. 인터럽트 실행 비트 27(2106)가 "1"로 세팅된다면 인터럽트 펄스(pulse)가 송신된다. 소프트웨어에 의 한 에러 상태의 ACK(acknowledgement)는 소프트웨어가 워드(2010) 내의 비트 27(2104)을 "1"로 설정하고 "XOR" 비트를 0으로 설정할 때 일어난다. 그러므로 서브시스템들 간의 통신에 대한 접근법은 최소 통신 오버헤드 및 소량의 메모리 사용을 달성한다.

신호 처리 서브시스템(204) 및 FFT 서브시스템(206)을 제어하는 소프트웨어는 GPS 수신기(100)가 추적 모드에 있을 때 하드웨어 추적자로의 소프트웨어 지원을 제공할 수 있다. 소프트웨어 지원은 위성을 탐색하는 것을 지원하기 위해 도 3의 NCO(312)로 진행한다. 소프트웨어 지원은 값의 차분을 저장하고 세마포어 통신을 통해 변경을 갖춤으로써 클럭을 앞 또는 뒤로 조금씩 움직인다. 차분이 채널 레코드에 저장되고 채널 또는 컨텍스트가 처리될 때 이용된다.

도 22는 T1 위상 내의 도 2의 신호 처리 서브시스템(204)의 시간 조정에 대한 흐름도(2200)이다. 시간 조정은 채널 레코드에 저장된 현재 시간으로의 변경(차분 시간 값)을 가지고 시작한다(2202). 신호 처리 서브시스템(204)은 시간이 직접 조정되지 않을 수 있는 레이트(rate)로 작용하고 있다. 소프트웨어가 신호 처리 서브시스템의 세마포어 비트를 이용함으로써 T1 위상 조정이 준비되었다는 신호를 보내는 커맨드를 송신한다(2204). 신호 처리 서브시스템(206)에 대한 소프트웨어 비트가 설정된다. 차분 시간 값은 신호 처리 서브시스템(206)에 의해 검색되며 도 3의 NCO(312)를 조정하는 데에 이용된다. 조정이 수행된 컨텍스트의 말단에서, 하드웨어 신호 처리 서브시스템(206)의 수기 신호 비트를 설정함으로써 소프트웨어에 응답한다(2208). 흐름도(2200)는 (참조번호(2210)에서 종료되는 것으로 도시되 지만, 실제로 흐름도는 추가적인 단계를 가지거나 반복될 수 있다.

도 23에서, T1 위상 내의 도 2의 FFT 서브시스템(206)의 시간 조정의 흐름도(2300)가 도시된다. FFT 서브시스템(206)은 또한 시간을 간단히 변경하는 것을 실행할 수 없는 레이트로 실행되고 있다. 메모리 내에 저장되는 시간 변경에 대한 차분 시간 값은 도 4의 소프트웨어 추적 루프(408)에 의해 생성될 수 있다. 흐름도(2300)는 소프트웨어가 FFT 서브시스템의 소프트웨어 세마포어 비트를 이용하여 T1/PDI 위상 조정을 개시할 때(2304) 시작된다(2302). FFT 서브시스템의 하드웨어는 FFT 서브시스템에 의해 처리된 제1 PDI의 말단에서 위상 조정을 수행한다(2306). 하드웨어는 T1의 1회 사용에 의해 위상 조정을 수행하고 어드레스 포인터가 증분된다(2308). 그 다음 FFT 서브시스템(206)의 하드웨어는 현재 컨텍스트의 말단에서 이 서브시스템의 하드웨어 세마포어 비트를 설정함으로써 위상 조정 커멘드에 응답한다(2310). 컨텍스트 레포트가 인에이블된다면(2312), FFT 서브시스템(206)의 하드웨어는 컨텍스트 리포트(2314) 내에 "조정 수행" 비트를 설정하고 프로세싱은 종료한다(2316). 그렇지 않고 컨텍스트 레포트가 인에이블되지 않는다면(2312), 프로세싱은 종료한다(2316). 실제로, 프로세싱은 추가적인 단계로 계속될 수 있거나 흐름도(2300)가 다시 실행될 수 있다.

도 24에서 소프트웨어에 의해 구성될 수 있는 도 3의 정합 필터(308)의 도면이 도시된다. 정합 필터는 소프트웨어에 의해 단일 필더로서 구성될 수 있고 복수의 작은 정합 필터들로 나뉘어질 수 있다. 정합 필터(308)는 1024 비트 길이일 수 있는 샘플에 대한 32 비트 샘플 레지스터(2402, 2404, 2406, 2408, 2410,...2412, 2414)의 32 세트들로 도시된다. 각각의 32 비트 샘플 레지스터 세트는 각각 32 비트 코드 레지스터(2416, 2418, 2420, 2422, ..., 2424, 2426)를 가진다. GPS 신호 데이터는 데이터를 삽입하고 교대시키는 신호 프로세서(306)로부터 정합 필터(308)에 도착한다. 레지스터들의 세트들은 서브그룹들로 나뉘어지고 각각의 서브그룹은 채널 또는 컨텍스트를 처리할 수 있다.

정합 필터(308)의 구성은 정합 필터(308)의 하드웨어 자원에 대한 구성들을 포함하는 맵들로 수행된다. 이 맵은 GPS 수신기(100) 모드 유형에 의해 선택될 수 있다. 잠김 모드는 모든 32 샘플 레지스터들을 이용하여 모든 코드 공간을 스캔하는 맵을 이용할 것이다. 위치 지원이 이용가능하다면 맵은 샘플 레지스터들의 1/8을 한 채널에 할당하는 데에 이용되면서, 코히어런트 축적을 이용하여 신호를 구축할 수 있다. 결국 맵은 입력 샘플 서브시스템(202), 신호 처리 서브시스템(204), 및 FFT 서브시스템(206)에 의한 액세스를 위하여 하드웨어 셋업 및 메모리 구성을 제어한다.

맵은 정합 필터(308) 뿐만 아니라 기저 하드웨어를 구성할 수 있다. 맵은 채널 할당이 시간 또는 메모리에 임의적으로 위치되지 않도록 미리 정해진 채널 할당에 대한 기반을 제공한다. 각각의 맵은 특정 연산들에 대한 특정된 개수의 채널을 제공한다. 예를 들면, 맵은 획득, 추적 및 배경 채널의 할당가능한 수를 정의할 것이다. 이는 소프트웨어가 시스템 내의 현재 획득 및 추적 요구들을 위하여 하드웨어를 구성하는 데에 필요한 유연성을 제공한다. 예를 들면, 획득이 중요할 때인 초기화 시에 획득 맵은 더 많은 획득 채널 및 더 적은 추적 채널을 제공할 것 이고 추적이 정상 동작 모드인 지속적인 상태 정상 동작 중에 추적 맵은 더 많은 추적 채널 및 더 적은 획득 채널을 제공할 것이다. 이 맵들은 낱낱으로 수신기에 대한 다양한 동작적 시나리오에 대하여 최적화된 메모리 및 처리량 할당을 제공한다.

도 24의 정합 필터(308)가 1/4 msec 합산을 위하여 맵에 의해 파니셔닝(partition)된다면, 정합 필터는 8개의 샘플 레지스터의 8개의 그룹으로 나뉘어진다. 입력 신호는 32 비트 시프트 레지스터(2428)로 시프팅되고 32 비트 시프트 레지스터(2402)로 로딩된다. 각각의 8개의 샘플 레지스터와 코드 레지스터들 각각 간의 "exclusive or" 연산(2430, 2432, 2434, 2436)이 완료된다. 결과는 코히어런트 축적기(2438)에 의해 1/4 msec 축적으로 합산된다. 1/4 msec 축적들의 쌍들은(즉, 코히어런트 축적기(2438 및 2440)로부터의) 코히어런트 축적기(2442)에 의해 1/2 msec 축적으로 결합될 수 있다. 마찬가지로, 2개의 1/2 msec 축적들(즉, 2442 및 2444)은 다른 코히어런트 축적기(2446)에 의해 완전한 msec 축적으로 결합될 수 있다.

도 25에서, 도 5의 GPS 수신 제어기(502)에 상주하는 익스퍼트 GPS 제어 시스템의 흐름도(2500)가 도시된다. 단계는 획득 및 추적 모듈로부터 탐색 전략에 사용될 데이터를 처리하면서(2504) 시작한다(2502). 그 다음 획득의 상태에 대하여 인터페이스가 검사된다(2506). 데이터를 획득하기에 적절한 시간에 도달한 경우 출력 메세지가 생성된다(2508). 100ms 경계가 만족되었는지 아니면 측정이 이용가능하여 자원이 익스퍼트 시스템에 의해 재할당될 수 있는지를 식별하기 위하여 수신기가 검사된다(2510). 새로운 SV에 대하여 인터페이스를 검사하라는 커멘드가 발행된다(2512). 그 다음 익스퍼트 시스템은 검색 전략을 결정하기 위하여 새롭게 업데이트된 SV 레코드의 처리에 대한 정보를 수신한다. 하드웨어 상태(메모리, 실행, 버퍼, 타이머, 필터, 클럭, 상호관련기)가 검사되고 익스퍼트 시스템에 보고된다(2516). 그 다음 프로세스 단계들이 반복된다. 프로세스는 간단한 제어 루프로서 도시되지만, 다른 구현에서 보다 발전된 적응 제어 루프가 이용될 수 있다.

익스퍼트 시스템의 다른 양태는 탐색 전략을 결정할 때 전력 제어를 고려하는 것이다. QoS 모듈(506)을 액세스함으로써, 익스퍼트 시스템은 GPS 신호를 획득하는 데에 요구되는 자원의 양을 결정할 수 있다. 또한, 익스퍼트 시스템은 어떤 서브시스템의 전원이 꺼졌는지 및 전력 소비를 줄이기 위하여 모든 GPS 수신기(100)의 전원을 꺼야 하는지에 대한 판정을 할 수 있다.

본 기술 분야에서 숙련된 기술을 가진 자들은 이전에 도시된 모듈 및 흐름도가 선택적으로 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합으로 구현될 수 있다고 인식할 것이다. 흐름도 단계들의 실시예는 적어도 하나의 기기-판독가능 신호 생성 매체를 채용할 수 있다. 기기-판독가능 신호 생성 매체의 예는 자기 저장 매체(예를 들면, 플로피 디스크, 또는 CD나 DVD와 같은 광 저장 장치), 바이올로지컬 저장 매체, 또는 어터믹 저장 매체, 데이터 신호 상에 논리 함수를 구현하는 논리 게이트를 구비한 이산 논리 회로(들), 적절한 논리 게이트를 구비한 애플리케이션 특정 집적 회로, 프로그램가능 게이트 어레이(들)(PGA), 필드 프로그 래밍가능 게이트 어레이(FPGA), RAM, ROM, EPROM(electronic programmable random access memory), 또는 그 동등물과 같은 컴퓨터-판독가능 매체들을 포함한다. 프로그램은, 예를 들면 종이 또는 다른 매체의 광학적인 스캐닝을 통하여 전기적으로 캡처된 다음, 컴파일되고, 해석되거나 그렇지 않으면 필요할 경우 적절한 방식으로 처리되고 그 다음 컴퓨터 메모리에 저장될 수 있기 때문에 컴퓨터-판독가능 매체는 컴퓨터 명령어가 인쇄된, 종이 또는 다른 적절한 매체일 수도 있음을 유의한다.

또한, 기기-판독가능 신호 생성 매체는 컴퓨터 판독가능 신호 생성 매체를 포함한다. 컴퓨터-판독가능 신호 생성 매체는 하나 이상의 배선기반, 무선 또는 광섬유 네트워크를 통해, 또는 시스템 내에서 전송된 변조된 반송파 신호를 가진다. 예를 들면, 하나 이상의 배선 기반, 전화 네트워크, LAN, 인터넷, 블루투스와 같은 무선 또는 광섬유 네트워크, 또는 네트워크를 통해 상주하고 전달되는 컴퓨터-판독가능 신호의 컴포넌트를 구비하는 무선 네트워크가 있다. 컴퓨터 판독가능 신호는 임의의 개수의 프로그래밍 언어로 구현되거나 작성된 하나 이상이 기기 명령어들의 표현이다.

또한, 논리적 함수를 구현하는 실행가능 명령어들의 정렬된 리스트를 포함하는 프로그래밍 언어로 구현된 복수의 단계는 컴퓨터-기반 시스템, 프로세서, 마이크로프로세서, 디지털 신호 프로세서, 제어기로서 작용하는 이산 논리 회로, 명령어 실행 시스템으로부터 명령어를 패칭(fetch)할 수 있는 다른 시스템을 구비하는 제어기가-포함된 시스템, 기기, 장치와 같은 명령어 실행 시스템, 기기, 또는 장치에 의해 또는 이 장치와 관련하여 이용하기 위하여 임의의 기기-판독가능 신호 생 성 매체로 구현될 수 있고 명령어를 실행할 수 있다.

Claims

위성 위치 결정 수신기 작동형 장치(satellite positioning receiver enabled device)에 있어서,

상기 위성 위치 결정 수신기 작동형 장치 내의 제1 서브시스템,

상기 위성 위치 결정 수신기 작동형 장치 내의 제2 서브시스템, 및

상기 제1 서브시스템에 연관된 제1 비트 세트 및, 상기 제2 서브시스템에 연관된 제2 비트 세트를 포함하는 세마포어(semaphore) 비트로서, 상기 제1 서브시스템 및 상기 제2 서브시스템은 상기 세마포어 비트에 포함된 상기 제1 비트 세트 및 상기 제2 비트 세트를 사용하여 통신하는 세마포어 비트

를 포함하는 위성 위치 결정 수신기 작동형 장치.
제1항에 있어서,

상기 제1 서브시스템에 연관되며, 상기 제1 서브시스템에 의해 설정되는 상기 세마포어 비트 내의 소정 비트, 및

상기 제1 서브시스템에 의해 설정된 상기 소정 비트에 응답하여 상기 제2 서브시스템에 연관되며 상기 제2 서브시스템에 의해 설정되는 상기 세마포어 비트 내의 또 다른 비트

를 더 포함하는 위성 위치 결정 수신기 작동형 장치.
제2항에 있어서,

상기 또 다른 비트는 상기 제2 서브시스템이 상기 제1 서브시스템에 의해 설정된 상기 소정 비트에 응답하여 동작한 후에 상기 제2 서브시스템에 의해 설정되는 위성 위치 결정 수신기 작동형 장치.
제1항에 있어서,

상기 제1 서브시스템은 신호 처리 시스템인 위성 위치 결정 수신기 작동형 장치.
제1항에 있어서,

상기 제1 서브시스템은 FFT 서브시스템인 위성 위치 결정 수신기 작동형 장치.
제1항에 있어서,

상기 제1 서브시스템에 연관된 비트 세트는 오직 상기 제1 서브시스템에 의해서만 변경될 수 있는 위성 위치 결정 수신기 작동형 장치.
제6항에 있어서,

상기 제2 서브시스템에 연관된 비트 세트는 오직 상기 제2 서브시스템에 의해서만 변경될 수 있는 위성 위치 결정 수신기 작동형 장치.
제1항에 있어서,

상기 세마포어 비트 내에 소프트웨어에 연관되는 제3 비트 세트를 더 포함하는 위성 위치 결정 수신기 작동형 장치.
제8항에 있어서,

상기 세마포어 비트 내의 상기 제3 비트 세트는 오직 상기 소프트웨어에 의해서만 변경될 수 있는 위성 위치 결정 수신기 작동형 장치.
위성 위치 결정 수신기 작동형 장치 내의 서브시스템들 간에서의 통신 방법에 있어서,

상기 위성 위치 결정 수신기 작동형 장치 내의 제1 서브시스템에 세마포어 비트 내의 제1 비트 세트를 연관시키는 단계,

세마포어 비트 내의 제2 비트 세트를 제2 서브시스템에 연관시키는 단계, 및

상기 제1 서브시스템과 상기 제2 서브시스템 간에서 상기 세마포어 비트를 사용하여 통신하는 단계

를 포함하는 서브시스템들 간에서의 통신 방법.
제10항에 있어서,

상기 제1 서브시스템에 의해 상기 제1 비트 세트 내의 소정 비트를 설정하는 단계, 및

상기 소정 비트에 응답하여 상기 제2 서브시스템에 의해 상기 제2 비트 세트 내의 또 다른 비트를 설정하는 단계

를 더 포함하는 방법.
제10항에 있어서,

상기 제1 서브시스템은 신호 처리 시스템인 방법.
제10항에 있어서,

상기 세마포어 비트 내의 제3 비트 세트를 소프트웨어에 연관시키는 단계를 더 포함하는 방법.
제13항에 있어서,

상기 소프트웨어에 연관되는 상기 세마포어 비트 내의 소정 비트를 설정함으로써 상기 소프트웨어와 상기 제1 서브시스템 간에서 통신하는 단계, 및

상기 소정 비트에 응답하여 상기 세마포어 비트 내의 또 다른 비트를 상기 제1 서브시스템에 의해 설정하는 단계

를 더 포함하는 방법.
제13항에 있어서,

상기 제3 비트 세트를 변경하는 것은 상기 소프트웨어에 의해서만 행해질 수 있는 방법.
위성 위치 결정 수신기 내의 서브시스템들 간에서 통신하기 위한 기계-판독가능한 명령어들을 갖는 신호-포함 매체로서,

상기 명령어들은

상기 위성 위치 결정 수신기 내의 제1 서브시스템에 세마포어 비트 내의 제1 비트 세트를 연관시키기 위한 명령어,

제2 서브시스템에 세마포어 비트 내의 제2 비트 세트를 연관시키기 위한 명령어, 및

상기 제1 서브시스템과 상기 제2 서브시스템 간에서 상기 세마포어 비트를 사용하여 통신하기 위한 명령어

를 포함하는 신호-포함 매체.
제16항에 있어서,

상기 제1 서브시스템에 의해 상기 제1 비트 세트 내의 소정 비트를 설정하기 위한 명령어, 및

상기 소정 비트에 응답하여, 상기 제2 서브시스템에 의해 상기 제2 비트 세트 내의 또 다른 비트를 설정하기 위한 명령어

를 더 포함하는 신호-포함 매체.
제16항에 있어서,

상기 세마포어 비트 내의 제3 비트 세트를 소프트웨어에 연관시키기 위한 명령어를 더 포함하는 신호-포함 매체.
제18항에 있어서

상기 소프트웨어에 연관되는 상기 세마포어 비트 내의 소정 비트를 설정함으로써 상기 소프트웨어와 상기 제1 서브시스템 간에서 통신하기 위한 명령어, 및

상기 소정 비트에 응답하여, 상기 세마포어 비트 내의 또 다른 비트를 상기 제1 서브시스템에 의해 설정하기 위한 명령어를

더 포함하는 신호-포함 매체.
제18항에 있어서,

상기 제3 비트 세트를 변경하는 것은 상기 소프트웨어에 의해서만 행해질 수 있는 신호-포함 매체.
위성 위치 결정 수신기에 있어서,

상기 위성 위치 결정 수신기 내에서 위성 위치 결정 신호들을 처리된 위성 신호들로 처리하는 제1 서브시스템,

처리된 위성 위치 결정 신호들을 수신하는 제2 서브시스템, 및

상기 처리된 위성 위치 결정 신호가 상기 제1 서브시스템으로부터 상기 제2 서브시스템으로 전달되게끔 하는 데이터 구조체

를 포함하며,

상기 데이터 구조체는 상기 처리된 위성 신호를 수신하는 제1 순환(circular) 데이터 구조체, 및 상기 처리된 위성 신호를 상기 제2 서브시스템에 이용가능하게끔 하는 제2 순환 데이터 구조체를 포함하는 위성 위치 결정 수신기.
제21항에 있어서,

상기 제1 데이터 구조체 및 상기 제2 데이터 구조체는 복수의 대응하는 데이터 위치를 포함하며, 데이터 위치의 각 쌍은 채널을 형성하는 위성 위치 결정 수신기.
제22항에 있어서,

상기 제1 서브시스템은 상기 제2 서브시스템이 채널과의 관계를 마무리 짓기를 기다린 후에, 상기 제1 서브시스템은 처리된 위성 위치 결정 신호 데이터를 상기 제2 서브시스템에 의해 방금 액세스된 채널 내에 위치시키는 위성 위치 결정 수신기.
제21항에 있어서,

상기 제1 서브시스템 및 상기 제2 서브시스템은 상기 제1 서브시스템이 채널 들 중 어느 하나를 액세스할 때까지 채널들 중 다른 하나를 동시에 액세스하는 위성 위치 결정 수신기.
위성 위치 결정 수신기에 있어서,

신호 입력을 가진 신호 처리 서브시스템,

고속 푸리에 전달(FFT) 서브시스템, 및

상기 FFT 서브시스템으로부터 파라미터를 수신하고, 상기 신호 처리 서브시스템으로의 상기 신호 입력을 조절하고, 발진기에 의해 제어되며 소프트웨어 추적 루프에 의해 증분되는 신호 추적 루프

를 포함하는 위성 위치 결정 수신기.
제25항에 있어서,

상기 소프트웨어 추적 루프는

상기 신호 처리 서브시스템의 상기 신호 입력을 조절하기 위해 상기 파라미터를 사용하는 알고리즘을 더 포함하는 위성 위치 결정 수신기.
제26항에 있어서,

상기 신호 처리 서브시스템으로의 신호 입력을 조절하는 것은 상기 하드웨어 추적 루프를 제어하는 상기 NCO의 동작을 조절하는 상기 소프트웨어 추적 루프에 의해 행해지는 위성 위치 결정 수신기.
위성 위치 결정 수신기에 있어서,

입력 서브시스템,

고속 푸리에 전달(FFT) 서브시스템,

신호 처리 서브시스템, 및

상기 입력 서브시스템, 상기 고속 푸리에 서브시스템, 및 상기 신호 처리 서브시스템 중 적어도 하나는 감소된 전력 상태로 유지시키면서 다른 서브시스템들은 정상 전력으로 동작하게끔 하는 전력 제어 수단

을 포함하는 위성 위치 결정 수신기.
제28항에 있어서,

상기 전력 제어 수단은

상기 FFT 서브시스템에 연관된 감소된 전력 상태를 표시하는 제1 시그널링 비트, 및

상기 신호 처리 서브시스템에 연관된 감소된 전력 상태를 표시하는 제2 시그널링 비트

를 더 포함하는 위성 위치 결정 수신기.
위성 위치 결정 신호의 수신 시에 위성 위치 결정 수신기를 제어하는 방법에 있어서,

상기 위성 위치 결정 신호를 획득하기 위한 탐색 전략을 결정하는 단계,

상기 탐색 전략에 따라 상기 위성 위치 결정 수신기를 구성하는 단계,

상기 위성 위치 결정 신호를 처리하는 단계,

상기 위성 위치 결정 신호의 처리에 연관된 복수의 데이터를 메모리에 주기적으로 저장하는 단계, 및

상기 위성 위치 결정 신호의 처리 및 상기 메모리 내의 상기 복수의 데이터에 기초하여 상기 위성 위치 결정 수신기의 전력 제어를 가능케 하도록 하는 단계

를 포함하는 위성 위치 결정 수신기의 제어 방법.
제30항에 있어서,

상기 저장 단계는 상기 위성 위치 결정 수신기에 연관된 연산 데이터를 매 100ms마다 저장하는 단계를 더 포함하는 방법.
위성 위치 결정 수신기에서의 동기화 방법에 있어서,

수신기에서 위치 결정 신호를 수신하는 단계,

상기 위성 위치 결정 신호 수신기에서 수신된 위치 결정 신호의 샘플들을 서로 상이한 복수의 가설을 도출해 내는 미리 선택된 길이의 무빙 윈도(moving window) 상에서 사전 선택된 범위 내에서 합산하는 단계,

연속 데이터 비트에 걸쳐 선형 엔벨로프의 합으로 복수의 빈들(bins)을 채우는 단계-각각의 빈은 상기 복수의 상이한 가설 중 하나에 연관됨-,

최대 크기를 갖는 상기 빈을 결정하는 단계, 및

상기 수신기가 상기 위성 위치 결정 신호에 동기될 수 있도록 하게 하는 동기화를 위한 비트 위치를 출력하는 단계

를 포함하는 위성 위치 결절 수신기에서의 동기화 방법.
제32항에 있어서,

상기 샘플들은 멀티-포인트 고속 푸리에 변환으로부터의 입력들인 방법.