-
HINTERGRUND DER ERFINDUNG
-
Ausführungsformen der vorliegenden Erfindung betreffen Radaranwendungen, insbesondere eine effiziente Weise zum Verarbeiten von Radarsignalen, die durch mindestens einen Radarsensor, z. B. über mindestens eine Antenne, erhalten werden. In dieser Hinsicht betrifft das Verarbeiten von Radarsignalen insbesondere Radarsignale, die durch einen Sensor oder eine Antenne empfangen werden.
-
Einige Radarvarianten werden in Autos für verschiedene Anwendungen verwendet. Zum Beispiel kann Radar für Totwinkel-Detektion (Einparkhilfe, Fußgängerschutz, Querverkehr), Kollisionsmilderung, Spurwechselunterstützung und adaptive Geschwindigkeitsregelung verwendet werden. Zahlreiche Anwendungsfallszenarien für Radargeräte können in verschiedene Richtungen (z. B. Heck, Seite, Front), variierende Winkel (z. B. Azimut-Richtungswinkel) und/oder verschiedene Distanzen (kurz-, mittel- oder langreichweitig) ausgerichtet sein. Eine adaptive Geschwindigkeitsregelung kann zum Beispiel einen ±18 Grad betragenden Azimut-Richtungswinkel verwenden, wobei das Radarsignal von der Front des Autos emittiert wird, was eine Detektionsreichweite von bis zu mehreren hundert Metern ermöglicht.
-
Eine Radarquelle emittiert ein Signal und ein Sensor detektiert ein zurückgesendetes Signal. Eine Frequenzverschiebung zwischen dem emittierten Signal und dem detektierten Signal (basierend auf z. B. einem sich bewegenden Auto, das das Radarsignal emittiert) kann dazu verwendet werden, Informationen zu erhalten, die auf der Reflexion des emittierten Signals basieren. Eine Frontend-Verarbeitung des durch den Sensor erhaltenen Signals kann eine schnelle Fourier-Transformation (FFT) umfassen, die ein Signalspektrum ergeben kann, d. h. ein über die Frequenz verteiltes Signal. Die Amplitude des Signals kann eine Stärke eines Echos anzeigen, wobei eine Spitze ein Ziel repräsentieren kann, das detektiert werden soll, und kann für eine weitere Verarbeitung verwendet werden, beispielsweise zum Anpassen der Geschwindigkeit des Autos basierend auf einem anderen, vorausfahrenden Auto.
-
Eine Radarverarbeitungsvorrichtung kann verschiedene Ausgabearten bereitstellen, beispielsweise einen Befehl an eine Steuereinheit, ein Objekt oder eine Objektliste, das/die durch die mindestens eine Steuereinheit nachverarbeitet werden soll/sollen, mindestens eine FFT-Spitze, die durch mindestens eine Steuereinheit nachverarbeitet werden soll. Verwenden von FFT-Spitzen ermöglicht ein Hochleistungsnachverarbeiten.
-
Eine konstante Falschalarmzurückweisung (CFAR), die auch als konstante Falschalarmrate bezeichnet wird, ist insbesondere als ein Schwellenverfahren zur FFT-Ergebnisanalyse bekannt, die auf einer Signalleistung basieren kann. CFAR ermöglicht ein Anpassen einer Schwelle, um zu entscheiden, ob das FFT-Signal ein potentielles Ziel anzeigt. CFAR berücksichtigt insbesondere Störpegel, Störechos und Störungen. Mehrere CFAR-Algorithmen sind bekannt. Für Einzelheiten wird auf http://en.wikipedia.org/wiki/Constant_false_alarm_rate verwiesen.
-
CFAR kann als ein Ansatz zum Auswählen von FFT-Spitzen verwendet werden, beispielsweise durch Vergleichen solcher Spitzen mit vordefinierten Schwellen.
-
KURZDARSTELLUNG
-
Eine erste Ausführungsform betrifft eine Radarvorrichtung, die Folgendes umfasst:
- - ein Eingangs-DMA-Modul,
- - mindestens ein Verarbeitungsmodul,
- - ein Ausgangs-DMA-Modul,
- - wobei das Eingangs-DMA-Modul eingerichtet ist zum Zugreifen auf einen Arbeitsspeicher und zum Zuführen von Daten aus dem Arbeitsspeicher zu dem mindestens einen Verarbeitungsmodul,
- - wobei jedes der Verarbeitungsmodule dafür eingerichtet ist, freigeschaltet oder blockiert zu werden,
- - wobei das mindestens eine Verarbeitungsmodul, das freigeschaltet ist, eingerichtet ist zum Verarbeiten von mindestens einem Teil der durch das Eingangs-DMA-Modul zugeführten Daten,
- - wobei das Ausgangs-DMA-Modul eingerichtet ist zum Speichern der Daten, die durch das mindestens eine Verarbeitungsmodul, das freigeschaltet ist, verarbeitet wurden, in dem Arbeitsspeicher.
-
Eine zweite Ausführungsform betrifft ein Verfahren zum Verarbeiten von Daten mittels einer Radarvorrichtung,
- - wobei die Radarvorrichtung Folgendes umfasst:
- - ein Eingangs-DMA-Modul,
- - mindestens ein Verarbeitungsmodul,
- - ein Ausgangs-DMA-Modul,
- - wobei das Verfahren Folgendes umfasst:
- - Zugreifen, über das Eingangs-DMA-Modul, auf einen Arbeitsspeicher und Zuführen von Daten aus dem Arbeitsspeicher zu dem mindestens einen Verarbeitungsmodul,
- - Freischalten oder Blockieren von jedem der Verarbeitungsmodule,
- - Verarbeiten mindestens eines Teils der durch das Eingangs-DMA-Modul zugeführten Daten durch mindestens ein Verarbeitungsmodul, das freigeschaltet ist,
- - Speichern, über das Ausgangs-DMA-Modul, der Daten in dem Arbeitsspeicher, wobei die Daten durch das mindestens eine Verarbeitungsmodul, das freigeschaltet ist, verarbeitet wurden.
-
Eine dritte Ausführungsform betrifft ein Computerprogrammprodukt, das direkt in einen Speicher einer digitalen Verarbeitungsvorrichtung ladbar ist, das Softwarecodeteile zum Durchführen der Schritte des hier beschriebenen Verfahrens umfasst.
-
Figurenliste
-
Ausführungsformen sind unter Bezugnahme auf die Zeichnungen gezeigt und veranschaulicht. Die Zeichnungen dienen dazu, das Grundprinzip zu veranschaulichen, so dass nur für das Verständnis des Grundprinzips notwendige Aspekte veranschaulicht werden. Die Zeichnungen sind nicht maßstabsgetreu. In den Zeichnungen bezeichnen die gleichen Bezugszeichen ähnliche Merkmale.
- 1 zeigt ein beispielhaftes Diagramm, das zwei sich störende Radarsignale umfasst;
- 2 zeigt ein beispielhaftes Diagramm, das an digitalen Radarsignalen durchzuführende Schritte umfasst;
- 3 zeigt einen Auszug aus 2, der ferner den Schritt, dass die HW-Struktur Operationen an den Rohdaten ausführt, veranschaulicht;
- 4 zeigt eine beispielhafte Tabelle, die einige Module und Informationen umfasst, ob jedes der Module für irgendeine der in 3 beschriebenen Operationen ausgewählt ist;
- 5 zeigt ein beispielhaftes Blockdiagramm des Fensterungsmoduls;
- 6 zeigt eine Radarsteuerungseinheit, die mit einem Hochfrequenz(HF)-Frontend verbunden ist, wobei die Radarsteuerungseinheit die HW-Struktur umfasst;
- 7 zeigt ein detaillierteres Ausführungsbeispiel der HW-Struktur;
- 8 zeigt die Struktur von jedem der Puffer, die in der HW-Struktur von 7 angeordnet sind.
-
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN
-
AUSFÜHRUNGSFORMEN
-
Hier beschriebene Beispiele betreffen insbesondere eine Hardware(HW)-Struktur, die insbesondere als ein Hardwarebeschleuniger für Signalverarbeitung in Radarsystemen wirkt. Die Signalverarbeitung kann im Frequenz- und/oder Zeitbereich ausgeführt werden.
-
Radaranwendungen müssen mit Störungen umgehen können. Dies trifft insbesondere auf Automobilradaranwendungen zu. Solche Störungen beeinträchtigen die Detektion von Objekten durch Verringern der Fähigkeit, zwischen Hintergrundrauschen und einem tatsächlichen Ziel zu unterscheiden. Objekte, die nicht korrekt detektiert wurden, können zu falschen Entscheidungen führen, welche insbesondere für Autonomfahranwendungen schädlich sein können.
-
Hier beschriebene Lösungen befähigen die HW-Struktur zum Durchführen von Operationen, die auf Störungsdetektion und -abmilderung ausgerichtet sind. Derartige Operationen können konfigurierbar sei, beispielsweise durch einen Benutzer, und können somit an ein vordefiniertes Anwendungsfallszenarium angepasst werden.
-
Störungen können von externen Elektrogeräten stammen. Diese Art einer Störung kann länger als 1 Chirp dauern. Phasendemodulationstechniken können zum Verringern des Einflusses dieser Art von Störungen verwendet werden.
-
Ein Chirp ist ein gesendetes Signal. Der Chirp kann eine Frequenzhochverschiebung oder eine Frequenzrunterverschiebung (Frequenzrampe) umfassen. Ein „Kästchen“ (Bin) kann insbesondere ein Ergebnis einer FFT-Verarbeitung sein. Eine Eingabe zu einer FFT-Stufe kann aus über einen Analog-Digital-Wandler (ADW) abgetasteten realen Daten oder FFT-Bins von einer vorhergehenden FFT-Stufe (wenn mehrere FFT-Verarbeitungsstufen vonnöten sind) bestehen.
-
Ein „Kästchen“ (Bin) oder Chirp kann sich insbesondere auf mindestens eine Probe, eine Frequenz oder einen Frequenzbereich (beispielsweise eine Frequenzrampe) beziehen, die/der mit einem potentiellen Ziel (d. h. mindestens einem potentiellen Ziel) assoziiert sein könnte.
-
Auch kann es Störungen von externen Radarsystemen geben: Diese Art von Störungen kann auf eine Dauer, die weniger als 1 Chirp dauert, zeitlich beschränkt sein. Das externe Radarsystem kann sich insbesondere dicht an dem tatsächlichen Radarsignal befinden und somit einen signifikanten Einfluss haben.
-
1 zeigt ein beispielhaftes Diagramm, das ein Radarsignal 101 mit zwei von einem Sender eines Radarsystems gesendeten Chirps (hier: Rampen) aufweist. Ein Signal 102 ist eine Reflexion des Radarsignals 101, wie es von einem Empfänger dieses Radarsystems (ohne Störungen von einem weiteren Radarsignal) detektiert wird.
-
Ein Signal 103 zeigt zwei Chirps eines anderen Radarsenders (eines unterschiedlichen Radarsystems), das das Radarsignal 101 stören kann.
-
Dieses störende Radarsignal 103 kann zu dem reflektierten Radarsignal 102 beitragen und somit die Gesamtleistungsfähigkeit des das Radarsignal 101 emittierenden Radarsystems verschlechtern. Solche Verschlechterung kann eine Zunahme des Hintergrundrauschpegels umfassen, wodurch zu detektierende Objekte verborgen werden können. Beispielsweise kann das Störsignal 103 auf eine Zwischenfrequenz (ZF) des Signals 101 fallen, was zu (unerwünschten) Spitzen in dem empfangenen Gesamtsignal führen kann.
-
Es gibt bekannte Verarbeitungsansätze zum Handhaben solcher Störungen: Das empfangene Signal (umfassend die Störung eines von einem unterschiedlichen Sender stammenden reflektierten Radarsignals) kann abgetastet (d. h. analog-digital-gewandelt) werden und die Abtastungen können im Zeitbereich und/oder dem Frequenzbereich gefiltert werden.
-
Somit können bekannte Stördetektions- und -abmilderungsansätze durch die hier beschriebenen Beispiele verwendet werden. Solche Ansätze können FFT- und Invers-FFT-Algorithmen verwenden.
-
Eine hier bereitgestellte beispielhafte Lösung nutzt insbesondere die HW-Struktur (ein Stück Hardware oder mehrere Stücke Hardware), die einige konfigurierbare Module aufweist. Jedes Modul kann die Fähigkeit aufweisen, mindestens eine der Folgenden auszuführen:
- - eine schnelle Fourier-Transformation (FFT);
- - eine inverse FFT (iFFT);
- - eine Fenster-Operation, die eine vordefinierte (d. h. benutzerdefinierte) Koeffiziententabelle verwendet, z. B. kombiniert mit Besonderheiten für Stördetektion und/oder -abmilderung;
- - eine Vergleichsoperation zwischen einer Signalleistung und einer Referenzleistung;
- - eine Speicherungsoperation zum Speichern des Ergebnisses in einem Arbeitsspeicher z. B. einem Register;
- - eine selektive Nullsetzungsoperation eines Signals, wobei die selektive Nullsetzungsoperation auf einem Eingangsregister basieren kann.
-
Zusätzlich ist eine Sequenzieroperation (z. B. bereitgestellt durch einen Sequenzierer) vorgesehen zum Laden einer Konfiguration aus einem Speicher, wobei die Konfiguration einige Schritte oder Operationen umfassen kann, die durch eine konfigurierte Auswahl der Module durchgeführt wird.
-
Es sei angemerkt, dass die Sequenzieroperation gewisse Module (und die durch solche Module gelieferte Operation(en)) verwenden oder umgehen (z. B. auswählen) kann. Auch kann die Sequenzieroperation die einigen Module iterativ verwenden, z. B. bis eine Abbruchbedingung erfüllt ist.
-
Basierend auf einer solchen Sequenzieroperation können die Module auf eine flexible Weise genutzt werden, wobei jedes Modul (mindestens) eine der oben beschriebenen Operationen (wiederholt oder einfach) ausführen kann.
-
Vorteilhafterweise befähigt die HW-Struktur eine effiziente Beschleunigung von an Radardaten (d. h. empfangenen und optional vorverarbeiteten Radarsignalen) auszuführenden Operationen, um z. B. den schädlichen Einfluss von Störungen zu verringern (auszulöschen oder abzumildern).
-
In einem beispielhaften Szenarium können die folgenden Module verwendet werden:
- - ein FFT-Modul,
- - ein Signalisierungs-Schwellen-Modul, das z. B. CFAR und/oder einfaches Schwelleneinsetzen ausführt,
- - ein Fensterungsmodul, das in der Lage ist, FFT und iFFT durchzuführen.
-
Dies ermöglicht Durchführen von FFT-Operationen, Modifizieren von Signalen im Frequenzbereich (d. h. Filtern durch Entfernen von Spitzen) und Ausführen von iFFT-Operationen zum Rücktransformieren der modifizierten Signale in den Zeitbereich. Ein Nachfolgeschritt kann eine mehrdimensionale FFT-Verarbeitung sein.
-
2 zeigt ein beispielhaftes Diagramm, das an digitalen Radarsignalen durchzuführende Schritte umfasst;
-
In einem Schritt 201 wird das Radarrohsignal in einem Arbeitsspeicher gespeichert.
-
In einem nächsten Schritt 202 werden Operationen der HW-Struktur an den gespeicherten Rohdaten durchgeführt. In einem Nachfolgeschritt 203 werden die modifizierten Rohdaten in dem Arbeitsspeicher (oder einem unterschiedlichen Arbeitsspeicher) gespeichert und in einem nächsten Schritt 204 wird eine mehrdimensionale FFT-Verarbeitung durchgeführt. Danach (in 2 nicht gezeigt) kann Nach-FFT-Verarbeitung Ziele (Objekte) aufdecken, klassifizieren und bestätigen.
-
3 zeigt die Schritte 202 von 2 im Detail.
-
In einem Schritt 303 wird eine FFT an den Rohdaten ausgeführt, die in Schritt 201 in dem Arbeitsspeicher gespeichert wurden. In einem Nachfolgeschritt 302 wird eine Signalschwelleneinsetzung an den in Schritt 301 erhaltenen FFT-Daten durchgeführt. Dies erlaubt nur Berücksichtigung von FFT-Ergebnissen, die unterhalb einer Schwelle (d. h. zum Maskieren von unerwünschten Spitzen) liegen.
-
In einem Schritt 303 werden die Ergebnisse von Schritt 302 von den in dem Schritt 301 erhaltenen FFT-Daten subtrahiert und in einem Schritt 304 wird Schwelleneinsetzung an den Ergebnissen von Schritt 303 durchgeführt, um zu bestimmen, welche der Ergebnisse sich über einer vordefinierten Schwelle befinden. In einem Nachfolgeschritt 305 werden die Ergebnisse von Schritt 304 über eine iFFT transformiert und als modifizierte Rohdaten in dem Schritt 203 gespeichert.
-
4 zeigt eine beispielhafte Tabelle, die einige Module und Informationen umfasst, welche der Module für irgendeine der oben beschriebenen Operationen 301 bis 305 ausgewählt sind: Die Module sind die folgenden:
- (a) ein Eingangs-DMA-Modul 401: Das Eingangs-DMA-Modul erlaubt Zugreifen auf die in dem Arbeitsspeicher gespeicherten Rohdaten über direkten Speicherzugriff (DMA).
- (b) Ein Fensterungsmodul 402: Das Fensterungsmodul stellt Mathematik einer Fensterungsfunktion bereit, welche insbesondere eine reale oder komplexe Multiplikation zwischen Eingangsoperanden und Fensterkoeffizienten durchführt.
- (c) Ein FFT/iFFT-Modul 403: Das FFT/iFFT-Modul erlaubt Ausführen von entweder einer FFT- oder einer iFFT-Operation. Es kann konfiguriert werden zum Durchführen der FFT oder der iFFT.
- (d) Ein Signalleistungsmodul 404: Das Signalleistungsmodul bestimmt eine (z. B. mathematische) Repräsentation einer Signalleistung.
- (e) Ein Schwelleneinsetzmodul 405: Das Schwelleneinsetzmodul ist fähig zum Durchführen einer Schwellenoperation (Vergleich) und Bereitstellen eines Ergebnisses einer solchen Schwellenoperation. Es kann eine CFAR-Operation und/oder eine einfache Schwellenoperation ausführen.
- (f) Ein Bin-Ablehnungsmodul 406: Das Bin-Ablehnungsmodul ist fähig zum Nullen einer Auswahl der Daten auf eine systematische Weise oder auf Grundlage des durch das Schwelleneinsetzmodul 405 vorgenommenen Vergleichs.
- (g) Ein Formatiermodul 407: Das Formatiermodul ist fähig zum Ausführen einer vordefinierten Operation, z. B. einer Multiplikation mit -1.
- (h) Ein Vektoradditionsmodul 408: Das Vektoradditionsmodul führt eine Additionsoperation von zwei Vektoren aus (umfassend komplexe oder reale Elemente). Beispielsweise können Komponenten von realen Elementen eine Signalleistung von FFT-Ergebnissen sein. Somit erlaubt eine Vektoraddition über mehrere Antennen hinweg nach einer Zweitstufen-FFT Berechnen einer Entfernungs-Doppler-Kartierung, die aus nicht-kohärenten Integrationen erstellt wird.
- (i) Ein Ausgangs-DMA-Modul 409: Das Ausgangs-DMA-Modul erlaubt Schreiben von Ergebnissen von Berechnungen in den Arbeitsspeicher über DMA.
-
Es sei angemerkt, dass ein Modul derart aufgefasst werden kann, dass es mehr als eine Operation abdeckt. Da Modul kann insbesondere flexibel konfigurierbar sein, um Auswählen von einer von einigen Operationen zu erlauben. Beispielsweise kann die Operation des Formatiermoduls 407 in dem Fensterungsmodul 402 implementiert sein.
-
Die in 4 gezeigte Tabelle definiert somit die Aktivitäten der Module für die verschiedenen Schritte 301 bis 305 folgendermaßen:
- Schritt 301: Das Eingangs-DMA-Modul 401, das FFT-/iFFT-Modul 403 und das Ausgangs-DMA-Modul 409 sind aktiv (EIN). Die übrigen Module sind inaktiv (AUS). Das Eingangs-DMA-Modul 401 erhält die Rohdaten. Das FFT-/iFFT-Modul 403 befindet sich in dem FFT-Modus und das Ausgangs-DMA-Modul 409 schreibt FFT-Ergebnisse, insbesondere ohne Verwendung der Fensterungsfunktion vor der FFT.
- Schritt 302: Das Eingangs-DMA-Modul 401, das Signalleistungsmodul 404, das Schwelleneinsetzmodul 405, das Bin-Ablehnungsmodul 406, das Formatiermodul 407 und das Ausgangs-DMA-Modul 409 sind aktiv (EIN). Die übrigen Module sind inaktiv (AUS). Das Eingangs-DMA-Modul 401 erhält die FFT-Ergebnisse. Das Signalleistungsmodul 404 berechnet eine Leistung des Eingangssignals, das Schwelleneinsetzmodul 405 vergleicht den Leistungspegel des Eingangssignals mit einer vordefinierten Schwelle. Dann stellt das Bin-Ablehnungsmodul 406 die Leistungspegel, die die Schwelle überschreiten, auf 0 ein. Das Formatiermodul 407 skaliert die von dem Bin-Ablehnungsmodul 406 erhaltenen Ergebnisse neu. Das Ausgangs-DMA-Modul 409 schreibt die skalierten Ergebnisse in den Speicher.
- Schritt 303: Das Eingangs-DMA-Modul 401, das Vektoradditionsmodul 408 und das Ausgangs-DMA-Modul 409 sind aktiv (EIN). Die übrigen Module sind inaktiv (AUS). Das Eingangs-DMA-Modul 401 erhält das Hintergrundrauschsignal vom Schritt 302 und die FFT-Ergebnisse vom Schritt 301. Das Vektoradditionsmodul nimmt die Subtraktion der Ergebnisse von Schritten 302 und 301 vor. Das Ergebnis der Subtraktion wird durch das Ausgangs-DMA-Modul 409 gespeichert.
- Schritt 304: Das Eingangs-DMA-Modul 401, das Signalleistungsmodul 404, das Schwelleneinsetzmodul 405, das Bin-Ablehnungsmodul 406 und das Ausgangs-DMA-Modul 409 sind aktiv (EIN). Die übrigen Module sind inaktiv (AUS). Somit werden die FFT-Bins mit einer eine Schwelle überschreitenden Amplitude auf 0 gesetzt. Dies mildert Störungen vorteilhafterweise ab. Das Eingangs-DMA-Modul 401 erhält die FFT-Ergebnisse von Schritt 304, die Module 404, 405 und 406 verarbeiten die FFT-Ergebnisse (siehe Schritt 302 für eine detailliertere Beschreibung hinsichtlich der Module 404, 405 und 406) und das Ausgangs-DMA-Modul 409 schreibt ein korrigiertes Signal.
- Schritt 305: Das Eingangs-DMA-Modul 401, das Fensterungsmodul 402, das FFT-/iFFT-Modul 403 und das Ausgangs-DMA-Modul 409 sind aktiv (EIN). Die übrigen Module sind inaktiv (AUS). Das Eingangs-DMA-Modul 401 erhält das korrigierte Signal von dem Schritt 304. Das Fensterungsmodul 402 liefert eine Fensterung für die iFFT-Operation, welche durch das FFT-/iFFT-Modul 403 ausgeführt wird, welches in dem iFFT-Modus betrieben wird. Das Ausgangs-DMA-Modul 409 schreibt die Rohdaten.
-
Somit erlaubt es die HW-Struktur, die oben erwähnten Module flexibel freizuschalten oder zu blockieren. Eine Kombination von aktiven Modulen erlaubt Ausführen einer Menge von Operationen an Radardaten, insbesondere an Rohdaten. Solche Radardaten können in einem Arbeitsspeicher gespeichert werden, auf den flexibel zugegriffen und der flexibel von der HW-Struktur modifiziert werden kann. Somit können ausgewählte Teile des Arbeitsspeichers auf zeiteffiziente Weise aktualisiert (modifiziert) werden.
-
Ein weiterer Vorteil besteht darin, dass Kombinationen von Modulen, die eine vorbestimmte Aufgabe durchführen (umfassend mindestens eine Operation), weitestgehend unabhängig von einem externen Prozessor sein können, der an den (modifizierten) Rohdaten arbeitet. Somit kann die Verarbeitungsbelastung effizient zu der hiermit vorgeschlagenen Kette von Modulen verschoben werden.
-
5 zeigt das Fensterungsmodul 402 im Detail. Auf Daten 501 vom Arbeitsspeicher kann über das Eingangs-DMA-Modul 401 wie oben beschrieben zugegriffen werden und können über einen Aufgabenverteiler 511 an eine temporäre Ablage 502, einen Multiplizierer 503 und/oder eine Fensterungskoeffizientenablage 509 zugeführt werden.
-
Der Multiplizierer 503 führt eine Multiplikation mit „-1“ aus, wodurch ein realer Operand zu rein imaginären Daten wird. Die Fenstertabelle 504 umfasst ein Fensterungstabellenzeigerinkrement und eine Fensterungstabelle, d. h., dass jedes Mal, wenn ein neuer Operand eingelesen wird, der Zeiger inkrementiert wird und unter Verwendung dieses neuen Zeigers ein Fensterkoeffizient aus der Tabelle ausgelesen wird.
-
Der Ausgang des Multiplizierers 503, der Ausgang der Fensterungskoeffizientenablage 509 und der Ausgang der Fenstertabelle 504 sind jeweils mit einem Eingang eines Multiplexers 505 verbunden. Der Multiplexer 505 kann somit mittels eines Modusauswahlsignals 507 an seinem Ausgang entweder die Ausgabe des Multiplizierers 503, die Ausgabe der Fensterungskoeffizientenablage 509 oder die Ausgabe der Fensterungstabelle 504 liefern.
-
Der Ausgang des Multiplexers 505 und der temporären Ablage 502 sind jeweils mit einer Fensterungs-Engine 506 verbunden.
-
Die Fensterungs-Engine 506 führt eine Operation an ihren Eingaben aus, insbesondere eine Skalarmultiplikation (von Realteilen und/oder Imaginärteilen) und sie kann ein Leistungsdichtespektrum (z. B. gefensterte Abtastungen) an das FFT-/iFFT-Modul 403 liefern. Über ein Modusauswahlsignal 508 kann das FFT-/iFFT-Modul 403 entweder in dem FFT-Modus oder in dem iFFT-Modus betrieben werden.
-
Das Modusauswahlsignal 507 wird von einem Sequenzierer 512 geliefert, welcher auch das Modusauswahlsignal 508 liefert. Das Modusauswahlsignal 507 wird auch an den Aufgabenverteiler 511 übertragen, um den Datenfluss 501 zu einem/einer beliebigen der temporären Ablage 502, dem Multiplizierer 503 und/oder der Fensterungskoeffizientenablage 509 zu steuern.
-
Die Einheiten 502 bis 506, 509 und 511 sind Teil des Fensterungsmoduls 402. Die durch das Fensterungsmodul 402 ausgeführten Operationen können auf alle FFT-Bins oder auf eine Auswahl von FFT-Bins angewandt werden.
-
Abhängig von den Modusauswahlsignalen 507 und 508, führen somit das Fensterungsmodul 402 und das FFT-/iFFT-Modul 403 eine der folgenden Operationen aus:
- - eine FFT an gefensterten Exemplaren unter Verwendung von Fensterungskoeffizienten aus einer vordefinierten Tabelle: das Modusauswahlsignal 508 wählt aus, dass das FFT-/iFFT-Modul 403 in dem FFT-Modus betrieben wird und das Modusauswahlsignal 507 wählt den Fensterungskoeffizienten aus der Fenstertabelle 504 aus;
- - eine FFT an vorberechneten Fensterungskoeffizienten: das Modusauswahlsignal 508 wählt aus, dass das FFT-/iFFT-Modul 403 in dem FFT-Modus betrieben wird und das Modusauswahlsignal 507 wählt die Fensterungskoeffizientenablage 509 als Eingabe für Fensterungskoeffizienten aus (basierend auf den Daten 501); die durch die Fensterungskoeffizientenablage 509 gelieferten Fensterungskoeffizienten können an jedem geraden Lesezugriff gelesenen Daten 501 entsprechen; zusätzlich liefert die temporäre Ablage 502 an jedem ungeraden Lesezugriff gelesene Daten 501 von dem Eingangs-DMA-Modul 401;
- - eine Autokorrelation eines Signals: in diesem Fall wählt das Modusauswahlsignal 508 den FFT-Modus und das Modusauswahlsignal 507 wählt durch den Multiplizierer 503, welcher jedes Exemplar mit „-1“ multipliziert, gelieferte Fensterungskoeffizienten aus; diese Fensterungskoeffizienten entsprechen an jedem geraden Lesezugriff gelesenen Daten 501 von dem Eingangs-DMA-Modul 401; zusätzlich liefert die temporäre Ablage 502 an jedem ungeraden Lesezugriff gelesene Daten 501 von dem Eingangs-DMA-Modul 401;
- - eine inverse FFT an gefensterten Exemplaren mit Fensterungskoeffizienten von der Fenstertabelle 504: das Modusauswahlsignal 508 wählt den iFFT-Modus aus und das Modusauswahlsignal 507 wählt die Fenstertabelle 504 dafür aus, die Ausgabe des Multiplexers 505 zu werden.
-
Der Aufgabenverteiler 511 kann insbesondere gewährleisten, dass Teile der Daten 501 einem beliebigen aus der temporären Ablage 502, dem Multiplizierer 503 und/oder der Fensterungskoeffizientenablage 509 zugeführt werden. Eine derartige Auswahl kann z. B. auf gerade/ungerade Daten oder eine beliebige andere deterministische oder willkürliche Auswahl ausgerichtet sein.
-
Der Sequenzierer 512 steuert den Multiplexer 505, das FFT-/iFFT-Modul 403 und den Aufgabenverteiler 511 über die Modusauswahlsignale 507 und 508.
-
6 zeigt eine Radarsteuerungseinheit 601, die mit einem Hochfrequenz(HF)-Frontend 615 verbunden ist. Die Radarsteuerungseinheit 601 umfasst eine HW-Struktur 602, einen (Radar-) Arbeitsspeicher 603, einen Prozessor 604 (oder Mikrocontroller) und einen Sequenzierer 605. Die HW-Struktur 602 greift (z. B. über DMA) auf den Arbeitsspeicher 603 zu, um Daten zu erhalten, wie durch den Pfeil 606 angedeutet ist. Auch kann die HW-Struktur 602 einige Ausgangspfade (durch einen Pfeil 607 angedeutet) verwenden, um (verarbeitete) Daten in den Arbeitsspeicher 603 zu schreiben (insbesondere an verschiedene Orte des Arbeitsspeichers 603). Zusätzlich umfasst das HF-Frontend 615 einen Analog-Digital-Wandler (ADW) 616, der Radardaten an die HW-Struktur liefert (durch einen Pfeil 617 angedeutet).
-
Der Prozessor 604 greift auf Daten aus dem Arbeitsspeicher 603 zu (durch einen Pfeil 608 angedeutet). Auch sendet der Prozessor Konfigurationsinformationen 609 an den Sequenzierer 605 und der Sequenzierer konfiguriert somit über Konfigurationsinformationen 610 die HW-Struktur, d. h. bestimmt, welches Modul der HW-Struktur 602 aktiviert wird und welches nicht aktiviert wird.
-
Eine Option besteht darin, dass der Prozessor 604 über die Konfigurationsinformationen 609 konfigurationsverlinkte Listen liefert, die durch den Sequenzierer 605 verwendet werden können, um die Module der HW-Struktur 602 aufzusetzen. Somit ist die Hardwarestruktur, wie vorgeschlagen, in der Lage, sequentielle Berechnungsschritte durchzuführen, ohne einen anderen Prozessor zu involvieren.
-
Der Sequenzierer 605 kann als ein Stück Hardware realisiert sein, das Konfigurationswerte (erhalten durch die konfigurationsverlinkten Listen oder direkt von dem Prozessor 604) in Konfigurationsregister der HW-Struktur 602 schreibt.
-
Auch kann der Sequenzierer 605 dafür eingerichtet sein, die Konfiguration nach einem vorbestimmten Zeitraum oder auslöserbasiert zu aktualisieren, z. B. eine nächste von der HW-Struktur 602 auszuführende Vorverarbeitungsstufe.
-
7 zeigt die HW-Struktur 602 im Detail. In dem Beispiel von 7 umfasst die HW-Struktur das Eingangs-DMA-Modul 401, das FFT-/iFFT-Modul 403, das Ausgangs-DMA-Modul 409 und zwei zusätzliche Module 701 und 702. Insbesondere können diese Module 701 und 702 flexibel (ab-)gewählt werden; mindestens eines der Module 701, 702 kann umgangen werden. Optional kann auch das FFT-/iFFT-Modul 403 umgangen werden.
-
Die Daten 606 aus dem Arbeitsspeicher 603 und die Daten 617 von dem HF-Frontend 615 sind durch das Eingangs-DMA-Modul 401 zugreifbar. Nach dem Eingangs-DMA-Modul 401 werden die Operationen des Moduls 701 ausgeführt. Das FFT/iFFT-Modul 403 folgt: Auf das FFT-/iFFT-Modul 403 nachfolgend ist das Modul 702, welches verarbeitete Daten an das Ausgangs-DMA-Modul 409 liefert. Das Ausgangs-DMA-Modul 409 schreibt Daten 607 in den Arbeitsspeicher 603.
-
Die Kommunikation zwischen dem Eingangs-DMA-Modul 401 und dem Modul 701 kann über einen Puffer 703 erreicht werden. Auch kann die Kommunikation zwischen dem FFT-/iFFT-Modul 403 und dem Modul 702 kann über einen Puffer 704 erreicht werden.
-
Jedes der Module 401, 701, 403, 702 und 409 weist ein Register 705 bis 709 auf, welche durch den Sequenzierer 605 konfiguriert und/oder aktualisiert werden können. Eine Aktualisierung kann ausgeführt werden, sobald der letzte Operand aus dem Arbeitsspeicher 603 ausgelesen und durch die Module der HW-Struktur 602 verarbeitet wurde. Die Module (über die Register 705 bis 709) können insbesondere dafür konfigurierbar sein, umgangen zu werden. Eine Option besteht darin, dass zumindest das Eingangs-DMA-Modul 401 und das Ausgangs-DMA-Modul 409 nicht umgangen werden. Eine weitere Option besteht darin, dass zumindest das Eingangs-DMA-Modul 401, das FFT-/iFFT-Modul 403 und das Ausgangs-DMA-Modul 409 nicht umgangen werden.
-
Somit erlaubt die HW-Struktur 602 über seine Module 701, 403, 702 Daten, die zuvor in den Arbeitsspeicher 603 geschrieben wurden, neu zu zirkulieren und neu zu verarbeiten.
-
8 zeigt die Struktur von jedem der Puffer 703 und 704, aufweisend eine Streaming-Engine 801, welche mit zweite Arbeitsspeicherpuffern 802 und 803 verbunden ist; Die Streaming-Engine 801 erlaubt es somit, in einen der Arbeitsspeicherpuffer 802, 803 zu schreiben, während aus dem jeweils anderen Arbeitsspeicherpuffer 803, 802 gelesen wird (oder umgekehrt).
-
Somit können die Puffer 703, 704 jeweils ein Doppel-Ping-Pong-Pufferschema ermöglichen.
- (i) Die Streaming-Engine 801 des Puffers 703 erlaubt es dem Eingangs-DMA-Modul 401, effizient einen Parameter oder Operanden an das Modul 701 durchzureichen.
- (ii) Dementsprechend erlaubt es die Streaming-Engine des Puffers 704 dem FFT-/iFFT-Modul 403, effizient einen Parameter oder Operanden an das Modul 702 zu liefern.
-
Die Doppel-Arbeitsspeicherpuffer 802, 803 ermöglichen ein Ping-Pong-Pufferschema, wobei sich einer der Arbeitsspeicherpuffer in einem Füll-Modus befindet und sich einer der Arbeitsspeicherpuffer in einem Entfüll-Modus befindet.
-
Die Streaming-Engine 801 kann durch den Sequenzierer 605 konfiguriert werden. Die Streaming-Engine steuert die Arbeitsspeicherpuffer 802, 803 und stellt sicher, dass die Module mit Daten versorgt werden (d. h. „beschäftigt sind“).
-
Es sei angemerkt, dass das Eingangs-DMA-Modul 401 ebenfalls durch den Sequenzierer 605 konfiguriert werden kann. Das Eingangs-DMA-Modul 401 kann flexibel konfiguriert werden, um auf den Arbeitsspeicher 603 zuzugreifen. Dies kann durch Konfigurieren einer Basisadresse, eines Adresseninkrements, eines Schleifeninkrements und/oder eines Schleifenzählers erreicht werden, z. B. pro Dimension von Operanden (Entfernungs-Doppler und Antenne). Somit kann das Eingangs-DMA-Modul 401 z. B. konfiguriert werden zum Auslesen von Operanden aus dem Arbeitsspeicher 603 über eine Entfernung, eine Doppler-Dimension und/oder ein Antennendimension hinweg. Die Operanden können insbesondere in der für den Verarbeitungsschritt nötigen Dimension und/oder Sequenz ausgelesen werden. Beispielsweise kann ein gesamter Datenwürfel oder ein Teil des Datenwürfels ausgelesen werden. Solch ein Teil kann mindestens eine Scheibe des Datenwürfels umfassen.
-
Ein Radardatenwürfel stellt einen intuitiven Weg zum Repräsentieren von Radarverarbeitung als eine Funktion von Raum und Zeit dar. Der Radardatenwürfel kann als ein dreidimensionaler Block aufgefasst werden, wobei die Radarantworten eines einzigen Pulses entlang einer ersten Achse, Antworten von zusätzlichen Empfängerelementen entlang einer zweiten Achse und eine Sammlung der Antworten von mehreren Pulsen entlang einer dritten Achse dargestellt werden (siehe beispielsweise https://de.mathworks.com/company/newsletters/articles/building-and-processing-a-radar-data-cube.html).
-
Jedes der Module 701 und 702 kann einige Ausführungseinheiten aufweisen, welche an den Eingangsdaten (Signal) und/oder an einer Signalleistung der Eingangsdaten operieren können. Es kann Ausführungseinheiten geben, die zum Durchführen von komplexen Operationen verschaltet sind, wie etwa Fensterung, so dass Ergebnisse von solcher Fensterung an ein Bin-Ablehnungsmodul übertragen werden können. Auch können die Module FIFO-Puffer mit DMA aufweisen. Die Ausgangs-FIFO-Puffer können dieselbe Breite wie der Arbeitsspeicher aufweisen, was insbesondere vorteilhaft ist, wenn ECC-Zugriff angewandt wird. Die Ausführungseinheiten der Module 701, 702 können eingerichtet sein zum Bereitstellen von serieller und/oder gleichzeitiger Verarbeitung, auf Grundlage der von dem jeweiligen Puffer 703, 704 gelieferten Ausgangsdaten.
-
Somit erlaubt die präsentierte Lösung insbesondere flexibles Konfigurieren der HW-Struktur, wodurch Module der HW-Struktur freigeschaltet/blockiert werden. Die HW-Struktur kann dann komplexe (Radarverarbeitungs-) Operationen ausführen, indem diese HW-Struktur in identischen oder unterschiedlichen Konfigurationen wiederholt verwendet wird. Die Daten werden durch die HW-Struktur über DMA-Zugriff auf einen Arbeitsspeicher verarbeitet. Somit können Daten neu durch die HW-Struktur zirkuliert werden, wobei die HW-Struktur mit jedem Zyklus unterschiedliche Operationen liefern und die berechneten Ergebnisse in dem Arbeitsspeicher speichern kann.
-
Ein Beispiel für Nutzung der HW-Struktur in einer flexiblen Weise ist die Operation „Subtraktion von zwei Signalen“. Anstatt ein Vektorsubtraktionsmodul zu haben, können das Formatiermodul und das Vektoradditionsmodul verwendet werden. Das Formatiermodul führt eine Multiplikation mit „-1“ aus und das Vektoradditionsmodul trägt eine Addition bei, was kombiniert zu einer Subtraktion führt. Eine Option besteht auch darin, dass das Fensterungsmodul verwendet wird, welches auch die Operation Multiplikation mit „-1“ bereitstellen kann.
-
Die hier vorgeschlagenen Beispiele können insbesondere auf wenigstens einer der folgenden Lösungen basieren. Insbesondere könnten Kombinationen der folgenden Merkmale benutzt werden, um ein gewünschtes Ergebnis zu erreichen. Die Merkmale des Verfahrens könnten mit einem oder mehreren beliebigen Merkmalen der Vorrichtung, der Einrichtung oder des Systems kombiniert werden oder umgekehrt.
-
Eine Radarvorrichtung wird vorgeschlagen, wobei die Radarvorrichtung Folgendes umfasst:
- - ein Eingangs-DMA-Modul,
- - mindestens ein Verarbeitungsmodul,
- - ein Ausgangs-DMA-Modul,
- - wobei das Eingangs-DMA-Modul eingerichtet ist zum Zugreifen auf einen Arbeitsspeicher und zum Zuführen von Daten aus dem Arbeitsspeicher zu dem mindestens einen Verarbeitungsmodul,
- - wobei jedes der Verarbeitungsmodule dafür eingerichtet ist, freigeschaltet oder blockiert zu werden,
- - wobei das mindestens eine Verarbeitungsmodul, das freigeschaltet ist, eingerichtet ist zum Verarbeiten von mindestens einem Teil der durch das Eingangs-DMA-Modul zugeführten Daten,
- - wobei das Ausgangs-DMA-Modul eingerichtet ist zum Speichern der Daten, die durch das mindestens eine Verarbeitungsmodul, das freigeschaltet ist, verarbeitet wurden, in dem Arbeitsspeicher.
-
Diese Radarvorrichtung wird auch als eine Hardware(HW)-Struktur bezeichnet.
-
Operanden für die aktiven Verarbeitungsmodule können über das Eingangs-DMA-Modul und das Ausgangs-DMA-Modul erhalten werden.
-
Somit erlaubt die hier vorgeschlagene Radarvorrichtung Verwendung einer konfigurierbaren Hardware auf eine flexible Weise.
-
Bei einer Ausführungsform ist mindestens eines der Verarbeitungsmodule ein FFT-Modul.
-
Bei einer Ausführungsform ist mindestens eines der Verarbeitungsmodule ein FFT-/iFFT-Modul, welches in einem FFT-Modus oder in einem iFFT-Modus betrieben werden kann.
-
Somit kann komplexe Signalmanipulation durch Verwendung des FFT-/iFFT-Moduls erreicht werden, so dass die Radarvorrichtung für Hochleistungs-Störungsdetektions- und -abmilderungszwecke verwendet werden kann.
-
Bei einer Ausführungsform sind das Eingangs-DMA-Modul, das mindestens eine Verarbeitungsmodul und das Ausgangs-DMA-Modul durch einen Sequenzierer konfigurierbar.
-
Bei einer Ausführungsform wird das mindestens eine der Verarbeitungsmodule durch den Sequenzierer freigeschaltet.
-
Bei einer Ausführungsform umfassen das Eingangs-DMA-Modul, das mindestens eine Verarbeitungsmodul und das Ausgangs-DMA-Modul ein Register, das durch einen Sequenzierer konfigurierbar ist.
-
Bei einer Ausführungsform ist der Sequenzierer eingerichtet zum Erhalten von mindestens einer Konfigurationsliste von einer Verarbeitungseinheit oder aus dem Arbeitsspeicher, wobei die mindestens eine Konfigurationsliste Konfigurationsdaten zum Konfigurieren des Eingangs-DMA-Moduls, des mindestens einen Verarbeitungsmoduls und des Ausgangs-DMA-Moduls enthält.
-
Somit kann der Sequenzierer die Konfigurationsliste nutzen zum Konfigurieren der Module der HW-Struktur für eine vorgegebene Berechnungsstufe und zum Verwenden einer Folgekonfiguration für eine nachfolgende Berechnungsstufe (unter Verwendung derselben HW-Struktur), bis die Konfiguration der Konfigurationsliste verarbeitet ist.
-
Somit ist die durch die Radarvorrichtung bereitgestellte Kreisverarbeitung, welche bei jeder Verarbeitungsstufe den Einträgen der Konfigurationsliste folgend anders konfiguriert werden kann, ein effizienter operationsbasierter Ansatz, der eine Berechnungsstufe nach der anderen ausführt, wodurch der Arbeitsspeicher als eine Zwischenablage verwendet wird. Vorteilhafterweise ist keine Werkzeugkette zum Erzeugen von Programmcode (Assembler, Linker, Compiler) erforderlich, da die Module der HW-Struktur flexibel konfiguriert werden können, vordefinierte Operationen auszuführen.
-
Dieser Ansatz erlaubt somit Ausführen von komplexen Operationen an mindestens einer Menge von Radardaten (z. B. einem Vektor). Der Vektor kann z. B. einem Bin einer Rampe von Datenabtastungen entsprechen, insbesondere analog-digital-gewandelte Abtastungen oder Ergebnisse von FFT-Verarbeitung.
-
Bei einer Ausführungsform ist das Ausgangs-DMA-Modul eingerichtet zum Schreiben von Daten in einem nativen Format in den Arbeitsspeicher.
-
Eine Option besteht insbesondere darin, dass das Ausgangs-DMA-Modul das native Format eines Fehlerkorrekturcodes ECC (Error Correction Code) verwendet. Dies ist für die Gesamtleistungsfähigkeit hinsichtlich Lese-/Modifizier-/Schreib-Operationen förderlich. Das native Format kann durch Verwendung eines FIFO-Puffers erzielt werden, der gefüllt wird bis die volle Busbreite einer Operation erreicht wird. Somit führt die Operation vorwiegend volle Lese-/Modifizier-/Schreib-Zugriffe aus, anstatt einer Verwendung von z. B. einer auf 32 Bit ausgelegten Leseoperation, die nur 3 Bit ergibt.
-
Eine Option besteht darin, gleichzeitig mehrere Arten von Ergebnissen zu erzeugen, indem mehrere Ausgangs-DMA-Einheiten mit unabhängigen FIFO-Puffern vorgesehen werden.
-
Bei einer Ausführungsform ist das Ausgangs-DMA-Modul eingerichtet zum Schreiben in unterschiedliche Bereiche des Arbeitsspeichers.
-
Beispielsweise kann das Ausgangs-DMA-Modul einige DMA-Engines aufweisen, um Daten in unterschiedliche Bereiche des Arbeitsspeichers zu schreiben.
-
Bei einer Ausführungsform kann jedes des mindestens einen Verarbeitungsmoduls in Serie zwischen dem Eingangs-DMA-Modul und dem Ausgangs-DMA-Modul angeordnet sein.
-
Bei einer Ausführungsform stellt jedes des mindestens einen Verarbeitungsmoduls mindestens eine der folgenden Operationen bereit:
- - eine CFAR-Berechnung,
- - mindestens eine FFT-Berechnung,
- - mindestens eine iFFT-Berechnung,
- - eine Fensterungsoperation,
- - eine arithmetische Operation, z. B. Addieren, Subtrahieren, Multiplizieren usw.,
- - eine Vergleichsoperation,
- - eine (selektive) Nullsetzungsoperation,
- - eine Winkelberechnung, insbesondere Berechnen eines Winkels und/oder einer Elevationsinformation,
- - eine Spitzen-Berechnung,
- - eine kohärente Integration,
- - eine nicht-kohärente Integration,
- - eine Störungsabmilderungsberechnung,
- - Berechnen einer Reichweiteninformation,
- - Berechnen einer Doppler-Information,
- - Berechnen einer Energieinformation.
-
Ferner wird ein Verfahren zum Verarbeiten von Daten durch eine Radarvorrichtung vorgeschlagen,
- - wobei die Radarvorrichtung Folgendes umfasst:
- - ein Eingangs-DMA-Modul,
- - mindestens ein Verarbeitungsmodul,
- - ein Ausgangs-DMA-Modul,
- - wobei das Verfahren Folgendes umfasst:
- - Zugreifen, über das Eingangs-DMA-Modul, auf einen Arbeitsspeicher und Zuführen von Daten aus dem Arbeitsspeicher zu dem mindestens einen Verarbeitungsmodul,
- - Freischalten oder Blockieren von jedem der Verarbeitungsmodule,
- - Verarbeiten mindestens eines Teils der durch das Eingangs-DMA-Modul zugeführten Daten durch mindestens ein Verarbeitungsmodul, das freigeschaltet ist,
- - Speichern, über das Ausgangs-DMA-Modul, der Daten in dem Arbeitsspeicher, wobei die Daten durch das mindestens eine Verarbeitungsmodul, das freigeschaltet ist, verarbeitet wurden.
-
Die hinsichtlich der obigen Radarvorrichtung beschriebenen Merkmale können ebenfalls auf das Verfahren zum Verarbeiten von Radarsignalen anwendbar sein.
-
Ein Computerprogrammprodukt ist vorgesehen, welches direkt in einen Arbeitsspeicher einer digitalen Verarbeitungsvorrichtung ladbar ist und das Softwarecodeteile zum Durchführen der Schritte des wie hier beschriebenen Verfahrens umfasst.
-
Bei einem oder mehreren Beispielen können die hier beschriebenen Funktionen zumindest teilweise in Hardware implementiert sein, wie etwa als spezielle Hardwarekomponenten oder als ein Prozessor. Allgemeiner können die Techniken in Hardware, Prozessoren, Software, Firmware oder einer beliebigen Kombination davon implementiert sein. Falls sie in Software implementiert sind, können die Funktionen als eine oder mehrere Anweisungen oder Code auf einem computerlesbaren Medium gespeichert oder über ein solches übertragen werden und können durch eine hardwarebasierte Verarbeitungseinheit ausgeführt werden. Computerlesbare Medien können computerlesbare Speichermedien beinhalten, die einem greifbaren Medium, wie etwa Datenspeichermedien, oder Kommunikationsmedien einschließlich eines beliebigen Mediums entsprechen, das einen Transfer eines Computerprogramms von einer Stelle zu einer anderen, z. B. gemäß einem Kommunikationsprotokoll, ermöglicht. Auf diese Weise können computerlesbare Medien allgemein (1) greifbaren, computerlesbaren Speichermedien, die nichtflüchtig sind, oder (2) einem Kommunikationsmedium, wie etwa einem Signal oder einer Trägerwelle, entsprechen. Datenspeichermedien können beliebige verfügbare Medien sein, auf die von einem oder mehreren Computern oder von einem oder mehreren Prozessoren zugegriffen werden kann, um Anweisungen, Code und/oder Datenstrukturen zur Implementierung der in dieser Offenbarung beschriebenen Techniken abzurufen. Ein Computerprogrammprodukt kann ein computerlesbares Medium beinhalten.
-
Als Beispiel und nicht als Beschränkung können derartige computerlesbare Speichermedien RAM, ROM, EEPROM, CD-ROM oder andere optische Plattenspeicher, magnetische Plattenspeicher oder andere magnetische Speichervorrichtungen, Flash-Speicher oder ein beliebiges anderes Medium, das zum Speichern von gewünschtem Programmcode in der Form von Anweisungen oder Datenstrukturen verwendet werden kann und auf das von einem Computer zugegriffen werden kann, umfassen. Ebenfalls wird eine beliebige Verbindung ordnungsgemäß als ein computerlesbares Medium, d. h. als ein computerlesbares Übertragungsmedium, bezeichnet. Falls zum Beispiel Anweisungen von einer Website, einem Server oder einer anderen fernen Quelle unter Verwendung eines Koaxialkabels, eines Glasfaserkabels, einer verdrillten Doppelleitung, eines digitalen Teilnehmeranschlusses (DSL - Digital Subscriber Line) oder drahtloser Technologien, wie etwa Infrarot, Funk und Mikrowellen, übertragen werden, dann sind das Koaxialkabel, das Glasfaserkabel, die verdrillte Doppelleitung, der DSL oder die drahtlosen Technologien, wie etwa Infrarot, Funk und Mikrowellen, in der Definition von Medium eingeschlossen. Es versteht sich allerdings, dass computerlesbare Speichermedien und Datenspeichermedien keine Verbindungen, Trägerwellen, Signale oder andere transiente Medien beinhalten, sondern stattdessen auf nichttransiente, greifbare Speichermedien abzielen. Disk und Disc beinhalten, so wie sie hier verwendet werden, eine Compact Disc (CD), eine Laser Disc, eine optische Disc, eine Digital Versatile Disc (DVD), eine Floppy-Disk und eine Blu-ray Disc, wobei Disks Daten üblicherweise magnetisch reproduzieren, wohingegen Discs Daten optisch mit Lasern reproduzieren. Kombinationen des Obigen sollten ebenfalls innerhalb des Umfangs von computerlesbaren Medien enthalten sein.
-
Anweisungen können durch einen oder mehrere Prozessoren ausgeführt werden, wie etwa durch eine oder mehrere Zentralverarbeitungseinheiten (CPU), digitale Signalprozessoren (DSPs), Mehrzweckmikroprozessoren, anwendungsspezifische integrierte Schaltkreise (ASICs), feldprogrammierbare Logik-Arrays (FPGAs), oder eine andere äquivalente integrierte oder diskrete Logikschaltungsanordnung. Dementsprechend kann sich der Ausdruck „Prozessor“, so wie er hier verwendet wird, auf eine beliebige der vorausgehenden Strukturen oder eine beliebige andere für eine Implementation der vorliegend beschriebenen Techniken geeignete Struktur beziehen. Zusätzlich dazu kann die hier beschriebene Funktionalität bei manchen Aspekten innerhalb dedizierter Hardware- und/oder Software-Module bereitgestellt sein, die zum Codieren und Decodieren konfiguriert sind, oder in einem kombinierten Codec integriert sein. Auch könnten die Techniken vollständig in einem oder mehreren Schaltkreisen oder Logikelementen implementiert sein.
-
Die Techniken dieser Offenbarung können in einer breiten Vielfalt an Vorrichtungen oder Einrichtungen implementiert werden, einschließlich eines drahtlosen Handapparats, eines integrierten Schaltkreises (IC) oder eines Satzes von ICs (z. B. eines Chipsatzes). Verschiedene Komponenten, Module oder Einheiten werden in dieser Offenbarung beschrieben, um funktionale Aspekte von Vorrichtungen zu betonen, die dazu konfiguriert sind, die offenbarten Techniken durchzuführen, aber nicht notwendigerweise eine Realisierung durch verschiedene Hardwareeinheiten erfordern. Eher können, wie oben beschrieben, verschiedene Einheiten in einer einzigen Hardwareeinheit kombiniert oder durch eine Ansammlung von interoperativen Hardwareeinheiten bereitgestellt werden, einschließlich, wie oben beschrieben, eines oder mehrerer Prozessoren zusammen mit geeigneter Software und/oder Firmware.
-
Obwohl verschiedene Ausführungsbeispiele der Erfindung offenbart worden sind, wird es für einen Fachmann ersichtlich, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die manche der Vorteile der Erfindung erzielen werden, ohne vom Wesen und Schutzumfang der Erfindung abzuweichen. Es wird für einen Durchschnittsfachmann offensichtlich, dass andere Komponenten, die dieselben Funktionen durchführen, geeignet substituiert werden können. Es sollte erwähnt werden, dass Merkmale, die mit Bezugnahme auf eine spezielle Figur erklärt wurden, mit Merkmalen anderer Figuren kombiniert werden können, selbst in jenen Fällen, in denen dies nicht ausdrücklich erwähnt worden ist. Ferner können die Verfahren der Erfindung entweder in reinen Softwareimplementierungen unter Verwendung der geeigneten Prozessoranweisungen oder in Hybridimplementierungen, die eine Kombination von Hardwarelogik und Softwarelogik benutzen, um dieselben Ergebnisse zu erzielen, erzielt werden. Derartige Modifikationen des erfinderischen Konzepts sollen durch die angehängten Ansprüche abgedeckt werden.
