KR20070012024A - 임프린트법을 이용한 인쇄회로기판 제조방법 - Google Patents

임프린트법을 이용한 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20070012024A
KR20070012024A KR1020050066802A KR20050066802A KR20070012024A KR 20070012024 A KR20070012024 A KR 20070012024A KR 1020050066802 A KR1020050066802 A KR 1020050066802A KR 20050066802 A KR20050066802 A KR 20050066802A KR 20070012024 A KR20070012024 A KR 20070012024A
Authority
KR
South Korea
Prior art keywords
insulating layer
printed circuit
circuit board
patterns
layer
Prior art date
Application number
KR1020050066802A
Other languages
English (en)
Other versions
KR100688869B1 (ko
Inventor
조재춘
홍명호
나승현
맹일상
곽정복
이춘근
이상문
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050066802A priority Critical patent/KR100688869B1/ko
Priority to US11/435,429 priority patent/US20070020397A1/en
Priority to JP2006176823A priority patent/JP2007036217A/ja
Publication of KR20070012024A publication Critical patent/KR20070012024A/ko
Application granted granted Critical
Publication of KR100688869B1 publication Critical patent/KR100688869B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 임프린트법을 이용한 인쇄회로기판 제조방법에 관한 것으로, 임프린트법을 이용하여 다수의 음각 패턴이 형성된 절연층 상에 도금층을 형성하고, 표면 연마시 에칭액을 이용한 에칭 연마를 수행함으로써 연마 공정비도 저렴하고 절연층 표면이 변질되지 않아 추가 공정이 필요없는 임프린트법을 이용한 인쇄회로기판 제조방법에 관한 것이다.
인쇄회로기판, 임프린트법, 표면 연마, 에칭 공정, 스탬퍼

Description

임프린트법을 이용한 인쇄회로기판 제조방법{Method for fabricating printed circuit board using imprint process}
도 1은 종래의 일례로 임프린트법을 이용한 인쇄회로기판 제조방법을 도시한 공정도이다.
도 2는 본 발명에 따른 임프린트법을 이용한 인쇄회로기판 제조방법을 도시한 순서도이다.
도 3은 본 발명에 따른 임프린트법을 이용한 인쇄회로기판 제조방법을 도시한 공정도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 스탬퍼
12 : 양각 패턴
14 : 절연층
16 : 음각 패턴
18 : 도금층
20 : 인쇄회로기판
본 발명은 임프린트법을 이용한 인쇄회로기판 제조방법에 관한 것으로, 보다 상세하게는 표면 연마시 에칭액을 이용한 에칭 연마를 수행하여 절연층 표면에 형성된 잉여 도금층을 제거한 임프린트법을 이용한 인쇄회로기판 제조방법이다.
전자제품이 소형화, 박판화, 고밀도화, 팩키지(package)화 및 개인휴대화로 경박 단소화되는 추세에 따라 인쇄회로기판 역시 소형화 및 팩키지화가 동시에 진행되고 있다. 이에 인쇄회로기판의 신뢰성 및 설계밀도를 높이기 위해 원자재의 변경과 함께 회로의 층구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual In-Line Package) 타입에서 SMT(Surface Mount Technology) 타입으로 변경되면서 그 실장밀도 역시 높아지고 있는 추세이다. 또한 전자기기의 휴대화와 더불어 고기능화, 인터넷, 동영상, 고용량의 데이터 송수신 등으로 인쇄회로기판의 설계가 복잡해지고 고난이도의 기술을 요하게 된다.
인쇄회로기판의 소형화, 고밀도화를 이루기 위해선 무엇보다도 회로패턴의 미세(fine pattern)화를 이루는 것이 중요하다. 즉, 고밀도 기판의 수요가 증대됨에 따라 회로패턴의 폭 및 회로패턴간의 간격(Line/space)의 요구 사항은 점점 더 미세해지고 있다.
통상적으로, 인쇄회로기판의 제조방법은 높은 생산성과 저렴한 제조비용의 장점이 있는 포토 리소그래피법(photo-lithography process)을 이용하고 있다. 그 러나, 회로패턴의 폭 및 회로패턴간의 간격(Line/space)이 10㎛/10㎛ 이하인 미세회로패턴을 구현하는 경우, 무전해 도금된 전도성 물질을 제거하는 과정에서, 회로패턴이 과도하게 부식되는 측면부식 현상이 나타나므로 단선 또는 디라미네이션(delimination) 등의 불량이 발생하여 미세회로패턴 구현에 한계를 가져온다.
이러한 문제점을 극복하기 위하여, 임프린트법을 이용한 인쇄회로기판의 제조방법이 제안되었다.
도 1a 내지 도 1e는 종래의 일례로 일본특허공개공보 제2004-152934호에 개시된 임프린트법을 이용한 인쇄회로기판의 제조방법을 도시한 공정도이다.
먼저, 도 1a에 도시된 바와 같이, 도체 회로부에 볼록 형상(2)을 가지는 금형(1)을 제공한다.
이후, 도 1b에 도시된 바와 같이, 금형(1) 상에 에폭시 수지를 적층하고 열과 압력을 가하여, 도 1c에 도시된 바와 같이, 표면에 홈부(4)를 갖는 절연 기판(4)을 형성한다.
다음으로, 도 1d에 도시된 바와 같이, 절연 기판(4) 상에 잉크젯법을 이용하여 도전성 페이스트(5)를 인쇄하고 경화시킨다.
마지막으로, 도 1e에 도시된 바와 같이, 도전성 페이스트(5) 인쇄면을 표면 연마하여 홈부(4) 이외의 도전성 페이스트가 제거된 인쇄회로기판을 완성한다.
이때, 표면 연마로 정반 연마기에 슬러리(slurry)를 흘리는 CMP(Chemical Mechanical Polishing) 공법을 이용하게 된다.
CMP 기술은 화학 반응과 기계 연마를 조합한 연마 기술로 고체의 연마재와 액체의 산화재를 각각 물에 혼합한 슬러리를 이용하여 금속 플러그를 평탄화한다. 기판을 장착하는 캐리어(Carrier)와 연마 패드를 장착하는 테이블, 그리고 연마 슬러리가 공급되는 장치로 구성되어 있어 기판과 패드 두 면의 상대 운동과 상대 운동면 사이에 화학적인 반응성을 가진 유체인 슬러리를 공급하면서 연마가 이루어 진다. 즉, 슬러리와의 반응으로 생성된 기판 표면의 반응층을 기판과 패드의 상대운동으로 인하여 가압된 연마 입자가 반응층을 제거하면서 연마가 이루어진다.
상술한 바와 같은 종래의 임프린트법을 이용한 인쇄회로기판의 제조방법은, 표면 연마로 CMP 공법을 이용함으로써 설비투자, 공정유지비 및 소모품비 등의 비용이 과도하게 사용되어 제품의 가격을 상승시키는 문제점이 있다.
또한, CMP 공법으로 표면 연마를 수행하면 기판 표면에 가공 변질층이 형성되어 가공 변질층을 제거하기 위한 추가 공정이 필요한 문제점이 있다.
즉, CMP 공법시 사용되는 연마 패드로 인하여 기판 표면층이 패드 방향으로 밀려 변질층이 형성되므로 이러한 가공 변질층을 제거하기 위한 추가 연마 공정이 필요하게 된다.
본 발명은 상술한 바와 같은 문제를 해결하기 위하여, 비용이 저렴한 표면 연마 공정을 수행하여 제품의 가격 경쟁력을 높인 임프린트법을 이용한 인쇄회로기판 제조방법을 제공하는 것이다.
또한, 추가 공정이 필요없는 표면 연마 공정을 수행하여 공정의 수를 최소화한 임프린트법을 이용한 인쇄회로기판 제조방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 임프린트법을 이용한 인쇄회로기판 제조방법은 (A) 임프린트법으로 다수의 음각 패턴이 형성된 절연층 상에 도금층을 형성하는 단계, 및 (B) 상기 도금층의 일부를 상기 다수의 음각 패턴 이외의 절연층 표면이 노출되도록 에칭 연마하는 단계를 포함한다.
본 발명에 따른 임프린트법을 이용한 인쇄회로기판 제조방법에 있어서, (A) 단계는 (A-1) 다수의 양각 패턴이 형성된 스탬퍼(stamper)를 제조하는 단계, (A-2) 상기 스탬퍼와 절연층을 적층 및 열압착하고 이형시켜 상기 다수의 양각 패턴에 대응하는 다수의 음각 패턴을 상기 절연층에 형성하는 단계, (A-3) 상기 절연층 상에 상기 다수의 음각 패턴을 매립하도록 도금층을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 임프린트법을 이용한 인쇄회로기판 제조방법에 있어서, 다수의 음각 패턴은 회로패턴 및 비아홀을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 임프린트법을 이용한 인쇄회로기판 제조방법에 있어서, 절연층은 열 경화성 수지인 것을 특징으로 한다.
또한, 본 발명에 따른 임프린트법을 이용한 인쇄회로기판 제조방법에 있어서, 도금층은 무전해 동도금 및 전해 동도금을 수행하여 형성된 것을 특징으로 한다.
또한, 본 발명에 따른 임프린트법을 이용한 인쇄회로기판 제조방법에 있어서, 에칭 연마는 염화동, 염화철, 알칼리 부식액 및 산 부식액 중 어느 하나를 에 칭액으로 이용하여 수행한 것을 특징으로 한다.
이하, 도 2 및 도 3을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
여기서, 도 2는 본 발명에 따른 임프린트법을 이용한 인쇄회로기판 제조방법을 도시한 순서도이고, 도 3은 본 발명에 따른 임프린트법을 이용한 인쇄회로기판 제조방법을 도시한 공정도이다.
먼저, 도 2를 참조하여 본 발명에 따른 임프린트법을 이용한 인쇄회로기판 제조방법을 설명하면 다음과 같다.
임프린트법으로 다수의 음각 패턴이 형성된 절연층 상에 도금층을 형성한다(S100).
다수의 양각 패턴이 형성된 스탬퍼(stamper)를 절연층 상에 적층 및 열압착하여 다수의 양각 패턴에 대응하는 다수의 음각 패턴이 형성된 절연층을 형성하고, 절연층 상에 무전해 동도금 및 전해 동도금을 수행하여 도금층을 형성한다.
여기서, 다수의 음각 패턴은 회로패턴 및 비아홀을 포함한다.
이후, 도금층의 일부를 다수의 음각 패턴 이외의 절연층 표면이 노출되도록 에칭 연마한다(S200).
즉, 도금층은 다수의 음각 패턴 내부를 채우면서 절연층 표면에도 형성되므로, 다수의 음각 패턴 이외의 절연층 표면에 형성된 도금층 두께만큼 도금층을 제거하도록, 에칭공정을 이용한 표면 연마를 수행하여 임프린트법을 이용한 인쇄회로기판을 형성한다.
에칭 연마는 염화동, 염화철, 알칼리 부식액 및 산 부식액 등의 에칭액을 이용하여 수행할 수 있다.
도 3a 내지 도 3f를 참조하여 본 발명에 따른 임프린트법을 이용한 인쇄회로기판 제조방법을 상세하게 설명하면 다음과 같다.
먼저, 도 3a에 도시된 바와 같이 다수의 양각 패턴(12)이 형성된 스탬퍼(stamper)(10)를 제공한다.
다수의 양각 패턴(12)이 형성된 스탬퍼(10)는 금속, SiO2 또는 폴리머 등의 재질로써, 몰딩 가공 또는 표면 가공 등으로 성형할 수 있다.
판재 형태의 소재 한쪽 표면을 가공하는 표면 가공 방법은 전자빔 리소그래피(electron beam lithography), 포토 리소그래피(photo-lithography), 다이싱(dicing), 레이저, RIE(Reactive Ion Etching) 등을 이용할 수 있다.
다른 방법으로, 스탬퍼(10)의 제작방법은 별개의 패턴들을 각각 제작하여 판재 형태의 소재에 부착할 수도 있다.
한편, 다수의 양각 패턴(12)은 회로패턴 및 비아홀을 포함하도록 형성한다.
이후, 도 3b에 도시된 바와 같이, 절연층(14) 상에 스탬퍼(10)를 적층하고 열압착한 후, 도 3c에 도시된 바와 같이 스탬퍼(10)를 이형 시킴으로써 다수의 양각 패턴(12)에 대응하는 다수의 음각 패턴(16)을 절연층 상에 형성한다.
여기서, 절연층(14)은 스탬퍼(10)의 유리전이온도보다 낮은 유리전이온도를 갖는 폴리머 계열의 재질을 사용할 수 있다.
또한, 열압착시, 스탬퍼(10)의 유리전이온도보다 낮고 절연층(14)의 유리전이온도보다 높은 열을 가하여 스탬퍼(10)의 다수의 양각 패턴(12)은 형상을 그대로 유지하면서 절연층(14) 상에 다수의 양각 패턴(12)에 대응하는 다수의 음각 패턴(16)을 형성할 수 있도록 한다.
본 발명의 일 실시예에 따른 임프린트법을 이용한 인쇄회로기판 제조방법은 절연층(14) 상에 형성된 다수의 음각 패턴(16)에 디스미어(desmear) 공정을 추가하여 이후 공정시 형성될 도금층과의 결합력 및 표면 밀착력 등을 증가시킬 수 있다.
즉, 디스미어 공정은 절연층(14)에 스탬퍼(10)를 열압착하고 이형 시킬 때, 발생하는 마찰열에 의해 다수의 음각 패턴(16) 내부에 절연재가 녹아 붙은 스미어(smear)를 제거하는 공정으로 도금밀착력을 증가시키고 도금층과의 결합력을 높이는 효과를 가져온다.
디스미어 공정은 일례로 과망간산 약품을 이용한 화학적인 반응 또는 고압 세정기를 이용할 수 있다.
다음으로, 도 3d에 도시된 바와 같이 절연층(14) 상에 도금층(18)을 형성한다.
이때, 도금층(18)은 무전해 동도금 및 전해 동도금을 수행하여 형성된다.
절연층(14)에 전기분해에 의한 전해 동도금을 실시할 수 없기 때문에 화학동도금인 무전해 동도금을 수행한 후, 전해 동도금을 실시하여 도금층(18)을 형성한다. 또한, 무전해 동도금은 도금막을 두껍게 하기 어렵고, 물성도 전해 동도금에 미치지 못하여 전해 동도금을 함께 수행하게 된다.
무전해 동도금은 도금액 중에 환원제를 함유하고 있어 도금하고자 하는 금속을 환원시키는 석출반응에 의해 이루어진다. 일례로, 석출반응은 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매처리 과정, 활성화(accelerator) 과정, 무전해 동도금 과정 및 산화방지 처리 과정을 포함할 수 있다.
이러한 무전해 동도금 공정이 완료된 후, 전해 동도금은 외부에서 직류전류를 인가함으로써 (-)극에서 금속이온이 전자를 얻어 금속으로 석출되고, (+)극에서는 금속이 전자를 빼앗겨 금속이온으로 녹아내리는 방식으로 수행된다. 이때, 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 가할 수 있다.
이후, 도 3e에 도시된 바와 같이 다수의 음각 패턴(16) 이외의 절연층(14) 표면에 형성된 도금층(18)을 에칭 연마하여 본 발명에 따른 임프린트법을 이용한 인쇄회로기판(20)을 형성한다.
에칭 연마는 다수의 음각 패턴(16) 이외의 절연층(14) 표면에 형성된 도금층(18) 두께만큼 에칭액을 이용하여 도금층(18)의 일부를 제거함으로써, 다수의 음각 패턴(16) 내부는 도금층(18)으로 채워지고 다수의 음각 패턴(16) 이외의 절연층(14) 표면은 노출되도록 한다.
도금층(18)으로 채워진 다수의 음각 패턴(16)은 회로패턴 및 비아홀로 형성될 수 있다.
바람직하게, 다수의 음각 패턴(16) 이외의 절연층(14) 표면에 형성된 도금층(18) 두께보다 소정의 두께만큼 더 과잉 에칭 연마하여 표면연마상태를 더 우수하 게 할 수 있다.
이때, 소정의 두께는 절연층 두께의 0%~10%인 것이 바람직하다.
에칭액으로는 염화동(CuCl2), 염화철(FeCl3), 알칼리(Alkali) 에칭액 및 과산화수소/황산계(H2O2/H2SO4) 에칭액 등을 이용할 수 있다.
염화동(CuCl2) 에칭액은 HCl, NH4Cl 등의 첨가제를 추가로 넣으면 안정된 에칭을 수행할 수 있고, 재생반응으로 인한 에칭액의 조성을 일정한 상태로 유지하기 쉬우므로 정밀한 에칭 고정에 유리하다.
염화철(FeCl3) 에칭액은 에칭속도가 비교적 빠르고 가격도 싸기 때문에 널리 이용되나, 화학반응에 의해 생성되는 수산화철이 부식기계의 표면을 자갈색으로 오염시켜 물로 씻어도 깨끗해지지 않는 결점이 있다.
알칼리 에칭액은 정밀도가 높은 부식에 적합하며 다른 에칭액에 비해 수명이 길고 에칭속도가 빠르다. 또한, 에칭할 수 있는 재료의 종류도 땜납, 금, 은, 니켈, 로듐, 주석, 납-니켈 합금 등 다양하며, 공해방지 면에서도 유리한 특성을 가지고 있다.
과산화수소/황산계(H2O2/H2SO4) 에칭액은 적정량의 안정제, 촉매, 억제제를 포함한 부식용액으로 효율이 좋고 안정성이 우수하다. 에칭된 구리를 황산구리로 회수하여 에칭 용액을 반영구적으로 사용하는 폐쇄적인 에칭 시스템(Closed Etching System)을 구성할 수 있는 장점이 있으나, 용액이 고가라는 단점도 있다.
본 발명에 따른 임프린트법을 이용한 인쇄회로기판 제조방법은, 다수의 음각 패턴(16) 이외의 절연층(14) 표면에 형성된 도금층(18)을 제거하는 표면 연마시 에칭액을 이용한 에칭 연마를 수행함으로써, 종래의 CMP 공정 등을 이용한 표면 연마보다 저렴한 비용이 사용되어 제품의 가격 경쟁력을 높이는 효과를 가져온다.
또한, 에칭 연마는 절연층(14) 표면에 잉여된 도금층(18)만 선택적으로 에칭하는 표면 연마이므로, 추가 공정을 수행하지 않아도 절연층(14) 표면의 변질없이 표면 상태를 우수하게 하는 효과를 가져온다.
이상에서 기술한 바와 같이, 본 발명은 특정 실시예를 통하여 설명되었으나, 본 발명의 범위가 상기 실시예로 한정되는 것이 아니며 본 발명의 범위 내에서 다양한 변형이 가능하다. 본 발명의 범위는 이하의 특허청구범위의 해석에 의해서만 한정된다.
본 발명의 임프린트법을 이용한 인쇄회로기판 제조방법에 따르면, 표면 연마시 에칭액을 이용한 에칭 연마를 수행함으로써, 연마 공정에 따른 비용이 감소하여 제품의 가격 경쟁력을 높일 수 있다.
또한, 본 발명의 임프린트법을 이용한 인쇄회로기판 제조방법에 따르면, 에칭 연마는 절연층 표면에 잉여된 도금층만 선택적으로 제거하므로, 절연층 표면이 변질되지 않아 추가 공정 없이도 표면 상태가 우수한 인쇄회로기판을 제조할 수 있다.

Claims (6)

  1. (A) 임프린트법으로 다수의 음각 패턴이 형성된 절연층 상에 도금층을 형성하는 단계; 및
    (B) 상기 도금층의 일부를 상기 다수의 음각 패턴 이외의 절연층 표면이 노출되도록 에칭 연마하는 단계
    를 포함하는 임프린트법을 이용한 인쇄회로기판 제조방법.
  2. 제1항에 있어서, 상기 (A) 단계는
    (A-1) 다수의 양각 패턴이 형성된 스탬퍼(stamper)를 제조하는 단계;
    (A-2) 상기 스탬퍼와 절연층을 적층 및 열압착하고 이형시켜 상기 다수의 양각 패턴에 대응하는 다수의 음각 패턴을 상기 절연층에 형성하는 단계
    (A-3) 상기 절연층 상에 상기 다수의 음각 패턴을 매립하도록 도금층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 임프린트법을 이용한 인쇄회로기판 제조방법.
  3. 제1항에 있어서, 상기 다수의 음각 패턴은 회로패턴 및 비아홀을 포함하는 것을 특징으로 하는 임프린트법을 이용한 인쇄회로기판 제조방법.
  4. 제1항에 있어서, 상기 절연층은 열 경화성 수지인 것을 특징으로 하는 임프린트법을 이용한 인쇄회로기판 제조방법.
  5. 제1항에 있어서, 상기 도금층은 무전해 동도금 및 전해 동도금을 수행하여 형성된 것을 특징으로 하는 임프린트법을 이용한 인쇄회로기판 제조방법.
  6. 제1항에 있어서, 상기 에칭 연마는 염화동, 염화철, 알칼리 부식액 및 산 부식액 중 어느 하나를 에칭액으로 이용하여 수행한 것을 특징으로 하는 임프린트법을 이용한 인쇄회로기판 제조방법.
KR1020050066802A 2005-07-22 2005-07-22 임프린트법을 이용한 인쇄회로기판 제조방법 KR100688869B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050066802A KR100688869B1 (ko) 2005-07-22 2005-07-22 임프린트법을 이용한 인쇄회로기판 제조방법
US11/435,429 US20070020397A1 (en) 2005-07-22 2006-05-16 Method of fabricating printed circuit board using imprinting process
JP2006176823A JP2007036217A (ja) 2005-07-22 2006-06-27 インプリント法を用いたプリント回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050066802A KR100688869B1 (ko) 2005-07-22 2005-07-22 임프린트법을 이용한 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20070012024A true KR20070012024A (ko) 2007-01-25
KR100688869B1 KR100688869B1 (ko) 2007-03-02

Family

ID=37679370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050066802A KR100688869B1 (ko) 2005-07-22 2005-07-22 임프린트법을 이용한 인쇄회로기판 제조방법

Country Status (3)

Country Link
US (1) US20070020397A1 (ko)
JP (1) JP2007036217A (ko)
KR (1) KR100688869B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910794B1 (ko) * 2007-11-22 2009-08-04 삼성전기주식회사 인쇄회로기판의 제조방법
KR101022902B1 (ko) * 2008-12-02 2011-03-16 삼성전기주식회사 매립패턴을 갖는 인쇄회로기판 및 그 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936078B1 (ko) * 2007-11-12 2010-01-12 삼성전기주식회사 전기부재 및 이를 이용한 인쇄회로기판의 제조방법
JP5115980B2 (ja) * 2008-08-14 2013-01-09 新日鉄住金化学株式会社 回路配線基板の製造方法
EP2421342B1 (en) * 2008-12-22 2013-09-11 Fujitsu Limited Method of manufacturing an electronic component
CN104175737A (zh) * 2014-08-21 2014-12-03 江苏迪飞达电子有限公司 Pcb字符的制作方法
WO2023176404A1 (ja) * 2022-03-16 2023-09-21 ローム株式会社 半導体装置、および半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6783432B2 (en) * 2001-06-04 2004-08-31 Applied Materials Inc. Additives for pressure sensitive polishing compositions
US20040126547A1 (en) * 2002-12-31 2004-07-01 Coomer Boyd L. Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
KR100604819B1 (ko) * 2003-06-12 2006-07-28 삼성전자주식회사 반도체 패키지용 배선 기판, 그 제조방법 및 이를 이용한반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910794B1 (ko) * 2007-11-22 2009-08-04 삼성전기주식회사 인쇄회로기판의 제조방법
KR101022902B1 (ko) * 2008-12-02 2011-03-16 삼성전기주식회사 매립패턴을 갖는 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US20070020397A1 (en) 2007-01-25
JP2007036217A (ja) 2007-02-08
KR100688869B1 (ko) 2007-03-02

Similar Documents

Publication Publication Date Title
CN103491732B (zh) 一种电路板增层结构的制造方法
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
KR100688869B1 (ko) 임프린트법을 이용한 인쇄회로기판 제조방법
US8028402B2 (en) Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof
US11453823B2 (en) Method for manufacturing transfer film including seed layer, method for manufacturing circuit board by selectively etching seed layer, and etching solution composite
JP2006210866A (ja) プリント基板の製造方法
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP4449975B2 (ja) 接続基板、および該接続基板を用いた多層配線板、ならびにこれらの製造方法
JP4060629B2 (ja) メッキスルーホールの形成方法、及び多層配線基板の製造方法
US20050009353A1 (en) Multi-layer integrated circuit package
KR102414959B1 (ko) 인쇄회로기판 제조방법
JP5640667B2 (ja) 回路基板の製造方法
JP4191740B2 (ja) インプリント法を利用した印刷回路基板の製造方法
JP2008235655A (ja) 基板及びこの基板の製造方法
JP5040346B2 (ja) プリント配線板の製造方法
KR101075683B1 (ko) 인쇄회로기판 제조 방법
JP2007329325A (ja) 配線基板の製造方法
KR100771472B1 (ko) 스템퍼를 이용한 인쇄회로기판의 제조방법
KR100752016B1 (ko) 인쇄회로기판의 제조방법
TW201019444A (en) Package substrate for mounting semiconductor element and method for manufacturing the package substrate
JP2018085465A (ja) 配線基板
JP2004281752A (ja) 片面回路基板の製造方法及び片面回路基板
JP2006196813A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee