KR20070007723A - 정전용량 장치, 유기 유전성 적층체, 그러한 장치를포함하는 다층 구조, 및 그것의 제조 방법 - Google Patents

정전용량 장치, 유기 유전성 적층체, 그러한 장치를포함하는 다층 구조, 및 그것의 제조 방법 Download PDF

Info

Publication number
KR20070007723A
KR20070007723A KR1020060064187A KR20060064187A KR20070007723A KR 20070007723 A KR20070007723 A KR 20070007723A KR 1020060064187 A KR1020060064187 A KR 1020060064187A KR 20060064187 A KR20060064187 A KR 20060064187A KR 20070007723 A KR20070007723 A KR 20070007723A
Authority
KR
South Korea
Prior art keywords
dielectric
layer
film
multilayer
filler
Prior art date
Application number
KR1020060064187A
Other languages
English (en)
Other versions
KR100822624B1 (ko
Inventor
사누악 바너지
지. 시드니 콕스
칼 하트만 디에츠
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20070007723A publication Critical patent/KR20070007723A/ko
Application granted granted Critical
Publication of KR100822624B1 publication Critical patent/KR100822624B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

본 발명은 다층 구조의 형성 방법, 및 그 구조 자체에 관한 것이다. 한 실시양태에서, 다층 구조의 형성 방법은, 상유전성 충전재 및 중합체를 포함하는 유전성 조성물을 제공하고(여기에서, 상기 상유전성 충전재는 50 내지 150의 유전상수를 가짐); 상기 유전성 조성물을 캐리어 필름에 적용하여, 유전성 층 및 캐리어 필름 층을 포함하는 다층 필름을 형성하고; 상기 다층 필름을 회로화 코어에 적층하며(여기에서, 상기 다층 필름의 유전성 층은 상기 회로화 코어를 향함); 가공 전에 상기 유전성 층으로부터 상기 캐리어 필름 층을 제거하고; 금속성 층을 상기 유전성 층에 적용하며(여기에서, 상기 회로화 코어, 유전성 층 및 금속성 층은 평활 축전기를 형성함); 상기 평활 축전기를 가공하여 다층 구조를 형성하는 것을 포함한다.
다층 구조, 상유전성 충전재, 유전성 조성물, 유전성 층, 금속성 층

Description

정전용량 장치, 유기 유전성 적층체, 그러한 장치를 포함하는 다층 구조, 및 그것의 제조 방법 {Capacitive Devices, Organic Dielectric Laminates, Multilayer Structures Incorporating Such Devices, and Methods of Making thereof}
발명의 상세한 설명은 하기 도면을 참고로 하며, 여기에서 유사 숫자는 유사 요소를 가리키며, 여기에서
도 1은 통상적 종래 기술의 표면 실장 기술(SMT) 축전기를 가지는 인쇄 배선판의 전면 단면도를 나타내고;
도 2는 본 발명의 한 실시양태에 따른 매립된 정전용량 장치를 갖는 인쇄 배선판의 일부분의 단면도이다.
기술분야
기술 분야는 유전성 조성물(들) 및 필름(들), 및 이들의 다층 인쇄 회로와 같은, 전자 회로 및 소자에서의 용도에 관한 것이다. 다층 인쇄 회로는 경성, 유연성, 또는 경성-유연성 회로판, 다층 칩 팩키지 또는 다중칩 팩키지일 수 있다.
관련 출원
본 출원은 2004년 12월 21일에 미국 특허청에 각기 출원된, 대리인 도켓 번호 EL-0574, EL-0583, EL-0584, 및 HP-0096, 미국 가출원 연계 번호 60/638001, 60/637813, 60/637817, 및 60/637816의 출원들에 관한 것이며, 그것을 우선권으로 주장한다.
배경기술
크기를 감소시키고 집적 회로 소자의 성능을 증가시키기 위한 필요성이 증대되고 있다. 집적 회로 소자, 예를 들어 평활 축전기 소자의 한 공통 부분은 유전성 기능성 충전재 물질 및 중합체를 포함하는 조성물로부터 형성된 유전성 층을 포함한다. 전형적으로, 축전기에 있어 높은 유전상수 K를 갖는 유전성 기능성 충전재 물질을 사용함으로써, 충전재를 함유하지 않는 것에 비해 감소된 축전기 구역 내에서 소정의 두께의 유전성 층에 대해 동일한 전하량이 저장될 수 있다.
각종 유형의 유전성 층들이 회로판 축전기의 가공에 현재 사용되고 있으나, 유전성 층의 유전상수는 제한되고, 특정 유전적 성질들, 예컨대 낮은 유전 내전압 및 높은 누설 전류에 있어 문제가 있다. 이 양 문제는 최종 축전기의 용량을 제한하고, 많은 경우들에서 축전기 내의 유전성 층의 두께를 원하는 수준으로 감소시키는 능력을 제한한다.
도 1은 종래 기술의 인쇄 회로판(25)을 형성하는, IC 장치(30)에 연결된 SMT 축전기(50)를 갖는 인쇄 회로판(25)의 일부분의 단면도이다. 신호를 IC(30)에 운반하는 신호 라인은 IC 장치(30)를 축전기(50)에 연결하는 회로 트레이스(60)에 연 결된다. 축전기(50)는 한 쌍의 땜납 패드(52) 및 땜납 결합부(58) 중 하나에 의해 회로 트레이스(70)에 결합되고, 땜납 패드(42) 및 땜납 결합부(48)에 의해 회로 트레이스(70)에 결합된다. 축전기(50)는 다른 땜납 패드(58) 및 회로 트레이스(59)에 의해 비아 홀(80)에 결합된다. 이 배치는 신호 라인과 직렬이며, 플레이트형 쓰루홀 비어(80)을 통해 그라운드에 연결된 2개의 축전기(50)를 둔다. 이 통상적 표면 실장 방법은 귀중한 표면 부동산의 사용을 필요로 한다. 또한, 땜납 결합부에 대한 요건은 신뢰도를 감소시키고, 제작 비용을 증가시킨다.
따라서, 본 발명자들은 높은 유전 내전압 및 낮은 누설 전류와 같은 바람직한 전기적 및 물리적 성질들을 가지는 전자 소자에서의 축전기 형성에 사용하기 위한 유전성 조성물 및 필름을 제공하고자 소망하였다. 이 유전성 조성물 및 필름은 특히 그것이 반도체 장치(칩, 집적 회로)에 인접하여 부근에 놓여, 루프 인덕턴스로 인한 지연을 최소로 하면서 전하를 반도체에 빠르게 전달하고, 빠른 신호 상승 시간을 가능하게 하며, 반도체 스위칭 노이즈를 완충시킬 때에 유용하다. 본 발명은 그러한 조성물, 필름, 장치, 및 그러한 장치의 제조 방법을 제공한다.
발명의 개요
본 발명은 다층 구조의 형성 방법 및 그 구조 자체에 관한 것이다. 한 실시양태에서, 다층 구조의 형성 방법은, 상유전성 충전재 및 중합체를 포함하는 유전성 조성물을 제공하고(여기에서, 상기 상유전성 충전재는 50 내지 150의 유전상수를 가짐); 상기 유전성 조성물을 캐리어 필름에 적용하여, 유전성 층 및 캐리어 필 름 층을 포함하는 다층 필름을 형성하고; 상기 다층 필름을 회로화 코어에 적층하며(여기에서, 상기 다층 필름의 유전성 층은 상기 회로화 코어를 향함); 가공 전에 상기 유전성 층으로부터 상기 캐리어 필름 층을 제거하고; 금속성 층을 상기 유전성 층에 적용하며(여기에서, 상기 회로화 코어, 유전성 층 및 금속성 층은 평활 축전기를 형성함); 상기 평활 축전기를 가공하여 다층 구조를 형성하는 것을 포함한다.
다른 한 실시양태는, 상유전성 충전재 및 중합체를 포함하는 유전성 조성물을 제공하고(여기에서, 상기 상유전성 충전재는 50 내지 150의 유전상수를 가짐); 상기 유전성 조성물을 금속성 캐리어 필름에 적용하여, 유전성 층 및 캐리어 필름 층을 포함하는 다층 필름을 형성하고; 상기 다층 필름을 회로화 코어에 적층하며(여기에서, 상기 다층 필름의 유전성 층은 상기 회로화 코어를 향하고, 상기 회로화 코어, 유전성 층 및 캐리어 필름 층은 평활 축전기를 형성함); 상기 평활 축전기를 가공하여 다층 구조를 형성하는 것을 포함하는 다층 구조의 형성 방법에 관한 것이다.
본 발명은 상유전성 충전재 및 중합체를 포함하는(여기에서, 상기 상유전성 충전재가 50 내지 150의 유전상수를 가짐) 유전성 조성물에 관한 것이다. 본 발명은 또한 필름 및 그 필름을 포함하는 축전기를 형성하도록 가공된 상기 조성물에 관한 것이다.
본 발명의 다른 한 실시양태는 2개의 도전성 전극 사이에 배치된 상기 유전 성 조성물을 포함하는 축전기, 및 상기 축전기를 포함하는 인쇄 배선판이다. 본 발명의 또 다른 한 실시양태는 2개의 최외 도전성 층들 및 상기 도전성 층들 사이의 유전성 층이 인쇄 배선판의 단면 또는 양면에 축전기를 형성하도록 하는, 상기 축전기를 포함하는 인쇄 회로이다. 본 발명의 또 다른 한 실시양태는 하나 초과의 축전기가 인쇄 배선판의 단면 또는 양면 상에서 최외 도전성 층들 및 상기 도전성 층들 사이의 유전성 층에 의해 형성되도록 하는, 상기 축전기를 포함하는 인쇄 회로이다.
또 다른 한 실시양태는 폴리에스테르(PET)와 같은 캐리어 필름 상에 상기 유전성 조성물을 코팅하고, 상기 유전성 조성물을 전형적으로 진공 적층, 압반 프레스, 핫롤, 또는 오토클레이브 적층에 의해 회로화된 코어, 예컨대 (본원에 참고로 인용된 대리인 도켓 No. EL-0583, U.S. 가특허출원 No. 60/637,813에 개시된) 파워 코어에 전사하는 것을 포함하는, 매립된 평활 축전기의 형성 방법에 관한 것이다..
다수의 실시양태들은 파워, 그라운드 및 신호 매립 패시브를 포함하는 회로화 코어를 구성할 수 있다. 회로화 코어의 한 실시양태는, 하나 이상의 매립된 단일화 축전기를 함유하는 하나 이상의 매립된 단일화 축전기 층; 및 하나 이상의 평활 축전기 적층체를 포함하는 파워 코어로서, 여기에서 상기 평활 축전기 적층체는 상기 하나 이상의 매립된 단일화 축전기에 전하를 공급하는 낮은 인덕턴스 경로로 작용하고; 상기 하나 이상의 매립된 단일화 축전기는 상기 평활 축전기 적층체들 중 하나 이상에 병렬로 연결되며; 상기 파워 코어는 하나 이상의 신호 층에 상호 연결된다.
다른 한 실시양태는, 상기 유전성 조성물을 제공하고; 상기 유전성 조성물을 금속성 층에 적용하여, 금속성 측 및 유전성 측을 형성하며, 유전성 조성물이 인쇄 회로판을 향하도록 하면서, 이 구조를 인쇄 회로판에 적층하는 것을 포함하는, 평활 축전기의 형성 방법에 관한 것이다. 또 다른 한 실시양태는 상기 유전성 조성물을 제공하고; 상기 유전성 조성물을 제1 금속성 층에 적용하여, 금속성 측 및 유전성 측을 형성하며; 제2 금속성 층을 상기 유전성 측에 적용하고; 제2 유전성 층을 제공하며; 제2 유전성 층이 제1 유전성 층과 인쇄 회로판 사이에 놓이도록, 제2 유전성 층 및 제1 유전성 층 및 그것의 2개 금속성 층을 인쇄 회로판에 적층하는 것을 포함하는, 평활 축전기의 형성 방법에 관한 것이다. 다른 실시양태들은, 상기 방법에 의해 형성된 평활 축전기 및 그 축전기를 포함하는 다층 구조이다.
본 발명의 조성물을 이용하여 구성된 축전기는 일반적으로 높은 정전용량 밀도 및 기타 바람직한 전기적 및 물리적 성질들을 가진다. 축전기는 예를 들어 인쇄 배선판 및 집적 회로 기판 상에 탑재될 수 있고, 집적 회로 팩키지 및 집적 패시브 장치를 형성하기 위해 사용될 수 있다.
당업자는 이후에 열거되는 도면들을 참고로 하여 실시양태들의 하기 상세한 설명을 읽을 때 상기 이점들 및 기타 이점들, 본 발명의 각종 부가적 실시양태들의 이익을 인지할 것이다.
통상적 수행에 따라, 이하 논의되는 도면의 각종 피처들은 일정 비례에 따라 반드시 그려진 것은 아니다. 도면 내의 각종 피처 및 요소들의 치수는 본 발명의 실시양태를 더욱 명료히 설명하기 위해 확대되거나 축소될 수 있다.
본 발명은 인쇄 회로판 및 집적 회로 팩키지의 향상된 전기적 성능, 예컨대 높은 유전 내전압 및 낮은 누설 전류, 반도체로의 빠른 전하 전달을 허용하고, 한편 루프 인덕턴스로 인한 지연을 최소화하며, 빠른 신호 상승 시간을 가능하게 하고, 반도체 스위칭 노이즈를 완충하는 유전성 조성물 및 유전성 필름에 관한 것이다. 유전성 조성물은 상유전성 충전재, 예컨대 비제한적으로 TiO2, Ta2O5, HfO2, Nb2O5, Al2O3, 및 스테아타이트(Steatite), 및 중합체를 포함한다. 충전재는 10 내지 150의 유전상수를 갖는 임의의 상유전성 충전재일 수 있다. 상유전성 충전재는 벌크 형태에서 항복 전압 및 비교적 높은 절연 내성(낮은 누설 전류)을 가진다.
상유전성 충전재
10 내지 150의 유전상수를 가지고, 높은 절연 내성 및 항복 전압을 가지는 상유전성 세라믹 충전재는 본 발명에 필수적이다. 상유전성 세라믹 충전재는 하전 또는 분극화 대 전압의 선형 반응을 나타내는 세라믹 입자를 의미하는 것으로 본원에서 정의된다. 상유전성 충전재는 인가된 전기장이 제거된 후에 결정 구조 내에서의 전하들의 총 가역적 분극화를 나타낸다. 통상적으로, 강유전성 충전재는 통상 상유전성 충전재보다 높은 유전상수를 가지기 때문에, 유전체의 유전상수를 증가시키기 위해 사용된다. 강유전성 물질의 보다 높은 유전상수는 하전 또는 분극화 대 전압의 비선형 반응에 의해 유발된다. 이 비선형 반응은 강유전성 물질의 핵심 성질이다. 강유전성 충전재는 또한 결정 구조에서의 비가역적 변화로 인해 인가된 전기장에 의한 분극화와 함께 이력(hysteresis) 효과를 나타낸다. 강유전 성 충전재가 보다 높은 유전상수를 나타내나, 그것은 강유전성 성질로 인해 주요 네가티브 유전적 성질을 가진다. 강유전성 물질은 상유전성 물질보다 더 낮은 절연 내성(더 높은 누설 전류)을 가지는 경향이 있다. 강유전성 물질은 또한 보다 낮은 유전 내전압, 및 온도에 따른 보다 넓은 정전용량 변화를 가지는 경향이 있다. 충전된 중합체 필름에 대한 높은 정전용량을 달성하기 위해, 3개 인자들, 즉 충전재 분말의 유전상수 증가, 충전재 분말의 농도 증가, 또는 충전된 중합체 필름의 두께의 감소가 이용가능하다. 강유전성 충전재는 명백히 보다 높은 유전상수의 이점을 가진다. 그러나, 상유전성 충전재의 보다 높은 유전 내전압 및 보다 낮은 누설 전류는 이 축전기 필름이 보다 높은 농도로 충전되도록 하고, 보다 얇은 필름 내에 포함되도록 하며, 또한 모든 필요한 전자 성질들이 달성되도록 한다.
본 발명에 유용한 상유전성 충전재 분말에는 TiO2, Ta2O5, HfO2, Nb2O5, Al2O3 스테아타이트 및 이들의 혼합물이 포함되나, 이들에 제한되지 않는다. 이 상유전성 물질은 벌크 형태에서 대략 1000 볼트/mil 이상의 높은 항복 전압, 및 1012 ohm-cm 이상의 체적 저항율을 나타낸다. 전형적으로, 상유전성 충전재 분말은 2 마이크론 미만의 평균 입자 크기(D50)를 가진다. 한 실시양태에서, 평균 입자 크기는 0.1 내지 0.3 마이크론의 범위 내이다. 상유전성 충전재 분말은 대략 5 내지 55 체적%로 조성물 내에 존재한다.
한 실시양태에서, 상유전성 충전재는 50 내지 117의 유전상수를 가지는 TiO2 이다. 본 발명에 유용한 TiO2의 한 예는 이. 아이. 듀폰 드 네모아스 앤드 컴퍼니(E. I. du Pont de Nemours and Company)로부터 입수가능한 Ti-퓨어(Ti-Pure)
Figure 112006049010127-PAT00001
R 101이다.
중합체(들)
중합체는 본 발명의 조성물에 있어 중요하다. 중합체의 가장 중요한 특성들 중 하나는, 조성물 내에 상유전성 충전재(들) 및 임의적 기타 충전재를 분산시키는 중합체의 능력이다. 본 발명에 유용한 중합체에는 에폭시류, 아크릴류, 폴리우레탄류 및 폴리이미드류가 포함된다. 본 발명에 사용하기에 적당한 폴리이미드는 본원에 참고로 인용되는 U.S. 5,298,331(Kanakarajan 등)에 개시되어 있다.
한 실시양태에서, 본 발명의 상유전성 충전재/중합체 조성물의 절연 내성 및 유전 내전압은 각기 1010 ohm/cm2 및 250 볼트 초과이며, 여기에서 유전 내전압은 유전성 물질이 30초 이상 동안 견딜 수 있는 전압으로 정의된다.
부가적 성분들
강유전성 세라믹 충전재, 용매, 분산제, 접착제 및 당업자에게 공지된 기타 첨가제를 조성물에 첨가할 수 있다.
강유전성 세라믹 충전재는 특정 용도에 따라 필름의 유전적 성질을 증진시키기 위해 각종 양으로 조성물에 첨가될 수 있다. 전형적으로, 이 부가적 강유전성 세라믹 충전재는 5 내지 25 체적%의 양으로 존재한다. 대부분의 경우들에서, 강유전성 충전재는 상유전성 충전재보다 낮은 농도이다. 조성물에 첨가될 수 있는 강 유전성 세라믹 충전재의 구체예에는, 화학식 ABO3의 페로브스카이트(perovskite), 결정성 바륨 티타네이트(BT), 바륨 스트론튬 티타네이트(BST), 납 지르코네이트 티타네이트(PZT), 납 란타늄 티타네이트, 납 란타늄 지르코네이트 티타네이트(PLZT), 납 마그네슘 니오베이트(PMN), 및 칼슘 구리 티타네이트, 및 이들의 혼합물이 포함된다. 충전재는 분말 형태일 수 있다. 이 강유전성 충전재는 단독으로 또는 조합되어 사용될 수 있다. 이 강유전성 충전재는 본 발명의 상유전성 충전재의 정의를 충족하지 않음을 주목한다. 한 실시양태에서, (탐 세라믹스(Tam Ceramics) 또는 후지 티타늄(Fuji Titanium)으로부터 입수가능한) 적당한 바륨 티타네이트 충전재가 조성물에 첨가된다. 부가적으로, 강유전성 충전재는 조성물 내의 분산을 돕기 위해 분산제와 함께 코팅될 수 있다. 분산을 돕기 위해 용매가 조성물에 첨가될 수 있다. 용매는 중합체 및 원하는 조성물의 특성에 상용적인 한, 중요하지 않다. 전형적인 용매의 예에는 디메틸아세트아미드 및 N-메틸피롤리돈, 지방족 알코올, 예컨대 이소프로판올, 그러한 알코올의 에스테르, 예를 들어 아세테이트 및 프로피오네이트; 테르펜, 예컨대 송근유 및 알파- 또는 베타-테르피네올 또는 이들의 혼합물; 에틸렌 글리콜 및 이의 에스테르, 예컨대 에틸렌 글리콜 모노부틸 에테르 및 부틸 셀로솔브 아세테이트; 카르비톨 에스테르, 예컨대 부틸 카르비톨, 부틸 카르비톨 아세테이트 및 카르비톨 아세테이트, 및 기타 적당한 용매가 포함된다.
필름 형성
본 발명의 조성물은 상유전성 충전재(들) 및 임의적으로 기타 부가 충전재 (들)를 공급하고, 충전재를 바람직한 중합체와 혼합하며, 조성물을 통상적 다이 캐스팅 기법과 같은 당업계에 공지된 기술에 의해 필름의 형상으로 캐스팅함으로써, "필름"으로 제조될 수 있다. 필름은 단일층 또는 다층 구성체로 형성될 수 있다. 필름은 캐리어 필름, 예컨대 폴리에스테르(PET) 상에 형성될 수 있고, 이로부터 인쇄 회로판에 전사된다. 혹은, 필름은 인쇄 회로판에 적층될 때 유전성 필름으로 남는 구리 호일과 같은 금속성 캐리어 필름 상에 형성된다. 필름은 또한 인쇄 회로판에 적층될 때 유전성 필름과 함께 남는 구리 호일 상에 형성될 수도 있으나, 후속하여 화학적 에칭 단계에서 부분적으로 또는 전부 제거된다. 또한, 필름은 "자유 기립(free-standing)" 필름으로 형성될 수 있으며, 이로써 유전성 조성물이 평평한 표면 상에 코팅되고, 이로부터 조성물은 인쇄 회로판에 적층되기 전에 이형된다. 필름은 롤 형태 및 시트 형태 모두를 포함한, 각종 실시양태들로 형성될 수 있다.
다층 구성체를 형성하기 위한 수단으로서, 압출 적층; 열 압축; 용액 코팅 및 공압출을 포함한, 당업자에게 공지된 각종 방법들이 이용될 수 있다. 이는 다층 필름을 형성하기 위해 이용될 수 있는 방법들의 전형적이나 배타적이지 않은 예들이다.
본 발명의 조성물/필름을 이용하는 전기 소자의 형성
본 발명의 필름은 각종 전자 소자들, 예컨대 축전기, 예를 들어 본 발명의 유전성 조성물의 하나 이상의 층으로부터 형성되는 평활 축전기 적층체를 형성하기 위해 이용될 수 있다.
조성물(들) 및 필름(들)의 한 특별한 유용은 축전기, 필터 등의 형성에 관해 U.S. 특허 No. 6,600,645에 기재되어 있는 종류의 유전성 조성물(들)에서의 용도이다. 이에 따라, 한 실시양태에서, 발명은 본 발명의 상유전성 충전재가 안에 분산되어 있는 중합체성 매트릭스를 포함하는 유전성 조성물에 관한 것이다. 다른 한 실시양태에서, 발명은 2개의 도전성 전극 사이에 배치된 유전성 조성물을 포함하고, 유전성 조성물이 본 발명의 상유전성 충전재가 안에 분산되어 있는 중합체성 매트릭스를 포함하는 전기적 축전기에 관한 것이다. 다른 한 실시양태에서, 발명은 본 발명의 입자가 안에 분산되어 있는 중합체성 매트릭스를 포함하는 중합체 후막 축전기용 예비 소성된 세라믹 유전성 물질에 관한 것이다. 본 발명의 유전성 조성물 및 필름의 용도는 전자 회로 및 전자 소자의 각종 측면들의 형성에 포함될 수 있으나, 평활 축전기 적층체의 형성에 있어서의 그것의 용도는 본 발명의 한 실시양태를 나타내기 위해 본원에 기재된다.
평활 축전기 적층체는 금속 호일-유전성 물질-금속 호일 적층체 구조(여기에서, 유전성 물질은 본 발명의 유전성 필름의 하나 이상의 층을 포함함)를 포함할 수 있는 물질로 형성될 수 있다. 다층이 사용될 때, 층들은 상이한 물질들로 이루어질 수 있다. 그러한 유전성 물질은 임피던스 조절을 위해 박층으로 제조될 것이다.
도 2는 유전성 필름 7000 및 6000의 "빌드업(build-up)" 층이 코어에 적용된(전형적으로는 적층된), 전자 팩키지의 전면 단면도로 본 발명의 한 실시양태를 나타낸다. 이 빌드업 층의 하나 이상은 본 발명의 유전성 조성물 또는 유전성 필 름을 포함할 수 있다. 빌드업 층은 파워 코어 주위에 대칭적으로 또는 비대칭적으로 배열될 수 있다. 빌드업 층은 유전성 필름, (커튼-코팅된) 액체, 또는 금속성 층(예를 들어 구리 호일) 상에 코팅된 수지로서, 또는 보강 프리프레그, 예를 들어 B-단계 수지로서 적용(적층)될 수 있다. 보강재는 직조 또는 부직조, 무기(예를 들어, 유리) 또는 유기(예를 들어, 아라미드 섬유)일 수 있다.
도 2는 빌드업 층의 표면 상에 금속화 마이크로비아(블라인드 비아) 접속 및 회로를 포함하는 "빌드업" 층을 갖는 구조를 나타낸다. 마이크로비아(9000)는 레이저 드릴링, 사진석판술, 또는 제어 깊이 기계적 드릴링에 의해 형성될 수 있다. 빌드업 층 표면 및 마이크로비아 홀-벽의 초기 금속화는 금속 결정핵 층(seed layer), 예를 들어 무전해 구리를 침착시킴으로써 달성된다. 결정핵 층 침착은 표면 상에 침착된 촉매에 의해, 예를 들어 한 실시양태에서 팔라듐, 또는 빌드업 층 전반에 걸쳐 분산된 촉매 또는 금속 전구체에 의해 활성화될 수 있다. 대안적으로, 빌드업 층은 금속성 층(구리 호일)으로 덮혀지고, 그 위에 금속 결정핵 층이 마이크로비아 드릴링 후에 침착된다.
도 2는 또한 빌드업 층의 표면 상에 패턴화된 도체를 포함하는 전자 팩키지 구조(다층 구조)의 전면 단면도를 나타낸다. 빌드업 층 위의 인접 금속 커버로 출발하여, 도체 패턴화는 반-부가 공정(semi-additive process(SAP)), "텐트 & 에치(tent & etch) 공정", 패턴화 도금, 또는 변형된 패널 플레이트/텐트 및 에치 공정에 의해 행해질 수 있다. 도 2는 2개의 빌드업 층의 표면 상의 패턴화된 도체(S, P 및 G)를 나타낸다.
마이크로비아(9000)는 전기도금 공정("도금 셔트") 동안에 도금 구리(10000)(주: 도 2에 있는 모든 마이크로비아들은 구리로 충전되고; 비충전된 마이크로비아는 마이크로비아 측벽 및 바닥에서만 구리를 가지게 됨)로 충전되거나, 도전성 잉크 또는 페이스트로 충전되거나, 비도전성 물질로 충전되거나, 비충전되어 남아 제1 유전성 빌드업 층의 상부에 적용되는 제2 유전성 빌드업 층에 의해 충전될 수 있다.
층들이 개별적으로 세워진 후, 한 단계에서 적층되는 수직 상호접속의 예(비아-충전, 인쇄, 에칭, 도금 범프)가 본 발명에 이용될 수 있다. 매립된 평활 축전기 및 매립된 별개의 축전기의 조합이 또한 소위 "코어 부재/적층 비아 팩키지"에 적용될 수 있다. 그의 한 예는 (마츠시타(Matsushita)를 통해 입수가능한) 임의 층 층간 비아 홀(Any Layer Interstitial Via Hole; ALIVH) 공정이다. ALIVH 공정에는 또한 평활 축전기 및 별개의 축전기가 혼입될 수 있다. 그러한 다른 한 적층 비아 공정은 평활 축전기 및 별개의 축전기가 유사한 방식으로 혼입될 수 있는, (도시바 코포레이션(Toshiba Corporation)을 통해 입수가능한) B2it 프로세스
Figure 112006049010127-PAT00002
이다. 그러한 예들에는 네오 맨하탄 범프 상호접속[Neo Manhattan Bump Interconnection(NMBl)(노쓰 코포레이션(North Corp.))], 및 패턴화 프리프레그 레이-업(lay-up) 프로세스(PALAP)(덴소 코포레이션(Denso Corp.))이 포함된다.
도 2는 빌드업 층, 및 유사한 방식으로 형성되고 금속화되어 패턴화된 후속 빌드업 층의 표면에 패턴화된 도체를 포함하는 파워 코어 구조의 정면 단면도를 나 타낸다. 도 2는 또한 평면 정전용량 층(7000)이 빌드업 유전성 물질에 혼입될 수 있음을 도시한다. 마이크로비아는 하위 마이크로비아의 위치에 대해 적층되거나, 교체로 놓일 수 있다(staggered). 적층된 비아는 금속으로 충전될 필요가 있다. 이어서, 팩키지는 고온 땜납 단계에서 플립 칩의 범프에 연결되고, 저온 온도에서의 땜납 단계에서 땜납 결합부를 통해 마더보드에 연결될 수 있다. 도전성 물질, 전형적으로는 구리의 피처는 Y-축의 도체 및 Z-축의 비아를 통해 남땜 접속에 대한 인접 접속을 형성하는 것으로 이해하도록 한다.
또한, 다중 빌드업 유전성 층은 순차적으로 형성될 수 있고, 여기에서 각 빌드업 층은 적용가능한 도전성 패턴, 및 각 유전성 층 상의 쓰루홀 접속 및 도전성 쓰루홀 접속을 포함함으로써 전체의 전차 팩키지를 형성하는 것으로 당업자에 의해 이해된다.
당업자는 이후에 열거되는 도면들을 참고로 하여 실시양태들의 이 상세한 설명을 읽을 때, 상술된 이점들 및 기타 이점들, 및 본 발명의 각종 실시양태들의 이익을 인지할 것이다.
통상의 수행에 따라, 도면의 각종 피처들은 반드시 일정 비례에 따라 그려지는 것은 아니다. 각종 피처들의 치수는 본 발명의 실시양태를 명료히 도시하기 위해 확대되거나 축소될 수 있다.
본 발명의 상기 상세한 설명은 본 발명의 실시양태를 도시하고 기술한다. 부가적으로, 개시내용은 본 발명의 단지 선택된 바람직한 실시양태만을 보여주고 설명하고 있으나, 본 발명이 각종 다른 조합, 변형, 및 환경 하에 사용가능하고, 본원에 표현된 본 발명의 개념의 범주 내에 속하고(하거나), 상기 교시내용과 일관되며(되거나), 당 기술의 기술 또는 지식 내에 속하는 변화 또는 변형이 가능해질 수 있는 것으로 이해하도록 한다.
상기 기술된 실시양태는 또한 알려진 최량의 본 발명의 수행 방식을 설명하고, 다른 당업자가 본 발명의 특별한 용도 또는 사용이 필요로 하는 각종 변형을 가하여, 위와 같은 실시양태 또는 다른 실시양태에서 본 발명을 이용하도록 할 수 있도록 의도된다. 따라서, 명세서는 본 발명을 본원에 개시된 형태로 제한하는 것으로 의도되지 않는다. 또한, 첨부된 도면은 발명의 상세한 설명에 명백하게 정의되지 않은 대안적 실시양태들도 포함하는 것으로 간주되도록 의도된다.
실시예
TiO 2 -충전 유전성 필름의 제조
먼저, 30 g의 듀폰(DuPont) Ti-퓨어
Figure 112006049010127-PAT00003
R-101 이산화티탄 분말을 고전단율 믹서에 분산시켜, MEK(메틸 에틸 케톤) 용매(출처: EIT-엔디코트 인터커넥트 테크놀로지즈(EIT-Endicott Interconnect Technologies) 중 드리클래드(DriClad)
Figure 112006049010127-PAT00004
에폭시계 수지의 용액을 수득하였다. 용액의 중량은 160 g 수지(75.8% 고형분)를 포함하여 211 g이었다. 2-메틸이미다졸(0.208 g)을 90 g의 MEK에 용해시키고, 분산액(이미다졸/수지의 중량비: 0.13/100)에 첨가하였다. 생성된 분산액은 19 cps의 점도 및 55.83%의 고형분 함량을 가졌다. 이어서, 분산액을 150 마이크론 보드 코팅 블레이드를 이용하여 약 25 마이크론 두께의 마일라르(Mylar)
Figure 112006049010127-PAT00005
호일에 보드-코 팅하였다. 건조된 코팅 두께는 대략 40 마이크론이었고; 코팅 폭은 약 18 cm이었으며, 코팅 길이는 약 137 cm이었다. 코팅을 열풍 블로우어로 건조시켰다. 이어서, 코팅을 실리콘-이형 마일라르
Figure 112006049010127-PAT00006
호일로 피복하여, 롤업된 코팅 호일은 자체에 들러붙지 않게 된다. 이어서, 코팅된 호일을 7.5 cm 직경의 플라스틱 코어 상에 롤업하였다.
패턴화 기판에의 TiO 2 -충전 필름의 적층
필름을 메이키(Meiki) 진공 적층장치를 이용하여 회로화 시험 비히클에 적층하였다. 먼저, 폴리에스테르 이형 시트를 제거하였다. 이어서, 회로화 시험 패턴을 향하는 TiO2-충전 코팅과 함께 시험 비히클에 적층하였다. 수지가 위에 코팅되어 있는 마일라르
Figure 112006049010127-PAT00007
커버는 적층 중에 필름의 상부에 남았다. 적층 조건은 다음과 같았다: 120℃, 3분, 145 psi. 이어서, 마일라르
Figure 112006049010127-PAT00008
커버를 제거하였고, TiO2-충전 필름을 195℃에서 2 시간 동안 열풍 오븐에서 경화시켰다.
시험 비히클 제조:
동박 적층체(표준 에폭시/유리 FR-4 유전성 물질)를 표준 인쇄 배선판 가공, 즉 핫롤 적층장치(HRL) 상의 동박 적층체로의 건조 필름 레지스트 적층, 시험 패턴의 네가티브 이미지를 갖는 할로겐화은 포토툴을 이용하는 UV 이미지화 장치에의 노출, 수성 현상, 산 에치, 레지스트 스트립을 이용하여 패턴화하였다. 구리 두께는 1/2 온스(약 17 마이크론)였다. 구리 트레이스는 약 50 마이크론의 폭이었다. 구리 트레이스들 사이의 간격은 약 65 마이크론의 폭이었다.
적층 결과:
패턴화 기판 상의 적층 필름의 단면의 SEM은 구리 피처를 완전히 둘러싸는 40 마이크론 두께의 TiO2-충전 필름을 나타냈다. 적층 필름의 표면은 거의 평면이었다.
실시예 #1
파이로멜리트산 이무수물(PMDA), 4,4'-옥시디프탈산 무수물(ODPA) 및 1,3-비스-(4-아미노페녹시)벤젠(APB-134)의 단량체들로부터 유도된 160 g의 폴리아믹산의 용액을, 120 g의 디메틸아세트아미드(DMAC) 용매 및 30 g의 듀폰 Ti-퓨어
Figure 112006049010127-PAT00009
R-101 이산화티탄 분말과 혼합하였다. 이 용액을 분말이 분산될 때까지 고속 믹서에서 교반하였다. 500 포이즈의 점도에 도달할 때까지 소량의 부가 단량체를 첨가하였다. 이어서, 이 용액을 균일한 코팅으로서 고체 표면 상에 코팅하였다. 이어서, 코팅을 170℃에서 건조시켜, 용매의 약 70 내지 80%를 제거하였다. 이어서, 형성된 필름을 고체 표면으로부터 제거하였다. 이어서, 이 필름을 350℃에서 1시간 동안 오븐에서 경화시켰다. 최종 필름 두께는 1.1 mil이었고, 충전재 하중은 26 체적%였다.
이어서, 경화된 이산화티탄 충전 필름을 양 시트의 구리 호일 사이에 적층하였다. 각 구리 시트는 두께가 36 마이크론이었다. 적층 프레스 사이클은 진공 하에 250℃에서 1.5 시간 동안 시트를 고정함으로써 개시되었다. 10 psi의 압력을 마지막 1/2 시간 동안 시트에 인가하였다. 이어서, 온도를 부가적 1시간 동안 350 ℃로 승온시켰다. 보다 높은 온도에서 30분 경과 후에, 압력이 352 psi로 증가되었다. 이어서, 열을 제거하였고, 냉각 후, 샘플을 제거하였다.
포토레지스트 이미지화 및 구리 에칭을 이용하여, 1 인치 직경의 축전기를 시험을 위해 이미지화하였다. 이미지화된 축전기의 전기 시험은, 그것들이 유전 내전압 시험에서 500 볼트 DC를 통과할 수 있었음을 보여주었다. 3 볼트에서, 유전성 물질에 걸치는 저항율은 1010 Ohm/cm2 초과였다. 100 볼트 DC에서의 누설 전류는 0.1 ㎂/cm2 미만이었다. 강유전성 충전재인 바륨 티타네이트로 충전된 유사 샘플은 4×108 ohm/cm2의 3 볼트에서의 저항을 가졌고, 유전 내전압 시험에서 100 볼트 DC 만을 통과하며, 100 ㎂/cm2 초과의, 100 볼트 DC에서의 누설 전류를 가질 것이다.
실시예 #2
18 lb의 DMAC 및 18 lb의 듀폰 Ti-퓨어
Figure 112006049010127-PAT00010
R-101 이산화티탄 분말의 용액을 고속 믹서에서 1시간 동안 교반하였다. 이어서, 파이로멜리트산 이무수물(PMDA), 4,4'-옥시디프탈산 무수물(ODPA) 및 1,3-비스-(4-아미노페녹시)벤젠(APB-134)의 단량체들로부터 유도된 84 lb의 폴리아믹산을 첨가하였다. 이 혼합물을 부가적 30분 동안 교반하였다. 400 포이즈의 점도가 도달될 때까지 소량의 부가 단량체를 첨가하였다.
이어서, 이 용액을 연속 시트의 구리 호일(36 마이크론 두께)에 주형하였다. 용액을 190℃에서 건조시켜, 약 90% 고형분이 되도록 하였다. 이어서, 코팅된 구리를 350℃에서 1시간 동안 오븐에서 경화시켰다. 최종 필름 두께는 8 및 12 마이크론이었다. 충전재 하중은 29 체적%이었다.
이어서, 구리 상에 코팅된 충전된 폴리이미드 필름을 한 시트의 구리 호일에 적층하였다. 구리 시트는 두께가 35 마이크론이었다. 적층은 350℃의 최대 적층 온도로 진공 하에서 오토클레이브를 사용하였다.
포토레지스트 이미지화 및 구리 에칭을 이용하여, 1인치 직경의 축전기를 시험을 위해 이미지화하였다. 이미지화된 축전기의 전기 시험은, 그것들이 8 마이크론 두께의 유전성 샘플에 대한 유전 내전압 시험에서 250 볼트 DC를 통과할 수 있었음을 보여주었다. 3 볼트에서 유전성 물질에 걸치는 저항은 1010 ohm/cm2 초과였다. 100 볼트 DC에서의 누설 전류는 0.1 ㎂/cm2 미만이었다.
본 발명에 따라, 높은 유전 내전압 및 낮은 누설 전류와 같은 바람직한 전기적 및 물리적 성질들을 가지는 전자 소자에서의 축전기 형성에 사용하기 위한 유전성 조성물 및 필름이 제공된다. 특히 그것들은 반도체 장치(칩, 집적 회로)에 인접하여 부근에 놓여, 루프 인덕턴스로 인한 지연을 최소로 하면서 전하를 반도체에 빠르게 전달하고, 빠른 신호 상승 시간을 가능하게 하며, 반도체 스위칭 노이즈를 완충시킬 때에 유용하다.

Claims (12)

  1. 상유전성 충전재 및 중합체를 포함하는 유전성 조성물을 제공하고(여기에서, 상기 상유전성 충전재는 50 내지 150의 유전상수를 가짐);
    상기 유전성 조성물을 캐리어 필름에 적용하여, 유전성 층 및 캐리어 필름 층을 포함하는 다층 필름을 형성하고;
    상기 다층 필름을 회로화 코어에 적층하며(여기에서, 상기 다층 필름의 유전성 층은 상기 회로화 코어를 향함);
    가공 전에 상기 유전성 층으로부터 상기 캐리어 필름 층을 제거하고;
    금속성 층을 상기 유전성 층에 적용하며(여기에서, 상기 회로화 코어, 유전성 층 및 금속성 층은 평활 축전기를 형성함);
    상기 평활 축전기를 가공하여 다층 구조를 형성하는 것
    을 포함하는, 다층 구조의 형성 방법.
  2. 상유전성 충전재 및 중합체를 포함하는 유전성 조성물을 제공하고(여기에서, 상기 상유전성 충전재는 50 내지 150의 유전상수를 가짐);
    상기 유전성 조성물을 금속성 캐리어 필름에 적용하여, 유전성 층 및 캐리어 필름 층을 포함하는 다층 필름을 형성하고;
    상기 다층 필름을 회로화 코어에 적층하며(여기에서, 상기 다층 필름의 유전성 층은 상기 회로화 코어를 향하고, 상기 회로화 코어, 유전성 층 및 캐리어 필름 층은 평활 축전기를 형성함);
    상기 평활 축전기를 가공하여 다층 구조를 형성하는 것
    을 포함하는 다층 구조의 형성 방법.
  3. 제1항 또는 제2항에 있어서, 이형 필름 층을 제공하고, 상기 이형 필름 층을 상기 유전성 층에 적용하며, 가공 전에 상기 이형 층을 제거하는 것을 더 포함하는 방법.
  4. 제1항 또는 제2항에 있어서, 상기 상유전성 충전재가 5 내지 55 체적%의 양으로 존재하는 방법.
  5. 제1항 또는 제2항에 있어서, 상기 유전성 조성물이 용매를 더 포함하는 방법.
  6. 제1항 또는 제2항에 있어서, 상기 상유전성 충전재가 TiO2, Ta2O5, Hf2O5, Nb2O5, Al2O3, 스테아타이트 및 이들의 혼합물로 구성되는 군으로부터 선택되는 방법.
  7. 제1항 또는 제2항에 있어서, 상기 상유전성 충전재의 평균 입자 크기가 2 마 이크론 미만인 방법.
  8. 제1항 또는 제2항에 있어서, 상기 중합체가 에폭시, 아크릴, 폴리우레탄 및 폴리이미드로부터 선택되는 방법.
  9. 제1항 또는 제2항에 있어서, 상기 유전성 조성물이 강유전성 충전재를 더 포함하는 방법.
  10. 제9항에 있어서, 상기 강유전성 충전재가 화학식 ABO3의 페로브스카이트(perovskite), 결정성 바륨 티타네이트(BT), 바륨 스트론튬 티타네이트(BST), 납 지르코네이트 티타네이트(PZT), 납 란타늄 티타네이트, 납 란타늄 지르코네이트 티타네이트(PLZT), 납 마그네슘 니오베이트(PMN), 칼슘 구리 티타네이트 및 이들의 혼합물로 구성되는 군으로부터 선택되는 방법.
  11. 제1항 또는 제2항의 방법에 의해 형성된 다층 구조.
  12. 제11항에 있어서, 상기 구조가 인쇄 배선판 및 집적 회로 팩키지로부터 선택되는 다층 구조.
KR1020060064187A 2005-07-11 2006-07-10 정전용량 장치, 유기 유전성 적층체, 그러한 장치를포함하는 다층 구조, 및 그것의 제조 방법 KR100822624B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US69842605P 2005-07-11 2005-07-11
US60/698,426 2005-07-11
US11/451,763 2006-06-13
US11/451,763 US7621041B2 (en) 2005-07-11 2006-06-13 Methods for forming multilayer structures

Publications (2)

Publication Number Publication Date
KR20070007723A true KR20070007723A (ko) 2007-01-16
KR100822624B1 KR100822624B1 (ko) 2008-04-17

Family

ID=37199127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060064187A KR100822624B1 (ko) 2005-07-11 2006-07-10 정전용량 장치, 유기 유전성 적층체, 그러한 장치를포함하는 다층 구조, 및 그것의 제조 방법

Country Status (5)

Country Link
US (1) US7621041B2 (ko)
EP (1) EP1744354A3 (ko)
JP (1) JP2007053347A (ko)
KR (1) KR100822624B1 (ko)
TW (1) TWI322475B (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901400B2 (en) 1998-10-23 2011-03-08 Covidien Ag Method and system for controlling output of RF medical generator
US7137980B2 (en) 1998-10-23 2006-11-21 Sherwood Services Ag Method and system for controlling output of RF medical generator
US7364577B2 (en) 2002-02-11 2008-04-29 Sherwood Services Ag Vessel sealing system
US7044948B2 (en) 2002-12-10 2006-05-16 Sherwood Services Ag Circuit for controlling arc energy from an electrosurgical generator
US7722601B2 (en) 2003-05-01 2010-05-25 Covidien Ag Method and system for programming and controlling an electrosurgical generator system
EP1676108B1 (en) 2003-10-23 2017-05-24 Covidien AG Thermocouple measurement circuit
US7396336B2 (en) 2003-10-30 2008-07-08 Sherwood Services Ag Switched resonant ultrasonic power amplifier system
US7131860B2 (en) 2003-11-20 2006-11-07 Sherwood Services Ag Connector systems for electrosurgical generator
US7628786B2 (en) 2004-10-13 2009-12-08 Covidien Ag Universal foot switch contact port
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
US9474564B2 (en) 2005-03-31 2016-10-25 Covidien Ag Method and system for compensating for external impedance of an energy carrying component when controlling an electrosurgical generator
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
US8734438B2 (en) 2005-10-21 2014-05-27 Covidien Ag Circuit and method for reducing stored energy in an electrosurgical generator
US7947039B2 (en) 2005-12-12 2011-05-24 Covidien Ag Laparoscopic apparatus for performing electrosurgical procedures
US8685016B2 (en) 2006-01-24 2014-04-01 Covidien Ag System and method for tissue sealing
US9186200B2 (en) 2006-01-24 2015-11-17 Covidien Ag System and method for tissue sealing
CA2574934C (en) 2006-01-24 2015-12-29 Sherwood Services Ag System and method for closed loop monitoring of monopolar electrosurgical apparatus
CA2574935A1 (en) 2006-01-24 2007-07-24 Sherwood Services Ag A method and system for controlling an output of a radio-frequency medical generator having an impedance based control algorithm
US8147485B2 (en) 2006-01-24 2012-04-03 Covidien Ag System and method for tissue sealing
AU2007200299B2 (en) 2006-01-24 2012-11-15 Covidien Ag System and method for tissue sealing
US8216223B2 (en) 2006-01-24 2012-07-10 Covidien Ag System and method for tissue sealing
US7513896B2 (en) 2006-01-24 2009-04-07 Covidien Ag Dual synchro-resonant electrosurgical apparatus with bi-directional magnetic coupling
US7651493B2 (en) 2006-03-03 2010-01-26 Covidien Ag System and method for controlling electrosurgical snares
US7651492B2 (en) 2006-04-24 2010-01-26 Covidien Ag Arc based adaptive control system for an electrosurgical unit
US7572709B2 (en) * 2006-06-29 2009-08-11 Intel Corporation Method, apparatus, and system for low temperature deposition and irradiation annealing of thin film capacitor
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
US7794457B2 (en) 2006-09-28 2010-09-14 Covidien Ag Transformer for RF voltage sensing
US20080239685A1 (en) * 2007-03-27 2008-10-02 Tadahiko Kawabe Capacitor built-in wiring board
US8777941B2 (en) 2007-05-10 2014-07-15 Covidien Lp Adjustable impedance electrosurgical electrodes
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US7834484B2 (en) 2007-07-16 2010-11-16 Tyco Healthcare Group Lp Connection cable and method for activating a voltage-controlled generator
US8152800B2 (en) * 2007-07-30 2012-04-10 Vivant Medical, Inc. Electrosurgical systems and printed circuit boards for use therewith
US8216220B2 (en) 2007-09-07 2012-07-10 Tyco Healthcare Group Lp System and method for transmission of combined data stream
US8512332B2 (en) 2007-09-21 2013-08-20 Covidien Lp Real-time arc control in electrosurgical generators
US8226639B2 (en) 2008-06-10 2012-07-24 Tyco Healthcare Group Lp System and method for output control of electrosurgical generator
US8262652B2 (en) 2009-01-12 2012-09-11 Tyco Healthcare Group Lp Imaginary impedance process monitoring and intelligent shut-off
US8435427B2 (en) * 2010-08-26 2013-05-07 3M Innovative Properties Company Compositions having non-linear current-voltage characteristics
CN103250473B (zh) 2010-12-06 2016-08-31 3M创新有限公司 复合材料二极管、电子器件及其制备方法
JP5693977B2 (ja) * 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
US9529025B2 (en) 2012-06-29 2016-12-27 Covidien Lp Systems and methods for measuring the frequency of signals generated by high frequency medical devices
US20150294793A1 (en) 2012-11-21 2015-10-15 3M Innovative Properties Company Multilayer film including first and second dielectric layers
US20150302990A1 (en) 2012-11-21 2015-10-22 3M Innovative Properties Company Multilayer film including first and second dielectric layers
KR101934426B1 (ko) * 2012-11-26 2019-01-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
TWI470197B (zh) * 2012-12-20 2015-01-21 Ind Tech Res Inst 電容式剪力感測器及其製造方法
US9872719B2 (en) 2013-07-24 2018-01-23 Covidien Lp Systems and methods for generating electrosurgical energy using a multistage power converter
US9655670B2 (en) 2013-07-29 2017-05-23 Covidien Lp Systems and methods for measuring tissue impedance through an electrosurgical cable
US9093295B2 (en) 2013-11-13 2015-07-28 Qualcomm Incorporated Embedded sheet capacitor
US9526185B2 (en) * 2014-04-08 2016-12-20 Finisar Corporation Hybrid PCB with multi-unreinforced laminate
JP7060289B2 (ja) * 2016-05-23 2022-04-26 デイレル、イヴァン アラウジョ スーパーキャパシタの製造のための製造プロセス、および、細線スーパーキャパシタの製造のための製造プロセス
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
US10522449B2 (en) 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US661491A (en) * 1898-10-14 1900-11-13 William Milt Brown Emergency-brake switch.
US3287311A (en) * 1963-01-03 1966-11-22 Du Pont Polyimide containing tio2, articles, and process of making
US3983077A (en) * 1975-05-02 1976-09-28 Texas Instruments Incorporated Process for making ceramic resistor materials
JPS5711407A (en) 1980-06-25 1982-01-21 Toray Industries High dielectric constant polyimide resin composition for electric material
US4569324A (en) * 1983-09-22 1986-02-11 Florentino Garcia Hand held sure grip slingshot including a method and apparatus for its manufacture
US5010641A (en) * 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5161086A (en) * 1989-08-23 1992-11-03 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5155655A (en) * 1989-08-23 1992-10-13 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
ATE124599T1 (de) 1990-04-05 1995-07-15 Dyconex Ag Herstellung von mehrschichtigen leiterplatten mit erhöhter leiterbahnendichte.
EP0474054B1 (en) * 1990-08-27 1995-12-06 E.I. Du Pont De Nemours And Company Flexible multi-layer polyimide film laminates and preparation thereof
US5162977A (en) * 1991-08-27 1992-11-10 Storage Technology Corporation Printed circuit board having an integrated decoupling capacitive element
US5800575A (en) * 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
US5428499A (en) * 1993-01-28 1995-06-27 Storage Technology Corporation Printed circuit board having integrated decoupling capacitive core with discrete elements
US5469324A (en) 1994-10-07 1995-11-21 Storage Technology Corporation Integrated decoupling capacitive core for a printed circuit board and method of making same
US5586301A (en) * 1994-11-09 1996-12-17 Ybm Technologies, Inc. Personal computer hard disk protection system
US5888631A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Method for minimizing warp in the production of electronic assemblies
EP1020487A4 (en) 1997-09-30 2001-03-14 Ngk Insulators Ltd PLASTIC / CERAMIC COMPOSITE MATERIAL
JPH11111551A (ja) 1997-10-07 1999-04-23 Murata Mfg Co Ltd 積層型電子部品の製造方法
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
JP2001176751A (ja) 1999-12-17 2001-06-29 Murata Mfg Co Ltd 積層電子部品の製造方法
JP3635631B2 (ja) * 1999-12-20 2005-04-06 株式会社村田製作所 積層セラミック電子部品の製造方法
US6446317B1 (en) * 2000-03-31 2002-09-10 Intel Corporation Hybrid capacitor and method of fabrication therefor
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US6346743B1 (en) * 2000-06-30 2002-02-12 Intel Corp. Embedded capacitor assembly in a package
US6611419B1 (en) 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
US6370012B1 (en) * 2000-08-30 2002-04-09 International Business Machines Corporation Capacitor laminate for use in printed circuit board and as an interconnector
US6819540B2 (en) * 2001-11-26 2004-11-16 Shipley Company, L.L.C. Dielectric structure
AU2002355051A1 (en) * 2001-11-30 2003-06-10 Ajinomoto Co., Inc. Method of laminating circuit board and method of forming insulation layer, multilayer printed wiring board and production method therefor and adhesion film for multilayer printed wiring board
JP2003304065A (ja) * 2002-04-08 2003-10-24 Sony Corp 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
US6841493B2 (en) 2002-06-04 2005-01-11 E. I. Du Pont De Nemours And Company High K glass and tape composition for use at high frequency
JP4488684B2 (ja) 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US6600645B1 (en) * 2002-09-27 2003-07-29 Ut-Battelle, Llc Dielectric composite materials and method for preparing
US20040099999A1 (en) * 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
US7495887B2 (en) * 2004-12-21 2009-02-24 E.I. Du Pont De Nemours And Company Capacitive devices, organic dielectric laminates, and printed wiring boards incorporating such devices, and methods of making thereof

Also Published As

Publication number Publication date
TWI322475B (en) 2010-03-21
KR100822624B1 (ko) 2008-04-17
EP1744354A2 (en) 2007-01-17
US7621041B2 (en) 2009-11-24
EP1744354A3 (en) 2009-11-18
US20070006435A1 (en) 2007-01-11
TW200715423A (en) 2007-04-16
JP2007053347A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
KR100822624B1 (ko) 정전용량 장치, 유기 유전성 적층체, 그러한 장치를포함하는 다층 구조, 및 그것의 제조 방법
US7495887B2 (en) Capacitive devices, organic dielectric laminates, and printed wiring boards incorporating such devices, and methods of making thereof
US7701052B2 (en) Power core devices
US6274224B1 (en) Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
KR100716824B1 (ko) 하이브리드 재료를 이용한 커패시터 내장형 인쇄회로기판및 그 제조방법
EP0902048B1 (en) High dielectric constant flexible polyimide film and process of preparation
US7429510B2 (en) Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
KR100896548B1 (ko) 상호접속 모듈 및 상호접속 모듈의 제조 방법
KR100812515B1 (ko) 용량성/저항성 디바이스 및 이러한 디바이스를 통합하는인쇄 배선 기판, 그리고 그 제작 방법
US7613007B2 (en) Power core devices
US7384856B2 (en) Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate
KR100816623B1 (ko) 전력 코어 장치 및 그 제조 방법
KR100638620B1 (ko) 임베디드 수동소자용 인쇄회로기판재료
EP1696716A1 (en) Multilayer printed wiring board
EP1634330A1 (en) Dielectric composite material comprising benzocyclobutene which contains a filler in order to decrease the coefficient of thermal expansion
JP2006179923A (ja) 電力コアデバイス、およびその作製の方法
KR20090023696A (ko) 개선된 전극, 내부층, 커패시터 및 인쇄 배선 기판, 및 이들의 제조 방법- 파트 ⅱ
JP2004119483A (ja) 素子内蔵基板
US8501575B2 (en) Method of forming multilayer capacitors in a printed circuit substrate
CN1937174A (zh) 电容器件、有机电介质叠层、含此类器件的多层结构及其制造方法
Das et al. Resin coated copper capacitive (RC3) nanocomposites for system in a package (SiP): Development of 3-8-3 structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee