JP2007053347A - 容量性デバイス、有機誘電体積層物、かかるデバイスを組み込んだ多層構造物、およびそれらの作製方法 - Google Patents

容量性デバイス、有機誘電体積層物、かかるデバイスを組み込んだ多層構造物、およびそれらの作製方法 Download PDF

Info

Publication number
JP2007053347A
JP2007053347A JP2006190735A JP2006190735A JP2007053347A JP 2007053347 A JP2007053347 A JP 2007053347A JP 2006190735 A JP2006190735 A JP 2006190735A JP 2006190735 A JP2006190735 A JP 2006190735A JP 2007053347 A JP2007053347 A JP 2007053347A
Authority
JP
Japan
Prior art keywords
dielectric
layer
film
filler
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006190735A
Other languages
English (en)
Inventor
Sounak Banerji
バネルジー ソーナク
G Sidney Cox
コックス ジー．シドニー
Karl Hartmann Dietz
ハルトマン ディーツ カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JP2007053347A publication Critical patent/JP2007053347A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】多層構造物の形成方法および多層構造物自体を提供すること。
【解決手段】一実施形態においては、多層構造物の形成方法は、５０から１５０の間の誘電率を有する常誘電体フィラーとポリマーとを含む誘電体組成物を用意するステップと、前記誘導体組成物をキャリアフィルムに被着させ、それによって誘電体層とキャリアフィルム層とを含む多層フィルムを形成するステップと、前記多層フィルムを回路付きコアに貼り付けるステップであって、前記多層フィルムの誘電体層が前記回路付きコアと対向するステップと、加工の前に前記キャリアフィルム層を前記誘電体層から除去するステップと、金属層を前記誘電体層に被着させるステップであって、前記回路付きコア、誘電体層および金属層がプレーナキャパシタを形成するステップと、前記プレーナキャパシタを加工して多層構造物を形成するステップとを含む。
【選択図】図２

Description

本発明の技術分野は、誘電体組成物およびフィルム、ならびに多層プリント回路などの電子回路および構成部品におけるそれらの使用に関する。多層プリント回路は、リジッド、フレキシブル、またはリジッドフレックス回路板、多層チップパッケージ、あるいはマルチチップパッケージとすることができる。
集積回路構成部品を小型化し、その性能を向上させる必要性がますます高まっている。集積回路構成部品、例えばプレーナキャパシタ構成部品の共通の部品の１つに、誘電性機能性フィラー材料およびポリマーを含む組成物から形成される誘電体層がある。一般的に、高い誘電率（Ｋ）を有する誘電性機能性フィラー材料をキャパシタ中で使用すると、所与の誘電体層の厚さのとき、フィラーを使用しない場合に比べて、同量の電荷を小さなキャパシタ面積に貯蔵することが可能になる。
現在、様々な種類の誘電体層が回路板キャパシタの加工に使用されている。しかしながら、誘電体層の誘電率が限られており、低い絶縁耐電圧や高い漏洩電流など、いくつかの電気的性質に関して問題がある。これら２つの問題は、いずれも最終的なキャパシタの容量を制限し、多くの場合、キャパシタ内の誘電体層の厚さを所望のレベルまで低減する能力を制限する。
図１は、プリント回路板２５の一部分の断面図である。このプリント回路板は、ＩＣデバイス３０に接続されたＳＭＴキャパシタ５０を有し、従来技術のプリント回路板２５を形成している。ＩＣデバイス３０に信号を搬送する信号線が、ＩＣデバイス３０をキャパシタ５０に接続する回路トレース６０に接続されている。キャパシタ５０は、はんだパッド５２とはんだ継手５８の対の一方によって回路トレース７０に結合されており、はんだパッド４２とはんだ継手４８とによって回路トレース７０に結合されている。キャパシタ５０は、はんだパッド５２とはんだ継手５８の対の他方および回路トレース５９によって、ビアホール８０に結合されている。この配置で、２個のキャパシタ５０は信号線と直列に配置され、メッキした貫通孔ビア８０を経由して接地されている。この従来型の表面実装手法は、貴重な表面積の使用を必要とする。さらに、はんだ接続が必要とされるので、信頼性が低下し製造コストが上昇する。
米国仮出願６０／６３７，８１３号明細書 米国特許第５，２９８，３３１号明細書 米国特許第６，６００，６４５号明細書
したがって、本発明者らは、電子部品中のキャパシタ形成に使用される、高い絶縁耐電圧や低い漏洩電流など、所望の電気的および物理的性質を有する誘電体組成物およびフィルムを提供することとした。これらの誘電組成物およびフィルムは、ループインダクタンスによる遅延を最小にして電荷を半導体に迅速に送出し、迅速な信号の立ち上がり時間を可能にし、半導体スイッチングノイズを弱めるために、これらを半導体デバイス（チップ、集積回路）に近接して設置する場合に特に有用である。本発明は、かかる組成物、フィルム、デバイス、およびかかるデバイスを作成する方法を提供する。
本発明は、多層構造物の形成方法および多層構造物それ自体に関する。一実施形態においては、多層構造物の形成方法は、５０から１５０の間の誘電率を有する常誘電体フィラーおよびポリマーを含む誘電体組成物を用意するステップと、前記誘導体組成物をキャリアフィルムに被着させ、それによって誘電体層とキャリアフィルム層とを含む多層フィルムを形成するステップと、前記多層フィルムを回路付きコアに貼り付けるステップであって、前記多層フィルムの誘電体層が前記回路付きコアと対向するステップと、加工の前に前記キャリアフィルム層を前記誘電体層から除去するステップと、金属層を前記誘電体層に被着させるステップであって、前記回路付きコア、誘電体層および金属層がプレーナキャパシタを形成するステップと、前記プレーナキャパシタを加工して多層構造物を形成するステップとを含む。
さらなる実施形態においては、多層構造物の形成方法は、５０から１５０の間の誘電率を有する常誘電体フィラーおよびポリマーを含む誘電体組成物を用意するステップと、前記誘導体組成物を金属キャリアフィルムに被着させ、それによって誘電体層とキャリアフィルム層とを含む多層フィルムを形成するステップと、前記多層フィルムを前記回路付きコアに貼り付けるステップであって、前記多層フィルムの誘電体層が前記回路付きコアと対向しており、前記回路付きコア、誘電体層およびキャリアフィルム層がプレーナキャパシタを形成するステップと、前記プレーナキャパシタを加工して多層構造物を形成するステップと、を含む。
以下の詳細な説明では、添付の図面を参照する。図面中、同じ数字は同じ要素を示す。
本発明は、常誘電体フィラー、およびポリマーを含み、前記常誘電体フィラーが５０から１５０の間の誘電率を有する誘電体組成物に関する。本発明はさらに、フィルムおよびフィルムを含むキャパシタを形成するために加工されている上記の組成物に関する。
本発明のさらなる実施形態は、２個の導電性電極と、前記キャパシタを含むプリント配線板との間に配設されている上記誘電体組成物を含むキャパシタである。本発明のさらなる実施形態は、前記キャパシタを含むプリント回路であって、最も外側の２つの導電層および前記導電層間の誘電体層が、プリント配線板の片側または両側に前記キャパシタを形成するプリント回路である。本発明のさらなる実施形態は、前記キャパシタを含むプリント回路であって、最も外側の導電層および上記導電層間の誘電体層によって、プリント配線板の片側または両側に１個以上のキャパシタが形成されるプリント回路である。
さらなる実施形態は、埋め込みプレーナキャパシタを形成する方法であって、上記誘電体組成物を、ポリエステル樹脂（ＰＥＴ）などのキャリアフィルム上にコーティングするステップと、前記誘電体組成物を、一般的に、真空積層、平圧プレス、ホットロール、またはオートクレーブ積層によって、パワーコア（本明細書に参照として組み込まれる特許文献１参照）などの回路付きコアに移転させるステップとを含む方法に関する。
多くの実施形態は、埋め込み式のパワー、接地、および信号用受動部品を含む回路付きコアを構成することができる。回路付きコアの一実施形態は、少なくとも１つの埋め込み式単一キャパシタを含む少なくとも１つの埋め込み式単一キャパシタ層と、少なくとも１つのプレーナキャパシタ積層物とを含むパワーコアであって、前記プレーナキャパシタ積層物が、前記少なくとも１つの単一キャパシタに電荷を供給する低インダクタンス経路として働き、前記少なくとも１つの単一キャパシタが前記プレーナキャパシタ積層物の少なくとも１つと平行に接続され、前記パワーコアが、少なくとも１つの信号層と相互接続されているパワーコアである。
さらなる実施形態は、プレーナキャパシタを形成する方法であって、前記誘電体組成物を用意するステップと、前記誘電体組成物を金属層に被着させ、それによって金属サイドと誘電体サイドを形成するステップと、この構造物を、誘電体組成物がプリント回路板と対向する状態で、プリント回路板に貼り付けるステップとを含む方法に関する。さらなる実施形態もプレーナキャパシタを形成する方法に関するものであって、前記誘電体組成物を用意するステップと、前記誘電体組成物を第１金属層に被着させ、それによって金属サイドと誘電体サイドを形成するステップと、第２の金属層を前記誘電体サイドに被着させるステップと、第２の誘電体層を提供するステップと、前記第２の誘電体層および第１の誘電体層ならびにその２つの金属層を、第２の誘電体層が第１の誘電体層とプリント回路板との間に置かれるようにプリント回路板に貼り付けるステップとを含む方法に関する。さらなる実施形態は、前記の諸方法によって形成されたプレーナキャパシタ、ならびにそれらのキャパシタを含む多層構造物である。
本発明の組成物を使用して構築されたキャパシタは、一般的に高い静電容量密度ならびにその他の所望の電気的および物理的性質を有している。このキャパシタは、例えば、プリント配線板上および集積回路基板上に取り付けることができ、また集積回路パッケージおよび集積受動デバイスを形成するのに使用することができる。
当業者は、添付の図面を参照しながら、実施形態についての以下の詳細な説明を読めば、上述の利点および本発明の様々なさらなる実施形態の利点および利益を理解するであろう。
一般的な慣行に従って、以下で論じる図面の様々なフィーチャは、必ずしも原寸法に比例して描いてはいない。図面中の様々なフィーチャおよび要素の寸法は、本発明の実施形態をより明瞭に図示するために、拡大または縮小されていることがある。
本発明は、高い絶縁耐電圧および低い漏洩電流、ループインダクタンスによる遅延を最小にした電荷の半導体への迅速な送出、速い信号の立ち上がり時間、半導体スイッチングノイズの低減など、プリント回路板および集積回路パッケージの改善された電気特性を可能にする誘電体組成物および誘電体フィルムに関する。誘電体組成物は、それだけに限定されないが、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、Ｎｂ２Ｏ５、ＡＩ２Ｏ３、ステアタイトなどの常誘電体フィラーおよびポリマーを含む。フィラーは、誘電率が１０と１５０の間であるどの常誘電体フィラーでもよい。常誘電体フィラーは、バルク形態で、相対的に高い絶縁抵抗（低い漏洩電流）および絶縁破壊電圧を有する。
常誘電体フィラー
誘電率が１０と１５０の間であり、高い絶縁抵抗および高い絶縁破壊電圧を有する常誘電体フィラーは、本発明に欠くことのできないものである。本明細書において、常誘電体セラミックフィラーとは、電圧に対して電荷または分極が線形応答を示すセラミック粒子を意味するものと定義される。常誘電体フィラーは、かけられた電場が取り除かれた後、結晶内で電荷の全体的可逆分極を示す。強誘電体フィラーは、通常常誘電体フィラーより高い誘電率を有しているので、従来から誘電体の誘電率を上げるのに強誘電体フィラーが使用されている。強誘導体のより高い誘電率は、電圧に対する電荷または分極の非線形応答に起因する。この非線形応答が、強誘電体材料の重要な性質である。また強誘導体フィラーは、結晶構造の非可逆的変化のため、かけられた電場による分極のヒステリシス効果を示す。強誘電体フィラーは、より高い誘電率を有してはいるが、強誘電特性のため、重要な好ましくない電気的性質を有している。強誘電体材料は、常誘電体材料に比べて、絶縁抵抗が小さく（漏洩電流が大きく）なる傾向がある。また強誘導体材料は、絶縁耐電圧が低く、静電容量の温度変動がより広くなる傾向がある。充填したポリマーフィルムについて高い静電容量を実現するために、３つの要因が利用できる。すなわち、充填粉末の誘電率を上げること、充填粉末の濃度を高めること、および充填ポリマーフィルムの厚みを薄くすることである。強誘電体フィラーは、確かに誘電率がより高いという利点を有している。しかしながら、常誘電体フィラーの絶縁耐電圧がより大きく漏洩電流がより小さいので、これらキャパシタフィルムをより高い濃度で充填し、より薄いフィルムに含めることが可能となり、それでも必要とされる全ての電子的特性を実現することが可能となる。
本発明において、有用な常誘電体フィラー粉末には、それだけには限らないが、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、Ｎｂ２Ｏ５、ＡＩ２Ｏ３、およびステアタイトならびにそれらの混合物が含まれる。これら常誘電体材料は、バルク状態において、１ミル（０．０２５４ミリメートル）当たり約１０００ボルト以上の高い絶縁破壊抵抗と１０１２ｏｈｍ−ｃｍ以上の体積抵抗率とを示す。一般的に、常誘電体フィラー粉末は、２ミクロン未満の平均粒径（Ｄ５０）を有する。一実施形態においては、平均粒径が０．１〜０．３ミクロンの範囲である。常誘電体フィラー粉末は、組成物中に約５〜５５体積％存在する。
一実施形態においては、常誘電体フィラーは、５０〜１１７の誘電率を有するＴｉＯ２である。本発明において有用なＴｉＯ２の一例は、Ｅ．Ｉ．ｄｕ Ｐｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ ａｎｄ Ｃｏｍｐａｎｙから入手可能なＴｉ−Ｐｕｒｅ（登録商標）Ｒ１０１である。
ポリマー
ポリマーは、本発明の組成物にとって重要である。ポリマーの最も重要な特徴の１つは、常誘電体フィラーおよび場合によっては他のフィラーを、組成物中に分散させる能力である。本発明において有用なポリマーには、エポキシ樹脂、アクリル樹脂、ポリウレタン樹脂およびポリイミド樹脂が含まれる。本発明に使用するのに適したポリイミドは本明細書に参照として組み込まれる特許文献２に開示されている。
一実施形態において、本発明の常誘電体フィラー／ポリマー組成物の絶縁抵抗および絶縁耐電圧は、それぞれ１０１０ｏｈｍ／ｃｍ２超および２５０ボルト超である。ただし、絶縁耐電圧とは、誘電体が少なくとも３０秒間耐えることのできる電圧であると定義される。
追加成分
この組成物に、強誘電体セラミックフィラー、溶媒、分散剤、接着剤、および当業者に知られている他の添加物を加えることができる。
フィルムの電気的特性を向上させるために、強誘電体セラミックフィラーを、具体的な応用分野に応じて組成物に様々な量で加えることができる。一般的に、これら追加の強誘電体セラミックフィラーは、５から２５体積％の量で存在する。ほとんどの場合、強誘電体フィラーは、常誘電体フィラーよりも濃度が低いはずである。組成物に加えることができる強誘電体セラミックフィラーの具体例には、一般式がＡＢＯ３であるペロブスカイト、結晶性チタン酸バリウム（ＢＴ）、チタン酸バリウムストロンチウム（ＢＳＴ）、ジルコン酸チタン酸鉛（ＰＺＴ）、チタン酸鉛ランタン、ジルコン酸チタン酸鉛ランタン（ＰＬＺＴ）、ニオブ酸鉛マグネシウム（ＰＭＮ）およびチタン酸カルシウム銅、ならびにこれらの混合物が含まれる。フィラーは、粉末の形態でよい。これら強誘電体フィラーは、個別にまたは組み合わせて使用することができる。これら強誘電体フィラーは、本発明の常誘電体フィラーの定義に合致しないことに留意されたい。一実施形態においては、適切なチタン酸バリウムフィラー（Ｔａｍ ＣｅｒａｍｉｃｓまたはＦｕｊｉ Ｔｉｔａｎｉｕｍから入手可能）が組成物に加えられる。さらに、組成物内の分散を助けるために、強誘電体フィラーを分散剤で被覆してもよい。分散を助けるために、溶媒を加えることもできる。溶媒を何にするかは、それがポリマーおよび所望の組成物の特徴に適合する限り重要ではない。典型的な溶媒の例には、ジメチルアセトアミドおよびＮ−メチルピロリド、イソプロピルアルコールなどの脂肪酸アルコール、例えば、酢酸エステルやプロピル酸エステルなどこれらアルコールのエステル；パイン油やα−およびβ−テルピネオールなどのテルペン類、あるいはこれらの混合物；エチレングリコール、ならびにグリコールモノブチルエーテルや酢酸ブチルセロソルブなどそれらのエステル；ブチルカルビトール、酢酸ブチルカルビトール、酢酸カルビトールなどのカルビトールエステル、および他の適切な溶媒が含まれる。
フィルムの形成
本発明の組成物は、常誘電体フィラーおよび場合によっては他の添加フィラーを供給し、フィラーを望ましいポリマーと混合し、組成物を従来のダイカスト技法など、当業者に知られている技術によってフィルムの形状に注型することにより、「フィルム」にすることができる。フィルムは、単一層または多層構造に形成することができる。フィルムは、ポリエステル樹脂（ＰＥＴ）などのキャリアフィルム上に形成することができ、ここからプリント回路板に移される。あるいは、フィルムを、銅フォイルなどの金属キャリアフィルム上に形成することもでき、金属キャリアフィルムは、プリント回路板に貼り付けるとき、誘電体フィルムと一緒に残る。フィルムを銅フォイル上に形成することもでき、銅フォイルは、プリント回路に貼り付けたとき誘電体フィルムと一緒に残るが、その後化学エッチング段階で部分的にまたは完全に除去される。また、フィルムは「自立型」フィルムとして形成することもでき、その際、誘電体組成物は平らな表面上に被覆され、プリント回路板に貼り付ける前にそこから剥離される。フィルムは、ロールおよびシートの形を含めて、様々な実施形態で形成することができる。
多層構造物を形成する手段として、押出し−貼付け法、熱圧着法、溶液塗布法、および共押出し法を含めて、当技術分野で知られている様々な方法を使用することができる。これらは多層膜を形成するために利用できる方法の典型的ではあるが、限定的ではない例示である。
本発明の組成物／フィルムを使用した電気構成部品の形成
本発明のフィルムは、キャパシタ、例えば、本発明の誘電体組成物の１つまたは複数の層から形成されるプレーナキャパシタ積層品など、様々な電子構成部品の形成に使用することができる。
この組成物およびフィルムの１つの具体的な効用は、キャパシタ、フィラーなどを形成するための特許文献３に記載の誘電体組成物にある。したがって、一実施形態において、本発明は、本発明の常誘電体フィラーがその中に分散された高分子マリックスを含む誘電体組成物を対象とする。別の実施形態では、本発明は、２つの導電性電極の間に配設された誘電体組成物を含む電気キャパシタであって、誘電体組成物が、本発明の常誘電体フィラーがその中に分散された高分子マトリックスを含む、電気キャパシタを対象とする。さらに別の実施形態では、本発明は、本発明の粒子がその中に分散された高分子マトリクスを含む高分子厚膜キャパシタ用の、事前焼成セラミック誘電体を対象とする。本発明の誘電体組成物およびフィルムの使用は、電子回路および電子構成部品の様々な側面の形成に組み込むことができるが、本明細書では、本発明の一実施形態を表すために、プレーナキャパシタ積層物の形成におけるその使用について説明する。
プレーナキャパシタ積層物は、金属フォイル−誘電体−金属フォイルの積層構造を含むことのできる材料から形成することができ、その誘導体は本発明の誘導体フィルムの１つまたは複数の層を含む。複数の層を使用する場合、それらの層は異なる材料であってもよい。かかる誘導体は、インピーダンス制御のために薄い層で製造される。
図２は、本発明の一実施形態を表し、電子パッケージを正面から見た断面図である。この実施形態では、誘導体フィルム７０００および６０００の「ビルドアップ」層が、コアに被着されて（一般的には貼り付けられて）いる。これらビルドアップ層の１つまたは複数が、本発明の誘電体組成物または誘電体フィルムを含むことができる。ビルドアップ層は、パワーコアの回りに、対称的にあるいは非対称的に配置することができる。ビルドアップ層は、誘電体フィルムもしくは液体（カーテン被覆）、または金属層（例えば、銅フォイル）上に被覆された樹脂として、あるいは、例えばＢ段階樹脂などの補強プリプレグとして、被着させる（貼り付ける）ことができる。補強材は、織布でも不織布でもよく、無機物（例えばガラス）でも有機物（例えばアラミド繊維）でもよい。
図２は、ビルドアップ層の表面上にメタライズマイクロビア（ブラインドビア）接続および回路を含む、「ビルドアップ」層を有する構造物を表す。マイクロビア（９０００）は、レーザ穿孔、フォトリソグラフィ、または深さ制御式機械的穿孔によって形成することができる。ビルドアップ層の表面およびマイクロビアの孔壁の初期メタライゼーションは、金属シード層を、例えば無電解銅を堆積させることによって実現することができる。シード層堆積物は、表面上に堆積させた触媒、例えば一実施形態においてはパラジウム、あるいはビルドアップ層の全体に分散させた触媒または金属の前駆体によって活性化することができる。あるいは、ビルドアップ層を、金属層（銅フォイル）によってキャップすることができ、マイクロビアの穿孔後、金属層の上に金属シード層が堆積される。
図２は、またビルドアップ層の表面上にパターン化した導体含む、電子パッケージ構造物（多層構造物）を表す。ビルドアップ層上の連続する金属カバーから開始して、導体のパターン化は、セミアディティブ（ｓｅｍｉ−ａｄｄｉｔｉｖｅ、ＳＡＰ）法、または「テント＆エッチ（ｔｅｎｔ＆ｅｔｃｈ）」法、あるいはパターンメッキ法、またはパネル板／テント＆エッチ改良法によって行うことができる。図２は、２つのビルドアップ層の表面上のパターン化した導体（Ｓ、Ｐ、およびＧ）を示す。
マイクロビア（９０００）は、電気メッキ工程中に、メッキした銅（１００００）で充填することができ（「メッキ閉鎖（ｐｌａｔｉｎｇ ｓｈｕｔ）」、注：図２のマイクロビアは、全て銅で充填されている。充填されていないマイクロビアは、マイクロビアの側面および底面だけに銅を有する）、導電性のインクまたはペーストで充填することができ、非導電性材料で充填することもでき、あるいは充填しないままにしておいて、第１の誘電体ビルドアップ層上に被着される第２の誘電体ビルドアップ層で充填することもできる。
層が個別に構築され、次いで一段階で貼り合わされる垂直相互接続（ビア充填、プリント、エッチング、メッキバンプ）の例が本発明で利用できる。「コアレス／スタックドビアパッケージ」と呼ばれる、埋設プレーナキャパシタと埋設ディスクリートキャパシタの組合せも利用可能である。その一例が、ＡＬＩＶＨ（Ａｎｙ Ｌａｙｅｒ Ｉｎｔｅｒｓｔｉｔｉａｌ Ｖｉａ Ｈｏｌｅ）法である（松下から入手可能）。ＡＬＩＶＨ法で、プレーナキャパシタとディスクリートキャパシタを組み込むこともできる。別のかかるスタックドビア法は、Ｂ２ｉｔ ｐｒｏｃｅｓｓ（登録商標）（株式会社東芝から入手可能）であり、プレーナキャパシタとディスクリートキャパシタを類似の方法で組み込むことができる。他の例には、ＮＭＢＩ（Ｎｅｏ Ｍａｎｈａｔｔａｎ Ｂｕｍｐ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）法（Ｎｏｒｔｈ Ｃｏｒｐ．）、およびパターン化プリプレグレイアップ法（ＰＡＬＡＰ）（株式会社デンソー）が含まれる。
図２は、ビルドアップ層の表面上のパターン化された導体と、類似の方法で形成され、金属化され、パターン化された後続のビルドアップ層とを含むパワーコア構造物を、正面から見た断面図である。図２はさらに、プレーナキャパシタ層（７０００）を、ビルドアップ誘電体に組み込むことができることを示している。マイクロビアは、下にあるマイクロビアの位置に合わせて積み重ねることもでき、ジグザグ式に配置することもできる。スタックドビアは、金属で充填する必要がある。次いでパッケージを、高温ハンダ付けステップでフリップチップのバンプと接続することができ、低温ハンダ付けステップではんだ接合部を介してマザーボードと接続することができる。導電性の、一般的に銅のフィーチャは、Ｙ軸の導体およびＺ軸のビアを介して、はんだ接合部に至る連続する接続を形成することが理解される。
さらに、複数のビルドアップ誘電体層を、順次形成することができ、各ビルドアップ層が、適用可能な導体パターンと、各誘電体層上のスルーホール接続と、導電性スルーホール接続とを含み、それによって電子パッケージ全体を形成していることが、当業者によって理解される。
実施形態についてのこの詳細な説明を添付の図面を参照しながら読めば、上述の利点ならびに本発明の様々な実施形態のその他の利点および利益が当業者には理解されよう。
一般的な慣行に従って、図面の様々なフィーチャは、必ずしも原寸に比例して描いてはいない。本発明の実施形態をより明瞭に図示するために、図面中の様々なフィーチャおよび要素の寸法は、拡大または縮小されていることがある。
本発明の上述の説明は、本発明の一実施形態を説明し記述するものである。さらに、この開示は、本発明の選択された好ましい実施形態のみを示し説明したものであるが、本発明は他の様々な組合せ、改変、および環境において使用でき、本明細書で表明した本発明の概念の範囲内で、上記の教示に従って、かつ／または関連技術の技能あるいは知識の範囲内で、変更または改変ができることを理解すべきである。
上記で説明した実施形態はさらに、本発明を実施するための知られている最良の形態を説明し、当業者が、本発明を、かかる実施形態またはその他の実施形態において、特定の適用分野または本発明の使用において必要とされる様々な改変を加えて利用できるようにするためのものである。したがって、この説明は、本発明を本明細書で開示した形態に限定することを意図するものではない。また、添付の特許請求の範囲は、詳細な説明において明示されていない代替実施形態を含むものと解釈すべきものとする。
ＴｉＯ２充填誘電体フィルムの調製
先ず、Ｄｕ Ｐｏｎｔ製Ｔｉ−Ｐｕｒｅ（登録商標）Ｒ−１０１二酸化チタン粉末３０ｇを、高剪断力混合器中で、ＭＥＫ（メチルエチルケトン）溶媒（入手源：ＥＩＴ−Ｅｎｄｉｃｏｔｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ）中にエポキシベースの樹脂ＤｒｉＣｌａｄ（登録商標）を含む溶液中に分散させた。溶液の重量は２１１ｇで、１６０ｇの樹脂を含んでいた（固形分７５．８％）。２−メチルイミダゾール（０．２０８ｇ）を、ＭＥＫ９０ｇ中に溶解し、分散液に加えた（イミダゾールと樹脂の比は、０．１３対１００）。得られた分散液の粘度は１９ｃｐｓ、固形分は５５．８３％であった。次に分散液を、１５０ミクロンのボードコーティングブレード（ｂｏａｒｄ ｃｏａｔｉｎｇ ｂｌａｄｅ）を使用して、約２５ミクロン厚さのＭｙｌａｒ（登録商標）フォイル上にボードコーティングした。乾燥した被覆の厚さは約４０ミクロン、被覆幅は約１８ｃｍ、被覆長さは約１３７ｃｍであった。被覆を、熱風ブロアーで乾燥した。次に、巻き付けたときに、被覆フォイル同士がくっつかないように、被覆の表面をシリコーン剥離用Ｍｙｌａｒ（登録商標）フォイルで覆った。次に、被覆フォイルを直径７．５ｃｍのプラスチック芯に巻き取った。
パターン化基板への、ＴｉＯ２充填誘電体フィルムの貼り付け
フィルムを、Ｍｅｉｋｉ真空貼付け機を使用して、回路付き試験媒体に貼り付けた。ポリエステル剥離シートを先ず取り除いた。次に、ＴｉＯ２充填被覆が回路付き試験パターンと対向する状態でフィルムを試験媒体に貼り付けた。樹脂で被覆したＭｙｌａｒ（登録商標）カバーは、貼付け中フィルムの上面に残った。貼付け条件は、１２０℃、３分、１４５ｐｓｉ（約１０．２ｋｇ／ｃｍ２）であった。次にＭｙｌａｒ（登録商標）カバーを取り除き、ＴｉＯ２充填フィルムを熱風オーブン中、１９５℃で２時間硬化させた。
試験媒体の調製
銅被覆積層物（標準的なエポキシ／ガラスＦＲ−４誘電体）を、標準的プリント配線板加工法を使用してパターン化した。すなわち、ドライフィルムレジストをホットロール貼付け機（ＨＲＬ）で銅被覆積層物に貼り付け、ＵＶ結像装置中でハロゲン化銀フォトツールを使用して、試験パターンのネガチブ画像を用いて露光し、水溶液中で現像し、酸でエッチングし、レジストをストリップした。銅の厚さは１／２オンス（約１７ミクロン）であった。銅トレースは、幅約５０ミクロンであった。銅トレース間の空間は幅約６５ミクロンであった。
貼付け結果
パターン化した基板上の積層フィルム断面のＳＥＭから、４０ミクロン厚のＴｉＯ２充填フィルムが、銅フィーチャを完全に封入していることが判明した。積層体フィルムの表面はほぼ平面であった。
（実施例＃１）
無水ピロメリット酸（ＰＭＤＡ）、無水４，４’−オキシジフタール酸（ＯＤＰＡ）および１，３−ビス−（４−アミノフェニキシ）ベンゼン（ＡＰＢ−１３４）の各モノマーから誘導したポリアミド酸１６０ｇの溶液を、ジメチルアセトアミン（ＤＭＡＣ）溶媒１２０ｇおよびＤｕＰｏｎｔ製Ｔｉ−Ｐｕｒｅ（登録商標）Ｒ−１０１二酸化チタン３０ｇと混合した。この溶液を、高速混合器で粉末が溶解するまで攪拌した。少量の追加のモノマーを、粘度が５００ポイズに達するまで加えた。次にこの溶液を、固体表面に均一な被覆として被覆した。次にこの被覆を１７０℃で乾燥して、約７０％から８０％の溶媒を除去した。次に形成されたフィルムを固体表面から剥離した。次にこのフィルムを、オーブン中で、３５０℃で１時間硬化した。最終的に得られたフィルムの厚さは１．１ミル（約０．０２８ミリメートル）で、フィラーの充填量は２６体積％であった。
硬化した二酸化チタン充填フィルムを、次に２枚の銅フォイルの間に貼り付けた。各銅シートの厚さは３６ミクロンであった。貼付けプレスサイクルは、シートを真空下、２５０℃で１．５時間保持することから開始した。最後の０．５時間に、１０ｐｓｉ（約０．７ｋｇ／ｃｍ２）の圧力をシートに加えた。次に温度を３５０℃に上げて、さらに１時間保持した。温度を上げてから３０分後に、圧力を３５２ｐｓｉ（約２４．８ｋｇ／ｃｍ２）に上げた。次に熱をオフにし、冷却後にサンプルを取り出した。
フォトレジストイメージングおよび銅エッチングを使用して、直径１インチ（約２．５４ｃｍ）のキャパシタを試験のためにイメージ化した。イメージ化したキャパシタの電気試験から、ＤＣ５００ボルトの絶縁耐電圧テストに合格できたことがわかった。３ボルトにおける誘電体の両端間の抵抗は、１０１０ｏｈｍ／ｃｍ２を超えていた。ＤＣ１００ボルトにおける漏洩電流は、０．１μＡ／ｃｍ２未満であった。強誘電体フィラーであるチタン酸バリウムで充填した類似のサンプルは、３ボルトにおいて４×１０８ｏｈｍ／ｃｍ２の抵抗を有し、絶縁耐電圧試験ではＤＣ１００ボルトでのみ合格し、ＤＣ１００ボルトにおける漏洩電流は、１００μＡ／ｃｍ２を超えていた。
（実施例＃２）
ＤＭＡＣ１８ポンド（約８．２ｋｇ）およびＤｕＰｏｎｔ製Ｔｉ−Ｐｕｒｅ（登録商標）Ｒ−１０１二酸化チタン粉末１８ポンド（約８．２ｋｇ）の溶液を、高速混合器中で１時間攪拌した。次に、無水ピロメリット酸（ＰＭＤＡ）、無水４，４’−オキシジフタール酸（ＯＤＰＡ）および１，３−ｂｉｓ−（４−アミノフェニキシ）ベンゼン（ＡＰＢ−１３４）の各モノマーから誘導したポリアミド酸８４ポンド（約３８．１ｋｇ）の溶液を加えた。この混合物をさらに３０分間攪拌した。少量の追加のモノマーを、粘度が４００ポイズに達するまで加えた。
この溶液を、次に銅フォイル（厚さは３６ミクロン）の連続シート上に注型した。溶液を１９０℃で乾燥して、固形分を約９０％とした。次に、被覆した銅をオーブン中、３５０℃で１時間硬化させた。最終的なフィルムの厚さは８ミクロンおよび１２ミクロンであった。フィラー充填量は、２９体積％であった。
銅フォイル上に被覆した充填ポリイミドフィルムを、銅フォイルのシートに貼り付けた。銅シートの厚さは３５ミクロンであった。この貼り付けでは、真空下、オートクレーブを使用し、貼付けの最高温度は３５０℃であった。
フォトレジストイメージングおよび銅エッチングを使用して、直径１インチ（約２．５４ｃｍ）のキャパシタを試験のためにイメージ化した。イメージ化したキャパシタの電気試験において、これらは厚さ８ミクロンの誘電体サンプルの絶縁耐電圧試験で、ＤＣ２５０ボルトで合格することができた。３ボルトにおける誘電体の両端間の抵抗は、１０１０ｏｈｍｓ／ｃｍ２を超えていた。ＤＣ１００ボルトにおける漏洩電流は、０．１マイクロアンペア／ｃｍ２未満であった。
従来技術による表面実装技術（ＳＭＴ）キャパシタを有する、プリント配線板の正面断面図を示す図である。 本発明の一実施形態による埋め込んだ容量性デバイスを有する、プリント配線板の部分断面図である。

Claims (12)

  1. 多層構造物を形成する方法であって、
    ５０から１５０の間の誘電率を有する常誘電体フィラーおよびポリマーを含む誘電体組成物を用意するステップと、
    前記誘導体組成物をキャリアフィルムに被着し、それによって誘電体層とキャリアフィルム層とを含む多層フィルムを形成するステップと、
    前記多層フィルムを回路付きコアに貼り付けるステップであって、前記多層フィルムの誘電体層が前記回路付きコアと対向するステップと、
    加工の前に前記キャリアフィルム層を前記誘電体層から除去するステップと、
    金属層を前記誘電体層に被着させるステップであって、前記回路付きコア、誘電体層および金属層がプレーナキャパシタを形成するステップと、
    前記プレーナキャパシタを加工して多層構造物を形成するステップと
    を含むことを特徴とする方法。
  2. 多層構造物を形成する方法であって、
    ５０から１５０の間の誘電率を有する常誘電体フィラーおよびポリマーを含む誘電体組成物を用意するステップと、
    前記誘導体組成物を金属キャリアフィルムに被着させ、それによって誘電体層とキャリアフィルム層とを含む多層フィルムを形成するステップと、
    前記多層フィルムを前記回路付きコアに貼り付けるステップであって、前記多層フィルムの誘電体層が前記回路付きコアと対向しており、前記回路付きコア、誘電体層およびキャリアフィルム層が、プレーナキャパシタを形成するステップと、
    前記プレーナキャパシタを加工して多層構造物を形成するステップと
    を含むことを特徴とする方法。
  3. 剥離フィルム層を用意するステップと、
    前記剥離フィルム層を前記誘電体層に被着させるステップと、
    貼り付けの前に前記剥離フィルム層を取り除くステップと
    をさらに含むことを特徴とする請求項１または２に記載の方法。
  4. 前記誘電体フィラーが、５から５５体積％の量で存在することを特徴とする請求項１または２に記載の方法。
  5. 前記誘電体組成物が、溶媒をさらに含むことを特徴とする請求項１または２に記載の方法。
  6. 前記常誘電体フィラーが、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、Ｎｂ２Ｏ５、Ａｌ２Ｏ３、ステアタイトおよびそれらの混合物からなる群から選択されることを特徴とする請求項１または２に記載の方法。
  7. 前記誘電体フィラーの平均粒径が、２ミクロン未満であることを特徴とする請求項１または２に記載の方法。
  8. 前記ポリマーが、エポキシ樹脂、アクリル樹脂、ポリウレタン樹脂およびポリイミド樹脂から選択されることを特徴とする請求項１または２に記載の方法。
  9. 前記誘電体組成物が、強誘電体フィラーをさらに含むことを特徴とする請求項１または２に記載の方法。
  10. 前記強誘電体フィラーが、一般式がＡＢＯ３であるペロブスカイト、結晶性チタン酸バリウム（ＢＴ）、チタン酸バリウムストロンチウム（ＢＳＴ）、ジルコン酸チタン酸鉛（ＰＺＴ）、チタン酸鉛ランタン、ジルコン酸チタン酸鉛ランタン（ＰＬＺＴ）、ニオブ酸鉛マグネシウム（ＰＭＮ）およびチタン酸カルシウム銅、ならびにこれらの混合物からなる群から選択されることを特徴とする請求項９に記載の方法。
  11. 請求項１または２に記載の方法によって形成されることを特徴とする多層構造物。
  12. 前記構造物が、プリント配線板および集積回路パッケージから選択されることを特徴とする請求項１１に記載の多層構造物。
JP2006190735A 2005-07-11 2006-07-11 容量性デバイス、有機誘電体積層物、かかるデバイスを組み込んだ多層構造物、およびそれらの作製方法 Pending JP2007053347A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69842605P 2005-07-11 2005-07-11
US11/451,763 US7621041B2 (en) 2005-07-11 2006-06-13 Methods for forming multilayer structures

Publications (1)

Publication Number Publication Date
JP2007053347A true JP2007053347A (ja) 2007-03-01

Family

ID=37199127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006190735A Pending JP2007053347A (ja) 2005-07-11 2006-07-11 容量性デバイス、有機誘電体積層物、かかるデバイスを組み込んだ多層構造物、およびそれらの作製方法

Country Status (5)

Country Link
US (1) US7621041B2 (ja)
EP (1) EP1744354A3 (ja)
JP (1) JP2007053347A (ja)
KR (1) KR100822624B1 (ja)
TW (1) TWI322475B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146793A (ja) * 2011-01-11 2012-08-02 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901400B2 (en) 1998-10-23 2011-03-08 Covidien Ag Method and system for controlling output of RF medical generator
US7364577B2 (en) 2002-02-11 2008-04-29 Sherwood Services Ag Vessel sealing system
US7137980B2 (en) 1998-10-23 2006-11-21 Sherwood Services Ag Method and system for controlling output of RF medical generator
US7044948B2 (en) 2002-12-10 2006-05-16 Sherwood Services Ag Circuit for controlling arc energy from an electrosurgical generator
WO2004098385A2 (en) 2003-05-01 2004-11-18 Sherwood Services Ag Method and system for programing and controlling an electrosurgical generator system
WO2005050151A1 (en) 2003-10-23 2005-06-02 Sherwood Services Ag Thermocouple measurement circuit
US7396336B2 (en) 2003-10-30 2008-07-08 Sherwood Services Ag Switched resonant ultrasonic power amplifier system
US7131860B2 (en) 2003-11-20 2006-11-07 Sherwood Services Ag Connector systems for electrosurgical generator
US7628786B2 (en) 2004-10-13 2009-12-08 Covidien Ag Universal foot switch contact port
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
US9474564B2 (en) 2005-03-31 2016-10-25 Covidien Ag Method and system for compensating for external impedance of an energy carrying component when controlling an electrosurgical generator
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
US8734438B2 (en) 2005-10-21 2014-05-27 Covidien Ag Circuit and method for reducing stored energy in an electrosurgical generator
US7947039B2 (en) 2005-12-12 2011-05-24 Covidien Ag Laparoscopic apparatus for performing electrosurgical procedures
US8685016B2 (en) 2006-01-24 2014-04-01 Covidien Ag System and method for tissue sealing
US8147485B2 (en) 2006-01-24 2012-04-03 Covidien Ag System and method for tissue sealing
CA2574934C (en) 2006-01-24 2015-12-29 Sherwood Services Ag System and method for closed loop monitoring of monopolar electrosurgical apparatus
AU2007200299B2 (en) 2006-01-24 2012-11-15 Covidien Ag System and method for tissue sealing
CA2574935A1 (en) 2006-01-24 2007-07-24 Sherwood Services Ag A method and system for controlling an output of a radio-frequency medical generator having an impedance based control algorithm
US7513896B2 (en) 2006-01-24 2009-04-07 Covidien Ag Dual synchro-resonant electrosurgical apparatus with bi-directional magnetic coupling
US9186200B2 (en) 2006-01-24 2015-11-17 Covidien Ag System and method for tissue sealing
US8216223B2 (en) 2006-01-24 2012-07-10 Covidien Ag System and method for tissue sealing
US7651493B2 (en) 2006-03-03 2010-01-26 Covidien Ag System and method for controlling electrosurgical snares
US7651492B2 (en) 2006-04-24 2010-01-26 Covidien Ag Arc based adaptive control system for an electrosurgical unit
US7572709B2 (en) * 2006-06-29 2009-08-11 Intel Corporation Method, apparatus, and system for low temperature deposition and irradiation annealing of thin film capacitor
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
US7794457B2 (en) 2006-09-28 2010-09-14 Covidien Ag Transformer for RF voltage sensing
US20080239685A1 (en) * 2007-03-27 2008-10-02 Tadahiko Kawabe Capacitor built-in wiring board
US8777941B2 (en) 2007-05-10 2014-07-15 Covidien Lp Adjustable impedance electrosurgical electrodes
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US7834484B2 (en) 2007-07-16 2010-11-16 Tyco Healthcare Group Lp Connection cable and method for activating a voltage-controlled generator
US8152800B2 (en) * 2007-07-30 2012-04-10 Vivant Medical, Inc. Electrosurgical systems and printed circuit boards for use therewith
US8216220B2 (en) 2007-09-07 2012-07-10 Tyco Healthcare Group Lp System and method for transmission of combined data stream
US8512332B2 (en) 2007-09-21 2013-08-20 Covidien Lp Real-time arc control in electrosurgical generators
US8226639B2 (en) 2008-06-10 2012-07-24 Tyco Healthcare Group Lp System and method for output control of electrosurgical generator
US8262652B2 (en) 2009-01-12 2012-09-11 Tyco Healthcare Group Lp Imaginary impedance process monitoring and intelligent shut-off
US8435427B2 (en) * 2010-08-26 2013-05-07 3M Innovative Properties Company Compositions having non-linear current-voltage characteristics
CN103250473B (zh) 2010-12-06 2016-08-31 3M创新有限公司 复合材料二极管、电子器件及其制备方法
US9529025B2 (en) 2012-06-29 2016-12-27 Covidien Lp Systems and methods for measuring the frequency of signals generated by high frequency medical devices
US20150294793A1 (en) 2012-11-21 2015-10-15 3M Innovative Properties Company Multilayer film including first and second dielectric layers
WO2014081918A2 (en) 2012-11-21 2014-05-30 3M Innovative Properties Company Multilayer film including first and second dielectric layers
KR101934426B1 (ko) * 2012-11-26 2019-01-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
TWI470197B (zh) 2012-12-20 2015-01-21 Ind Tech Res Inst 電容式剪力感測器及其製造方法
US9872719B2 (en) 2013-07-24 2018-01-23 Covidien Lp Systems and methods for generating electrosurgical energy using a multistage power converter
US9655670B2 (en) 2013-07-29 2017-05-23 Covidien Lp Systems and methods for measuring tissue impedance through an electrosurgical cable
US9093295B2 (en) 2013-11-13 2015-07-28 Qualcomm Incorporated Embedded sheet capacitor
US9526185B2 (en) * 2014-04-08 2016-12-20 Finisar Corporation Hybrid PCB with multi-unreinforced laminate
WO2017201591A1 (en) * 2016-05-23 2017-11-30 Araujo Dayrell Ivan Graphene supercapacitor design and manufacture
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
US10522449B2 (en) 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10290571B2 (en) * 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US661491A (en) * 1898-10-14 1900-11-13 William Milt Brown Emergency-brake switch.
US3287311A (en) 1963-01-03 1966-11-22 Du Pont Polyimide containing tio2, articles, and process of making
US3983077A (en) * 1975-05-02 1976-09-28 Texas Instruments Incorporated Process for making ceramic resistor materials
JPS5711407A (en) 1980-06-25 1982-01-21 Toray Industries High dielectric constant polyimide resin composition for electric material
US4569324A (en) * 1983-09-22 1986-02-11 Florentino Garcia Hand held sure grip slingshot including a method and apparatus for its manufacture
US5010641A (en) 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
US5161086A (en) 1989-08-23 1992-11-03 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5079069A (en) 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5155655A (en) 1989-08-23 1992-10-13 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
ATE124599T1 (de) 1990-04-05 1995-07-15 Dyconex Ag Herstellung von mehrschichtigen leiterplatten mit erhöhter leiterbahnendichte.
EP0474054B1 (en) 1990-08-27 1995-12-06 E.I. Du Pont De Nemours And Company Flexible multi-layer polyimide film laminates and preparation thereof
US5162977A (en) 1991-08-27 1992-11-10 Storage Technology Corporation Printed circuit board having an integrated decoupling capacitive element
US5800575A (en) 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
US5428499A (en) 1993-01-28 1995-06-27 Storage Technology Corporation Printed circuit board having integrated decoupling capacitive core with discrete elements
US5469324A (en) 1994-10-07 1995-11-21 Storage Technology Corporation Integrated decoupling capacitive core for a printed circuit board and method of making same
US5586301A (en) 1994-11-09 1996-12-17 Ybm Technologies, Inc. Personal computer hard disk protection system
US5888631A (en) 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Method for minimizing warp in the production of electronic assemblies
WO1999016813A1 (fr) 1997-09-30 1999-04-08 Ngk Insulators, Ltd. Materiau composite plastique/ceramique
JPH11111551A (ja) 1997-10-07 1999-04-23 Murata Mfg Co Ltd 積層型電子部品の製造方法
US6284655B1 (en) 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
JP2001176751A (ja) 1999-12-17 2001-06-29 Murata Mfg Co Ltd 積層電子部品の製造方法
JP3635631B2 (ja) * 1999-12-20 2005-04-06 株式会社村田製作所 積層セラミック電子部品の製造方法
US6446317B1 (en) 2000-03-31 2002-09-10 Intel Corporation Hybrid capacitor and method of fabrication therefor
US6407929B1 (en) 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US6346743B1 (en) 2000-06-30 2002-02-12 Intel Corp. Embedded capacitor assembly in a package
US6611419B1 (en) 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
US6370012B1 (en) 2000-08-30 2002-04-09 International Business Machines Corporation Capacitor laminate for use in printed circuit board and as an interconnector
US6819540B2 (en) 2001-11-26 2004-11-16 Shipley Company, L.L.C. Dielectric structure
AU2002355051A1 (en) * 2001-11-30 2003-06-10 Ajinomoto Co., Inc. Method of laminating circuit board and method of forming insulation layer, multilayer printed wiring board and production method therefor and adhesion film for multilayer printed wiring board
JP2003304065A (ja) * 2002-04-08 2003-10-24 Sony Corp 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
US6841493B2 (en) 2002-06-04 2005-01-11 E. I. Du Pont De Nemours And Company High K glass and tape composition for use at high frequency
JP4488684B2 (ja) 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US6600645B1 (en) 2002-09-27 2003-07-29 Ut-Battelle, Llc Dielectric composite materials and method for preparing
US20040099999A1 (en) 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
US7495887B2 (en) * 2004-12-21 2009-02-24 E.I. Du Pont De Nemours And Company Capacitive devices, organic dielectric laminates, and printed wiring boards incorporating such devices, and methods of making thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146793A (ja) * 2011-01-11 2012-08-02 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
TWI322475B (en) 2010-03-21
KR20070007723A (ko) 2007-01-16
US20070006435A1 (en) 2007-01-11
US7621041B2 (en) 2009-11-24
EP1744354A2 (en) 2007-01-17
TW200715423A (en) 2007-04-16
EP1744354A3 (en) 2009-11-18
KR100822624B1 (ko) 2008-04-17

Similar Documents

Publication Publication Date Title
US7621041B2 (en) Methods for forming multilayer structures
US7701052B2 (en) Power core devices
US7495887B2 (en) Capacitive devices, organic dielectric laminates, and printed wiring boards incorporating such devices, and methods of making thereof
KR100812515B1 (ko) 용량성/저항성 디바이스 및 이러한 디바이스를 통합하는인쇄 배선 기판, 그리고 그 제작 방법
US7429510B2 (en) Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
KR100716824B1 (ko) 하이브리드 재료를 이용한 커패시터 내장형 인쇄회로기판및 그 제조방법
US7449381B2 (en) Method of making a capacitive substrate for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
JP5095398B2 (ja) 多層プリント配線板
US7982139B2 (en) Multilayer printed wiring board
US7384856B2 (en) Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate
KR100816623B1 (ko) 전력 코어 장치 및 그 제조 방법
JP2006196886A (ja) 電力コアデバイス及びその作製方法
JP2006210911A (ja) 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム
JP2006179924A (ja) 電力コアデバイス、およびその作製の方法
JP2006179923A (ja) 電力コアデバイス、およびその作製の方法
US20070177331A1 (en) Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
US7079373B2 (en) Dielectric sheet, method for fabricating the dielectric sheet, printed circuit and patch antenna using the dielectric sheet, and method for fabricating the printed circuit
US8501575B2 (en) Method of forming multilayer capacitors in a printed circuit substrate
CN1937174A (zh) 电容器件、有机电介质叠层、含此类器件的多层结构及其制造方法
WO2005065274A2 (en) Dielectric sheet, method for fabricating the dielectric sheet, printed circuit and patch antenna using the dielectric sheet, and method for fabricating the printed circuit