KR20060135241A - 반도체 소자의 정렬키 형성 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 정렬키 형성 방법에 관한 것으로, 소자 분리 영역에 트렌치형 소자 분리막을 형성할 때 스크라이브 영역에도 트렌치형 소자 분리막을 형성하고, 스크라이브 영역의 트렌치형 소자 분리막이 노출되도록 상부막을 형성한 후 플로팅 게이트용 폴리 실리콘막을 돌출시켜 후속 유전체막과 캡핑 폴리 실리콘막이 단차를 갖고 형성되도록 함으로써, 상기 단차를 이용하여 게이트 마스크를 정렬시킴으로써, 단차 변화에 의한 정렬 신호의 변화를 방지할 수 있는 반도체 소자의 정렬키 형성 방법이 개시된다.

정렬키, 캡핑 폴리실리콘막, TAT, 게이트 마스크

Description

반도체 소자의 정렬키 형성 방법{Method of fabricating alignment key in semiconductor device}

도 1은 종래의 반도체 소자의 정렬키 형성 방법을 설명하기 위한 소자의 단면도이다.

도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 정렬키 형성 방법을 설명하기 위한 소자의 단면도이다.

도 3은 반도체 소자의 캐패시턴스에 관한 커플링 비의 관계를 설명하기 위한 소자의 구성도이다.

<도면의 주요 부분에 대한 설명>

10, 100 : 반도체 기판 101 : 하드 마스크 패턴

102 : 트렌치 11, 103 : 절연막

12, 104 : 터널 산화막 13, 105 : 폴리 실리콘막

106 : 유전체막 107 : 캡핑 폴리 실리콘막

본 발명은 반도체 소자의 정렬 키 형성 방법에 관한 것으로, 특히 플래시 메모리 셀이나 트랜지스터의 게이트 마스크를 정렬 시킬때 사용되는 반도체 소자의 정렬키 형성 방법에 관한 것이다.

일반적으로, 반도체 소자의 제조 공정은 막 증착, 패터닝, 이온 주입 및 열처리 공정 등으로 이루어져 있다. 이 중 패터닝 공정은 피 식각층을 구비한 반도체 기판 상에 감광막을 도포한 후, 이를 노광 및 현상하여 감광막 패턴을 형성하고, 감광막 패턴을 이용하여 피 식각층을 식각하는 방식으로 이루어진다.

노광 공정을 진행함에 있어서, 반도체 기판과 노광 마스크간의 정렬은 매우 중요하다. 이것은 반도체 기판과 노광 마스크 간의 정확한 정렬이 이루어져야만 임의의 패턴을 반도체 기판 상의 정확한 위치에 원하는 크기로 형성할 수 있기 때문이다.

따라서, 통상의 반도체 제조 공정에서는 노광 공정시의 반도체 기판과 레티클 간의 정렬을 위해 기판의 스크라이브 영역에 정렬키를 형성하고 있다.

도 1은 종래의 소자 분리 공정에서 후속 게이트 공정에서 이용할 정렬키를 형성하는 방법을 설명하기 위한 소자의 단면도이다.

도 1을 참조하면, 반도체 기판(10) 상에 트렌치를 형성하고, 트렌치를 포함한 반도체 기판(10) 전체 구조 상에 절연막을 형성한다. 그 후, CMP 공정으로 절연막을 연마하여 소자 분리막(11)을 형성한다. 그 후, 키 오픈 및 식각 공정을 실시 하여 소자 분리막(11)의 상부를 소정의 두께만큼 식각한다. 즉, 소자 분리막(11)의 최상부가 반도체 기판(10)의 최상부 보다 낮게 식각한다. 그 후, 돌출된 반도체 기판(10)의 측벽과 상부면에 터널 산화막(12)을 형성한다. 그 후, 터널 산화막(12)을 포함한 반도체 기판(10) 전체 구조 상에 플로팅 게이트 형성용 폴리 실리콘막(13)을 형성한다. 이 때, 발생되는 폴리 실리콘막(13)의 단차(X4)를 이용하여 게이트 마스크를 정렬시킨다.

정렬 오차는 리소그라피(lithography) 공정 스텝에서 정렬 신호(align signal)를 측정하여 구하는데, 이때 폴리 실리콘막(13)의 단차(X4)는 잔류하는 절연막(11)의 두께(X1)와 폴리 실리콘막(13)의 두께(X2)와 트렌치의 깊이(X3)에 따라 변한다. 한편 게이트 마스크의 정렬 오차 측정 시, 폴리 실리콘막(13)의 단차(X4)의 변화에 의해 정렬 신호의 오차가 발생되고, 이로 인해 정렬 오차의 정확성이 낮아지는 문제점이 발생된다. 또한 단차(X4)를 형성하기 위하여 정렬키 오픈 마스크 공정, 소자 분리막 식각 공정, 포토 레지스트 제거 공정, 세정 공정 등이 필요 하므로 반도체 소자의 TAT(turn around time)가 증가하는 문제점이 발생된다.

따라서, 소자 분리 영역에 트렌치형 소자 분리막을 형성할 때 스크라이브 영역에도 트렌치형 소자 분리막을 형성하고, 스크라이브 영역의 트렌치형 소자 분리막이 노출되도록 상부막을 형성한 후 플로팅 게이트용 폴리 실리콘막을 돌출시켜 후속 유전체막과 캡핑 폴리 실리콘막이 단차를 갖고 형성되도록 함으로써, 상기 단 차를 이용하여 게이트 마스크를 정렬시킴으로써, 단차 변화에 의한 정렬 신호의 변화를 방지하는데 있다.

또한 정렬키를 형성하기 위한 정렬키 오픈 마스크 공정, 소자 분리막 식각 공정, 포토 레지스트 제거 공정, 세정 공정등이 생략되어 반도체 소자의 TAT(turn around time)를 감소시키는데 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 정렬키 형성 방법을 설명하기 위한 소자의 단면도이다. 도 2a 내지 도 2f를 참조하여 본 발명에 따른 반도체 소자의 정렬키 형성 방법을 상세히 설명하면 다음과 같다.

도 2a를 참조하면, 반도체 기판(100) 상에 하드 마스크막을 형성하고, 노광 및 식각 공정으로 하드 마스크막을 식각하여 하드 마스크 패턴(101)을 형성한다. 그 후, 하드 마스크 패턴(101)을 식각 마스크로 이용하는 식각 공정으로 반도체 기판(100)을 식각하여 트렌치(102)를 형성한다. 이 때, 트렌치(102)는 소자들이 형성되는 다이(Die)의 소자 분리 영역(미도시) 뿐만 아니라 스크라이브 영역에도 소정 의 패턴으로 형성된다.

도 2b를 참조하면, 트렌치(102)를 포함한 반도체 기판(100) 상에 절연막(103)을 형성한다. 절연막(103)은 HDP 산화막으로 형성하는 것이 바람직하다.

도 2c를 참조하면, 하드 마스크 패턴(101)이 노출되도록 CMP(Chemical Mechanical Polishing) 공정으로 절연막을 연마하여 소자 분리 영역과 스크라이브 영역에 소자 분리막(103)을 동시에 형성한다. 그 후, 하드 마스크 패턴(101)을 제거한다. 하드 마스크 패턴(101)이 제거되면서 소자 분리막(103)의 상단부가 반도체 기판(100)의 표면 보다 높게 돌출된 소자 분리막(103)의 상단부가 노출된다.

도 2d를 참조하면, 노출된 반도체 기판(100) 상에 터널 산화막(104)을 형성한다. 그 후, 터널 산화막(104)을 포함한 반도체 기판(100) 전체 구조 상에 플로팅 게이트용 폴리 실리콘막(105)을 형성한다. 폴리 실리콘막(105)은 플래시 메모리 셀의 플로팅 게이트나 트랜지스터의 게이트를 형성하기 위하여 형성된다.

도 2e를 참조하면, 소자 분리막(103)이 노출되도록 CMP 공정으로 폴리 실리콘막(105)을 연마한다. 이로써, 폴리 실리콘막(105)은 소자 분리막(103)의 돌출부 사이에만 잔류된다.

도 2f를 참조하면, 플로팅 게이트와 유전체 막간의 커플링 비를 증가시키기 위하여 소자 분리막(103)의 상부를 600Å~ 1000Å 식각 한다. 따라서, 폴리 실리콘막(105)의 상부가 600Å~ 1000Å 높이로 돌출된다. 그 후, 돌출된 폴리 실리콘막(105)을 포함한 반도체 기판(100) 전체 구조 상에 유전체막(106)을 형성한다. 유전체막(106)은 제 1 산화막, 질화막, 제 2 산화막이 순차적으로 적층된 ONO 구조를 사용하는 것이 바람직하다. 그 후, 유전체막(106)을 포함한 반도체 기판(100) 전체 구조 상에 캡핑 폴리 실리콘막(107)을 형성한다. 캡핑 폴리 실리콘막(107)은 후속 세정 공정 시 유전체막(106)의 손상을 방지하기 위하여 형성된다. 불투명성인 캡핑 폴리 실리콘막(107)은 돌출된 폴리 실리콘막(105)에 의해 600Å~1000Å의 단차(XX1)를 가지게 된다. 따라서, 단차(XX1)을 이용한 정렬 신호를 이용하여 정렬 오차를 측정한다.

참고적으로, 플로팅 게이트와 유전체 막간의 커플링 비를 증가시키기 위하여 소자 분리막의 상부를 식각 하는 이유에 대해서 도 3을 참조하여 설명하면 다음과 같다.

일반적으로 플래시 메모리 셀은 내부적으로 플로팅 게이트에 우기덴 포텐셜에 의해 동작된다. 플로팅 게이트 포텐셜은 주변부 전극의 포텐셜과 자체 트랩 차지량에 의해 결정된다. 각 전극과 플로팅 게이트는 전도체이면서, 그 중간에 유전체막이 형성되어 있으므로, 기본적으로 플로팅 게이트를 중심으로 4단자의 캐패시터들이 병렬 연결된 구조이다. 따라서, 플로팅 게이트의 토탈 캐패시턴스는 4 단자의 캐패시턴스의 합이며, 각 단자는 토탈 캐패시턴스에서 각 단자의 캐패시턴스에 따른 비율만큼 플로팅 게이트에 영향을 준다. 이것을 커플링 비라 한다. 플로팅 게이트의 포텐셜은 각 단자에 인가된 바이어스에 각 단자의 커플링 비를 곱한 값들의 총합이 플로팅 게이트에 유기된 포텐셜이다. 여기에 플로팅 게이트의 차지량의 증감이 더해진다. 커플링 비는 개패시턴스 값에 의존하므로 캐패시터의 면적과 유전체막의 두께에 영향을 받는다. 따라서, 터널 산화막과 유전체막의 두께, 소자 분리 막의 임계치수, 플로팅 게이트 오버랩 웡(overlap wing)과 두께가 주요 변수가 된다. 이러한 요인으로 인하여

소자 분리막을 식각하여 유전체막과 플로팅 게이트의 계면을 넓혀 커플링 비를 증가 시킨다.

상술한 바와 같이 본 발명에 따르면, 단차를 형성하기 위하여 정렬키 오픈 마스크 공정, 소자 분리막 식각 공정, 포토 레지스트 제거 공정, 세정 공정 등이 추가로 필요 하지 않아 반도체 소자의 TAT가 감소하게 된다. 또한 캡핑 폴리 실리콘막의 단차를 이용하여 정렬 오차를 측정함으로써, 정렬 오차에 영향을 주는 요소는 식각되는 소자 분리막의 두께이다. 따라서, 정렬 신호의 변화 요인이 감소함에 따라 게이트 마스크를 정확하게 정렬시킬 수 있다.

상기에서 설명한 본 발명의 기술적 사상이 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명에 따르면, 소자 분리 영역에 트렌치형 소자 분리막을 형성할 때 스크라이브 영역에도 트렌치형 소자 분리막을 형성하고, 스크라이브 영역의 트렌치형 소자 분리막이 노출되도록 상부막을 형성한 후 플로팅 게이트용 폴리 실리콘막을 돌출시켜 후속 유전체막과 캡핑 폴리 실리콘막이 단차를 갖고 형성되도록 함으로써, 상기 단차를 이용하여 게이트 마스크를 정렬시킴으로써, 단차 변화에 의한 정렬 신호의 변화가 방지된다.

또한 정렬키를 형성하기 위한 정렬키 오픈 마스크 공정, 소자 분리막 식각 공정, 포토 레지스트 제거 공정, 세정 공정등이 생략되어 반도체 소자의 TAT(turn around time)가 감소한다.

Claims (3)

1. 반도체 기판의 소자 영역과 스크라이브 영역에 트렌치를 형성하는 단계;

   상기 트렌치에 절연막을 형성하여 소자 분리막을 형성하는 단계;

   상기 소자 분리막을 포함한 반도체 기판 전체 구조 상에 플로팅 게이트용 폴리 실리콘막을 형성하는 단계;

   CMP 공정을 상기 소자 분리막이 노출될때까지 진행하여 플로팅 게이트를 형성하는 단계;

   노출된 상기 소자 분리막을 소정 두께 만큼 식각 하여 상기 소정 두께 만큼 상기 플로팅 게이트를 돌출 시키는 단계;

   돌출된 상기 플로팅 게이트를 포함한 반도체 기판 상에 유전체막과 캡핑 폴리 실리콘막을 순차적으로 적층하여 상기 스크라이브 영역에 형성된 상기 캡핑 폴리 실리콘막이 단차를 갖도록 형성하는 단계를 포함하는 반도체 소자의 정렬키 형성 방법.
2. 제 1 항에 있어서,

   상기 돌출된 플로팅 게이트의 높이로 인하여 상기 캡핑 폴리 실리콘막이 단차를 갖는 반도체 소자의 정렬키 형성 방법.
3. 제 1 항에 있어서,

   상기 소정 두께는 600Å~1000Å인 반도체 소자의 정렬키 형성 방법.

Images