KR20060121116A - 반도체 메모리 카드 및 그 제조 방법 - Google Patents

반도체 메모리 카드 및 그 제조 방법 Download PDF

Info

Publication number
KR20060121116A
KR20060121116A KR1020060045633A KR20060045633A KR20060121116A KR 20060121116 A KR20060121116 A KR 20060121116A KR 1020060045633 A KR1020060045633 A KR 1020060045633A KR 20060045633 A KR20060045633 A KR 20060045633A KR 20060121116 A KR20060121116 A KR 20060121116A
Authority
KR
South Korea
Prior art keywords
wiring board
substrate
semiconductor memory
memory card
film
Prior art date
Application number
KR1020060045633A
Other languages
English (en)
Other versions
KR100769759B1 (ko
Inventor
야스오 다께모또
나오히사 오꾸무라
다꾸 니시야마
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20060121116A publication Critical patent/KR20060121116A/ko
Application granted granted Critical
Publication of KR100769759B1 publication Critical patent/KR100769759B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

인쇄 기판의 한 쪽의 표면 위에는 복수의 외부 접속 단자가 형성되어 있고, 다른 쪽의 표면 위에는 기판의 외주부의 적어도 일부의 영역에 개구를 갖는 솔더 레지스트가 피복되어 있다. 기판의 다른 쪽의 표면 위에는 메모리 칩이 탑재되어 있고, 솔더 레지스트 및 메모리 칩을 피복하도록 기판의 다른 쪽의 표면측을 밀봉하여 해당 반도체 메모리 카드의 패키지를 구성하는 몰드 수지가 형성되어 있다.
인쇄 기판, 솔더 레지스트, 몰드 수지, 패키지, 메모리 칩

Description

반도체 메모리 카드 및 그 제조 방법{SEMICONDUCTOR MEMORY CARD AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 제1 실시예에 따른 반도체 메모리 카드의 단면도.
도 2는 도 1 중의 기판의 칩 탑재면측의 평면도.
도 3은 제1 실시예에 따른 반도체 메모리 카드의 제조 공정의 일부를 도시하는 평면도.
도 4는 도 1에서의 기판의 칩 탑재면과는 반대면의 평면도.
도 5는 도 1에서의 기판의 칩 탑재면에 탑재된 칩과 기판 위의 전극 패드 사이의 접속 상태를 도시하는 평면도.
도 6은 도 1에서의 기판의 칩 탑재면에 형성된 전극 패드 및 배선 패턴의 일 구체예를 도시하는 평면도.
도 7은 도 1에서의 기판의 칩 비탑재면에 형성된 배선 패턴의 일 구체예를 도시하는 평면도.
도 8은 도금용 급전선을 갖는 기판의 평면도.
도 9a 내지 도 9i는 본 발명의 제2 실시예에 따른 반도체 메모리 카드의 제조 방법을 공정순으로 도시하는 단면도.
도 10은 제2 실시예의 방법에 의해 형성되는 반도체 메모리 카드에서의 반도 체 칩의 비탑재면의 배선의 일례를 도시하는 평면도.
도 11은 제2 실시예의 방법에 의해 형성되는 반도체 메모리 카드의 일부의 단면도.
도 12는 본 발명의 제3 실시예에 따른 반도체 메모리 카드에서 사용되는 기판의 평면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 기판
13 : 전극 패드
14 : 솔더 레지스트
15 : 개구
16 : 접착 시트
17 : 메모리 칩
[특허 문헌1] 일본 특개2000-124344호 공보
<관련 출원>
본 출원은 2005년 5월 23일 출원된 일본 특허 출원 번호 제2005-149537 및 2006년 4월 28일에 출원된 일본 특허 출원 번호 제2006-126838호에 기초한 것으로 그 우선권을 주장하며, 그 전체 내용이 참조로서 본 명세서에 포함된다.
본 발명은, 배선 기판 위에 메모리 칩을 탑재하고, 칩 탑재면을 수지로 밀봉함으로써 패키지를 구성한 반도체 메모리 카드에 관한 것이다.
최근, Personal Computer(PC), Personal Digital Assistant(PDA), 디지털 카메라, 휴대 전화 등의 다양한 휴대용 전자 기기에서는, 리무버블 기억 디바이스의 1개인 반도체 메모리 카드가 많이 이용되고 있다. 반도체 메모리 카드로서는, PC 카드, 및 소형의 SD 카드(TM)가 주목받고 있다. 또한, 최근에서는, 배선 기판의 한 쪽의 표면 위에 외부 접속 단자를 형성하고, 배선 기판의 다른 쪽의 표면 위에 메모리 칩이나 컨트롤러 칩을 탑재하고, 칩 탑재면을 몰드 수지로 밀봉하여 패키지를 구성함으로써, 보다 소형화된 반도체 메모리 카드가 실용화되고 있다. 이와 같이, 보다 소형화가 도모된 반도체 메모리 카드에서는, 배선 기판의 측면이 제품 외관에 노출되어 있다. 또한, 배선 기판의 양면에는, 외부 접속 단자 외에 다수의 배선이 형성되어 있다. 그리고, 이들 배선 상호의 쇼트 사고를 방지하는 목적으로, 솔더 레지스트라고 불리우고 있는 보호막이 기판 위에 피복 형성되어 있다. 패키지를 구성하는 몰드 수지 부재는, 배선 기판의 한 쪽의 표면 상을 피복하는 솔더 레지스트를 피복하도록 형성된다.
종래의 반도체 메모리 카드는, 측면이 노출되는 외주부를 포함하는 배선 기판의 거의 전체면이 솔더 레지스트로 피복되어 있다. 카드 외주부에서는, 솔더 레지스트와 몰드 수지가 밀착되어 있다. 그러나, 양자는 상호 평활한 면에서 접하고 있기 때문에, 밀착 강도가 그다지 높지 않다. 이 때문에, 외형 가공 중에 배선 기 판과 몰드 수지가 박리되어 기판 측면에 소위 구개(口開)가 발생하여, 불량으로 되는 문제가 있다.
또한, 특허 문헌 1에는, 칩 탑재용 기판 이면의 배선 위의 솔더 레지스트막에 개구부가 형성되고, 이 개구부로부터 노출되는 패드 영역이 외부 접속 단자로서 기능하고 있으며, 또한, 칩 탑재용 기판에 형성된 밀봉용 관통 구멍 내에 밀봉 수지가 충전되어, 앵커 효과에 의해 밀봉 수지와 칩 탑재용 기판의 접합력을 높이도록 한 반도체 장치가 개시되어 있다.
본 발명의 한 관점에 따르면, 상호 대향하는 제1, 제2 표면을 갖고, 상기 제1 표면 위에 복수의 외부 접속 단자 및 복수의 배선이 형성되어 있는 배선 기판과, 상기 배선 기판의 상기 제2 표면 위에 형성되고, 상기 배선 기판의 외주부의 적어도 일부의 영역에 개구를 갖는 보호막과, 상기 배선 기판의 상기 제2 표면 위에 탑재된 메모리 칩과, 상기 보호막 및 상기 메모리 칩을 피복하도록 상기 배선 기판의 상기 제2 표면측을 밀봉하여 해당 반도체 메모리 카드의 패키지를 구성하는 수지막으로 이루어지는, 호스트 기기에 장착하여 사용 가능한 반도체 메모리 카드가 제공되어 있다.
이하, 도면을 참조하여 본 발명을 실시예에 의해 설명한다.
도 1은, 본 발명의 제1 실시예에 따른 반도체 메모리 카드의 단면도를 도시하고 있다. 도면에서, 참조 부호 11은, 예를 들면 에폭시, 글래스 에폭시 등으로 구성된 절연성의 기판이다. 기판(11)은, 상호 대향하는 한 쪽 및 다른 쪽의 표면을 갖는다. 이 기판(11)의 양면 위에 복수의 외부 접속 단자 및 배선 등의 도전체 패턴이 형성됨으로써 배선 기판이 구성되어 있다. 도 1에서는, 기판(11)의 한 쪽의 표면 위에 복수의 배선(12), 및 복수의 전극 패드(13)가 형성되어 있는 상태를 도시하고 있다. 기판(11)의 메모리 칩이 탑재되지 않은 측인 다른 쪽의 표면 위에는 솔더 레지스트(14)가 전체면에 피복되어 있다. 한편, 기판(11)의 메모리 칩 탑재측인 한 쪽의 표면 위에는, 기판(11)의 외주부의 일부 영역 및 전극 패드(13) 상을 제외하고, 솔더 레지스트(14)가 피복되어 있다. 기판(11)의 외주부에서 솔더 레지스트(14)가 피복되어 있지 않은 영역은 개구(15)로 도시되어 있다. 또한, 기판(11)의 한 쪽의 표면 위에는, 절연성의 접착 시트(16)를 이용하여 메모리 칩(17)이 탑재되어 있다. 통상적으로, 메모리 칩(17) 위에는, 메모리 칩(17)의 동작을 제어하는 컨트롤러 칩이 적층 탑재되지만, 도 1에서는 도시를 생략하고 있다.
메모리 칩(17) 위에는 복수의 전극 패드(18)가 형성되어 있다. 그리고, 메모리 칩(17) 위의 복수의 전극 패드(18)와, 기판(11) 위에 형성된 복수의 전극 패드(13)가 금속 와이어(19)에 의해 전기적으로 접속되어 있다. 또한, 기판(11)의 칩(17) 탑재면측에는 패키지를 구성하는 몰드 수지(20)가 형성되어 있다.
여기서, 몰드 수지(20)를 형성할 때의 몰드 공정 시에, 솔더 레지스트(14)가 피복되어 있지 않은 개구(15)를 매립하도록 몰드 수지(20)가 들어가고, 기판 외주부의 일부 영역에서는, 기판(11)과 몰드 수지(20)가 직접 접촉한다.
도 2는, 도 1에서의 기판(11)의 칩 탑재면측의 평면도를 도시하고 있다. 도 2에서, 솔더 레지스트(14)가 피복되어 있는 영역에는 사선 표시하고 있다. 솔더 레지스트(14)가 피복되어 있지 않은 부분은, 기판(11)의 외주부의 일부 영역에 형성된 개구(15)와, 메모리 칩(17) 위의 전극 패드(18)와 접속되는 기판(11) 위의 전극 패드(13), 및 메모리 칩(17) 이외의 부품, 예를 들면 칩 컨덴서나 칩 저항을 기판(11) 위의 전극 패드와 접속하기 위한 전극 패드 등을 노출시키기 위한 개구(21)로 되어 있다.
제1 실시예의 반도체 메모리 카드에서는, 기판(11)의 외주부의 일부 영역에 솔더 레지스트(14)가 피복되어 있지 않은 개구(15)가 형성되어 있다. 그리고, 이 개구(15) 내에 몰드 수지(20)가 들어가, 기판 외주부의 일부 영역에서 기판(11)과 몰드 수지(20)가 직접 접촉한다. 이 결과, 솔더 레지스트(14)가 피복되어 있는 부분과, 피복되어 있지 않은 부분으로 이루어지는 요철에 의한 앵커 효과에 의해, 기판(11)과 몰드 수지(20)의 밀착력이 높아진다.
그런데, 도 2에 도시한 바와 같은 형상의 기판은, 도 3의 평면도에 도시한 바와 같이, 1매의 큰 기판(11) 위에, 복수개분의 반도체 메모리 카드의 배선 패턴의 형성, 메모리 칩의 탑재, 금속 와이어에 의한 본딩 공정, 메모리 칩 접착면측의 수지 몰딩 공정을 거친 후에, 워터젯 가공 등에 의해 개개의 메모리 카드(40)마다 잘라내어진다. 그리고, 개개의 메모리 카드의 외형 잘라내기 가공 시에, 기판(11)과 몰드 수지(20)의 밀착력이 높아지고 있으므로, 기판(11)의 측면에서 몰드 수지(20)가 박리함에 따른 불량의 발생을 방지할 수 있다.
도 4는, 도 1에서의 기판(11)의 칩 탑재면과는 반대면의 평면도이다. 기 판(11) 표면에는, 평면 형상의, 예를 들면 8개의 외부 접속 단자(41)가 형성되어 있다. 이들 8개의 외부 접속 단자(41)는, 기판(11) 위에 형성된 배선 및 금속 와이어를 통하여, 메모리 칩이나 컨트롤러 칩과 전기적으로 접속되어 있다. 여기서, 8개의 외부 접속 단자(41)에 대한 신호의 할당은, 예를 들면, 도 4에 도시한 바와 같이 되어 있다. 1번째의 외부 접속 단자는 데이터2(DAn2)에, 2번째의 외부 접속 단자는 데이터3(DATA3)에, 3번째의 외부 접속 단자는 커맨드(CMD)에, 4번째의 외부 접속 단자는 전압 전압(VDD)에, 5번째의 외부 접속 단자는 클럭 신호(CLK)에, 6번째의 외부 접속 단자는 접지 전압(VSS)에, 7번째의 외부 접속 단자는 데이터0(DATA0)에, 8번째의 외부 접속 단자는 데이터1(DATA1)에, 각각 할당되어 있다.
반도체 메모리 카드는, 퍼스널 컴퓨터 등의 여러가지 호스트 기기에 형성된 슬롯에 대하여 장착 가능하도록 형성되어 있다. 호스트 기기에 형성된 호스트 컨트롤러(도시 생략)는, 이들 8개의 외부 접속 단자(41)를 통하여 반도체 메모리 카드와 각종 신호 및 데이터를 통신한다. 예를 들면, 반도체 메모리 카드에 데이터가 기입될 때에는, 호스트 컨트롤러는 기입 커맨드를, 3번째의 외부 접속 단자(CMD)를 통하여 반도체 메모리 카드에 시리얼한 신호로서 송출한다. 이 때, 반도체 메모리 카드는, 5번째의 외부 접속 단자(CLK)에 공급되어 있는 클럭 신호에 응답하여, 3번째의 외부 접속 단자(CMD)에 공급되는 기입 커맨드를 취득한다.
도 5는, 도 1에서의 기판(11)의 칩 탑재면에 탑재된 칩과, 칩과 기판 위의 전극 패드 사이의 접속 상태를 도시하는 평면도이다.
여기서는, 기판(11) 위에, 적층된 메모리 칩과 컨트롤러 칩이 재치되어 있는 상태를 도시하고 있다. 메모리 칩(17)은 예를 들면 1G 비트의 메모리 용량을 갖는 NAND형 메모리 칩이다. 메모리 칩(17) 위에는 컨트롤러 칩(22)이 접착 탑재되어 있다. 메모리 칩(17) 및 컨트롤러 칩(22) 위의 전극 패드와, 기판(11) 위의 전극 패드는, 금속 와이어(19)에 의해 본딩되어 있다. 또한, 도 5에서는, 메모리 칩(17) 및 컨트롤러 칩(22) 외에, 칩 부품, 예를 들면 칩 컨덴서(23)나 칩 저항(24) 등이 기판(11) 위의 전극 패드에 전기적으로 접속되어 있는 상태를 도시하고 있다.
도 6은, 도 1에서의 기판(11)의 칩 탑재면에 형성된 전극 패드 및 배선 패턴의 일 구체예를 도시하는 평면도이다. 도 3을 이용하여 설명한 바와 같이, 반도체 메모리 카드는, 1매의 큰 기판 위에, 복수개분의 메모리 카드의 배선 패턴의 형성, 메모리 칩의 탑재, 금속 와이어에 의한 본딩 공정, 메모리 칩 접착면측의 수지 몰딩 공정을 거친 후에, 워터젯 가공 등에 의해 개개로 잘라내어짐으로써 형성된다. 상기 배선 패턴은, 절연성의 기판의 전체면에 금속, 예를 들면 Cu의 막을 형성하고, 이 Cu에 대하여 원하는 패턴 형상으로 도금을 실시하고, 그 후, 에칭함으로써 형성된다. 그리고, 상기 Cu에 대하여 도금을 행할 때에, 기판(11)의 외주부에서의 솔더 레지스트(14)가 피복되어 있지 않은 도 1에서의 각 개구(15)에 대응한 영역에 존재하는 Cu에 대하여 도금을 실시하지 않는 것에 의해, 그 후의 에칭 공정에서 이 영역에는 배선 패턴이 형성되지 않게 된다. 즉, 이에 의해, 배선 패턴의 단부가 반도체 메모리 카드의 외부에 노출되지 않도록 할 수 있다. 이에 의해, 배선 패턴이 외기에 노출되어지는 것에 의한 부식 등의 발생을 방지할 수 있다.
도 7은, 도 1에서의 기판(11)의 칩 비탑재면에 형성된 배선 패턴의 일 구체예를 도시하는 평면도이다. 또한, 도 7에서는, 도 4와는 달리, 기판(11)의 칩 탑재면측으로부터 본 배선 패턴을 도시하고 있다. 여기서, 상부의 8 개소의 긴 사각 형상의 배선 부분은, 도 4에서의 외부 접속 단자(41)에 상당한다. 또한, 하부의 TP로 표시되어 있는 부분은, 테스트용의 패드로서, 실제 사용 시에는 테이프 등에의해 시일된다.
그런데, 기판(11) 위에 형성된 Cu 막에 대하여 전해 도금을 실시하는 경우, Cu 막에 전위를 부여할 필요가 있다. 이 때문에, 도 8의 평면도에 도시한 바와 같이, 개개로 잘라내기 가공되기 전의 기판에는, 배선, 특히 도금이 필요한 전극 패드에 전위를 부여하기 위한 도금용 급전선(51)이 메모리 카드의 주위에 형성된다. 전해 도금이 실시되고, 반도체 칩의 탑재, 금속 와이어에 의한 본딩, 수지 몰드가 행해진 후에, 개개의 메모리 카드마다 기판(11)의 외형선을 따라 잘라내기가 가공된다. 도 8은, 잘라내기 가공 전의 기판에 형성된 전극 패드 및 배선 패턴의 일 구체예를 도시하는 평면도로서, 잘라내기 가공 후의 기판의 외형선이 부호 52로 나타내어져 있다. 잘라내기 가공 시에, 도금용 급전선(51)이 외형선(52)의 개소에서 절단되므로, 완성 후에 제품 측면에 도금용 급전선(51)의 단부면이 노출된다. 도금용 급전선(51)의 단부면이 제품 측면에 노출되면, 외부로부터의 노이즈나 정전기의 영향을 받기 쉽게 되어, 메모리 칩의 오동작, 데이터 파괴가 발생한다. 따라서, 도금용 급전선(51)을 형성하는 것은 바람직하지 못하다.
다음으로, 도금용 급전선을 형성하지 않고 도금을 행함으로써, 도금용 급전 선의 단부면이 제품 측면에 노출되지 않도록 하는 방법에 대하여 설명한다.
도 9a∼도 9i는, 본 발명의 제2 실시예에 따른 반도체 메모리 카드의 제조 방법을 공정순으로 도시하는 단면도이다. 또한, 이 경우, 도 3에 도시한 바와 같이, 1매의 큰 기판 위에 복수개분의 반도체 메모리 카드가 형성된 후에 개개의 카드마다 분리된다.
우선, 도 9a에 도시한 바와 같이, 기판(11)에 쓰루홀(25)이 개구되고, 계속해서 Cu 도금이 실시되어, 쓰루홀(25)의 내주면을 포함하는 기판(11)의 양면 위에 Cu로 이루어지는 금속 박막(26)이 형성된다.
다음으로, 도 9b에 도시한 바와 같이, 기판(11)의 양면이 드라이 필름(27)으로 마스킹되고, 노광·현상이 행하여짐으로써 도금이 필요한 개소의 드라이 필름(27)에 개구(28)가 형성된다.
다음으로, 도 9c에 도시한 바와 같이, 전해 Au 도금이 행해짐에 따라, 드라이 필름(27)의 개구(28)가 형성되어 있는 위치의 금속 박막(26) 위에 Au 막(29)이 형성된다. 이 도금 시에, 종래의 도금 급전선에 상당하는 부분의 금속 박막(26) 위에는 Au 막(29)은 형성되지 않는다. Au 도금 후에는, 도 9d에 도시한 바와 같이, 드라이 필름(27)이 박리된다.
다음으로, 도 9e에 도시한 바와 같이, 원하는 배선 패턴을 갖는 마스크층(30)이 기판 양 면의 금속 박막(26) 위에 형성된 후, 도 9f에 도시한 바와 같이, 이 마스크층(30)을 이용하여 기판 양면의 금속 박막(26)이 선택 에칭된다. 이 에칭 시에, 각 카드의 주변부에 위치하는 금속 박막(26)이 제거된다. 즉, 개개의 카 드마다 분리될 때에, 카드의 주변으로부터 금속 박막(26)이 노출되지 않도록 금속 박막(26)이 선택 에칭된다. 이 후, 도 9g에 도시한 바와 같이, 마스크층(30)이 박리된다. 이 공정에 의해, 기판(11)의 양면 위에 Cu로 이루어지는 복수의 배선(12), 및 표면 위에 Au 막이 형성되어 있는 전극 패드(13)가 형성된다.
이 후, 도 9h에 도시한 바와 같이, 기판(11)의 양면 위에 솔더 레지스트(14)가 인쇄에 의해 형성된 후, 또한, 도 9i에 도시한 바와 같이, 기판(11)의 외주부의 일부 영역 및 전극 패드(13) 위의 솔더 레지스트(14)가 제거된다. 이 후에는, 기판(11) 위에 반도체 칩이 탑재되고, 금속 와이어에 의한 본딩이 행하여진 후, 수지 몰드 공정이 행해지고, 또한 개개의 메모리 카드마다 잘라내기 가공된다.
도 10은, 상기한 바와 같은 방법에 의해 형성되는 반도체 메모리 카드에서의 반도체 칩의 비탑재면의 배선의 일례를 도시하는 평면도이며, 도 11은 완성 후의 반도체 메모리 카드의 일부의 단면을 도시하고 있다. 또한, 도 11에서 도 1과 대응하는 개소에는 동일한 부호를 붙이고 그 설명은 생략한다.
상기한 방법에 따르면, 메모리 카드의 주위에 도금용 급전선을 형성할 필요가 없으므로, 제품 측면에 도금용 급전선(배선의 일부)의 단부면이 노출되지 않게 된다. 이 결과, 외부로부터의 노이즈나 정전기의 영향을 받기 어렵게 할 수 있어, 메모리 칩의 오동작, 데이터 파괴를 방지할 수 있다.
또한, 기판 위에 도금용 급전선을 형성하지 않아도 되므로, 배선을 형성할 수 있는 영역이 증가하여, 배선 길이를 길게 하고 또한 배선 폭을 굵게 할 수 있어, 배선 주회의 최적화를 도모할 수 있다. 혹은, 도 10에 도시한 바와 같이, 기 판(11) 위의 빈 스페이스에 GND 플레인(53) 등을 배치함으로써, 전기적 특성면에서도 유리하게 된다.
또한, 상기 설명에서는, Cu로 이루어지는 금속 박막(26) 위에 전해 도금에 의해 Au 막(29)을 형성하는 경우를 설명했지만, 이것은 Au 막 외에 다양한 도금막, 예를 들면 Ni-Au 막을 형성하여도 된다.
도 12는, 본 발명의 제3 실시예에 따른 반도체 메모리 카드에서 사용되는 기판(11)의 평면도를 도시하고 있다. 제1 실시예의 반도체 메모리 카드에서는, 기판(11)의 외주부의 일부 영역에 솔더 레지스트(14)가 피복되어 있지 않은 개구(15)가 형성되는 경우를 설명했다.
이것에 대하여, 제3 실시예의 메모리 카드에서는, 기판(11)의 외주부의 연속한 영역에 솔더 레지스트(14)가 피복되어 있지 않은 개구(15)가 형성된다.
부가적인 장점 및 변형은 당업자에 의해 쉽게 구현할 수 있으며, 따라서, 본 발명의 범위는 상기한 설명 및 실시예에 한정되는 것은 아니다. 따라서, 부가된 청구항 및 그 등가물에 의해 정의되는 바와 같은 발명의 개념의 범위 및 정신에서 벗어나지 않고, 다양한 변형이 이루어질 수 있다.
이러한 구성에 따르면, 기판(11)과 몰드 수지(20)의 밀착력이 보다 높아져, 기판(11) 측면에서 몰드 수지(20)가 박리함에 따른 불량의 발생을 방지할 수 있다.

Claims (21)

  1. 호스트 기기에 장착하여 사용 가능한 반도체 메모리 카드에 있어서,
    상호 대향하는 제1, 제2 표면을 갖고, 상기 제1 표면 위에 복수의 외부 접속 단자 및 복수의 배선이 형성되어 있는 배선 기판과,
    상기 배선 기판의 상기 제2 표면 위에 형성되고, 상기 배선 기판의 외주부의 적어도 일부의 영역에 개구를 갖는 보호막과,
    상기 배선 기판의 상기 제2 표면 위에 탑재된 메모리 칩과,
    상기 보호막 및 상기 메모리 칩을 피복하도록 상기 배선 기판의 상기 제2 표면측을 밀봉하여 해당 반도체 메모리 카드의 패키지를 구성하는 수지막
    을 포함하는 반도체 메모리 카드.
  2. 제1항에 있어서,
    상기 보호막의 개구는, 상기 배선 기판의 외주부의 연속한 영역에 형성되어 있는 반도체 메모리 카드.
  3. 제1항에 있어서,
    상기 수지막은, 상기 보호막의 상기 개구 내에서 상기 배선 기판에 접하고 있는 반도체 메모리 카드.
  4. 제1항에 있어서,
    상기 보호막은 솔더 레지스트인 반도체 메모리 카드.
  5. 제1항에 있어서,
    상기 배선 기판은, 단부로부터 상기 배선의 단면이 노출되어 있지 않은 반도체 메모리 카드.
  6. 제1항에 있어서,
    상기 복수의 외부 접속 단자는, 데이터의 입출력 단자, 커맨드 입력 단자, 전원 전압 단자, 클럭 신호 입력 단자, 접지 전압 단자를 포함하는 반도체 메모리 카드.
  7. 제1항에 있어서,
    상기 배선 기판은, 상기 제2 표면 위에 복수의 제1 전극 패드를 갖고, 상기 메모리 칩은 표면 위에 복수의 제2 전극 패드를 포함하는 반도체 메모리 카드.
  8. 제7항에 있어서,
    상기 복수의 제1 전극 패드와 상기 복수의 제2 전극 패드를 전기적으로 접속하는 복수의 금속 와이어를 더 포함하는 반도체 메모리 카드.
  9. 제1항에 있어서,
    상기 메모리 칩 위에 탑재된 컨트롤러 칩을 더 포함하는 반도체 메모리 카드.
  10. 호스트 기기에 장착되어 사용 가능한 반도체 메모리 카드에 있어서,
    상호 대향하는 제1, 제2 표면을 갖고, 상기 제1 표면 위에 복수의 외부 접속 단자 및 복수의 배선이 형성되고, 제2 표면 위에 복수의 배선이 형성된 배선 기판과,
    상기 배선 기판의 상기 제2 표면 위에 형성되고, 상기 배선 기판의 외주부의 적어도 일부의 영역에 개구를 갖는 보호막과,
    상기 배선 기판의 상기 제2 표면 위에 탑재된 메모리 칩과,
    상기 보호막 및 상기 메모리 칩을 피복하도록 상기 배선 기판의 상기 제2 표면측을 밀봉하여 해당 반도체 메모리 카드의 패키지를 구성하는 수지막
    을 포함하는 반도체 메모리 카드.
  11. 제10항에 있어서,
    상기 보호막의 개구는, 상기 배선 기판의 외주부의 연속한 영역에 형성되어 있는 반도체 메모리 카드.
  12. 제10항에 있어서,
    상기 수지막은, 상기 보호막의 상기 개구 내에서 상기 배선 기판에 접하고 있는 반도체 메모리 카드.
  13. 제10항에 있어서,
    상기 보호막은 솔더 레지스트인 반도체 메모리 카드.
  14. 제10항에 있어서,
    상기 배선 기판은, 단부로부터 상기 배선의 단부면이 노출되어 있지 않은 반도체 메모리 카드.
  15. 제10항에 있어서,
    상기 복수의 외부 접속 단자는, 데이터의 입출력 단자, 커맨드 입력 단자, 전원 전압 단자, 클럭 신호 입력 단자, 접지 전압 단자를 포함하는 반도체 메모리 카드.
  16. 제10항에 있어서,
    상기 배선 기판은 상기 제2 표면 위에 복수의 제1 전극 패드를 갖고, 상기 메모리 칩은 표면 위에 복수의 제2 전극 패드를 갖는 반도체 메모리 카드.
  17. 제16항에 있어서,
    상기 복수의 제1 전극 패드와 상기 복수의 제2 전극 패드를 전기적으로 접속하는 복수의 금속 와이어를 더 포함하는 반도체 메모리 카드.
  18. 제10항에 있어서,
    상기 메모리 칩 위에 탑재된 컨트롤러 칩을 더 포함하는 반도체 메모리 카드.
  19. 절연성의 기판의 양면 위에 금속 박막을 형성하는 단계와,
    상기 기판의 양면을 드라이 필름에 의해 마스킹한 후에 노광·현상 처리를 행하여, 상기 드라이 필름의 선택한 개소에 개구를 형성하는 단계와,
    전해 도금을 행하여, 상기 드라이 필름의 상기 개구가 형성되어 있는 위치의 상기 금속 박막 위에 도금막을 형성하는 단계와,
    상기 드라이 필름을 박리한 후, 원하는 배선 패턴을 갖는 마스크층을 상기 기판 양면의 금속 박막 위에 형성하는 단계와,
    상기 마스크층을 이용하여 기판 양면의 상기 금속 박막을 선택 에칭하여, 각 카드의 주변부에 위치하는 금속 박막을 제거함과 함께, 상기 금속 박막으로 이루어지는 복수의 배선과 금속 박막 및 도금막으로 이루어지는 복수의 전극 패드를 형성하는 단계와,
    상기 기판의 양면 위에 솔더 레지스트를 형성하는 단계
    를 포함하는 반도체 메모리 카드의 제조 방법.
  20. 제19항에 있어서,
    상기 금속 박막이 Cu막인 반도체 메모리 카드의 제조 방법.
  21. 제19항에 있어서,
    상기 도금막이 Au막, Ni-Au 막 중 어느 하나인 반도체 메모리 카드의 제조 방법.
KR1020060045633A 2005-05-23 2006-05-22 반도체 메모리 카드 및 그 제조 방법 KR100769759B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00149537 2005-05-23
JP2005149537 2005-05-23
JP2006126838A JP2007004775A (ja) 2005-05-23 2006-04-28 半導体メモリカード
JPJP-P-2006-00126838 2006-04-28

Publications (2)

Publication Number Publication Date
KR20060121116A true KR20060121116A (ko) 2006-11-28
KR100769759B1 KR100769759B1 (ko) 2007-10-23

Family

ID=37447604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060045633A KR100769759B1 (ko) 2005-05-23 2006-05-22 반도체 메모리 카드 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20060261489A1 (ko)
JP (1) JP2007004775A (ko)
KR (1) KR100769759B1 (ko)
TW (1) TW200710867A (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007004775A (ja) 2005-05-23 2007-01-11 Toshiba Corp 半導体メモリカード
JP5207868B2 (ja) 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
JP5543629B2 (ja) * 2008-02-08 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5193837B2 (ja) * 2008-03-21 2013-05-08 株式会社東芝 半導体メモリカード
JP4776675B2 (ja) * 2008-10-31 2011-09-21 株式会社東芝 半導体メモリカード
US8205037B2 (en) * 2009-04-08 2012-06-19 Google Inc. Data storage device capable of recognizing and controlling multiple types of memory chips operating at different voltages
US8595572B2 (en) 2009-04-08 2013-11-26 Google Inc. Data storage device with metadata command
JP5269747B2 (ja) * 2009-10-30 2013-08-21 株式会社東芝 半導体記憶装置
JP5971728B2 (ja) * 2013-08-12 2016-08-17 株式会社東芝 配線基板の製造方法および半導体装置の製造方法
USD730910S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730908S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730907S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730909S1 (en) * 2014-06-27 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727911S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD727913S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD729251S1 (en) * 2014-06-27 2015-05-12 Samsung Electronics Co., Ltd. Memory card
USD727912S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736215S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736214S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD727910S1 (en) * 2014-07-02 2015-04-28 Samsung Electronics Co., Ltd. Memory card
JP6438874B2 (ja) * 2015-01-09 2018-12-19 日本特殊陶業株式会社 センサ
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD773466S1 (en) * 2015-08-20 2016-12-06 Isaac S. Daniel Combined secure digital memory and subscriber identity module
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
JP6543391B2 (ja) * 2018-06-20 2019-07-10 ローム株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
JP3297254B2 (ja) * 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
KR100335717B1 (ko) * 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
JP2001250907A (ja) * 2000-03-08 2001-09-14 Toshiba Corp 半導体装置及びその製造方法
JP2001291802A (ja) * 2000-04-06 2001-10-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法ならびに半導体装置
JP2002015296A (ja) 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd メモリカード
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
TWI249712B (en) 2001-02-28 2006-02-21 Hitachi Ltd Memory card and its manufacturing method
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP3907461B2 (ja) * 2001-12-03 2007-04-18 シャープ株式会社 半導体モジュールの製造方法
JP3866178B2 (ja) 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Ｉｃカード
TW571409B (en) * 2002-12-03 2004-01-11 Advanced Semiconductor Eng Optical device and packaging method thereof
JP2005129752A (ja) * 2003-10-24 2005-05-19 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007004775A (ja) 2005-05-23 2007-01-11 Toshiba Corp 半導体メモリカード

Also Published As

Publication number Publication date
KR100769759B1 (ko) 2007-10-23
TW200710867A (en) 2007-03-16
JP2007004775A (ja) 2007-01-11
US20060261489A1 (en) 2006-11-23
TWI302314B (ko) 2008-10-21

Similar Documents

Publication Publication Date Title
KR100769759B1 (ko) 반도체 메모리 카드 및 그 제조 방법
KR100280170B1 (ko) 반도체장치용 기판과 그 제조방법, 반도체장치, 카드형 모듈 및 정보기억장치
KR970003991B1 (ko) 양면 메모리보드 및 그것을 사용한 메모리 모듈
JP2004297054A (ja) 半導体装置およびその製造方法
US20080113502A1 (en) Electronic device
TWI393196B (zh) 形成用於高容量記憶卡之單層基板的方法
KR20080080296A (ko) 고밀도 3차원 반도체 다이 패키지
JP2000082868A (ja) フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
KR20010070081A (ko) 반도체 장치 및 그 제조 방법
JP5166903B2 (ja) 半導体装置
KR100585163B1 (ko) 메모리 카드 및 그 제조방법
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing
JP2001344587A (ja) プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法
JP2008176549A (ja) デュアルインターフェースｉｃカードとその製造方法、接触・非接触兼用ｉｃモジュール
JP3351711B2 (ja) 半導体装置用基板及びその製造方法、及び半導体装置、カード型モジュール、情報記憶装置
US20120281377A1 (en) Vias for mitigating pad delamination
US7219845B2 (en) Electronic device having multilayer printed wiring board and method for manufacturing electronic device
KR100533761B1 (ko) 반도체패키지
CN210628300U (zh) 带有外置线路的集成电路芯片
JP2006294825A (ja) 半導体集積回路装置
KR0176112B1 (ko) 노이즈를 감소하기 위한 반도체 칩 패키지
KR20080068301A (ko) 반도체 모듈
KR100426493B1 (ko) 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법
CN101661928A (zh) 芯片封装体

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee