KR20060108558A - 증폭형 고체 촬상 장치 - Google Patents

증폭형 고체 촬상 장치 Download PDF

Info

Publication number
KR20060108558A
KR20060108558A KR1020060034264A KR20060034264A KR20060108558A KR 20060108558 A KR20060108558 A KR 20060108558A KR 1020060034264 A KR1020060034264 A KR 1020060034264A KR 20060034264 A KR20060034264 A KR 20060034264A KR 20060108558 A KR20060108558 A KR 20060108558A
Authority
KR
South Korea
Prior art keywords
potential
transistor
charge
signal
signal charge
Prior art date
Application number
KR1020060034264A
Other languages
English (en)
Other versions
KR100797506B1 (ko
Inventor
에이지 코야마
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060108558A publication Critical patent/KR20060108558A/ko
Application granted granted Critical
Publication of KR100797506B1 publication Critical patent/KR100797506B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

신호 전하는 포토다이오드(1)로부터 디플리션 모드(depletion mode)의 전송 트랜지스터(2)을 통해서 신호 전하 축적부(8)로 전송된다. MOS 트랜지스터(3)의 입력 단자와 출력 단자 사이에 리셋 트랜지스터(5)가 접속된다. 수직 주사 회로(25)는 신호 전하의 비판독 기간에 리셋 트랜지스터(5)를 항상 온시켜, MOS 트랜지스터(3)의 입출력간을 단락시켜서, MOS 트랜지스터(3)의 증폭 동작을 정지시킨다.
고휘도인 피사체의 촬상시에 포토다이오드(1)에 발생되는 과잉 신호 전하는 디플리션 모드의 전송 트랜지스터(2), 신호 전하 축적부(8) 및 리셋 트랜지스터(5)로 구성되는 드레인 경로를 통해서 수직 신호선(9)에 배출된다. 스위치 회로(13)는 수직 신호선(9)의 스위치오버를 리셋 전위(VDD)와 정전류 부하 트랜지스터(4) 사이에서 실행한다.
고체 촬상 장치, 광전 변환 전송부, 전하 증폭부, 전위 입력 기구

Description

증폭형 고체 촬상 장치{AMPLIFYING SOLID-STATE IMAGING DEVICE}
도 1은 본 발명의 제 1 실시형태에 의한 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
도 2는 본 발명의 제 1 실시형태의 2차원 증폭형 고체 촬상 장치의 구동 펄스의 타이밍 차트이다.
도 3은 본 발명의 제 1 실시형태의 2차원 증폭형 고체 촬상 장치의 다른 구동 펄스의 타이밍 차트이다.
도 4는 본 발명의 제 2 실시형태에 의한 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
도 5는 본 발명의 제 2 실시형태에 의한 2차원 증폭형 고체 촬상 장치의 전위 발생 회로의 구성을 나타내는 회로도이다.
도 6은 본 발명의 제 3 실시형태에 의한 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
도 7은 본 발명의 제 3 실시형태의 2차원 증폭형 고체 촬상 장치의 구동 펄스의 타이밍 차트이다.
도 8은 본 발명의 제 4 실시형태에 의한 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
도 9는 본 발명의 제 4 실시형태의 2차원 증폭형 고체 촬상 장치의 구동 펄스의 타이밍 차트이다.
도 10은 본 발명의 제 5 실시형태의 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
도 11은 본 발명의 제 5 실시형태의 2차원 증폭형 고체 촬상 장치의 구동 펄스의 타이밍 차트이다.
도 12는 본 발명의 제 6 실시형태에 의한 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
도 13은 본 발명의 제 6 실시형태의 2차원 증폭형 고체 촬상 장치의 구동 펄스의 타이밍 차트이다.
도 14는 본 발명의 제 7 실시형태에 의한 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
도 15는 본 발명의 제 7 실시형태의 2차원 증폭형 고체 촬상 장치의 구동 펄스의 타이밍 차트이다.
도 16은 본 발명의 제 8 실시형태에 의한 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
도 17은 본 발명의 제 8 실시형태의 2차원 증폭형 고체 촬상 장치의 구동 펄스의 타이밍 차트이다.
도 18은 본 발명의 제 9 실시형태에 의한 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
도 19는 본 발명의 제 9 실시형태의 2차원 증폭형 고체 촬상 장치의 구동 펄스의 타이밍 차트이다.
도 20은 종래의 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
도 21은 종래의 2차원 증폭형 고체 촬상 장치의 구동 펄스의 타이밍 차트이다.
본 발명은 증폭형 고체 촬상 장치에 관한 것이고, 특히, 소화소 사이즈를 가져도 잡음이 적고, 고화질을 제공할 수 있는 증폭형 고체 촬상 장치에 관한 것이다.
종래에, 증폭형 고체 촬상 장치로서는 증폭 기능을 갖는 화소부와 그 화소부의 주변에 제공되는 주사 회로를 갖고, 그 주사 회로에 의해 화소 데이터를 판독하는 증폭형 고체 촬상 장치가 제안되어 왔다. 특히, 화소 구성을 주변의 구동 회로 및 신호 처리 회로의 일체화에 유리한 CM0S(Complementary Metal Oxide Semiconductor)로 구성된 APS(Active Pixel Sensor) 타입 이미지 센서가 공지되어 있다.
상기 APS 타입 이미지 센서에서는 통상 1화소 내에 광전 변환부, 전송부, 증폭부, 화소 선택부 및 리셋부가 형성될 필요가 있다. 따라서, APS 타입 이미지 센 서는 통상 포토다이오드로 구성되는 광전 변환부 이외에 4개의 MOS 트랜지스터를 채용한다.
그러나, 1화소당 4개의 MOS 트랜지스터가 필요하면, 화소 사이즈에서의 소형화에 제약이 된다. 따라서, 1화소당 트랜지스터의 수의 저감 방법이 제안되어 있다[JP H11-112018, H Takahashi et al., ISSCC Digest of Technical Papers, pp.108-109(2004)을 참조].
도 20은 상기 1화소당의 트랜지스터 수가 저감되는 증폭형 고체 촬상 장치의 주요부의 회로도를 나타낸다. 상기 증폭형 고체 촬상 장치는 포토다이오드(101), 상기 포토다이오드(101)에 축적된 신호 전하를 전송하기 위한 전송 트랜지스터(102), 리셋 트랜지스터(105) 및 증폭용 트랜지스터(103)를 포함한다. 상기 경우에, 포토다이오드(101)가 매립형이고 포토다이오드(101)로부터의 신호 전하 전송이 완료되면, 현저한 잡음 감소가 달성될 수 있고, 고화질의 화상이 얻어질 수 있는 것이 공지되어 있다. 또한, 각 열에 정전류 부하 트랜지스터(104)가 제공되고, 상기 정전류 부하 트랜지스터(104)와 증폭용 트랜지스터(103)를 조합시킴으로써 소스 폴로어(source follower) 회로가 구성된다.
도 20에 나타낸 증폭형 고체 촬상 장치의 동작이 도 21의 타이밍 차트에 나타난다. 도 21에 나타낸 바와 같이, 기간(T1)에는 수직 주사 회로(110)로부터의 구동 펄스(ФS1)는 하이 레벨을 갖고, 구동 펄스(ФS2)는 로우 레벨이다. 따라서, 트랜지스터(111 및 112)가 온되고, 수직 신호선(109)의 전위가 리셋을 위한 기준 전위(VRD)로 설정된다. 또한. 상기 기간(T1)에 상기 리셋 트랜지스터(105)의 게이트 단자에 입력되는 수직 주사 회로(110)로부터의 구동 펄스[ФR(n)]는 로우 레벨에서 하이 레벨, 로우 레벨의 순서로 변화하고, 신호 전하 축적부(108)의 전위가 기준 전위(VRD)로 리셋된다.
이어서, 기간(T2)에는, 상기 수직 주사 회로(110)로부터의 구동 펄스(ФS1)가 로우 레벨을 갖기 때문에, 상기 구동 펄스(ФS1)가 인버터(114)를 통하여 입력되는 트랜지스터(115)가 온되어, 수직 신호선(109)에 정전류 부하 트랜지스터(104)를 접속한다. 상기 정전류 부하 트랜지스터(104)와 증폭용 트랜지스터(103)가 서로 조합되어 소스 폴로어 회로로 되고, 상기 기준 전위(VRD)에 리셋된 전하 축적부(108)의 전압을 입력으로서 수용하는 소스 폴로어 회로로부터의 출력이 수직 신호선(109)에 출력된다.
이어서, 기간(T3)에는, 상기 수직 주사 회로(110)로부터의 구동 펄스[ФT(n)]가 하이 레벨로 되어, 상기 전송 트랜지스터(102)가 온되고, 포토다이오드(101)에 축적된 신호 전하가 신호 전하 축적부(108)에 전송된다.
상기 신호 전하의 전송 후, 기간(T4)에는, 상기 수직 주사 회로(110)로부터의 구동 펄스[ФT(n)]가 로우 레벨로 되고, 전송 트랜지스터(102)가 오프-상태로 되돌아간다. 상기 기간에서, 상기 전하 축적부(108)에 기준 전위(VRD)로 리셋된 전위로부터 전송된 신호 전하에 의해 변위된 전위가 나타난다. 동시에, 그 변위된 전위를 입력으로서 수용하는 상기 소스 폴로어 회로로부터의 출력이 수직 신호선(109)으로 출력된다.
이어서, 기간(T5)에는, 상기 수직 주사 회로(110)로부터의 구동 펄스(ФS1 및 ФS2)가 하이 레벨로 되고, 트랜지스터(111 및 116)가 온되고, 수직 신호선(109)의 전위가 접지 전위로 설정된다. 또한, 상기 기간(T5)에는, 신호 전하 축적부(108)의 전위가 리셋 트랜지스터(105)의 게이트에 로우 레벨에서 하이 레벨, 로우 레벨의 순서로 전하를 가함으로써 접지 전위에서 유지된다.
이상의 동작에 의해, 수직 신호선(109)에서 그 이후의 단계에 상기 기간(T2)의 전위와 기간(T4)의 전위의 차이 신호가 CDS(Correlated Double Sampling) 회로나 차동 앰프 회로 또는 클램프 회로(이들의 회로는 당업자에게 널리 공지되어 있기 때문에, 본 명세서의 회로는 설명되지 않음)에 의해 주어지면, 그 후, 입사된 광에 의해 포토다이오드(101)상에 발생된 전하에 의한 실효적인 신호가 판독된다.
그 후, 1수평 주사 기간(1H) 후, 상기 기간(T1∼T5)의 동작과 같은 동작이 다음에 선택된 (n+1)번째행에서 행해진다(n: 자연수). 이 때, 기간(T5)에서의 상태가 선택되지 않은 n번째행에서 계속되고, 리셋 트랜지스터(105)가 오프하고, 신호 전하 축적부(108)의 전위가 접지 전위에 유지된다. 따라서, 증폭용 트랜지스터(103)는 입력 전위가 접지 전위이기 때문에 동작하지 않는다. 따라서, 종래에 1화소에서 필요했던 행 선택용 트랜지스터가 불필요하게 되고, 화소당 트랜지스터의 수가 저감될 수 있다.
그러나, 하기의 문제가 상기 종래의 증폭형 고체 촬상 장치의 구성 및 동작에서 발생한다. 즉, 고휘도의 피사체의 촬상시에, 과대한 신호 전하가 블루밍(blooming)에 의해 주변의 포토다이오드에 오버플로우하는 결과 현저하게 화질이 열화하는 것을 방지하기 위한 대책으로서, 디플리션 모드의 전송 트랜지스터(102) 를 제공하고, 포토다이오드(101)로부터 전송 트랜지스터(102)을 통하여 신호 전하 축적부(108)로의 드레인 경로를 제공하는 것이 필요하다.
종래의 증폭형 고체 촬상 장치의 경우에서는, 상기 기간(T5)에 신호 전하 축적부(108)의 전위를 접지 전위로 유지하려고 하면, 전하가 디플리션 모드의 전송 트랜지스터(102)을 통하여 역으로 불리하게 포토다이오드(101)에 주입되어, 포토다이오드(101)에서의 신호 전하 정보의 손실된다고 하는 문제가 발생한다. 또한, 접지 전위 대신에, 포토다이오드(101)로의 어떤 전하의 주입도 야기되지 않는 고전위를 유지하는 것도 가능하다. 그러나 상기 경우에, 반드시 증폭용 트랜지스터(103)의 입력 전위가 비동작 전위로 되지 않고, 행 선택용 트랜지스터가 필요하게 된다. 즉, 행 선택용 트랜지스터를 삭제함으로써 화소당 트랜지스터의 수를 저감하는 것은 고휘도의 피사체 촬상시의 블루밍 억압 기능과 상반하게 된다.
본 발명의 목적은 화소 사이즈를 소형화하고, 고화질의 화상을 얻을 수 있는 증폭형 고체 촬상 장치를 제공하는 것이다.
상기 과제를 달성하기 위하여 본 발명의 증폭형 고체 촬상 장치는:
광전 변환 소자 및 상기 광전 변환 소자의 신호 전하를 전송하는 전송 트랜지스터를 각각 갖고, 각 화소에 각각 제공되는 복수의 광전 변환 전송부;
상기 광전 변환 전송부의 전송 트랜지스터의 출력측이 접속된 신호 전하 축적부에 접속되는 입력 단자 및 신호선에 접속되는 출력단자를 가져서, 상기 신호 전하의 양을 증폭하여 판독하고, 상기 화소에 포함되는 하나 이상의 전하 증폭부; 및
상기 신호 전하의 비판독 기간에 상기 전하 증폭부의 입력 단자와 출력 단자를 단락시킴으로써 상기 신호선측으로부터 상기 신호 전하 축적부로 전위를 인가하는 하나 이상의 전위 입력 기구를 구비한다.
상기 구성에 의하면, 상기 전위 입력 기구에 의해 신호 전하의 비판독 기간에 전하 증폭부의 입력 단자와 출력 단자와를 항상 단락시킴으로써 신호선측으로부터 신호 전하 축적부로 전위가 인가된다. 이렇게 신호 전하의 비판독 기간에 전하 증폭부의 입력 단자와 출력 단자를 항상 단락시킴으로써, 전하 증폭부의 증폭 동작이 정지되므로, 단위 화소에 종래 필요했던 선택 트랜지스터가 필요하지 않게 된다. 따라서, 화소당 트랜지스터수가 삭감될 수 있고, 화소 사이즈가 작게 될 수 있다.
또한, 트랜지스터를 위한 면적의 감소에 동등한 면적을 광전 변환 소자에 할당함으로써, 화소 사이즈가 작아도 고감도의 증폭형 고체 촬상 장치가 제공될 수 있다.
일실시형태에서는, 상기 광전 변환 소자는 매립형 포토다이오드이고, 상기 전송 트랜지스터는 디플리션 모드이다.
상기 실시형태에서는, 상기 광전 변환 소자가 매립형 포토다이오드이므로, 광전 변환 소자로부터의 신호 전하의 전송이 완료될 수 있고, 저잡음화 고화질의 화상이 얻어질 수 있다. 또한, 상기 전송 트랜지스터는 디플리션 모드이므로, 고휘 도인 피사체의 촬상시에 포토다이오드에 발생하는 과잉 신호 전하를 상기 전송 트랜지스터를 통해서 배출함으로써, 고휘도의 피사체를 촬상할 때에도 블루밍이 억압될 수 있고, 만족스런 화질이 얻어질 수 있다.
일실시형태에서는, 상기 전하 증폭부는 상기 입력 단자가 게이트이고, 상기 출력 단자가 소스인 소스 폴로어 타입의 MOS 트랜지스터로 이루어지고,
상기 전위 입력 기구는 상기 신호 전하의 비판독 기간에 상기 MOS 트랜지스터의 상기 게이트와 상기 소스를 단락시킴으로써 상기 전하 증폭부의 증폭 동작을 정지시킨다.
상기 실시형태에서는, 상기 신호 전하의 비판독 기간에 상기 전위 입력 기구가 상기 MOS 트랜지스터의 게이트와 소스를 항상 단락시키고, 이로서 상기 게이트와 소스 사이의 전위차를 제거하고, 동작 전류를 차단하고, 증폭 동작을 행하지 않게 한다. 따라서, 단위 화소에 종래 필요했던 선택 트랜지스터가 불필요하게 되고, 화소 사이즈가 작게 될 수 있다.
일실시형태에서는, 상기 전위 입력 기구는:
상기 전하 증폭부의 입력 단자와 출력 단자 사이에 접속된 리셋 트랜지스터;
상기 신호선의 전위를 일정한 전위로 스위치오버하는 스위치 회로; 및
상기 신호 전하의 비판독 기간에 상기 리셋 트랜지스터를 온하는 제어부를 구비한다.
상기 실시형태에서는, 상기 전위 입력 기구의 일부인 제어부가 신호 전하의 비판독 기간에 상기 리셋 트랜지스터를 항상 온-상태로 제어하고, 이로서 신호선과 신호 전하 축적부를 단락시키고, 전하 증폭부를 동작시키지 않게 한다. 따라서, 종래에 1화소에서 필요했던 행 선택용 트랜지스터가 불필요하게 되고, 화소당 트랜지스터수가 삭감될 수 있다.
또한, 과잉 신호 전하가 고휘도의 피사체의 촬상시에, 광전 변환 소자에 발생되지만, 상기 과잉 신호 전하는 디플리션 모드의 전송 트랜지스터를 통과하고, 또한, 신호 전하 축적부 및 리셋 트랜지스터를 통하고, 신호선으로 배출된다. 상술한 바와 같이, 고휘도의 피사체의 촬상시에, 광전 변환 소자에 발생되는 과잉 신호 전하는 디플리션 모드의 전송 트랜지스터, 신호 전하 축적부 및 리셋 트랜지스터로 구성되는 드레인 경로를 통해서 신호선에 배출되고, 따라서, 블루밍이 고휘도의 피사체의 촬상시에 억압될 수 있다.
일실시형태에서는, 상기 리셋 트랜지스터는 디플리션 모드이다.
상기 실시형태에서는, 상기 리셋 트랜지스터는 디플리션 모드이기 때문에, 상기 전하 증폭부의 입력 단자와 출력 단자가 상기 일정의 전위로 단락될 때, 리셋 전위인 상기 일정 전위가 전력 공급 전위로 설정될 수 있고, 전하 증폭부를 구성하는 소스 폴로어 회로 동작의 다이내믹 레인지(dynamic range)가 충분히 확보될 수 있다.
또한, 디플리션 모드의 전송 트랜지스터 및 디플리션 모드의 리셋 트랜지스터에 의해, 고휘도의 피사체를 촬상할 때에도 블루밍 억압 기능이 제공될 수 있다.상세하게는, 대부분의 기간은 각 화소에서 비판독 기간이며, 상기 비판독 기간에는 신호 전하 축적부와 신호선이 리셋 트랜지스터에 의해 항상 단락되어, 상기 신호 전하 축적부 및 신호선의 전위는 리셋 전위로 리셋된다. 따라서, 고휘도의 피사체의 촬상시에 광전 변환 소자에 생성된 과잉 신호 전하는 디플리션 모드의 전송 트랜지스터를 통과하고, 또한 신호 전하 축적부 및 리셋 트랜지스터를 통하고, 신호선으로 배출된다.
이렇게, 고휘도의 피사체의 촬상시에 포토다이오드에 생성되는 과잉 신호 전하는 디플리션 모드의 전송 트랜지스터, 신호 전하 축적부 및 리셋 트랜지스터로 구성되는 드레인 경로를 통해서 신호선으로 배출되므로, 고휘도의 피사체를 촬상할시에 블루밍이 억압될 수 있다.
일실시형태에서는 상기 리셋 트랜지스터는 인핸스먼트 모드(enhancement mode)이며,
상기 장치는 상기 리셋 트랜지스터의 구조와 동일한 구조의 트랜지스터를 포함하고, 상기 일정한 전위를 상기 스위치 회로에 출력하는 전위 발생 회로를 구비하고,
상기 전위 발생 회로와 상기 리셋 트랜지스터는 동일 반도체 기판상에 형성되어 있다.
상기 실시형태에서는, 상기 리셋 트랜지스터와 상기 전위 발생 회로는 동일 반도체 기판상에 형성되고, 상기 전위 발생 회로는 상기 리셋 트랜지스터의 것과 동일한 구조의 트랜지스터를 포함한다. 따라서, 상기 리셋 트랜지스터와 상기 전위 발생 회로의 트랜지스터의 임계값 등의 특성은 프로세스의 편차나 온도 변화가 있어도 같이 변화한다. 따라서, 상기 전위 발생 회로는 프로세스의 편차나 온도 변화 가 있어도, 항상 최적의 일정 전위 즉 리셋 전위를 항상 출력하고, 전하 증폭부의 다이내믹 레인지를 좁히는 것 없이, 과잉한 신호 전하에 대하여 리셋 트랜지스터를 온할 수 있다.
일실시형태에서는, 상기 스위치 회로는 상기 신호선을 상기 일정한 전위와 소스 폴로어 타입의 부하 회로사이에서 스위치오버한다.
상기 실시형태에서는, 신호 전하가 상기 전하 증폭부의 출력측에 소스 폴로어 타입의 부하 회로를 접속함으로써, 신호 전하의 판독 기간에 소스 폴로어 회로 구성으로 증폭될 수 있다.
일실시형태에서는, 상기 복수의 광전 변환 전송부의 복수의 전송 트랜지스터 출력측이 1개의 상기 전하 증폭부의 입력측에 접속되고, 상기 전하 증폭부는 복수의 화소에 의해 공유된다.
상기 실시형태에서는, 복수의 광전 변환 전송부는 단일 전하 증폭부를 공유할 수 있고, 이것은 화소당 트랜지스터수를 더 삭감할 수 있고, 소화소 사이즈로도 고감도의 증폭형 고체 촬상 장치를 제공할 수 있다.
일실시형태는 상기 전하 증폭부의 전력선에 인가되는 전위를 제어하는 전력 공급 제어 기구를 구비한다.
상기 실시형태에 의하면, 상기 신호 전하 축적부의 기준 전위가 상기 전력 공급 제어 기구에 의해 상기 전력선과 상기 신호 전하 축적부와의 커플링 용량을 통하여 상승될 수 있고, 상기 전하 증폭부의 동작의 다이내믹 레인지가 넓어질 수 있다.
일실시형태에서는, 상기 전하 증폭부의 전력선과 상기 신호 전하 축적부는 상기 전력선의 전위가 상기 전력 공급 제어 기구에 의해 상승될 때, 상기 신호 전하 축적부의 전위가 상승하는 커플링 용량을 갖도록 배치되어 있다.
일실시형태에서는, 상기 전력 공급 제어 기구는 상기 전하 증폭부의 전력선을 일정한 전위와 플로팅(floating) 전위 사이에서 스위치오버한다.
상기 실시형태에서는, 상기 전력선을 플로팅 전위로 한 후, 판독 동작을 행하기 바로 전에 상기 일정한 전위로 스위치오버를 실행함으로써, 상기 전력선과 상기 신호 전하 축적부의 커플링 용량을 통하여 상기 신호 전하 축적부의 기준 전위가 상승될 수 있고, 상기 전하 증폭부 동작의 다이내믹 레인지가 넓어질 수 있다.
일실시형태에서는, 상기 전력 공급 제어 기구는 상기 전하 증폭부의 전력선을 서로 다른 소정 전위 사이에서 스위치오버한다.
상기 실시형태에 의하면, 상기 전력선을 낮은 전위로 한 후, 판독 동작을 행하기 바로 전에 높은 전위로 스위치오버를 실행함으로써, 상기 전력선과 상기 신호 전하 축적부의 커플링 용량을 통하여 상기 신호 전하 축적부의 기준 전위가 상승될 수 있고, 상기 전하 증폭부 동작의 다이내믹 레인지가 넓어질 수 있다.
일실시형태에서는, 상기 전력 공급 제어 기구는 상기 전하 증폭부의 전력선을 서로 다른 소정 전위와 소스 폴로어 타입의 부하 회로 사이에서 스위치오버한다.
상기 실시형태에서는, 상기 전력선을 소정 전위(고전위와 저전위)의 고전위로 한 후, 판독 동작을 행하기 바로 전에 상기 캐소드 폴로어 타입의 부하 회로로 스위치오버를 실행함으로써, 상기 전력선과 상기 신호 전하 축적부의 커플링 용량을 통하여 상기 신호 전하 축적부의 기준 전위가 상승될 수 있고, 상기 전하 증폭부의 동작의 다이내믹 레인지가 넓어질 수 있다.
일실시형태에서는, 상기 전력 공급 제어 기구는 상기 전하 증폭부의 전력선과 소정 전위를 스위칭가능한 저저항 또는 고저항을 통하여 접속한다.
상기 실시형태에서는, 상기 전력선과 소정 전위를 저저항을 통하여 접속한 후, 판독 동작을 행하기 바로 전에 고저항을 통한 접속으로 스위칭오버를 실행함으로써, 상기 전력선과 상기 신호 전하 축적부의 커플링 용량을 통하여 상기 신호 전하 축적부의 기준 전위가 상승될 수 있고, 상기 전하 증폭부 동작의 다이내믹 레인지가 넓어질 수 있다.
상기로부터 명백한 바와 같이, 본 발명의 증폭형 고체 촬상 장치에 의하면 화소 사이즈가 소형화되고, 고화질 및 고다이내믹 레인지의 화상이 얻어질 수 있다.
또한, 본 발명의 증폭형 고체 촬상 장치는 소형인, 고성능의 이미지 센서의 형성에 상당히 유용하다.
본 발명은 하기에 주어진 상세한 기술 및 단지 예시를 목적으로 주어진 수반하는 도면으로부터 보다 충분히 이해될 것이고, 이로써 본 발명을 제한하는 것을 의도하지는 않는다.
본 발명의 증폭형 고체 촬상 장치는 도면에 나타낸 실시형태에 의해 하기에 상세히 설명될 것이다.
(제 1 실시형태)
도 1은 본 발명의 제 1 실시형태 증폭형 고체 촬상 장치의 일예로서의 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
이 도면은 여기서, 모든 화소의 각각에 존재하는 광전 변환 전송부(10), 화소에 포함되는 전하 증폭 기구(11), 제 i 열에 존재하는 모든 전하 증폭 기구(11)에 공통하는 정전류 부하 트랜지스터(4)로 구성되는 정전류 부하 회로(12), 및 상기 정전류 부하 트랜지스터(4)로 구성되는 정전류 부하 회로(12)와 일정 전위[도 1에서는 전력 공급 전위(VDD)] 사이에서 스위치오버를 실행하는 스위치 회로(13)를 나타낸다. 첨부 번호 25는 제어부의 일예로서의 수직 주사 회로를 나타낸다. 상기 광전 변환 전송부(10)와 전하 증폭 기구(11)는 단위 화소를 구성한다.
도 1은 복수행 및 복수열에 행렬상으로 배열된 화소의 제 n 및 제 n' 행 및 제 i 번째열만을 나타낸다. n, n' 및 i는 자연수를 언급한다.
상기 광전 변환 전송부(10)는 광전 변환 소자의 일예로서 포토다이오드(1)와 디플리션 모드의 전송 트랜지스터(2)로 구성된다.
또한, 상기 전하 증폭 기구(11)는 상기 광전 변환 전송부(10)의 전송 트랜지스터(2)의 출력측이 접속된 신호 전하 축적부(8), 출력 단자가 신호선으로서 역할하는 수직 신호선(9)에 접속된 전하 증폭부의 일예로서의 MOS 트랜지스터(3), 및 상기 MOS 트랜지스터(3)의 입력 단자로서의 게이트와 출력 단자로서의 소스 사이에 접속된 디플리션 모드의 리셋 트랜지스터(5)로 구성된다. 상기 MOS 트랜지스터(3)는 정전류 부하 트랜지스터(4)과 함께 드레인 접지형의 소스 폴로어 회로를 구성한 다.
또한, 스위치 회로(13)가 상기 수직 신호선(9)을 정전류 부하 회로(12)와 리셋 전위인 일정 전위[전력 공급 전위(VDD)]간에 스위치오버를 실행하기 위해서 제공된다. 상기 스위치 회로(13)는 수직 주사 회로(25)로부터 공통인 펄스(ФS)에 의해 제어되는 서로 역상(逆相)의 스위칭 트랜지스터(131 및 132)로 구성된다.
상기 리셋 트랜지스터(5), 수직 주사 회로(25) 및 스위치 회로(13)는 신호 전하의 비판독 기간에 상기 MOS 트랜지스터(3)의 게이트와 소스를 단락시킴으로써 수직 신호선(9)측으로부터 상기 신호 전하 축적부(8)로 일정한 전위(리셋 전위)를 인가하는 전위 입력 기구의 일예를 구성한다.
도 1에 나타낸 바와 같이, 상기 수직 주사 회로(25)로부터의 전송 트랜지스터 구동 신호선(21)은 행방향으로 배열된 복수의 광전 변환 전송부(10)(도 1에서는 하나만 도시됨)의 전송 트랜지스터(2)의 게이트에 접속된다. 또한, 상기 수직 주사 회로(25)로부터의 리셋 트랜지스터 구동 신호선(22)은 전하 증폭 기구(11)의 리셋 트랜지스터(5)의 게이트에 접속된다. 또한, 구동 펄스[ФT(n)]가 수직 주사 회로(25)로부터 n번째행의 광전 변환 전송부(10)의 전송 트랜지스터(2)의 게이트로 전송 트랜지스터 구동 신호선(21)을 통하여 인가되고, 구동 펄스[ФR(n)]가 수직 주사 회로(25)로부터 n번째행의 전하 증폭 기구(11)의 리셋 트랜지스터(5)의 게이트로 리셋 트랜지스터 구동 신호선(22)을 통하여 인가된다. 또한, 상기 수직 신호선(9)을 정전류 부하 회로(12)와 일정한 전위[전력 공급 전위(VDD)] 사이에서 스위치오버를 실행하기 위해서, 구동 펄스(ФS)가 수직 주사 회로(25)로부터 스위치 회 로 구동 신호선(23)을 통하여 스위치 회로(13)의 서로 역상의 트랜지스터(131 및 132)의 게이트에 인가된다.
도 1에 나타낸 2차원 증폭형 고체 촬상 장치의 동작은 도 2를 참조하여 설명된다. 우선, 선택행, 즉, 판독행이 n행인 경우가 언급된다.
도 2에 나타낸 바와 같이, 기간(T1)에는 n번째행의 전하 증폭 기구(11)의 리셋 트랜지스터(5)의 게이트에 인가되는 구동 펄스[ФR(n)]가 하이 레벨이기 때문에, 리셋 트랜지스터(5)는 온-상태이고, 스위치 회로(13)에 입력되는 구동 펄스(ФS)가 로우 레벨 때문에, 수직 신호선(9)은 전력 공급 전위(VDD)로 접속된다. 따라서, 신호 전하 축적부(8) 및 수직 신호선(9)은 양자 모두 전력 공급 전위(VDD)로 리셋된다.
이어서, 기간(T2)에는 구동 펄스[ФR(n)]가 로우 레벨로 되고, 리셋 트랜지스터(5)는 오프된다.
이어서, 기간(T3)에는 구동 펄스(ФS)가 하이 레벨로 되고, 수직 신호선(9)은 정전류 부하 트랜지스터(4)에 접속된다. 그 결과, 전력 공급 전위(VDD)에 리셋된 신호 전하 축적부(8)을 입력으로 이용하여, 전하 증폭부로서의 MOS 트랜지스터(3) 및 정전류 부하 트랜지스터(4)로 구성된 소스 폴로어 회로의 출력이 수직 신호선(9)으로 출력된다. 이 때에 얻어지는 수직 신호선(9)의 전위가 화소의 기준 전위이다.
그 다음 기간(T4)은 화소의 포토다이오드(1)에 의해 광전 변환된 신호 전하가 신호 전하 축적부(8)에 판독되는 동안의 기간이다. 구동 펄스[ФT(n)]가 하이 레벨로 되어, n번째행의 전송 트랜지스터(2)가 온되고, n번째행의 포토다이오드(1)에 축적된 신호 전하가 상기 전송 트랜지스터(2)를 통하여 신호 전하 축적부(8)에서 판독된다.
상기 포토다이오드(1)에 축적된 신호 전하가 신호 전하 축적부(8)에 완전히 판독된 후, 그 다음 기간(T5)에 구동 펄스[ФT(n)]가 로우 레벨로 되고, 전송 트랜지스터(2)가 오프된다. 따라서, 기간(T3)에 전위로부터 신호 전하의 전송에 의한 변화에 의해 시프트된 전위가 상기 신호 전하 축적부(8)에서 유지되고, 그 유지된 신호 레벨(전위)이 상기 소스 폴로어 회로에 의해 증폭되고, 수직 신호선(9)으로 출력된다. 이 때에 얻어지는 수직 신호선(9)의 전위가 상기 화소의 신호가 된다.
그 다음 기간에서, 상기 기간(T1)에서와 같이, 신호 전하 축적부(8) 및 수직 신호선(9)의 전위는 양자 모두 전력 공급 전위(VDD)로 리셋된다.
수직 신호선(9)에서의 다음 단계에 있어서, 기간(T3)의 전위와 기간(T5)의 전위간의 차이 신호가 CDS(Correlated Double Sampling) 회로, 차동 앰프 회로 또는 클램프 회로(이들 회로는 당업자에게 널리 공지되어 있으므로, 회로는 설명되지 않음)에 의해 주어지면, 그 후, n번째행의 화소에 입사된 광에 의해 발생되는 전하에 의해 실효적인 신호가 판독된다.
이어서, 비선택의 n'번째행이 기술된다. n'번째행이 비선택될 때, 즉, n'번째행의 신호 전하가 판독되지 않을 때, 수직 주사 회로(25)로부터의 구동 펄스[ФR(n')]가 항상 하이 레벨이다. 따라서, 상기 구동 펄스[ФR(n')]가 인가되는 게이트로의 n'번째행의 전하 증폭 기구(11)의 리셋 트랜지스터(5)가 선택되지 않을 때, 즉, 신호 전하가 판독되지 않을 때, 항상 온-상태다. 따라서, 상기 신호 전하 축적부(8) 및 수직 신호선(9)은 신호 전하가 판독되지 않을 때, 동일한 전위를 가진다. 이것은, 증폭부로서의 MOS 트랜지스터(3)의 게이트 소스간 전압이 0V인 것을 의미하고, 비선택의 n'번째행의 증폭부로서의 MOS 트랜지스터(3)가 드레인 소스간 전류가 흐르지 않는 오프-상태가 되고, 따라서 소스 폴로어 회로를 동작하지 않게 한다. 한편, 전송 트랜지스터(2)의 게이트에 인가되는 구동 펄스[ФT(n')]는 로우 레벨을 유지하기 때문에, 전송 트랜지스터(2)는 오프 상태를 유지하고, 포토다이오드(1)로부터의 신호 전하가 전하 축적부(8)에서 판독되지 않는다.
또한, 기간의 대부분은 각 화소에서 상기 기간(T1)(비판독 기간)이고, 신호 전하 축적부(8)와 수직 신호선(9)이 상기 비판독 기간에 리셋 트랜지스터(5)에 의해 단락되어서, 그 결과, 상기 신호 전하 축적부(8) 및 수직 신호선(9)의 전위는 전력 공급 전위(VDD)로 리셋된다. 따라서, 과잉 신호 전하가 고휘도의 피사체의 촬상시에 포토다이오드(1)에서 생성된다. 상기 과잉 신호 전하는 과잉 신호 전하에 의해 소스 전위가 저하되고, 그 결과 게이트와 소스간의 전위차의 발생이 야기되고, 그 후, 전위차가 0에 근접하게 된 결과 온되는 디플리션 모드의 전송 트랜지스터(2)을 통해서, 또한 신호 전하 축적부(8) 및 리셋 트랜지스터(5)를 통해서, 수직 신호선(9)으로 배출된다. 고휘도의 피사체의 촬상시에 포토다이오드(1)에서 생성되는 과잉 신호 전하가 디플리션 모드의 전송 트랜지스터(2), 신호 전하 축적부(8) 및 리셋 트랜지스터(5)로 구성되는 드레인 경로를 통해서 수직 신호선(9)으로 배출되기 때문에, 상기 2차원 증폭형 고체 촬상 장치는 고휘도의 피사체 촬상시의 블루 밍을 억압하는 기능을 가지게 된다.
상기 구성의 2차원 증폭형 고체 촬상 장치에 의하면, 비선택 n'번째행(비판독행)에 관해서, 수직 주사 회로(25)로부터의 구동 펄스[ФR(n')]에 의해 리셋 트랜지스터(5)를 온함으로써 수직 신호선(9)과 신호 전하 축적부(8)가 단락된다. 따라서, 행 선택용 트랜지스터를 이용하는 것 없이, 비선택 n'번째행의 전하 증폭부인 MOS 트랜지스터(3)가 동작될 수 없다. 상술한 바와 같이, 종래에 1화소에서 필요했던 행 선택용 트랜지스터가 불필요하게 된다. 따라서, 화소당 트랜지스터수가 삭감될 수 있고, 화소가 작은 사이즈로 형성될 수 있다.
또한, 상기 트랜지스터를 위한 면적 삭감과 동일한 면적을 포토다이오드에 할당함으로써, 화소 사이즈가 작아도 고감도의 증폭형 고체 촬상 장치가 제공될 수 있다.
또한, 매립형 포토다이오드(1)가 상기 화소의 광전 변환 소자로서 이용되므로, 포토다이오드(1)로부터의 신호 전하의 전송을 완료할 수 있고, 저잡음화 고화질의 화상을 얻을 수 있고, 블루밍의 억압 기능이 고휘도의 피사체의 촬상시에도 동시에 제공될 수 있다.
도 3은 도 1에 나타낸 2차원 증폭형 고체 촬상 장치의 다른 동작을 설명하는 타이밍 차트이다. 도 2와의 차이는 판독 동작의 개시 전에 기간(Tsht)이 존재하는 것에 있다. 이것은 포토다이오드(1)에서 광전 변환된 신호 전하가 축적되기 전에 모든 화소를 동시에 리셋한다.
상기 기간(Tsht)시에 스위치 회로(13)로의 구동 펄스(ФS) 및 모든 행의 리 셋 트랜지스터(5)의 게이트에 인가되는 구동 펄스[ФR(n) 및 ФR(n')]는 기간(T1)과 같은 상태이다. 따라서, 수직 신호선(9)과 신호 전하 축적부(8)가 단락되어, 수직 신호선(9)과 신호 전하 축적부(8)가 양자 모두 전력 공급 전위(VDD)에서 유지된다. 동시에, 모든 화소의 광전 변환 전송부(10)에서의 전송 트랜지스터(2)로 구동 펄스[ФT(n) 및, ФT(n')]가 하이 레벨로 되고, 포토다이오드(1)에 축적된 신호 전하가 전송 트랜지스터(2)에 의해 신호 전하 축적부(8)에 완전히 판독된다. 상기 수직 신호선(9)과 신호 전하 축적부(8)는 전력 공급 전위(VDD)를 갖기 때문에, 모든 화소의 포토다이오드(1)에서 축적되는 신호 전하가 전력 공급 전위(VDD)로 동시에 일소된다. 광전 전하, 즉, 신호 전하가 축적이 상기 기간(Tsht) 후의 모든 포토다이오드(1)에서 동시에 개시되고, 기간(T1) 이후의 동작은 같은 결과가 이미 도 2를 참조하여 기술되었다. 그 결과, 종래에 롤링 셔터(rolling shutter) 동작에 의해 야기되는 광전 전하의 축적 개시 시간에서의 차이에 의해 야기되는 화상의 왜곡이 방지될 수 있고, 시간 왜곡이 없는 만족스런 화상이 얻어질 수 있다.
(제 2 실시형태)
도 4는 본 발명의 제 2 실시형태의 증폭형 고체 촬상 장치의 일예로서의 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다. 도 4에서, 도 1에 나타낸 제 1 실시형태의 구성 요소와 동일한 구성 요소는 동일한 첨부 번호로 지시되고 그것에 대한 설명은 제공되지 않는다.
상기 제 2 실시형태에서는, 전하 증폭 기구(211)는 MOS 트랜지스터(3), 신호 전하 축적부(8) 및 인핸스먼트 모드의 리셋 트랜지스터(55)로 구성된다.
도 1에 나타낸 제 1 실시형태에서는, 소스 폴로어 회로의 동작가능한 하한은 수직 신호선(9)의 전위와, 디플리션 모드의 리셋 트랜지스터(5)가 오프될 때의 디플리션 모드의 리셋 트랜지스터(5)의 게이트하에서의 전위에 의해 결정된다. 상기 수직 신호선(9)의 전위가 게이트하에서의 그 전위 이하로 됐을 경우, 수직 신호선(9)으로부터 리셋 트랜지스터(5)의 게이트하에서의 부분을 통해서 신호 전하 축적부(8)로의 전하 주입이 발생하고, 정상의 신호 전하(광전 전하)의 전하 증폭이 달성될 수 없다.
따라서, 도 4에 나타낸 제 2 실시형태에서는, 리셋 트랜지스터(55)를 상기 현상에 대한 측정으로서 인핸스먼트 모드로 하고, 신호 전하 축적부(8)의 리셋을 위한 일정 전위가 인핸스먼트 모드의 리셋 트랜지스터(55)가 온될 수 있도록 전력 공급 전위(VDD)보다 낮은 리셋 전위(VRD)로 설정된다(제 1 실시형태에서는, 리셋 전위가 전력 공급 전위(VDD)로 설정됨). 상기 경우에, 일정 전위로서의 리셋 전위가 지나치게 높으면, 과잉한 신호 전하에 대하여 리셋 트랜지스터(55)가 온될 수 없고, 반면에, 리셋 전위가 지나치게 낮으면, 소스 폴로어 회로의 동작가능한 상한이 저하되어 소스 폴로어 회로의 동작의 다이내믹 레인지가 좁아진다.
따라서, 제 2 실시형태에서는, 프로세스 편차나 온도 변화 등에 따라 항상 최적의 리셋 전위(VRD)를 출력하기 위해서, 도 5에 나타낸 바와 같은 전위 발생 회로(30)가 이용된다. 상기 전위 발생 회로(30)는 상기 리셋 트랜지스터(55)의 것과 동일한 구조의 구동 트랜지스터(155)와 정전류 부하 트랜지스터(36)로 구성되고, 구동 트랜지스터(155)와 정전류 부하 트랜지스터(36)의 접속점으로부터 리셋 전 위(VRD)가 스위치 회로(13)로 출력된다. 상기 경우에, 상기 리셋 트랜지스터(55)와 구동 트랜지스터(155)가 동일한 구조를 갖는다는 사실은 구성, 치수 및 트랜지스터의 재료가 실질적으로 동일한 것을 의미한다. 또한, 도시되지 않았지만, 상기 리셋 트랜지스터(55)와 상기 전위 발생 회로(30)는 동일 반도체 기판상에 형성되어 있다.
상술한 바와 같이, 상기 리셋 트랜지스터(55)와 상기 전위 발생 회로(30)는 동일 반도체 기판상에 형성되어 있고, 상기 리셋 트랜지스터(55)와 구동 트랜지스터(155)는 동일한 구조를 갖는다. 따라서, 상기 리셋 트랜지스터(55)와 구동 트랜지스터(155)의 임계값 등의 특성은 프로세스 편차나 온도 변화가 있어도 마찬가지로 변화한다. 따라서, 프로세스 편차와 온도 변화가 있어도, 항상 최적의 리셋 전위(VRD)를 출력하고, 상기 소스 폴로어 회로의 다이내믹 레인지를 좁히는 것 없이 과잉 신호 전하에 대하여 리셋 트랜지스터(55)를 온하는 것이 가능하다.
(제 3 실시형태)
도 6은 본 발명의 제 3 실시형태의 증폭형 고체 촬상 장치의 일예로서 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다. 도 6에서, 도 1에 나타낸 제 1 실시형태의 구성 요소와 동일한 구성 요소는 동일 첨부 번호로 지시되고, 그것에 대한 설명은 제공되지 않는다.
제 3 실시형태의 2차원 증폭형 고체 촬상 장치는 2개의 광전 변환 전송부(10 및 10)가 1개의 전하 증폭 기구(11)를 공유하는 것과, 수직 주사 회로(75)가 그것에 따른 제 1 실시형태의 수직 주사 회로(25)와 다른 것 외에는 제 1 실시형태의 것과 동일한 구성을 갖고 있다.
도 6에서, 복수행 및 복수열의 화소 중 2행 및 1열만이 나타나고, 다른 행 및 열은 나타나지 않는다. 도 6에서, 2행씩이 1그룹로 간주되고, 제 n 조번째 그룹 및 제 i 번째열의 화소가 나타난다. 본 명세서에서는, n번째그룹의 행의 1번째행이 (n, 1)행으로서 나타나고, n번째그룹의 행 2번째의 행이 (n, 2)행으로서 나타난다.
상기 각 화소는 광전 변환 전송부(10) 및 신호 전하 증폭 기구(11)로 구성되고, 단일 신호 전하 증폭 기구(11)가 (n, 1)행의 화소 및 (n, 2)행의 화소에 의해 공유된다. 즉, 단일 신호 전하 축적부(8), 단일 전하 증폭부로서의 MOS 트랜지스터(3) 및 단일 리셋 트랜지스터(5)로 구성되는 단일 전하 증폭 기구(11)가 (n, 1)행의 화소와 (n, 2)행의 화소에 의해 공유된다.
도 7을 참조하여, 도 6의 제 3 실시형태의 2차원 증폭형 고체 촬상 장치의 동작이 설명된다.
우선, n번째그룹의 (n, 1)행 및 (n, 2)행을 순차로 선택된 경우를 언급한다. 도 6 및 7에 나타낸 바와 같이, (n, 1)행이 선택된 경우(판독)의 기간(T1) 내지 (T5)에서의 동작은 제 1 실시형태에서의 n행의 화소를 선택된 경우의 도 2에 나타낸 기간(T1) 내지 (T5)에서의 동작과 아주 동일하다. 도 7에 나타낸 바와 같이, 수직 주사 회로(75)로부터의 구동 펄스[ФT(n, 1)]가 하이 레벨로 되고, (n, 1)번째행의 전송 트랜지스터(2)가 온되어, 포토다이오드(1)에 축적된 신호 전하가 신호 전하 축적부(8)로 전송한다. 그 후, 신호 전하 증폭부로서의 MOS 트랜지스터(3)로부터의 신호 전하가 증폭되어 수직 신호선(9)에서 판독된다. 1 수평 주사 기간(1H) 후에, (n, 2)번째행의 화소가 마찬가지로 판독된다. 즉, 상기 수직 주사 회로(75)로부터의 구동 펄스[ФT(n, 2)]가 하이 레벨로 되고, (n, 2)번째행의 전송 트랜지스터(2)가 온되어, 포토다이오드(1)에 축적된 신호 전하를 신호 전하 축적부(8)에 전송한다. 그 후, 신호 전하 증폭부로서의 MOS 트랜지스터(3)로부터 신호 전하가 증폭되어 수직 신호선(9)에서 판독된다.
이어서 도 7에 나타낸 바와 같이, 비선택의 n'번째행의 경우는 도 1의 제 1 실시형태의 증폭형 고체 촬상 장치의 예와 아주 동일하다. 즉, 리셋 트랜지스터(5)가 수직 주사 회로(75)로부터의 구동 펄스[ФR(n')]에 의해 온-상태이기 때문에, 비선택(비판독시)의 n'번째행의 증폭용의 MOS 트랜지스터(3)는 소스 폴로어 회로로서 동작하지 않는다.
상술한 바와 같이, 상기 2차원 증폭형 고체 촬상 장치에서는, 비선택행에 대해서 리셋 트랜지스터(5)를 온함으로써 수직 신호선(9)과 신호 전하 축적부(8)가 단락된다. 따라서, 비선택행의 신호 전하 증폭부로서의 MOS 트랜지스터(3)가 동작되지 않을 수 있다. 따라서, 종래에, 1화소에서 필요했던 행 선택용 트랜지스터가 불필요하게 되어, 화소당 트랜지스터수가 삭감될 수 있다.
또한, 제 1 실시형태에서와 같이, 제 3 실시형태의 2차원 증폭형 고체 촬상 장치는 디플리션 모드의 전송 트랜지스터(2) 및 디플리션 모드의 리셋 트랜지스터(5)의 기능에 의해, 고휘도의 피사체의 촬상시에도 블루밍 억압 기능을 갖는다.
게다가, 제 3 실시형태의 2차원 증폭형 고체 촬상 장치는 2화소당 1개의 공통부(11), 즉, 단일 증폭 기구(11)가 2화소에 포함되어 있다. 따라서, 제 1 실시형 태의 증폭형 고체 촬상 장치에서는 3트랜지스터/1화소이었지만, 상기 제 3 실시형태에서는 4트랜지스터/2화소=2트랜지스터/1화소이다. 즉, 제 3 실시형태의 증폭형 고체 촬상 장치에서는, 화소당 트랜지스터의 수가 더욱 삭감될 수 있다.
상기 제 3 실시형태에서는, 2행의 광전 변환 전송부(10 및 10)가 하나의 전하 증폭 기구(11)를 공유하지만, 3행 이상의 광전 변환 전송부(10,10,10,···)가 단일 전하 증폭 기구(11)를 공유할 수 있다. 상기 경우에, 더욱 화소당 트랜지스터의 수가 삭감될 수 있고, 이것은 화소 사이즈의 소형화에 현저하게 공헌할 수 있다.
(제 4 실시형태)
도 8은 본 발명의 제 4 실시형태의 증폭형 고체 촬상 장치의 일예로서의 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
제 3 실시형태에서는 공통의 단일 전하 증폭 기구(11)가 상하의 2행의 광전 변환 전송부(10 및 10)에 제공되었지만, 상기 제 4 실시형태에서는 공통의 단일 전하 증폭 기구(11)가 상하의 2행에 의한 좌우의 2열의 광전 변환 전송부(10, 10,10 및 10)에 제공된다. 따라서, 4개의 광전 변환 전송부(10, 10, 10 및 10)에 단일 신호 전하 축적부(8), 단일 전하 증폭부로서의 단일 MOS 트랜지스터(3) 및 단일 리셋 트랜지스터(5)로 구성되는 단일 전하 증폭 기구(11)가 존재한다. 1화소는 1개의 광전 변환 전송부(10) 및 공통의 단일 전하 증폭 기구(11)로 구성된다.
도 8에 나타낸 바와 같이, 제어부의 일예로서의 수직 주사 회로(125)는 짝수열의 광전 변환 전송부(10 및 10)의 전송 트랜지스터(2 및 2)의 게이트에 구동 펄 스[ФT(n,1E) 및 ФT(n,2E)]를 출력하고, 홀수열의 광전 변환 전송부(10 및 10)의 전송 트랜지스터(2 및 2)의 게이트에 구동 펄스[ФT(n,10) 및 ФT(n,20)]를 출력한다.
상기 구성의 2차원 증폭형 고체 촬상 장치에서는, 상기 수직 주사 회로(125)가 n번째그룹의 1번째행 또는 2번째행간을 및 짝수열 및 홀수열간을 구별하는 구동 펄스[ФT(n,1E), ФT(n,2E), ФT(n,10) 및 ФT(n,20)]를 전송 트랜지스터(2, 2, 2, 및 2)의 게이트로 출력하고, 포토다이오드(1, 1, 1 및 1)의 판독 화소에 포함되는 하나로부터의 신호 전하를 전송 트랜지스터(2)을 통해서 신호 전하 축적부(8)로 전송한다.
도 9에 나타낸 바와 같이, 제 4 실시형태의 2차원 증폭형 고체 촬상 장치의 동작에 관해서, 기간(T1) 내지 (T5)의 선택 화소(판독 화소)의 동작은 제 3 실시형태의 도 7에 나타낸 기간(T1) 내지 (T5)의 선택 화소의 동작과 아주 동일하고, 비선택 화소(비판독 화소)의 동작은 도 7에 나타낸 제 3 실시형태의 비선택 화소의 동작과 아주 동일하다. 즉, 비선택 화소에서, 상기 수직 주사 회로(125)로부터의 구동 펄스[ФR(n)]에 의해 리셋 트랜지스터(5)를 온하여, 수직 신호선(9)과 신호 전하 축적부(8)를 단락시키고, 전하 증폭부로서의 MOS 트랜지스터(3)를 동작하지 않도록 함으로써, 종래에, 1화소에서 필요했던 행선택용 트랜지스터를 불필요하게 하여, 화소당 트랜지스터수를 삭감하는 것은 제 3 실시형태의 것과 동일하다.
또한, 제 4 실시형태의 2차원 증폭형 고체 촬상 장치는 제 1 및 제 3 실시형태에서와 같이, 디플리션 모드의 전송 트랜지스터(2) 및 디플리션 모드의 리셋 트 랜지스터(5)의 기능에 의해, 고휘도의 피사체의 촬상시에도 블루밍 억압 기능을 가진다.
게다가, 제 4 실시형태의 2차원 증폭형 고체 촬상 장치는, 4화소당 1개의 공통부(11), 즉, 단일 증폭 기구(11)가 4화소에 포함된다. 따라서, 제 3 실시형태의 증폭형 고체 촬상 장치에서는 2트랜지스터/1화소이었지만, 상기 제 4 실시형태에서는 6트랜지스터/4화소=1.5트랜지스터/1화소가 된다. 즉, 제 4 실시형태의 증폭형 고체 촬상 장치에서는 화소당 트랜지스터의 수가 보다 더 삭감될 수 있다.
본 제 4 실시형태에서는, 2열에 의한 2행의 광전 변환 전송부(10, 10, 10 및 10)가 1개의 전하 증폭 기구(11)를 공유하지만, 3열 이상에 의한 3행 이상의 광전 변환 전송부(10, 10, 10 및 10)가 1개의 전하 증폭 기구(11)를 공유할 수 있다. 상기 경우에, 화소당 트랜지스터의 수가 더욱 삭감될 수 있고, 이것은 화소 사이즈에서의 소형화에 현저히 공헌할 수 있다.
(제 5 실시형태)
도 10은 본 발명의 제 5 실시형태의 증폭형 고체 촬상 장치의 일예로서의 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
모든 화소의 각각에 존재하는 광전 변환 전송부(10), 화소에 포함되는 전하 증폭 기구(311), 제 i 열에 존재하는 모든 전하 증폭 기구(311)에 대하여 공통인 정전류 부하 트랜지스터(4)로 구성되는 정전류 부하 회로(12) 및 상기 정전류 부하 트랜지스터(4)로 구성되는 정전류 부하 회로(12), 일정 전위[도 10에서는 전력 공급 전위(VDD)] 및 플로팅 상태 사이에 스위치오버를 실행하는 스위치 회로(213)가 도시되어 있다. 첨부 번호 225는 제어부의 일예로서의 수직 주사 회로(225)를 나타낸다. 상기 광전 변환 전송부(10)와 전하 증폭 기구(311)는 단위 화소를 구성한다.
도 10은 복수행 및 복수열의 행렬상으로 배열된 화소 중, 제 n번째행 및 제 i 번째열만을 나타낸다. n 및 i는 자연수를 나타낸다.
상기 광전 변환 전송부(10)는 광전 변환 소자의 일예로서의 포토다이오드(1) 및 디플리션 모드의 전송 트랜지스터(2)로 구성된다.
상기 전하 증폭 기구(311)는 상기 광전 변환 전송부(10)의 전송 트랜지스터(2)의 출력측이 접속된 신호 전하 축적부(8), 상기 신호 전하 축적부(8)에 입력 단자가 접속되고, 전원측 단자가 수직 전력선(7)에 접속되고, 출력 단자가 신호선으로서의 수직 신호선(9)에 접속된 전하 증폭부의 일예로서의 MOS 트랜지스터(3) 및 상기 MOS 트랜지스터(3)의 입력 단자로서의 게이트와 출력 단자로서의 소스 사이에 접속된 리셋 트랜지스터(55)로 구성된다. 상기 MOS 트랜지스터(3)는 정전류 부하 트랜지스터(4)과 함께 드레인 접지형의 소스 폴로어 회로를 구성한다.
또한, 상기 수직 신호선(9)을 정전류 부하 회로(12)와 리셋 전위인 일정 전위[이 경우 전력 공급 전위(VDD)] 사이에서 스위치오버하고, 상기 MOS 트랜지스터(3)의 전력선으로서의 수직 전력선(7)을 일정 전위[이 경우 전력 공급 전위(VDD)]와 플로팅 상태 사이에서 스위치오버하는 스위치 회로(213)가 제공된다. 상기 스위치 회로(213)는 수직 주사 회로(225)로부터의 구동 펄스(ФS2)에 의해 제어되는 서로 역상의 스위칭 트랜지스터(131 및 132) 및 구동 펄스(ФS1)에 의해 제어되는 스위칭 트랜지스터(133)로 구성된다.
상기 리셋 트랜지스터(55), 수직 주사 회로(225) 및 스위치 회로(213)는 신호 전하의 비판독 기간에 상기 MOS 트랜지스터(3)의 게이트와 소스를 단락시킴으로써 수직 신호선(9)측으로부터 상기 신호 전하 축적부(8)로 일정 전위(리셋 전위)를 인가하는 전위 입력 기구의 일예를 구성한다.
도 10에 나타낸 바와 같이, 상기 수직 주사 회로(225)로부터의 전송 트랜지스터 구동 신호선(21)은 행방향으로 배열된 복수의 광전 변환 전송부(10)(도 10에서는 하나만이 나타남)의 전송 트랜지스터(2)의 게이트로 접속된다. 또한, 상기 수직 주사 회로(225)로부터의 리셋 트랜지스터 구동 신호선(22)은 전하 증폭 기구(311)의 리셋 트랜지스터(55)의 게이트로 접속된다. 또한, 구동 펄스[ФT(n)]가 수직 주사 회로(225)로부터 n번째행의 광전 변환 전송부(10)의 전송 트랜지스터(2)의 게이트로 전송 트랜지스터 구동 신호선(21)을 통하여 인가되고, 구동 펄스[ФR(n)]가 수직 주사 회로(225)로부터 n번째행의 전하 증폭 기구(311)의 리셋 트랜지스터(55)의 게이트로 리셋 트랜지스터 구동 신호선(22)을 통하여 인가된다. 또한, 상기 수직 신호선(9)을 정전류 부하 회로(12)와 일정 전위[전력 공급 전위(VDD)] 사이에서 스위치오버를 실행하기 위해서, 구동 펄스(ФS2)가 수직 주사 회로(225)로부터 스위치 회로(213)의 서로 역상의 트랜지스터(131 및 132)의 게이트로 스위치 회로 구동 신호선(23)을 통하여 인가된다. 또한, 상기 수직 전력선(7)을 일정 전위[전력 공급 전위(VDD)]와 플로팅 상태 사이에서 스위치오버를 실행하기 위해서, 구동 펄스(ФS1)가 수직 주사 회로(225)로부터 스위치 회로 구동 신호선(24)을 통하여 스위치 회로(213)의 트랜지스터(133)의 게이트로 인가된다. 상기 트랜지스 터(133)는 전력 공급 제어 기구의 일예를 구성한다.
도 10에 나타낸 2차원 증폭형 고체 촬상 장치의 동작을 도 11을 참조하여 기술한다. 우선, n행이 선택행, 즉, 판독행인 경우가 언급된다.
도 11에 나타낸 바와 같이, 기간(T1)시에는, 스위치 회로(213)로 입력되는 구동 펄스(ФS1)가 하이 레벨을 갖고, 구동 펄스(ФS2)가 로우 레벨을 갖는다. 따라서, 수직 전력선(7)은 플로팅 상태에 있고, 수직 신호선(9)은 전력 공급 전위(VDD)에 접속된다. n번째행의 전하 증폭 기구(311)의 리셋 트랜지스터(55)의 게이트로 인가되는 구동 펄스[ФR(n)]가 하이 레벨을 갖기 때문에, 신호 전하 축적부(8)의 전위는 VDD-Vth이 되고, 수직 전력선(7)의 전위는 VDD-Vth-Vth가 된다. 상기 경우에, Vth는 MOS 트랜지스터(3) 및 리셋 트랜지스터(55)의 임계 전압이다.
이어서, 기간(T2)에는, 구동 펄스(ФS1)가 로우 레벨로 되어 트랜지스터(133)가 온되고, 수직 전력선(7)은 전력 공급 전위(VDD)를 갖게 된다. 신호 전하 축적부(8)의 전위는 수직 전력선(7)과의 커플링 용량에 의한 부트스트랩(bootstrap)에 의해 ΔVbst만큼 상승되고, VDD-Vth+ΔVbst이 된다. 상기 경우에,
ΔVbst=2*Vth*Cbst/(Cbst+Cfd) ...식(1)
이며 Cbst는 신호 전하 축적부(8)와 수직 전력선(7) 사이의 커플링 용량을 나타내고, Cfd는 신호 전하 축적부(8)의 기생 용량을 나타낸다. 예컨대, Cbst=1fF, Cfd=2fF 및 Vth=O.6V일 때, ΔVbst=0.4V이다.
상기 커플링 용량(Cbst)은 신호 전하 축적부(8)과 수직 전력선(7)을 서로 근접하게 위치시키고, 오버랩하는 부분이 증가하도록 배치함으로써, 충분히 큰 값을 가지게 하여, 부트스트랩 효과가 얻어지도록 한다.
이어서, 기간(T3)에는, 구동 펄스[ФR(n)]가 로우 레벨로 되고, 리셋 트랜지스터(55)가 오프된다.
이어서, 기간(T4)에는, 구동 펄스(ФS2)가 하이 레벨로 되고, 수직 신호선(9)이 정전류 부하 트랜지스터(4)에 접속된다. 그 결과, 부트스트랩 효과에 의해, VDD-Vth+ΔVbst의 전위를 갖게 하는 신호 전하 축적부(8)를 입력으로서 이용하여, 전하 증폭부로서의 MOS 트랜지스터(3)와 정전류 부하 트랜지스터(4)로 구성된 소스 폴로어 회로의 출력이 수직 신호선(9)에 출력된다. 이 때에 얻어지는 수직 신호선(9)의 전위가 화소의 기준 전위이다.
다음의 기간(T5)은 화소의 포토다이오드(1)에 의해 광전 변환된 신호 전하가 신호 전하 축적부(8)에 판독되는 기간이다. 구동 펄스[ФT(n)]가 하이 레벨로 되어, n번째행의 전송 트랜지스터(2)를 온하고, n번째행의 포토다이오드(1)에 축적된 신호 전하가 상기 전송 트랜지스터(2)을 통해서 신호 전하 축적부(8)에 판독된다.
상기 포토다이오드(1)에 축적된 신호 전하가 신호 전하 축적부(8)에 완전히 판독된 후, 다음 기간(T6)에는 구동 펄스[ФT(n)]가 로우 레벨로 되고, 전송 트랜지스터(2)가 오프된다. 따라서, 기간(T4)에 전위로부터 신호 전하의 전송에 의한 변화에 의해 시프트된 전위가 상기 신호 전하 축적부(8)에서 유지되고, 상기 유지된 신호 레벨(전위)이 상기 소스 폴로어 회로에 의해 증폭되고, 수직 신호선(9)으로 출력된다. 이 때에 얻어지는 수직 신호선(9)의 전위가 상기 화소의 신호로 된다.
다음 기간에 상기 기간(T1)에서와 같이, 신호 전하 축적부(8)의 전위는 VDD-Vth가 되고, 수직 전력선(7)의 전위는 VDD-Vth-Vth가 된다.
수직 신호선(9)에서 기간(T4)의 전위와 기간(T6)의 전위간의 차이 신호가 CDS(Correlated Double Sampling) 회로, 차동 앰프 회로 또는 클램프 회로(이들 회로는 당업자에게 널리 공지되어 있으므로, 회로는 설명되지 않음)에 의해 이후 단계에서 주어지면, 그 후 n번째행의 화소에 입사된 광에 의해 생성되는 전하에 의한 실효적 신호가 판독된다.
비선택 n'번째행의 경우가 이어서 언급된다. 상기 경우에, n'은 자연수를 나타낸다. n'번째행이 비선택될 때, 즉, 신호 전하가 판독되지 않을 때, 수직 주사 회로(225)로부터의 구동 펄스[ФR(n')]는 항상 하이 레벨을 갖고, 구동 펄스[ФT(n')]는 항상 로우 레벨을 갖는다.
기간(T1) 내지 (T2)에, 판독되는 행과 동일한 동작은 전하 축적부(8)에서 동일한 전위 변화를 수행한다.
기간(T3)에는, 구동 펄스[ФR(n')]가 여전히 하이 레벨을 갖고, 전하 축적부(8)는 같은 전위를 갖는다.
기간(T4)에는, 선택 n번째행의 소스 폴로어 출력이 수직 신호선(9)에 낮은 전위로서 출력된다. 반면에, 비선택 n'번째행의 구동 펄스[ФR(n')]가 여전히 하이 레벨을 갖기 때문에, 전하 축적부(8) 및 수직 신호선(9)의 전위는 리셋 트랜지스터(55)을 통하여 같게 된다. 이것은, 증폭부로서의 MOS 트랜지스터(3)의 게이트 소스간 전압이 0V인 것을 의미하고, 비선택 n'번째행의 증폭부로서의 MOS 트랜지스 터(3)가 드레인 소스간 전류가 흐르지 않는 오프-상태가 되고, 소스 폴로어 회로로서 동작하지 않는다.
기간(T5)에는, 전송 트랜지스터(2)의 게이트로 인가되는 구동 펄스[ФT(n')]가 로우 레벨을 계속하기 때문에, 전송 트랜지스터(2)는 오프-상태를 계속하고, 신호 전하가 포토다이오드(1)로부터 전하 축적부(8)에서 판독되지 않는다. 또한, MOS 트랜지스터(3)는 기간(T4)에서와 같이 드레인 소스간 전류가 흐르지 않는 오프-상태가 되고, 소스 폴로어 회로로서 동작하지 않는다. 기간(T6)은 기간(T5)와 같다.
또한, 기간의 대부분은 각 화소에서 상기 기간(T1)(비판독 기간)이고, 상기 비판독 기간에 리셋 트랜지스터(55)을 통하여 신호 전하 축적부(8)로부터 수직 신호선(9)으로의 전하 배출 경로가 있다. 따라서, 고휘도의 피사체의 촬상시에 포토다이오드(1)에서 과잉 신호 전하가 생성되지만, 상기 과잉 신호 전하에 의해 소스 전위가 저하되고, 그 결과 게이트와 소스간의 전위차의 상승이 야기되고, 전위차가 0에 근접하게 되는 결과로 온되는 디플리션 모드의 전송 트랜지스터(2)을 통해서, 그리고 또한 신호 전하 축적부(8) 및 리셋 트랜지스터(55)를 통해서, 상기 과잉 신호 전하가 수직 신호선(9)으로 배출된다. 이렇게, 고휘도의 피사체의 촬상시에 포토다이오드(1)에서 생성되는 과잉 신호 전하가 디플리션 모드의 전송 트랜지스터(2), 신호 전하 축적부(8) 및 리셋 트랜지스터(55)로 구성되는 드레인 경로를 통해서 수직 신호선(9)으로 배출되기 때문이다. 따라서, 상기 2차원 증폭형 고체 촬상 장치는 고휘도의 피사체를 촬상시에 블루밍을 억압하는 기능을 갖는다.
상기 구성의 2차원 증폭형 고체 촬상 장치에 의하면, 비선택 n'번째행(비판 독행)에 관해서 수직 주사 회로(225)로부터의 구동 펄스[ФR(n')]에 의해 리셋 트랜지스터(55)를 온함으로써, 신호 출력시에 수직 신호선(9) 및 신호 전하 축적부(8)가 단락된다. 따라서, 행 선택용 트랜지스터의 이용없이 비선택 n'번째행의 전하 증폭부인 MOS 트랜지스터(3)가 동작되지 않을 수 있다. 상술한 바와 같이, 종래에 1화소에서 필요했던 행 선택용 트랜지스터가 불필요하게 된다. 따라서, 화소당 트랜지스터수가 삭감될 수 있고, 화소가 작은 사이즈로 형성될 수 있다. 상기 트랜지스터를 위한 면적의 삭감과 동등한 면적을 포토다이오드에 할당함으로써, 화소 사이즈가 작아도 고감도의 증폭형 고체 촬상 장치가 제공될 수 있다.
또한, 상기 구성의 2차원 증폭형 고체 촬상 장치에 의하면, 전하 축적부(8)의 전위가 부트스트랩 효과에 의해 고전위로 설정될 수 있고, 소스 폴로어 회로의 동작 전압의 범위가 넓어질 수 있고, 회로 동작은 고다이내믹 레인지를 갖는다. 화소 레이아웃(layout)을 연구함으로써, 용량(Cbst)의 증가가 가능할 경우, 고다이내믹 레인지 동작이 달성될 수 있다. 예컨대, Cbst=2fF인 경우(Cfd 및 Vth는 같은값임), ΔVbst는 O.6V로 상승한다.
또한, 상기 화소의 광전 변환 소자로서 매립형 포토다이오드(1)을 이용하기 때문에, 포토다이오드(1)로부터의 신호 전하의 전송이 완료될 수 있고, 저잡음화 고화질의 화상이 얻어질 수 있다. 고휘도의 피사체의 촬상할시에도 블루밍의 억압 기능이 추가로 제공된다.
(제 6 실시형태)
도 12는 본 발명의 제 6 실시형태의 증폭형 고체 촬상 장치의 일예로서의 2 차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다. 도 12에서, 도 10에 나타낸 제 5 실시형태의 구성 요소와 동일한 구성 요소는 동일 첨부 번호로 지시되고, 그 설명은 제공되지 않는다. 도 10과의 차이는 수직 전력선(7)이 소정 전위(VRD1)로 접속되고, 수직 신호선(9)에 인가되는 전위가 소정 전위(VRD2)인 것에 있다. 상기 소정 전위(VRD1 및 VRD2)는 도 13에 나타낸 바와 같이 변화한다. 상기 소정 전위(VRD1)는 전력 공급 제어 기구의 일예로서의 전력 공급 제어부(500)로부터 출력되고, 기간(T3) 내지 (T7)에는 하이 레벨(VDD) 및 기간(T1 및 T2)에는 로우 레벨(VL)을 가진다. 상기 전력 공급 제어부(500)는 수직 주사 회로(275)로부터의 구동 펄스(ФVRD1)에 의해 제어된다. 또한, 상기 소정 전위(VRD2)는 전력 공급 제어부(미도시)로부터 출력되어, 기간(T2) 내지 (T7)에는 하이 레벨(VDD), 기간(T1)에는 로우 레벨(VL)을 가진다.
도 12에 나타낸 2차원 증폭형 고체 촬상 장치의 동작을 도 13을 참조하여 기술한다. 우선, n번째행이 선택행, 즉, 판독행일 경우를 언급한다.
도 13에 나타낸 바와 같이, 기간(T1)에는 스위치 회로(13)로 입력되는 구동 펄스(ФS)가 로우 레벨을 갖기 때문에, 수직 신호선(9)은 소정 전위(VRD2)로 접속된다. 또한, n번째행의 전하 증폭 기구(311)의 리셋 트랜지스터(55)의 게이트로 인가되는 구동 펄스[ФR(n)]가 하이 레벨을 갖기 때문에, 수직 전력선(7)의 전위, 신호 전하 축적부(8)의 전위 및 수직 신호선(9)의 전위 모두는 결국 로우 레벨(VL)을 갖는다. 상기 경우에, 전위(VL)는 디플리션 모드의 전송 트랜지스터(2)가 온되지 않는 약 1V의 전위이다. 이것은 상기 전위보다 낮은 전위에 의해 디플리션 모드의 전송 트랜지스터(2)을 통하여 포토다이오드(1)로의 전하 주입이 불리하게 발생하기 때문이다.
이어서, 기간(T2)에는 소정 전위(VRD2)가 전력 공급 전위(VDD)로 되므로, 신호 전하 축적부(8)의 전위는 VDD-Vth가 된다. 상기 경우에, Vth는 MOS 트랜지스터(3) 및 리셋 트랜지스터(55)의 임계 전압이다.
이어서, 기간(T3)에는 소정 전위(VRD1)가 전력 공급 전위(VDD)로 되므로, 신호 전하 축적부(8)의 전위는 같은 부트스트랩 효과에 의해 전위가 ΔVbst만큼 상승하고, VDD-Vth+ΔVbst가 된다. 상기 경우에,
ΔVbst=(VDD-VL)*Cbst/(Cbst+Cfd) ...식 (2)
이며, Cbst는 신호 전하 축적부(8)와 수직 전력선(7) 사이의 커플링 용량을 마찬가지로 나타내고, Cfd는 신호 전하 축적부(8)의 기생 용량을 나타낸다. 예컨대, Cbst=1fF, Cfd=2fF, VL=1V 및 VDD=2.8V일 때, ΔVbst=0.6V이다.
상기 커플링 용량(Cbst)은 신호 전하 축적부(8)와 수직 전력선(7)을 서로 근접하게 위치시키고, 오버랩되는 부분이 증가하도록 그들을 배치함으로써, 충분히 큰 값을 가져서, 부트스트랩 효과가 얻어진다.
이어서, 기간(T4)에는 구동 펄스[ФR(n)]가 로우 레벨로 되고, 리셋 트랜지스터(55)가 오프된다.
이어서, 기간(T5)에는 구동 펄스(ФS)가 하이 레벨로 되고, 수직 신호선(9)이 정전류 부하 트랜지스터(4)에 접속된다. 그 결과, 부트스트랩 효과에 의해 VDD-Vth+ΔVbst의 전위를 갖게 되는 신호 전하 축적부(8)을 입력으로서 이용하여, 전하 증폭부로서의 MOS 트랜지스터(3)와 정전류 부하 트랜지스터(4)로 구성된 소스 폴로어 회로의 출력이 수직 신호선(9)으로 출력된다. 이 때에 얻어지는 수직 신호선(9)의 전위가 상기 화소의 기준 전위이다.
그 다음 기간(T6)은 화소의 포토다이오드(1)에 의해 광전 변환된 신호 전하가 신호 전하 축적부(8)에 판독되는 기간이다. 구동 펄스[ΦT(n)]가 하이 레벨로 되어, n번째행의 전송 트랜지스터(2)를 온하고, n번째행의 포토다이오드(1)에 축적된 신호 전하가 상기 전송 트랜지스터(2)을 통해서 신호 전하 축적부(8)에 판독된다.
상기 포토다이오드(1)에 축적된 신호 전하가 신호 전하 축적부(8)에 완전히 판독된 후, 그 다음 기간(T7)에는 구동 펄스[ФT(n)]가 로우 레벨로 되고, 전송 트랜지스터(2)가 오프된다. 따라서, 기간(T5)에 전위로부터 신호 전하의 전송에 의한 변화에 의해 시프트되는 전위가 상기 신호 전하 축적부(8)에서 유지되고, 그 유지된 신호 레벨(전위)이 상기 소스 폴로어 회로에서 증폭되고, 수직 신호선(9)으로 출력된다. 이 때에 얻어지는 수직 신호선(9)의 전위가 상기 화소의 신호가 된다.
그 다음의 기간에는 상기 기간(T1)에서와 같이, 신호 전하 축적부(8)의 전위 및 수직 전력선(7)의 전위가 VL이 된다.
수직 신호선(9)에서, 기간(T5)의 전위와 기간(T7)의 전위의 차이 신호가 이후 단계의 CDS(Correlated Double Sampling) 회로, 차동 앰프 회로 또는 클램프 회로(이들 회로는 당업자에게 널리 공지되어 있으므로, 회로는 설명되지 않음)에 의해 주어지면, 그 후 n번째행의 화소에 입사된 광에 의해 생성되는 전하에 의한 실 효적 신호가 판독된다.
비선택 n'번째행의 경우는 제 5 실시형태의 것과 같다.
또한, 기간의 대부분은 각 화소에서 상기 기간(T1)(비판독 기간)이고, 상기 비판독 기간에 신호 전하 축적부(8)로부터 수직 신호선(9)으로 리셋 트랜지스터(55)을 통하여 전하 배출 경로가 있다. 따라서, 고휘도의 피사체의 촬상할시에 블루밍을 억압하는 기능을 한다.
또한, 제 5 실시형태에서와 같이, 상기 구성의 2차원 증폭형 고체 촬상 장치에 의하면, 비선택 n'번째행(비판독행)에 관해서 수직 주사 회로(25)로부터의 구동 펄스[ФR(n')]에 의해 리셋 트랜지스터(55)가 온됨으로써, 신호 출력시에 수직 신호선(9) 및 신호 전하 축적부(8)가 단락된다. 따라서, 행 선택용 트랜지스터를 이용하는 것없이, 비선택 n'번째행의 전하 증폭부인 MOS 트랜지스터(3)가 동작되지 않을 수 있다. 상술한 바와 같이, 종래에 1화소에서 필요했던 행 선택용 트랜지스터가 불필요하게 된다. 따라서, 화소당 트랜지스터수가 삭감될 수 있고, 화소가 작은 사이즈로 형성될 수 있다. 상기 트랜지스터를 위한 면적의 삭감과 동등한 면적에 의해, 화소 사이즈가 작아도 고감도의 증폭형 고체 촬상 장치가 제공될 수 있다.
또한, 상기 구성의 2차원 증폭형 고체 촬상 장치에 의하면, 전하 축적부(8)의 전위가 부트스트랩 효과에 의해 제 5 실시형태의 것에 대조적으로, 보다 고전위로 설정될 수 있고, 소스 폴로어 회로의 동작 전압의 범위가 넓어질 수 있어, 회로 동작은 고다이내믹 레인지를 가지게 한다. 화소의 레이아웃을 연구함으로써 용 량(Cbst)의 증가가 가능할 경우, 보다 고다이내믹 레인지 동작이 달성될 수 있다. 예컨대, Cbst=2fF인 경우(Cfd, Vth 및 VL은 같음값을 가짐), ΔAVbst는 O.9V 로 상승된다.
또한, 매립형 포토다이오드(1)가 상기 화소의 광전 변환 소자로서 마찬가지로 이용되기 때문에, 포토다이오드(1)로부터의 신호 전하의 전송이 완료될 수 있고, 저잡음화 고화질의 화상이 얻어질 수 있다. 고휘도의 피사체의 촬상시에도 블루밍 억압 기능도 추가로 제공된다.
(제 7 실시형태)
도 14는 본 발명의 제 7 실시형태의 증폭형 고체 촬상 장치의 일예로서의 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
도 14에서는, 도 12에 나타낸 제 6 실시형태의 구성 요소와 동일한 구성 요소는 동일 첨부 번호로 지시되고, 그 설명은 제공되지 않는다. 도 12와의 차이는 수직 전력선(7) 및 수직 신호선(9)이 제어 펄스(ФS1 및 ФS2)에 의해 제어되는 스위치 회로(313)을 통하여 소정 전위(VRD) 및 정전류 부하 회로(12)에 접속된다는 점에 있다. 상기 스위치 회로(313)는 전력 공급 제어 기구의 일예를 구성한다.
도 14에 나타낸 2차원 증폭형 고체 촬상 장치의 동작을 도 6을 참조하여 설명한다. 우선 n번째행이 선택행, 즉, 판독행인 경우를 언급한다.
도 15에 나타낸 바와 같이, 기간(T1)에는 스위치 회로(313)에 입력되는 구동 펄스(ФS1 및 ФS2)는 로우 레벨을 갖고, 따라서, 수직 신호선(9)은 전위(VRD)에 접속된다. 또한, n번째행의 전하 증폭 기구(311)의 리셋 트랜지스터(55)의 게이트 로 인가되는 구동 펄스[ФR(n)]가 하이 레벨을 갖고, 따라서, 수직 전력선(7)의 전위, 신호 전하 축적부(8)의 전위 및 수직 신호선(9)에 전위 모두는 결국 전위(VRD), 즉, 상기 경우에 VL을 갖는다. 상기 경우에, 전위(VL)는 제 6 실시형태와 같이, 디플리션 모드의 전송 트랜지스터(2)가 온되지 않는 약 1V의 전위이다.
이어서, 기간(T2)에는 소정 전위(VRD)가 전력 공급 전위(VDD)가 되므로, 신호 전하 축적부(8)의 전위는 VDD-Vth가 된다. 반면에, 구동 펄스(ФS1)가 하이 레벨로 되므로, 수직 전력선(7)은 정전류 부하(12)에 접속되고, 전위(VDD-Vth-Vth)를 갖는다.
상기 경우에, Vth는 상술한 바와 같이 MOS 트랜지스터(3) 및 리셋 트랜지스터(55)의 임계 전압이다.
이어서, 기간(T3)에는 구동 펄스(ФS1)가 로우 레벨로 되므로, 수직 전력선(7)은 소정의 VRD, 즉, 상기 경우에, 전위(VDD)를 갖는다. 따라서, 신호 전하 축적부(8)의 전위는 부트스트랩 효과에 의해 전위가 ΔVbst만큼 상승되고, VDD-Vth+ΔVbst가 된다. 상기 경우에,
ΔVbst=2*Vth*Cbst/(Cbst+Cfd) ...식(3)
이며, 제 5 실시형태의 것과 같은 부트스트랩 효과(ΔVbst)가 얻어진다.
기간(T5) 및 이후의 기간은 제 6 실시형태의 것과 같다.
기간(T5)시에의 전위와 기간(T7)시에의 전위간의 차이 신호가 이후 단계의 CDS(Correlated Double Sampling)회로, 차동 앰프 회로 또는 클램프 회로(이들 회로는 당업자에게 널리 공지되어 있으므로, 회로는 설명되지 않음)에 의해 수직 신 호선(9)에서 주어지면, 그 후 n번째행의 화소에 입사된 광에 의해 생성되는 전하에 의한 실효적 신호가 판독된다.
비선택 n'번째행의 경우는 제 5 실시형태의 것과 같다.
또한, 기간의 대부분은 각 화소에서 상기 기간(T1)(비판독 기간)이고, 상기 비판독 기간에 신호 전하 축적부(8)로부터 수직 신호선(9)으로 리셋 트랜지스터(55)을 통하여 전하 배출 경로가 있다. 따라서, 고휘도의 피사체의 촬상할시에의 블루밍을 억압하는 기능이 제공된다.
또한, 제 5 실시형태에서와 같이, 상기 구성의 2차원 증폭형 고체 촬상 장치에 의하면, 비선택 n'번째행(비판독행)에 관해서 수직 주사 회로(325)로부터의 구동 펄스[ФR(n')]에 의해 리셋 트랜지스터(55)을 온함으로써, 신호 출력시에 수직 신호선(9) 및 신호 전하 축적부(8)가 단락된다. 따라서, 비선택 n'번째행의 전하 증폭부인 MOS 트랜지스터(3)가 행 선택용 트랜지스터를 채용하는 것 없이 동작하지 않게 될 수 있다. 상술한 바와 같이, 종래에 1화소에서 필요했던 행 선택용 트랜지스터가 불필요하게 된다. 따라서, 화소당 트랜지스터수가 삭감될 수 있고, 화소가 작은 사이즈로 형성될 수 있다. 상기 트랜지스터를 위한 면적의 삭감과 동등한 면적을 포토다이오드에 할당함으로써, 화소 사이즈가 작아도 고감도의 증폭형 고체 촬상 장치가 제공될 수 있다.
또한, 상기 구성의 2차원 증폭형 고체 촬상 장치에 의하면, 전하 축적부(8)의 전위가 부트스트랩 효과에 의해 고전위로 설정될 수 있고, 소스 폴로어 회로의 동작 전압의 범위가 넓어질 수 있어, 회로 동작은 고다이내믹 레인지를 갖는다. 화 소의 레이아웃을 연구함으로써 용량(Cbst)을 증가시키는 것이 가능할 경우, 보다 고다이내믹 레인지 동작이 마찬가지로 달성될 수 있다.
또한, 매립형 포토다이오드(1)가 상기 화소의 광전 변환 소자로서 마찬가지로 이용되기 때문에, 포토다이오드(1)로부터의 신호 전하의 전송이 완료될 수 있고, 저잡음화 고화질의 화상이 얻어질 수 있다. 고휘도의 피사체의 촬상할시에 블루밍의 억압 기능이 추가로 제공된다.
(제 8 실시형태)
도 16은 본 발명의 제 8 실시형태의 증폭형 고체 촬상 장치의 일예로서의 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다.
도 16에서, 도 14에 나타낸 제 7 실시형태의 구성 요소와 동일구성 요소가 동일 첨부 번호로 지시되고, 그 설명은 제공되지 않는다. 도 14와의 차이는 수직 전력선(7)을 정전류 부하(12)에 접속하기 위한 스위치 회로(413)에서 트랜지스터(134) 대신에 고저항(135)이 트랜지스터(133)와 병렬로 삽입된다는 점에 있다. 온-상태에서의 트랜지스터(133)는 저저항의 일예이다.
도 16에 나타낸 2차원 증폭형 고체 촬상 장치의 동작을 도 17을 참조하여 설명한다. 우선, n번째행이 선택행, 즉, 판독행일 경우를 언급한다.
도 17에 나타낸 바와 같이, 기간(T1)에는 전력 공급 제어 기구의 일예로서의 스위치 회로(413)에 입력되는 구동 펄스(ФS1 및 ФS2)가 로우 레벨을 가지므로, 수직 신호선(9)은 소정 전위(VRD)로 접속된다. 또한, n번째행의 전하 증폭 기구(311)의 리셋 트랜지스터(55)의 게이트로 인가되는 구동 펄스[ФR(n)]가 하이 레 벨을 가지므로, 수직 전력선(7)의 전위, 신호 전하 축적부(8)의 전위 및 수직 신호선(9)의 전위 모두는 결국 소정 전위(VRD), 즉, 상기 경우에 VL을 갖는다. 상기 경우에, 전위(VL)는 제 6 실시형태와 같이 디플리션 모드의 전송 트랜지스터(2)이 온되지 않는 약 1V의 전위이다.
이어서, 기간(T2)에는 소정 전압(VRD)가 전력 공급 전위(VDD)가 되므로, 신호 전하 축적부(8)의 전위가 VDD-Vth가 된다. 반면에, 제어 펄스(ФS1)가 하이 레벨로 되므로, 고저항 접속된 수직 전력선(7)은 VL부터 VDD로 천천히 상승한다. 상기 시정수(時定數)는 신호 전하 축적부(8)의 전위가 VDD-Vth가 되는 시정수보다 충분히 크므로, 신호 전하 축적부(8)의 전위가 VDD-Vth가 되므로, VDD-Vth에 도달한 후, 또한 부트스트랩 효과에 의해 점차 ΔVbst만큼 상승하고, VDD-Vth+ΔVbst가 된다. 상기 경우에,
ΔVbst=(VDD-VL)*Cbst/(Cbst+Cfd) ...식 (4)
이고, 제 5 실시형태의 것과 같은 부트스트랩 효과(ΔVbst)가 얻어질 수 있다.
이어서, 기간(T3)에는 제어 펄스(ФS1)가 로우 레벨로 되므로, 수직 전력선(7)은 소정 전위(VRD), 또는 상기 경우에, 전위(VDD)에 저저항으로 접속되어, 이후에 저저항 접속이 계속된다..
기간(T4) 및 이후의 기간은 제 6 실시형태의 것과 같다.
기간(T5)의 전위와 기간(T7)의 전위간의 차이 신호가 수직 신호선(9)에서 이후 단계의 CDS(Correlated Double Sampling) 회로, 차동 앰프 회로, 또는 클램프 회로(이의 회로는 당업자에게 널리 공지되어 있으므로, 회로는 설명되지 않음)에 의해 마찬가지로 주어지면, 그 후, n번째행의 화소에 입사된 광에 의해 생성되는 전하에 의한 실효적 신호가 판독된다.
비선택 n'번째행의 경우는 제 5 실시형태의 것과 같다.
또한, 기간의 대부분은 각 화소에서 상기 기간(T1)(비판독 기간)이고, 상기 비판독 기간에 신호 전하 축적부(8)로부터 수직 신호선(9)으로 리셋 트랜지스터(55)을 통하여 전하 배출 경로가 있다. 따라서, 고휘도의 피사체의 촬상시에의 블루밍을 억압하는 기능이 마찬가지로 제공된다.
제 5 실시형태에서와 같이, 상기 구성의 2차원 증폭형 고체 촬상 장치에 의하면, 비선택 n'번째행(비판독행)에 관해서 수직 주사 회로(25)로부터의 구동 펄스[ФR(n')]에 의해 리셋 트랜지스터(55)을 온함으로써, 수직 신호선(9) 및 신호 전하 축적부(8)가 단락된다. 따라서, 행 선택용 트랜지스터를 이용하는 것없이 비선택 n'번째행의 전하 증폭부인 MOS 트랜지스터(3)가 동작되지 않을 수 있다. 상술한 바와 같이, 종래에 1화소에서 필요했던 행 선택용 트랜지스터가 불필요하게 된다. 따라서, 화소당 트랜지스터수가 삭감될 수 있고, 화소가 작은 사이즈로 형성될 수 있다. 상기 트랜지스터를 위한 면적의 삭감과 동등한 면적을 광전 변환 소자에 할당함으로써, 화소 사이즈가 작아도 고감도의 증폭형 고체 촬상 장치가 마찬가지로 제공될 수 있다.
또한, 상기 구성의 2차원 증폭형 고체 촬상 장치에 의하면, 전하 축적부(8)의 전위가 부트스트랩 효과에 의해 고전위로 설정될 수 있고, 소스 폴로어 회로의 동작 전압의 범위가 넓혀질 수 있어, 회로 동작은 고다이내믹 레인지를 갖는다. 화소의 레이아웃을 연구함으로써 용량(Cbst)의 증가가 가능할 경우, 고다이내믹 레인지 동작이 마찬가지로 더 달성될 수 있다.
또한, 상기 화소의 광전 변환 소자로서 매립형 포토다이오드(1)가 마찬가지로 이용되기 때문에, 포토다이오드(1)로부터의 신호 전하의 전송이 완료될 수 있고, 저잡음화 고화질의 화상이 얻어질 수 있다. 고휘도의 피사체의 촬상시에도 블루밍의 억압 기능이 마찬가지로 추가로 제공된다.
(제 9 실시형태)
도 18은 본 발명의 제 9 실시형태의 증폭형 고체 촬상 장치의 일예로서의 2차원 증폭형 고체 촬상 장치의 구성을 나타내는 회로도이다. 도 10에 나타낸 제 5 실시형태의 구성 요소와 동일한 구성 요소는 동일 첨부 번호에 의해 나타나고, 그것의 설명이 제공되지 않는다.
제 9 실시형태의 2차원 증폭형 고체 촬상 장치는 2개의 광전 변환 전송부(10 및 10)가 1개의 전하 증폭 기구(311)를 공유하고, 수직 주사 회로(425)가 그것에 따라 제 5 실시형태의 수직 주사 회로(225)와 다른 것 이외는 제 5 실시형태의 것과 동일한 구성을 가진다.
도 18에서는, 복수행 및 복수열의 화소 중, 2행 및 1열만이 나타나고, 다른 행 및 열은 나타나지 않는다. 도 18에서는 2행씩을 1그룹으로 그룹화하여 제 n번째 그룹 및 제 i 번째열의 화소가 나타난다. 본 명세서에서는 n번째 그룹의 행 중 1번째 행이 (n, 1)행으로 나타나고, n번째 그룹의 행 중 2번째 행이 (n, 2)행으로 나 타난다.
상기 각 화소는 광전 변환 전송부(10) 및 전하 증폭 기구(311)로 구성되고, 단일 신호 전하 증폭 기구(311)가 (n, 1)행의 화소 및 (n, 2)행의 화소에 의해 공유된다. 즉, 단일 신호 전하 축적부(8), 단일 전하 증폭부로서의 MOS 트랜지스터(3) 및 단일 리셋 트랜지스터(55)로 구성되는 단일 전하 증폭 기구(311)가 (n, 1)행의 화소와 (n, 2)행의 화소에 의해 공유된다.
도 19를 참조하여, 도 18의 제 9 실시형태의 2차원 증폭형 고체 촬상 장치의 동작이 설명된다.
우선, n번째 그룹의 (n, 1)행 및 (n, 2)행이 순차로 선택되는 경우가 언급된다. 도 18 및 19에 나타낸 바와 같이, (n, 1)행의 화소가 선택된 경우(판독), 기간(T1)부터 (T6)시에의 동작은, 제 5 실시형태의 n번째행의 화소가 선택된 경우, 도 11에 나타낸 기간(T1) 내지 (T6)의 동작과 아주 동일하다. 도 19에 나타낸 바와 같이, 수직 주사 회로(425)로부터의 구동 펄스[ФT(n, 1)]가 하이 레벨로 되어, (n, 1)번째행의 전송 트랜지스터(2)가 온되고, 포토다이오드(1)에 축적된 신호 전하가 신호 전하 축적부(8)로 전송된다. 그 후, 신호 전하 증폭부로서의 MOS 트랜지스터(3)로부터 신호 전하가 증폭되어 수직 신호선(9)에 판독된다. 1수평 주사 기간(1H) 후, (n, 2)행의 화소가 마찬가지로 판독된다. 즉, 상기 수직 주사 회로(425)로부터의 구동 펄스[ФT(n, 2)]가 하이 레벨로 되어, (n, 2)행의 전송 트랜지스터(2)를 온하고, 포토다이오드(1)에 축적된 신호 전하가 신호 전하 축적부(8)로 전송된다. 그 후, 신호 전하 증폭부로서의 M0S 트랜지스터(3)로부터 신호 전하 가 증폭되어 수직 신호선(9)에 판독된다.
이어서, 도 19에 나타낸 바와 같이, 비선택 n'번째행의 경우는 도 10에서의 제 5 실시형태의 증폭형 고체 촬상 장치의 일예의 것과 아주 동일하다. 즉, 리셋 트랜지스터(55)가 구동 펄스[ФR(n')]에 의해 수직 주사 회로(425)로부터 온-상태이기 때문에, 비선택 n'번째행(비판독시)의 증폭용의 MOS 트랜지스터(3)는 소스 폴로어 회로로서 동작하지 않는다.
상술한 바와 같이, 상기 2차원 증폭형 고체 촬상 장치에서는, 비선택행에 관해서 리셋 트랜지스터(55)를 온시킴으로써 수직 신호선(9)과 신호 전하 축적부(8)가 단락된다. 따라서, 비선택행의 신호 전하 증폭부로서의 MOS 트랜지스터(3)가 동작되지 않을 수 있다. 따라서, 종래에, 1화소에서 필요했던 행 선택용 트랜지스터가 불필요하게 되고, 화소당 트랜지스터수가 삭감될 수 있다.
또한, 제 5 실시형태에서와 같이, 제 9 실시형태의 2차원 증폭형 고체 촬상 장치는 디플리션 모드의 전송 트랜지스터(2) 및 디플리션 모드의 리셋 트랜지스터(55)의 기능에 의해 고휘도의 피사체의 촬상시에서도 블루밍 억압 기능을 가지게 된다.
게다가, 제 9 실시형태의 2차원 증폭형 고체 촬상 장치는 2화소당 1개의 공통부(11), 즉, 단일 증폭 기구(11)가 2화소에 포함된다. 따라서, 제 5 실시형태의 증폭형 고체 촬상 장치에서는 3트랜지스터/1화소인 것에 대조적으로 상기 제 9 실시형태에서는 4트랜지스터/2화소=2트랜지스터/1화소가 된다. 즉, 제 9 실시형태의 증폭형 고체 촬상 장치에서는 화소당 트랜지스터의 수가 더욱 삭감될 수 있다.
상기 제 9 실시형태에서는 2행의 광전 변환 전송부(10 및 10)가 하나의 전하 증폭 기구(311)을 공유하지만, 3행이상의 광전 변환 전송부(10, 10,,10, ...)가 단일 전하 증폭 기구(311)를 공유할 수 있다. 상기 경우에, 화소당 트랜지스터의 수가 더욱 삭감될 수 있고, 이것은 화소 사이즈의 소형화에 현저히 공헌할 수 있다.
본 발명의 실시형태가 이렇게 기술되었지만, 이것은 많은 방식으로 변경되어도 좋은 것은 명백할 것이다. 상기 변경은 본 발명의 정신과 범위로부터의 일탈로 간주되어서는 안되고, 당업자에 있어서 자명할 것 같은 모든 상기 변경은 하기의 청구항의 범위 내에 포함되도록 의도된다.
상술한 바와 같이, 본 발명의 증폭형 고체 촬상 장치는 화소 사이즈를 소형화하고 고화질의 화상을 얻을 수 있는 효과가 있다.

Claims (19)

  1. 광전 변환 소자 및 상기 광전 변환 소자의 신호 전하를 전송하는 전송 트랜지스터를 각각 갖고, 각 화소에 각각 제공되는 복수의 광전 변환 전송부;
    상기 광전 변환 전송부의 전송 트랜지스터의 출력측이 접속된 신호 전하 축적부에 접속되는 입력 단자 및 신호선에 접속되는 출력 단자를 가져서, 상기 신호 전하의 양을 증폭하여 판독하고, 상기 화소에 포함되는 하나 이상의 전하 증폭부; 및
    상기 신호 전하의 비판독 기간에 상기 전하 증폭부의 입력 단자와 출력 단자를 단락시킴으로써 상기 신호선측으로부터 상기 신호 전하 축적부로 전위를 인가하는 하나 이상의 전위 입력 기구를 구비하는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  2. 제 1 항에 있어서,
    상기 광전 변환 소자는 매립형 포토다이오드이고,
    상기 전송 트랜지스터는 디플리션 모드인 것을 특징으로 하는 증폭형 고체 촬상 장치.
  3. 제 1 항에 있어서,
    상기 전하 증폭부는 상기 입력 단자가 게이트이고, 상기 출력 단자가 소스인 소스 폴로어 타입의 MOS 트랜지스터로 이루어지고,
    상기 전위 입력 기구는 상기 신호 전하의 비판독 기간에 상기 MOS 트랜지스터의 상기 게이트와 상기 소스를 단락시킴으로써 상기 전하 증폭부의 증폭 동작을 정지시키는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  4. 제 1 항에 있어서,
    상기 전위 입력 기구는,
    상기 전하 증폭부의 입력 단자와 출력 단자 사이에 접속된 리셋 트랜지스터;
    상기 신호선의 전위를 일정한 전위로 스위치오버하는 스위치 회로; 및
    상기 신호 전하의 비판독 기간에 상기 리셋 트랜지스터를 온하는 제어부를 구비하는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  5. 제 4 항에 있어서,
    상기 리셋 트랜지스터는 디플리션 모드인 것을 특징으로 하는 증폭형 고체 촬상 장치.
  6. 제 4 항에 있어서,
    상기 리셋 트랜지스터는 인핸스먼트 모드이며,
    상기 리셋 트랜지스터의 구조와 동일한 구조의 트랜지스터를 포함하고, 상기 일정한 전위를 상기 스위치 회로에 출력하는 전위 발생 회로를 구비하고,
    상기 전위 발생 회로와 상기 리셋 트랜지스터는 동일 반도체 기판상에 형성되어 있는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  7. 제 4 항에 있어서,
    상기 스위치 회로는 상기 신호선을 상기 일정한 전위와 소스 폴로어 타입의 부하 회로 사이에서 스위치오버하는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  8. 제 1 항에 있어서,
    상기 복수의 광전 변환 전송부의 복수의 전송 트랜지스터의 출력측은 1개의 상기 전하 증폭부의 입력측에 접속되고, 상기 전하 증폭부는 복수의 화소에 의해 공유되어 있는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  9. 제 1 항에 있어서,
    상기 전하 증폭부의 전력선에 인가되는 전위를 제어하는 전력 공급 제어 기구를 구비하는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  10. 제 9 항에 있어서,
    상기 전하 증폭부의 전력선과 상기 신호 전하 축적부는 상기 전력선의 전위가 상기 전력 공급 제어 기구에 의해 상승될 때, 상기 신호 전하 축적부의 전위가 상승하는 커플링 용량을 갖도록 배치되어 있는 것을 특징으로 하는 증폭형 고체 촬 상 장치.
  11. 제 9 항에 있어서,
    상기 광전 변환 소자는 매립형 포토다이오드이고,
    상기 전송 트랜지스터는 디플리션 모드인 것을 특징으로 하는 증폭형 고체 촬상 장치.
  12. 제 9 항에 있어서,
    상기 전하 증폭부는 상기 입력 단자가 게이트이고, 상기 출력 단자가 소스인 소스 폴로어 타입의 MOS 트랜지스터로 이루어지고,
    상기 전위 입력 기구는 상기 신호 전하의 비판독 기간에 상기 MOS 트랜지스터의 상기 게이트와 상기 소스를 단락시킴으로써 상기 전하 증폭부의 증폭 동작을 정지시키는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  13. 제 9 항에 있어서,
    상기 전위 입력 기구는,
    상기 전하 증폭부의 입력 단자와 출력 단자 사이에 접속된 리셋 트랜지스터;
    상기 신호선의 전위를 일정한 전위로 스위치오버하는 스위치 회로; 및
    상기 신호 전하의 비판독 기간에 상기 리셋 트랜지스터를 온하는 제어부를 구비하는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  14. 제 13 항에 있어서,
    상기 스위치 회로는 상기 신호선을 상기 일정한 전위와 소스 폴로어 타입의 부하 회로 사이에서 스위치오버하는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  15. 제 9 항에 있어서,
    상기 전력 공급 제어 기구는 상기 전하 증폭부의 전력선을 일정한 전위와 플로팅 전위 사이에서 스위치오버하는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  16. 제 9 항에 있어서,
    상기 전력 공급 제어 기구는 상기 전하 증폭부의 전력선을 서로 다른 소정 전위 사이에서 스위치오버하는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  17. 제 9 항에 있어서,
    상기 전력 공급 제어 기구는 상기 전하 증폭부의 전력선을 서로 다른 소정 전위와 소스 폴로어 타입의 부하 회로 사이에서 스위치오버하는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  18. 제 9 항에 있어서,
    상기 전력 공급 제어 기구는 상기 전하 증폭부의 전력선과 소정 전위를 스위 칭가능한 저저항 또는 고저항을 통하여 접속하는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  19. 제 9 항에 있어서,
    상기 복수의 광전 변환 전송부의 복수의 전송 트랜지스터의 출력측은 1개의 상기 전하 증폭부의 입력측에 접속되고, 상기 전하 증폭부는 복수의 화소에 의해 공유되어 있는 것을 특징으로 하는 증폭형 고체 촬상 장치.
KR1020060034264A 2005-04-14 2006-04-14 증폭형 고체 촬상 장치 KR100797506B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005116931 2005-04-14
JPJP-P-2005-00116931 2005-04-14
JPJP-P-2006-00033791 2006-02-10
JP2006033791A JP4340660B2 (ja) 2005-04-14 2006-02-10 増幅型固体撮像装置

Publications (2)

Publication Number Publication Date
KR20060108558A true KR20060108558A (ko) 2006-10-18
KR100797506B1 KR100797506B1 (ko) 2008-01-24

Family

ID=36764672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060034264A KR100797506B1 (ko) 2005-04-14 2006-04-14 증폭형 고체 촬상 장치

Country Status (4)

Country Link
US (1) US20060232580A1 (ko)
EP (1) EP1713250A3 (ko)
JP (1) JP4340660B2 (ko)
KR (1) KR100797506B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10108300B2 (en) 2014-03-14 2018-10-23 The Regents Of The University Of California Bootstrapped and correlated double sampling (BCDS) non-contact touch sensor for mobile devices
CN110651366A (zh) * 2017-05-25 2020-01-03 松下知识产权经营株式会社 固体摄像元件及摄像装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340640B2 (ja) * 2005-04-20 2009-10-07 シャープ株式会社 増幅型固体撮像装置
JP4174735B2 (ja) 2006-03-24 2008-11-05 ブラザー工業株式会社 印刷装置
JP4738247B2 (ja) * 2006-05-12 2011-08-03 Ｈｏｙａ株式会社 撮像装置
JP4979375B2 (ja) * 2006-12-28 2012-07-18 キヤノン株式会社 固体撮像装置及び撮像システム
JP4242427B2 (ja) * 2007-02-01 2009-03-25 シャープ株式会社 増幅型固体撮像装置
US7978243B2 (en) 2007-02-28 2011-07-12 Canon Kabushiki Kaisha Imaging apparatus, driving method thereof, and imaging system
US7915702B2 (en) * 2007-03-15 2011-03-29 Eastman Kodak Company Reduced pixel area image sensor
JP2008278044A (ja) 2007-04-26 2008-11-13 Canon Inc 撮像装置及びその制御方法
JP4337906B2 (ja) * 2007-05-10 2009-09-30 ソニー株式会社 固体撮像素子およびカメラシステム
JP5262028B2 (ja) * 2007-09-10 2013-08-14 ソニー株式会社 イメージセンサおよび制御方法
JP2009117613A (ja) * 2007-11-06 2009-05-28 Toshiba Corp 半導体装置
US20090272881A1 (en) * 2008-05-05 2009-11-05 Xiangli Li Apparatus, method, and system providing pixel having increased fill factor
JP5068223B2 (ja) * 2008-06-13 2012-11-07 シャープ株式会社 固体撮像装置およびその制御方法、電子情報機器
JP2011023917A (ja) * 2009-07-15 2011-02-03 Nikon Corp 固体撮像素子
JP5126305B2 (ja) * 2010-07-02 2013-01-23 株式会社ニコン 固体撮像素子
JP2012028677A (ja) * 2010-07-27 2012-02-09 Panasonic Corp 固体撮像装置
US8462250B2 (en) * 2011-01-25 2013-06-11 Aptina Imaging Corporation Imager pixel architecture with enhanced column discharge and method of operation
EP2924979B1 (en) * 2014-03-25 2023-01-18 IMEC vzw Improvements in or relating to imaging sensors
JP6353300B2 (ja) * 2014-07-08 2018-07-04 ソニーセミコンダクタソリューションズ株式会社 画素回路、半導体光検出装置および放射線計数装置
US10536654B2 (en) 2014-08-25 2020-01-14 Sony Corporation Signal processing apparatus, control method, image pickup element, and electronic device
US10910430B2 (en) * 2016-06-08 2021-02-02 Sony Corporation Imaging device with opening parts for power and signal paths
JP2019047294A (ja) 2017-08-31 2019-03-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の制御方法
CN110858297B (zh) * 2018-08-24 2023-10-24 华为技术有限公司 光学指纹识别电路
KR102618490B1 (ko) 2018-12-13 2023-12-27 삼성전자주식회사 이미지 센서 및 이의 구동 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031606B2 (ja) * 1995-08-02 2000-04-10 キヤノン株式会社 固体撮像装置と画像撮像装置
ES2211937T3 (es) * 1995-08-02 2004-07-16 Canon Kabushiki Kaisha Dispositivo sensor de imagenes de estado solido con linea de salida comun.
KR100278285B1 (ko) * 1998-02-28 2001-01-15 김영환 씨모스 이미지센서 및 그 제조방법
JP3585219B2 (ja) * 2000-08-25 2004-11-04 キヤノン株式会社 固体撮像装置および撮像システム
JP2003234961A (ja) * 2002-02-06 2003-08-22 Sharp Corp 固体撮像素子
JP3973083B2 (ja) * 2002-02-13 2007-09-05 シャープ株式会社 固体撮像装置、その画素不良変換方法および傷補正方法
JP4297416B2 (ja) * 2003-06-10 2009-07-15 シャープ株式会社 固体撮像素子、その駆動方法およびカメラ
US7446812B2 (en) * 2004-01-13 2008-11-04 Micron Technology, Inc. Wide dynamic range operations for imaging

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10108300B2 (en) 2014-03-14 2018-10-23 The Regents Of The University Of California Bootstrapped and correlated double sampling (BCDS) non-contact touch sensor for mobile devices
CN110651366A (zh) * 2017-05-25 2020-01-03 松下知识产权经营株式会社 固体摄像元件及摄像装置

Also Published As

Publication number Publication date
JP2006319951A (ja) 2006-11-24
EP1713250A2 (en) 2006-10-18
US20060232580A1 (en) 2006-10-19
EP1713250A3 (en) 2008-03-05
JP4340660B2 (ja) 2009-10-07
KR100797506B1 (ko) 2008-01-24

Similar Documents

Publication Publication Date Title
KR100797506B1 (ko) 증폭형 고체 촬상 장치
US7462810B2 (en) Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus
US7362366B2 (en) High-speed solid-state imaging device capable of suppressing image noise
US8253833B2 (en) Solid-state imaging device driving method
US7692702B2 (en) Solid-state imaging device with amplifiers corresponding to signal lines and alternating control voltage
US8605184B2 (en) Pixel circuit, solid-state image pickup device, and camera
US8847938B2 (en) Imaging device, method for controlling the imaging device, and camera using the imaging device
KR100940637B1 (ko) 고체 촬상 장치 및 카메라 시스템
KR20060044736A (ko) 증폭형 고체 촬상 장치
KR20020012134A (ko) 고체 촬상 장치 및 카메라 시스템
US7116367B2 (en) Solid-state image pickup apparatus having a reset transistor controlled by an output line
CN102110701A (zh) 固态成像装置和成像系统
US9270912B2 (en) Pixel circuit, solid-state image pickup device, and camera system
US8264582B2 (en) Solid-state image capturing apparatus and electronic information device
KR100621558B1 (ko) Ｃｍｏｓ 이미지 센서 및 그 구동 방법
US7030915B2 (en) Signal processing apparatus
JP4696788B2 (ja) 固体撮像装置
JP2004104116A (ja) 撮像装置
JPH0775018A (ja) 増幅型固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee