JP5126305B2 - 固体撮像素子 - Google Patents

Description

本発明は、固体撮像素子に関するものである。

下記特許文献１には、複数の画素であって少なくとも２つの画素がそれぞれ（ａ）フォトディテクタ、（ｂ）フローティング容量部をなす電荷電圧変換領域及び（ｃ）増幅器への入力部を含む複数の画素と、前記電荷電圧変換領域同士を選択的に接続するスイッチをなす連結トランジスタとを備えた固体撮像素子が開示されている。

この従来の固体撮像素子によれば、前記連結トランジスタをオンすることで、前記少なくとも２つの画素のフォトディテクタの電荷を混合して読み出す画素混合（電荷ドメインビニング）を行うことができる。また、前記連結トランジスタをオフすることで、前記連結トランジスタを有していない通常の固体撮像素子と同様に、前記少なくとも２つの画素のフォトディテクタの電荷を混合することなく読み出すことができる。

特表２００８−５４６３１３号公報

本発明者の研究の結果、前記従来の固体撮像素子では、オフした前記連結トランジスタを介したリーク電流の発生により、撮像した画像の画質が低下してしまうことが判明した。すなわち、前記従来の固体撮像素子では、前記連結トランジスタをオフしている時に、前記連結トランジスタにより遮断されているはずの隣接画素の電荷−電圧変換領域の電荷が、信号を読み出そうとしている画素の電荷−電圧変換領域に、前記連結トランジスタを介してリーク電流として流れ込んでしまう結果、そのリーク電流により画像の白浮きやノイズが発生し、画質が低下してしまうことが判明した。

本発明は、このような事情に鑑みてなされたもので、フローティング容量部同士の間をオンオフする連結トランジスタを有する固体撮像素子において、画質を向上させることを目的とする。

前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による固体撮像素子は、入射光に応じた電荷を生成し蓄積する光電変換部、前記電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部、前記電荷電圧変換部の電圧に応じた信号を出力する出力部、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部、及び、前記電荷電圧変換部の電位をリセットするリセットトランジスタを有する複数の画素と、前記複数の画素のうちの少なくとも１つの画素の前記電荷電圧変換部と、前記複数の画素のうちの他の少なくとも１つの画素の前記電荷電圧変換部との間を、オンオフする連結トランジスタと、を備え、前記連結トランジスタの閾値電圧は、前記リセットトランジスタの閾値電圧に比べて高いものである。

第２の態様による固体撮像素子は、前記第１の態様において、前記連結トランジスタの不純物濃度は、前記リセットトランジスタの不純物濃度に比べて高いものである。

第３の態様による固体撮像素子は、前記第１又は第２の態様において、前記連結トランジスタのチャネル幅は、前記リセットトランジスタのチャネル幅に比べて狭いものである。

第４の態様による固体撮像素子は、前記第１乃至第３のいずれかの態様において、前記連結トランジスタのチャネル長は、前記リセットトランジスタのチャネル長に比べて長いものである。

第５の態様による固体撮像素子は、前記第１乃至第４のいずれかの態様において、前記連結トランジスタのゲート酸化膜は、前記リセットトランジスタのゲート酸化膜に比べて厚いものである。

第６の態様による固体撮像素子は、前記第１乃至第５のいずれかの態様において、前記連結トランジスタのゲートにオン電圧およびオフ電圧を印加するとともに、前記リセットトランジスタのゲートにオン電圧およびオフ電圧を印加する制御部を備え、前記連結トランジスタのゲートに印加する前記オン電圧と前記オフ電圧との電位差の絶対値は、前記リセットトランジスタのゲートに印加する前記オン電圧と前記オフ電圧との電位差の絶対値よりも大きいものである。

第７の態様による固体撮像素子は、入射光に応じた電荷を生成し蓄積する光電変換部、前記電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部、前記電荷電圧変換部の電位に応じた信号を出力する出力部、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部、及び、前記電荷電圧変換部の電位をリセットするリセットトランジスタをそれぞれ有する複数の画素と、前記複数の画素のうちの少なくとも１つの画素の前記電荷電圧変換部と、前記複数の画素のうちの他の少なくとも１つの画素の前記電荷電圧変換部との間を、オンオフする連結トランジスタと、前記連結トランジスタのゲートにオン電圧およびオフ電圧を印加するとともに、前記リセットトランジスタのゲートにオン電圧およびオフ電圧を印加する制御部と、を備え、前記連結トランジスタのゲートに印加する前記オン電圧と前記オフ電圧との電位差の絶対値は、前記リセットトランジスタのゲートに印加する前記オン電圧と前記オフ電圧との電位差の絶対値よりも大きいものである。

第８の態様による固体撮像素子は、前記第１乃至第７のいずれかの態様において、前記電荷電圧変換部、前記出力部及び前記リセットトランジスタは、前記複数の画素のうちの２以上の所定数の画素毎に共有されており、
前記少なくとも１つの画素と前記他の少なくとも１つの画素とは、前記電荷電圧変換部、前記出力部及び前記リセットトランジスタを共有していないものである。

本発明によれば、フローティング容量部同士の間をオンオフする連結トランジスタを有する固体撮像素子において、画質を向上させることができる。

本発明の第１の実施の形態による固体撮像素子の概略構成を示す回路図である。 図１に示す固体撮像素子の一部を模式的に示す概略平面図である。 図２中のＡ−Ａ’線に沿った概略断面図である。 本発明の第２の実施の形態による固体撮像素子の一部を模式的に示す概略平面図である。 本発明の第３の実施の形態による固体撮像素子の一部を模式的に示す概略平面図である。 本発明の第４の実施の形態による固体撮像素子の一部を模式的に示す概略断面図である。

以下、本発明による固体撮像素子について、図面を参照して説明する。

［第１の実施の形態］
図１は、本発明の第１の実施の形態による固体撮像素子の概略構成を示す回路図である。本実施の形態による固体撮像素子は、シリコン基板上にＣＭＯＳプロセスを使用してＣＭＯＳ型の固体撮像素子として形成されており、例えば、デジタルスチルカメラやビデオカメラなどに搭載される。

本実施の形態による固体撮像素子は、２次元状に配置された複数の画素１（図１では、６×２個の画素１（３×２個の画素ブロック１０）のみを示す。）と、垂直走査回路２と、水平走査回路３と、読み出し回路４と、出力アンプ５と、画素１の各列ごとに設けられ各列ごとの画素１の出力が供給される垂直信号線７とを備えている。各画素１のフォトダイオードＰＤで光電変換された電気信号は、垂直走査回路２により行単位で垂直信号線７を介して読み出し回路４に取り出され、読み出し回路４に取り出された電気信号は、水平走査回路３により列単位で出力アンプ５を介して出力端子６に順次出力されるようになっている。図１及び図２において、ＶＤＤは電源電圧である。

本実施の形態では、各画素１は、入射光に応じた電荷を生成し蓄積する光電変換部としてのフォトダイオードＰＤと、前記電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部としてのフローティング容量部ＦＣと、フローティング容量部ＦＣの電位に応じた信号を出力する出力部としての増幅トランジスタＡＭＰ（以下、増幅部ともいう。）と、フォトダイオードＰＤからフローティング容量部ＦＣに電荷を転送する転送部としての転送トランジスタＴＸと、フローティング容量部ＦＣの電位をリセットするリセットトランジスタＲＥＳと、選択トランジスタＳＥＬとを有し、図１に示すように接続されている。本実施の形態では、画素１のトランジスタＡＭＰ，ＴＸ，ＲＥＳ，ＳＥＬは、全てｎＭＯＳトランジスタである。

本実施の形態では、列方向（垂直方向）に隣り合う２つの画素１毎に、当該２つの画素１が１組のフローティング容量部ＦＣ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有している。図１では、１組のフローティング容量部ＦＣ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有する２つの画素１を、画素ブロック１０として示している。また、図１では、画素ブロック１０内の下側の画素１のフォトダイオードＰＤ及び転送トランジスタＴＸをそれぞれ符号ＰＤＡ，ＴＸＡで示し、画素ブロック１０内の上側の画素１のフォトダイオードＰＤ及び転送トランジスタＴＸをそれぞれ符号ＰＤＢ，ＴＸＢで示し、両者を区別している。図１では、ｎは画素ブロック１０の行を示している。

転送トランジスタＴＸＡ，ＴＸＢのゲートは、画素ブロック１０の行毎に、垂直走査回路２からの制御信号φＴＸＡ，φＴＸＢを導く制御線に、接続されている。リセットトランジスタＲＥＳのゲートは、画素ブロック１０の行毎に、垂直走査回路２からの制御信号φＲＥＳを導く制御線に、接続されている。選択トランジスタＳＥＬのゲートは、画素ブロック１０の行毎に、垂直走査回路２からの制御信号φＳＥＬを導く制御線に、接続されている。図１において、ＶＤＤは電源電圧である。

また、本実施の形態による固体撮像素子は、列方向に隣り合う２つの画素ブロック１０のフローティング容量部ＦＣ間をオンオフする連結トランジスタＣＯＮを備えている。連結トランジスタＣＯＮのゲートは、行毎に、垂直走査回路２からの制御信号φＣＯＮを導く制御線に、接続されている。連結トランジスタＣＯＮは、制御信号φＣＯＮの高レベル期間にオンし、列方向に隣り合う２つの画素ブロック１０のフローティング容量部ＦＣ間を電気的に接続する一方、制御信号φＣＯＮの低レベル期間にオフし、列方向に隣り合う２つの画素ブロック１０のフローティング容量部ＦＣ間を電気的に遮断する。

フォトダイオードＰＤＡ，ＰＤＢは、入射光の光量（被写体光）に応じて電荷を生成し蓄積する。転送トランジスタＴＸＡ，ＴＸＢは、制御信号φＴＸＡ，φＴＸＢの高レベル期間にオンし、フォトダイオードＰＤＡ，ＰＤＢに蓄積された電荷をフローティング容量部ＦＣに転送する。リセットトランジスタＲＥＳは、制御信号φＲＥＳの高レベル期間にオンし、フローティング容量部ＦＣの電位を電源電圧ＶＤＤにリセットする。

増幅トランジスタＡＭＰは、そのドレインが電源電圧ＶＤＤに接続され、そのゲートがフローティング容量部ＦＣに接続され、そのソースが選択トランジスタＳＥＬのドレインに接続されている。増幅トランジスタＡＭＰは、フローティング容量部ＦＣの電圧値に応じた信号を、選択トランジスタＳＥＬを介して垂直信号線７に出力する。選択トランジスタＳＥＬは、制御信号φＳＥＬの高レベル期間にオンし、増幅トランジスタＡＭＰのソースを垂直信号線７に接続する。

垂直走査回路２は、画素ブロック１０の行毎に、制御信号φＳＥＬ，φＲＥＳ，φＴＸＡ，φＴＸＢ，φＣＯＮをそれぞれ出力し、前述したトランジスタＡＭＰ，ＴＸＡ，ＴＸＢ，ＲＥＳ，ＳＥＬを制御する制御部を構成している。先の説明からわかるように、本実施の形態では、垂直走査回路２は、連結トランジスタＣＯＮのオフ時にそのゲートにオフ電圧として制御信号φＣＯＮのうちの低レベル信号を印加するとともに、リセットトランジスタＲＥＳのオフ時にそのゲートにオフ電圧として制御信号φＲＥＳのうちの低レベル信号を印加する。

本実施の形態による固体撮像素子では、例えば、制御信号φＣＯＮ（ｎ＋１）を高レベルにして対応する行の連結トランジスタＣＯＮ（ｎ＋１）をオンさせて、ｎ＋１行目の画素ブロック１０のフローティング容量部ＦＣ（ｎ＋１）とｎ＋２行目の画素ブロック１０のフローティング容量部ＦＣ（ｎ＋２）とを接続し、かつ、ｎ＋１行目の画素ブロック１０の選択トランジスタＳＥＬ（ｎ＋１）をオンさせた状態で、ｎ＋１行目の画素ブロック１０の転送トランジスタＴＸＡ（ｎ＋１），ＴＸＢ（ｎ＋１）及びｎ＋２行目の画素ブロック１０の転送トランジスタＴＸＡ（ｎ＋２），ＴＸＢ（ｎ＋２）を同時にオンすることによって、フォトダイオードＰＤＡ（ｎ＋１），ＰＤＢ（ｎ＋１），ＰＤＡ（ｎ＋２），ＰＤＢ（ｎ＋２）の電荷を、連結トランジスタＣＯＮ（ｎ＋１）で接続された２つのフローティング容量部ＦＣ（ｎ＋１），ＦＣ（ｎ＋２）において混合して読み出すことができる。

また、本実施の形態による固体撮像素子では、全ての行の制御信号φＣＯＮを低レベル（オフ電圧）にして全ての行の連結トランジスタＣＯＮをオフさせておけば、連結トランジスタＣＯＮを有していない通常のいわゆる共有画素型の固体撮像素子と同様の動作によって、個々の画素１の信号を読み出すことができる。このとき、各フォトダイオードＰＤＡ，ＰＤＢの電荷は、単一のフローティング容量部ＦＣ（すなわち、小さい容量値の容量）によって電圧に変換されるため、受光光量が小さくフォトダイオードＰＤＡ，ＰＤＢの電荷量が少なくても大きな電圧に変換される。したがって、受光光量が小さい場合、高いＳＮ比で信号を読み出すことができる。

さらに、本実施の形態による固体撮像素子では、例えば、制御信号φＣＯＮ（ｎ＋１）を高レベルにして対応する行の連結トランジスタＣＯＮ（ｎ＋１）をオンさせて、ｎ＋１行目の画素ブロック１０のフローティング容量部ＦＣ（ｎ＋１）とｎ＋２行目の画素ブロック１０のフローティング容量部ＦＣ（ｎ＋２）とを接続し、かつ、ｎ＋１行目の画素ブロック１０の選択トランジスタＳＥＬ（ｎ＋１）をオンさせた状態で、ｎ＋１行目の画素ブロック１０のフォトダイオードＰＤＡ（ｎ＋１），ＰＤＢ（ｎ＋１）及びｎ＋２行目の画素ブロック１０のフォトダイオードＰＤＡ（ｎ＋２），ＰＤＢ（ｎ＋２）を順次切り替えてオンさせ、そのそれぞれのオンの前に一旦ｎ＋１行目及び／又はｎ＋２行目の画素ブロック１０のリセットトランジスタＲＥＳをオンさせることによって、ｎ＋１行目の画素ブロック１０のフォトダイオードＰＤＡ（ｎ＋１），ＰＤＢ（ｎ＋１）及びｎ＋２行目の画素ブロック１０のフォトダイオードＰＤＡ（ｎ＋２），ＰＤＢ（ｎ＋２）の電荷を、それぞれ混合することなく個々に読み出すことができる。このとき、ｎ＋１行目の画素ブロック１０のフォトダイオードＰＤＡ（ｎ＋１），ＰＤＢ（ｎ＋１）及びｎ＋２行目の画素ブロック１０のフォトダイオードＰＤＡ（ｎ＋２），ＰＤＢ（ｎ＋２）の各電荷は、連結トランジスタＣＯＮ（ｎ＋１）で接続された２つのフローティング容量部ＦＣ（ｎ＋１），ＦＣ（ｎ＋２）（すなわち、大きい容量値の容量）によって電圧に変換されるため、受光光量が大きくフォトダイオードＰＤＡ，ＰＤＢの電荷量が大きくても比較的小さな電圧に変換される。したがって、受光光量が大きい場合、変換後の信号電圧が大きくなり過ぎて増幅トランジスタＡＭＰが飽和してしまうのを防止することができ、これによりダイナミックレンジを拡大することができる。

図２は、本実施の形態による固体撮像素子の一部として、図１中のｎ＋２行目の画素ブロック１０のリセットトランジスタＲＥＳ（ｎ＋２）と、ｎ＋１行目の画素ブロック１０のフローティング容量部ＦＣ（ｎ＋１）とｎ＋２行目の画素ブロック１０のフローティング容量部ＦＣ（ｎ＋２）との間をオンオフする連結トランジスタＣＯＮ（ｎ＋１）を、模式的に示す概略平面図である。図３は、図２中のＡ−Ａ’線に沿った概略断面図である。図２において、制御信号φＲＥＳ（ｎ＋２），φＣＯＮ（ｎ＋１）をそれぞれ供給するための配線及び電源ＶＤＤの配線は、省略している。なお、他のリセットトランジスタＲＥＳ及び連結トランジスタＣＯＮについても、図２及び図３と同様に構成されている。

本実施の形態では、Ｎ型シリコン基板２１上にＰ型ウエル２２を設け、Ｐ型ウエル２２中にリセットトランジスタＲＥＳやフォトダイオードＰＤＡ，ＰＤＢ（図２及び図３では図示せず。）などの画素部における各素子、及び、連結トランジスタＣＯＮを配置させている。各画素１は、ＬＯＣＯＳによる厚いシリコン酸化膜２３及びその下に必要に応じて配置された分離拡散（図示せず）によって分離されている。厚いシリコン酸化膜２３が形成されていない領域が、能動領域となる。

各リセットトランジスタＲＥＳは、ドレインをなすＮ型不純物拡散領域２４と、ソースをなすＮ型不純物拡散領域２５と、ポリシリコンによるゲート電極２６と、比較的薄いシリコン酸化膜からなるゲート酸化膜２７と、Ｐ型半導体領域からなるチャネル２８とを有するｎＭＯＳトランジスタである。チャネル２８をＰ型ウエル２２がそのまま連続した領域とし、チャネル２８のＰ型不純物濃度Ｃ１をＰ型ウエル２２のＰ型不純物濃度と同一としてもよい。ゲート電極２６には、制御信号φＲＥＳが印加される。拡散領域２４には、電源電圧ＶＤＤを印加する電源配線（図示せず）に接続されている。図２において、２４ａは拡散領域２４における前記電源配線とのコンタクト部、２５ａは拡散領域２５における配線４１とのコンタクト部を示している。

各連結トランジスタＣＯＮは、ソース及びドレインの一方をなすＮ型不純物拡散領域２９と、ソース及びドレインの他方をなすＮ型不純物拡散領域３０と、ポリシリコンによるゲート電極３１と、比較的薄いシリコン酸化膜からなるゲート酸化膜３２と、Ｐ型半導体領域からなるチャネル３３とを有するｎＭＯＳトランジスタである。チャネル３３はＰ型半導体領域となっている。ゲート電極３１には、制御信号φＣＯＮが印加される。図２において、２９ａは拡散領域２９における配線４１とのコンタクト部、３０ａは拡散領域３０における配線４２とのコンタクト部を示している。

図面には示していないが、他のトランジスタについても、リセットトランジスタＲＥＳ及び連結トランジスタＣＯＮと同様に構成されている。リセットトランジスタＲＥＳ（ｎ＋２）の拡散領域２５及び連結トランジスタＣＯＮ（ｎ＋１）の拡散領域２９は、配線４１によって、ｎ＋２行目の画素ブロック１０の転送トランジスタＴＸＡ（ｎ＋２），ＴＸＢ（ｎ＋２）のドレインをそれぞれなす各Ｎ型不純物拡散領域（図示せず）、連結トランジスタＣＯＮ（ｎ＋２）の拡散領域３０（図示せず）、及び、増幅トランジスタＡＭＰ（ｎ＋２）のゲート電極（図示せず）に接続されている。これらの拡散領域及び配線４１によって、ｎ＋２行目の画素ブロック１０のフローティング容量部ＦＣ（ｎ＋２）が構成されている。同様に、連結トランジスタＣＯＮ（ｎ＋１）の拡散領域３０は、配線４２によって、リセットトランジスタＲＥＳ（ｎ＋１）の拡散領域２５（図示せず）、連結トランジスタＣＯＮ（ｎ）の拡散領域２９（図示せず）、ｎ＋１行目の画素ブロック１０の転送トランジスタＴＸＡ（ｎ＋１），ＴＸＢ（ｎ＋１）のドレインをそれぞれなす各Ｎ型不純物拡散領域（図示せず）、及び、増幅トランジスタＡＭＰ（ｎ＋１）のゲート電極（図示せず）に接続されている。これらの拡散領域及び配線４２によって、ｎ＋１行目の画素ブロック１０のフローティング容量部ＦＣ（ｎ＋１）が構成されている。

そして、本実施の形態では、各連結トランジスタＣＯＮのチャネル３３のＰ型不純物濃度Ｃ２が、各リセットトランジスタＲＥＳのチャネル２８のＰ型不純物濃度Ｃ１よりも高くされている。これにより、各連結トランジスタＣＯＮの閾値電圧Ｖｔｈ２が、各リセットトランジスタＲＥＳの閾値電圧Ｖｔｈ１よりも高くなっている。例えば、Ｖｔｈ２＝１．１Ｖ、Ｖｔｈ１＝１．０Ｖに設定される。なお、本実施の形態では、各連結トランジスタＣＯＮのチャネル３３の幅Ｗ２及び長さＬ２は各リセットトランジスタＲＥＳのチャネル２８の幅Ｗ１及び長さＬ１とそれぞれ同一にされ、各連結トランジスタＣＯＮのゲート酸化膜３２の厚さｄ２は各リセットトランジスタＲＥＳのゲート酸化膜２７の厚さｄ１と同一にされている。

ここで、理解を容易にするため、前述した動作のうち、全ての行の制御信号φＣＯＮを低レベル（オフ電圧）にして全ての行の連結トランジスタＣＯＮをオフさせた状態で、連結トランジスタＣＯＮを有していない通常のいわゆる共有画素型の固体撮像素子と同様の動作によって、個々の画素１の信号を読み出す動作について考える。この動作の場合、読み出し行う画素ブロック１０のフローティング容量部ＦＣは、その画素ブロック１０のリセットトランジスタＲＥＳによるリセット動作によって、リセット電位（電源電圧ＶＤＤ）になっている。しかし、信号読み出し行う画素ブロック１０と隣接する画素ブロック１０のフローティング容量部ＦＣは、リセットを行っていないためにグランド付近の電位になっていることがある。

このとき、従来の固体撮像素子と同様に、連結トランジスタＣＯＮの閾値電圧Ｖｔｈ２とリセットトランジスタＲＥＳの閾値電圧Ｖｔｈ１とを同一にしておいた場合には、隣接する画素ブロック１０のフローティング容量部ＦＣに存する電荷が、信号読み出しを行う画素ブロック１０のフローティング容量部ＦＣに、オフしている連結トランジスタＣＯＮを介してリーク電流として流れ込んでしまう。その結果、そのリーク電流により画像の白浮きやノイズが発生し、画質が低下してしまう。このような不具合は、一部の行の連結トランジスタＣＯＮをオンさせる動作（連結動作）を行う場合においても、連結トランジスタＣＯＮをオフしている所で同じ問題が発生してしまう。

これに対し、本実施の形態では、連結トランジスタＣＯＮの閾値電圧Ｖｔｈ２がリセットトランジスタＲＥＳの閾値電圧Ｖｔｈ１よりも高いので、オフしている連結トランジスタＣＯＮにてリーク電流が発生するような電位状況になったとしても、隣接する画素ブロック１０のフローティング容量部ＦＣに存する電荷は、その画素ブロック１０のリセットトランジスタＲＥＳを経由して電源ＶＤＤに排出されるため、オフしている連結トランジスタＣＯＮ経由のリーク電流は低減されるかあるいは発生しない。したがって、本実施の形態によれば、画像の白浮きやノイズが低減され、画質が向上する。

［第２の実施の形態］
図４は、本発明の第２の実施の形態による固体撮像素子の一部を模式的に示す概略平面図であり、図２に対応している。図４において、図２中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態が前記第１の実施の形態と異なる所は、前記第１の実施の形態では、トランジスタＲＥＳのチャネル２８のＰ型不純物濃度Ｃ１と、連結トランジスタＣＯＮのチャネル３３のＰ型不純物濃度Ｃ２との関係がＣ２＞Ｃ１であるのに対し、本実施の形態ではＣ２＝Ｃ１である点と、前記第１の実施の形態では、リセットトランジスタＲＥＳのチャネル２８の幅Ｗ１と、連結トランジスタＣＯＮのチャネル３３の幅との関係がＷ２＝Ｗ１であるのに対し、本実施の形態では、各連結トランジスタＣＯＮのチャネル３３の幅Ｗ２が各リセットトランジスタＲＥＳのチャネル２８の幅Ｗ１よりも狭い点のみである。Ｗ２＜Ｗ１に設定することによって、狭チャネル効果により、各連結トランジスタＣＯＮの閾値電圧Ｖｔｈ２が、各リセットトランジスタＲＥＳの閾値電圧Ｖｔｈ１よりも高くなっている。例えば、Ｗ２＝０．８μｍ、Ｗ１＝１．０μｍに設定される。

本実施の形態によっても、Ｖｔｈ２＞Ｖｔｈ１であるので、前記第１の実施の形態と同様の利点が得られる。

［第３の実施の形態］
図５は、本発明の第３の実施の形態による固体撮像素子の一部を模式的に示す概略平面図であり、図２に対応している。図５において、図２中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態が前記第１の実施の形態と異なる所は、前記第１の実施の形態では、トランジスタＲＥＳのチャネル２８のＰ型不純物濃度Ｃ１と、連結トランジスタＣＯＮのチャネル３３のＰ型不純物濃度Ｃ２との関係がＣ２＞Ｃ１であるのに対し、本実施の形態ではＣ２＝Ｃ１である点と、前記第１の実施の形態では、リセットトランジスタＲＥＳのチャネル２８の長さＬ１と、連結トランジスタＣＯＮのチャネル３３の長さＬ２との関係がＬ２＝Ｌ１であるのに対し、本実施の形態では、各連結トランジスタＣＯＮのチャネル３３の長さＬ２が各リセットトランジスタＲＥＳのチャネル２８の長さＬ１よりも長い点のみである。Ｌ２＞Ｌ１に設定することによって、短チャネル効果により、各連結トランジスタＣＯＮの閾値電圧Ｖｔｈ２が、各リセットトランジスタＲＥＳの閾値電圧Ｖｔｈ１よりも高くなっている。例えば、Ｌ２＝１．２μｍ、Ｗ１＝１．０μｍに設定される。

本実施の形態によっても、Ｖｔｈ２＞Ｖｔｈ１であるので、前記第１の実施の形態と同様の利点が得られる。

［第４の実施の形態］
図６は、本発明の第４の実施の形態による固体撮像素子の一部を模式的に示す概略断面図であり、図３に対応している。図６において、図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態が前記第１の実施の形態と異なる所は、前記第１の実施の形態では、トランジスタＲＥＳのチャネル２８のＰ型不純物濃度Ｃ１と、連結トランジスタＣＯＮのチャネル３３のＰ型不純物濃度Ｃ２との関係がＣ２＞Ｃ１であるのに対し、本実施の形態ではＣ２＝Ｃ１である点と、前記第１の実施の形態では、リセットトランジスタＲＥＳのゲート酸化膜２７の厚さｄ１と、連結トランジスタＣＯＮのゲート酸化膜３２の厚さｄ２との関係がｄ２＝ｄ１であるのに対し、本実施の形態では、各連結トランジスタＣＯＮのゲート酸化膜３２の厚さｄ２が各リセットトランジスタＲＥＳのゲート酸化膜２７の厚さｄ１よりも厚い点のみである。ｄ２＞ｄ１に設定することによって、各連結トランジスタＣＯＮの閾値電圧Ｖｔｈ２が、各リセットトランジスタＲＥＳの閾値電圧Ｖｔｈ１よりも高くなっている。例えば、ｄ２＝２０ｎｍ、ｄ１＝１５ｎｍに設定される。

本実施の形態によっても、Ｖｔｈ２＞Ｖｔｈ１であるので、前記第１の実施の形態と同様の利点が得られる。

なお、前記第１乃至第４の態様では、前述したように、Ｃ２＞Ｃ１、Ｌ２＞Ｌ１、Ｗ２＜Ｗ１及びｄ２＞ｄ１のうちの１つの条件のみを満たすことで、Ｖｔｈ２＞Ｖｔｈ１としている。しかし、本発明では、そのうちのいずれか２つ以上の条件を満たすことで、Ｖｔｈ２＞Ｖｔｈ１としてもよい。

［第５の実施の形態］
本発明の第５の実施の形態による固体撮像素子が前記第１の実施の形態による固体撮像素子と異なる所は、前記第１の実施の形態では、トランジスタＲＥＳのチャネル２８のＰ型不純物濃度Ｃ１と、連結トランジスタＣＯＮのチャネル３３のＰ型不純物濃度Ｃ２との関係がＣ２＞Ｃ１にされてＶｔｈ２＞Ｖｔｈ１であるのに対し、本実施の形態ではＣ２＝Ｃ１にされてＶｔｈ２＝Ｖｔｈ１である点と、前記第１の実施の形態では、垂直走査回路２は、連結トランジスタＣＯＮのゲートに印加する制御信号φＣＯＮのうちのオン電圧、オフ電圧としても、リセットトランジスタＲＥＳのゲートに印加する制御信号φＲＥＳのうちのオン電圧、オフ電圧としても、同じレベルの電圧を供給するように構成されているのに対し、本実施の形態では、垂直走査回路２は、それらのオン電圧のレベルは同じであるものの、それらのオフ電圧として異なるレベルの電圧を供給するように構成されている点のみである。

本実施の形態では、垂直走査回路２は、連結トランジスタＣＯＮのゲートに印加する前記オフ電圧を、リセットトランジスタＲＥＳのゲートに印加する前記オフ電圧と同じ電圧から、連結トランジスタＣＯＮがオンする方向とは反対方向にずれた電圧とする。具体的には、本実施の形態では、連結トランジスタＣＯＮ及びリセットトランジスタＲＥＳがｎＭＯＳトランジスタであるので、例えば、リセットトランジスタＲＥＳのオフ電圧を０Ｖとすると、連結トランジスタＣＯＮのオフ電圧は、０Ｖから−方向にずれた−１Ｖにされる。このように、連結トランジスタのゲートに印加するオン電圧とオフ電圧との電位差の絶対値が、リセットトランジスタのゲートに印加するオン電圧とオフ電圧との電位差の絶対値よりも大きくなるように、オン電圧およびオフ電圧のレベルが設定される。

したがって、本実施の形態では、連結トランジスタＣＯＮの方がリセットトランジスタＲＥＳに比べていわばより深いオフ状態に維持されることになる。このため、本実施の形態によれば、Ｖｔｈ２＝Ｖｔｈ１であるにも拘わらず、オフしている連結トランジスタＣＯＮにてリーク電流が発生するような電位状況になったとしても、隣接する画素ブロック１０のフローティング容量部ＦＣに存する電荷は、その画素ブロック１０のリセットトランジスタＲＥＳを経由して電源ＶＤＤに排出されるため、オフしている連結トランジスタＣＯＮ経由のリーク電流は低減されるかあるいは発生しない。したがって、本実施の形態によっても、前記第１の実施の形態と同様に、画像の白浮きやノイズが低減され、画質が向上する。

なお、前記第１乃至第４の実施の形態と同様にＶｔｈ２＞Ｖｔｈ１とした上に、本実施の形態と同様に連結トランジスタＣＯＮ及びリセットトランジスタＲＥＳのオフ電圧を設定してもよい。この場合、前記リーク電流をより低減することができ、より画質を向上させることができる。

以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。

前記各実施の形態では、前述したように、列方向に隣り合う２つの画素１毎に、当該２つの画素１が１組のフローティング容量部ＦＣ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有している。しかし、本発明では、例えば、列方向に隣り合う３つ以上の所定数の画素１毎に、当該所定数の画素１が１組のフローティング容量部ＦＣ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有するようにしてもよい。

また、本発明は、このような共有画素型の固体撮像素子のみならず、各画素がそれぞれ共有することなくフローティング容量部ＦＣ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを個別に有する固体撮像素子にも、適用することができる。

ＰＤＡ，ＰＤＢ フォトダイオード
ＡＭＰ 増幅トランジスタ
ＲＥＳ リセットトランジスタ
ＴＸＡ，ＴＸＢ 転送トランジスタ
ＳＥＬ 選択トランジスタ
ＦＣ フローティング容量部
ＣＯＮ 連結トランジスタ

Claims (8)

1. 入射光に応じた電荷を生成し蓄積する光電変換部、前記電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部、前記電荷電圧変換部の電圧に応じた信号を出力する出力部、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部、及び、前記電荷電圧変換部の電位をリセットするリセットトランジスタを有する複数の画素と、
   前記複数の画素のうちの少なくとも１つの画素の前記電荷電圧変換部と、前記複数の画素のうちの他の少なくとも１つの画素の前記電荷電圧変換部との間を、オンオフする連結トランジスタと、
   を備え、
   前記リセットトランジスタ及び前記連結トランジスタは、それぞれエンハンスメント型のトランジスタであり、
   前記連結トランジスタの閾値電圧は、前記リセットトランジスタの閾値電圧に比べて高いことを特徴とする固体撮像素子。
2. 前記連結トランジスタの不純物濃度は、前記リセットトランジスタの不純物濃度に比べて高いことを特徴とする請求項１記載の固体撮像素子。
3. 前記連結トランジスタのチャネル幅は、前記リセットトランジスタのチャネル幅に比べて狭いことを特徴とする請求項１又は２記載の固体撮像素子。
4. 前記連結トランジスタのチャネル長は、前記リセットトランジスタのチャネル長に比べて長いことを特徴とする請求項１乃至３のいずれかに記載の固体撮像素子。
5. 前記連結トランジスタのゲート酸化膜は、前記リセットトランジスタのゲート酸化膜に比べて厚いことを特徴とする請求項１乃至４のいずれかに記載の固体撮像素子。
6. 前記連結トランジスタのゲートにオン電圧およびオフ電圧を印加するとともに、前記リセットトランジスタのゲートにオン電圧およびオフ電圧を印加する制御部を備え、
   前記連結トランジスタのゲートに印加する前記オフ電圧は、１つの電圧値のみの電圧であり、
   前記リセットトランジスタのゲートに印加する前記オフ電圧は、１つの電圧値のみの電圧であり、
   前記連結トランジスタのゲートに印加する前記オン電圧と前記オフ電圧との電位差の絶対値は、前記リセットトランジスタのゲートに印加する前記オン電圧と前記オフ電圧との電位差の絶対値よりも大きいことを特徴とする請求項１乃至５のいずれかに記載の固体撮像素子。
7. 入射光に応じた電荷を生成し蓄積する光電変換部、前記電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部、前記電荷電圧変換部の電位に応じた信号を出力する出力部、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部、及び、前記電荷電圧変換部の電位をリセットするリセットトランジスタをそれぞれ有する複数の画素と、
   前記複数の画素のうちの少なくとも１つの画素の前記電荷電圧変換部と、前記複数の画素のうちの他の少なくとも１つの画素の前記電荷電圧変換部との間を、オンオフする連結トランジスタと、
   前記連結トランジスタのゲートにオン電圧およびオフ電圧を印加するとともに、前記リセットトランジスタのゲートにオン電圧およびオフ電圧を印加する制御部と、
   を備え、
   前記連結トランジスタのゲートに印加する前記オフ電圧は、１つの電圧値のみの電圧であり、
   前記リセットトランジスタのゲートに印加する前記オフ電圧は、１つの電圧値のみの電圧であり、
   前記連結トランジスタのゲートに印加する前記オン電圧と前記オフ電圧との電位差の絶対値は、前記リセットトランジスタのゲートに印加する前記オン電圧と前記オフ電圧との電位差の絶対値よりも大きいことを特徴とする固体撮像素子。
8. 前記電荷電圧変換部、前記出力部及び前記リセットトランジスタは、前記複数の画素のうちの２以上の所定数の画素毎に共有されており、
   前記少なくとも１つの画素と前記他の少なくとも１つの画素とは、前記電荷電圧変換部、前記出力部及び前記リセットトランジスタを共有していないことを特徴とする請求項１乃至７のいずれかに記載の固体撮像素子。

Images