KR20060105411A - 톨러런트 입력 회로 - Google Patents
톨러런트 입력 회로 Download PDFInfo
- Publication number
- KR20060105411A KR20060105411A KR1020050094479A KR20050094479A KR20060105411A KR 20060105411 A KR20060105411 A KR 20060105411A KR 1020050094479 A KR1020050094479 A KR 1020050094479A KR 20050094479 A KR20050094479 A KR 20050094479A KR 20060105411 A KR20060105411 A KR 20060105411A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- circuit
- voltage
- transistor
- back gate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Description
Claims (7)
- 입력 패드와 입력 회로 사이에 N 채널 MOS 트랜지스터로써 이루어지는 강압 소자를 개재시키고, 상기 강압 소자의 게이트에 상기 입력 회로의 전원을 공급하며, 상기 입력 패드에 입력되는 고전압 신호를 상기 전원 전압 이하로 강압하여 상기 입력 회로에 공급하는 톨러런트 입력 회로로서,상기 입력 패드에 상기 고전압 신호가 입력되었을 때, 상기 강압 소자의 백 게이트 전압을 상승시키는 백 게이트 전압 제어 회로를 구비한 것을 특징으로 하는 톨러런트 입력 회로.
- 제1항에 있어서, 상기 백 게이트 전압 제어 회로는, 상기 전원이 게이트에 공급되는 N 채널 MOS 트랜지스터를, 상기 입력 패드와 상기 강압 소자의 백 게이트 사이에 개재시킨 것을 특징으로 하는 톨러런트 입력 회로.
- 제1항에 있어서, 상기 백 게이트 전압 제어 회로는, 상기 전원이 게이트에 공급되는 복수의 N 채널 MOS 트랜지스터의 드레인을 상기 입력 패드에 접속시키고, 상기 각 N 채널 MOS 톨러런트의 소스를 순차적으로 다음 단의 N 채널 MOS 트랜지스터의 백 게이트에 접속시키며, 마지막 단의 N 채널 MOS 트랜지스터의 소스를 상기 강압 소자의 백 게이트에 접속시킨 것을 특징으로 하는 톨러런트 입력 회로.
- 제1항에 있어서, 상기 백 게이트 전압 제어 회로는 상기 강압 소자의 소스와 백 게이트를 접속하여 구성한 것을 특징으로 하는 톨러런트 입력 회로.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 입력 패드에 상기 전원 전압 이상의 고전압 신호가 입력될 때, 상기 고전압 신호를 상기 강압 소자의 게이트에 공급하는 전압 제어 회로를 구비한 것을 특징으로 하는 톨러런트 입력 회로.
- 제5항에 있어서, 상기 전압 제어 회로는, 출력 버퍼 회로를 구성하는 P 채널 MOS 트랜지스터의 백 게이트 전압을 제어하는 전압 제어 회로로서 공용되는 것을 특징으로 하는 톨러런트 입력 회로.
- 제1항 내지 제4항 및 제6항 중 어느 한 항에 있어서, 상기 입력 회로의 입력 단자와 상기 전원 사이에, 다이오드 접속한 N 채널 MOS 트랜지스터를 설치한 것을 특징으로 하는 톨러런트 입력 회로.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005096165A JP4188933B2 (ja) | 2005-03-29 | 2005-03-29 | トレラント入力回路 |
JPJP-P-2005-00096165 | 2005-03-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060105411A true KR20060105411A (ko) | 2006-10-11 |
KR100721300B1 KR100721300B1 (ko) | 2007-05-28 |
Family
ID=36626145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050094479A KR100721300B1 (ko) | 2005-03-29 | 2005-10-07 | 톨러런트 입력 회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7501852B2 (ko) |
EP (1) | EP1708365B1 (ko) |
JP (1) | JP4188933B2 (ko) |
KR (1) | KR100721300B1 (ko) |
CN (1) | CN1841931B (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7812642B1 (en) * | 2009-05-12 | 2010-10-12 | Xilinx, Inc. | Pass gate with improved latchup immunity |
EP2282175A3 (en) * | 2009-08-06 | 2011-10-19 | Yokogawa Electric Corporation | Measurement apparatus |
US8692605B2 (en) * | 2011-06-27 | 2014-04-08 | Mediatek Inc. | Receiving circuits for core circuits |
JP6116149B2 (ja) * | 2011-08-24 | 2017-04-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6113489B2 (ja) * | 2012-12-14 | 2017-04-12 | ラピスセミコンダクタ株式会社 | 半導体回路及び半導体装置 |
JP6213719B2 (ja) | 2013-08-08 | 2017-10-18 | セイコーエプソン株式会社 | 入力保護回路、電子デバイス、リアルタイムクロックモジュール、電子機器及び移動体 |
CN105227166B (zh) * | 2014-05-26 | 2018-06-26 | 中航(重庆)微电子有限公司 | 一种mos管背栅电压控制电路 |
CN109309494A (zh) * | 2017-07-26 | 2019-02-05 | 上海复旦微电子集团股份有限公司 | 可编程连接点 |
WO2021220479A1 (ja) * | 2020-04-30 | 2021-11-04 | 株式会社ソシオネクスト | 入力回路 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204848A (ja) | 1992-12-28 | 1994-07-22 | Toshiba Corp | インタ−フェ−ス回路 |
JP2888722B2 (ja) | 1993-04-12 | 1999-05-10 | 株式会社東芝 | インターフェース回路 |
JPH06326593A (ja) | 1993-05-12 | 1994-11-25 | Toshiba Corp | 半導体集積回路装置 |
US5473500A (en) | 1994-01-13 | 1995-12-05 | Atmel Corporation | Electrostatic discharge circuit for high speed, high voltage circuitry |
JPH088707A (ja) | 1994-06-22 | 1996-01-12 | Fujitsu Ltd | 入力保護回路,電源制御回路及び液晶表示装置 |
US5689209A (en) * | 1994-12-30 | 1997-11-18 | Siliconix Incorporated | Low-side bidirectional battery disconnect switch |
US5767733A (en) * | 1996-09-20 | 1998-06-16 | Integrated Device Technology, Inc. | Biasing circuit for reducing body effect in a bi-directional field effect transistor |
US5811857A (en) * | 1996-10-22 | 1998-09-22 | International Business Machines Corporation | Silicon-on-insulator body-coupled gated diode for electrostatic discharge (ESD) and analog applications |
JPH10135818A (ja) | 1996-10-29 | 1998-05-22 | Mitsubishi Electric Corp | 入力回路 |
US5880605A (en) * | 1996-11-12 | 1999-03-09 | Lsi Logic Corporation | Low-power 5 volt tolerant input buffer |
US5880620A (en) * | 1997-04-22 | 1999-03-09 | Xilinx, Inc. | Pass gate circuit with body bias control |
US5973530A (en) * | 1998-05-29 | 1999-10-26 | Lucent Technologies Inc. | Low power, high voltage-tolerant bus holder circuit in low voltage technology |
EP0994564A1 (en) | 1998-10-14 | 2000-04-19 | Lucent Technologies Inc. | Inverter circuit with duty cycle control |
JP3239867B2 (ja) * | 1998-12-17 | 2001-12-17 | 日本電気株式会社 | 半導体装置 |
US6404269B1 (en) * | 1999-09-17 | 2002-06-11 | International Business Machines Corporation | Low power SOI ESD buffer driver networks having dynamic threshold MOSFETS |
US6628159B2 (en) * | 1999-09-17 | 2003-09-30 | International Business Machines Corporation | SOI voltage-tolerant body-coupled pass transistor |
US6690065B2 (en) * | 2000-12-28 | 2004-02-10 | Industrial Technology Research Institute | Substrate-biased silicon diode for electrostatic discharge protection and fabrication method |
JP2002280892A (ja) | 2001-03-15 | 2002-09-27 | Hitachi Ltd | 半導体集積回路 |
JP2003023101A (ja) * | 2001-07-05 | 2003-01-24 | Mitsubishi Electric Corp | 半導体装置 |
JP3883114B2 (ja) * | 2002-05-30 | 2007-02-21 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4133371B2 (ja) * | 2002-06-10 | 2008-08-13 | 株式会社ルネサステクノロジ | レベル変換回路 |
JP2004104608A (ja) | 2002-09-11 | 2004-04-02 | Matsushita Electric Ind Co Ltd | 入力装置 |
US6965263B2 (en) * | 2002-10-10 | 2005-11-15 | Micron Technology, Inc. | Bulk node biasing method and apparatus |
US6972619B2 (en) * | 2002-12-17 | 2005-12-06 | Matsushita Electric Industrial Co., Ltd. | Amplifier with a gain proportional to power source voltage |
JP2004304475A (ja) | 2003-03-31 | 2004-10-28 | Kawasaki Microelectronics Kk | トレラント入力回路 |
KR100495430B1 (ko) * | 2003-05-21 | 2005-06-14 | 삼성전자주식회사 | 톨러런트 입력 회로 |
-
2005
- 2005-03-29 JP JP2005096165A patent/JP4188933B2/ja not_active Expired - Fee Related
- 2005-09-14 EP EP05255633A patent/EP1708365B1/en not_active Expired - Fee Related
- 2005-09-27 US US11/235,226 patent/US7501852B2/en not_active Expired - Fee Related
- 2005-09-29 CN CN2005101058617A patent/CN1841931B/zh not_active Expired - Fee Related
- 2005-10-07 KR KR1020050094479A patent/KR100721300B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20060220686A1 (en) | 2006-10-05 |
KR100721300B1 (ko) | 2007-05-28 |
EP1708365B1 (en) | 2012-02-08 |
JP2006279569A (ja) | 2006-10-12 |
EP1708365A1 (en) | 2006-10-04 |
US7501852B2 (en) | 2009-03-10 |
JP4188933B2 (ja) | 2008-12-03 |
CN1841931A (zh) | 2006-10-04 |
CN1841931B (zh) | 2010-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100721300B1 (ko) | 톨러런트 입력 회로 | |
US8212545B2 (en) | Reference voltage circuit and electronic device | |
US7429873B2 (en) | High voltage digital driver with dynamically biased cascode transistors | |
US7236002B2 (en) | Digital CMOS-input with N-channel extended drain transistor for high-voltage protection | |
JPH10294662A (ja) | 出力バッファ回路 | |
US6169456B1 (en) | Auto-biasing circuit for current mirrors | |
JP7455604B2 (ja) | ノーマリオン型トランジスタの駆動回路及び駆動方法 | |
JP2008211707A (ja) | 入力回路 | |
JP4958434B2 (ja) | 電圧選択回路 | |
JP4582705B2 (ja) | ボルテージレギュレータ回路 | |
KR100715415B1 (ko) | 구동 회로 | |
JP4848689B2 (ja) | 半導体集積回路 | |
US20180069537A1 (en) | Level shift circuit and semiconductor device | |
JP3667288B2 (ja) | インタフェースバッファ | |
KR20190087286A (ko) | 역류 방지 회로 및 전원 회로 | |
JP2005135366A (ja) | カレントミラー回路 | |
CN110365293B (zh) | 振荡装置 | |
CN111628758A (zh) | 电源接通清除电路和半导体装置 | |
CN111628757A (zh) | 电源接通清除电路和半导体装置 | |
US20050052214A1 (en) | Level shifter circuit | |
US7474152B2 (en) | Operational amplifier circuit | |
JP2005333736A (ja) | 過電流防止回路 | |
JP4664177B2 (ja) | オープンドレイン出力回路 | |
US7737734B1 (en) | Adaptive output driver | |
JP2000194432A (ja) | Cmosロジック用電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140418 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160419 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170420 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180417 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |