KR20060103590A - 액정표시장치의 검사 방법 및 이를 위한 액정 표시 패널 - Google Patents

액정표시장치의 검사 방법 및 이를 위한 액정 표시 패널 Download PDF

Info

Publication number
KR20060103590A
KR20060103590A KR1020050025339A KR20050025339A KR20060103590A KR 20060103590 A KR20060103590 A KR 20060103590A KR 1020050025339 A KR1020050025339 A KR 1020050025339A KR 20050025339 A KR20050025339 A KR 20050025339A KR 20060103590 A KR20060103590 A KR 20060103590A
Authority
KR
South Korea
Prior art keywords
liquid crystal
lines
test
test signal
gate
Prior art date
Application number
KR1020050025339A
Other languages
English (en)
Other versions
KR101172047B1 (ko
Inventor
김태만
박성일
박광순
김홍재
문태웅
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050025339A priority Critical patent/KR101172047B1/ko
Publication of KR20060103590A publication Critical patent/KR20060103590A/ko
Application granted granted Critical
Publication of KR101172047B1 publication Critical patent/KR101172047B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액정패널의 정상 동작 여부를 용이하게 판별 가능한 액정표시장치의 검사 방법에 관한 것이다.
본 발명에 따른 액정표시패널은 공통전극 형성된 상부기판과; 상기 상부기판과 대면하는 하부기판과; 상기 하부기판 상에 형성되 다수의 데이터 라인들과; 상기 데이터 라인들과 교차하도록 상기 하부기판 상에 형성되는 다수의 게이트 라인들과; 상기 데이터 라인들과 상기 게이트 라인들의 교차부에 형성되어 표시영역을 형성하는 다수의 액정셀과; 상기 게이트 라인들에 게이트 신호를 공급하기 위한 게이트 구동부와; 상기 게이트 구동부와 상기 표시영역의 사이에 형성되고, 상기 액정셀 및 상기 게이트 라인들의 정상 동작을 판별하기 위한 테스트 회로부를 구비하는 것을 특징으로 한다.

Description

액정표시장치의 검사 방법 및 이를 위한 액정 표시 패널{Test Method For Liquid Crystal Display And Liquid Crystal Display Panel For Test}
도 1은 게이트 드라이버 쉬프트 레지스터의 스테이지들을 간략하게 나타낸 도면.
도 2는 각 게이트 라인에 인가되는 게이트 신호를 나타낸 도면.
도 3은 종래의 액정 패널을 간략하게 나타낸 도면.
도 4는 본 발명에 따른 검사방법의 적용을 위한 액정패널을 나타낸 도면.
도 5는 액정표시패널의 검사를 위한 검사 장치와 액정표시패널을 간략하게 나타낸 도면.
도 6은 검사공정 이후의 액정표시패널(29)을 나타낸 도면
<도면의 주요 부분에 대한 부호의 설명>
1, 21 : 클럭신호 패드 2 : 데이터 신호 패드
3, 23 : 게이트 구동부 4 : 표시영역
5 : 액정표시패널 6, 46 : 데이터 구동부
25 : 테스트 패드 27 : 데이터 패드
28 : 공통전극 패드 29 : 테스트 신호 라인
30 : 절단부 31 : 테스트 신호 입력 패드
32 : 데이터 신호 입력 패드 33 : 공통전압 입력 패드
34 : 입력 패드부 35 : 링크
39 : 테스트 신호 입력부 40 : 검사장치
42 : 검출기 44 : 검사용 지그
47 : 타이밍 컨트롤러
본 발명은 액정표시장치의 제조 장치에 관한 것으로 특히, 액정패널의 정상 동작 여부를 용이하게 판별 가능한 액정표시장치의 검사 방법 및 이를 위한 액정 표시 패널에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치(Plat Panel Display)들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 일렉트로 루미네센스(Electro Luminescence) 표시장치 등이 있다.
이러한 평판 표시장치들 중 액정 표시 장치(Liquid Crystal Display : 이하 "LCD"라 함)는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용 범위가 점차 넓어지고 있는 추세에 있다. 이러한 추세에 따라, LCD는 사무 자동화 기기, 오디오, 비디오 기기 등에 이용되고 있다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 액정패널을 구동하기 위한 구동 회로를 구비한다.
액정 패널은 게이트 라인들과 데이터 라인들이 교차하게 배열되고 그 게이트 라인들과 데이터 라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 되낟. 이 액정 패널에는 액정셀들 각각에 전계를 인가하기 위한 화소 전극들과 공통 전극이 마련된다. 화소 전극들은 스위칭 소자인 박막 트랜지스터(Thin Film Transistor)과 접속된다. 이 박막 트랜지스터는 데이터 드라이버와 게이트 드라이버의 신호에 따라 화상 데이터를 화소 전극들에 공급한다.
구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버를 구비한다. 게이트 드라이버는 스캔 신호를 게이트 라인들에 순차적으로 공급하여 액정 패널 상의 액정셀들으 1라인 분씩 순차적으로 구동한다. 데이터 드라이버는 게이트 라인들 중 어느 하나에 게이트 신호가 공급될 때마다 데이터 라인들 각각에 비디오 신호를 공급한다. 이에 따라, 액정 표시장치는 액정셀별로 비디오 신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
이들 게이트 라인들은 액정 매트릭스의 수평라인(게이트 라인)들로서 쉬프트 레지스터 회로로부터 공급되는 게이트 신호에 의해 선택된다.
도 1은 게이트 드라이버 쉬프트 레지스터의 스테이지들을 간략하게 나타낸 도면으로서 2상 클럭을 이용하는 쉬프트 레지스터를 나타낸 도면이다. 또한, 도 2는 각 게이트 라인에 공급되는 게이트 신호를 나타낸 도면이다.
도 1 및 도 2를 참조하면, 게이트 드라이버는 클럭신호 발생원으로부터의 클럭신호를 공급하기 위한 클럭신호 라인, 게이트 신호를 공급하기 위한 쉬프트 레지스터(SR1 내지 SRn) 및 게이트 라인들을 구비한다.
클럭신호라인은 다수의 라인으로 구성되며 쉬프트 레지스터의 일측에 형성된다. 이 클럭신호라인들은 도시하지 않은 클럭신호 발생원으로부터 공급되는 클럭신호를 쉬프트 레지스터에 제공한다.
쉬프트 레지스터의 각 스테이지들(SR1 내지 SRn)은 클럭신호에 동기하여 1 라인분씩의 액정셀을 선택하기 위한 게이트 신호를 게이트 라인들(G1 내지 Gn)에 제공한다. 이를 위해 쉬프트레지스터의 각 스테이지들(SR1 내지 SRn)은 클럭신호 라인, 게이트 라인들과 접속된다. 이 쉬프트 레지스터의 제일 첫 스테이지(SR1)에는 게이트 신호를 발생하기 위한 스타트펄스(Start)가 공급되며, 각 쉬프트 레지스터의 출력단은 후단 스테이지의 입력단과 접속된다. 이에 의해, 전단 쉬프트 레지스터의 출력은 후단 쉬프트 레지스터의 스타트 펄스로 이용된다.
스타트 펄스(Start)펄스와 클럭 신호에 의해 각 게이트 라인들(G1 내지 Gn)에 공급되는 게이트 신호는 도 2와 같이 각 게이트 라인(G1 내지 Gn)별로 쉬프트 되어 공급되고, 이를 통해 1라인 분씩의 액정셀 라인을 선택하게 된다.
도 3은 종래의 액정 패널을 간략하게 나타낸 도면으로, 액정패널의 일부를 나타낸 것이다. 또한, 도 3은 액정패널에 형성되는 액정셀을 등가적으로 간략하게 나타내었다.
도 3을 참조하면, 종래의 액티브 매트릭스 타입 액정표시장치는 m×n 개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고, m 개의 데이터 라인들(D1 내지 Dm)과 n개의 게이트라인들(G1 내지 Gn)이 교차되며, 그 교차부에 박막트랜지스터가 형성된다. 이러한, 데이터라인들(D1 내지 Dm)과 게이트 라인들(G1 내지 Gn) 및 박막 트랜지스터는 액정패널(5)의 표시영역(4)에 형성되고, 상술한 게이트 구동부(3)는 표시영역 주변의 비표시 영역에 형성된다. 특히, 도 3은 칩 온 글래스(Chip On Glass) 방식의 액정표시장치를 나타낸 것으로, 액정표시패널(5)의 게이트 라인들(G1 내지 Gn)을 구동하기 위한 게이트 구동부(3)가 액정패널(5)의 비표시영역에 실장된 형태를 나타낸다. 또한, 칩 온 글래스 방식이나 TCP(Tape Carrier Package)를 이용하여 데이터 라인들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(미도시)와 연결된다.
액정표시패널(5)은 두 장의 유리피간 사이에 액정분자들이 주입된다. 이 액정표시패널(5)의 하부 유기기판 상에 형성된 데이터 라인들(D1 내지 Dm)과 게이트 라인들(G1 내지 Gn)은 교차하도록 형성된다. 데이터 라인들(D1 내지 Dm)과 게이트 라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트 라인들(G1 내지 Gn)으로부터의 스캔펄스에 응답하여 데이터 라인들(D1 내지 Dn)을 경유하여 공급되는 데이터 전압을 액정셀(Clc)에 공급하게 된다. 이를 위하여, 박막 트랜지스터의 게이트 전극은 게이트 라인(G1 내지 Gn)에 접속되며, 드레인전극은 데이터라인(D1 내지 Dm) 에 접속된다. 그리고, 박막 트랜지스터의 소스 전극은 액정셀(Clc)의 화소전극에 접속된다. 액정표시패널(5)의 상부 유리기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 그리고 액정표시패널(5)의 상부 유리기판과 하부 유리기판 상에는 광축인 직교하는 편광판이 부착되고 액정과 접하는 내측면 상에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 또한, 액정표시패널(5)의 액정셀(Clc) 각각에는 스트로지 캐패시터(Cst)가 형성된다. 스토리지 캐패시터(Cst)는 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 공통전극라인 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시킨다.
데이터 구동부(6)는 쉬프트 레지스터, 래치, 디지털-아날로그 변환기 및 출력버퍼를 각각 포함하는 다수의 데이터 드라이브 집적회로들로 구성된다. 이 데이터 구동부(6)는 디지털 비디오 데이터를 래치하고 그 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하여 데이터 라인들(D1 내지 Dm)에 공급한다.
게이트 구동부(3)는 도 1 및 도 2를 참조한 설명에서 설명한 바와 같이 액정 패널(5)의 게이트 라인들(G1 내지 Gn)에 게이트 신호를 공급한다.
게이트 구동부(3)의 각 쉬프트 레지스터들(SR1 내지 SRn)에는 클럭신호(CLK1, CLK2)가 공급된다. 이들은 도시하지 않은 타이밍 컨트롤러로부터 공급되어 게이트 신호를 발생하는데 이용된다. 이러한 클럭신호들은 동일한 주기를 가지며, 위상이 다른 신호들이 이용된다. 이를 위해, 도 3에는 2상 클럭을 도시하지 않았지만, 액정표시장치에 따라, 1상 또는 3상 이상의 클럭을 이용하는 경우도 있다. 이러한, 클럭신호들은 액정패널(5)의 비표시영역에 형성된 클럭신호 패드(1)와 클럭신호 라인에 의해 게이트 구동부(3)의 쉬프트레지스터들(SR1 내지 SRn)에 공급된다. 또한, 데이터 구동부(6)도 비표시영역에 형성된 데이터신호 패드(2)에 의해 데이터 라인들(D1 내지 Dm)에 데이터 신호를 공급한다.
이러한, 액정표시장치 특히, 액정패널(5)은 증착, 세정, 식각, 검사 등의 다양한 공정을 수 회에 걸쳐 반복하므로써 완성된다. 액정패널(5)이 완성단계에 이르면, 액정패널(5)의 불량유무를 판별하기 위한 검사과정이 수반된다. 이와같은 검사과정은 액정패널(5)의 게이트라인들(G1 내지 Gn), 데이터 라인들(D1 내지 Dm) 및 액정의 정상동작을 판별하기 위한 검사방법이 필요하다.
게이트라인들(G1 내지 Gn), 데이터 라인들(D1 내지 Dm) 및 화상표시 정상동작 유무를 판단하기 위해서는 데이터라인에 온/오프 신호에 해당하는 데이터 신호와 각 클럭신호라인에 다수의 클럭신호를 입력하여야 하는 번거로움이 있다.
특히, 이러한 검사장치로 MPS(Mass Production System) 장치를 이용하는 방법이 많이 사용되고 있다. MPS 장치를 이용하는 검사 방법은 MPS 장치로부터 데이터 라인과 클럭신호라인에 신호를 인가하고, 일정 블럭단위로 액정의 동작을 관찰할 수 있는 검출기를 액정패널(5)의 상부에 위치시켜 검사를 하는 방법이다. 하지만, 종래의 MPS 장치는 데이터 및 클럭신호를 패널에 공급할 수 있는 단자가 한정되어 있고, 다상의 클럭 및 데이터 신호라인으로 제조된 액정패널의 경우 고가의 MPS 장치를 새로이 개발해야 하는 문제점이 있다. 이 때문에 기존의 MPS 장치를 이용하여 게이트 라인의 정상 구동 여부를 검사할 수 있는 장치 및 방법이 요구되 고 있다.
따라서, 본 발명의 목적은 액정패널의 정상 동작 여부를 용이하게 판별 가능한 액정표시장치의 검사 방법 및 이를 위한 액정 표시 패널을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 공통전극 형성된 상부기판과; 상기 상부기판과 대면하는 하부기판과; 상기 하부기판 상에 형성되 다수의 데이터 라인들과; 상기 데이터 라인들과 교차하도록 상기 하부기판 상에 형성되는 다수의 게이트 라인들과; 상기 데이터 라인들과 상기 게이트 라인들의 교차부에 형성되어 표시영역을 형성하는 다수의 액정셀과; 상기 게이트 라인들에 게이트 신호를 공급하기 위한 게이트 구동부와; 상기 게이트 구동부와 상기 표시영역의 사이에 형성되고, 상기 액정셀 및 상기 게이트 라인들의 정상 동작을 판별하기 위한 테스트 회로부를 구비하는 것을 특징으로 한다.
상기 테스트 회로부는 상기 게이트 라인들과 교차하도록 상기 하부기판 상에 형성되며, 제 1 테스트 신호가 입력되는 제 1 테스트 신호라인과, 상기 1 테스트 신호라인과 평행하게 상기 하부기판 상에 형성되며, 제 2 테스트 신호가 입력되는 제 2 테스트 신호라인과, 상기 제 1 및 제 2 테스트 신호라인과 상기 게이트 신호라인의 교차부에 형성되어, 상기 제 1 테스트 신호에 의해 상기 제 2 테스트 신호 를 상기 게이트 라인들에 공급하기 위한 테스트용 박막 트랜지스터를 구비하는 것을 특징으로 한다.
상기 데이터 라인들, 상기 제 1 및 제 2 테스트 신호라인들은 상기 신호의 입력을 위한 패드를 구비하는 것을 특징으로 한다.
상기 공통전극에 공통전압을 공급하기 위한 공통전극라인을 구비하는 것을 특징으로 한다.
상기 하부기판은 테스트를 위한 상기 신호들을 상기 데이터 라인들, 상기 제 1 및 제 2 테스트 신호라인들에 공급하기 위한 테스트 신호 입력부를 더 구비하는 것을 특징으로 한다.
상기 테스트 신호 입력부는 외부로부터의 상기 신호들이 입력되는 패드부와, 상기 데이터 라인들, 상기 제 1 및 제 2 테스트 신호라인라인의 패드와 상기 패드부를 연결위한 링크를 구비하는 것을 특징으로 한다.
상기 패드부는 상기 제 1 테스트 신호가 입력되는 제 1 패드와, 상기 제 2 테스트 신호가 입력되는 제 2 패드와, 상기 데이터 신호가 입력되는 제 3 및 제 4 패드와, 상기 공통전압이 입력되는 제 5 패드를 구비하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 검사방법은 다수의 데이터 라인들, 다수의 게이트 라인들 및 상기 라인들의 교차부에 형성되는 액정셀에 의해 표시영역을 형성하는 액정표시패널의 검사방법에 있어서, 상기 표시영역의 주변에 액정표시패널의 검사를 위한 테스트 회로부를 형성하는 단계와; 외부 검사장치로부터의 테스트 신호를 입력받기 위한 테스트 신호 입력부를 형성하는 단계와; 상기 데이터 라인 들, 상기 게이트 라인들 및 상기 테스트 회로부에 테스트를 위한 신호를 공급하는 단계와; 상기 테스트의 종료후 상기 테스트 신호 입력부를 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 특징 및 효과들은 첨부도면을 참조한 실시예에 대한 설명을 통해 명백하게 드러나게 될 것이다.
이하 도 4 내지 도 5를 참조하여 본 발명의 실시예에 대해 상세히 설명하기로 한다.
도 4는 본 발명에 따른 검사방법의 적용을 위한 액정패널을 나타낸 것으로 3상 클럭을 이용하여 동작하는 게이트 구동부를 구비하는 액정패널의 예를 들어 본 발명의 실시예에 대해 설명하기로 한다.
도 4를 참조하면, 본 발명의 실시예에 따른 액정표시장치의 검사를 위한 액정표시패널은 상부 및 하부기판으로 이루어진 액정표시패널(29) 상에 형성되는 게이트 구동부(23), 화소 어레이부(36), 테스트 어레이부(38), 테스트 신호 입력부(39)로 구성된다. 또한, 도시되지 않은 데이터 구동부를 구비한다.
화소 어레이부(36)는 액정표시패널(29)의 표시영역에 형성되어 배경광에 의해 화상을 표시하게 된다. 이 화소 어레이부(36)는 m×n 개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고, m 개의 데이터 라인들(D1 내지 Dm)과 n개의 게이트라인들(G1 내지 Gn)이 교차되며, 그 교차부에 박막트랜지스터(TFT)가 하나 이상 형성된다. 그리고, 화소 어레이부(36)를 포함하는 부분의 상하부 유리기판 사이에는 액정분자들이 주입된다. 데이터 라인들(D1 내지 Dm)과 게이트 라인들(G1 내지 Gn)의 교차부에 형성된 박막트랜지스터(TFT)는 게이트 라인들(G1 내지 Gn)으로부터의 스캔펄스에 응답하여 데이터 라인들(D1 내지 Dn)을 경유하여 공급되는 데이터 전압을 액정셀(Clc)에 공급하게 된다. 이를 위하여, 박막 트랜지스터의 게이트 전극은 게이트 라인(G1 내지 Gn)에 접속되며, 드레인전극은 데이터라인(D1 내지 Dm)에 접속된다. 그리고, 박막 트랜지스터의 소스 전극은 액정셀(Clc)의 화소전극에 접속된다. 액정표시패널(29)의 상부 유리기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 그리고 액정표시패널(29)의 상부 유리기판과 하부 유리기판 상에는 광축인 직교하는 편광판이 부착되고 액정과 접하는 내측면 상에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 또한, 액정셀(Clc) 각각에는 스트로지 캐패시터(Cst)가 형성된다. 스토리지 캐패시터(Cst)는 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 공통전극라인 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시킨다.
하부기판 상에 형성되는 화소 어레이부(36)를 제외한 부분 즉, 비표시영역에는 게이트 구동부(23), 테스트 어레이부(38) 및 테스트 신호 입력부(39)가 형성된다. 아울러, 이 비표시 영역에는 데이터 라인들(D1 내지 Dm)과 접속되어 외부의 신호를 데이터 라인들(D1 내지 Dm)에 제공하기 위한 데이터 패드(27)와, 공통전극에 공통 전압을 공급하기 위한 공통전극 패드(28)가 형성된다.
게이트 구동부(23)는 쉬프트 레지스터, 레벨 쉬프터를 포함하는 회로로 구성된 다수의 스테이지들(SR1 내지 SRn)이 형성된다. 게이트 구동부(23)는 클럭신호 공급원으로부터의 클럭신호(CLK1 내지 CLK3)를 공급하기 위한 클럭신호 라인(C1 내 지 C3), 게이트 신호를 공급하기 위한 다수의 스테이지들(SR1 내지 SRn)을 구비한다.
클럭신호라인(C1 내지 C3)은 다수의 라인으로 구성되며 스테이지들(SR1 내지 SRn)의 일측에 형성된다. 이 클럭신호라인들은 도시하지 않은 클럭신호 발생원 예를 들어 타이밍 컨트롤러로부터 공급되는 클럭신호(CLK1 내지 CLK3)를 스테이지들(SR1 내지 SRn)에 제공한다.
각 스테이지들(SR1 내지 SRn)은 클럭신호(C1 내지 C3)에 동기하여 1 라인분씩의 액정셀(Clc)을 선택하기 위한 게이트 신호를 게이트 라인들(G1 내지 Gn)에 제공한다. 이를 위해, 각 스테이지들(SR1 내지 SRn)은 클럭신호 라인(C1 내지 C3), 게이트 라인들(G1 내지 Gn)과 접속된다. 제일 첫 스테이지(SR1)에는 게이트 신호를 발생하기 위한 스타트펄스(Start)가 공급되며, 각 스테이지(SR1 내지 SRn)의 출력단은 후단 스테이지의 입력단과 접속된다. 이에 의해, 전단 스테이지의 출력은 후단 스테이지의 스타트 펄스로 이용된다.
각 스테이지들(SR1 내지 SRn)에는 도시하지 않은 타이밍 컨트롤러로부터 공급되어 게이트 신호를 발생하는데 이용되는 클럭신호(CLK1, CLK2, CLK3)가 공급된다. 이 클럭신호들(CLK1 내지 CLK3)은 클럭신호라인(C1 내지 C3)에 의해 게이트 구동부(23)의 각 스테이지(SR1 내지 SR3)에 입력된다. 또한, 클럭신호라인(C1 내지 C3)의 종단에는 클럭신호패드(21)가 형성되어 타이밍 컨트롤러로부터의 클럭신호들(CLK1 내지 CLK3)이 공급된다. 이러한 클럭신호들(CLK1 내지 CLK3)에 의해 게이트 구동부(23)의 각 스테이지들(23)은 게이트 신호를 발생하여 게이트 라인들(G1 내지 Gn)에 공급한다. 이를 위해, 각 스테이지들(23)의 일단은 게이트 라인들(G1 내지 Gn)과 각각 접속된다.
테스트 어레이부(38)는 게이트 라인들(G1 내지 Gn)과 교차하도록 서로 수평한 방향으로 형성되는 한 쌍의 테스트 신호라인(29)과, 교차부에 형성되는 테스트 박막 트랜지스터(T-TFT), 외부의 테스트 신호를 테스트 신호라인쌍에 공급하기 위한 테스트 패드(25)를 구비한다. 테스트 신호라인쌍(29)과의 교차부에 형성되는 테스트 박막 트랜지스터(T-TFT)의 게이트 전극은 제 1 테스트 신호라인(29a)에 접속되고, 소스 전극은 제 2 테스트 신호라인(29b)에 접속되며, 드레인 전극은 게이트 라인(G1 내지 Gn)에 접속된다. 이 테스트 박막트랜지스터(T-TFT)는 제 1 테스트 신호라인(29a)으로부터의 제 1 테스트 신호에 응답하여, 제 2 테스트 신호라인(29b)로부터의 제 2 테스트 신호를 게이트라인에 공급한다. 아울러, 테스트 신호라인(29)의 종단에는 외부로부터의 테스트 신호를 테스트 신호라인쌍(29)에 제공하기 위한 테스트 패드(25)가 형성된다.
한편, 액정표시패널(29)에 형성되는 패드들과 테스트 신호 입력부(39)의 사이에는 액정표시패널(29)의 테스트 후에 절단되는 절단부(30)가 형성된다. 이 절단부(30)는 하부기판의 일부가 신장된 형태로 제공되는 것이 바람직하며, 검사 후 스크라이빙 공정 및 브레이킹 공정에 의해 액정표시패널(29)로부터 제거된다. 이 절단부(30)의 일부분에는 액정표시패널(29)을 테스트하기 위한 신호의 입력을 위해 테스트 신호 입력부(39)가 형성된다.
테스트 신호 입력부(39)는 액정표시패널(29)의 테스트시 테스트 장비로부터 입력되는 신호를 액정표시패널(29)의 각부에 제공한다. 이를 위해, 테스트 장비로부터의 제 1 테스트 신호가 입력되는 제 1 테스트 신호 입력 패드(31a), 제 2 테스트 신호가 입력되는 제 2 테스트 신호 입력 패드(31b), 제 1 데이터 신호가 입력되는 제 1 데이터 신호 입력 패드(32a), 제 2 데이터 신호가 입력되는 제 2 데이터 신호 입력 패드(32b), 공통전압이 입력되는 공통전압 입력 패드(33)를 구비한다. 또한, 이 입력 패드부(34)와 테스트 패드(25), 데이터 패드(27) 및 공통전극 패드(28)를 연결하기 위한 링크(35)가 형성된다.
이 테스트 신호 입력부(39)의 제 1 테스트 신호 입력 패드(31a)는 링크(35)에 의해 제 1 테스트 신호라인(29a)의 테스트 패드(25)에 연결되고, 제 2 테스트 신호 입력 패드(31b)는 링크(35)에 의해 제 2 테스트 신호라인(29b)의 테스트 패드(25)에 연결된다. 마찬가지로, 제 1 데이터 신호 입력 패드(32a)는 일군의 데이터 패드(27)에 접속되고, 제 2 데이터 신호 입력 패드(32b)는 나머지 일군의 데이터 패드(27)에 접속된다. 또한, 공통전압 입력 패드(33)는 공통전극 패드(28)에 접속된다. 이를 통해 테스트 신호 입력부(39)는 액정표시패널(29)의 검사를 위한 제 1 및 제 2 테스트신호, 데이터 신호 및 공통전압을 액정표시패널(29)에 공급할 수 있다.
여기서, 데이터 신호 입력 패드(32)와 데이터 패드(27)의 연결 방법을 간단히 설명하면, 데이터 패드(27)를 두개의 군으로 나누어 각각의 데이터 패드군(27)과 제 제 1 데이터 신호 입력 패드(32a) 및 제 2 데이터 신호 입력 패드(32b)와 연결하는 가능하다. 예를 들어, 데이터 라인들(D1 내지 Dm)을 홀수 행 및 짝수 행으 로 나누어 홀수 데이터 라인들(D1, D3... ) 또는 홀수 데이터 패드(27)들은 제 1 데이터 신호 입력 패드(32a)와 연결하고, 짝수 행의 데이터 라인들(D2, D4...) 또는 짝수 데이터 패드(27)들은 제 2 데이터 신호 입력 패드(32b)와 연결한다. 또는 좌반부 및 우반부로 대략 절반씩의 데이터 라인들(D1 내지 Dm/2, D(m/2)+1 내지 Dm)로 구분하여, 좌반부의 데이터 라인들(D1 내지 Dm/2)과 연결되는 패드(27)들은 제 1 데이터 신호 입력 패드(32a)와 연결하고, 우반부의 데이터 라인들(D(m/2)+1 내지 Dm)과 연결되는 패드들(27)은 제 2 데이터 신호 입력 패드(32b)와 연결한다.
도 5는 액정표시패널의 검사를 위한 검사 장치와 액정표시패널을 간략하게 나타낸 도면이다.
도 5를 참조하면, 검사 공정을 수행하기 위해 액정표시패널(29)은 검사장치 예를 들어 MPS 장치에 로봇 암 등에 의해 로딩 된다. MPS 장치(40)의 검사 선반에 액정표시패널(29)이 로딩되면, 액정표시패널(29)은 MPS 장치(40)의 고정 클립에 의해 고정된다. 그리고, 액정표시패널(29)의 테스트 신호 입력부(39)에는 검사장치의 검사용 지그(44)가 고정된다.
검사용 지그(44)에는 테스트 신호 입력부(39)의 패드부(34)와 접촉되어, 액정표시패널(29)의 테스트를 위한 각각의 신호 즉, 제 1 및 제 2 테스트 신호, 제 1 및 제 2 데이터 신호 및 공통전압을 공급하는 신호 라인이 구비된다.
이와 같은 방법으로 액정표시패널(29)이 검사장치(40)의 선반에 고정되면, 검사를 위한 신호를 입력함과 동시에 검출기(42)를 통해 액정표시패널(29)의 이상 유무를 판별한다. 여기서, 검출기(42)는 유관검사를 위한 장치로, 상부에 소정전압이 인가되는 기준전극(42b)과, 액정표시패널(29)의 동작을 확인하기 위해 액정이 채워지고 기준전극(42b)과 액정패널(29)의 사이에 다면체 형태의 구조물(42a)로 구성된다. 이 검출기(42)는 액정표시패널(29)과 약간의 간격을 두고 이격되며, 검사자는 검출기(42)를 이동하여 액정표시패널(29)의 정상 동작 유무를 판별하게 된다.
표 1은 테스트 신호라인에 인가되는 테스트 신호의 논리값과 이에 따른 게이트 라인의 전압 레벨을 나타낸 표이다.
구분 제 1 테스트신호 제 2 테스트 신호 게이트라인
전압 H H H
H L L
L L X
L L X
표 1, 도 4 및 도 5를 결부하여, 본 발명의 액정표시패널(29)의 검사방법을 설명하기로 한다.
검사장치(40)에 액정표시패널(29)이 로딩되면, 상술한 바와 같이 고정용 클립 및 신호 입력을 위한 지그(44)에 의해 액정표시패널(29)이 고정된다. 이때, 제 1 및 제 2 신호라인에는 각각 고전위 테스트 신호 전압이 지그(44)와 테스트 신호 입력부(39)를 통해 인가되어 테스트 박막 트랜지스터(T-TFT)가 턴온된다. 즉, 제 1 테스트 신호라인(29a)에 인가된 고전위 테스트 신호 전압에 의해 테스트 박막 트랜지스터(T-TFT)가 턴온되어, 제 2 테스트 신호라인(29b)에 인가된 고전위의 제 2 테스트 신호 전압이 게이트 라인(G1 내지 Gn)에 인가된다. 한편, 데이터 라인(D1 내지 Dm)에는 지그(44) 및 테스트 신호 입력부(39)를 경유하여 데이터 신호가 입력된다. 이때, 인가되는 데이터 신호는 액정셀(Clc) 및 게이트 라인(G1 내지 Gn)의 구동을 확인하기 쉽게 하기 위해 일정 레벨로 유지되는 신호가 인가되는 것이 바람직하다.
또한, 검사가 끝나고 난 이후에는 액정표시패널(29)의 안정적인 동작을 위해 제 1 및 제 2 테스트 신호 라인에는 저전위 신호 전압을 인가하거나 접지 전압원과 연결한다. 이를 통해, 테트스 박막 트랜지스터(T-TFT)가 턴온되지 않도록 보장하여, 정상적인 동작을 보장할 수 있게 된다.
도 6은 검사공정 이후의 액정표시패널(29)을 나타낸 도면이다.
도 6을 참조하면, 검사공정이 종료되면 절단부(30)는 스크라이빙 공정 및 브레이킹 공정에 의해 제거된다. 절단부(30)가 제거된 부분에는 데이터 구동부(46)와 액정표시패널(29)을 연결하기 위한 테이프 캐리어 패키지(Tape Carrier Package : TCP) 또는 플렉서블 프린티드 케이블(Flexible Printed Cable : FPC)이 형성된다. 플렉서블 프린티드 케이블의 일단은 액정표시패널(29)의 패드(21, 25, 27, 28)에, 타단은 데이터 구동부(46)에 접속되어, 데이터 구동부(46)와 액정표시패널(29)을 전기적으로 연결한다. 또한, 클럭신호패드(21)는 테이프 캐리어 패키지 또는 플렉서블 프린티드 케이블에 의해 타이밍 컨트롤러(47)과 전기적으로 접속된다.
상술한 바와 같이, 본 발명의 액정표시장치의 검사 방법 및 이를 위한 액정 표시 패널은 액정표시패널의 일부에 간단한 회로를 구성함으로서 기존에 사용하던 검사장치를 변경하거나 새로 제작하지 않아도 액정표시패널의 검사가 가능하다. 또한, 본 발명의 액정표시장치의 검사 방법 및 이를 위한 액정표시패널은 검사를 위해 구성된 테스트 회로부를 접지전압원과 연결하거나 저전위 전압을 공급하여 액정표시 패널의 정상적인 동작을 저해하지 않게 된다. 아울러, 본 발명에 따른 액정표시장치의 검사 방법 및 이를 위한 액정표시패널은 검사장치의 교체 및 신규제작을 하지 않아도 되므로 액정표시장치의 생산을 위한 시간과 비용이 절약되는 장점이 있다.
이상 설명한 내용을 통해, 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서에 기재된 발명의 상세한 설명에 의해 한정되는 것이 아니라 특허청구의 범위에 의해 정해져야만 할 것이다.

Claims (8)

  1. 공통전극 형성된 상부기판과;
    상기 상부기판과 대면하는 하부기판과;
    상기 하부기판 상에 형성되 다수의 데이터 라인들과;
    상기 데이터 라인들과 교차하도록 상기 하부기판 상에 형성되는 다수의 게이트 라인들과;
    상기 데이터 라인들과 상기 게이트 라인들의 교차부에 형성되어 표시영역을 형성하는 다수의 액정셀과;
    상기 게이트 라인들에 게이트 신호를 공급하기 위한 게이트 구동부와;
    상기 게이트 구동부와 상기 표시영역의 사이에 형성되고, 상기 액정셀 및 상기 게이트 라인들의 정상 동작을 판별하기 위한 테스트 회로부를 구비하는 것을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서,
    상기 테스트 회로부는
    상기 게이트 라인들과 교차하도록 상기 하부기판 상에 형성되며, 제 1 테스트 신호가 입력되는 제 1 테스트 신호라인과,
    상기 1 테스트 신호라인과 평행하게 상기 하부기판 상에 형성되며, 제 2 테스트 신호가 입력되는 제 2 테스트 신호라인과,
    상기 제 1 및 제 2 테스트 신호라인과 상기 게이트 신호라인의 교차부에 형성되어, 상기 제 1 테스트 신호에 의해 상기 제 2 테스트 신호를 상기 게이트 라인들에 공급하기 위한 테스트용 박막 트랜지스터를 구비하는 것을 특징으로 하는 액정표시패널.
  3. 제 2 항에 있어서,
    상기 데이터 라인들, 상기 제 1 및 제 2 테스트 신호라인들은 상기 신호의 입력을 위한 패드를 구비하는 것을 특징으로 하는 액정표시패널.
  4. 제 1 항에 있어서,
    상기 공통전극에 공통전압을 공급하기 위한 공통전극라인을 구비하는 것을 특징으로 하는 액정표시패널.
  5. 제 3 항에 있어서,
    상기 하부기판은
    테스트를 위한 상기 신호들을 상기 데이터 라인들, 상기 제 1 및 제 2 테스트 신호라인들에 공급하기 위한 테스트 신호 입력부를 더 구비하는 것을 특징으로 하는 액정표시패널.
  6. 제 5 항에 있어서,
    상기 테스트 신호 입력부는 외부로부터의 상기 신호들이 입력되는 패드부와,
    상기 데이터 라인들, 상기 제 1 및 제 2 테스트 신호라인라인의 패드와 상기 패드부를 연결위한 링크를 구비하는 것을 특징으로 하는 액정표시패널.
  7. 제 6 항에 있어서,
    상기 패드부는
    상기 제 1 테스트 신호가 입력되는 제 1 패드와,
    상기 제 2 테스트 신호가 입력되는 제 2 패드와,
    상기 데이터 신호가 입력되는 제 3 및 제 4 패드와,
    상기 공통전압이 입력되는 제 5 패드를 구비하는 것을 특징으로 하는 액정표시패널.
  8. 다수의 데이터 라인들, 다수의 게이트 라인들 및 상기 라인들의 교차부에 형성되는 액정셀에 의해 표시영역을 형성하는 액정표시패널의 검사방법에 있어서,
    상기 표시영역의 주변에 액정표시패널의 검사를 위한 테스트 회로부를 형성하는 단계와;
    외부 검사장치로부터의 테스트 신호를 입력받기 위한 테스트 신호 입력부를 형성하는 단계와;
    상기 데이터 라인들, 상기 게이트 라인들 및 상기 테스트 회로부에 테스트를 위한 신호를 공급하는 단계와;
    상기 테스트의 종료후 상기 테스트 신호 입력부를 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 검사방법.
KR1020050025339A 2005-03-28 2005-03-28 액정표시장치의 검사 방법 및 이를 위한 액정 표시 패널 KR101172047B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050025339A KR101172047B1 (ko) 2005-03-28 2005-03-28 액정표시장치의 검사 방법 및 이를 위한 액정 표시 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050025339A KR101172047B1 (ko) 2005-03-28 2005-03-28 액정표시장치의 검사 방법 및 이를 위한 액정 표시 패널

Publications (2)

Publication Number Publication Date
KR20060103590A true KR20060103590A (ko) 2006-10-04
KR101172047B1 KR101172047B1 (ko) 2012-08-08

Family

ID=37623480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050025339A KR101172047B1 (ko) 2005-03-28 2005-03-28 액정표시장치의 검사 방법 및 이를 위한 액정 표시 패널

Country Status (1)

Country Link
KR (1) KR101172047B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110030882A (ko) * 2009-09-18 2011-03-24 엘지디스플레이 주식회사 액정표시장치
KR20120020799A (ko) * 2010-08-31 2012-03-08 엘지디스플레이 주식회사 게이트펄스 측정용 패드를 포함한 표시장치와, 그 패드를 이용한 게이트펄스 측정 방법
CN103165056A (zh) * 2011-12-19 2013-06-19 三星显示有限公司 有机发光显示装置
KR101502366B1 (ko) * 2007-06-12 2015-03-16 엘지디스플레이 주식회사 액정 표시 장치 및 그 검사 방법
CN105513529A (zh) * 2016-02-23 2016-04-20 深圳市华星光电技术有限公司 一种显示面板的驱动电路及其品质测试方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502366B1 (ko) * 2007-06-12 2015-03-16 엘지디스플레이 주식회사 액정 표시 장치 및 그 검사 방법
KR20110030882A (ko) * 2009-09-18 2011-03-24 엘지디스플레이 주식회사 액정표시장치
KR20120020799A (ko) * 2010-08-31 2012-03-08 엘지디스플레이 주식회사 게이트펄스 측정용 패드를 포함한 표시장치와, 그 패드를 이용한 게이트펄스 측정 방법
CN103165056A (zh) * 2011-12-19 2013-06-19 三星显示有限公司 有机发光显示装置
US9142163B2 (en) 2011-12-19 2015-09-22 Samsung Display Co., Ltd. Organic light emitting display device
CN105513529A (zh) * 2016-02-23 2016-04-20 深圳市华星光电技术有限公司 一种显示面板的驱动电路及其品质测试方法
WO2017143741A1 (zh) * 2016-02-23 2017-08-31 深圳市华星光电技术有限公司 一种显示面板的驱动电路及其品质测试方法
US10026345B2 (en) 2016-02-23 2018-07-17 Shenzhen China Star Optoelectronics Technology Co., Ltd. Driving circuit of display panel and the quality test method thereof

Also Published As

Publication number Publication date
KR101172047B1 (ko) 2012-08-08

Similar Documents

Publication Publication Date Title
US7425942B2 (en) Liquid crystal display apparatus and driving method thereof
JP4700592B2 (ja) ゲート駆動回路と、そのリペア方法及びそれを用いる液晶表示装置
KR100389605B1 (ko) 액티브 매트릭스 표시 장치 및 그 액티브 매트릭스 표시장치의 검사 방법
US7288955B2 (en) Panel and test method for display device
KR101137885B1 (ko) 액정표시장치와 그 검사방법
KR100455437B1 (ko) 유리기판의 효율이 향상된 액정표시소자
US20120086682A1 (en) Driving apparatus and driving method
JP2009516174A (ja) 集積ドライバｉｃを有するｔｆｔ−ｌｃｄの検査用ショートバーおよび高周波クロック信号を用いたアレイ試験
US20100259512A1 (en) Pixel array structure, flat display panel and method for driving flat display panel thereof
KR101351381B1 (ko) 액정표시장치와 그 구동방법
JP2016218216A (ja) 表示パネル
KR101172047B1 (ko) 액정표시장치의 검사 방법 및 이를 위한 액정 표시 패널
US9412325B2 (en) Array substrate and driving method thereof
KR20120041043A (ko) 게이트 구동부 및 이를 포함하는 액정표시장치
KR101616695B1 (ko) 평판 표시장치 및 그의 테스트 방법
US7304627B2 (en) Aligning method under electric field of ferroelectric liquid crystal and liquid crystal display using the same
KR101192050B1 (ko) 평판표시장치의 검사방법 및 장치
KR20060076480A (ko) 액정 표시장치의 구동장치
KR20150034373A (ko) 점등 검사 장치 및 방법
KR101084864B1 (ko) 액정표시장치
KR20080086126A (ko) 액정표시장치와, 이의 검사공정을 포함하는 액정표시장치의제조방법
KR101074410B1 (ko) 평판 표시장치와 그의 검사방법
KR101182321B1 (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
CN111883076A (zh) 阵列基板驱动电路、显示模组及显示设备
KR20060122461A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 6