KR20060102284A - 터치 패널 - Google Patents

터치 패널 Download PDF

Info

Publication number
KR20060102284A
KR20060102284A KR1020060025490A KR20060025490A KR20060102284A KR 20060102284 A KR20060102284 A KR 20060102284A KR 1020060025490 A KR1020060025490 A KR 1020060025490A KR 20060025490 A KR20060025490 A KR 20060025490A KR 20060102284 A KR20060102284 A KR 20060102284A
Authority
KR
South Korea
Prior art keywords
film
layer
transparent
range
thickness
Prior art date
Application number
KR1020060025490A
Other languages
English (en)
Other versions
KR101124076B1 (ko
Inventor
야스노리 타니나카
에츠오 오기노
Original Assignee
닛뽄 시트 글래스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽄 시트 글래스 가부시끼가이샤 filed Critical 닛뽄 시트 글래스 가부시끼가이샤
Publication of KR20060102284A publication Critical patent/KR20060102284A/ko
Application granted granted Critical
Publication of KR101124076B1 publication Critical patent/KR101124076B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Laminated Bodies (AREA)
  • Position Input By Displaying (AREA)

Abstract

본 발명의 터치 패널은 한 표면에 투명 도전막이 마련된 제 1의 투명 기판과; 한 표면에 투명 도전막이 마련된 제 2의 투명 기판; 및 상기 두 대향 기판 사이의 간격을 조절하기 위한 지지 부재를 포함하고, 상기 제 1의 기판과 상기 제 2의 기판은 상기 투명 도전막이 서로 대향하도록 서로 평행하게 고정되고, 상기 제 1 및 제 2의 투명 기판 중 적어도 하나의 표면과 대응하는 투명 도전막 사이에 제 1의 4층의 투명 유전체막이 형성되고, 상기 투명 도전막이 형성된 표면에 대향하는 표면에 제 2의 4층의 투명 유전체막이 형성된다.
터치 패널

Description

터치 패널{TOUCH PANEL}
도 1은 본 발명에 따른 터치 패널의 개략 단면도.
도 2는 본 발명에 따른 유전체막의 구성을 도시하는 도면.
도 3은 본 발명의 실시예에 따른 투명 도전막을 갖는 기판의 투과율 특성을 도시하는 도면.
도 4는 본 발명의 비교예에 따른 투명 도전막을 갖는 기판의 투과율 특성을 도시하는 도면.
도 5는 종래의 터치 패널의 개략 단면도.
발명의 분야
본 발명은 여러 전자기기에 입력 장치로 사용되는 터치 패널에 관한 것이다.
종래 기술
소위 터치 패널은 투명 도전막을 갖는 갖는 기판을 서로 대향시키는 것에 의해 제공되며, 펜 또는 손가락으로 국부적으로 누르는 것에 의해 기판 중 하나가 휘게 될 때, 투명 도전막을 서로 접촉시키는 것에 의해, 전자 스위치의 접촉 포인트 로서 기능한다.
도 5는 종래의 터치 패널(110)의 구성을 도시하는 개략 단면도를 도시한다. 제 1의 투명 도전막(142)은 제 1의 투명 기판(120)의 표면 상에 마련된다. 제 2의 투명 기판(122)은 제 1의 투명 기판(120)과 평행하게 되도록 고정된다. 제 1 및 제 2의 투명 기판(120, 122) 사이에 절연 스페이서(150)가 삽입되어 소정의 간격으로 서로 분리된다. 제 2의 투명 도전막(144)은 제 1의 기판(120)과 마주하는 제 2의 투명 기판(122)의 표면 상에 형성된다. 소다석회 유리가 투명 기판으로 사용되는 경우, 보통, 알칼리 이온의 용해를 방지하기 위해서 투명 기판과 투명 도전막 사이에 SiO2 등을 삽입한다(도시되지 않음).
제 2의 투명 기판(122)의 표면 상의 소정의 위치가 손가락 또는 펜으로 눌리는 경우, 두께가 얇은 제 2의 투명 기판(122)은 휘게 되고, 투명 도전막(142, 144) 사이에 전기적 접촉이 발생하게 된다. 이 때, 투명 도전막(142) 상에 도트 스페이서(170)를 마련함으로써, 제 2의 투명 기판(142)이 눌려진 소정의 위치에서만 접촉이 이루어진다. 한편, 회로 패턴은 스페이서(150) 상에 형성되어 투명 도전막(142) 또는 투명 도전막(144)과 접촉하게 되며, 이것은 연성 회로 기판(160)과 연결된다. 투명 도전막(142, 144) 사이의 접촉 또는 비접촉 상태는 연성 회로 기판(160) 상의 배선을 통한 외부 회로로의 신호로서 취해진다.
이러한 터치 패널에 있어서, 투명 기판의 외부로 제공되는 문자 또는 그림의 디스플레이는 투명 도전막을 통해 시각적으로 인지되고, 소정의 위치를 누르는 것 에 의해 신호가 입력된다.
높은 투과율을 얻기 위한 한 방법으로서, 투명 도전막의 두께를 감소하는 방법이 있다. 그러나, 두께가 10㎚ 이하가 되면, 막의 저항에서의 안정성과 균일성이 저하된다. 따라서, 막 두께를 감소하는 것에 의해 높은 투과율을 얻는 데는 한계가 있다. 이러한 문제점을 해결하기 위해서, 예를 들면, JP H07-242442A는 기판 상에 투명 유전체 재료로 이루어지는 고굴절율층과 저굴절율층을 형성하고, 이들 층 위에 투명 도전막을 형성하는 것에 의해 투과율을 향상시키는 기술을 개시하고 있다.
그러나, 기판 상에 유전체 재료로 이루어지는 고굴절율층과 저굴절율층 및 투명 도전막이 순차적으로 형성되는 방법에 있어서, 투과율 곡선에서 가시 영역에 큰 피크가 형성된다. 결과적으로, 터치 패널을 구성하는 층을 통과하는 빛이 변색되기 때문에 칼라 디스플레이용으로 이러한 터치 패널이 활용되면 칼라 톤이 변경된다는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것이다. 본 발명의 목적은 높은 투과율이 달성되고 터치 패널을 통과하는 빛의 색이 무색인 터치 패널을 제공하는 것이며, 특히 높은 가시성을 갖는 칼라 디스플레이 터치 패널을 제공하는 것이다.
상기 문제점을 해결하기 위해, 본 발명은 다음의 구성을 제공한다. 본 발명의 터치 패널은 다음과 같은 기본적인 구성을 갖는다.
한 표면에 투명 도전막이 마련된 제 1의 투명 기판과 한 표면에 투명 도전막 이 마련된 제 2의 투명 기판은, 투명 도전막을 서로 대향하도록 하여 서로 평행하게 고정된다. 상기 제 1의 투명 기판의 표면 중 상기 투명 도전막이 마련된 표면에 대향하는 표면이 펜 또는 손가락으로 국소적으로 눌려질 때, 제 1 및 제 2의 투명 기판의 투명 도전막은 서로 전기적으로 접촉하게 된다. 상기 두 대향 기판 사이의 간격을 조절하기 위한 지지 부재가 소정의 위치에 마련되어 상기 동작을 실현하게 된다.
이러한 터치 패널에 있어서, 상기 제 1 및 제 2의 투명 기판 중 적어도 하나의 기판에서, 투명 도전막이 마련된 측의 기판 표면과 투명 도전막 사이에 제 1의 4층의 투명 유전체막이 형성되고, 이 투명 기판에서 투명 도전막이 형성된 표면에 대향하는 표면에 제 2의 4층의 투명 유전체막이 형성된다.
이와 같이, 투명 기판 중 적어도 하나에서, 이 투명 기판의 대향 표면에 4층의 투명 유전체막을 형성하는 것에 의해, 아주 높은 투과율이 얻어지고 통과하는 광의 색이 무색이 되는 터치 패널이 마련될 수 있다. 특히, 높은 가시성을 갖는 칼라 디스플레이 터치 패널이 마련될 수 있다.
또한, 상기 기본 구조에서, 이 투명 기판의 굴절율은 1.45 내지 1.70의 범위에 있고, 상기 투명 기판의 측에서부터 계수하여 상기 제 1 및 제 2의 투명 유전체막의 제 1의 층과 제 3의 층의 굴절율은 1.6 내지 2.5의 범위에 있으며, 제 2의 층과 제 4의 층의 굴절율은 1.35 내지 1.5의 범위에 있으며, 상기 투명 도전막의 굴절율은 1.7 내지 2.2의 범위에 있다. 상기 제 1 및 제 2의 투명 유전체막에서 상기 제 1의 층 및 제 3의 층의 굴절율은 상기 투명 기판, 상기 제 2의 층 및 상기 제 4 의 층의 굴절율보다 더 높도록 선택되고, 상기 투명 도전막의 굴절율은 상기 제 4의 층의 굴절율보다 높도록 선택된다. 상기 제 1 및 제 2의 투명 유전체막의 상기 제 1의 층의 막 두께는 7 내지 45㎚의 범위에 있고, 상기 제 2의 층의 막 두께는 10 내지 63㎚의 범위에 있고, 상기 제 3의 층의 막 두께는 9 내지 125㎚의 범위에 있고, 상기 제 4의 층의 막 두께는 20 내지 130㎚의 범위에 있으며, 상기 투명 도전막의 막 두께는 10 내지 30㎚의 범위에 있다.
구체적으로는, 상기 제 2의 투명 유전체막에서 상기 제 1의 층의 막 두께는 7 내지 18㎚의 범위에 있고, 상기 제 2의 층의 막 두께는 37 내지 63㎚의 범위에 있고, 상기 제 3의 층의 막 두께는 9 내지 23㎚의 범위에 있고, 상기 제 4의 층의 막 두께는 81 내지 130㎚의 범위에 있는 것이 바람직하다.
또한, 제 2의 투명 유전체막과 조합하여 기능하는 상기 제 1의 투명 유전체막에서, 상기 제 1의 층의 막 두께는 10 내지 18㎚의 범위에 있고, 상기 제 2의 층의 막 두께는 21 내지 35㎚의 범위에 있고, 상기 제 3의 층의 막 두께는 96 내지 119㎚의 범위에 있고, 상기 제 4의 층의 막 두께는 33 내지 51㎚의 범위에 있는 것이 바람직하다.
또한, 상기 제 1의 투명 유전체막에서 상기 제 1의 층의 막 두께는 10 내지 18㎚의 범위에 있고, 상기 제 2의 층의 막 두께는 37 내지 56㎚의 범위에 있고, 상기 제 3의 층의 막 두께는 14 내지 25㎚의 범위에 있고, 상기 제 4의 층의 막 두께는 56 내지 85㎚의 범위에 있는 것이 바람직하다.
즉, 기판의 한 표면 상에 고굴절율층, 저굴절율층, 고굴절율층, 저굴절율층 및 투명 도전막을 순차적으로 형성하고, 또한 그 기판의 다른 표면 상에 고굴절율층, 저굴절율층, 고굴절율층 및 저굴절율층을 순차적으로 형성하는 것에 의해, 아주 높은 투과율이 얻어지고 통과시 광의 색이 무색이 되는 터치 패널이 마련될 수 있다.
상기 설명된 적층막을 갖는 터치 패널에 있어서, 양 표면에 상기 투명 유전체막이 적층된 상기 투명 기판을 통해 투과되는 2도의 뷰앵글을 갖는 광(C)에 대해 얻어진 색지수 a*값과 b*값은 일본공업규격(JIS Z 8729)에 의해 제공되는 L*a*b*의 색 표현 시스템에 따른 실체색의 표시 방법에 기초하여 -1 내지 +1의 범위 내에 있는 것이 바람직하다.
색지수를 상기 범위로 설정하는 것에 의해, 터치 패널을 통과할 때의 광의 색은 무색이 될 수 있다.
또한, 양 표면에 상기 투명 유전체막이 적층된 상기 투명 기판에 대한 400 내지 650㎚의 파장 범위를 갖는 광의 평균 투과율은 95% 이상인 것이 바람직하다.
양호한 실시예의 상세한 설명
이하, 본 발명을 상세히 설명한다.
도 1은 본 발명에 따른 터치 패널(10)의 실시예를 도시하는 개략 단면도이다. 제 1의 4층의 투명 유전체막과 제 1의 투명 도전막(ITO막)으로 구성된 적층막(30)은 소다석회 유리로 이루어진 제 1의 투명 기판(20)의 한 면 상에 제공된다. 4층의 투명 도전막으로 구성된 다른 적층막(31)이 기판(20)의 상기 한 면과 반대의 면에 제공된다.
역시 소다석회 유리로 만들어진 제 2의 투명 기판(22)이 상기 기판(20)과 평행하게 부착된다. 제 1 및 제 2의 투명 기판(20, 22)을 소정의 간격으로 분리하도록 이들 사이에 절연 스페이서(50)가 삽입된다. 제 1의 투명 기판(20)과 마주하는 제 2의 투명 기판(22)의 한 면에 투명 도전막(35)이 마련된다. 즉, 투명 도전막은 서로 대향하며, 따라서 제 2의 투명 기판(22)의 표면 상의 소정의 위치가 손가락 또는 펜으로 눌려져서 투명 기판(22)이 휘게 될 때 이들 사이에 전기적 접촉이 일어날 수 수 있다.
투명 기판(20, 22) 사이의 간격을 결정 또는 조정하기 위한 지지 부재로서 기능하는 스페이서(50)는, 기판 중 하나가 국소적인 압력에 의해 휘게 될 때 투명 기판(20, 22)이 서로 접촉할 수 있게 되는 위치에 위치하게 된다.
동시에, 제 1의 투명 도전막 상에 절연 도트 스페이서(70)를 제공함으로써, 소정의 위치에서만 투명 기판 사이의 접촉이 얻어지고 나머지 위치에서의 접촉은 방지된다.
스페이서(50) 상에 배선 패턴이 마련되어 투명 도전막과 각각 연결되고, 배선 패턴은 연성 회로 기판(60)과 연결된다.
도 2는 본 발명에 따른 적층막(30, 31)의 구성을 도시하는 개략 단면도이다.
제 1의 층으로서의 고굴절율의 투명 유전체막(32), 제 2의 층으로서의 저굴절율의 투명 유전체막(34), 제 3의 층으로서의 고굴절율의 투명 유전체막(360, 제 4의 층으로서의 저굴절율의 투명 유전체막(38)이 투명 기판(20)의 한 면에 순차적으로 적층된다. 그 다음, 제 5의 층으로서, 투명 도전막(40)이 적층된다. 즉, 적층 막은 투명 기판 상에 고굴절율의 투명 유전체막과 저굴절율의 투명 유전체막으로 이루어진 두 층을 각각 교대로 형성하고, 그 위에 투명 도전막을 더 형성하는 것에 의해 구성된다.
또한, 제 1의 층으로서의 고굴절율의 투명 유전체막(42), 제 2의 층으로서의 저굴절율의 투명 유전체막(44), 제 3의 층으로서의 고굴절율의 투명 유전체막(46) 및 제 4의 층으로서의 저굴절율의 투명 유전체막(42)이 투명 기판(20)의 반대 표면에 순차적으로 적층된다. 즉, 적층막은 투명 기판 상에 고굴절율의 투명 유전체막과 저굴절율의 투명 유전체막으로 이루어진 두 층을 각각 교대로 형성하고, 그 위에 투명 도전막을 더 형성하는 것에 의해 구성된다.
투명 기판(20)은 소다석회 유리(굴절율 : 1.52), 1.45 내지 1.70 범위의 굴절율을 갖는 다른 유리, 또는 투명 수지 재료로 만들어질 수 있다. 수지 재료로서는, 폴리카보네이트(굴절율 : 1.59) 또는 폴리에틸렌 테레프탈레이트(굴절율 : 1.66) 등을 거론할 수 있다.
고굴절율 투명 유전체막으로서, 투명 기판의 굴절율보다 더 높은 굴절율을 갖는 Al2O3, TiO2, Nb2O5, TaO5 등과 같은 산화 유전체 재료, 또는 상기 물질을 주성분으로 포함하는 화합 산화물 재료가 사용될 수 있다. 그러나, 고굴절율 투명 유전체막의 재료는 상기 물질에 제한되는 것은 아니다. 저굴절율 투명 유전체막으로서, 1.35 내지 1.50의 범위의 굴절율을 갖는 SiO2, MgF2 등이 사용될 수 있다. 그러나, 저굴절율 투명 유전체막의 재료는 상기 물질에 제한되는 것은 아니다. 투명 도전체 막으로서, ITO와 같이 1.7 내지 2.2의 범위의 굴절율을 갖는 재료가 사용되는 것이 바람직하다. 그러나, 투명 도전막의 재료는 상기 물질에 제한되는 것은 아니다.
상이한 굴절율을 갖는 막을 형성하기 위해서, 스패터링, 전자빔 증착과 같이 일반적으로 알려진 형성 방법이 사용될 수 있다. 이하, 적층막의 구체적인 예에 대해서 상세히 설명한다.
제 1의 실시예
본 실시예에서는, 스패터링법에 의해 투명 유전체막과 투명 도전막을 형성하는 것을 설명한다.
먼저, Si, Ti 및 ITO의 세 종류의 타겟이 인라인 스패터링 장치에 설치된다. 투명 기판으로서 소다석회 유리가 장치 내에 장착된다. 그 다음 장치는 배기된다. 그 후, 30%의 Ar 가스와 혼합된 O2 가스가 장치에 유입되고, 장치 내부의 압력을 0.3㎩로 한 상태에서 Ti 타겟에 DC 전원을 공급하여 전기 방전을 일으킨다. 전기 방전 파워는 2㎾로 설정된다.
1.1㎜의 두께를 갖는 소다석회 유리 기판은 타켓의 전면을 통과하도록 이송되어 13.1㎚ 두께의 TiO2막(굴절율 : 2.50)을 형성한다.
다음에, 30%의 Ar 가스와 혼합된 O2 가스 분위기에서 Si 타겟에 DC 파워가 인가되어, 전기 방전이 수행된다. 전기 방전 파워는 2㎾이다. 상부에 TiO2막이 형성된 소다석회 유리 기판은 Si 타겟의 전면을 통과하도록 이송되어 46.3㎚의 두께를 갖는 SiO2막(굴절율 : 1.46)을 형성하게 된다.
또한, 소다석회 유리 기판은 Ti 타겟의 전면을 통과하도록 이송되어 17.8㎚의 두께를 갖는 TiO2막(굴절율 : 2.50)을 형성하게 된다.
다음에, 30%의 Ar 가스와 혼합된 O2 가스 분위기에서 Si 타겟에 DC 파워가 인가되어, 전기 방전이 수행된다. 전기 방전 파워는 2㎾이다. 상부에 TiO2막이 형성된 소다석회 유리 기판은 Si 타겟의 전면을 통과하도록 이송되어 106.0㎚의 두께를 갖는 SiO2막(굴절율 : 1.46)을 형성하게 된다.
그 다음, 기판을 반전시켜 반대 표면에, 12.4㎚의 두께를 갖는 TiO2막, 28.9㎚의 두께를 갖는 SiO2막, 106.8㎚의 두께를 갖는 TiO2막, 42.3㎚의 두께를 갖는 SiO2막을 상기 상술된 방식으로 형성한다.
또한, 장치 내의 가스를 배기한 후, 2%의 O2 가스와 혼합된 Ar 가스를 장치 내에 유입하고 장치 내부 압력을 0.3㎩로 조정한다. 그 다음, ITO 타겟에 직류 전원이 인가되어 전기 방전을 수행한다. 전기 방전 파워는 2㎾가 되도록 조정된다. TiO2막과 SiO2막으로 각각 이루어진 두 층이 형성된 소다석회 유리는 ITO의 전면을 통과하도록 이송되어 20㎚의 두께를 갖는 ITO층(굴절율 : 1.9)을 형성한다.
상기 상술된 공정에 의해, 소다석회 유리 기판의 양측에 TiO2/SiO2/TiO2/ITO 및 TiO2/SiO2/TiO2/SiO2로 구성된 적층막이 표 1에 도시된 막두께를 가지고 형성된다.
상기 막 형성 공정에 있어서는, 투명 기판의 한 표면에 제 1의 적층막이 형성되고 계속해서 기판을 반전시켜 투명 기판의 반대 표면에 제 2의 적층막이 형성되지만, 본 발명의 막 형성 공정은 상기 공정으로 제한되는 것은 아니다. 기판의 양측에 타겟이 설치된 장치를 사용하는 것에 의해, 투명 기판의 양측에서 적층막이 동시에 형성될 수도 있다.
상기와 같은 적층막을 갖는 기판에 대해 스펙트럼 투과율이 측정된다. 측정 결과는 도 3에 도시한다. 그 결과는 500 내지 600㎚의 파장 범위에서 기판이 약 97%의 고투과율을 갖는다는 것을 나타낸다. 또한, 기판은 450 내지 600㎚의 가시광선의 파장 범위에 대해 96.5%의 높은 평균 투과율을 갖는다.
또한, 일본공업규격(JIS Z 8729, 색 디스플레이 방법-L*a*b* 색 표현 시스템 및 L*u*v* 색 표현 시스템)에 의해 제공되는 L*a*b*의 색 표현 시스템에 따른 실체색(body color)의 표시 방법에 따라 색지수(chromatic indexes)가 얻어진다. 표준 광(C)이 패널의 한 측에서 조사되고, 패널을 투과한 광은 패널의 반대측에서 2도의 뷰앵글(view angle)로 측정된다. 얻어지는 색지수 a*값 및 b*값은 표 2에 도시한다. 투과율 스펙트럼은 가시광선의 파장 범위에서 거의 변화가 없고 높은 투과율을 나타낸다. 또한, a*값과 b*값이 작기 때문에, 본 실시예의 적층막은 높은 투과율을 가지며 적층막을 통과할 때의 광의 색은 무색이다는 것을 알 수 있다.
제 2의 실시예
진공 증착법에 의한 유전체 다층막을 형성 방법을 설명한다.
진공 증착법에 의해, 1.1㎜의 두께를 갖는 소다석회 유리 기판 상에 TiO2막(두께 11.4㎚)이 형성되고, 계속해서 MgF2막(두께 50.8㎚, 굴절율 : 1.38)이 형성된다. 마찬가지로, TiO2막(두께 : 14.0㎚)과 MgF2막(두께 : 118.0㎚)이 형성된다.
그 후, 기판을 반전시킨 후, TiO2막(두께 13.7㎚)이 형성되고, 계속해서 MgF2막(두께 26.7㎚, 굴절율 : 1.38)이 형성된다. 마찬가지로, TiO2막(두께 : 20.0㎚)이 형성되어 표 1에 도시된 바와 같은 구성을 갖는 적층막을 형성한다. 도 3은 적층막의 투과율 측정 결과를 도시하며, 표 2는 a* 및 b*값과 평균 투과율을 도시한다. 가시광선 파장 범위에서의 평균 투과율은 97.4%로 높고 막을 통과하는 광의 색은 무색이다.
제 3의 실시예
제 1의 실시예에서 설명된 스패터링법을 사용하는 것에 의해, 1.1㎜의 두께를 갖는 소다석회 유리 기판 상에 TiO2막(막 두께 : 11.6㎚), SiO2막(막 두께 : 51.2㎚), TiO2막(막 두께 : 16.2㎚) 및 SiO2막(막 두께 : 108.4㎚)이 순차적으로 형성된다. 그 다음, 기판을 반전시킨 후, TiO2막(막 두께 : 13.6㎚), SiO2막(막 두께 : 47.1㎚), TiO2막(막 두께 : 13.6㎚), SiO2막(막 두께 : 47.1㎚), TiO2막(막 두께 : 20.8㎚), SiO2막(막 두께 : 70.5㎚) 및 ITO막(막 두께 : 15.0㎚)이 순차적으로 형성되어 표 1에 도시된 적층막을 형성한다.
도 3은 적층막의 투과율의 측정 결과를 도시하며, 표 2는 a* 및 b*값과 평균 투과율을 도시한다. 가시광선 파장 범위에서의 평균 투과율은 96.3%로 높고 막을 통과하는 광의 색은 무색이다.
제 4의 실시예
제 2의 실시예에서 설명된 진공 증착법을 사용하는 것에 의해, 1.1㎜의 두께를 갖는 소다석회 유리 기판 상에 TiO2막(두께 10.5㎚), MgF2막(두께 52.8㎚), TiO2막(두께 13.5㎚) 및 MgF2막(두께 118.5㎚)이 순차적으로 형성된다. 계속해서, 기판을 반전시킨 후, TiO2막(두께 13.8㎚) 및 MgF2막(두께 46.7㎚)이 형성되고, 마찬가지로, TiO2막(두께 19.5㎚) 및 MgF2막(두께 46.7㎚)이 형성되고, TiO2막(두께 19.5㎚) 및 MgF2막(두께 72.8㎚)이 형성된다. 그 후 ITO막(막 두께 : 15.0㎚)이 형성되어 표 1에 도시된 적층막을 형성한다.
도 3은 적층막의 투과율 측정 결과를 도시하며, 표 2는 a* 및 b*값과 평균 투과율을 도시한다. 가시광선 파장 범위에서의 평균 투과율은 97.5%로 높고 막을 통과하는 광의 색은 무색이다.
제 1의 비교예
본 발명의 실시예와 비교하기 위해서, 제 1의 실시예에서 설명된 스패터링법 을 사용하는 것에 의해, SiO2막 위에 30.0㎚ 막 두께의 단일층의 SiO2막, 및 20.0㎚ 막 두께의 ITO막이 형성되어 표 1에 도시된 적층막을 얻게 된다. 이 비교예는 터치 패널에 일반적으로 사용되는 투명 도전막을 갖는 기판의 막 구성의 일 예이다.
도 4에 도시된 측정 결과로부터, 본 비교예의 투과율은 상기 설명된 본 발명의 실시예와 비교하여 작다는 것을 알 수 있다. 표 2는 본 비교예의 a* 및 b*값과 평균 투과율을 도시한다. 평균 투과율은 87.1%로 낮고 a* 및 b*값은 크며 막을 통과하는 광의 색은 노란색이다.
제 2의 비교예
제 1의 실시예에서 설명된 스패터링법을 사용하는 것에 의해, 1.1㎜의 두께를 갖는 소다석회 유리 기판 상에 100.0㎚의 막 두께를 갖는 TiO2막과 30.0㎚의 막 두께를 갖는 SiO2막이 형성되고, SiO2막 위에 23.0㎚의 막 두께를 갖는 ITO막이 형성되어 표 1에 도시된 것과 같은 적층막을 얻게 된다. 본 예는 상기 언급된 JP H07-242442A에서 설명된 것과 같이 고굴절율층, 저굴절율층 및 투명 도전막을 순차적으로 형성하는 것에 의해 제 1의 비교예보다 투과율을 향상시킨다. 도 4는 적층막의 투과율의 측정 결과를 도시하고, 표 2는 a* 및 b*값과 평균 투과율을 도시한다. 제 1의 비교예보다는 투과율이 향상되었지만, 막을 통과하는 광의 색은 노란색을 띄고 있다.
제 3의 비교예
제 1의 실시예에서 설명된 스패터링법을 사용하는 것에 의해, 1.1㎜의 두께 를 갖는 소다석회 유리 기판 상에 TiO2막(막 두께 : 13.1㎚), SiO2막(막 두께 : 46.3㎚), TiO2막(막 두께 : 17.8㎚) 및 SiO2막(막 두께 : 106.0㎚)이 순차적으로 형성된다. 그 다음, 기판을 반전시킨 후, TiO2막(막 두께 : 12.4㎚), SiO2막(막 두께 : 28.9㎚), TiO2막(막 두께 : 140.0㎚), SiO2막(막 두께 : 42.3㎚), 및 ITO막(막 두께 : 20.0㎚)이 순차적으로 형성되어 표 1에 도시된 적층막을 형성한다. 이 비교예는 4층의 유전체막이 기판의 양측에 형성된다는 점에서 본 실시예와 유사한 구성을 갖는다. 그러나, 투명 도전막의 측의 제 3의 층(TiO2막)의 막 두께는 제 1의 실시예와 비교하여 더 두껍게 형성된다.
도 4는 적측막의 투과율의 측정 결과를 도시하며, 표 2는 표 2는 a* 및 b*값과 평균 투과율을 도시한다. 본 비교예의 투과율은 가시광선의 파장 영역에서 높다. 그러나, 투과율 변화가 높아서 큰 피크를 나타낸다. 또한, a*값의 절대값은 높고 b*값은 부의 값을 나타내기 때문에, 막을 통과하는 광의 색은 녹색을 띈 것으로 관측된다.
바람직한 구성의 요약
앞선 실시예에 따르면, 본 발명의 터치 패널에서는, 1.45 내지 1.70의 굴절율을 갖는 투명 기판의 양 표면 상에, 기판의 표면에서부터, 제 1의 층으로서 7 내지 45㎚의 두께를 가지며 1.6 내지 2.5의 굴절율을 갖는 고굴절율의 유전체막과, 제 2의 층으로서 10 내지 63㎚의 두께를 가지며 1.35 내지 1.50의 굴절율을 갖는 저굴절율의 유전체막과, 제 3의 층으로서 9 내지 125㎚의 두께를 가지며 1.6 내지 2.5의 굴절율을 갖는 고굴절율의 유전체막, 및 제 4의 층으로서 20 내지 130㎚의 두께를 가지며 1.35 내지 1.50의 굴절율을 갖는 저굴절율의 유전체막을 순차적으로 형성하는 것이 바람직하다.
또한, 기판의 한 표면상에, 10 내지 30㎚의 막 두께를 갖는 제 5의 층으로서 1.7 내지 2.2의 범위의 굴절율을 갖는 투명 도전막이 형성되는 것이 바람직하다. 그러나, 제 1 및 제 3의 층의 굴절율보다 투명 기판의 굴절율이 더 높아야 하고, 제 2 및 제 4의 층의 굴절율보다 투명 도전막의 굴절율이 더 높아야 한다.
구체적으로는, 투명 도전막이 마련되지 않은 터치 패널의 바깥쪽 측의 투명 유전체막에 대해서는, 제 1의 층의 막 두께가 7 내지 18㎚의 범위에 있고, 제 2의 층의 막 두께가 37 내지 63㎚의 범위에 있고, 제 3의 층의 막 두께가 9 내지 23㎚의 범위에 있고, 제 4의 층의 막 두께가 81 내지 130㎚의 범위에 있는 것이 바람직하다.
또한, 투명 도전막측 상의 투명 유전체막에 대해서는, 제 1의 실시예 및 제 2의 실시예에 대응하여, 제 1의 층의 막 두께가 10 내지 18㎚의 범위에 있고, 제 2의 층의 막 두께가 21 내지 35㎚의 범위에 있고, 제 3의 층의 막 두께가 96 내지 119㎚의 범위에 있고, 제 4의 층의 막 두께가 33 내지 51㎚의 범위에 있는 것이 바람직하고, 또한, 제 3의 실시예 및 제 4의 실시예에 대응하여, 제 1의 층의 막 두께가 10 내지 18㎚의 범위에 있고, 제 2의 층의 막 두께가 37 내지 56㎚의 범위에 있고, 제 3의 층의 막 두께가 14 내지 25㎚의 범위에 있고, 제 4의 층의 막 두께가 56 내지 85㎚의 범위에 있는 것이 바람직하다
본 발명에 있어서, 기판의 양 표면 상에 유전체막을 형성하는 것에 의해, 기판을 통과할 때의 광의 색은 각각의 막에 대한 막 구성을 적절하게 설계하는 것에 의해 수정될 수 있다. 따라서, 고투과율을 유지하면서 기판을 통과할 때의 광의 색을 무색으로 할 수 있다.
만약 값이 상기 상술된 범위를 벗어나면, 4층의 유전체막 구성이 사용되는 경우에도 투과율 스펙트럼에서 피크가 발생할 수 있고, a*값과 b*값은 높아지게 되어 막의 착색이 발생하게 된다.
a*값과 b*값이 -1과 +1 사이의 범위에 있게 되면, 본 실시예에서는 막의 착색이 거의 관측되지 않기 때문에 상기 막 구성은 바람직하다.
가시광선의 파장 범위(400 내지 650㎚)에 대한 기판의 투과율은 평균적으로 95% 이상인 것이 바람직하다. 만약 막 구성이 상기 설명된 범위 밖에 있으면, 이와 같이 높은 투과율을 얻을 수 없다.
통상적으로, 제 2의 투명 기판(22)의 표면과 투명 도전막(35) 사이에 SiO2막의 층이 마련되었다. 그러나, 제 2의 기판(22)의 양 표면에 4층의 투명 유전체막이 형성될 수도 있다. 이러한 구성에 의해, 제 1의 투명 기판측의 표면 상에만 4층의 유전체막이 형성되는 경우와 비교하여 투과율이 더 향상될 수 있고, 착색이 더 억제될 수 있다.
Figure 112006019465689-PAT00001
Figure 112006019465689-PAT00002
상기의 구성에 의해, 투과하는 광의 색이 무색이고 가시범위의 광에 대해 높은 평균 투과율을 갖는 터치 패널이 제공될 수 있다.
본 발명에 따르면, 기판의 양측에 유전체 재료의 적층막을 형성함으로써, 높은 투과율이 얻어지며 투과하는 광의 색이 무색이 되는 투명 도전막을 갖는 기판으로 터치 패널이 구성될 수 있다. 따라서, 높은 가시성과 칼라 디스플레이에 적합한 터치 패널을 제공할 수 있다.

Claims (7)

  1. 한 표면에 투명 도전막이 마련된 제 1의 투명 기판과;
    한 표면에 투명 도전막이 마련된 제 2의 투명 기판; 및
    상기 두 대향 기판 사이의 간격을 조절하기 위한 지지 부재를 포함하고,
    상기 제 1의 기판과 상기 제 2의 기판은 상기 투명 도전막이 서로 대향하도록 서로 평행하게 고정되고,
    상기 투명 도전막이 마련된 상기 제 1의 기판의 표면에 대향하는 표면 상에서 국소적으로 눌려지는 것에 의해 상기 제 1의 투명 기판이 휘게 될 때 상기 제 1 및 제 2의 투명 기판의 상기 투명 도전막은 서로 전기적으로 접촉하게 되며,
    상기 제 1 및 제 2의 투명 기판 중 적어도 하나에서, 관련 투명 기판(the corresponding transparent substrate)의 표면 중 상기 투명 도전막이 마련된 측의 표면과 상기 투명 도전막 사이에 제 1의 4층의 투명 유전체막이 형성되고, 상기 투명 도전막이 형성된 표면에 대향하는 표면에 제 2의 4층의 투명 도전막이 형성되는 것을 특징으로 하는 터치 패널.
  2. 제 1항에 있어서,
    상기 관련 투명 기판의 굴절율은 1.45 내지 1.70의 범위에 있고, 상기 관련 투명 기판의 표면에서부터 세었을 때 상기 제 1 및 제 2의 투명 유전체막의 제 1의 층과 제 3의 층의 굴절율은 1.6 내지 2.5의 범위에 있고, 제 2의 층 및 제 4의 층 의 굴절율은 1.35 내지 1.5의 범위에 있으며, 상기 투명 도전막의 굴절율은 1.7 내지 2.2의 범위에 있고,
    상기 제 1 및 제 2의 투명 유전체막에서 상기 제 1의 층 및 제 3의 층의 굴절율은 상기 투명 기판, 상기 제 2의 층 및 상기 제 4의 층의 굴절율보다 더 높도록 선택되고, 상기 투명 도전막의 굴절율은 상기 제 4의 층의 굴절율보다 높도록 선택되며,
    상기 제 1 및 제 2의 투명 유전체막의 상기 제 1의 층의 막 두께는 7 내지 45㎚의 범위에 있고, 상기 제 2의 층의 막 두께는 10 내지 63㎚의 범위에 있고, 상기 제 3의 층의 막 두께는 9 내지 125㎚의 범위에 있고, 상기 제 4의 층의 막 두께는 20 내지 130㎚의 범위에 있으며, 상기 투명 도전막의 막 두께는 10 내지 30㎚의 범위에 있는 것을 특징으로 하는 터치 패널.
  3. 제 2항에 있어서,
    상기 제 2의 투명 유전체막에서 상기 제 1의 층의 막 두께는 7 내지 18㎚의 범위에 있고, 상기 제 2의 층의 막 두께는 37 내지 63㎚의 범위에 있고, 상기 제 3의 층의 막 두께는 9 내지 23㎚의 범위에 있고, 상기 제 4의 층의 막 두께는 81 내지 130㎚의 범위에 있는 것을 특징으로 하는 터치 패널.
  4. 제 2항에 있어서,
    상기 제 1의 투명 유전체막에서 상기 제 1의 층의 막 두께는 10 내지 18㎚의 범위에 있고, 상기 제 2의 층의 막 두께는 21 내지 35㎚의 범위에 있고, 상기 제 3의 층의 막 두께는 96 내지 119㎚의 범위에 있고, 상기 제 4의 층의 막 두께는 33 내지 51㎚의 범위에 있는 것을 특징으로 하는 터치 패널.
  5. 제 2항에 있어서,
    상기 제 1의 투명 유전체막에서 상기 제 1의 층의 막 두께는 10 내지 18㎚의 범위에 있고, 상기 제 2의 층의 막 두께는 37 내지 56㎚의 범위에 있고, 상기 제 3의 층의 막 두께는 14 내지 25㎚의 범위에 있고, 상기 제 4의 층의 막 두께는 56 내지 85㎚의 범위에 있는 것을 특징으로 하는 터치 패널.
  6. 제 1항에 있어서,
    양 표면에 상기 투명 유전체막이 적층된 상기 투명 기판을 통해 투과되는 2도의 뷰앵글을 갖는 광(C)에 대해 얻어진 색지수 a*값과 b*값은 일본공업규격(JIS Z 8729)에 의해 제공되는 L*a*b*의 색 표현 시스템에 따른 실체색의 표시 방법에 기초하여 -1 내지 +1의 범위 내에 있는 것을 특징으로 하는 터치 패널.
  7. 제 6항에 있어서,
    양 표면에 상기 투명 유전체막이 적층된 상기 투명 기판에 대한 400 내지 650㎚의 파장 범위를 갖는 광의 평균 투과율은 95% 이상인 것을 특징으로 하는 터치 패널.
KR1020060025490A 2005-03-22 2006-03-21 터치 패널 KR101124076B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00081241 2005-03-22
JP2005081241A JP4532316B2 (ja) 2005-03-22 2005-03-22 タッチパネル

Publications (2)

Publication Number Publication Date
KR20060102284A true KR20060102284A (ko) 2006-09-27
KR101124076B1 KR101124076B1 (ko) 2012-03-20

Family

ID=37015682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025490A KR101124076B1 (ko) 2005-03-22 2006-03-21 터치 패널

Country Status (5)

Country Link
US (1) US20060214925A1 (ko)
JP (1) JP4532316B2 (ko)
KR (1) KR101124076B1 (ko)
CN (1) CN1838355B (ko)
TW (1) TWI379319B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101245656B1 (ko) * 2011-08-03 2013-03-20 한서대학교 산학협력단 유기의 보존방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809783B2 (ja) * 2007-01-26 2011-11-09 株式会社 日立ディスプレイズ タッチパネル付き表示モジュール
US8723809B1 (en) * 2008-01-18 2014-05-13 Rockwell Collins, Inc. Touch panel system and process
JP2009259203A (ja) * 2008-03-25 2009-11-05 Epson Imaging Devices Corp 静電容量型入力装置、入力機能付き表示装置および電子機器
JP5473246B2 (ja) * 2008-05-02 2014-04-16 富士通コンポーネント株式会社 タッチパネル用基板及びそれを有するタッチパネル
JP5471249B2 (ja) 2009-02-06 2014-04-16 大日本印刷株式会社 偏光板保護フィルム、偏光板、および液晶表示装置
JP2011060617A (ja) * 2009-09-11 2011-03-24 Toppan Printing Co Ltd 透明導電性積層体およびその製造方法並びに静電容量タッチパネル
EP2402481A1 (en) * 2010-06-29 2012-01-04 Applied Materials, Inc. Method and system for manufacturing a transparent body for use in a touch panel
KR101773514B1 (ko) * 2010-12-15 2017-09-01 삼성디스플레이 주식회사 터치스크린 일체형 평판표시장치
CN102280164B (zh) * 2011-06-07 2012-10-03 南京福莱克斯光电科技有限公司 一体化柔性触摸屏双面ito膜结构
JP2013105429A (ja) * 2011-11-16 2013-05-30 Japan Aviation Electronics Industry Ltd タッチパネル
JP4932059B1 (ja) * 2011-12-16 2012-05-16 株式会社ミクロ技術研究所 強化ガラス、タッチパネル、及び強化ガラスの製造方法
CN104185877B (zh) * 2012-03-22 2017-06-13 琳得科株式会社 透明导电性层叠体和电子设备或模块
WO2013143615A1 (en) * 2012-03-30 2013-10-03 Applied Materials, Inc. Transparent body for use in a touch panel and its manufacturing method and apparatus
JP6226279B2 (ja) * 2012-09-13 2017-11-08 パナソニックＩｐマネジメント株式会社 有機エレクトロルミネッセンス素子
CN104111746B (zh) * 2013-04-20 2017-07-28 宸鸿科技(厦门)有限公司 触控面板及其制造方法
CN106462301B (zh) * 2014-09-17 2018-07-27 堺显示器制品株式会社 位置检测装置
CN105988629A (zh) * 2015-02-27 2016-10-05 宸鸿科技(厦门)有限公司 触控面板
CN108874211A (zh) * 2016-05-09 2018-11-23 京东方科技集团股份有限公司 柔性显示模组及其制作方法
US10969526B2 (en) * 2017-09-08 2021-04-06 Apple Inc. Coatings for transparent substrates in electronic devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694240A (en) * 1994-06-24 1997-12-02 Bausch & Lomb Incorporated Multilayer anti-reflective and ultraviolet blocking coating for sunglasses
JPH08151235A (ja) * 1994-09-30 1996-06-11 Nippon Sheet Glass Co Ltd 透明導電膜付きガラス板及び透明タッチパネル
JPH08138446A (ja) * 1994-11-09 1996-05-31 Nippon Sheet Glass Co Ltd 透明導電膜付きガラス板及びそれを用いた透明タッチパネル
JPH08151234A (ja) * 1994-11-29 1996-06-11 Nippon Sheet Glass Co Ltd 透明導電膜付きガラス板およびそれを用いた透明タッチパネル
JPH11219259A (ja) * 1998-02-03 1999-08-10 Gunze Ltd 抵抗膜式タッチパネル
US6583935B1 (en) * 1998-05-28 2003-06-24 Cpfilms Inc. Low reflection, high transmission, touch-panel membrane
WO2000063924A1 (fr) * 1999-04-20 2000-10-26 Matsushita Electric Industrial Co., Ltd. Substrat transparent presentant un revetement multicouche antireflet conducteur, ecran tactile utilisant ce substrat transparent, et dispositif electronique utilisant ledit ecran tactile
FR2800998B1 (fr) * 1999-11-17 2002-04-26 Saint Gobain Vitrage Substrat transparent comportant un revetement antireflet
JPWO2002029830A1 (ja) * 2000-09-29 2004-02-19 松下電器産業株式会社 導電性を有する多層反射防止膜付透明基板、この多層反射防止膜付透明基板を用いた透明タッチパネルおよびこの透明タッチパネルを用いた電子機器
JP4802385B2 (ja) * 2001-04-17 2011-10-26 日油株式会社 タッチパネル
JP2003136625A (ja) * 2001-08-24 2003-05-14 Sony Corp 表示体用フィルム、タッチパネル及びこれらの製造方法
JP4320564B2 (ja) * 2002-06-28 2009-08-26 日亜化学工業株式会社 透明導電膜形成用組成物、透明導電膜形成用溶液および透明導電膜の形成方法
JP4349794B2 (ja) * 2002-12-02 2009-10-21 株式会社ニデック 導電性を有する多層反射防止膜付透明基板の製造方法
DE10336041A1 (de) * 2003-08-01 2005-02-17 Merck Patent Gmbh Optisches Schichtsystem mit Antireflexeigenschaften

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101245656B1 (ko) * 2011-08-03 2013-03-20 한서대학교 산학협력단 유기의 보존방법

Also Published As

Publication number Publication date
US20060214925A1 (en) 2006-09-28
CN1838355A (zh) 2006-09-27
TW200703376A (en) 2007-01-16
JP4532316B2 (ja) 2010-08-25
TWI379319B (en) 2012-12-11
JP2006268085A (ja) 2006-10-05
KR101124076B1 (ko) 2012-03-20
CN1838355B (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
KR101124076B1 (ko) 터치 패널
KR100779441B1 (ko) 투명 도전성 적층체
KR100272820B1 (ko) 투명한 도전성 필름이 부착되어 있는 기판 및 이를 사용하는 디스플레이 소자
US9891731B2 (en) Touch panel, method of producing the same, optical thin film substrate and method of producing the same
US7858194B2 (en) Extreme low resistivity light attenuation anti-reflection coating structure in order to increase transmittance of blue light and method for manufacturing the same
KR20120100760A (ko) 전도성 구조체 및 이의 제조방법
US20110212336A1 (en) Electroconductive laminate and protective plate for plasma display
US20160253029A1 (en) Capacitive touch switch panel
JP2011037258A (ja) 透明導電性積層体及びその色度均一性改善法
US10198121B2 (en) Projected capacitive touch switch panel
KR20060083863A (ko) 스퍼터링 타겟, 상기 스퍼터링 타겟으로 형성된 유전막 및상기 유전막 생성 방법
KR101942294B1 (ko) 터치 스크린 패널 및 이를 구비하는 화상표시장치
US7851065B2 (en) Extreme low resistivity light attenuation anti-reflection coating structure in order to increase transmittance of blue light and method for manufacturing the same
CN116710413A (zh) 带膜的透明基板和烹调器用顶板
US20170307974A1 (en) Method for producing electrical wiring member and electrical wiring member
WO2014185403A1 (ja) 電子部品を作製するために用いられる積層体および積層体製造方法、フィルムセンサおよびフィルムセンサを備えるタッチパネル装置、並びに、濃度勾配型の金属層を成膜する成膜方法
KR20160098090A (ko) 전도성 구조체 및 이의 제조방법
KR101909934B1 (ko) 플렉서블 디스플레이용 투명 전도성 산화물 다층막, 이를 포함하는 디스플레이 및 그 제조 방법
JP2002222056A (ja) 透明タッチパネル
WO2017169472A1 (ja) 帯電防止膜およびディスプレイ入力装置
US10429964B2 (en) Touch panel, method of manufacturing touch panel, and optical thin film
KR20010071668A (ko) 전기전도성 반사방지막이 부착된 유리 물품 및 이를사용한 음극선관
KR20150000726A (ko) 투명 도전성 필름의 제조 방법 및 그 방법으로 제조된 투명 도전성 필름
JP2000020242A (ja) タッチパネル用上部電極板とそれを含む装置
CN104808840A (zh) 触控面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 9