KR20060092225A - 구리 및 혼합 금속 회로를 미세조면화 처리하기 위한개선된 방법 - Google Patents

구리 및 혼합 금속 회로를 미세조면화 처리하기 위한개선된 방법 Download PDF

Info

Publication number
KR20060092225A
KR20060092225A KR1020067006122A KR20067006122A KR20060092225A KR 20060092225 A KR20060092225 A KR 20060092225A KR 1020067006122 A KR1020067006122 A KR 1020067006122A KR 20067006122 A KR20067006122 A KR 20067006122A KR 20060092225 A KR20060092225 A KR 20060092225A
Authority
KR
South Korea
Prior art keywords
metal
acid
microroughening
copper
metal layer
Prior art date
Application number
KR1020067006122A
Other languages
English (en)
Other versions
KR101177145B1 (ko
Inventor
해리 프라우프터
데이비드 토마스 바론
쿨딥 싱 조알
패트릭 폴 브룩스
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20060092225A publication Critical patent/KR20060092225A/ko
Application granted granted Critical
Publication of KR101177145B1 publication Critical patent/KR101177145B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H05K2203/124—Heterocyclic organic compounds, e.g. azole, furan
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Chemically Coating (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

본 발명은 제 1 주표면을 갖는 비패턴화된 금속층을 제공하는 단계; 제 1 주표면을 미세조면화시켜 미세조면화된 표면을 형성시키는 단계; 및 금속층을 에칭시켜 금속층에 회로 패턴을 형성시키는 단계를 포함하며, 미세조면화가 에칭 전에 수행되는, 금속층에 대한 유전 물질의 접착력을 개선시키기 위한 방법에 관한 것이다.

Description

구리 및 혼합 금속 회로를 미세조면화 처리하기 위한 개선된 방법 {IMPROVED METHOD FOR MICRO-ROUGHENING TREATMENT OF COPPER AND MIXED-METAL CIRCUITRY}
본 발명은 예를 들어 회로기판에 사용하기 위한 금속층의 미세조면화에 관한 것이며, 보다 구체적으로 종래 기술에서 공지된 문제점을 방지하거나 감소시키면서 금속층 및 혼합 금속층을 미세조면화시키기 위한 방법에 관한 것이다.
다층 회로기판의 제조에서, 회로의 상이한 층을 분리하기 위해 유전 물질이 필수적으로 사용된다. 층간의 전기적 연결은 유전 물질에 홀을 생성시키고 홀 내에 전도성 물질을 증착시키며, 또한 두개 이상의 회로층과 접촉시키므로써 형성된다. 다양한 물질은 유전 성질을 나타내어, 유전층으로서 사용될 수 있다. 몇가지 예로는 에폭시 수지, 페놀성 수지, 폴리이미드, 비스말레이미드 트리아진, 및 폴리테트라플루오로에틸렌을 포함한다. 금속 회로는 대개 도금 또는 에칭 공정에 의해 패턴화된 구리로 구성된다. 회로기판에 도포된 후 열적 및 기계적 스트레스와 같은 인자로 인한 유전물질과 패턴화된 구리 회로 간의 갈라짐를 방지하기 위하여, 종종 필수적으로 구리 회로를 유전 물질에 대한 이의 접착력을 증가시키는 화학적 또는 기계적 공정으로 처리한다.
구리 표면에 대한 유전 물질의 접착력을 개선시키는 통상적인 방법은 구리 표면을 조면(粗面, roughen)화시켜, 유전체/구리 계면의 표면적을 증가시키는 것이다. 조면화(roughening)는 구리를 경석과 물의 슬러리로 문지르거나 분무시키는 것과 같이 기계적으로 수행될 수 있다. 조면화는 또한 구리 표면 상에 구리 산화물 결정을 성장시키거나 구리 표면을 산화 용액으로 마이크로-에칭시키는 것과 같이 화학적으로 수행될 수 있다.
구리 표면 상에 산화물 결정을 성장시키기 위해 사용되는 통상적인 용액은 나트륨 히드록사이드 및 나트륨 클로리트를 함유한다. 란도(Landau)에 의한 US 특허 제4,844,981호에서는 이러한 공정을 상세히 기술하고 있다. 이러한 블랙 산화물 표면은 이후에 디메틸아민보란을 함유한 환원 용액으로 개질될 수 있다. 이러한 공정을 위해 요구되는 고온, 사용되는 화학물질의 유해한 특성 및 구리 표면 상에 증착된 산화물 결정의 부서지기 쉬운 성질로 인해, 대안적인 조면화 방법은 많은 회로기판 제작 설비에서 블랙 산화물 공정을 대체하고 있다.
이러한 대안적인 공정은 구리 또는 금속 표면을 마이크로-에칭시킴을 기초로 한다. 통상적인 마이크로-에칭 용액은 퍼술페이트 염, 또는 황산과 과산화수소의혼합물, 또는 구리염 및 유기 약산의 혼합물로 구성될 수 있다. 이러한 용액은 착화제 (예를 들어, 에탄올아민), 유기 화합물 (예를 들어, 벤조트리아졸), 염화물의 소스 (예를 들어, 염소화된 4차 암모늄 화합물), 및 계면활성제 (예를 들어, 폴리에틸렌 글리콜)을 첨가하므로써 추가로 개질될 수 있다. 이러한 공정의 장점은 이들이 대개 비교적 저온 (30℃ 내지 40℃)에서 작동되며 블랙 산화물 결정을 손상시키기에 보다 덜 용이한 미세조면화된(micro-roughened) 구리 표면을 생성시킨다는 것이다. 이러한 공정의 예는 특허 US 제6,036,758호, US 제6,294,220호 및 US 제5,807,493호에 기술되어 있다.
대부분의 경우에서, 구리, 또는 구리계열 합금은 패턴화된 회로를 생성시키기 위한 전도성 물질로서 사용된다. 그러나, 특정한 예로는 회로가 혼합 금속, 예를 들어 구리-인바르-구리 (인바르(Invar)는 64% Fe- 36% Ni의 합금이다)의 층상화된 결합물로 구성된 물질로부터 생성되는 경우이다. 이러한 금속의 샌드위치 결합물은 단일 구리층과 비교하여 비교적 낮은 정도의 열팽창을 나타내어, 회로기판에 하나 이상의 구리-인바르-구리 (CIC) 층을 도안으로 도입하므로써 치수 안정성이 개선될 수 있다. 단지 치수적 안정성을 위한 CIC 층의 사용 이외에, CIC를 구비한 회로 패턴을 생성시키며 이를 전기 회로의 일부로서 포함시킬 수 있다. 임의의 경우에, 기타 구리층과 같이, CIC는 유전 물질에 대한 이의 접착력을 개선시키기 위해 처리될 수 있다.
유전 물질의 도포 전에 구리 회로 패턴의 통상적인 표면 에칭 또는 미세조면화(micro-roughening)에서, 구리 회로 패턴의 모든 노출된 표면은 실질적으로 동일한 정도로 에칭된다. 미세조면화는 회로패턴이 예를 들어, 에칭에 의해 형성된 후에 수행된다. 통상적인 미세조면화 반응은 개략적으로 도 1에 나타내 바와 같다. 도 1은 먼저 에칭되고 형성된 인쇄회로의 성분의 노출된 표면으로부터 Cu를 제거함을 나타내는 초기 인쇄회로(100)의 미세조면화의 개략적인 단면도이다. 초기 인쇄회로(100)는 상부 표면(104) 및 측면(106)을 갖는 구리 회로 패턴 성분(102)을 포함한다. 성분(102)은 금속층에서 회로패턴을 형성시키는 공정, 예를 들어 에칭에 의해 형성되며, 보다 큰 회로패턴의 성분을 형성한다. 본 실시예에서, 회로 성분(102)은 유전 기재(108)에 부착된다.
도 1에 나타낸 바와 같이, 통상적인 미세조면화의 결과로서, 다소의 구리는 회로 패턴 성분(102)의 상부 표면(104)과 측면(106) 둘모두로부터 비교적 균일하게 제거되며, 회로 패턴 성분(102)의 완전히 노출된 표면은 조면화된다. 하기에 기술된 바와 같이, 이미 형성된 회로 패턴 성분(102)으로부터 제거된 다소의 금속은 제거된 금속의 총량으로 인해 회로 패턴의 작용하에서 요망되지 않는 효과를 가질 수 있다.
혼합 금속 회로 성분, 예를 들어 CIC로 이루어진 성분이 미세조면화되는 경우, 도 1에 나타낸 바와 같은 구리와 함께 수득된 균일한 에칭은 얻어지지 않을 수 있다. 특정 구리 마이크로-에칭 공정, 유기 첨가제를 함유한 황산/과산화수소 용액에 의한 에칭 공정에 따라, 혼합 금속 층은 균형잡히지 않은 에칭 효과를 발생시키는데, 여기서 두개의 상이한 금속의 경계면은 처리 용액과 접촉한다. 서로 접촉된 유사하지 않은 금속이 부식 환경에 노출되는 경우, 두개 금속의 전기화학적 전위는 이들 간에 전자의 흐름을 발생시킨다. 이러한 갈바닉(galvanic) 커플의 결과로서, 내부식성이 보다 낮은 금속의 화학적 공격 (예를 들어, 미세조면화)은 증가될 것이며, 내부식성이 보다 높은 금속의 화학적 공격은 감소되거나 심지어 보호될 것이다. 구리-인바르-구리의 경우에서, 인바르는 구리 보다 내부식성이 보다 낮으며, 이는 혼합 금속 경계면에 인접한 회로 성분의 영역에서 적당하게 미세조면화되는 것으로부터 구리를 보호한다. 대부분의 경우에서, 요망되는 미세조면화로 인한 이러한 감소되거나 보호된 효과는 실질적으로 구리 회로의 상부 부분 및 테두리 상에 발생한다.
혼합 금속층과 함께, 비-조면화를 포함하는 통상적인 미세조면화 반응은 도 2에 개략적으로 나타내었다. 도 2는 혼합 금속 회로 패턴 성분(202)을 포함하는 초기 인쇄 회로(200)을 미세조면화시키는 경우 상술된 효과를 나타낸 개략적인 단면도이다. 회로 패턴 성분(202)은 상부 표면(204) 및 측면(206)을 포함하며, 구리와 같은 금속의 외부층(210)과 철 또는 이바르와 같은 제 2의 다른 금속의 내부층(212), 및 외부층(210)의 금속과 동일하거나 상이할 수 있는 금속의 하부층(214)으로 이루어져 있다. 도 2에 나타낸 실시예에서, 외부층(210) 및 하부층(214) 둘 모두는 구리 또는 구리 합금으로 이루어져 있다. 세개의 금속층은 복합물, 또는 혼합 금속층(216)을 형성한다. 성분(202)은 혼합 금속층에서 회로 패턴을 형성시키는 공정, 예를 들어 에칭에 의해 형성되며, 보다 큰 회로 패턴의 성분을 형성한다. 본 실시예에서 회로 성분(202)은 유전 기재(208)에 부착된다.
도 2에 개략적으로 나타낸 바와 같이, 먼저 형성된 회로 성분(202)의 통상적인 미세조면화 동안, 구리는 상부 표면(204)으로부터 균일하지 않게 제거되며, 구리는 두개의 상이한 금속의 갈바닉 테두리 효과로 인해 측면(206)의 구리 부분으로부터 실질적으로 전혀 제거되지 않는다. 미세조면화 처리 후에, 혼합 금속의 갈바닉 테두리 효과의 결과로서, 외부층(210)의 현저한 미세조면화되지 않은 부분(210a)이 남게 되고, 임의의 경우에, 외부층(210)의 상부 표면(204)의 작은 미세조면화된 부분(201b)만이 조면화된다. 나타낸 바와 같이, 내부층(212)의 노출된 부 분으로부터 충분하게 이격된 상부 표면(204)의 부분만이 효과적으로 미세조면화된다. 회로 성분이 충분하게 좁은 경우, 상부 표면(204)이 미세조면화되지 않을 수 있다.
도 2에서 개략적으로 나타낸 바와 같이, 내부층의 테두리 금속, 예를 들어 철 또는 인바르, 철과 니켈은 구리와 비교하여 철의 보다 높은 활성도로 인해 내부층(212)으로부터 제거되어 미세조면화된 테두리(212a)를 형성한다. 따라서, 측면(206)에서, 제 2 금속의 노출된 부분(212a) 만이 효과적으로 미세조면화되어 회로 성분(202)의 측면(206)과 상부 표면(204) 둘모두로부터 비균일한 금속의 제거를 초래한다. 따라서, 혼합 금속층(216)이 에칭되어 인쇄 회로 성분(202)을 형성하고 이후 미세조면화되는 경우, 미세조면화는 도 2에 나타낸 바와 같이, 완전히 평평하지 않다.
결론적으로, 구리 패턴에 대한 유전 물질의 접착력은 빈약할 수 있는데, 이는 접착력이 성공적이지 못한 미세조면화로 인해 개선되지 못하였기 때문이다. 이러한 비-미세조면화 효과는 극적이게도 현미경의 도움 없이 시각적인 검사에 의해 관찰될 수 있다. 유기 첨가제와 함께 개질된 황산/과산화수소 용액으로의 처리는 대개 구리 표면 상에 갈색을 생성시킨다. 그러나, 혼합 금속의 경우에, 에칭된 패턴의 표면은 처리되지 않은 구리의 색을 나타낸다. 회로 성분(202)의 중간 (예를 들어, 도 2에서 영역(210b))에서, 구리가 혼합 금속 경계면으로부터 비교적 떨어진 경우에, 구리 미세조면화 처리는 일반적으로 나타낼 수 있다. 그러나, 성분(202)의 테두리 (예를 들어, 도 2에서 영역(210a))쪽으로 현저한 처리되지 않은 구리의 영역을 나타낸다. 임의의 이러한 처리되지 않은 구리 표면은 요망되지 않으며, 이후 도포되는 라미네이트 물질에 대한 금속의 빈약한 접착력으로 인해 생성물을 오려내도록 요구될 수 있다.
일부 금속 호일, 예를 들어 구리-인바르-구리 및 구리 호일의 제작자는 유전 물질에 대한 접착력을 개선시키는 표면 상에 코팅을 제공하기 위해 금속 호일을 사전처리한다. 예를 들어, 수상(dendritic) 구리는 금속 호일에 도포될 수 있다. 이러한 공정은 표면 거칠기를 상당히 증가시키지만, 레지스트 락인(resist lock-in)과 같은 다른 문제를 초래할 수 있다. 이는 에칭 레지스트가 호일 처리의 깊은 균열에 붙잡히고, 용이하게 현상되거나 벗겨낼 수 없는 상황이다. 락-인 레지스트는 전기적 쇼트와 같은 결함을 초래할 수 있다. 일반적으로, 혼합 금속 호일 상에 제공된 표면처리의 유형은 유전체 접착에 적절하지만, 에칭 레지스트 페턴화 및 제거에 대해 문제점을 갖는다.
당해 분야의 다른 한계는 금속층을 패턴화시키기 위해 사용된 많은 공정 단계의 수이다. 통상적인 회로 패턴화 공정은 세척 단계 (단계 1); 마이크로-에칭 단계 (단계 2); 에칭 레지스트 도포 단계 (단계 3); 에칭 레지스트 패턴화 단계 (단계 4); 패턴 에칭 단계 (단계 5); 에칭 레지스트 제거 단계 (단계 6); 세척 단계 (단계 7); 사전 조정단계 (단계 8); 미세조면화 단계 (단계 9); 유전체 도포 단계 (단계 10)를 포함한다. 이러한 순서 중에서, 전반적인 금속층 두께를 감소시키는 두개의 에칭 단계 (단계 2 및 9) 및 금속 패턴 폭에 영향을 미치는 두개의 에칭 단계 (단계 5 및 9)가 있다.
에칭 후 미세조면화시키는 통상적인 공정의 다른 문제점은 서전-형성되거나 사전 패턴화된 회로 성분의 미세조면화 동안 회로 패턴으로부터 제거되는 금속의 총량으로부터 초래한다. 상술된 바와 같이, 단일 금속 회로 패턴을 미세조면화함에 있어서, 금속은 모든 노출된 표면으로부터 비교적 균일하게 제거되며, 따라서, 이렇게 처리된 회로 성분의 크기를 감소시킨다. 패턴화된 회로의 전기적 저항이 전도체의 폭 및 두께에 의존하기 때문에, 회로 패턴화 공정에서, 특히 금속 패턴이 형성된 (단계 5) 이후의 금속 제거 단계의 수 및 제거되는 금속의 총량을 감소시키는 것이 바람직하다. 이는 제조되는 회로 성분이 좁을수록 더욱 엄격하다. 예를 들어, 폭이 25 마이크론이고 두께가 17 마이크론인 구리 패턴에 대해서 고려해 본다. 미세조면화 (단계 9)가 노출된 표면으로부터 1.5 마이크론의 구리를 제거하는 경우, 미세조면화 이후의 패턴 치수는 폭 22 마이크론 및 두께 15.5 마이크론일 것이다. 이는 단면적으로 20 퍼센트 감소와 같다. 구리 패턴의 전기적 저항은 방정식 R=pVL/A (여기서, pV는 구리의 부피 저항률이며, L은 패턴의 길이이며, A는 단면적이다)로 정의된 바와 같이, 이의 단면적의 함수이다. 그러므로, 단면적의 20 퍼센트의 감소는 저항에 있어서 25 퍼센트의 증가를 초래한다. 본 실시예는 패턴 형성 단계 후에 금속 제거의 양을 감소시킬 필요성을 기술한 것이다.
도 3a 내지 도 3c는 패턴 에칭 후 미세조면화시키는 통상적인 공정의 개략적인 단면도로서, 회로 패턴의 형성 후에 통상적인 미세조면화로부터 초래될 수 있는 회로 패턴 성분으로부터의 금속 손실을 나타낸 것이다. 도 3a에 나타낸 바와 같이, 유전 기재(308) 상에 비패턴화된 금속층(318)을 포함하는 초기 회로기판(300) 이 제공된다. 이후 도 3b에 나타낸 바와 같이, 레지스트를 도포하고, 현상하고, 에칭시켜 회로 패턴(320)을 형성시키므로써 비패턴화된 금속층(318)이 패턴화된다. 나타낸 바와 같이, 회로 패턴(320)은 개개의 회로 성분 (302a 내지 302d)을 포함한다.
상기 언급된 후-회로 성분 형성 미세조면화 처리로 인한 금속의 손실 효과는 도 3a 내지 3c와 관련하여 하기와 같이 기술될 수 있다. 도 3b에 나타낸 바와 같이, 단일 회로 성분(302a)은 예를 들어, 초기 폭 24 마이크론 및 초기 두께 17 마이크론을 갖을 수 있다. 통상적인 공정에서, 미세조면화 처리는, 패턴과 이후 도포되는 유전 물질간의 접착력을 향상시키기 위해, 먼저 형성된 회로 패턴(320)에 적용된다. 당해 분야에 공지된 바와 같이, 통상적인 대표적인 미세조면화 처리는 회로 패턴(320)의 금속의 모든 노출된 표면으로부터 약 1.5 마이크론을 제거할 수 있다. 도 3c에 나타낸 바와 같이, 본 실시예의 미세조면화시켜 회로 성분(302a 내지 302d)의 각각의 모든 노출된 표면으로부터 1.5 마이크론의 금속을 제거한 후에, 회로 성분(302a 내지 302d)은 두드러지게 작아진다. 도 3c에 부여된 거칠기가 구체적으로 나타나지 않았지만, 도 3c에서 회로 성분(302a 내지 302d)의 표면이 도 3b에서 도 3c로의 이동에서 나타낸 바와 같이, 미세조면화된 것을 알 수 있다.
1.5 마이크론이 미세조면화에서 모든 노출된 표면으로부터 제거되는 경우, 대표적인 회로 성분(302a)은 도 3c에서 이러한 성분(302a)에 대해 지적된 바와 같이 약 22 마이크론의 폭 및 15.5 마이크론의 두께로 감소되었다. 상술된 바와 같이, 이는 단면적이 20 퍼센트 감소된 것과 동일하다. 이러한 단면적의 감소는 회 로 성분의 전류-수송 용량을 감소시키며, 따라서 이의 저항을 증가시킨다. 회로 성분은 추가로 크기가 감소되며, 이러한 효과는 더욱 뚜려하게 나타난다. 이는 보다 작은 회로에 대해 현저한 문제점을 발생시키는데, 이러한 문제점에 대한 통상적인 해법이 후속의 미세조면화에서 금속의 손실을 보상하기 위해 보다 큰 회로 성분을 형성시킴을 요구하기 때문이다.
도 4a 내지 4c는 혼합 금속층에 대해 패턴 에칭 후에 미세조면화시키는 통상적인 공정의 개략적인 단면도로서, 혼합 금속 회로 패턴 성분으로부터 초래되는 테두리 효과의 문제점을 기술하고 있다. 도 4a는 기재(408) 상에 비패턴화된 혼합 금속층(418)이 제공되는 초기 회로기판(400)을 나타낸 것이다. 도 2와 관련하여 기술된 구조와 유사하게, 비패턴화된 혼합 금속층(418)은 구리 또는 구리 합금과 같은 금속의 외부층(410), 이바르와 같은 상이한 금속의 내부층(412), 및 구리 또는 구리 합금과 같은 금속 또는 가능한한 상이한 금속의 하부층(414)을 포함한다. 이러한 세개의 층은 함께 비패턴화된 혼합 금속층(418)을 형성한다.
도 4b는 비패턴화된 혼합 금속층(418)이 에칭되어 다수의 회로 성분(402a 내지 402d)을 포함하는 혼합 금속 회로 패턴(420)을 형성한 후의 초기 회로기판(400)을 나타낸 것이다. 회로 성분(402a 내지 402d)은 도 4b에 나타낸 바와 같이 패턴화된 혼합 금속층(416)의 일부를 형성한다. 패턴화된 혼합 금속층(416)은, 에칭되어 회로 성분(402a 내지 402d)을 형성시키는 것을 제외하고 비패턴화된 혼합 금속층(418)에 상응한다.
도 4b에 나타낸 바와 같이, 혼합 금속 회로 패턴(420)은 도 3b 및 도 3c에 나타낸 회로 패턴(320)과 유사하게, 유전 기재(408) 상에 개개의 회로 패턴 성분(402a 내지 402d)을 포함한다. 본 구체예에서, 혼합 금속 회로 패턴(420)은 비패턴화된 혼합 금속층(418)을 에칭시키므로써 형성된다.
도 4c에 나타낸 바와 같이, 이후 형성된 회로 패턴(420)의 회로 패턴 성분(402a 내지 402d)이 미세조면화되는 경우, 도 2의 실시예와 관련하여 상술된 문제점이 초래된다. 이러한 혼합 금속 구체예에서, 혼합 금속 회로 패턴(420)의 회로 성분(402a 내지 402d)이 미세조면화를 수행되는 경우, 도 2와 관련하여 상술된 갈바닉 테두리 효과가 발생하며, 회로 성분(402a 내지 402d)의 대부분의 표면 상에 현저하게 감소된 미세조면화를 초래한다. 도 4c에 나타낸 바와 같이, 미세조면화는 내부층(412)의 노출된 부분 및 개개의 회로 성분(402a 내지 402d)의 중심 부분(410b)에서만 발생한다(회로 성분은 적어도 일부의 상부 표면이 혼합 금속층의 갈바닉 테두리 효과를 나타내지 않을 정도로 충분히 넓다고 가정함). 도 4c에 나타낸 바와 같이, 내부층(412)이 상부층(410) 보다 더욱 활성인 금속을 포함하는 경우, 각각의 회로 성분(402a 내지 402d)의 내부층(412)의 노출된 테두리(412a) 만이 상술된 바와 같이 미세조면화된다. 따라서, 도 2와 관련하여 상술된 바와 같이, 테두리 효과가 발생하는 경우, 상부층(410)의 현저한 부분은 주면화되지 않은 상태로 있으며, 따라서 이후 도포되는 유전 물질에 대한 접착력을 실제로 손상시킨다.
단일 금속층에 대해 개략된 바와 같이 통상적인 회로 패턴화 공정에서, 미세조면화 단계 (9)를 간단하게 생략할 수 없는데, 이는 마이크로-에칭 단계(2)에 의해 생성된 표면 거칠기가 유전층의 신뢰할 만한 접착력을 나타내기에 불충분하기 때문이다. 혼합 금속층의 구체예에서, 적당한 조면화를 얻을 수 없으며 그 결과 상술된 테두리 효과로 인해 후-도포되는 라미네이트 물질에 대한 금속의 적당한 접착력을 얻을 수 없다. 마이크로-에칭의 목적은 영구적인 결합을 생성시키지 않으면서 에칭 레지스트의 접착력을 개선시키기 위한 것이다. 에칭 레지스트는 마이크로-에칭된 표면으로부터 용이하고 완전하게 벗져질 수 있어야만 한다. 이를 위하여, 에칭 레지스트의 도포 전에 마이크로-에칭을 위해 사용되는 용액은 통상적으로 영구적인 유전층의 접착력을 개선시키기 위해 사용되는 미세조면화 용액과 동일한 거칠기 크기를 생성시키지 못한다. 따라서, 마이크로-에칭 거칠기는 대개 이후에 도포되는 라미네이트 유전 물질에 대한 접착력을 향상시키기에 충분치 않기 때문에, 미세조면화가 포함되어야 한다. 그러나, 이를 수행하여 회로 패턴 단면적의 실질적인 양의 손실을 초래할 수 있다. 회로 패턴 성분이 이후의 손실을 보상하기 위해 초기에 보다 크게 제조되는 경우, 전반적인 회로 패턴 크기에서 추구하는 감소가 얻어질 수 없으며, 따라서 필요로 하는 크기 감소를 억제할 수 있다.
전술한 한계 및 통상적인 공정의 문제점에 대한 해법이 필요로 하다.
발명의 개요
다층 회로기판을 생성시키는데 사용되는 현존하는 미세조면화 공정의 한계를 고려하여, 본 발명은 처리되지 않는 테두리의 음성적 효과없이 혼합 금속 회로를 처리하여 혼합 금속층의 마이크로-에칭을 초래하는 방법을 제공한다. 본 발명은 또한, 유전 물질에 대한 접착력을 증진시키는 표면 처리를 포함하는, 혼합 금속층 또는 구리층의 패턴화된 회로로의 전환시에 감소된 수의 금속 조면화(roughening) 단계를 갖는 방법을 제공한다. 특히, 본 발명은 회로 패턴 성분의 단면적이 회로 패턴의 형성 이후에 현저하게 감소되지 않도록 회로 패턴이 형성된 후에 임의의 금속 에칭 또는 미세조면화를 피한다.
본 발명은 한 구체예에서, 비처리된 패턴 표면에서 초래되는 실질적으로 음성의 갈바닉 커플링 테두리 효과를 방지하거나 감소시키며, 패턴이 미세조면화 전에 형성되는 경우 발생될 수 있는 단일 금속 회로 패턴에서 금속의 과량 손실의 문제점을 방지하면서, 미세조면화에 의해 유전 물질에 대한 혼합 금속층의 접착력을 개선시키는 방법에 관한 것이다. 이러한 방법은 또한 회로 패턴이 혼합 금속층 또는 구리층에 형성된 후에 금속 에칭 또는 미세조면화 단계에 대한 임의의 필요성을 제거하며, 따라서 회로 패턴의 단면적의 현저한 변화를 방지한다. 본 발명은 종래 기술과 관련된 문제점, 즉 (1) 육안으로 볼 수 있고 유전 물질에 대한 빈약한 접착력을 갖는 처리되지 않은 영역을 갖는 특정 미세조면화 용액으로 처리된 혼합 금속 회로층의 구리 표면의 문제점; 및 (2) 패턴의 단면적을 감소시켜 회로 패턴 성분의 전기적 저항을 증가시키는 패턴 형성 후에 수행되는 미세조면화 단계의 문제점을 제기하고, 실질적으로 감소시킨다.
따라서, (제 1의 구체예로서 본원에서 언급될 수 있는) 한 구체예에서, 본 발명은 제 1 주표면을 갖는 비패턴화된 금속층을 제공하는 단계; 제 1 주표면을 미세조면화시켜 미세조면화된 표면을 형성시키는 단계; 및 금속층을 에칭시켜 금속층에 회로 패턴을 형성시키는 단계를 포함하며, 미세조면화 단계가 에칭 단계 전에 수행되는, 금속층에 대한 유전 물질의 접착력을 개선시키기 위한 방법에 관한 것이다.
(본원에서 제 2의 구체예로서 언급될 수 있는) 다른 구체예에서, 본 발명은 금속층에 대한 유전 물질의 접착력을 개선시키기 위한 방법에 관한 것으로,
a. 제 1 주표면을 갖는 비패턴화된 금속층을 제공하는 단계,
b. 비패턴화된 금속층을 미세조면화 용액으로 미세조면화시켜 제 1 주표면 상에 미세조면화된 표면을 형성시키는 단계,
c.에칭 레지스트를 미세조면화된 표면에 도포하는 단계,
d. 에칭 레지스트를 제거될 금속의 영역을 나타내도록 패턴화시키는 단계,
e. 에칭 레지스트에 의해 보호되지 않는 금속층을 에칭시켜 회로 패턴을 형성시키는 단계, 및
f. 에칭 레지스트를 제거하는 단계를 포함하는 방법에 관한 것이다.
(본원에서 제 3의 구체예로서 언급될 수 있는) 또 다른 구체예에서, 본 발명은 금속층에 대한 유전 물질의 접착력을 개선시키기 위한 방법에 관한 것으로,
a. 제 1 주표면을 갖는 비패턴화된 금속층을 제공하는 단계,
b. 비패턴화된 금속층을 미세조면화 용액으로 미세조면화시켜 제 1 주표면 상에 미세조면화된 표면을 형성시키는 단계,
c. 미세조면화된 표면에 에칭 레지스트를 도포하는 단계,
d. 에칭 레지스트를 제거되는 금속의 영역을 나타내도록 패턴화시키는 단계,
e. 에칭 레지스트에 의해 보호되지 않는 금속층을 에칭시켜 회로 패턴을 형성시키는 단계,
f. 에칭 레지스트를 제거하는 단계,
g. 임의적으로, 제 2의 금속 코팅을 미세조면화된 표면에 도포하는 단계, 및
h. 유전체를 미세조면화된 표면에 도포하는 단계를 포함하는 방법에 관한 것이다.
한 구체예에서, 방법은 제 1 주표면을 사전세척하는 단계를 추가로 포함한다. 추가의 사전조정 단계는 사전세척 단계와 단계 (b) 사이에 추가되어 단계 (b)에서 처리의 균일성을 개선시킬 수 있다. 추가 처리 단계는 단계 (g)와 (h) 사이에 추가되어 하부 금속 구조물을 실질적으로 개질시키지 않고 유전 물질에 대한 금속 패턴의 접착성질을 추가로 개선시킬 수 있다. 추가 단계는 단계 (b)와 (c), 또는 단계 (f)와 (g) 사이에 추가되어, 광학적 검사를 보조하기 위하여 미세조면화된 표면의 색을 화학적으로 조정할 수 있다.
본 발명에 따른 방법은 통상적인 회로 패턴화 순서 보다 단순하고 짧다 (즉, 보다 짧은 단계를 포함한다). 구리 표면의 처리는 구리 표면을 적절한 용액과 접촉시키므로써 수행된다. 광학적 검사는 수동적이거나 자동적으로 수행될 수 있다. 본 발명에 따라 처리된 구리-인바르-구리층은 육안으로 볼 수 있는 본래의 구리 색이 아닌 균일하게 미세조면화된 상부 표면을 갖는다. 본 발명의 혼합 금속 구체예에서, 조면화되지 않은 영역은 비패턴화된 층 또는 패널의 외부 테두리를 따라 좁은 밴드로 제한된다. 이러한 영역은 일반적으로 깍아 버리고 최종 생성물에서 사용되지 않는다. 이후 도포되는 유전 물질에 대한 미세조면화된 금속 표면의 접착력은 문제가 되지 않는다 (박리되지 않거나 수포가 생기지 않는다). 임의적 금속 코팅이 단계 (g)에 의해 도포되는 구체예에서, 접착력은 추가로 개선되며, 심지어 회로의 측벽 (한 구체예에서 미세조면화되지 않음)이 유전층에 대한 접착력을 개선시킨다. 본 발명의 방법의 결과로서, 혼합 금속 또는 구리로 이루어진 패턴화된 회로의 단면적은 단계 (e) 후에 현저하게 감소되지 않는다. 종합적으로, 보다 적은 공정이 유전 물질에 대한 개선된 접착력을 갖는 패턴화된 회로층을 생성시키는데 요구된다. 그러므로, 기술된 방법은 다층 인쇄된 회로기판을 제작하기에 유리하다.
도면의 간단한 설명
도 1은 표준 구리 회로 패턴 성분의 미세조면화의 개략적 단면도이다.
도 2는 혼합 금속 회로 패턴 성분의 미세조면화의 개략적 단면도로서, 외부층이 구리이고, 제 2의 내부층이 철 또는 인바르와 같은, 보다 활성인 다른 금속을 포함한다.
도 3a 내지 도 3c는 패턴 에칭 후 미세조면화시키는 통상적인 방법의 개략적인 단면도로서, 회로 패턴 성분으로부터의 금속의 손실을 나타낸 것이다.
도 4a 내지 도 4c는 혼합 금속층에서 패턴 에칭시킨 후 미세조면화시키는 통상적인 방법의 개략적 단면도로서, 회로 성분에서 혼합 금속층의 금속 간에 차이로부터 초래되는 갈바닉 테두리 효과를 나타낸 것이다.
도 5는 본 발명의 구체예에 따른, 미세조면화된 표면의 현미경사진이다.
도 6은 통상적인 마이크로-에칭된 표면의 현미경사진이다.
도 7a 내지 도 7c는 혼합 금속층의 표면을 미세조면화시킨 후 층을 에칭시켜 회로 패턴 성분을 형성시킴을 포함하는 본 발명의 구체예에 따른 방법의 개략적 단면도이다.
도 8a 내지 도 8c는 단일 금속층의 표면을 미세조면화시킨 후 층을 에칭시켜 회로 패턴 성분을 형성시킴을 포함하는 본 발명의 구체예에 따른 방법의 개략적 단면도이다.
단순하면서 명확하게 기술하기 위해, 도면에 나타낸 성분은 치수를 생략한 것으로 이해될 것이다. 예를 들어, 일부 도면에서, 일부 성분의 수직 치수는 명확하게 하기 위하여 수평 치수에 비해 과장될 수 있다. 또한, 적절하게 고려되고 이해되는 경우에, 참고 번호는 상응하는 성분을 가리키는 도면 중에 반복되거나, 상응하는 숫자가 사용된다.
발명의 상세한 설명
하기 기술되는 공정 단계 및 구조물은 본 발명을 포함하는 방법에 의해 제조되는 인쇄 회로기판 또는 다른 최종 생성물을 제작하고 사용하기 위한 완전한 공정 흐름을 형성시키지 않는 것으로 이해될 것이다. 본 발명은 당해 분야에서 현재 사용되는 제작 기술과 연결하여 시행될 수 있으며, 단지 다수의 통상적인 실행되는 공정 단계는 본 발명의 이해를 위해 필수적이기 때문에 포함된다.
본원에서 사용되는 용어 "미세조면화(micro-roughening)"는 또한 입자간 에칭 공정으로서 언급될 수 있다. 적합한 미세조면화 방법 및 조성물의 상세한 설명은 하기에 기술되어 있다. 미세조면화 공정에서, 구리와 같은 또는 혼합 금속의 표면은 이의 표면적 및 이의 거칠기 둘모두를 증가시키기 위해 화학적으로 처리된다. 한 구체예에서, 미세조면화에서, 표면은 이의 표면을 40% 초과로 증가시키도록 처리된다. 다른 구체예에서, 미세조면화에서, 표면은 이의 표면을 약 40% 내지 약 200% 증가시키도록 처리되며, 한 구체예에서, 미세조면화에서, 표면은 이의 표면을 약 50% 내지 약 100% 증가시키도록 처리되며, 다른 구체예에서, 미세조면화에서, 표면은 이의 표면을 약 60% 내지 약 120% 증가시키도록 처리된다. 표면적은 임의의 적절한 방법에 의해 측정될 수 있다. 표면적을 측정하기 위한 한 적합한 방법은 표면의 3-D 원자력 현미경(AFM) 지형분석의 사용에 의한 것이다. 적합한 AFM 장치는 예를 들어 비코 인스트루먼트사 (Veeco Instruments Inc., Woodbury, NY)로부터 상업적으로 입수가능하다.
한 구체예에서, 미세조면화에서, 표면은 이의 거칠기를 외형 분석기로 측정하여 약 0.2 마이크론 내지 약 0.6 마이크론의 거칠기(ra)로 증가시키기 위해 처리되며, 다른 구체예에서, 미세조면화에서, 표면은 이의 거칠기를 외형 분석기로 측정하여 약 0.3 마이크론 내지 약 0.5 마이크론, 한 구체예에서 약 0.4 마이크론의 거칠기(ra)로 증가시키기 위해 처리된다. 여기서, 명세서 및 청구항의 다른 곳에서, 기술된 범위 및 비율의 수치 한정은 조합될 수 있다. 예를 들어, 전술된 설명은 외형 분석기로 측정하여 이는 상술한 바와 같이 정확하지는 않지만, 예를 들어, 약 0.2 마이크론 내지 약 0.5 마이크론의 범위, 및 약 0.3 마이크론 내지 약 0.6 마이크론의 범위의 거칠기(ra)를 포함한다.
미세조면화는 하기에서 상세히 기술된 임의의 방법, 또는 당해 분야에서 공지될 수 있는 다른 적합한 방법에 의해 수행될 수 있다.
도 5 및 6은 미세조면화 및 마이크로-에칭을 각각 수행한, 본래 동일한 금속 표면으로부터 수득될 수 있는 금속 표면의 현미경사진이다. 따라서, 도 5는 본 발명에 따른 미세조면화에 의해 이의 표면적 및 거칠기를 증가시키기 위해 처리된 금속 표면의 현미경사진이다. 도 5에 나타낸 금속층에서, 표면적은 107% 정도로 증가되며, 외형 분석기로 측정된 거칠기(ra)는 미세조면화의 결과로서 0.412 마이크론이다. 도 5에 나타낸 바와 같이, 표면은 외형 분석기로 측정하여 증가된 거칠기(ra)를 가질 뿐만 아니라, 현저하게 증가된 표면적을 포함한다.
본원에서 사용되는 용어 "마이크로-에칭"은 구리와 같은 금속 표면을 화학적으로 처리하여 외형 분석기로 측정하여 약 0.1 마이크론 내지 약 0.3 마이크론의 범위의 거칠기(ra)를 갖는 매트 표면을 형성시키지만, 일반적으로 크게 증가된 표면적을 포함하지 않는 표면 제조를 언급한 것이다. 따라서, 본원에서 사용되는 마이크로-에칭은 외형 분석기로 측정하여 표면 거칠기를 증가시키고, 표면적을 어느 정도로 증가시키지만, 미세조면화에 의해 얻어진 표면적 증가 보다는 작다. 마이크로-에칭에 의해 얻어진 표면적의 증가는 약 5% 내지 40% 정도이다. 따라서, 통상적인 마이크로-에칭 공정이 외형 분석기로 측정하여 표면의 거칠기(ra)를 증가시키는 반면, 이러한 공정은 미세조면화에 의해 얻어질 수 있는 것과 동일한 정도의 표면적의 증가를 얻을 수 없다. 당해 분야에서 공지된 바와 같이, 외형 분석기로 측정된 거칠기(ra)는 금속 표면 상에 표면 특성의 계곡에 대한 피크(peak-to-valley)의 측정이며, 이러한 측정은 금속 표면의 표면적의 변화를 반영하지 않는다.
도 6은 마이크로-에칭으로 처리된, (도 5에 나타낸 것과 동일한 본래 금속 표면으로부터 얻어진) 금속 표면의 현미경사진이다. 도 6에 나타낸 금속층에서, 마이크로-에칭의 결과로서, 표면적은 21% 정도로 증가되고, 외형 분석기로 측정된 거칠기(ra)는 0.252 마이크론이다. 도 6에 나타낸 바와 같이, 표면은 외형 분석기로 측정된 증가된 정도의 거칠기(ra)를 갖지만, 상술된 바와 같이, 도 5에 나타낸 미세조면화된 금속 표면의 높은 표면적을 나타내지 않는다. 따라서, 마이크로-에칭된 금속 표면은 외형 분석기로 측정하여 미세조면화된 금속 표면의 외형분석기로 측정된 거칠기(ra)를 중첩시킬 수 있는 범위를 갖는 반면, 마이크로 에칭된 금속 표면은 매우 낮은 표면적을 갖는다. 이러한 차이는 도 5 및 6에 기술된 금속 표면의 비교에 의해 용이하게 명백하게 된다.
마이크로-에칭은 예를 들어, 퍼술페이트를 함유하고 E.I. Du Pont de Nemours and Co., Inc.로부터 입수가사능한 옥손(OXONE®)과 같은 퍼술페이트 또는 모노퍼술페이트를 함유하는 조성물을 도포하므로써 수행될 수 있다.
본원에서 사용되는 용어 "사전처리 조면화"은 구리와 같은 금속 표면이 외형 분석기로 측정된 거칠기(ra)가 약 1 마이크론 내지 약 3 마이크론의 범위를 갖는 이의 표면 상에 수상 구조를 형성하기 위해 처리되는 표면 제조를 칭하는 것이다. 구리에 대한 수상 표면의 적용은 예를 들어 출원인이 고울드 엘렉트로닉스사(Gould Electronics, Inc.)인 미국특허 제6,042,711호에 기술되어 있다. 이러한 사전처리 조면화 공정은 금속-제거 공정인 마이크로-에칭 및 미세조면화 공정과 반대로 금속-증착 공정이다.
제 1 구체예에서, 본 발명은 금속층에 대한 유전 물질의 접착력을 개선시키기 위한 방법에 관한 것으로, 제 1 주표면을 갖는 비패턴화된 금속층을 제공하는 단계; 제 1 주표면을 미세조면화시켜 미세조면화된 표면을 형성시키는 단계; 금속층을 에칭시켜 금속층에 회로 패턴을 형성시키는 단계를 포함하며, 미세조면화 단계가 에칭 전에 수행되는 방법에 관한 것이다. 한 구체예에서, 미세조면화 전에, 금속층의 거칠기를 증가시키기 위한 어떠한 표면 처리도 수행하지 않는다. 한 구체예에서, 금속의 거칠기를 증가시키기 위한 추가의 어떠한 표면 처리도 수행하지 않으며 이후 에칭을 수행하여 회로 패턴을 형성시킨다.
제 2 구체예에서, 본 발명은 금속층에 대한 유전 물질의 접착력을 개선시키기 위한 방법에 관한 것으로,
a. 제 1 주표면을 갖는 비패턴화된 금속층을 제공하는 단계;
b. 비패턴화된 금속층을 용액으로 미세조면화시켜 제 1 표면 상에 미세조면화된 표면을 형성시키는 단계;
c. 에칭 레지스트를 미세조면화된 표면에 도포하는 단계;
d. 에칭 레지스트를 제거될 금속의 영역을 나타내도록 패턴화하는 단계;
e. 에칭 레지스트에 의해 보호되지 않는 금속층을 에칭시켜 회로 패턴을 형성시키는 단계;
f. 에칭 레지스트를 제거하는 단계를 포함하는 방법에 관한 것이다. 제 1 구체예에서와 같이, 본 제 2 구체예의 한 구체예에서, 금속의 거칠기를 증가시키기 위해 추가의 어떠한 표면 처리가 수행되지 않으며, 이어서 에칭(e)을 수행한다. 한 구체예에서, 미세조면화 전에, 금속층의 거칠기를 증가시키기 위한 어떠한 표면 처리도 수행되지 않는다.
미세조면화 및 에칭 공정은 하기에서 상세하게 기술되어 있다. 이러한 공정 설명은 전도성 회로 물질로서 구리-인바르-구리("CIC") 및 이후 전도성 회로 물질로서 구리 둘 모두에 대해 제공된다. 본 발명은 구리 및 구리와 다른 금속의 합금 (다른 금속 및 합금은 예를 들어, 알루미늄, 몰리브데늄, 철, 니켈, 주석, 아연, 베릴륨, 실리콘, 코발트, 인, 납, 망간, 마그네슘 및 크롬을 포함함), 및 CIC 이외에 다른 혼합 금속 샌드위치 (예를 들어 몰리브데늄 또는 알루미늄과 같은 다른 금속의 내부층이 구리 또는 구리 합금의 두개의 외부층 사이에 샌드위칭됨)에 적용가능하다. 비록 현재 가장 널리 사용되는 혼합 금속 샌드위치는 CIC이지만, 본 발명은 임의의 유사한 혼합 금속 샌드위치에 대해 넓게 적용가능하며, 하나의 금속 또는 합금의 내부층은 다른 금속 또는 합금의 두개의 외부층 사이에 샌드위칭되며, 내부층의 하나 이상의 금속 또는 합금은 외부 금속층의 표면 에칭을 전기적으로 방해한다. 달리 기술되지 않는 한, 이러한 기술은 구리, 구리 합금 및 혼합 금속 샌드위치에 전부 적용된다. 본원에서 기술된 효과는 특히 혼합 금속 샌드위치에 적용가능하며, 여기서 내부층은 외부층 보다 갈바닉적으로 보다 활성인 금속이다. 그러나, 이해될 수 있는 바와 같이, 유사한 효과는 내부층이 보다 덜 활성인 금속인 경우 발생할 수 있다. 본원에서 기술된 방법은 구리 또는 구리 합금과 같은 단일층에 대해 전부 적용가능하며, 이는 혼합 금속층과 동일한 문제점에 쉽게 영향받지 않는다. 이러한 단일층의 경우에서, 본 발명의 장점은 도 3a 내지 3c와 관련한 상기 기술된 바와 같이, 형성된 회로 패턴 성분의 단면적 손실을 방지함을 포함한다. 생성물의 특정 예가 제공되지만, 이는 이들 생성물의 용도에 대한 본 발명의 적용을 제한하려고 의도되지 않는다.
혼합 금속층
본 발명의 제 2 구체예에 따른 방법은 도 7a 내지 7c와 관련하여 기술된다. 도 7a 내지 7c는 혼합 금속층의 표면을 미세조면화시킨 후, 층을 에칭시켜 회로 패턴 성분을 형성시킴을 포함하는 본 발명의 구체예에 따른 방법의 개략적인 단면도이다.
본 발명의 방법의 제 2 구체예에서 제 1 단계(a)로서, 폭이 18 내지 20 인치인 시트의 구리 또는 CIC와 같은 비패턴화된 금속 또는 혼합 금속층이 제공된다.
도 7a는 유전 물질층(708)에 접착되거나 부착된 비패턴화된 혼합 금속층(718)을 포함하는 인쇄 회로기판과 같은 초기 회로(700)의 개략적 단면도이다. 혼합 금속층(718)은 제 1 금속 또는 합금의 상부층(710), 제 2 금속 또는 합금의 내부층(712), 및 하부층(714)을 포함하며, 여기서, 하부층(714)은 상부층(710)과 동일한 금속 또는 합금일 수 있지만, 한 구체예에서 하부층(714)은 상이한 금속 또는 합금을 포함할 수 있다. 세개의 층(710, 712, 714)은 혼합 금속층(718)을 형성한다. 상부층(710)은 제 1 주표면(710a)을 갖으며, 이러한 구체예에서 이는 혼합 금속층(718)의 측면 또는 테두리 표면을 제외한, 혼합 금촉층(716)의 단지 노출된 표면이다.
한 구체예에서, 비패턴화된 혼합 금속층(718)은 연속롤로 제공되며, 다른 구체예에서, 금속층은 정사각형 또는 직사각형 시트로 제공된다. 한 구체예에서, 비패턴화된 금속층(718)은 이미 유전 물질층(708)에 접착되어 제공된다. 다른 구체예에서, 비패턴화된 혼합 금속층(718)이 제공되며 이후 미세조면화 및 패턴화 전에 유전 물질층(708)에 도포된다. 또다른 구체예에서, 비패턴화된 혼합 금속층(718)이 제공되고, 미세조면화가 수행되고, 회로 패턴을 형성한 후, 형성된 회로 패턴이 유전 물질층(708)에 도포된다. 한 구체예에서, 미세조면화 전에, 금속의 거칠기를 증가시키기 위한 어떠한 표면 처리도 수행되지 않는다.
본 발명에서 사용되는 CIC 호일은 예를 들어, 텍사스 인스트루먼트사(Texas Instruments, Inc.) 및 고울드 엘렉트로닉스사(Gould Electronics, Inc.)로부터 상업적으로 입수가능하며, 다양한 인레이(inlay) 비율의 클래드(clad) 출발물질로서 공급된다. CIC에 대한 인레이 비율은 예를 들어, 20%/60%/20%를 포함하는 약 12.5%/75%/12.5% 내지 약 30%/40%/30%의 범위일 수 있다. CIC 및 유사한 혼합 금속층은 예를 들어 대략 6 mil (약 0.15 mm)의 두께로 제공될 수 있다. CIC 및 유사한 혼합 금속층은 필요한 경우에 적절한 두께로 감소되도록 감겨질 수 있다.
이러한 금속 호일은 다양한 패널 크기, 예를 들어 18"×24", 12"×18", 또는 20"×24.5" 내지 약 26"로 제공될 수 있다. 각각의 패널은 일반적으로 다수의 섹션을 포함하며, 이들 각각은 실질적적으로 예를 들어, PCB의 단일 전도층이 될 것이다.
금속층은 단일층 또는 혼합 금속 샌드위치와 같이 임의의 상술된 금속을 포함할 수 있다. 금속층은 제 1 주표면을 갖으며, 이는 본원에서 기술된 처리가 적용되고, 유전 물질이 실질적으로 도포되는 금속층의 표면이다. 금속층의 제 2 주표면은 적층에 의해 유전 물질에 부착되거나 접착될 수 있으며, 이러한 경우 제 1 주면 만이 본원에 기술된 바와 같이 처리된다. 한 구체예에서, 금속층은 유전 물질에 부착되거나 접착되지 않으며, 이러한 경우, 금속층의 제 2 주표면은 또한 본원에 기술된 바와 같이 처리될 수 있다.
당해 분야에서 공지된 바와 같이, 주표면은 먼저 세척되어 구리 표면상의 임의의 오염물이 구리 표면 처리를 방해하지 않도록 한다. 따라서, 한 구체예에서, 비패턴화된 금속층은 임의의 추가 처리를 적용하기 전에 세척된다. 임의의 통상적인 세척용액이 사용된다. 한 구체예에서, 계면활성제, 및 다른 구체예에서 착화제 (예를 들어 트리에탄올아민), 또는 다른 구체예에서 계면활성제와 착화제 둘모두가 개선된 세척능력을 위해 세척 수용액에 첨가된다. 많은 구체예에서, 수성 알칼리성 세척제는 잔류물, 예를 들어 오일, 먼지, 구리 표면에 인간 접촉에 의해 발생되는 것 등을 제거하기 위해 사용된다. 한 구체예에서, 세척 작동은 수중에, 아토테크(Atotech)에서 공급되는 바시클린(Basiclean®) UC의 100 ml/ℓ용액의 적용을 포함한다. 용액은 예를 들어, 약 50℃에서 약 20 psi로 약 1 분 동안 금속에 분무된 후, 예를 들어 탈이온수로 린싱될 수 있다. 바시클린 UC는 약 35 중량%의 나트륨 히드록사이드를 포함하는 알칼리성 세척제이다.
미세조면화 화학 및 도포 모드에 따라서, 구리의 전체 표면에 대해 균일하게 미세조면화시키는데 도움을 주기 위해 사전 조정 단계를 사용하는 것이 유용할 수 있다. 구리 상에 균일한 표면 전위를 생성시키므로써, 사전-조정제는 금속층의 전체 표면적에 대해 실질적으로 동일한 시간에 미세조면화 반응을 개시하는데 도움이 된다. 사전-조정제는 계면활성제 및/또는 미세조면화 조성물의 성분, 예를 들어, 알코올, 알콕시알코올, 폴리알콕시알코올, 트리아졸 및 금속층의 표면과 반응하는 다른 성분을 포함할 수 있다.
한 구체예에서, 사전-조정제는 수용성 알코올을 포함한다. 본원에서 사용되는 알코올은 적어도 약 0.05 M의 수용해도를 갖는 경우에 수용성이다. 한 구체예에서, 수용성 알코올은 하나 이상의 C1-C6 직쇄 및 C3-C8 분쇄 알코올, C2-C12 알콕시알코올 및 C3-C24 폴리알콕시알코올을 포함할 수 있다. 한 구체예에서, 예를 들어, 알코올은 이소프로필 알코올, 이소프로폭시에탄올, 또는 에톡시에톡시에탄올을 포함할 수 있다. 다른 구체예에서, 사전-조성제는 비이온성 계면활성제, 예를 들어 폴리에톡시에탄올을 포함한다. 수용성 알코올의 탄소 원자의 수는 광범위하게 변경될 수 있으나, 단 수용성 알코올은 규정된 바와 같은 수용해도를 유지한다.
다른 구체예에서, 사전-조정 용액은 추가로 부식 억제제를 포함할 수 있다. 적합한 부식 억제제는 예를 들어, 벤조트리아졸과 같은 트리아졸, 테트라졸 및 치환된 테트라졸, 티아디아졸, 티아트리아졸, 이미다졸, 벤즈이미드졸 등을 포함한다. 적합한 부식 억제제는 당해 분야에서 공지된 것이며 예를 들어 미국특허 US 6,506,314 B1호에 기술된 것으로, 이는 유기 부식 억제제와 관련하여 참고문헌으로 포함된다.
적합한 사전-조정 용액은 아토테크로부터 입수가능한 본드필름(BondFilm®) 활성제로서 상업적으로 입수가능하다. 한 구체예에서, 사전-조정제는 20 ml/ℓ의 본드필름 활성제의 용액을 포함한다. 본드필름 활성제는 이소프로폭시에탄올, 벤조트리아졸 및 다른 특허 성분을 함유한다. 금속은 이러한 용액에 35℃에서 30초 동안 담금질된다. 사전-조정 단계와 미세조면화 단계 사이에 린싱이 필요하거나 요구되지 않는데, 이는 기술한 바와 같이, 사전-조정제에서 첨가제가 금속 표면과 접촉하여 미세조면화 반응을 개선시키기 때문이다.
이러한 사전-조정 용액으로 처리한 후에, 일반적으로 다음 단계 전에 금속 표면을 린싱시킬 필요가 없다. 한 구체예에서, 사전-조정 용액은 사전-조정 용액이 이후 미세조면화 처리에서 사용되는 것과 동일하거나 유사한 부식 억제제를 함유하는 경우, 사전-조정된 금속 표면을 린싱시킬 필요가 없다. 구체적으로, 본드필름 활성제가 사전-조정로 사용되고 미세조면화가 아토테크로부터의 본드필름을 사용하여 수행되는 경우, 요망되지 않는 한 린싱이 필수적이지 않다. 이는 사전-조정 처리가 이후 미세조면화 처리를 위한 금속 표면을 제조하는데 도움을 주고 따라서 이러한 처리가 표면 상에 유지되도록 요망될 수 있기 때문이다.
도 7b에 나타낸 바와 같이 본 발명의 방법의 제 2 구체예의 다음 단계 (b)에서, 비패턴화된 혼합 금속층(718)의 제 1 주표면(710a)은 미세조면화 용액으로 처리되고, 표면(710a)을 미세조면화시키는 단계에서, 비패턴화된 혼합 금속층(718)의 미세조면화된 표면(710b)을 생성시킨다. 미세조면화된 표면(710b)을 생성시키기 위해 표면(710a)을 미세조면화시키기에 적합한 여러 용액은 하기에 상세히 기술되어 있다.
도 7b에서 나타낸 바와 같이, 미세조면화 후에, 비패턴화된 혼합 금속층(718)은 미세조면화된 표면(710b)을 갖는다. 또한, 도 7b에 나타낸 바와 같이, 혼합 금속층(718)은 또한 비에칭된 테두리 부분(710c)을 포함한다. 상술된 바와 같이, 비에칭된 테두리 부분(710c)은 갈바닉 테두리 효과의 결과로서 비에칭된 부분을 유지하는 상부층(710)의 일부이다. 본 발명에 따라 도 7b에 개략적으로 나타낸 바와 같이, 비에칭된 테두리 부분(710c)은 유리하게는 혼합 금속층(718)의 테두리에서만 발생하며, 요망되는 경우 혼합 금속층(718)의 나머지 제 1 주면을 비교적 고르게 미세조면화시킨다. 본원에서 기술된 바와 같은 회로를 제조하는 일반적인 과정에서, 혼합 금속층(718)의 이러한 테두리 부분(710c)은 패턴 형성 이후에 임의의 경우에서 제거될 것이다. 이러한 패널의 영역이 대개 활성인 회로를 함유하지 않기 때문에, 이러한 영역에서 미세조면화의 결핍은 최종 생성물의 질 또는 성능을 감소시키지 않는다. 이러한 영역은 대개 개개의 회로가 페널로부터 제거되는 경우 깍아다듬어진다. 따라서, 이러한 테두리 부분(710c)이 비에칭된 상태로 잔류한다는 사실은 유해하지 않으며 문제를 발생시키지 않는다. 실제적으로, 이는 먼저 회로 패턴이 형성된 후 미세조면화되어 개선된 접착력을 발생시키고 유전 물질을 도포하는 통상적인 방법에서 개개의 회로 성분의 비에칭된 부분으로부터 초래하는 테두리 효과의 문제점을 극복한다. 또한, 이는 초기에 형성된 크기 미만의 개개 회로 성분의 전반적 크기를 감소시키는, 후-회로 성분 형성 미세조면화로부터 기인한 각각의 개개 회로 성분의 크기 감소의 문제점을 제기하고, 실질적으로 이러하 문제점을 억제한다.
도 7b에 나타낸 바와 같이, 미세조면화 처리는 내부층(712)의 미세조면화된 테두리 부분(712a)을 형성시킨다.
또한, 도 7b에 나타낸 바와 같이, 하부층(714)의 테두리는 상술된 갈바닉 테두리 효과로 인해 미세조면화 처리에 의해 에칭되거나 조면화된다. 테두리 부분(710c)에 따라, 현 시점에서 미세조면화의 결핍은 생성물에 역으로 영향을 미치지 않는데, 이는 이러한 테두리 부분이 이후에 제거되기 때문이다.
본 발명의 방법의 다음 단계 (c)에서, 에칭 레지스트는 미세조면화된 표면에 도포된다. 미세조면화된 판넬이 린싱되고 건조된 후에, 적합한 에칭 레지스트가 통상적인 공정에 따라 표면에 도포된다. 이러한 레지스트는 건조 필름의 형태일 수 있거나, 액체일 수 있다. 각각의 경우에서, 미세조면화된 표면은 현상 또는 에칭 단계 동안 박리되지 않도록 에칭 레지스트의 접착력을 개선시킨다. 에칭 레지스트의 임의의 공지된 형태 및 도포 방법은 본 방법과 함께 사용될 수 있다. 한 구체예에서, 에칭 레지스트 도포 과정은 금속 표면을 듀퐁(DuPont) PM 120 에칭 레지스트의 필름과 접촉시키고, 110℃로 가열된 한 쌍의 핀치 롤러에 어셈블리를 통과시키므로써 열 및 압력을 필름에 가함을 포함한다. 한 구체예에서, 핀치 롤러를 통과하는 선형 이동속도는 1 미터/분이다.
본 방법의 다음 단계 (d)에서, 에칭 레지스트는 회로 패턴의 형성시에 제거되는 금속의 영역을 나타내도록 패턴화된다. 에칭 레지스트 패턴화는 레지스트 물질을 자외선광 또는 레이저 에너지에 노출시킴을 포함하는 공지된 방법에 의해 수행될 수 있다. 노출 단계는 특정 영역의 노출을 방해하는 마스크(mask)를 도입하여 요망되는 패턴을 생성시키거나, 레지스트가 직접 기록 방법에 의해 노출될 수 있다. 각각의 경우에서, 에칭 레지스트는 이후 레지스트의 덜 내화학적 영역을 용해시키는 현상용액과 접촉시켜 하부 구리를 나타낸다. 이후 일부 에칭 레지스트는 구리 에칭 용액에 의해 공격하기에 보다 덜 용이한 영역을 만들기 위해 열 또는 UV 에너지에 의해 경화된다. 상술된 듀퐁 PM 120 에칭 레지스트를 사용하여, 패턴화 과정은 에칭 레지스트 물질을 폴리에스테르 포토툴(phototool)을 통하여 약 330 내지 약 400 nm의 파장에서 40 mJ/㎠의 UV 에너지로 노출시킴을 포함한다. 노출 후에, 보호 폴리에스테르 커버시트는 에칭 레지스트로부터 제거된다. 이후 에칭 레지스트는 10 g/ℓ의 칼륨 카보네이트를 함유하는 현상 용액을 30℃에서 50 초 동안 20 psi로 분산시켜 접촉시킨다.
본 방법의 다음 단계 (e)에서, 보호되지 않는 금속층은 에칭되어 회로 패턴을 형성시킨다. 린싱 후에, 표면(710b)의 노출된 금속 영역은 당해 분야에서 공지된 산화 용액을 사용하여 에칭된다. 구리에 대하여, 한 대표적인 구체예에서, 염화구리 및 염산을 기초로 한 산성 용액이 사용될 수 있다. 이러한 용액은 1.5 N의 유리 염산 농도 및 1.28 g/ml의 비중을 함유한다. 55℃의 온도 및 20 psi의 분무 압력에서, 구리 에칭 속도는 대략 28 마이크론/분이다. CIC에 대해, 한 대표적인 구체예에서, 에칭 용액은 염화철 및 염산을 포함한다. 이러한 용액은 1.5 N의 유리 염산 농도 및 1.33 g/ml의 비중을 함유한다. 50℃의 온도 및 20 psi의 분무압력에서, 인바르 에칭 속도는 대략 15 마이크론/분이며, 구리 에칭 속도는 대략 30 마이크론/분이다.
본 방법의 다음 단계 (f)에서, 에칭 레지스트가 제거된다. 구리 또는 CIC를 에칭시키고 린싱시킨 후에, 에칭 레지스트는 적절한 스트립핑(stripping) 방법으로 스트립핑된다. 금속을 에칭시키지 않는 에칭 레지스트와 양립할 수 있는 임의의 스트립핑 방법이 사용될 수 있다. 상술된 듀퐁 PM 120에 대해, 한 대표적인 구체예에서, 스트립핑 과정은 에칭 레지스트를 아토테크에 의해 공급된 60 ml/ℓ레지스트스트립(ResistStrip®) RR-3을 함유한 수용액과 접촉시킴을 포함한다. 용액은 에칭 레지스트 상에 55℃의 온도에서 적어도 60초 동안 30 psi의 압력으로 분무된다.
단계 (c) 내지 (f)는 통상적인 것으로, 간결하게 하기 위하여 도면에 나타내지 않았다.
도 7c는 패턴화된 미세조면화된 혼합 금속층(716)의 개략적인 단면도로서, 이후 비패턴화된 혼합 금속층(718)을 에칭시켜 다수의 회로 패턴 성분(720a 내지 720d)을 포함하는 회로 패턴(720)을 형성한다. 도 7c에 나타낸 바와 같이, 패턴화된 혼합 금속층(716)의 테두리 부분(710c) (갈바닉 테두리 효과로 인해 미세조면화되지 않음, 도 7b 참조)은 도 7c에 나타낸 구체예의 에칭 공정에 의해 제거된다. 다른 구체예에서, 테두리 부분은 그 위치에 남아 있어 예를 들어 에칭된 금속층의 조작을 촉진시키고, 이후 연속 절단 또는 마감 공정 동안 절단될 수 있다. 이러한 테두리 부분(710c)의 제거 또는 비제거는 에칭 레지스트층의 위치를 조절하므로써 선택될 수 있다.
도 7c에 나타낸 바와 같이, 에칭시켜 회로 패턴(720)을 형성시킨 후에, 개개의 회로 성분(702a 내지 702d) 각각은 초기 선택된 폭, 및 이미 미세조면화된 상부 표면과 함께 형성된다. 이는 이후 미세조면화를 수행하지 않으며, 따라서, 이후 개개의 회로 성분(702a 내지 702d) 각각은 초기의 선택된 폭을 유지하며 미세조면화되지 않은 상부 표면 영역이 존재하지 않는다. 미세조면화가 에칭후에 수행되어 회로 패턴(720)을 수행하는 경우 발생되는 크기 감소를 보상하기 위하여 보다 큰 초기 크기를 갖도록 개개 회로 성분(702a 내지 702d)을 고안하고 에칭시킬 필요가 없으며, 갈바닉 테두리 효과로부터 초래하는 조면화되지 않은 테두리 부분의 문제점에 대한 개선점을 발견할 필요가 없다. 본 발명의 이러한 특징은 회로 고안자가 종래 방법으로 가능한 실질적으로 도포된 유전 물질에 대한 개선된 접착력을 갖는, 혼합 금속 회로 패턴을 고안하고 만들 수 있다.
구리 및 기타 비혼합 금속층
다른 구체예에서, 회로기판은 구리 또는 구리 합금층과 같은 단일 금속층을 포함할 수 있다.
도 8a는 유전 물질층(808)에 접착되거나 부착된 비패턴화된 금속층(810)을 포함하는 인쇄 회로기판과 같은 초기 회로(800)의 개략적 단면도이다. 금속층(810)은 제 1 주표면(810a)을 포함하며, 본 구체예에서, 이는 금속층(810)의 노출된 주표면이다.
한 구체예에서, 비패턴화된 금속층(810)은 연속 롤로 제공되며, 다른 구체예에서, 금속층은 정사각형 또는 직사각형 시트로 제공된다. 한 구체예에서, 비패턴화된 금속층(810)은 이미 유전 물질층(808)에 접착되어 제공된다. 다른 구체예에서, 비패턴화된 금속층(810)이 제공되고 이후 미세조면화 및 패턴화 전에 유전 물질층(808)에 도포된다. 또다른 구체예에서, 비패턴화된 금속층(810)이 제공되고, 미세조면화되며, 회로 패턴을 형성하고, 이후 형성된 회로 패턴이 유전 물질층(808)에 도포된다.
본 발명에서 사용되는 구리 호일은 두개의 기술 중 하나를 사용하여 제조된다. 가공되거나 감긴 구리 호일은 롤링과 같은 공정으로 구리 또는 구리 합금 스트립 또는 인곳(ingot)의 두께를 기계적으로 감소시키므로써 생산된다. 전착된 구리 호일은 구리 이온을 회전 캐소드 드럼 상에 전기적으로 증착시킨 후 증착된 호일을 캐소드로부터 벗겨내므로써 생산된다. 전착된 구리 또는 구리 합금 호일은 특히 본 발명에서 유용하다. 구리 이외의 금속 호일은 유사한 공지된 공정에 의해 생산될 수 있다.
금속층이 금속 호일인 경우, 이는 통상적으로 약 2.5 ㎛ 내지 약 500 ㎛ 이상의 명시된 두께를 갖는다. 호일 두께, 및 특히 구리 호일 두께는 중량으로 나타내는데, 통상적으로 본 발명의 호일은 약 0.35 내지 약 43 g/dm2 (1 제곱 푸트(foot) 당 약 1/8 내지 약 14 온스 (oz/ft2))의 중량 또는 두께를 갖는다. 특히 유용한 구리 호일은 1/2, 1 또는 2 oz/ft2(1.52, 3.05 또는 6.10 g/dm2)의 중량을 갖는다.
도 8b에 나타낸 바와 같이, 본 발명의 방법의 제 2 구체예의 다음 단계 (b)에서, 비패턴화된 금속층(810)의 제 1 주표면(810a)은 표면(810a)을 미세조면화시키는 단계에서 미세조면화 용액으로 처리되어 도 8b에 나타낸 바와 가은 비패턴화된 금속층(810)의 미세조면화된 주표면(810b) 및 미세조면화된 측면(810c)을 생성시킨다. 표면을 미세조면화시키기에 적합한 다수의 용액이 사용되어 미세조면화된 표면(810b 및 810c)을 발생시키며, 몇개는 하기에 기술하였다. 한 구체예에서, 미세조면화는 또한 입자간 에칭으로서 언급될 수 있다.
도 8b에 나타낸 바와 같이, 미세조면화 후에, 비패턴화된 금속층(810)은 미세조면화된 표면(810b)을 갖는다. 도 8b에 나타낸 바와 같이, 본 구체예에서, 금속층(810)은 또한 에칭된 테두리 부분(810c)을 포함한다. 상술된 혼합 금속 구체예와 대조적으로, 테두리 부분(810c)은 본 구체예에서 에칭되는데, 이는 상이한 금속에 의해 제조된 내부층으로부터 영향을 받지 않아 갈바닉 테두리 효과를 야기하지 않기 때문이다. 도 8b에서 개략적으로 나타낸 바와 같이, 금속층(810)의 노출된 표면 전체는 요망되는 경우 비교적 균일하게 미세조면화된다. 하기에서 더욱 상세하게 기술되는 바와 같이, 현재 시점에서 미세조면화는 개개의 회로 성분 각각의 단면적의 감소의 문제점 및 도 3a 내지 3c와 관련하여 상술된 바와 같이 수반하는 저항의 증가를 방지하거나 현저하게 또는 거의 완전하기 감소시킬 수 있다.
본 발명의 방법의 본 구체예의 다음 단계 (c)에서, 에칭 레지스트는 미세조면화된 표면에 도포된다. 미세조면화된 판넬이 린싱되고 건조된 후에, 적합한 에칭 레지스트가 통상적인 공정에 따라 미세조면화된 표면(810b)에 도포된다. 이러한 레지스트는 건조 필름의 형태일 수 있거나 액체일 수 있다. 이들 각각의 경우에서, 미세조면화된 표면(810b)은 현상 또는 에칭 단계 동안 박리되지 않도록 에칭 레지스트의 접착력을 개선시킨다. 에칭 레지스트의 임의의 공지된 형태 및 적용 방법은 본 방법과 함께 사용될 수 있다. 한 구체예에서, 에칭 레지스트 도포 과정은 금속 표면을 듀퐁 PM 120 에칭 레지스트의 필름과 접촉시키고 어셈블리를 110℃로 가열된 한쌍의 핀치 롤러를 통과시키며 열 및 압력을 필름에 가함을 포함한다. 핀치 롤러의 선형 이동 속도는 1 미터/분이다.
본 방법의 단계 (d)에서, 에칭 레지스트는 도 7a 내지 7c와 관련하여 기술된 CIC 구체예와 관련하여 상술된 바와 같이, 회로 패턴을 형성시에 제거되는 금속의 영역을 나타도록 패턴화된다. 이러한 설명은 간결하게 하기 위해 여기서 반복하지 않으나, 본 구체예와 관련하여 참고문헌으로 포함된다.
본 방법의 다음 단계 (e)에서, 보호되지 않는 금속층은 에칭되어 회로 패턴을 형성시킨다. 린싱 후에, 노출된 금속 영역은 도 7a 내지 7c에 기술된 CIC 구체예와 관련하여 상기 기술된 바와 같이, 당해 분야에서 공지된 산화 용액을 사용하여 에칭된다. 이러한 설명은 간결하게 하기 위하여 여기서 반복하지 않으나, 본 구체예와 관련하여 참고문헌으로 포함된다.
본 방법의 다음 단계 (f)에서, 에칭 레지스트는 제거된다. 구리를 에칭시키고 린싱한 후에, 에칭 레지스트는 도 7a 내지 7c에 기술된 CIC 구체예와 관련하여 상기 기술된 바와 같이, 적절한 스트립핑 방법으로 스트립핑된다. 이러한 설명은 간결하게 하기 위하여 여기서 반복하지 않으나, 본 구체예와 관련하여 참고문헌으로 포함된다.
단계 (c) 내지 (f)는 통상적인 것으로, 간결하게 하기 위하여 도면에 나타내지 않았다.
도 8c는 미세조면화된 혼합 금속층(816)의 개략적인 단면도로서, 이후 층(816)을 에칭시켜 다수의 회로 패턴 성분(802a 내지 802d)을 포함하는 회로 패턴(820)을 형성시킨 후에 에칭 레지스트를 제거한다. 도 8c에 나타낸 바와 같이, 금속층(810)의 테두리 부분(810c) (도 8b 참조)은 도 8c에 나타낸 구체예의 에칭 공정에 의해 제거된다. 다른 구체에에서, 테두리 부분은 그 위치에 남아 있어 예를 들어 에칭된 금속층의 조작을 촉진시키고, 이후 연속 절단 또는 마감 공정 동안 절단될 수 있다. 이러한 테두리 부분(810c)의 제거 또는 비제거는 에칭 레지스트층의 위치를 조절하므로써 선택될 수 있다.
도 8c에 나타낸 바와 같이, 에칭시켜 회로 패턴(820)을 형성시킨 후에, 개개의 회로 성분(802a 내지 802d) 각각은 초기 선택된 폭, 및 이미 미세조면화된 상부 표면과 함께 형성된다. 이는 이후 미세조면화를 수행하지 않으며, 개개의 회로 성분(802a 내지 802d) 각각은 초기에 선택된 폭으로 유지된다. 따라서, 미세조면화가 에칭후에 수행되어 회로 패턴(820)을 수행하는 경우 발생되는 크기 감소를 보상하기 위하여 보다 큰 초기 크기를 갖도록 개개 회로 성분(802a 내지 802d)을 고안하고 에칭시킬 필요가 없다. 본 발명의 이러한 특징은 회로 고안자가 회로 패턴이 초기에 보다 크게 제조되어야 하는 종래 방법으로 가능한 것 보다 좁게 이격된 개개의 회로 패턴 성분을 갖는 보다 작은 회로 패턴을 고안하고 만들 수 있다.
이러한 점에서, 한 구체예에서, 본 발명에 따른 방법은 완전하다. 이후 회로 패턴을 갖는 에칭된 금속층은 공지된 공정, 예를 들어 유전 물질의 접착력 개선, 부식 방지를 위한 화학적 표면 처리 또는 코팅을 적용하고, 유전 물질을 도포하므로써 처리될 수 있다. 일부 적합한 대표적인 처리는 하기에 기술하였다.
본 발명의 제 3 구체예에서, 추가 단계로는 구체적으로 유전 물질층이 도포되고, 임의적으로 금속층이 유전 물질에 대한 접착력을 추가로 개선시키기 위해 도포됨을 포함한다.
제 3의 구체예의 단계 (a) 내지 (f)는 실질적으로 제 2 구체예와 관련하여 상기 기술된 것과 동일할 수 있다.
본 발명의 방법의 제 3 구체예의 다음 단계 (h)에서, 유전 물질층은 회로 패턴의 미세조면화된 표면에 도포된다. 린싱 및 건조 후에, 페턴화된 회로는 유전체 도포를 위해 준비된다. 표면은 이미 적절하게 미세조면화되어 유전 물질에 대한 신뢰할 만한 접착력을 갖는다. 그러나, 구리에 대한 빈약한 접착력을 나태나는 특정 유전 물질은 제 2 금속이 미세조면화된 구리의 표면에 화학적 반응에 의해 도포되는 경우 접착력을 개선시킬 수 있다. 예를 들어, 주석의 박막은 주석 담금 공정으로서 공지된, 치환 반응을 이용하여 구리 표면에 도포될 수 있다. 유전 물질에 대한 접착력을 개선시킬 수 있는 다른 금속은 니켈, 비스무스, 납, 아연, 인듐, 팔라듐, 루테늄, 크로뮴, 코발트, 및 이들 물질의 산화물 및 합금 (여기서, 특정 금속은 합금의 50 중량% 이상임)을 포함하나, 이에 한정되는 것은 아니다. 이러한 합금의 예로는 니켈-인이 있으며, 여기서 합금의 인 함량은 6 중량% 내지 15 중량%이다. 한 구체예에서, 제 2 금속층은 매우 얇아서, 하부 구리의 표면 구조가 실질적으로 개질되지 않는다.
본 발명의 방법의 제 2 또는 제 3 구체예의 임의적 단계 (g)에서, 제 2 금속 코팅은 미세조면화된 표면에 도포된다. 한 구체예에서, 제 2 금속 도포과정은 패턴화된 금속 구조물을 아토테크에서 공급되는 시큐어(Secure™) 개선제의 용액과 접촉시킴을 포함한다. 용액은 500 ml/ℓ시큐어 개선제 300, 83 ml/ℓ 시큐어 개선제 400, 및 100 ml/ℓ황산 (sp.gr.1.8)을 함유한다. 한 구체예에서, 35℃의 온도에서, 담금 시간은 약 40 초이다. 이는 구리 또는 CIC 상에 대략 0.15 마이크론 두께의 주석층이 존재하며, 하부 구리 구조물은 실질적으로 개질되지 않는다. 즉, 미세조면화된 표면은 간단하게 코팅되며, 이의 전반적인 모양은 유지된다. 다른 구체예에서, 당해 분야에서 공지된 추가 코팅은 제 2 금속에 도포되어 유기-실란 물질과 같은 유전체 접착력을 추가로 개선시킬 수 있다.
유전층의 도포 전에, 일반적으로 패턴화된 미세조면화된 금속 구조물을 검사하는 것이 바람직하다. 이러한 검사는 대개 인간에 의해 수동적이거나 컴퓨터화된 기계에 의해 자동적으로 패턴화된 구조물의 광학적 관찰을 포함한다. 광학적 검사 과정을 보조하기 위하여, 추가 단계는 미세조면화된 표면의 색을 화학적으로 조절하기 위해 에칭 레지스트 도포 전 또는 에칭 레지스트 스트립핑 후에 첨가될 수 있다. 이러한 경우에서, 색 조정 과정은 실질적으로 미세조면화된 표면을 개질시키지 않는다. 색 조정은 임의의 화학 반응에 의해 수행될 수 있다. 한 구체예에서, 색 조정 과정은 미세조면화된 금속을 10 ml/ℓ의 황산 (s.g. 1.8) 및 10 ml/ℓ의 35 중량% 과산화수소를 함유하는 수용액과 접촉시킴을 포함한다. 용액은 35℃에서 20 초동안 20 psi로 미세조면화된 표면 상에 분무된다. 본드필름과 함께 미세조면화된 구리 표면을 색 조정 과정을 수행하여 표면 색을 진한 갈색에서 엷은 오렌지-핑크로 변화시키며, 표면 구조물은 실질적으로 개질되지 않는다.
유전체는 산업에서 사용되는 임의의 수단에 의해 도포될 수 있다. 특정 유전 물질은 액체 형태로 입수가능하며 표면 상에 캐스팅되고 경화된다. 다른 유전 물질은 B-단계 경화 시트로 입수가능하며 패턴화된 물질 구조물로 신뢰할 만하게 결합시키기 위해 열 및 압력을 요구한다. 다른 유전 물질은 플라즈마 증기 증착에 의해 도포된다. 사용되는 유전체의 유형 및 도포 방법은 생성물에 따라 다양하다. 본 발명은 이러한 모든 적용을 위해 사용될 수 있다.
미세조면화 공정
다수의 적합한 미세조면화 공정이 본 발명에서 사용하기 위해 공지되었다. 수개의 이러한 공정은 하기에서 상세히 설명되었다. 이는 단지 대표적인 것을 의미하는 것으로 이들 중 임의의 것으로 한정하려는 것은 아니다.
한 구체예에서, 미세조면화는 산, 산화제 및 부식 억제제를 함유하는 수성 조성물을 사용하므로써 수행된다. 한 구체예에서, 산화제는 예를 들어 리터당 6 내지 약 60 그램 (g/ℓ), 또는 약 12 g/ℓ내지 약 30 g/ℓ의 농도의 과산화수소일 수 있다. 한 구체예에서, 산화제는 하나 이상의 과산화물, 과산, 할라이드, 니트레이트, 구리 이온, 철 이온 또는 금속 표면을 산화시킬 수 있는 다른 금속 이온을 포함한다. 산은 한 구체예로 조성물의 약 5 g/ℓ내지 약 360 g/ℓ, 또는 약 70 g/ℓ내지 약 110 g/ℓ의 농도의 임의의 산, 예를 들어 황산과 같은 미네랄 산일 수 있다. 부식 억제제는 하나 이상의 트리아졸, 벤조트리아졸, 테트라졸, 이미다졸, 벤즈이미다졸 및 이의 혼합물일 수 있다. 한 구체예에서, 부식 억제제의 농도는 약 1 g/ℓ 내지 약 20 g/ℓ, 또는 약 6 g/ℓ내지 약 12 g/ℓ일 수 있다. 한 구체예에서, 조성물은 또한 수용성 중합체, 예를 들어 폴리에틸렌 글리콜, 폴리프로필렌 글리콜, 폴리비닐 알코올 및 이의 혼합물을 포함할 수 있다.
한 구체예에서, 미세조면화 조성물은 아토테크에 의해 공급되는 본드필름이다. 본드필름 미세조면화 조성물은 본드필름 파트 A 및 본드필름 파트 B로서 제공된다. 본드필름은 과산화수소, 황산 및 벤조트리아졸을 다른 특허 성분과 함께 포함한다.
이러한 미세조면화 공정의 추가 예는 미국특허 제6,036,758호, 제6,294,220호, 제5,807,493호 및 제6,506,314호에 기술되어 있으며, 설명은 이러한 조면화 공정("미세조면화"와는 다른 용어로서 언급될 수 있음)과 관련하여 교시된 참고문헌에 의해 본원에 포함된다. 이들 특허는 여러 적합한 미세조면화 조성물, 본 발명을 수행함에 있어서 사용될 수 있는 것 중 임의의 하나를 기술한다. 하기 미세조면화 조성물은 미국특허 제6,506,314호에 기술되어 있으며 본원에서 상세하게 설명되어 있다.
한 구체예에서, 미세조면화는 (a) 과산화수소; (b) 하나 이상의 산; (c) 하나 이상의 질소를 함유하고 헤테로사이클 중에 어떠한 황, 셀레늄 또는 텔루륨 원자도 함유하지 않는 5원 헤테로사이클 화합물; 및 (d) 술핀산, 셀레닌산, 텔루린산으로 구성된 군으로부터의 하나 이상의 접착제 화합물, 헤테로사이클 중에 하나 이상의 황, 셀레늄 및/또는 텔루륨을 함유하는 헤테로시클릭 화합 및 하기 화학식 (I)을 갖는 술포늄, 셀레노늄 및 텔루로늄 염으로 이루어진 군으로부터 선택된 하나 이상의 접착제 화합물을 포함하는 수성 조성물을 도포하므로써 수행된다:
Figure 112006022102669-PCT00001
상기 식에서,
A는 S, Se 또는 Te이며;
R1, R2 및 R3는 독립적으로 C1-C6 알킬, 치환된 알킬, 알케닐, 페닐, 치환된 페닐, 벤질, 시클로알킬, 치환된 시클로알킬이며, R1, R2 및 R3는 동일하거나 상이하며;
X-는 무기산 또는 유기산의 음이온 또는 과산화물이며, 단, 성분 (b)를 구성하기 위해 선택된 산은 성분 (d)로서 선택된 술핀산, 셀레닌산 또는 텔루린산과 동일하지 않다.
미세조면화 조성물의 한 구체예에서, 성분 (c)는 트리아졸, 테트라졸, 이미다졸, 피라졸 및 푸린으로부터 선택된 하나 이상의 질소 함유 헤테로시클릭 화합물을 포함한다.
미세조면화 조성물의 한 구체예에서, 성분 (c)는 하기 화학식 (II)의 트리아졸이다:
Figure 112006022102669-PCT00002
상기 식에서, R17 및 R18은 수소, 알킬, 치환된 알킬, 페닐, 치환된 페닐, 아미노, 카르복시알킬이며, R17 및 R18은 동일하거나 상이할 수 있으며, 여기서, R17 및 R18은 결합되어 트리아졸 고리와 축합된 호모- 또는 헤테로사티클 고리를 형성할 수 있다.
미세조면화 조성물의 한 구체예에서, 성분 (c)는 하기 화학식 (III)의 테트라졸이다:
Figure 112006022102669-PCT00003
상기 식에서, R19는 수소, 알킬, 치환된 알킬, 페닐, 치환된 페닐, 할로알킬, 아미노, 벤질, 카르복시, 카르복시알킬, 알콕시카르보닐, 아미노카르보닐, R12-CONH-이며, 여기서, R12는 상기에서 정의된 바와 같을 수 있다.
한 구체에에서, 테트라졸은 5-아미노테트라졸이다. 다른 구체예에서, 테트라졸은 5-페닐테트라졸이다.
미세조면화 조성물의 한 구체예에서, 성분 (c)는 이미다졸 화합물이다. 다른 구체예에서, 이미다졸은 벤즈이미다졸이다.
성분 (c)의 대표적인 구체예는 5-페닐테트라졸, 벤조트리아졸, 메틸벤조트리아졸 및 에틸벤조트리아졸이다. 한 구체예에서, 이러한 구체예의 미세조면화 조성물은 성분 (c)로서 질소 함유 헤테로사이클릭 화합물, 예를 들어, 벤조트리아졸, 메틸벤조트리아졸, 에틸벤조트리아졸, 5-아미노테트라졸, 또는 5-페닐테트라졸과 성분 (d)로서 헤테로사이클릭 화합물, 예를 들어 아미노티오펜 카르복실산 이의 에스테르 또는 아미드, 아미노티아졸 및 치환된 아미노티아졸렌의 결합물을 포함한다.
미세조면화 조성물의 한 구체예에서, 성분 (d)는 방향족 술핀산 및 하기 화학식 (IV)를 갖는 화합물로부터 선택된 술핀산이다:
Figure 112006022102669-PCT00004
상기 식에서, R4, R5 및 R6는 H, 알킬, 치환된 알킬, 페닐, 치환된 페닐, R7-(CO)-이며, 여기서, R7은 H, 알킬, 치환된 알킬, 페닐, 치환된 페닐이며, R4, R5 및 R6는 동일하거나 상이할 수 있다.
한 구체예에서, 성분 (d)는 포름아미딘 술핀산이다.
미세조면화 조성물의 한 구체예에서, 성분 (d)는 티오펜, 티아졸, 이소티아졸, 티아디아졸 및 티아트리아졸로부터 선택된 하나 이상의 헤테로사이클릭 화합물을 포함한다. 다른 구체예에서, 성분 (d)는 벤젠 술핀산, 톨루엔 술핀산, 클로로벤젠 술핀산, 니트로벤젠 술핀산 및 카르복시벤젠 술핀산으로부터 선택된 하나 이상의 술핀산 화합물을 포함한다. 다른 구체예에서, 성분 (d)는 트리메틸 술포늄 염, 트리페닐 술포늄 염, 메티오닌알킬 술포늄 염, 및 메티오닌 벤질술포늄 염으로부터 선택된 하나 이상의 술포늄 염을 포함한다.
미세조면화 조성물의 한 구체예에서, 성분 (d)는 하기 화학식 (V)을 갖는 티오펜 화합물이다:
Figure 112006022102669-PCT00005
상기 식에서, R8, R9, R10 및 R11은 수소, 알킬, 치환된 알킬, 페닐, 치환된 페닐, 할로겐, 아미노, 알킬아미노, 디알킬아미노, 히드록시, 알콕시, 카르복시, 카르복시알킬, 알콕시카르보닐, 아미노카르보닐, R12-CONH-이며, R12는 수소, 알킬, 치환된 알킬, 페닐, 치환된 페닐일 수 있으며, R8, R9, R10 및 R11은 동일하거나 상이할 수 있으며, 또는 R8, R9, R10 및 R11 중 두개 이상은 결합되어 티오펜 고리와 축합된 호모- 도는 헤테로사이클릭 고리를 형성시킬 수 있다.
한 구체예에서, 티오펜은 아미노티오펜카르복실산, 이의 에스테르 또는 아미드이다. 다른 구체예에서, 티오펜은 3-아미노티오펜-2-카르복실레이트 메틸 에스테르이다.
미세조면화 조성물의 한 구체예에서, 성분 (d)는 하기 화학식 (VII)의 티아졸이다:
Figure 112006022102669-PCT00006
상기 식에서, R13, R14 및 R15는 수소, 알킬, 치환된 알킬, 페닐, 치환된 페닐, 할로겐, 아미노, 알킬아미노, 디알킬아미노, 히드록시, 알콕시, 카르복시, 카르복시알킬, 알콕시카르보닐, 아미노카르보닐, R12-CONH-일 수 있으며, 여기서, R12는 상기에서 규정된 바와 같을 수 있으며, R13, R14 및 R15는 동일하거나 상이할 수 있거나, R13, R14 및 R15 중 두개 이상은 결합되어 티아졸 고리와 축합된 호모- 또는 헤테로사이클릭 고리를 형성할 수 있다.
한 구체예에서, 티아졸은 아미노티아졸 또는 치환된 아미노티아졸이다. 또한, 성분 (d)의 화합물은 상기와 같이 동일한 R기로 치환된 티아디아졸일 수 있다. 한 구체예에서, 티아디아졸은 아미노티아디아졸 또는 치환된 아미노티아디아졸이다.
미세조면화 용액의 이러한 구체예의 성분은, 존재하는 경우 하기 대표적인 농도 범위로 존재할 수 있다:
진한 황산: 10 내지 250 g/ℓ
과산화수소, 30 중량% 용액: 1 내지 100 g/ℓ
5원 질소함유 헤테로사이클릭 화합물: 0.5 내지 50 g/ℓ
술핀산, 셀레산 또는 텔루린산 함유 접착제 화합물: 0.05 내지 10 g/ℓ
접착제 헤테로사이클릭 화합물: 0.05 내지 20 g/ℓ
술포늄, 셀레노늄 또는 텔루로늄 염: 0.01 내지 10 g/ℓ
상기 미세조면화 용액은 미국특허 제6,506,314호에 추가로 기술된 바와 같이 적합하게 도포될 수 있다.
한 구체예에서, 미세조면화는 약 5 g/ℓ 내지 약 50 g/ℓ과산화수소 및 약 0.1 g/ℓ내지 50 g/ℓ방향족 술폰산 또는 이의 염, 예를 들어 나트륨 m-니트로벤젠 술포네이트 또는 하나 기타 공지된 방향족 술폰산, 예를 들어 벤젠 술폰산(이는 하나 이상의 치환기, 예를 들어, 니트로, 히드록시, 할로겐, 저급 (C1-C6)알킬, 저급(C1-C6)알콕시 및 기타 치환기로 치환되거나 비치환될 수 있음)을 포함하는 수성 조성물을 도포하므로써 수행된다. 술폰산은 염, 예를 들어 알칼리 금속염으로서 존재할 수 있다. 대안적인 구체예에서, 산화제는 페릭 니트레이트, 페릭 술페이트, 나트륨 퍼술페이트 등일 수 있으나, 과산화수소가 보다 종종 사용된다. 한 구체예에서, 조성물은 추가로 무기산, 예를 들어 황산을 포함할 수 있다. 상술된 과산화물/술포닉 미세조면화 조성물의 한 구체예에서, 조성물은 부식 억제제, 예를 들어, 벤조트리아졸, 기타 트리아졸, 테트라졸 및 이미다졸을 포함한다.
한 구체예에서, 미세조면화는 (a) 구리 이온원, (b) 5 이하의 산해리 상수(pKa)를 갖는 유기산, (c) 할라이드 이온원, 및 (d) 물을 포함하는 수성 조성물을 도포하므로써 수행된다. 이러한 미세조면화 공정은 구리 이온원으로서 유기산의 구리 염, 염화구리, 브롬화 구리 및 수산화구리로부터 선택된 하나 이상의 화합물을 사용할 수 있다. 5 이하의 pKa를 갖는 유기산은 유기산, 포름산, 아세트산, 프로피온산, 부티르산, 발레르산, 카프로산, 아크릴산, 크로톤산, 이소-크로톤산, 옥살산, 말론산, 숙신산, 글루타르산, 아디프산, 피멜산, 말레산, 벤조산, 프탈산, 신남산, 글리콜산, 락트산, 말산, 시트르산, 술팜산, β-클로로프로피온산, 니코틴산, 아스코르브산, 히드록실 피발산 및 레불린산 중 하나 도는 혼합물일 수 있다. 할라이드 이온은 할라이드산 또는 이의 염의 형태로 제공될 수 있다.
한 구체예에서, 미세조면화는 0.1 내지 20 중량% 과산화수소; 무기산; 유기 부식 억제제; 및 계면활성제를 포함하는 수성 조성물에 의해 수행된다. 과산화물은 한 구체예에서 조성물의 약 0.1 중량% 내지 약 20 중량%의 농도, 한 구체예에서, 약 3 중량% 내지 약 10 중량%의 농도로 존재할 수 있다. 무기산은 예를 들어 황산 또는 인산일 수 있으며, 한 구체예에서 약 1 중량% 내지 약 50 중량%의 농도, 다른 구체예에서, 약 10 중량% 내지 약 30 중량%의 농도로 존재할 수 있다. 부식 억제제는 티아졸, 테트라졸 및 이미다졸, 및 이의 혼합물로부터 선택된 하나 이상일 수 있으며, 예를 들어 C1-C4 알킬 치환기로 치환될 수 있는 벤조티아졸일 수 있다. 부식 억제제는 조성물 중에, 한 구체예에서 조성물의 0.0001 중량% 내지 약 1 중량%, 한 구체예에서 약 0.1 중량% 내지 약 0.5 중량%로 존재할 수 있다. 계면활성제는 양이온성 계면활성제, 예를 들어, 아민 계면활성제, 또는 4차 암모늄 계면활성제일 수 있다. 계면활성제는 한 구체예에서 조성물의 약 0.001 중량% 내지 약 5 중량%, 한 구체에에서 약 0.01 중량% 내지 약 1 중량%의 농도로 존재할 수 있다.
한 구체예에서, 미세조면화는 (a) 산; (b) 구리 착화제; (c) 보다 높은 포지티브 산화상태 중 하나로 존재하며, 금속이 가용성 조성물 염을 형성하는 다중의 산화상태를 가질 수 있는 금속; 및 (d) 산소를 포함하는 수성 조성물에 의해 수행된다. 산은 미네랄 산, 예를 들어, 황산, 플루오로보릭산, 또는 유기산, 예를 들어 아세트산, 알칸 술폰산, 알칸올 술폰산, 또는 이의 혼합물일 수 있다. 산은 한 구체예에서 미세조면화 조성물 1 리터 당 약 20 내지 약 400 그램의 산, 한 구체예에서 약 50 내지 약 150 그램의 농도로 존재할 수 있다. 조성물의 pH는 0 내지 약 6의 범위일 수 있으며, 한 구체예에서 0 내지 약 3의 범위일 수 있다. 착화제는 우레아 및 티오우레아 화합물, 아미딘 및 이미다졸 티온, 예를 들어 티오우레아 또는 1-메틸-3-프로필 이미다졸-2-티온으로부터 선택된 하나 이상일 수 있다. 착화제는 한 구체에에서 조성물의 약 5 내지 약 200 g/ℓ, 한 구체예에서 약 25 내지 약 75 g/ℓ의 농도로 존재할 수 있다. 금속은 다중의 산화상태를 가질 수 있는 하나 이상의 금속으로, 금속은 보다 양수의 산화상태 중 하나로 존재하며, 금속은 가용성 조성물 염을 형성한다. 이러한 금속의 예는 +2 및 +4의 포지티브 산화상태를 갖는, 주석, 납, 백금, 및 팔라듐; +3 및 +5의 포지티브 산화상태를 갖는 비스무스 및 안티모니; 및 +3 및 +4의 포지티브 산화상태를 갖는 세륨 및 티타늄을 포함한다. 조성물은 보다 높은 산화상태에서 금속 1 리터 당 4 그램을 초과하게 함유된다. 산소의 양은 조성물 1 리터당 약 1 내지 약 15 mg, 한 구체예에서 약 5 내지 약 9 mg의 범위로 조성물 중에 존재한다. 금속 이온은 미세조면화에서 구리에 대한 산화제로서 작용하며, 보다 높은 산화상태에서 보다 낮은 산화상태로 감소시킨다. 이후 금속은 조성물 중의 산소에 의해 보다 높은 산화상태로 다시 산화된다. 조성물은 또한 금속 염, 산 및 착화제 각각과 양립할 수 있는 하나 이상의 계면활성제를 포함할 수 있다. 계면활성제는 한 구체예에서 조성물 1 리터당 약 0.01 내지 약 100 그램, 또는 약 0.05 내지 약 20 그램의 농도일 수 있다.
미세조면화의 여러 구체예의 공정 조건은 적절하게 조절되어 구체적인 금속 기재, 예를 들어, 구리, 구리 합금 등을 기초로 한 금속층의 최적화된 미세조면화된 표면을 수득할 수 있다. 일반적으로, 미세조면화는 대기압, 약 10℃ 내지 약 75℃의 공정 온도에서 약 1 분 내지 약 100 분 동안 수행될 수 있다.
일반적으로, 표면 거칠기가 클수록 유전 물질에 대한 접착력이 커질 것이다. 그러나, 사전 처리된 CIC 호일의 경우와 같이, 너무 큰 거칠기는 에칭 레지스트 패턴화 및 스트립핑에서 문제를 발생시킨다. 한 구체예에서, 미세-거칠기를 생성시키기 위한 공정은 아토테크에 의해 공급된 본드필름의 사용을 포함한다. 이러한 용액은 250 ml/ℓ 본드필름 파트 A 및 35 ml/ℓ 본드필름 파트 B로 구성된다. 금속은 이러한 용액에 35℃에서 60 초 동안 담궈진다. 통상적으로, 이러한 공정에 의해 제거된 구리의 양은 약 0.1 내지 약 1.5 마이크론이며, 외형분석기에 의해 측정된 표면 거칠기(ra)는 예를 들어 약 0.2 내지 약 0.4 마이크론이다. 비교하면, 사전처리된 CIC 호일은 외형분석기로 측정하여 약 1 내지 약 3 마이크론의 표면 거칠기(ra)를 갖는다. 사전 처리된 호일에 대해 통상적인 레지스트 록인 이슈는 사전 처리, 예를 들어 수상 표면과 비교하여 보다 낮은 표면 거칠기로 인해 본드필름을 사용한 미세조면화 공정을 발생시키는데 용이하지 않았다.
본 발명이 특정의 구체적인 구체예와 관련하여 설명되는 한, 이의 다양한 변형은 명세서를 읽을 시에 당업자에게 명확하게 될 것으로 이해된다. 그러므로, 본원에 기술된 발명은 첨부된 청구항의 범위를 범위 내에서 이러한 변형을 포함하도록 의되는 것으로 이해될 것이다.

Claims (29)

  1. 금속층에 대한 유전 물질의 접착력을 개선시키기 위한 방법으로서,
    (a) 제 1 주표면을 갖는 비패턴화된 금속층을 제공하는 단계;
    (b) 제 1 주표면을 미세조면화시켜(micro-roughening) 미세조면화된 표면(micro-roughened surface)을 형성시키는 단계; 및
    (e) 금속층을 에칭시켜 금속층에 회로 패턴을 형성시키는 단계를 포함하며,
    미세조면화가 에칭 전에 수행되는 방법.
  2. 제 1항에 있어서, 단계 (e) 전에,
    (c) 에칭 레지스트(etch resist)를 미세조면화된 표면에 도포하는 단계; 및
    (d) 에칭 레지스트를 제거될 금속의 영역이 나타나도록 패턴화시키는 단계를 추가로 포함하며,
    단계 (e)가 제거될 금속의 영역을 에칭시키는 방법.
  3. 제 2항에 있어서, 단계 (e) 이후에,
    (f) 에칭 레지스트를 제거하는 단계,
    (g) 임의적으로 제 2 금속코팅을 미세조면화된 표면에 도포하는 단계; 및
    (h) 유전 물질을 미세조면화된 표면에 도포하는 단계를 추가로 포함하는 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 비패턴화된 금속층이 미세-조면화 전에 표면 거칠기를 증가시키도록 처리되지 않는 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 미세조면화된 표면이 에칭 이후에 추가 조면화를 수행하지 않는 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 에칭에 의해 형성된 회로 패턴이 단면적을 갖으며, 단면적이 에칭 이후에 실질적으로 추가로 감소되지 않는 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서, 미세조면화 전에 제 1 주표면을 세척하는 단계를 추가로 포함하는 방법.
  8. 제 7항에 있어서, 세척 이후 및 미세조면화 이전에, 수용성 알코올을 포함하는 용액을 적용시킴을 포함하는 제 1 주표면을 사전-조정하는 단계를 추가로 포함하는 방법.
  9. 제 8항에 있어서, 용액이 부식 억제제를 추가로 포함하는 방법.
  10. 제 2항에 있어서, 에칭 이후에 에칭 레지스트를 제거하는 단계를 추가로 포함하는 방법.
  11. 제 1항 또는 제 2항에 있어서, 제 2 금속코팅을 회로 패턴에 도포시키는 단계를 추가로 포함하는 방법.
  12. 제 1항 또는 제 2항에 있어서, 유전 물질을 회로 패턴에 도포시키는 단계를 추가로 포함하는 방법.
  13. 제 1항 내지 제 12항 중 어느 한 항에 있어서, 금속층이 구리층을 포함하는 방법.
  14. 제 13항에 있어서, 금속층이 구리층 및 제 2 금속 또는 합금층을 포함하는 방법.
  15. 제 14항에 있어서, 제 2 금속이 철과 니켈의 합금인 방법.
  16. 제 15항에 있어서, 합금이 약 64 원자%의 철 및 약 36 원자%의 니켈을 포함하는 방법.
  17. 제 1항 내지 제 16항 중 어느 한 항에 있어서, 미세조면화가 물, 산, 산화제 및 부식 억제제를 포함하는 혼합물을 비패턴화된 금속층에 도포시키므로써 수행되는 방법.
  18. 제 17항에 있어서, 산이 황산, 염산, 술폰산 또는 유기산 중 하나 이상을 포함하는 방법.
  19. 제 17항에 있어서, 산화제가 과산화물, 과산, 할라이드, 니트레이트, 구리 이온 또는 철 이온 중 하나 이상을 포함하는 방법.
  20. 제 1항 내지 제 19항 중 어느 한 항에 있어서, 미세조면화가, (a) 과산화수소; (b) 하나 이상의 산; (c) 하나 이상의 질소를 함유하고 헤테로사이클에 어떠한 황, 셀레늄 또는 텔루륨 원자도 함유하지 않는 5원 헤테로사이클 화합물; 및 (d) 술핀산, 셀레닌산, 텔루린산, 헤테로사이클에 하나 이상의 황, 셀레늄 및/또는 텔루륨을 함유하는 헤테로사이클 화합물, 및 하기 화학식 (I)을 갖는 술포늄, 셀레노늄 및 텔루로늄염으로 이루어진 군으로부터 선택된 하나 이상의 접착제 화합물을 포함하는 수성 조성물을 도포시키므로써 수행되는 방법:
    Figure 112006022102669-PCT00007
    상기 식에서,
    A는 S, Se 또는 Te이며;
    R1, R2 및 R3는 독립적으로 C1-C6 알킬, 치환된 알킬, 알케닐, 페닐, 치환된 페닐, 벤질, 시클로알킬, 치환된 시클로알킬이며, R1, R2 및 R3는 동일하거나 상이하며;
    X-는 무기산 또는 유기산의 음이온 또는 히드록사이드이며, 단, 성분 (b)를 구성하기 위해 선택된 산은 성분 (d)로서 선택된 술핀산, 셀레닌산 또는 텔루린산과 동일하지 않다.
  21. 제 1항 내지 제 19항 중 어느 한 항에 있어서, 미세조면화가 약 5 g/ℓ 내지 약 50 g/ℓ 과산화수소 및 약 0.1 g/ℓ 내지 약 50 g/ℓ의 방향족 술폰산 또는 이의 염을 포함하는 수성 조성물을 도포시키므로써 수행되는 방법.
  22. 제 1항 내지 제 19항 중 어느 한 항에 있어서, 미세조면화가 (a) 구리 이온원, (b) 5 이하의 산해리 상수(pKa)를 갖는 유기산, (c) 할라이드 이온원, 및 (d) 물을 포함하는 수성 조성물을 도포시키므로써 수행되는 방법.
  23. 제 1항 내지 제 19항 중 어느 한 항에 있어서, 미세조면화가 0.1 내지 20 중량%의 과산화수소; 무기산; 유기 부식 억제제; 및 계면활성제를 포함하는 수성 조 성물에 의해 수행되는 방법.
  24. 제 1항 내지 제 19항 중 어느 한 항에 있어서, 미세조면화가 (a) 산; (b) 구리 착화제; (c) 보다 높은 포지티브 산화상태 중 하나로 존재하며 금속이 가용성 조성물 염을 형성하는 다중의 산화상태를 가질 수 있는 금속; 및 (d) 산소를 포함하는 수성 조성물에 의해 수행되는 방법.
  25. 제 1항 내지 제 24항 중 어느 한 항에 있어서, 약 0.5 내지 약 2 마이크론의 금속이 미세조면화 단계에서 제거되는 방법.
  26. 제 1항 내지 제 25항 중 어느 한 항에 있어서, 미세조면화된 표면이 외형분석기로 측정하여 약 0.1 내지 약 0.5 마이크론의 표면 거칠기(ra)를 갖는 방법.
  27. 제 1항 내지 제 26항 중 어느 한 항에 있어서, 미세조면화된 표면이 제 1 주표면의 약 90% 이상을 차지하는 방법.
  28. 제 1항 내지 제 27항 중 어느 한 항에 있어서, 미세조면화된 표면이 실질적으로 제 1 주표면 전체를 차지하는 방법.
  29. 제 1항 내지 제 28항 중 어느 한 항에 있어서, 금속층이 CIC인 방법.
KR1020067006122A 2003-09-30 2004-09-27 구리 및 혼합 금속 회로를 미세조면화 처리하기 위한개선된 방법 KR101177145B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/675,019 US20050067378A1 (en) 2003-09-30 2003-09-30 Method for micro-roughening treatment of copper and mixed-metal circuitry
US10/675,019 2003-09-30
PCT/US2004/031697 WO2005034596A2 (en) 2003-09-30 2004-09-27 Improved method for micro-roughening treatment of copper and mixed-metal circuitry

Publications (2)

Publication Number Publication Date
KR20060092225A true KR20060092225A (ko) 2006-08-22
KR101177145B1 KR101177145B1 (ko) 2012-09-07

Family

ID=34377021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067006122A KR101177145B1 (ko) 2003-09-30 2004-09-27 구리 및 혼합 금속 회로를 미세조면화 처리하기 위한개선된 방법

Country Status (12)

Country Link
US (1) US20050067378A1 (ko)
EP (1) EP1668967B1 (ko)
JP (1) JP4629048B2 (ko)
KR (1) KR101177145B1 (ko)
CN (1) CN100594763C (ko)
AT (1) ATE447837T1 (ko)
BR (1) BRPI0414904A (ko)
CA (1) CA2536836A1 (ko)
DE (1) DE602004023958D1 (ko)
MY (1) MY147004A (ko)
TW (1) TWI347232B (ko)
WO (1) WO2005034596A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130137104A (ko) * 2012-06-06 2013-12-16 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 프린트 배선판용 동박, 그 제조방법, 및 그 동박을 사용한 프린트 배선판

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7063800B2 (en) * 2003-11-10 2006-06-20 Ying Ding Methods of cleaning copper surfaces in the manufacture of printed circuit boards
DE102004050269A1 (de) * 2004-10-14 2006-04-20 Institut Für Solarenergieforschung Gmbh Verfahren zur Kontakttrennung elektrisch leitfähiger Schichten auf rückkontaktierten Solarzellen und Solarzelle
US7307022B2 (en) * 2004-11-19 2007-12-11 Endicott Interconnect Technologies, Inc. Method of treating conductive layer for use in a circuitized substrate and method of making said substrate having said conductive layer as part thereof
US7383629B2 (en) * 2004-11-19 2008-06-10 Endicott Interconnect Technologies, Inc. Method of making circuitized substrates utilizing smooth-sided conductive layers as part thereof
US7476620B2 (en) * 2005-03-25 2009-01-13 Dupont Air Products Nanomaterials Llc Dihydroxy enol compounds used in chemical mechanical polishing compositions having metal ion oxidizers
US7591955B2 (en) * 2005-07-14 2009-09-22 Interplex Nas, Inc. Method for forming an etched soft edge metal foil and the product thereof
DE602006009614D1 (de) * 2006-02-17 2009-11-19 Atotech Deutschland Gmbh Zusammensetzung und Verfahren zur Behandlung der Oberflächen von Kupferlegierungen, um die Haftfähigkeit zwischen der Metalloberfläche und dem gebundenen polymerischen Material zu verbessern
US7704562B2 (en) * 2006-08-14 2010-04-27 Cordani Jr John L Process for improving the adhesion of polymeric materials to metal surfaces
WO2008126812A1 (ja) * 2007-04-06 2008-10-23 Taisei Plas Co., Ltd. 銅合金複合体とその製造方法
JP2009016818A (ja) * 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
KR101286867B1 (ko) * 2008-04-30 2013-07-17 파나소닉 주식회사 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
DE102008056086A1 (de) * 2008-11-06 2010-05-12 Gp Solar Gmbh Additiv für alkalische Ätzlösungen, insbesondere für Texturätzlösungen sowie Verfahren zu dessen Herstellung
CN103333662A (zh) 2008-12-11 2013-10-02 日立化成工业株式会社 Cmp用研磨液以及使用该研磨液的研磨方法
EP2496061A4 (en) 2009-10-30 2014-01-08 Panasonic Corp PRINTED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE COMPRISING A COMPONENT MOUNTED ON A PRINTED CIRCUIT BOARD
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
JP5482285B2 (ja) * 2010-02-23 2014-05-07 大日本印刷株式会社 配線回路基板用基材、配線回路基板用基材の製造方法、配線回路基板、配線回路基板の製造方法、ｈｄｄ用サスペンション基板、ｈｄｄ用サスペンションおよびハードディスクドライブ
JP5648567B2 (ja) * 2010-05-07 2015-01-07 日立化成株式会社 Ｃｍｐ用研磨液及びこれを用いた研磨方法
KR101628434B1 (ko) * 2010-05-26 2016-06-08 아토테크더치랜드게엠베하 구리 및 구리 합금의 마이크로 에칭을 위한 조성물 및 방법
KR101857248B1 (ko) 2011-03-21 2018-05-14 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6225467B2 (ja) * 2012-06-06 2017-11-08 三菱瓦斯化学株式会社 プリント配線板用銅箔およびその製造方法ならびにその銅箔を用いたプリント配線板
TW201404936A (zh) * 2012-07-24 2014-02-01 Au Optronics Corp 蝕刻液與形成圖案化多層金屬層的方法
JP5219008B1 (ja) * 2012-07-24 2013-06-26 メック株式会社 銅のマイクロエッチング剤及びその補給液、並びに配線基板の製造方法
US9338896B2 (en) 2012-07-25 2016-05-10 Enthone, Inc. Adhesion promotion in printed circuit boards
EP3033929A1 (en) * 2013-08-16 2016-06-22 Enthone, Inc. Adhesion promotion in printed circuit boards
US8999194B1 (en) * 2014-02-24 2015-04-07 E-Chem Enterprise Corp. Etching solution capable of effectively reducing galvanic effect
JP2016015432A (ja) 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
CN104302124A (zh) * 2014-08-27 2015-01-21 无锡长辉机电科技有限公司 一种双面挠性印制板的制造工艺
US20170293382A1 (en) * 2015-05-01 2017-10-12 Fujikura Ltd. Wiring body, wiring board, and touch sensor
US9673341B2 (en) * 2015-05-08 2017-06-06 Tetrasun, Inc. Photovoltaic devices with fine-line metallization and methods for manufacture
KR20240014607A (ko) 2015-06-04 2024-02-01 카티바, 인크. 금속 표면 상에서 에치 레지스트 패턴의 제조 방법
JP6975463B2 (ja) * 2015-08-13 2021-12-01 カティーバ， インコーポレイテッド 金属表面上のエッチレジストパターンの製造方法
FR3040516B1 (fr) * 2015-08-27 2017-09-15 Linxens Holding Procede de fabrication d’un circuit electrique, circuit electrique obtenu par ce procede et carte a puce comportant un tel circuit electrique
FR3051313B1 (fr) * 2016-05-10 2019-08-02 Linxens Holding Procede de fabrication d’un circuit imprime, circuit imprime obtenu par ce procede et module de carte a puce comportant un tel circuit imprime
SG11201810064PA (en) * 2016-05-18 2018-12-28 Isola Usa Corp Method of manufacturing circuit boards
US11781236B2 (en) 2017-11-10 2023-10-10 Namics Corporation Composite copper foil
CN109788653B (zh) * 2017-11-15 2022-05-27 奥特斯奥地利科技与系统技术有限公司 具有不同表面精饰的部件承载件及其制造方法
US11408087B2 (en) 2019-06-19 2022-08-09 Co-Tech Development Corp. Advanced electrodeposited copper foil having island-shaped microstructures and copper clad laminate using the same
TWI776168B (zh) * 2019-06-19 2022-09-01 金居開發股份有限公司 進階反轉電解銅箔及應用其的銅箔基板
KR20220166335A (ko) * 2020-07-22 2022-12-16 미쯔이가가꾸가부시끼가이샤 금속 부재, 금속 수지 복합체 및 금속 부재의 제조 방법
CN114196994B (zh) * 2021-12-30 2023-03-31 山东金宝电子有限公司 一种用于铜箔表面的粗化处理溶液及粗化处理工艺

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2850542C2 (de) * 1978-11-22 1982-07-01 Kernforschungsanlage Jülich GmbH, 5170 Jülich Verfahren zum Ätzen von Oberflächen aus Kupfer oder Kupferlegierungen
US4844981A (en) * 1982-04-05 1989-07-04 Macdermid, Incorporated Adhesion promoter for printed circuits
US4637899A (en) * 1984-01-30 1987-01-20 Dowell Schlumberger Incorporated Corrosion inhibitors for cleaning solutions
JPH0783168B2 (ja) * 1988-04-13 1995-09-06 株式会社日立製作所 プリント板の製造方法
JPH02111095A (ja) * 1988-10-20 1990-04-24 Hitachi Cable Ltd 表面実装用基板
JPH02292890A (ja) * 1989-05-02 1990-12-04 Hitachi Cable Ltd 表面実装用基板
US6042711A (en) * 1991-06-28 2000-03-28 Gould Electronics, Inc. Metal foil with improved peel strength and method for making said foil
JP3361903B2 (ja) * 1994-01-06 2003-01-07 凸版印刷株式会社 プリント配線板の製造方法
GB9425090D0 (en) * 1994-12-12 1995-02-08 Alpha Metals Ltd Copper coating
JP2923524B2 (ja) * 1995-08-01 1999-07-26 メック株式会社 銅および銅合金のマイクロエッチング剤並びにマイクロエッチング方法
JP3458036B2 (ja) * 1996-03-05 2003-10-20 メック株式会社 銅および銅合金のマイクロエッチング剤
JPH10209604A (ja) * 1997-01-17 1998-08-07 Hitachi Ltd プリント配線基板の製造方法並びにそれに用いる粗化液及び粗化液の調製方法
US6261466B1 (en) * 1997-12-11 2001-07-17 Shipley Company, L.L.C. Composition for circuit board manufacture
US6284309B1 (en) * 1997-12-19 2001-09-04 Atotech Deutschland Gmbh Method of producing copper surfaces for improved bonding, compositions used therein and articles made therefrom
TW470785B (en) * 1998-02-03 2002-01-01 Atotech Deutschland Gmbh Process for preliminary treatment of copper surfaces
TW460622B (en) * 1998-02-03 2001-10-21 Atotech Deutschland Gmbh Solution and process to pretreat copper surfaces
US6294220B1 (en) * 1999-06-30 2001-09-25 Alpha Metals, Inc. Post-treatment for copper on printed circuit boards
US6036758A (en) * 1998-08-10 2000-03-14 Pmd (U.K.) Limited Surface treatment of copper
JP3037662B2 (ja) * 1998-08-31 2000-04-24 京セラ株式会社 多層配線基板およびその製造方法
JP2001284797A (ja) * 2000-03-28 2001-10-12 Kyocera Corp 多層配線基板及びその製造方法
US20030178391A1 (en) * 2000-06-16 2003-09-25 Shipley Company, L.L.C. Composition for producing metal surface topography
DE10066028C2 (de) * 2000-07-07 2003-04-24 Atotech Deutschland Gmbh Kupfersubstrat mit aufgerauhten Oberflächen
US6506314B1 (en) * 2000-07-27 2003-01-14 Atotech Deutschland Gmbh Adhesion of polymeric materials to metal surfaces
US6500349B2 (en) * 2000-12-26 2002-12-31 Oak-Mitsui, Inc. Manufacture of printed circuits using single layer processing techniques
JP2002205356A (ja) * 2001-01-09 2002-07-23 Hitachi Cable Ltd 樹脂付銅箔の製造方法
US6589413B2 (en) * 2001-08-09 2003-07-08 Gould Electronics Inc. Method of making a copper on INVAR® composite
US6459047B1 (en) * 2001-09-05 2002-10-01 International Business Machines Corporation Laminate circuit structure and method of fabricating

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130137104A (ko) * 2012-06-06 2013-12-16 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 프린트 배선판용 동박, 그 제조방법, 및 그 동박을 사용한 프린트 배선판

Also Published As

Publication number Publication date
TWI347232B (en) 2011-08-21
CN1860832A (zh) 2006-11-08
TW200514627A (en) 2005-05-01
BRPI0414904A (pt) 2006-11-07
CN100594763C (zh) 2010-03-17
KR101177145B1 (ko) 2012-09-07
WO2005034596A2 (en) 2005-04-14
CA2536836A1 (en) 2005-04-14
WO2005034596B1 (en) 2005-09-15
MY147004A (en) 2012-10-15
EP1668967B1 (en) 2009-11-04
JP4629048B2 (ja) 2011-02-09
EP1668967A2 (en) 2006-06-14
DE602004023958D1 (de) 2009-12-17
WO2005034596A3 (en) 2005-06-16
JP2007507616A (ja) 2007-03-29
US20050067378A1 (en) 2005-03-31
ATE447837T1 (de) 2009-11-15

Similar Documents

Publication Publication Date Title
KR101177145B1 (ko) 구리 및 혼합 금속 회로를 미세조면화 처리하기 위한개선된 방법
KR100693973B1 (ko) 기판으로의 접합을 위한 구리 표면의 조면화 방법
US6444140B2 (en) Micro-etch solution for producing metal surface topography
WO1996019097A1 (en) Copper coating
TWI499696B (zh) 電鍍用預處理劑，電鍍用預處理方法，以及電鍍方法
EP2729595B1 (en) Method for providing organic resist adhesion to a copper or copper alloy surface
JP2003501813A (ja) 無機基板と有機ポリマー間の接着を促進する方法
TWI230031B (en) Process for improving the adhesion of polymeric materials to metal surfaces
JP2004502875A (ja) 酸性処理液及び銅表面を処理する方法
JP2002503040A (ja) 銅表面を前処理するための溶液及び方法
TW538080B (en) Process for increasing the adhesion of a polymeric material to a metal surface and used composition thereof
JP4836365B2 (ja) 回路板製造のための組成物
EP1331287A2 (en) Treating metal surfaces with a modified oxide replacement composition
JP5499049B2 (ja) 金属表面に対する高分子材料の接着性の改善方法
TW522166B (en) Process for improving the adhesion of polymeric materials to metal surfaces
JP4143262B2 (ja) 銅表面の前処理のための方法
TWI525216B (zh) 皮膜形成液及使用它之皮膜形成方法
TWI272883B (en) Methods and compositions for oxide production on copper
JP2003338676A (ja) 銅配線基板の製造方法
JPH1056263A (ja) プリント配線基板の製造方法
TW201731356A (zh) 積層體之蝕刻方法及使用其之印刷佈線基板之製造方法
EP1879436B1 (en) Method for manufacturing a semiconductor substrate having a copper wiring
JPH03214689A (ja) 印刷回路の製造のための減少された一群の工程及びこの工程を実施するための組成物
KR20000006484A (ko) 구리표면예비처리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150807

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160812

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190809

Year of fee payment: 8