KR20060088032A - 에칭 액체 및 이를 사용하는 실리콘 웨이퍼 제조 방법 - Google Patents

에칭 액체 및 이를 사용하는 실리콘 웨이퍼 제조 방법 Download PDF

Info

Publication number
KR20060088032A
KR20060088032A KR1020060007983A KR20060007983A KR20060088032A KR 20060088032 A KR20060088032 A KR 20060088032A KR 1020060007983 A KR1020060007983 A KR 1020060007983A KR 20060007983 A KR20060007983 A KR 20060007983A KR 20060088032 A KR20060088032 A KR 20060088032A
Authority
KR
South Korea
Prior art keywords
silicon wafer
polishing
etching
wafer
etching liquid
Prior art date
Application number
KR1020060007983A
Other languages
English (en)
Other versions
KR100661329B1 (ko
Inventor
사카에 고야타
유이치 가키조노
도모히로 하시이
가츠히코 무라야마
Original Assignee
가부시키가이샤 섬코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 섬코 filed Critical 가부시키가이샤 섬코
Publication of KR20060088032A publication Critical patent/KR20060088032A/ko
Application granted granted Critical
Publication of KR100661329B1 publication Critical patent/KR100661329B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08Etching
    • C30B33/10Etching in solutions or melts

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

본 발명은 실리콘 웨이퍼를 제조하는 방법으로서, 이 방법은 실리콘 단결정봉을 슬라이싱함으로써 획득된 얇은 디스크 형상 실리콘 웨이퍼의 하부측 표면과 상부측 표면을 폴리싱 또는 래핑하는 평탄화 공정(13)과, 실리카 분말이 알칼리 수용액 내에 균일하게 분산되어 있는 에칭 액체 내부로 상기 실리콘 웨이퍼를 담그며 이로써 상기 실리콘 웨이퍼의 하부측 표면과 상부측 표면을 에칭하는 에칭 공정(14)과, 상기 에칭된 실리콘 웨이퍼의 상기 하부측 표면과 상기 상부측 표면을 동시에 폴리싱하는 양측 동시 폴리싱 공정(16) 또는 상기 에칭된 실리콘 웨이퍼의 상기 하부측 표면과 상기 상부측 표면을 하나씩 폴리싱하는 일측 폴리싱 공정을 순서대로 포함한다.
폴리싱 공정, 에칭 액체, 실리콘 웨이퍼, 표면 조도 감소, 양측 동시 폴리싱 공정 및 일측 폴리싱 공정.

Description

에칭 액체 및 이를 사용하는 실리콘 웨이퍼 제조 방법{ETCHING LIQUID FOR CONTROLLING SILICON WAFER SURFACE SHAPE AND METHOD FOR MANUFACTURING SILICON WAFER USING THE SAME}
도 1은 본 발명에 따른 실리콘 웨이퍼를 제조하는 방법의 공정 흐름도,
도 2는 연마 장치를 도시한 평면도,
도 3은 상기 연마 장치의 수평 단면도,
도 4는 래핑 장치(a lapping device)의 구조도,
도 5는 에칭 공정을 도시하는 흐름도,
도 6은 양측 동시 연마 장치를 도시한 구조도,
도 7은 Ra 획득 방식을 설명하기 위한 웨이퍼 단면도,
도 8은 Rmax 획득 방식을 설명하기 위한 웨이퍼 단면도.
도면의 주요 부분에 대한 부호의 설명
11 : 슬라이싱 공정 12 : 챔퍼링 공정
13 : 평탄화 공정 14 : 에칭 공정
16 : 양측 동시 폴리싱 공정
본 발명은 웨이퍼의 양 측면을 동시에 폴리싱하는 공정에 드는 부담을 감소시키면서 높은 평탄도 및 감소된 표면 조도를 달성하도록 실리콘 웨이퍼 표면 형상을 제어하는 에칭 액체 및 이를 사용하여 실리콘 웨이퍼를 제조하는 방법에 관한 것이다.
일반적으로, 반도체 실리콘 웨이퍼의 제조 공정은 성장한 단결정봉을 절단 및 슬라이싱하여 형성된 웨이퍼에 대해서 챔퍼링(chamfering) 공정, 기계적 폴리싱(래핑) 공정, 에칭 공정, 미러 연마(폴리싱) 공정 및 세정 공정을 수행하며 이로써 웨이퍼는 매우 정밀한 평탄도를 갖게 된다. 블록 절단, 외부 직경 연마, 슬라이싱, 래핑 등과 같은 기계적 제조 공정을 거친 실리콘 웨이퍼는 표면이 손상된 층을 갖는데, 즉 웨이퍼 표면이 작업에 의해서 손상을 받은 것이다. 이러한 작업에 의해 손상을 받은 층은 소자 제조 공정에 있어서 슬립 디스로케이션(silp dislocation)과 같은 결정 결함을 유발하여 웨이퍼의 기계적 강도를 저하시키고 웨이퍼의 전기적 특성에도 악영향을 주기 때문에 완벽하게 제거되어야 한다.
이러한 작업에 의해 손상을 받은 층을 제거하기 위해서 에칭 공정이 수행된다. 이 에칭 공정에서, 산성 에칭 방법(acid etching process) 및 알카리 에칭 방법이 사용된다. 이 에칭 공정에서, 다수의 웨이퍼를 에칭 액체를 포함하는 에칭조 내부로 담그며 이로써 상기 작업에 의해 손상을 받은 층이 화학적으로 제거된다.
산성 에칭 방법의 장점은 실리콘 웨이퍼에 대해서 어떠한 선택적 에칭 특성도 존재하지 않으며 표면 조도가 작아서 미세 형상 정밀도가 개선되고 에칭 효율이 우수하다는 것이다. 이러한 산성 에칭 방법에서 사용되는 에칭 액체로서는, 플루오르화 수소산(HF) 및 질산(HNO3)의 혼합 액체를 증류수(H2O) 또는 아세트산(CH3COOH)으로 희석하여 획득된 3 개의 성분으로 구성된 에칭 액체가 주로 사용된다. 이러한 산성 에칭 액체는 에칭이 이 산성 액체에 의해 확산이 제어되는 상태로 진행하며 이러한 확산 제어 상태에서는 반응 속도가 결정 표면의 결정 배향, 결정 결함 등에 의존하지 않으며 결정 표면 상의 확산이 주로 영향을 주기 때문에 상술한 장점을 갖는다. 그러나, 이러한 산성 에칭 방법의 경우에, 실리콘 웨이퍼의 표면 조도를 개선하면서 작업의 의해 손상된 층이 에칭될 수 있지만은, 이러한 산성 에칭 공정이 진행됨에 따라서, 웨이퍼의 외부 주변부는 무딘 상태가 되고 래핑에 의해 획득된 미세 형상 정밀도 및 평탄도가 저하되어 에칭된 표면에서는 볼록부 또는 오목부와 같은 mm 차수의 요철이 발생하게 된다. 또한, 이 산성 에칭 액체의 비용이 높으며 이 에칭 액체의 조성을 유지 및 제어하는 것이 어려운 문제가 있으며 이러한 문제들이 종래 기술이 갖는 문제들이다.
한편, 알칼리 에칭 방법은 평탄도가 우수하며 미세 형상 정확도가 개선되고 금속 오염이 거의 없으며 산성 에칭에서의 NOx와 같은 유해한 2 차 부산물이 발생할 염려가 없거나 이 알칼리 액체를 처리하는데 있어서 위험성이 없어서 유리한 점을 갖는다. 이 알칼리 에칭 방법의 에칭 액체로서, KOH 및 NaOH가 사용된다. 이 알칼리 에칭 방법은 기본적으로 확산 제어 상태로 에칭이 진행하기 때문에 상술한 바와 같은 장점을 갖는다. 그러나, 이 알칼리 에칭 방법에서는, 실리콘 웨이퍼의 평탄도 를 유지하면서 작업에 의해 손상된 층이 에칭될 수 있지만은, 수 ㎛ 크기의 부분 깊이를 가지며 수 ㎛ 내지 수십 ㎛ 의 크기를 갖는 패시트(facet)가 발생하여서 웨이퍼 표면 조도를 악화시키는데, 이러한 문제는 종래 기술의 다른 단점이다.
알칼리 에칭 방법에서의 이러한 문제점을 해결하기 위한 방법으로서, 0.01 내지 0.02 중량 %의 과산화수소를 100 중량 %의 가성 소다(a caustic soda)(소듐 수산화물) 수용액을 첨가함으로써 획득된 에칭 액체가 사용되는 실리콘 웨이퍼 에칭 방법이 개시되어 있다(가령, 일본 특허 출원 공보 제 H07-37871 호(청구항 제 1 내지 4 항, 단락 [0021]) 참조). 이 문헌에서 개시된 에칭 방법에 따라서, 과산화수소를 가성 소다 수용액에 특정 비율로 첨가함으로써, 소성 소다 수용액에 의해 알칼리 에칭 시에 발생하는 비순응성이 극복된다. 구체적으로 말하자면, NaOH 수용액을 사용하여 에칭할 경우와 비교해서, 실리콘 웨이퍼의 하부측 표면 상에서 에칭된 피트의 크기가 보다 세밀해지고 실리콘 웨이퍼의 하부측 표면 상에서 미세하게 에칭된 피트의 발생이 제한되며 원하는 에칭 속도가 넓은 구역에서 용이하게 조절될 수 있으며 에칭 속도가 증가한다.
그러나, 상기 문헌에서 개시된 방법을 사용하는 통상적인 방법에서는, 에칭 공정을 받은 웨이퍼가 양측 동시 폴리싱 공정 및 일측 폴리싱 공정을 후속하여 받게 되며 이로써 웨이퍼의 표면이 미러 표면으로 처리되지만, 이러한 에칭 공정 후의 실리콘 웨이퍼의 하부측 표면 및 상부측 표면에서는 평탄화 공정 완료 후에 획득된 웨이퍼 평탄도가 유지되지 않으며 원하는 웨이퍼 표면 조도가 아직 획득되지 않으며 따라서 원하는 웨이퍼 평탄도 및 표면 조도를 얻기 위해서, 양측 동시 폴리 싱 공정 및 일측 폴리싱 공정에서 상당한 양이 연마되어 제거되기 때문에 이에 대한 준비를 해야 하며, 이로써 양측 동시 폴리싱 공정 및 일측 폴리싱 공정에 있어서 상당한 부담이 발생하게 된다.
따라서, 본 발명의 목적은 웨이퍼의 양 측면을 동시에 폴리싱하는 공정 및 한 측면을 폴리싱하는 공정에 드는 부담을 감소시키면서 평탄화 공정 완료 시에 높은 평탄도를 달성하고 감소된 표면 조도를 달성하도록 실리콘 웨이퍼 표면 형상을 제어하는 에칭 액체 및 이를 사용하여 실리콘 웨이퍼를 제조하는 방법을 제공하는 것이다.
청구 범위 제 1 항에 따른 본 발명은 실리카 분말이 알칼리 수용액 내에 균일하게 분산되어 있는, 실리콘 웨이퍼 표면 형상을 제어하는 에칭 액체이다.
청구항 제 1 항에 따른 발명에서, 실리카 분말이 알칼리 수용액 내에 균일하게 분산되어 있는, 실리콘 웨이퍼 표면 형상을 제어하는 에칭 액체는 폴리싱 이전에 표면 조도 및 웨이퍼의 텍스처 크기(texture size)를 조절할 수 있으며, 따라서 이러한 에칭 액체를 사용하여서 평탄화 공정을 수행한 후에 작업상 손상을 입은 층을 갖는 실리콘 웨이퍼를 에칭함으로써, 양측 동시 폴리싱 공정 및 일측 폴리싱 공정에서 웨이퍼의 하부측 표면 및 상부측 표면에서 폴리싱 제거량을 감소시킬 수 있으며 또한 평탄화 공정 완료 시에 웨이퍼 표면 조도가 감소되고 웨이퍼의 높은 평탄도가 유지된다.
청구항 제 2 항에 따른 발명은 제 1 항에 따른 에칭 액체로서, 알칼리 수용 액이 40 내지 50 중량 % 소듐 수산화물 수용액이며, 상기 알칼리 수용액에 첨가되는 상기 실리카 분말의 첨가율은 상기 소듐 수산화물에 대해서 1 내지 100 g/L이다.
청구항 제 2 항에 따른 발명에서, 상술한 농도 범위 내의 상기 알칼리 수용액 내에 상기 실리카 분말을 소정의 비율로 첨가함으로써, 에칭 공정 완료 후에는 높은 웨이퍼의 평탄도를 보다 용이하게 유지하면서 보다 감소된 웨이퍼 표면 조도를 획득할 수 있다.
청구항 제 3 항에 따른 발명은 제 1 항 또는 제 2 항에 따른 에칭 액체로서, 상기 실리카 분말의 평균 입자 직경이 50 내지 5000 nm이다.
청구항 제 4 항에 따른 발명은 실리콘 웨이퍼를 제조하는 방법으로서, 이 방법은 실리콘 단결정봉을 슬라이싱함으로써 획득된 얇은 디스크 형상 실리콘 웨이퍼의 하부측 표면과 상부측 표면을 폴리싱 또는 래핑하는 평탄화 공정(13)과, 제 1 항 내지 제 3 항 중 어느 한 항에 따른 에칭 액체 내부로 상기 실리콘 웨이퍼를 담그며 이로써 상기 실리콘 웨이퍼의 하부측 표면과 상부측 표면을 에칭하는 에칭 공정(14)과, 상기 에칭된 실리콘 웨이퍼의 상기 하부측 표면과 상기 상부측 표면을 동시에 폴리싱하는 양측 동시 폴리싱 공정(16)을 순서대로 포함한다.
청구항 제 4 항에 따른 발명에서, 실리카 분말을 알칼리 수용액에 첨가함으로써 조절되는 에칭 액체를 사용하여서 에칭 공정(14)을 수행하면, 폴리싱 이전의 웨이퍼의 표면 조도 및 텍스처 크기가 제어될 수 있으며 따라서 양측 동시 폴리싱 공정(16)에 의해서 웨이퍼의 상부측 표면과 하부측 표면에서의 폴리싱 제거량이 감 소되고 평탄화 공정 완료 후에도 웨이퍼의 높은 평탄도가 유지되고 웨이퍼 표면 조도는 감소된다.
청구항 제 5 항에 따른 발명은 실리콘 웨이퍼를 제조하는 방법으로서, 이 방법은 실리콘 단결정봉을 슬라이싱함으로써 획득된 얇은 디스크 형상 실리콘 웨이퍼의 하부측 표면과 상부측 표면을 폴리싱 또는 래핑하는 평탄화 공정과, 제 1 항 내지 제 3 항 중 어느 한 항에 따른 에칭 액체 내부로 상기 실리콘 웨이퍼를 담그며 이로써 상기 실리콘 웨이퍼의 하부측 표면과 상부측 표면을 에칭하는 에칭 공정과, 상기 에칭된 실리콘 웨이퍼의 상기 하부측 표면과 상기 상부측 표면을 하나씩 폴리싱하는 일측 폴리싱 공정을 순서대로 포함한다.
청구항 제 5 항에 따른 발명에서, 실리카 분말을 알칼리 수용액에 첨가함으로써 조절되는 에칭 액체를 사용하여서 에칭 공정을 수행하면, 폴리싱 이전의 웨이퍼의 표면 조도 및 텍스처 크기가 제어될 수 있으며 따라서 일측 폴리싱 공정에 의해서 웨이퍼의 상부측 표면과 하부측 표면에서의 폴리싱 제거량이 감소되고 평탄화 공정 완료 후에도 웨이퍼의 높은 평탄도가 유지되고 웨이퍼 표면 조도는 감소된다.
본 발명에 따른 실리콘 웨이퍼 표면 형상을 제어하는 에칭 액체는 실리카 분말이 알칼리 수용액 내에 균일하게 분산되어 있는 에칭 액체이며, 이 에칭 액체는 폴리싱 이전에 표면 조도 및 웨이퍼의 텍스처 크기를 조절할 수 있으며, 따라서 이러한 에칭 액체를 사용하여서 평탄화 공정을 수행한 후에 작업에 의해 손상을 입은 층을 갖는 실리콘 웨이퍼를 에칭함으로써, 양측 동시 폴리싱 공정 및 일측 폴리싱 공정에서 웨이퍼의 하부측 표면 및 상부측 표면에서 폴리싱 제거량을 감소시킬 수 있으며 또한 평탄화 공정 완료 시에도 웨이퍼의 높은 평탄도가 유지되면서 웨이퍼의 표면 조도는 감소된다.
또한, 본 발명에 따른 실리콘 웨이퍼 제조 방법에 있어서, 실리카 분말을 알칼리 수용액에 첨가함으로써 조절되는 에칭 액체를 사용하여서 에칭 공정을 수행하면, 폴리싱 이전의 웨이퍼의 표면 조도 및 텍스처 크기가 제어될 수 있으며 따라서 양측 동시 폴리싱 공정 및 일측 폴리싱 공정에 의해서 웨이퍼의 상부측 표면과 하부측 표면에서의 폴리싱 제거량이 감소되고 평탄화 공정 완료 후에도 웨이퍼의 높은 평탄도가 유지되고 웨이퍼 표면 조도는 감소된다.
본 발명에 따른 바람직한 실시예들이 이제 첨부 도면을 참조하여 상세하게 설명될 것이다.
본 발명에 따른 실리콘 웨이퍼 표면 형상을 제어하는 에칭 액체는 실리카 분말이 알칼리 수용액 내에 균일하게 분산되어 있는 에칭 액체이다. 이 실리카 분말이 알칼리 수용액 내에 균일하게 분산된 에칭 액체는 실리카 분말을 첨가함으로써 화학 액체 내의 금속 불순물 등에 영향을 주며 알칼리 에칭에 대해 특정된 선택성을 제약하며 이로써 폴리싱 이전에 표면 조도 및 웨이퍼의 텍스처 크기를 조절할 수 있으며, 따라서 이러한 에칭 액체를 사용하여서 평탄화 공정을 수행한 후에 작업에 의해 손상을 입은 층을 갖는 실리콘 웨이퍼를 에칭함으로써, 양측 동시 폴리싱 공정 및 일측 폴리싱 공정에서 웨이퍼의 하부측 표면 및 상부측 표면에서 폴리싱 제거량을 감소시킬 수 있으며 또한 평탄화 공정 완료 시에도 웨이퍼의 높은 평 탄도가 유지되면서 웨이퍼의 표면 조도는 감소된다.
본 발명의 에칭 액체는 특정 농도로 조절된 알칼리 수용액에 실리카 분말을 특정 비율로 첨가하고, 이 첨가된 액체를 교반하여 알칼리 수용액 내에 실리카 분말을 균일하게 분산시킴으로써 획득된다. 본 발명의 에칭 액체 내에 포함될 알칼리 수용액으로서, 칼륨 수산화물 및 소듐 수산화물을 존재하는데, 이들 중에서도 특히 표면 조도를 감소시키고 텍스처 크기를 제약하는 40 내지 50 중량 % 소듐 수산화물 수용액이 바람직하다. 또한, 이 40 내지 50 중량 % 소듐 수산화물 수용액에 첨가될 실리카 분말의 첨가 비율은 소듐 수산화물에 대해서 1 내지 100 g/L 범위에 존재하는데, 그 이유는 이 에칭 후에는 높은 웨이퍼 평탄도가 보다 용이하게 유지될 수 있으며 웨이퍼 표면 조도는 더욱 감소될 수 있기 때문이다. 특히, 첨가율이 5 내지 10 g/L이면 바람직하다. 본 발명의 에칭 액체에서 사용될 실리카 분말은 50 내지 5000 nm 범위의 평균 입자 직경을 갖는 것이 바람직하다. 이 평균 입자 직경이 50 nm 이하이면, 알칼리 수용액 내의 금속 불순물에 대한 실리카 분말에 영향을 주지 못하며, 평균 입자 직경이 5000 nm 이상이면, 알칼리 수용액 내부에 분산된 실리카 분말이 서로 뭉쳐버린다. 특히 바람직한 실리카 분말의 평균 입자 직경은 500 nm (0.5㎛) 내지 3000 nm (3 ㎛)이다.
다음으로, 본 발명의 실리콘 웨이퍼 표면 형상을 제어하는 에칭 액체를 사용하여서 실리콘 웨이퍼를 제조하는 방법이 개시된다.
먼저, 성장한 단결정 실리콘 봉의 전방 단부 및 후방 단부를 절단하고 이 봉을 블록 형상으로 만들며 이 봉의 외부 직경이 연마되어 이 외부 직경이 균일하게 되며 이 봉은 블록 바디로 구성된다. 특정 결정 배향을 나타내기 위해서, 배향 평면 및 배향 노치가 이 블록 바디 상에 형성된다. 이 공정 후에, 도 1에 도시된 바와 같이, 블록 바디가 봉 축 배향에 대해서 특정한 각도로 슬라이싱된다(단계 11). 단계(11)에서 슬라이싱된 웨이퍼의 원주부가 챔퍼링되어 웨이퍼의 원주부에서 크랙 및 칩이 생성되지 않게 한다(단계 12). 이 챔퍼링 공정을 수행함으로써, 가령 챔퍼링되지 않는 실리콘 웨이퍼 상에서 에피택셜 성장 시에 그 원주부에서 결함형 성장이 발생하고 링 형상으로 무늬가 발생하는 관 현상(crown phenomenon)을 억제할 수 있다.
다음으로, 슬라이싱 공정 등에서 발생한 얇은 디스크 형상 실리콘 웨이퍼의 상부측 표면 및 하부측 표면의 요철 층이 평탄하게 되며 웨이퍼의 하부측 표면과 상부측 표면의 평탄도 및 웨이퍼의 평행 정도가 증가된다(단계 13). 이 평탄화 공정(13)에서, 웨이퍼의 상부측 표면 및 하부측 표면은 연마 또는 래핑에 의해서 평탄화된다.
연마에 의해서 웨이퍼를 평탄화하는 방법으로서, 도 2 및 도 3에 도시된 바와 같은 연마 장치(20)를 사용하여서 웨이퍼가 평탄화된다. 도 2에 도시된 바와 같이, 그 상에 실리콘 웨이퍼(21)를 적재하기 위한 웨이퍼 지지 도구인 회전 테이블(22)이 구동 메카니즘(미도시)에 의해서 수직 축을 둘러서 자전할 수 있도록 구성된다. 도 3에 도시된 바와 같이, 회전 테이블(22) 위에서는, 실리콘 웨이퍼(21)가 척(chuck)(22a)을 통해서 회전 테이블(22) 상에 흡수 및 적재된 상태에서, 연마석(23)을 지지하는 연마석 지지 수단(24)이 연마석의 연마 표면에 압력을 가하도록 구성되어 있다. 또한, 이 연마석 지지 수단(24)은 구동 메카니즘(미도시)에 의해서 수직 축을 중심으로 연마석(23)이 자전할 수 있도록 구성된다. 또한, 연마 시에 실리콘 웨이퍼의 표면상으로 연마수를 제공하는 연마수 공급 노즐(26)이 실리콘 웨이퍼(21) 상에 구성된다. 이러한 연마 장치(20)에서, 연마석(23) 및 실리콘 웨이퍼(21)는 각각의 구동 메카니즘에 의해서 상대적으로 자전하며 또한 연마수는 연마수 공급 노즐(26)로부터 실리콘 웨이퍼(21)의 표면상에서 연마석(23)과의 접촉 부분을 제외한 부분으로 공급되어 실리콘 웨이퍼(21)의 표면이 세정되고 연마석(23)은 실리콘 웨이퍼(21) 표면 상을 가압하여서 이 실리콘 웨이퍼 표면을 연마한다.
또한, 래핑에 의해서 웨이퍼를 평탄화하는 방법으로서, 도 4에 도시된 바와 같은 래핑 장치(30)를 사용하여서 웨이퍼가 평탄화된다. 도 4에 도시된 바와 같이, 먼저, 캐리어 판(31)이 래핑 장치(30)의 선 기어(sun gear)(37) 및 내부 기어(38)와 맞물리며, 실리콘 웨이퍼(21)는 캐리어 판(31)의 홀더 내부로 배치된다. 이후에, 실리콘 웨이퍼(21)의 양 표면이 상부 표면 테이블(32) 및 하부 표면 테이블(33)에 의해서 꼭 끼게 유지되고 연마제(36)가 노즐(34)로부터 공급되며 캐리어 판(31)이 선 기어(37) 및 내부 기어(38)에 의해서 유성 운동 방식으로 이동되며 이와 동시에 상부 표면 테이블(32) 및 하부 표면 테이블(33)이 상대적으로 자전하게 되며 이로써 실리콘 웨이퍼(21)의 양 표면이 동시에 래핑된다. 이러한 방식으로, 평탄화 공정(13) 후에 웨이퍼의 상부측 표면과 하부측 표면의 평탄도 및 웨이퍼의 평행 정도가 증가되어 있는 실리콘 웨이퍼가 세정 공정을 받게 되고 다음 공정을 위해서 이송된다.
다음으로, 다시 도 1에서, 평탄화된 실리콘 웨이퍼를 에칭 액체 내부로 담그며 실리콘 웨이퍼의 상부측 표면과 하부측 표면이 에칭된다(단계 14). 여기에서 사용된 에칭 액체는 본 발명에 따른 실리콘 웨이퍼 표면 형상을 제어할 수 있는 에칭 액체이다. 이 에칭 공정(14)에서, 챔퍼링 공정(12) 및 평탄화 공정과 같은 기계적 공정에 의해서 유도된 작업상 손상된 층이 에칭 공정에 의해서 완벽하게 제거된다. 실리카 분말을 첨가함으로써 조절되는 본 발명에 따른 실리콘 웨이퍼 표면 형상을 제어하는 에칭 액체를 사용하여 에칭함으로써, 웨이퍼의 표면 조도 및 텍스처 크기가 제어될 수 있으며, 따라서 후속하는 양측 동시 폴리싱 공정(16) 및 일측 폴리싱 공정 시에 웨이퍼의 하부측 표면과 상부측 표면에서 폴리싱 제거량이 감소될 수 있으며 또한 평탄화 공정 완료 시에 표면 조도가 감소되고 웨이퍼의 높은 평탄도가 유지될 수 있다. 에칭 공정(14)에서 에칭 제거 깊이는 각 표면에 대해서 8 내지 10 ㎛ 인 것이 바람직하며 웨이퍼의 하부측 표면과 상부측 표면에 대한 총 제거 깊이는 16 내지 20 ㎛ 이다. 에칭 제거 범위를 상술한 범위로 설정함으로써, 후속하는 양측 동시 폴리싱 공정 및 일측 폴리싱 공정에서 연마 제거량이 크게 감소될 수 있다. 만일 에칭 제거 깊이가 상기 하한치보다 작으면, 웨이퍼 표면 조도가 충분하게 감소되지 않아서, 양측 동시 폴리싱 공정 및 일측 폴리싱 공정에 있어서 부담이 커지게 되며 반면에 에칭 제거 깊이가 상기 상한치보다 크게 되면, 웨이퍼 평탄도가 저하되어서 웨이퍼 제조 시에 생산성이 떨어진다.
도 5에 도시된 에칭 공정(14)에서, 먼저, 다수의 웨이퍼(41a)가 홀더(41) 내에서 수직으로 유지되고 이 홀더(41)를 도 5에서 굵은 선의 화살표로 표시된 바와 같이 하강시켜서 에칭조(42)에 저장된 본 발명에 따른 실리콘 웨이퍼 표면 형상을 제어하는 에칭 액체(42a) 내부로 담그며 이로써 웨이퍼 표면의 작업상 손상된 층이 이 에칭 액체에 의해서 제거된다. 이어서, 웨이퍼(41a)가 특정 시간 동안 에칭 액체(42a) 내부에 담거진 홀더(41)를 도 5에서 점선 화살표로 표시된 바와 같이 위로 끌어 올린다. 다음으로, 에칭 공정 후의 웨이퍼(41a)가 그 내부에 유지되고 있는 홀더(41)가 도 5에서 굵은 선의 화살표로 표시된 바와 같이 하강되고 세정조(43) 내부에 저장된 증류수와 같은 세정 액체(43a) 내부로 담거지고, 웨이퍼 표면에 부착된 에칭 액체가 제거된다. 이후에, 웨이퍼(41a)가 특정 시간 동안 세정 액체(43a) 내부에 담거진 홀더(41)를 도 5에서 점선 화살표로 표시된 바와 같이 위로 끌어 올리고 실리콘 웨이퍼가 건조된다.
다음으로, 다시 도 1에서, 에칭 공정(14) 후에 웨이퍼의 상부측 표면 및 하부측 표면에 대한 양측 동시 폴리싱 공정이 동시에 수행된다(단계 16).
상부측 표면과 하부측 표면을 동시에 폴리싱하는 방법은 도 6에 도시된 바와 같은 양측 동시 폴리싱 장치(50)를 통해서 수행된다. 도 6에 도시된 바와 같이, 먼저, 캐리어 판(51)이 양측 동시 폴리싱 장치(50)의 선 기어(sun gear)(57) 및 내부 기어(58)와 맞물리며, 실리콘 웨이퍼(21)는 캐리어 판(51)의 홀더 내부로 배치된다. 이후에, 실리콘 웨이퍼(21)의 양 표면이 제 1 연마천(a first grinding cloth)(52a)이 그의 폴리싱 표면측에 부착되어 있는 상부 표면 테이블(52) 및 제 2 연마천(53a)이 그의 폴리싱 표면측에 부착되어 있는 하부 표면 테이블(53)에 의해서 꼭 끼게 유지되고 연마제(56)가 노즐(54)로부터 공급되며 캐리어 판(51)이 선 기어(57) 및 내부 기어(58)에 의해서 유성 운동 방식으로 이동되며 이와 동시에 상부 표면 테이블(52) 및 하부 표면 테이블(53)이 상대적으로 자전하게 되며 이로써 실리콘 웨이퍼(21)의 양 표면이 동시에 미러 폴리싱된다. 또한, 이러한 양측 동시 폴리싱 공정(16)에서, 상부 표면 테이블(52)와 하부 표면 테이블(53)의 자전 속도는 각기 제어되며, 실리콘 웨이퍼의 양 표면이 동시에 폴리싱되며 이로써 시각적 검사로 식별될 수 있는 상부측 표면과 하부측 표면을 갖는 일측 미러 표면 웨이퍼를 획득할 수 있다. 상술한 바와 같이 본 발명에 따라 실리콘 웨이퍼를 제조하는 방법을 수행함으로써, 웨이퍼 제조 시에 생산성이 상당히 개선될 수 있다.
한편, 본 발명의 바람직한 실시예에서, 웨이퍼의 상부측 표면과 하부측 표면이 동시에 폴리싱될 수 있지만, 이러한 양측 동시 폴리싱 공정 대신에, 웨이퍼의 상부측 표면과 하부측 표면이 하나씩 폴리싱되는 일측 폴리싱 공정에 의해서도 동일한 효과가 획득될 수 있다.
실례
본 발명에 따른 실례가 비교예와 함께 보다 상세하게 설명될 것이다.
실례 1 내지 실례 4
먼저, 다수의 Φ200 mm 실리콘 웨이퍼가 준비되고 평탄화 공정으로서 실리콘 웨이퍼의 상부측 표면과 하부측 표면이 도 4에 도시된 래핑 장치에 의해서 래핑된다. 이 래핑 공정에서 폴리싱제로서, Al2O3 를 포함하는 #1500인 카운트를 갖는 폴리싱제가 사용되며, 사용된 폴리싱제의 플로우 레이트는 2.0 L/min으로 제어되며, 상부 표면 테이블의 부하는 70 g/cm2 으로 제어되고, 상부 표면 테이블의 자전 속도는 10 rpm으로 제어되고, 하부 표면 테이블의 자전 속도는 40 rpm으로 제어되며, 실리콘 웨이퍼가 평탄화된다. 다음으로, 평탄화 공정을 거친 실리콘 웨이퍼가 도 5에 도시된 에칭 장치에 의해서 에칭된다. 에칭 액체로서, 2 내지 5 ㎛ 의 평균 입자 직경을 갖는 실리카 분말이 51 중량 % 소듐 수산화물로 혼합되고 이 소듐 수산화물에 대해서 각기 1 g/L, 5 g/L, 10 g/L 및 100 g/L로 조절되는 4 종류의 에칭 액체가 사용된다. 이 에칭 공정에서, 실리콘 웨이퍼는 15 분 동안 에칭 액체 내에 담거지고 그 내부에서 에칭된다. 이 에칭 공정에서 에칭 제거 깊이는 웨이퍼의 한 측면에서는 10 ㎛ 이고, 웨이퍼의 양 측면에 대해서는 20 ㎛ 가 된다.
실례 5 내지 실례 8
평탄화 공정 및 에칭 공정이 에칭 공정에서 사용되는 에칭 액체 내에서 사용될 알칼리 수용액이 48 중량 % 소듐 수산화물 수용액이다는 점을 제외하면 실례 1 내지 실례 4와 동일한 방식으로 수행된다.
비교예 1 내지 비교예 3
평탄화 공정 및 에칭 공정은 알칼리 수용액으로서 오직 51 중량 % 소듐 수산화물으로만 구성된 3 종류의 화학 액체가 준비되고 이 화학 액체가 에칭 공정에서 있는 그대로 에칭 액체로서 사용되는 것을 제외하면 실례 1과 동일한 방식으로 수행된다. 즉, 실리카 분말이 이 화학 액체인 에칭 액체에는 첨가되지 않았다.
비교예 4 내지 비교예 6
평탄화 공정 및 에칭 공정은 알칼리 수용액으로서 오직 48 중량 % 소듐 수산화물으로만 구성된 3 종류의 화학 액체가 준비되고 이 화학 액체가 에칭 공정에서 있는 그대로 에칭 액체로서 사용되는 것을 제외하면 실례 1과 동일한 방식으로 수행된다. 즉, 실리카 분말이 이 화학 액체인 에칭 액체에는 첨가되지 않았다.
실례 9 내지 실례 16
평탄화 공정 및 에칭 공정이 래핑 공정에서 래핑 장치의 상부 표면 테이블의 부하가 100 g/cm2 으로 제어되어 실리콘 웨이퍼가 평탄화되는 것을 제외하면 실례 1 내지 실례 4와 동일한 방식으로 수행된다.
비교예 7 내지 비교예 12
평탄화 공정 및 에칭 공정이 래핑 공정에서 래핑 장치의 상부 표면 테이블의 부하가 100 g/cm2 으로 제어되어 실리콘 웨이퍼가 평탄화되는 것을 제외하면 비교예 1 내지 비교예 6과 동일한 방식으로 수행된다.
실례 17 내지 실례 24
평탄화 공정 및 에칭 공정이 래핑 공정에서 폴리싱제로서, Al2O3 를 포함하는 #1000인 카운트를 갖는 폴리싱제가 사용되며, 래핑 장치의 상부 표면 테이블의 부하는 100 g/cm2 으로 제어되어 실리콘 웨이퍼가 평탄화된다는 점을 제외하면 실례 1 내지 실례 8과 동일한 방식으로 수행된다.
비교예 13 내지 비교예 18
평탄화 공정 및 에칭 공정이 래핑 공정에서 폴리싱제로서, Al2O3 를 포함하는 #1000인 카운트를 갖는 폴리싱제가 사용되며, 래핑 장치의 상부 표면 테이블의 부하는 100 g/cm2 으로 제어되어 실리콘 웨이퍼가 평탄화된다는 점을 제외하면 비교예 1 내지 비교예 6과 동일한 방식으로 수행된다.
실례 25 내지 실례 28
평탄화 공정 및 에칭 공정이 래핑 공정에서 래핑 장치의 상부 표면 테이블의 부하가 100 g/cm2 으로 제어되어 실리콘 웨이퍼가 평탄화되고, 에칭 공정에서 사용되는 에칭 액체 내에서 사용될 알칼리 수용액이 48 중량 % 소듐 수산화물 수용액으로 대체되는 것을 제외하면 실례 1 내지 실례 4와 동일한 방식으로 수행된다.
실례 29 내지 실례 32
평탄화 공정 및 에칭 공정이 래핑 공정에서 폴리싱제로서, Al2O3 를 포함하는 #1000인 카운트를 갖는 폴리싱제가 사용되며, 래핑 장치의 상부 표면 테이블의 부하는 100 g/cm2 으로 제어되어 실리콘 웨이퍼가 평탄화되고, 에칭 공정에서 사용되는 에칭 액체 내에서 사용될 알칼리 수용액이 48 중량 % 소듐 수산화물 수용액으로 대체되는 것을 제외하면 실례 1 내지 실례 4와 동일한 방식으로 수행된다.
비교예 19 내지 비교예 21
평탄화 공정 및 에칭 공정이 래핑 공정에서 폴리싱제로서, Al2O3 를 포함하는 #1000인 카운트를 갖는 폴리싱제가 사용되며, 에칭 공정에서 사용되는 에칭 액체 내에서 사용될 알칼리 수용액이 48 중량 % 소듐 수산화물 수용액으로 대체되는 것을 제외하면 비교예 1 내지 비교예 3과 동일한 방식으로 수행된다.
비교예 22 내지 비교예 24
평탄화 공정 및 에칭 공정이 래핑 공정에서 폴리싱제로서, Al2O3 를 포함하는 #1000인 카운트를 갖는 폴리싱제가 사용되며, 래핑 장치의 상부 표면 테이블의 부하는 100 g/cm2 으로 제어되어 실리콘 웨이퍼가 평탄화되고, 에칭 공정에서 사용되는 에칭 액체 내에서 사용될 알칼리 수용액이 48 중량 % 소듐 수산화물 수용액으로 대체되는 것을 제외하면 비교예 1 내지 비교예 3과 동일한 방식으로 수행된다.
비교 테스트 1
실례 1 내지 실례 32에서 획득된 실리콘 웨이퍼 및 비교예 1 내지 비교예 24에서 획득된 실리콘 웨이퍼에 대해서, 이들의 웨이퍼 표면 조도가 (Chapman에 의해 제조된) 비접촉 표면 조도 게이지를 사용하여 측정되고, 웨이퍼 표면 형상의 기본 파라미터로서 Ra 및 Rmax가 각기 획득된다. 높이 방향에서의 진폭 평균 파라미터로서 산술 평균 조도 Ra가 표준 길이에서 절대값 Z(x)의 평균에 의해서 표현되며, 이 평균 길이가 lr로서 규정되면, Ra는 다음 등식 (1)과 같이 표현된다.
Figure 112006005992241-PAT00001
또한, 도 8에 도시된 웨이퍼 표면에서 높이 방향에서 피크 및 최저의 파라미터로서 조도 곡선의 평균 단면 높이 Rmax가 평가 길이 ln에서 윤곽 곡선의 피크 높 이 Zp의 최대값과 최저 깊이 Zv의 최대값의 합으로서 다음 등식 (2)에 표시된 바와 같이 표현된다. 도 8에서, 피크 높이 Zp의 최대값은 Zp5 이며, 최저 깊이 Zv의 최대값은 Zv4 이다.
Figure 112006005992241-PAT00002
실례 1 내지 실례 32에서 획득된 실리콘 웨이퍼 및 비교예 1 내지 비교예 24에서 획득된 실리콘 웨이퍼의 Ra 및 Rmax의 결과가 각기 표 1 내지 표 4에 도시되어 있다.
표 1
Figure 112006005992241-PAT00003
표 2
Figure 112006005992241-PAT00004
표 3
Figure 112006005992241-PAT00005
표 4
Figure 112006005992241-PAT00006
표 1 내지 표 4에서 분명하게 알 수 있는 바와 같이, 동일한 조건 하에서 평탄화된 웨이퍼에 대해서, 실리카 분말이 알칼리 수용액에 첨가된 실례 1 내지 실례 32와 실리카 분말이 알칼리 수용액에 첨가되지 않은 비교예 1 내지 비교예 24를 서로 비교하면, 실례 1 내지 실례 32에서 Ra 및 Rmax 결과가 감소된 것을 알 수 있다. 이러한 결과로부터, 실리카 분말이 알칼리 수용액에 첨가된 에칭 액체를 사용하면, 웨이퍼 표면 조도 및 웨이퍼 평탄도가 각기 개선되었으며, 후속하는 양측 동시 폴리싱 공정 시에 연마 제거량이 크게 감소될 수 있다. 또한, 실례 1 내지 실례 32의 결과들을 서로 비교하면, 알칼리 수용액에 첨가되는 실리카 분말의 첨가량이 클수록, Ra 및 Rmax 결과가 각기 감소됨을 알 수 있다.
실례 33 내지 실례 35
먼저, 다수의 Φ200 mm 실리콘 웨이퍼가 준비되고 평탄화 공정으로서 실리콘 웨이퍼의 상부측 표면과 하부측 표면이 실례 1과 동일한 방식으로 래핑된다. 다음으로, 평탄화 공정을 거친 실리콘 웨이퍼가 도 2 및 도 3에 도시된 바와 같은 연마 장치를 사용하여서 그의 표면이 최종 연마 처리를 받는다. 이 연마 조건으로서, 연마석의 연마 카운트는 #2000으로 설정되고, 다이아몬드 분포 중심 입자 직경은 3 내지 4 ㎛ 이며, 스핀들(휠)의 자전 속도는 4800 rpm이며, 피드 속도는 0.3 ㎛/초이며, 웨이퍼(웨이퍼 척)의 자전 속도는 20 rpm이고, 처리 제거량은 10 ㎛ 이하로 설정된다. 이어서, 에칭 공정으로서, 평탄화를 거친 실리콘 웨이퍼가 도 5에 도시된 에칭 장치를 사용하여 에칭된다. 에칭 액체로서, 2 내지 5 ㎛ 의 평균 입자 직경을 갖는 실리카 분말이 48 중량 % 소듐 수산화물로 혼합되고 이 소듐 수산화물에 대해서 각기 1 g/L, 10 g/L 및 100 g/L로 조절되는 3 종류의 에칭 액체가 사용된다. 이 에칭 공정에서, 실리콘 웨이퍼는 15 분 동안 에칭 액체 내에 담거지고 그 내부에서 에칭된다. 이 에칭 공정에서 에칭 제거 깊이는 웨이퍼의 한 측면에서는 2.5 ㎛ 이고, 웨이퍼의 양 측면에 대해서는 5 ㎛ 가 된다.
비교예 25 내지 비교예 27
평탄화 공정 및 에칭 공정은 알칼리 수용액으로서 오직 48 중량 % 소듐 수산화물으로만 구성된 3 종류의 화학 액체가 준비되고 이 화학 액체가 에칭 공정에서 있는 그대로 에칭 액체로서 사용되는 것을 제외하면 실례 33 내지 실례 35와 동일한 방식으로 수행된다. 즉, 실리카 분말이 이 화학 액체인 에칭 액체에는 첨가되지 않았다.
비교 테스트 2
실례 33 내지 실례 35에서 획득된 실리콘 웨이퍼 및 비교예 25 내지 비교예 27에서 획득된 실리콘 웨이퍼에 대해서, 이들의 웨이퍼 표면 조도가 (Chapman에 의해 제조된) 비접촉 표면 조도 게이지를 사용하여 측정되고, 웨이퍼 표면 형상의 기본 파라미터로서 Ra 및 Rmax가 각기 획득된다. 실례 33 내지 실례 35에서 획득된 실리콘 웨이퍼 및 비교예 25 내지 비교예 27에서 획득된 실리콘 웨이퍼의 Ra 및 Rmax의 결과가 각기 표 5에 도시되어 있다.
표 5
Figure 112006005992241-PAT00007
표 5에서 분명하게 알 수 있는 바와 같이, 동일한 조건 하에서 평탄화된 웨 이퍼에 대해서, 실리카 분말이 알칼리 수용액에 첨가된 실례 33 내지 실례 35와 실리카 분말이 알칼리 수용액에 첨가되지 않은 비교예 25 내지 비교예 27를 서로 비교하면, 실례 33 내지 실례 35에서 Ra 및 Rmax 결과가 감소된 것을 알 수 있다. 이러한 결과로부터, 실리카 분말이 알칼리 수용액에 첨가된 에칭 액체를 사용하면, 웨이퍼 표면 조도 및 웨이퍼 평탄도가 각기 개선되었으며, 후속하는 양측 동시 폴리싱 공정 시에 연마 제거량이 크게 감소될 수 있다. 또한, 실례 33 내지 실례 35의 결과들을 서로 비교하면, 알칼리 수용액에 첨가되는 실리카 분말의 첨가량이 클수록, Ra 및 Rmax 결과가 각기 감소됨을 알 수 있다.
본 발명을 통해서 웨이퍼의 양 측면을 동시에 폴리싱하는 공정에 드는 부담이 감소되고 높은 평탄도 및 감소된 표면 조도가 달성될 수 있다.

Claims (7)

  1. 실리콘 웨이퍼 표면 형상을 제어하는 에칭 액체에 있어서,
    실리카 분말이 알칼리 수용액 내에 균일하게 분산되어 있는,
    에칭 액체.
  2. 제 1 항에 있어서,
    상기 알칼리 수용액은 40 내지 50 중량 % 소듐 수산화물 수용액이며,
    상기 알칼리 수용액에 첨가되는 상기 실리카 분말의 첨가율은 상기 소듐 수산화물에 대해서 1 g/L 내지 100 g/L 인,
    에칭 액체.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 실리카 분말의 평균 입자 직경이 50 내지 5000 nm 인,
    에칭 액체.
  4. 실리콘 웨이퍼를 제조하는 방법에 있어서,
    실리콘 단결정봉을 슬라이싱함으로써 획득된 얇은 디스크 형상 실리콘 웨이퍼의 하부측 표면과 상부측 표면을 폴리싱 또는 래핑하는 평탄화 공정과,
    제 1 항 또는 제 2 항에 따른 에칭 액체 내부로 상기 실리콘 웨이퍼를 담그 며 이로써 상기 실리콘 웨이퍼의 하부측 표면과 상부측 표면을 에칭하는 에칭 공정과,
    상기 에칭된 실리콘 웨이퍼의 상기 하부측 표면과 상기 상부측 표면을 동시에 폴리싱하는 양측 동시 폴리싱 공정을 순서대로 포함하는,
    실리콘 웨이퍼 제조 방법.
  5. 실리콘 웨이퍼를 제조하는 방법에 있어서,
    실리콘 단결정봉을 슬라이싱함으로써 획득된 얇은 디스크 형상 실리콘 웨이퍼의 하부측 표면과 상부측 표면을 폴리싱 또는 래핑하는 평탄화 공정과,
    제 1 항 또는 제 2 항에 따른 에칭 액체 내부로 상기 실리콘 웨이퍼를 담그며 이로써 상기 실리콘 웨이퍼의 하부측 표면과 상부측 표면을 에칭하는 에칭 공정과,
    상기 에칭된 실리콘 웨이퍼의 상기 하부측 표면과 상기 상부측 표면을 하나씩 폴리싱하는 일측 폴리싱 공정을 순서대로 포함하는,
    실리콘 웨이퍼 제조 방법.
  6. 실리콘 웨이퍼를 제조하는 방법에 있어서,
    실리콘 단결정봉을 슬라이싱함으로써 획득된 얇은 디스크 형상 실리콘 웨이퍼의 하부측 표면과 상부측 표면을 폴리싱 또는 래핑하는 평탄화 공정과,
    제 3 항에 따른 에칭 액체 내부로 상기 실리콘 웨이퍼를 담그며 이로써 상 기 실리콘 웨이퍼의 하부측 표면과 상부측 표면을 에칭하는 에칭 공정과,
    상기 에칭된 실리콘 웨이퍼의 상기 하부측 표면과 상기 상부측 표면을 동시에 폴리싱하는 양측 동시 폴리싱 공정을 순서대로 포함하는,
    실리콘 웨이퍼 제조 방법.
  7. 실리콘 웨이퍼를 제조하는 방법에 있어서,
    실리콘 단결정봉을 슬라이싱함으로써 획득된 얇은 디스크 형상 실리콘 웨이퍼의 하부측 표면과 상부측 표면을 폴리싱 또는 래핑하는 평탄화 공정과,
    제 3 항에 따른 에칭 액체 내부로 상기 실리콘 웨이퍼를 담그며 이로써 상기 실리콘 웨이퍼의 하부측 표면과 상부측 표면을 에칭하는 에칭 공정과,
    상기 에칭된 실리콘 웨이퍼의 상기 하부측 표면과 상기 상부측 표면을 하나씩 폴리싱하는 일측 폴리싱 공정을 순서대로 포함하는,
    실리콘 웨이퍼 제조 방법.
KR1020060007983A 2005-01-31 2006-01-25 에칭 액체 및 이를 사용하는 실리콘 웨이퍼 제조 방법 KR100661329B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00022764 2005-01-31
JP2005022764A JP4517867B2 (ja) 2005-01-31 2005-01-31 シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20060088032A true KR20060088032A (ko) 2006-08-03
KR100661329B1 KR100661329B1 (ko) 2006-12-27

Family

ID=36755390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060007983A KR100661329B1 (ko) 2005-01-31 2006-01-25 에칭 액체 및 이를 사용하는 실리콘 웨이퍼 제조 방법

Country Status (4)

Country Link
US (2) US7288207B2 (ko)
JP (1) JP4517867B2 (ko)
KR (1) KR100661329B1 (ko)
TW (1) TWI302717B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771314B1 (ko) * 2006-11-16 2007-10-29 삼성전기주식회사 세라믹 나노 분말을 함유하는 회로 형성용 에칭액 및 이를이용한 회로 형성방법
KR100939808B1 (ko) * 2006-10-31 2010-02-02 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 실리콘 표면상의 결함 특정화 방법, 실리콘 표면용 에칭조성물 및 에칭 조성물을 이용한 실리콘 표면 처리공정
KR101064801B1 (ko) * 2010-10-18 2011-09-14 주식회사 엘지실트론 실리콘 웨이퍼의 결정결함 평가방법
KR101217431B1 (ko) * 2008-02-28 2013-01-02 하야시 퓨어 케미칼 가부시키가이샤 실리콘 이방성 에칭액 조성물
US8389409B2 (en) 2009-06-24 2013-03-05 Siltronic Ag Method for producing a semiconductor wafer

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4424039B2 (ja) * 2004-04-02 2010-03-03 株式会社Sumco 半導体ウェーハの製造方法
US20080206992A1 (en) * 2006-12-29 2008-08-28 Siltron Inc. Method for manufacturing high flatness silicon wafer
JP2010131683A (ja) * 2008-12-02 2010-06-17 Sumco Corp シリコンウェーハの研磨方法
JP5177290B2 (ja) * 2009-06-04 2013-04-03 株式会社Sumco 固定砥粒加工装置及び固定砥粒加工方法、並びに、半導体ウェーハ製造方法
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
US8603350B2 (en) * 2009-07-17 2013-12-10 Ohara Inc. Method of manufacturing substrate for information storage media
WO2011105255A1 (ja) * 2010-02-26 2011-09-01 株式会社Sumco 半導体ウェーハの製造方法
CN101934492B (zh) * 2010-08-10 2011-07-13 天津中环领先材料技术有限公司 高平整度区熔硅抛光片的抛光工艺
CN102019582B (zh) * 2010-12-10 2012-05-09 天津中环领先材料技术有限公司 8英寸轻掺硅抛光片的抛光工艺
JP2012256713A (ja) * 2011-06-09 2012-12-27 Shin Etsu Chem Co Ltd 太陽電池の製造方法
CN103009234A (zh) * 2012-12-12 2013-04-03 天津中环领先材料技术有限公司 一种改善表面颗粒的重掺砷单晶硅晶圆抛光片的抛光工艺
CN103072073B (zh) * 2012-12-13 2015-01-07 天津中环领先材料技术有限公司 一种保持硅晶圆抛光片少数载流子高寿命的抛光工艺
US9437458B2 (en) 2013-11-12 2016-09-06 Infineon Technologies Ag Method of electrically isolating leads of a lead frame strip
US9324642B2 (en) 2013-11-12 2016-04-26 Infineon Technologies Ag Method of electrically isolating shared leads of a lead frame strip
US9287238B2 (en) * 2013-12-02 2016-03-15 Infineon Technologies Ag Leadless semiconductor package with optical inspection feature
CN106757028B (zh) * 2016-12-29 2019-09-20 通富微电子股份有限公司 蚀刻液、半导体封装器件及半导体封装器件的制备方法
CN109473373B (zh) * 2017-09-08 2024-05-03 Tcl环鑫半导体(天津)有限公司 一种用于挖沟槽的硅片旋转装置
KR102098475B1 (ko) * 2018-07-06 2020-04-07 주식회사 포스코 내식성, 도장성이 우수한 표면처리된 Zn-Ni 합금 전기도금강판의 제조방법
CN110993558B (zh) * 2019-11-18 2022-06-03 电子科技大学 一种基片自对准键合方法
KR20220073799A (ko) * 2019-11-20 2022-06-03 주식회사 히타치하이테크 라멜라의 제작 방법, 해석 시스템 및 시료의 해석 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839801B2 (ja) * 1992-09-18 1998-12-16 三菱マテリアル株式会社 ウェーハの製造方法
JP3678505B2 (ja) * 1995-08-29 2005-08-03 信越半導体株式会社 半導体ウェーハをエッチングするためのアルカリ溶液の純化方法及び半導体ウェーハのエッチング方法
JPH09270396A (ja) * 1996-03-29 1997-10-14 Komatsu Electron Metals Co Ltd 半導体ウェハの製法
JP3658454B2 (ja) * 1996-03-29 2005-06-08 コマツ電子金属株式会社 半導体ウェハの製造方法
MY119304A (en) * 1997-12-11 2005-04-30 Shinetsu Handotai Kk Silicon wafer etching method and silicon wafer etchant
DE19953152C1 (de) * 1999-11-04 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur naßchemischen Oberflächenbehandlung einer Halbleiterscheibe
US6189546B1 (en) * 1999-12-29 2001-02-20 Memc Electronic Materials, Inc. Polishing process for manufacturing dopant-striation-free polished silicon wafers
JP3943869B2 (ja) * 2000-06-29 2007-07-11 信越半導体株式会社 半導体ウエーハの加工方法および半導体ウエーハ
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP4192482B2 (ja) * 2002-03-22 2008-12-10 株式会社Sumco シリコンウェーハの製造方法
TW200411759A (en) * 2002-09-18 2004-07-01 Memc Electronic Materials Process for etching silicon wafers
JP4426192B2 (ja) * 2003-02-14 2010-03-03 ニッタ・ハース株式会社 研磨用組成物の製造方法
EP1699075B1 (en) * 2003-12-05 2012-11-21 SUMCO Corporation Method for manufacturing single-side mirror surface wafer
KR20050065312A (ko) * 2003-12-25 2005-06-29 마츠시타 덴끼 산교 가부시키가이샤 반도체웨이퍼의 세정방법
JP4424039B2 (ja) * 2004-04-02 2010-03-03 株式会社Sumco 半導体ウェーハの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939808B1 (ko) * 2006-10-31 2010-02-02 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 실리콘 표면상의 결함 특정화 방법, 실리콘 표면용 에칭조성물 및 에칭 조성물을 이용한 실리콘 표면 처리공정
KR100771314B1 (ko) * 2006-11-16 2007-10-29 삼성전기주식회사 세라믹 나노 분말을 함유하는 회로 형성용 에칭액 및 이를이용한 회로 형성방법
KR101217431B1 (ko) * 2008-02-28 2013-01-02 하야시 퓨어 케미칼 가부시키가이샤 실리콘 이방성 에칭액 조성물
US8389409B2 (en) 2009-06-24 2013-03-05 Siltronic Ag Method for producing a semiconductor wafer
KR101291880B1 (ko) * 2009-06-24 2013-07-31 실트로닉 아게 반도체 웨이퍼 제조 방법
KR101064801B1 (ko) * 2010-10-18 2011-09-14 주식회사 엘지실트론 실리콘 웨이퍼의 결정결함 평가방법

Also Published As

Publication number Publication date
US7288207B2 (en) 2007-10-30
US20060169667A1 (en) 2006-08-03
JP2006210760A (ja) 2006-08-10
US20070184658A1 (en) 2007-08-09
KR100661329B1 (ko) 2006-12-27
TWI302717B (en) 2008-11-01
TW200723389A (en) 2007-06-16
JP4517867B2 (ja) 2010-08-04

Similar Documents

Publication Publication Date Title
KR100661329B1 (ko) 에칭 액체 및 이를 사용하는 실리콘 웨이퍼 제조 방법
JP4835069B2 (ja) シリコンウェーハの製造方法
US7601644B2 (en) Method for manufacturing silicon wafers
JP5358531B2 (ja) 半導体ウェーハの製造方法
KR101002250B1 (ko) 에피택셜 웨이퍼 제조 방법
EP1852899A1 (en) Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer
JP5967040B2 (ja) 鏡面研磨ウェーハの製造方法
KR102117362B1 (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
JP2008198906A (ja) シリコンウェーハの製造方法
JP2003249466A (ja) シリコンからなる半導体ウェーハ、多数の半導体ウェーハの製造方法及びその使用
US20100006081A1 (en) Method for manufacturing silicon matter for plasma processing apparatus
US20090042390A1 (en) Etchant for silicon wafer surface shape control and method for manufacturing silicon wafers using the same
JP2004343126A (ja) 半導体ウェハの前面および裏面を同時にポリッシングする方法
JP2006210759A (ja) シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
KR100827574B1 (ko) 실리콘 웨이퍼의 제조 방법
KR100864347B1 (ko) 실리콘 웨이퍼의 제조방법
CN110653718A (zh) 一种晶片的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131206

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141212

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151211

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161209

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 12