KR100771314B1 - 세라믹 나노 분말을 함유하는 회로 형성용 에칭액 및 이를이용한 회로 형성방법 - Google Patents

세라믹 나노 분말을 함유하는 회로 형성용 에칭액 및 이를이용한 회로 형성방법 Download PDF

Info

Publication number
KR100771314B1
KR100771314B1 KR1020060113377A KR20060113377A KR100771314B1 KR 100771314 B1 KR100771314 B1 KR 100771314B1 KR 1020060113377 A KR1020060113377 A KR 1020060113377A KR 20060113377 A KR20060113377 A KR 20060113377A KR 100771314 B1 KR100771314 B1 KR 100771314B1
Authority
KR
South Korea
Prior art keywords
etching solution
etching
circuit
forming
ceramic
Prior art date
Application number
KR1020060113377A
Other languages
English (en)
Inventor
김민수
박기원
박영근
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060113377A priority Critical patent/KR100771314B1/ko
Application granted granted Critical
Publication of KR100771314B1 publication Critical patent/KR100771314B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 세라믹 나노 분말을 함유하는 회로 형성용 에칭액 및 이를 이용한 회로 형성방법에 관한 것으로서, 에칭액에 음이온 계면활성제(Anionic surfactant)가 형성된 표면을 갖는 세라믹 나노 분말을 함유시키는 것에 특징이 있다.
본 발명에 따른 에칭액은 회로 형성 공정에 적용 시 상하방향 에칭을 극대화하여 언더컷이 최소화된 고 신뢰성의 미세회로패턴을 구현할 수 있는 장점이 있다.
세라믹 나노 분말, 에칭액, 인쇄회로기판, 회로 형성, 미세회로, 상하방향

Description

세라믹 나노 분말을 함유하는 회로 형성용 에칭액 및 이를 이용한 회로 형성방법 {Etching solution containing ceramic nano particles and process for forming circuits using the same}
도 1은 종래기술의 일 구체예에 따른 에칭액을 이용한 에칭 시 구현되는 회로의 형상을 개략적으로 나타낸 도면이다.
도 2는 본 발명의 바람직한 일 구체예에 따른 에칭액을 이용한 에칭 시 구현되는 회로의 형상을 개략적으로 나타낸 도면이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
10 : 금속층
20 : 절연재
30 : 에칭 레지스트
본 발명은 세라믹 나노 분말을 함유하는 회로 형성용 에칭액 및 이를 이용한 회로 형성방법에 관한 것이다. 좀 더 구체적으로는, 본 발명은 음이온 계면활성제가 형성된 표면을 갖는 세라믹 나노 분말을 에칭액에 함유시킴으로써 이를 회로 형성 공정에 적용 시 수직방향 에칭성을 향상시킬 수 있는 세라믹 나노 분말을 함유하는 회로 형성용 에칭액 및 이를 이용한 회로 형성방법에 관한 것이다.
수많은 소자와 부품들이 조합된 전자제품에서의 칩과 수동소자, 부품과 부품간의 전기적 신호를 전달하기 위한 인쇄회로기판이 널리 사용되고 있다. 인쇄회로기판은 절연성 기재에 금속 패턴의 회로가 배선되어 있는 형태이다. 이러한 금속 배선 패턴을 형성하기 위한 방법은 여러 가지가 있으며 그 중 가장 널리 사용되는 방법이 금속 표면에 레지스트를 입힌 후 패턴을 형성하기 위하여 필요한 부분만 남기고 나머지 부분을 제거하는 에칭 공정이다. 최근 인쇄회로기판은 경박단소의 경향으로 금속배선과 전자소자가 접속되는 비아 홀의 크기가 점점 작아지고 있어 더욱 미세한 에칭이 요구되고 있다.
일반적인 습식 에칭 공정에서는 수용성 에칭액의 특성상 전방향으로의 에칭이 이루어진다. 원형모양으로 에칭되는 등방성 에칭은 에칭레지스트로 사용되는 드라이 필름과 접착되어 있는 회로패턴 상부 부분의 과에칭을 유발하며 결과적으로 회로의 하부 선폭에 비해 상부 선폭이 작게 되는 모양을 형성하게 된다. 이러한 언더컷은 회로선과 폭 사이의 간격의 한계를 만들며, 보통 30㎛ 이하의 고밀도 미세회로의 형성을 불가능하게 한다. 만약 회로 형성 시 수직방향성을 증대시킨다면 미세회로를 습식 에칭으로 형성할 수 있으며 설계자유도의 향상이 가능하다. 결국 고밀도의 미세회로를 구현할 수 있게 된다. 이처럼 습식 에칭을 이용한 미세회로 형성이 가능하기 위해서는 에칭액의 이방성 에칭이 매우 중요하다. 노즐에서 분사된 에칭액이 기판의 금속과 반응하여 패턴을 형성 시 좌우방향 보다는 상하방향 에칭을 극대화하여 언더컷이 최소화된 직사각형에 가까운 회로형상을 만드는 것이 관건이다.
도 1은 종래기술의 일 구체예에 따른 에칭액을 이용한 에칭액 분사와 회로 형성 모양을 나타낸 것이다. 에칭액은 구리 이온과 염소 이온, 이외 착이온을 포함하고 있다. 습식 에칭에서는 수용성 에칭액의 특성상 화살표로 나타낸 바와 같이 금속층(10) 상의 절연재(20)에 대하여 등방성 에칭이 일어나게 된다. 이와 같은 전방향으로의 에칭은 에칭 레지스트인 드라이 필름(30) 아래 언더컷을 만들게 되며 이는 회로선폭과 간격이 좁은 고밀도의 미세회로 형성을 어렵게 한다.
이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, 에칭액에 세라믹 나노 분말을 함유시킴으로써 이를 회로 형성 공정에 적용 시 수직방향에 대한 에칭성능을 향상시킬 수 있음을 발견하였고, 본 발명은 이에 기초하여 완성되었다.
따라서, 본 발명의 일 측면은 노즐에서 에칭액 분사 시 기판방향으로의 증대된 분사력으로 인하여 수직방향 에칭성을 증가시켜 언더컷이 최소화된 미세회로 형성이 가능한 회로 형성용 에칭액을 제공하는 것이다.
본 발명의 다른 측면은 상기 에칭액을 이용하여 언더컷이 최소화된 미세회로 형성방법을 제공하는 것이다.
본 발명의 바람직한 일 구체예에 따르면,
음이온 계면활성제가 형성된 표면을 갖는 세라믹 나노 분말을 포함하는 것을 특징으로 하는 회로 형성용 에칭액이 제공된다.
바람직하게는, 상기 에칭액 중 세라믹 나노 분말의 함유량은 0.1∼20중량%이다.
또한, 상기 세라믹 분말의 평균 입경은 0.005∼1.0㎛인 것이 바람직하다.
상기 세라믹 분말은 바람직하게는 Al2O3, SiO2, ZrO2, TiO2, ZnO, AlN, Si3N4, SiC, WC 및 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
한편, 상기 음이온 계면활성제는 바람직하게는 술폰산염(Sulfonate), 황산염(Sulfate), 카르복실산염(Carboxylates), 인산염(Phosphate) 및 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
본 발명의 바람직한 다른 구체예에 따르면,
상기 에칭액을 이용하는 것을 특징으로 하는 회로 형성방법이 제공된다.
이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.
참고로, 도면에서 종래의 구성과 동일한 구성에 대해서는 동일명칭 및 동일부호를 부여하고, 그에 대한 상세한 설명은 생략한다.
전술한 바와 같이, 본 발명에서는 에칭액에 음이온 계면활성제가 형성된 세라믹 나노 분말을 분산시킴으로써 양전하를 갖는 금속 이온과 화학적으로 결합시켜 노즐에서 에칭액 분사 시 기판방향으로의 증대된 분사력으로 인하여 수직방향 에칭성을 증가시켜 언더컷이 최소화된 미세회로 형성이 가능한 회로 형성용 에칭액 및 이를 이용한 회로 형성방법이 제공된다.
인쇄회로기판의 에칭공정에서 주로 사용되는 에칭액의 주성분은 염화동(CuCl2) 또는 염화철(FeCl3)이며, 염산(HCl), 과수(H2O2) 등을 포함한다. 스프레이 튜브의 노즐로부터 기판으로 분사된 에칭액은 에칭반응에 참여하고 액순환 과정을 통하여 재생된다. 재생과정에서는 통상적으로 염산과 과수가 투입된다. 금속과의 식각 반응 후 불용성이 된 CuCl2/FeCl3는 첨가제인 염산으로부터 염소 이온(Cl-)을 공급받아 다시 용성으로 변하게 되며, H2O2는 산화제로서 환원된 CuCl을 다시 원래의 CuCl2로 산화시켜주는 역할을 한다. 여기서 HCl, H2O2는 보통 에칭액의 주성분인 CuCl2 등의 5∼20% 수준으로 투입된다. 이러한 재생과정은 에칭액 혼합탱크에서 이루어지며 순환중인 액의 농도를 분석하여 적절한 양의 염산과 과수를 공급하기 위하여 순환과정 중간에 에칭액 콘트롤러가 설치된다. 하지만, 혼합탱크 에 투입되어지는 소량의 염산과 과수가 탱크 내 전체 에칭액과 교반 및 혼합되어 균일한 액농도를 만들기 위해서는 일정시간이 소요되며, 따라서 혼합탱크 내에서 에칭액의 농도는 부분적으로 균일하지 못하고 국부적인 농도구배를 형성하게 된다.
본 발명의 바람직한 일 구체예에 따르면, 상술한 문제점을 해결하기 위하여 통상의 에칭액에 음이온 계면활성제가 형성된 세라믹 나노 분말을 함유시킨다.
바람직하게는, 상기 에칭액 중 세라믹 나노 분말의 함유량은 0.1∼20중량%, 좀 더 바람직하게는 1∼10중량%인 것이 에칭레지스트 손상을 최소화하고 노즐에서의 원활한 분사를 하기 위한 측면에서 적합하다.
또한, 상기 세라믹 분말의 평균 입경은 0.005∼1.0㎛, 좀 더 바람직하게는 0.01∼0.5㎛인 것이 노즐 분산 및 에칭액 내에서의 분산성, Cu 이온과의 결합성 측면에서 적합하다.
본 발명에서 사용가능한 세라믹 분말로는 특별히 한정되는 것은 아니지만, 바람직하게는 Al2O3, SiO2, ZrO2, TiO2, ZnO 등의 산화물, AlN, Si3N4 등의 질화물, SiC, WC 등의 탄화물, 및 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
한편, 본 발명에서 사용가능한 음이온 계면활성제로는 바람직하게는 술폰산염(Sulfonate), 황산염(Sulfate), 카르복실산염(Carboxylates), 인산염(Phosphate) 및 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
세라믹 분말의 표면에 음전하 계면활성제를 형성시키는 방법으로는 당업계에 공지된 것이라면 특별히 한정되지 않고 적용 가능하다. 일례로는, 드라이 방법, 슬러리 방법 등을 들 수 있다.
상술한 바와 같은 본 발명의 에칭액은 회로 형성을 위한 에칭 공정 시 에칭기의 노즐로부터 분사되는데, 분사되는 에칭액 입자는 세라믹 나노 분말과 함께 통상적으로 에칭액에 함유되는 금속 이온, 염소 이온의 혼합체이다. 즉, 상기 세라믹 나노 분말은 음이온 계면활성제가 표면에 형성되어 있기 때문에 양전하의 구리 2가 이온이 화학적으로 세라믹 나노 분말과 결합되어 존재한다. 이처럼, 세라믹 분말을 포함하는 에칭액은 종래의 에칭액보다 높은 비중을 가지며 노즐로부터 분사 시 보다 큰 수직방향성 에너지를 갖게 된다. 분사 시 높은 타력과 향상된 수직방향성은 회로 패턴의 상하방향으로의 에칭성을 증가시키며 기존의 에칭액에 비해 향상된 미세회로 형성능력을 갖는다. 결과적으로 고밀도의 회로 형성에 유리하다.
좀 더 구체적으로는, 전술한 본 발명에 따른 세라믹 나노 분말을 함유하는 에칭액을 회로 형성 공정에 이용하는 경우, 분사되는 혼합 에칭액의 분사력이 증가하여 습식에칭의 수직방향성이 증가하고, 세라믹 분말의 분산 효과로 에칭액의 농도 균일성이 향상된다. 또한, 에치 팩터(Etch Factor)가 증가하며, 회로의 주파수 특성이 증가하여 시그널 전달효율이 향상된다. 나아가, 회로 배선 간격을 감소시킬 수 있어 라인/스페이스(Line/Space) = 30㎛/30㎛ 이하의 미세회로를 형성할 수 있다. 뿐만 아니라, 기존설비 및 공법의 큰 변경/개선없이 고밀도 회로를 구현할 수 있으며, 측면 방향에 비해서 빠른 수직방향 에칭 속도로서 고속에칭을 할 수 있는 장점이 있다.
도 2에 본 발명의 바람직한 일 구체예에 따른 세라믹 나노 분말을 포함하는 에칭액을 이용한 에칭 공정 과정을 도식화하여 나타내었다. 노즐로부터 분사되는 에칭액은 물방울 입자로서 기판(10) 표면에 도달한다. 각각의 에칭액 입자는 구리 2가 이온, 염소 이온, 그 외 착이온(Complex ion)이 포함되어 있다. 원래 전기적으로 중성을 갖기 때문에 전하를 띄고 있는 이온과 전기적으로 결합할 수 없는 세라믹 분말을 본 발명에서는 음이온 계면활성제를 그 표면에 형성함으로써 이렇게 표면 작용기를 갖게 된 세라믹 나노 분말이 금속 이온과 화학적으로 결합할 수 있게 된다. 이처럼, 금속 이온과 결합한 세라믹 나노 분말 에칭액을 사용함으로써 향상된 수직방향성 에칭을 가능하게 하며 기존에 비해 적은 언더컷이 형성되고 고밀도 미세회로 패턴을 기대할 수 있게 된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 세라믹 나노 분말을 함유하는 회로 형성용 에칭액 및 이를 이용한 회로 형성방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
전술한 본 발명에 따른 세라믹 나노 분말을 함유하는 회로 형성용 에칭액을 회로 형성 공정에 적용 시 다음과 같은 효과를 얻을 수 있다.
(1) 분사되는 혼합 에칭액의 분사력이 증가하여 습식에칭의 수직방향성이 증 가한다.
(2) 세라믹 파우더의 분산 효과로 에칭액의 농도 균일성이 향상된다.
(3) 에치 팩터가 증가한다.
(4) 회로의 주파수 특성이 증가하여 시그널 전달효율이 향상된다.
(5) 회로 배선 간격을 감소시킬 수 있어 라인/스페이스 = 30㎛/30㎛ 이하의 미세회로를 형성할 수 있다.
(6) 기존설비 및 공법의 큰 변경 및 개선없이 고밀도 회로를 구현할 수 있다.
(7) 측면 방향에 비해서 빠른 수직방향 에칭 속도로서 고속에칭을 할 수 있다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

Claims (6)

  1. 음이온 계면활성제가 형성된 표면을 갖는 세라믹 나노 분말을 포함하는 것을 특징으로 하는 회로 형성용 에칭액.
  2. 제1항에 있어서, 상기 에칭액 중 세라믹 나노 분말의 함유량은 0.1∼20중량%인 것을 특징으로 하는 회로 형성용 에칭액.
  3. 제1항에 있어서, 상기 세라믹 분말의 평균 입경은 0.005∼1.0㎛인 것을 특징으로 하는 회로 형성용 에칭액.
  4. 제1항에 있어서, 상기 세라믹 분말은 Al2O3, SiO2, ZrO2, TiO2, ZnO, AlN, Si3N4, SiC, WC 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 회로 형성용 에칭액.
  5. 제1항에 있어서, 상기 음이온 계면활성제는 술폰산염(Sulfonate), 황산염(Sulfate), 카르복실산염(Carboxylates), 인산염(Phosphate) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 회로 형성용 에칭액.
  6. 제1항에 따른 에칭액을 이용하는 것을 특징으로 하는 회로 형성방법.
KR1020060113377A 2006-11-16 2006-11-16 세라믹 나노 분말을 함유하는 회로 형성용 에칭액 및 이를이용한 회로 형성방법 KR100771314B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060113377A KR100771314B1 (ko) 2006-11-16 2006-11-16 세라믹 나노 분말을 함유하는 회로 형성용 에칭액 및 이를이용한 회로 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060113377A KR100771314B1 (ko) 2006-11-16 2006-11-16 세라믹 나노 분말을 함유하는 회로 형성용 에칭액 및 이를이용한 회로 형성방법

Publications (1)

Publication Number Publication Date
KR100771314B1 true KR100771314B1 (ko) 2007-10-29

Family

ID=38816253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060113377A KR100771314B1 (ko) 2006-11-16 2006-11-16 세라믹 나노 분말을 함유하는 회로 형성용 에칭액 및 이를이용한 회로 형성방법

Country Status (1)

Country Link
KR (1) KR100771314B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0641770A (ja) * 1992-07-27 1994-02-15 Daikin Ind Ltd シリコンウエハ表面の処理方法
JPH07183288A (ja) * 1993-12-24 1995-07-21 Toshiba Corp 半導体ウェーハ処理剤
KR20060043710A (ko) * 2004-03-18 2006-05-15 주식회사 동진쎄미켐 에칭 조성물
KR20060088032A (ko) * 2005-01-31 2006-08-03 가부시키가이샤 섬코 에칭 액체 및 이를 사용하는 실리콘 웨이퍼 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0641770A (ja) * 1992-07-27 1994-02-15 Daikin Ind Ltd シリコンウエハ表面の処理方法
JPH07183288A (ja) * 1993-12-24 1995-07-21 Toshiba Corp 半導体ウェーハ処理剤
KR20060043710A (ko) * 2004-03-18 2006-05-15 주식회사 동진쎄미켐 에칭 조성물
KR20060088032A (ko) * 2005-01-31 2006-08-03 가부시키가이샤 섬코 에칭 액체 및 이를 사용하는 실리콘 웨이퍼 제조 방법

Similar Documents

Publication Publication Date Title
US10306768B2 (en) Method for manufacturing traces of PCB
JP4431543B2 (ja) Ag−Pd合金ナノ粒子を用いる配線基板製造方法
CN101952484B (zh) 蚀刻方法
TWI565379B (zh) 細線電路之製造方法
US5817405A (en) Circuitized substrate with same surface conductors of different resolutions
WO2012090647A1 (ja) メタライズド基板、金属ペースト組成物、および、メタライズド基板の製造方法
JPH06505833A (ja) マルチチップモジュールおよび平坦化パターン化表面を有する集積回路基板
Lall et al. Effect of Process Parameters on Aerosol Jet Printing of Multi-Layer Circuitry
CN101580657A (zh) 油墨及利用该油墨制作导电线路的方法
KR101489206B1 (ko) 도금층을 포함하는 양면 연성 인쇄회로기판 및 이의 제조방법
KR100797720B1 (ko) 미세회로 형성을 위한 인쇄회로기판의 제조방법
JP3079027B2 (ja) ウエットエッチング方法、ウエットエッチング装置
CN1223541A (zh) 用于安装半导体集成电路小片的印刷电路板
KR100771314B1 (ko) 세라믹 나노 분말을 함유하는 회로 형성용 에칭액 및 이를이용한 회로 형성방법
CN111364076B (zh) 一种盲孔填充电镀铜溶液及其应用
CN208273367U (zh) 对部件承载件的导电层结构进行蚀刻形成导体迹线的设备
CN112055759B (zh) 铜箔用蚀刻液和使用其的印刷电路板的制造方法以及电解铜层用蚀刻液和使用其的铜柱的制造方法
Dietz Review of" Direct Plate" Processes & Assessment of the Impact on Primary Imaging Of Printed Wiring Boards
CN102348833B (zh) 蚀刻装置与蚀刻方法
Huang et al. Selective metallization of glass with improved adhesive layer and optional hydrophobic surface
CN114071886B (zh) 一种Mini-LED基板精密线路的制作方法
KR102028357B1 (ko) 구리 전기도금액 및 구리 전기도금 방법
Inada et al. Material Technology of Conductive Wiring for Ink-jet Print
KR101066075B1 (ko) 동박 소재의 미세조직을 이용한 인쇄회로기판의 미세회로 형성방법
KR101343271B1 (ko) 수지기재 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee