KR100939808B1 - 실리콘 표면상의 결함 특정화 방법, 실리콘 표면용 에칭조성물 및 에칭 조성물을 이용한 실리콘 표면 처리공정 - Google Patents

실리콘 표면상의 결함 특정화 방법, 실리콘 표면용 에칭조성물 및 에칭 조성물을 이용한 실리콘 표면 처리공정 Download PDF

Info

Publication number
KR100939808B1
KR100939808B1 KR1020070099100A KR20070099100A KR100939808B1 KR 100939808 B1 KR100939808 B1 KR 100939808B1 KR 1020070099100 A KR1020070099100 A KR 1020070099100A KR 20070099100 A KR20070099100 A KR 20070099100A KR 100939808 B1 KR100939808 B1 KR 100939808B1
Authority
KR
South Korea
Prior art keywords
etching
silicon surfaces
etching solution
etch
silicon
Prior art date
Application number
KR1020070099100A
Other languages
English (en)
Other versions
KR20080039218A (ko
Inventor
알렉산드라 아바디
요혠 맬리스
베른트 콜버선
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20080039218A publication Critical patent/KR20080039218A/ko
Application granted granted Critical
Publication of KR100939808B1 publication Critical patent/KR100939808B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/0095Semiconductive materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Food Science & Technology (AREA)
  • Medicinal Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Weting (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 실리콘 표면 특히 실리콘 웨이퍼 상의 결함 특정화 방법, 에칭용액을 이용한 실리콘 표면의 처리 방법 및 본 발명의 방법 및 공정에 사용되는 에칭 용액에 관한 것이다.
에칭용액, 실리콘 표면, 기판, 반도체

Description

실리콘 표면상의 결함 특정화 방법, 실리콘 표면용 에칭 조성물 및 에칭 조성물을 이용한 실리콘 표면 처리공정 {Methods for characterizing defects on silicon surfaces, etching composition for silicon surfaces and process of treating silicon surfaces with the etching composition}
본 발명은 실리콘 표면, 특히 실리콘 웨이퍼 상의 결함 특정화 방법, 에칭 용액을 이용한 실리콘 표면의 처리방법 및 본 발명의 방법 및 공정에 사용되는 에칭 용액에 관한 것이다.
마이크로전자 장치용 기판의 결정질 결함은 웨이퍼, 특히 실리콘-온-인설레이터(SOI)형 웨이퍼와 같은 기판을 사용하여 제조된 집적 회로의 기능성 및 신뢰도에 부정적인 영향을 가지기 때문에 바람직하지 않다. 결정질 결함을 확인하는 전형적인 방법 및 이에 따른 기판 표면의 품질 특정화는 이른바 구조적 에칭 용액을 사용하는 것이다. 결정질 결함은 구조적 에칭 용액의 적용 이후에 힐락(hillocks) 또는 에칭 피트(etch pit)를 일으키기 때문에, 이러한 에칭 용액으로 결정질 구조의 에칭 속도 의존성에 의한 결정질 결함을 확인할 수 있다.
일반적으로 강산화제가 요구되는 실리콘 표면에 사용되는 다양한 에칭 용액 이 제시되었다.
F.Secco, Journal of Electrochemical Society, 119, no. 7, pp. 948-951 (1972)에서는 플루오르화 수소산 및 수성 알칼리 디크로메이트의 혼합물로 이루어지는, 실리콘에 에칭 피트를 노출시키는 에칭 용액을 개시하고 있다. 상기 알칼리 크로메이트는 산화제로서 작용하고, 상기 플루오르화 수소산은 산화 생성물, 즉, 실리콘 디옥사이드를 용해시킨다. 그러나, 크로메이트 및, 특히 디크로메이트는 셀 및 DNA와의 반응력으로 인해 매우 독성이다.
W.C.Dash, Journal of Applied Physics, vol. 27, no.10, pp. 1193-1195 (1956)에서는 또한 플루오르화 수소산, 질산 및 아세트산으로 이루어지는 반도체 기판상의 결함을 노출시킬 수 있는 에칭 용액을 개시하고 있다. 이러한 용액으로 실리콘 기판을 포함하는 반도체 기판을 에칭할 수 있으나, Dash의 에칭 용액은 상이한 종류의 결함 사이에서 차별화될 수 없으며, 따라서 만족스러운 에칭 속도를 제공하지는 못한다.
미국특허 제 2,619,414호에서는 또한 그 전기적 특성을 개선시키는 반도체 표면 상에 적용되는 화학적 에칭제를 개시하고 있다. 미국특허 제 2,619,414호에 개시된 화학적 에칭제는 아세트산, 질산, 플루오르화 수소산 및 브롬산을 포함한다. 미국특허 제 2,619,414호에 개시된 조성물의 단점은 매우 불안정한 휘발성의, 브롬을 사용한다는 것이며, 이에 따라 종래 기술의 참고문헌에 따른 화학적 에칭제는 저온의 어두운 곳에서 매우 짧은 시간 동안 저장될 수 있으며, 브롬산이 조성물에서 증발되기 때문에 환기 하에서만 다루어질 수 있다. 브롬산은 크로메이 트 또는 디크로메이트 처럼 독성은 아니지만, 미국특허 제 2,619,414호에 따른 화학적 에칭제를 사용하는 경우에는 예방책을 강구하였다.
특히, 집적회로의 제조에 사용되는 최소 배선폭을 감소시키는 것과 관련한, 반도체 산업의 발달에 있어서, 실리콘-온-인설레이트(SOI) 또는 변형된 실리콘-온-인설레이트(sSOI)와 같은 새로운 기판 재료의 도입, 품질 특징화를 위한 개선된 방법이 다음의 기술적 특징과 관련하여 특히 요구된다:
- 평평하고, 얇은 기판이 에칭속도/에칭시간/제거된 표면 두께의 충분한 조절을 이용하여 에칭될 수 있도록 하는, 만족스러운 에칭 속도.
- 에칭 선택성, 즉, 상이한 형태(예를 들어, 간극 및 산소 침전의 응집물에 해당하는 D 결함)의 결함을 검출, 가장 바람직하게는 일 종류의 에칭 처리 후에 상이한 종류의 결함을 증명할 수 있는 가능성.
- 바람직한 특성, 에칭속도, 에칭 감응성 등을 희생시키지 않으면서 에칭 조성물에 적합한 성분 사용에 의한 건강상의 위험 및 환경적인 문제의 감소.
- 특정한 시간 동안 동일물을 저장하고, 복잡한 안전대책 없이 처리되도록 하는, 에칭 조성물의 안정성.
상기된 목적은 청구항 제 1항에 정의된 에칭 용액으로 해결되었다. 바람직한 구현은 종속 청구항 제 2항 내지 5항에 정의된다. 나아가, 본 발명은 청구항 제 6항에 정의된 바와 같이 실리콘 표면상에 결함을 특정화하는 방법을 제공한다. 그 바람직한 구현은 종속 청구항 제 7항 내지 10항 및 15항에 정의된다.
마지막으로, 본 발명은 청구항 제 11항에 정의된 바와 같이 실리콘 표면의 에칭공정을 제공한다. 바람직한 구현은 종속 청구항 제 12항 내지 15항에 정의된다. 추가적인 바람직한 구현은 이하, 상세한 설명에서 설명하고자 한다.
본 발명에 따른 에칭 용액의 사용으로 처리된 표면상의 결함 검출을 신뢰할 수 있는, 매우 만족스러운 에칭 결과가 얻어지며, Secco에 따른 에칭 용액 대신에 상업적인 에칭 공정에 사용할 수 있다.
먼저, 본 발명의 에칭 용액에 관하여 기술하고자 한다. 이하 개시되는 바람직한 구현은 달리 명시하지 않는 한, 본 발명의 방법에 따라 적용되는 것이다.
본 발명은 반도체 표면의 처리를 위한 신규한 에칭 용액을 제공하는 것을 특징으로 하는 것이다. 본 발명에 따른 에칭 용액은 플루오르화 수소산, 질산, 아세트산, 알칼리 브로마이드 및 알칼리 브로메이트, 바람직하게는, 소디움 브로마이드 및 소디움 브로메이트를 포함한다. 본 발명에 따른 에칭 용액의 성분에 대하여 이하 보다 상세히 설명하고자 한다.
1) 본 발명에 따라 사용되는 플루오르화 수소산은 30% 이상, 바람직하게는 40% 이상, 보다 바람직하게는 45% 이상, 예를 들어 약 49%의 농도를 갖는 HF의 수용액이다.
2) 나아가, 본 발명에 따른 에칭 용액은 질산을 포함한다. 본 발명에 따라 사용되는 질산은 바람직하게 수용액이며, 일반적으로, 질산농도가 50% 이상, 보다 바람직하게는 60% 이상, 특히 65% 이상, 예를 들어, 약 70%이다.
3) 본 발명에 따라 사용되는 아세트산은 순수한 아세트산이며, 예를 들어, 아세트산 함량을 99% 갖는 상업적으로 이용가능한 빙초산이다.
4) 상기 알칼리 브로마이드 및 알칼리 브로메이트는 바람직하게, 각각 소디움 브로마이드 및 소디움 브로메이트이며, 또한, 다른 알칼리염, 예를 들어, 포타슘 염이 사용될 수 있다.
바람직하게, 본 발명에 따른 에칭 용액은 상기된 성분으로 이루어지며, 즉, 상기 에칭 용액은 상기된 성분의 수성 혼합물, 바람직하게는 용액이다.
본 발명에 따른 에칭 용액의 이러한 성분은 다음의 양으로 전체 혼합물에 존재할 수 있다.
아세트산: 에칭 용액의 전체 조성물을 기준으로 20 내지 90부피%, 바람직하게는 30 내지 90부피%, 보다 바람직하게는 50 내지 90 부피%, 99%의 농도를 갖는 아세트산을 기준으로 계산된 것임.
플루오르화 수소산: 49%의 농도를 갖는 수성 HF를 기준으로 계산하여, 2 내지 30부피%, 바람직하게는 10 내지 25부피%, 보다 바람직하게는 15 내지 25부피%.
질산: HF/HNO3 몰비율이 1:2 내지 1:15, 바람직하게는 1:2 내지 1:10, 보다 바람직하게 1:5 내지 1:8, 특히, 1:7.5가 되도록 하는 첨가량.
HF/CH3COOH 비율: 바람직하게 1:5 내지 1:15, 바람직하게는 1:7 내지 1:10, 특히 1:7.9의 몰비율로 조절.
알칼리 브로마이드 및 알칼리 브로메이트: 브로메이트 대 브로마이드 비율이 1:5이며, 이에 따라 식 NaBrO3 + 5NaBr + 6H+ = 3Br2 + 3H2O + 6Na+에 따른 브로메이트 및 브로마이드의 반응으로부터 결과되는 브롬 몰농도는 0.02 내지 0.5, 바람직하게는 0.04 내지 0.3, 보다 바람직하게는 0.048 내지 0.288임.
본 발명에 따른 에칭 용액은 일반적으로 통상의 안정한 방법을 이용하여 상기된 바람직한 비율로 성분을 간단히 혼합하여 제조될 수 있다. 성분의 첨가 순서는 제한되지 않으며, 상기 성분은 교반 용기내에서 혼합된다. 얻어지는 조성물은 냉각 조건하에서, 몇일 동안 에칭 활성의 손실없이 저장될 수 있다.
상기에 따른 에칭 용액의 사용은 매우 만족스러운 것이다. 표면 특징을 촉진시키는, 잘 현상된 에칭 피트의 형성과 같이, 바람직한 에칭 성질을 희생시키지 않으면서, 평평하고 얇은 반도체 기판을 에칭시키기에 충분히 낮은 에칭 속도를 갖는 에칭 용액이 제공된다. 본 발명에 따른 바람직한 에칭 용액에서 상대적으로 높은 아세트산의 함량으로 인해, 매우 만족스러운 균질 표면이 얻어질 수 있고, 브로메이트 및 브로마이드의 사용으로 출발성분으로서 브롬 사용의 필요성을 감소시킨다.
본 발명에 따른 에칭 용액을 이용하여, SOI 또는 sSOI 기판과 같은 반도체 기판, 또한, 얇은 기판상에 표면 결함을 나타낼 수 있다. 노출된 에칭 피트의 형태는 주로 원추형의 얇은 피트이며, 에칭 처리 이후에 둥근마크(스폿)로서 관찰될 수 있다. 실제 조성물에 의존하는, 본 발명에 따른 에칭 용액은 에칭 속도가 3 내지 70Å/초이며, 이에 따라 초기 표면의 약 500 내지 600Å 제거가 필요한, SOI 기판과 같이 얇은 기판을 사용하는 경우에, 매우 만족스러운 전체 에칭 시간을 이룰 수 있다.
이와 관련하여, 참고문헌으로서 Secco에 따른 에칭 용액을 사용하는 경우(상기를 참고바람), 얻어지는 매우 유사한 에칭 피트 밀도에 의해 증명되는 바와 같이, 본 발명에 따른 에칭 용액은 매우 만족스러우며, 결함 확인을 신뢰할 수 있음을 보여준다. 또한, 이러한 실험은 본 발명에 따른 에칭 용액이 에칭 성질을 희생시키지 않으면서 상온에서 적어도 최대 3일 동안 저장될 수 있음을 보여준다(도 면을 참고 바란다).
따라서, 본 발명에 따른 에칭 용액은 종래 기술에 알려진 에칭 용액과 비교하여 상당히 개선된 것임이 명백한 것이다.
본 발명에 따른 바람직한 구현을 이하 도면을 통하여 보다 상세히 설명하고자 한다.
도 1에서는 에칭 속도가 특히 아세트산 함량을 조정하여 조절될 수 있음을 보여준다. 낮은 아세트산 함량으로 보다 높은 에칭속도가 얻어진다. 그러나, 과량의 아세트산은 또한, 박리가 유도될 수 있다는 점에서 불리할 수 있다. 또한, 도 2에서는 보다 낮은 EPD 값이 나타내는 바와 같이, 보다 적은 결함이 확인된다는 점에서 불리할 수 있다. 또한, 도 2에서는 HF/HNO3 비율이 낮은 에칭 속도에 따라 조절될 수 있으며, 동시에 에칭 피트를 형성할 수 있음을 보여준다. 특히, 에칭과 결함 묘사(defects delineation) 사이에서 우수한 절충을 유지하기 위해서는 HF/HNO3 의 비율이 1/7.5가 바람직하다. 도 3은 HF 함량을 조절함으로써 에칭속도를 조정할 수 있음을 보여준다. 보다 높은 HF 함량은 일반적으로, 보다 높은 에칭속도를 야기한다. 도 4는, 브로마이드 및 브로메이트의 반응으로부터 결과되는 Br2 몰비율 농도가 에칭 속도를 조절할 수 있음을 보여주는 것이다. 도 5는 질산이 표면 산화에 필요하며, 그 함량이 에칭 속도 및 에칭 선택성 (바람직한 비율 HF/HNO3>1/2)을 조절할 수 있도록 조정됨을 나타내는 것이다. 어떠한 에칭 피트도 질산없이 검출될 수 없으며, 이는 가시적인 결함을 형성하는 특징이 질산의 존재 이전으로 되돌아감을 확인하는 것이다.
도 6 내지 7에서는 본 발명에 따른 에칭 용액이 1 내지 3일 동안 저장한 이후의 표준 Secco 조성물과 비교하여, 매우 유사한 EPD를 나타내며, 미국특허 제 2,619,414호에 개시된 조성물을 이용한 저장의 경우에는 가능하지 않다.
본 발명에 따르면 용액의 에칭 속도가 혼합된 용액의 온도를 감소시켜 조절될 수 있음을 보여준다. 이러한 냉각된 에칭 용액은 그 다음 포텐셜 기판의 범위를 확장시키는 얇은 SOI 표면 (0 내지 800Å)의 에칭을 위해 일반적으로 적용될 수 있다.
본 발명에 따르면 표준 Secco 조성물과 비교하여, 상온 보다 낮은 온도 (23 내지 8℃)에서 매우 유사한 EPD를 나타냄을 보여준다. 박막 적용을 위한 용액 온도의 감소는 EPD에 영향을 미치지 않는다.
본 발명에서 나타낸 실험에서는 본 발명에 따른 추가적인 중요한 견지를 나타내는 것이다. EPD, 에칭 공정의 신뢰성을 감소시키지 않으면서, 본 발명에 따른 에칭 용액은 매우 효율적인 에칭 결과와 함께 저온에서 사용될 수 있으며, 이에 따라 추가의 에칭 공정 조절이 가능하다. 저온에서의 낮은 에칭 속도로 인해, 충분히 높은 정도의 조절을 이용하여, 처리되는 기판의 전체적인 집적도를 확장시키지 않으면서 매우 얇은 기판을 에칭할 수 있다.
따라서, 저온 예를 들어, 5 또는 8 내지 15℃에서, 또는 고온, 예를 들어 20 내지 25℃, 바람직하게는 23℃의 환경에 의존하는, 광범위한 온도, 예를 들어, 5 내지 50℃, 바람직하게는 5 내지 25℃에서 에칭을 수행할 수 있다.
추가로, 상기 개시된 바와 같이, 본 발명은 실리콘 표면상의 결함 특정화 방법 뿐만 아니라, 실리콘 표면을 본 발명에 정의된 에칭 용액으로 에칭하는 단계를 포함하는 실리콘 표면의 에칭방법을 제공한다.
본 발명에 따른 방법 뿐만 아니라, 공정에서, 상기 실리콘 표면은 통상적인 실리콘 기판, 또는 바람직하게는 SOI 또는 sSOI 물질과 같은 반도체 기판의 표면일 수 있다.
이러한 기판은 어떠한 통상적인 예비처리에 적용될 수 있고, 본 발명에 따른 에칭 용액의 적용 이후에, 상기 기판은 필요에 따라, 세척, 건조와 같은 통상적인 후처리에 다시 적용될 수 있다. 예를 들어, 탈이온수로 상기 실리콘 기판을 헹구어 후처리를 수행할 수 있다.
상기된 바와 같이, 본 발명에 따른 에칭 용액의 사용으로 매우 만족스러운 에칭 결과와 함께 에칭속도를 우세하게 조절하며, 즉, 처리된 표면상의 결함의 검출을 매우 신뢰할 수 있다.
따라서, 본 발명은 참고문헌 Secco 용액 대신에 상업적인 에칭 공정에 개시된 에칭용액을 사용하는 것이 가능함을 보여준다.
도 1은 아세트산 함량의 작용으로서 에칭 속도의 의존성을 나타내는 그래프이다. 도 2는 에칭속도, 아세트산 및 에칭 피트 밀도 사이의 관계를 나타내는 그래프이다.
도 3은 에칭속도와 플루오르화 수소 농도 사이의 관계를 나타내는 그래프이다. 도 4는 에칭 속도에 대한 Br2 함량의 영향을 나타내는 것이며, 도 5는 재료 소비에 대한 질산의 영향 및 에칭 피트 묘사를 위한 그 필요성을 나타내는 것이다. 도 6은 종래기술 참고문헌 Secco에 따른 조성물과 비교하여, 본 발명에 따른 에칭 조성물로 얻어지는 에칭 피트 밀도의 비교를 나타내는 것이다. 도 7은 몇일 동안 저장시킨, 본 발명에 따른 에칭 조성물을 사용하여, 유사한 비교를 나타내는 것이다.
본 발명의 도에서, 본 발명에 따른 에칭 용액은 또한, HF/HNO3/아세트산의 몰비율을 나타내는 x/y/z를 이용하여, Cr이 없는(Crless) SOI x/y/z를 명시하는 것이다.

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. HF, HNO3, 아세트산, 알칼리 브로마이드 및 알칼리 브로메이트를 포함하는 에칭용액으로 실리콘 표면을 처리하는 단계를 포함하며,
    상기 실리콘 표면은 SOI 또는 sSOI 기판의 표면인,
    실리콘 표면의 결함 특정화 방법.
  7. 삭제
  8. 삭제
  9. 제 6항에 있어서, 상기 방법은 상기 실리콘 기판을 탈이온수로 헹구는 예비처리단계를 추가로 포함하는 실리콘 표면의 결함 특정화 방법.
  10. 제 6항에 있어서, 상기 처리된 실리콘 표면을 육안으로 평가하는 단계를 포함하는 실리콘 표면의 결함 특정화 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제 6항에 있어서, 상기 에칭 용액으로 실리콘 표면을 처리하는 단계는 5 내지 25℃의 온도에서 수행하는 실리콘 표면의 결함 특정화 방법.
  16. 삭제
KR1020070099100A 2006-10-31 2007-10-02 실리콘 표면상의 결함 특정화 방법, 실리콘 표면용 에칭조성물 및 에칭 조성물을 이용한 실리콘 표면 처리공정 KR100939808B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06291711A EP1918985B1 (en) 2006-10-31 2006-10-31 Methods for characterizing defects on silicon surfaces, etching composition for silicon surfaces and process of treating silicon surfaces with the etching composition
EP06291711.0 2006-10-31

Publications (2)

Publication Number Publication Date
KR20080039218A KR20080039218A (ko) 2008-05-07
KR100939808B1 true KR100939808B1 (ko) 2010-02-02

Family

ID=38055662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070099100A KR100939808B1 (ko) 2006-10-31 2007-10-02 실리콘 표면상의 결함 특정화 방법, 실리콘 표면용 에칭조성물 및 에칭 조성물을 이용한 실리콘 표면 처리공정

Country Status (9)

Country Link
US (1) US7579309B2 (ko)
EP (1) EP1918985B1 (ko)
JP (1) JP4762967B2 (ko)
KR (1) KR100939808B1 (ko)
CN (1) CN101173359B (ko)
AT (1) ATE469199T1 (ko)
DE (1) DE602006014551D1 (ko)
SG (1) SG142223A1 (ko)
TW (1) TW200819519A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5017709B2 (ja) * 2006-09-07 2012-09-05 ジルトロニック アクチエンゲゼルシャフト シリコンウェーハのエッチング方法および半導体シリコンウェーハの製造方法
EP1926132A1 (en) * 2006-11-23 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution
WO2009022692A1 (ja) 2007-08-16 2009-02-19 Shiro Amano マイボーム腺観察装置
JP5801798B2 (ja) * 2009-06-04 2015-10-28 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングMerck Patent Gesellschaft mit beschraenkter Haftung 二成分エッチング
JP5304477B2 (ja) * 2009-06-23 2013-10-02 信越半導体株式会社 シリコンウェーハのエッチング方法
WO2012057132A1 (ja) * 2010-10-26 2012-05-03 和光純薬工業株式会社 シリコン基板の製造方法
CN102364697B (zh) * 2011-06-30 2013-07-24 常州天合光能有限公司 一种去除rie制绒后晶体硅表面的微损伤层的方法
FR2974120A1 (fr) * 2011-11-04 2012-10-19 Soitec Silicon On Insulator Solution de gravure chimique et procede de revelation de defauts utilisant cette solution
JP6645545B1 (ja) * 2018-09-03 2020-02-14 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
WO2021188452A1 (en) * 2020-03-16 2021-09-23 1366 Technologies, Inc. High temperature acid etch for silicon

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2619414A (en) 1950-05-25 1952-11-25 Bell Telephone Labor Inc Surface treatment of germanium circuit elements
KR20050084939A (ko) * 2002-11-05 2005-08-29 메르크 파텐트 게엠베하 반도체 표면 처리 방법 및 이에 사용되는 혼합물
KR20060088032A (ko) * 2005-01-31 2006-08-03 가부시키가이샤 섬코 에칭 액체 및 이를 사용하는 실리콘 웨이퍼 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2681433B2 (ja) * 1992-09-30 1997-11-26 株式会社フロンテック エッチング剤およびこのエッチング剤を使用するシリコン半導体部材のエッチング方法、および洗浄剤およびこの洗浄剤を使用するシリコン半導体部材の洗浄方法
JPH06151801A (ja) * 1992-11-13 1994-05-31 Canon Inc 光電変換装置及び光電変換装置の製造方法
KR0154252B1 (ko) * 1994-03-31 1998-12-01 아베 아끼라 에칭제 및 전자소자와 그의 제조방법
EP0854119A3 (en) * 1996-12-20 1998-11-18 Hoya Corporation Etchant and method for etching chalcogenide glass and optical member having smooth surface
US6410436B2 (en) * 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
JP3945964B2 (ja) * 2000-06-01 2007-07-18 株式会社ルネサステクノロジ 研磨剤、研磨方法及び半導体装置の製造方法
TW583310B (en) * 2000-12-22 2004-04-11 Ashland Inc Composition comprising an oxidizing and complexing compound
JP3651440B2 (ja) * 2002-01-16 2005-05-25 信越半導体株式会社 シリコンウェーハの評価方法及びそのエッチング液
JP3870292B2 (ja) * 2002-12-10 2007-01-17 関東化学株式会社 エッチング液組成物とそれを用いた反射板の製造方法
JP4161725B2 (ja) * 2003-01-29 2008-10-08 信越半導体株式会社 Soiウエーハの結晶欠陥評価方法およびエッチング液
AU2003249578B2 (en) 2003-05-30 2007-12-06 Council Of Scientific And Industrial Research Process for preparation of non-hazardous brominating agent
DE602004009584T2 (de) * 2003-06-27 2008-08-07 Interuniversitair Microelektronica Centrum (Imec) Halbleiterreinigungslösung
US7176041B2 (en) * 2003-07-01 2007-02-13 Samsung Electronics Co., Ltd. PAA-based etchant, methods of using same, and resultant structures
FR2864457B1 (fr) * 2003-12-31 2006-12-08 Commissariat Energie Atomique Procede de nettoyage par voie humide d'une surface notamment en un materiau de type silicium germanium.
JP4400281B2 (ja) 2004-03-29 2010-01-20 信越半導体株式会社 シリコンウエーハの結晶欠陥評価方法
EP1926132A1 (en) * 2006-11-23 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2619414A (en) 1950-05-25 1952-11-25 Bell Telephone Labor Inc Surface treatment of germanium circuit elements
KR20050084939A (ko) * 2002-11-05 2005-08-29 메르크 파텐트 게엠베하 반도체 표면 처리 방법 및 이에 사용되는 혼합물
KR20060088032A (ko) * 2005-01-31 2006-08-03 가부시키가이샤 섬코 에칭 액체 및 이를 사용하는 실리콘 웨이퍼 제조 방법

Also Published As

Publication number Publication date
US7579309B2 (en) 2009-08-25
TW200819519A (en) 2008-05-01
EP1918985A1 (en) 2008-05-07
EP1918985B1 (en) 2010-05-26
CN101173359B (zh) 2010-06-02
US20080099718A1 (en) 2008-05-01
JP2008118138A (ja) 2008-05-22
DE602006014551D1 (de) 2010-07-08
CN101173359A (zh) 2008-05-07
KR20080039218A (ko) 2008-05-07
SG142223A1 (en) 2008-05-28
ATE469199T1 (de) 2010-06-15
JP4762967B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
KR100939808B1 (ko) 실리콘 표면상의 결함 특정화 방법, 실리콘 표면용 에칭조성물 및 에칭 조성물을 이용한 실리콘 표면 처리공정
US7635670B2 (en) Chromium-free etching solution for si-substrates and uses therefor
JP2008118138A6 (ja) シリコン表面上の欠陥を特徴付ける方法、シリコン表面用のエッチング組成物、およびシリコン表面をエッチング組成物で処理するプロセス
JP2008131052A6 (ja) Si基板およびSiGe基板用のクロムを含まないエッチング液、そのエッチング液を使用して欠陥を明らかにする方法、およびそのエッチング液を使用してSi基板およびSiGe基板を処理するプロセス
US9063043B2 (en) Etching composition, in particular for strained or stressed silicon materials, method for characterizing defects on surfaces of such materials and process of treating such surfaces with the etching composition
Torcheux et al. Electrochemical coupling effects on the corrosion of silicon samples in HF solutions
EP1852905B1 (en) Preferential etching method and silicon single crystal substrate
CN111876780A (zh) 一种蚀刻tft铜钼合层的过硫酸铵体系蚀刻液
EP2226374B1 (en) Etching composition, in particular for silicon materials, method for characterizing defects of such materials and process of treating such surfaces with etching composition
Kulkarni et al. A theoretical and experimental analysis of macrodecoration of defects in monocrystalline silicon
JPH07263429A (ja) 選択エッチング液
JPH1167742A (ja) 半導体基板用エッチング液およびエッチング方法
JP2004076103A (ja) 銀合金薄膜用エッチング液およびこれを用いたパターン形成方法
Válek et al. Limits of the copper decoration technique for delineating of the V–I boundary
CN117535777A (zh) 一种半导体逆电镀剥金剂及其使用方法
Venkataraman et al. Evaluation of Copper oxide to copper selectivity of chemical systems for BEOL cleaning through electrochemical investigations
Tomashik et al. Etching behavior of undoped and doped CdTe in aqueous H 2 O 2-HBr-ethylene glycol mixtures
JPH0221254A (ja) シリコン基板の絶縁膜欠陥検出方法
KR20060076904A (ko) 실리콘 웨이퍼의 결정 결함 평가용 부식액 및 이를 이용한결정결함 평가방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130121

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee