CN110993558B - 一种基片自对准键合方法 - Google Patents

一种基片自对准键合方法 Download PDF

Info

Publication number
CN110993558B
CN110993558B CN201911126192.XA CN201911126192A CN110993558B CN 110993558 B CN110993558 B CN 110993558B CN 201911126192 A CN201911126192 A CN 201911126192A CN 110993558 B CN110993558 B CN 110993558B
Authority
CN
China
Prior art keywords
substrate
self
sio
etching
bonding method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201911126192.XA
Other languages
English (en)
Other versions
CN110993558A (zh
Inventor
王韬
万江
汤正杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201911126192.XA priority Critical patent/CN110993558B/zh
Publication of CN110993558A publication Critical patent/CN110993558A/zh
Application granted granted Critical
Publication of CN110993558B publication Critical patent/CN110993558B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明涉及一种图案化SiO2薄膜表面液体张力调控技术，利用亲水性实现基片自对准键合，具体为一种基片自对准键合方法。本发明采用NaOH去除光刻胶，同时将刻蚀后在空气中被氧化的Si形成的SiOx去除掉提升Si表面的疏水性，相比于干刻机还能在相同时间内形成更加深的Si凹槽。最重要是NaOH还能与还能与SiO2表面形成Si‑OH的结构，调控SiO2的亲水性。同时在这个浓度下处理出的基片表面平整光滑，其反应温度与时间的配合也使得反应速率极大的优化。

Description

一种基片自对准键合方法
技术领域
本发明涉及一种图案化SiO2薄膜表面液体张力调控技术，利用亲水性实现基片自对准键合，具体为一种基片自对准键合方法。
背景技术
在传统的芯片组装过程中，机器人需要大量的时间来精确地将大量的设备芯片和元件对齐并紧密地粘接在基片上，如印刷电路板(PWB)、柔性印刷电路(FPC)和硅晶圆。一般来说，这种拾取式装配需要精密的模具接合器或倒装芯片接合器，这些设备配有高分辨率摄像机、高精度多轴工作台定位器，以及配有称为夹头的特殊拾取工具的超快操作机器人。虽然较长的对准时间通常可以实现较高的对准精度。对准精度和装配吞吐量之间的权衡问题是当今机械芯片对准和粘接无法解决的。相比之下，通过液体介导的芯片自组装被认为是大规模并行组装的创新解决方案，其中硅片直接键合技术(SDB)是制备各种硅微结构的新工艺。使用液体自组装的很大的优势是,在短时间内通过液体流动或表面张力作为驱动力，大量的芯片可以同时精确对齐到预先确定的地区。
目前已广泛应用于SOI、PE、MEMS、VLSI等研究领域。由于硅片键合技术可以成功地代替高阻厚外延和制备良好的SOI材料,因此,随着SDB工艺的进一步完善和成熟,该技术在现代电力器件和高速高压集成电路中拥有广阔的应用前景。硅片直接键合技术的特点是不借外力、电场及粘合剂,仅靠硅片表面的分子力作用直接键合而成,工艺简便、成本低廉。键合技术的关键在于实现硅片表面的良好亲水化处理。
而现有的基片自对准键合方法目前分为干法和湿法两种。干法过程先通过光刻将图案转移到基片上，然后将没有光刻胶覆盖部分的SiO2刻蚀掉，再刻蚀Si。干刻过程中活化离子不断的轰击Si表面，使得Si表面的活化能升高，表面张力变大，呈现极强的亲水性；刻蚀完成后，测试Si表面呈完全亲水性，而图案化的SiO2表面仍然呈疏水性，原因在于Si在刻蚀过程中SiO2由于有一层光刻胶作为掩模，并未受到活化离子的轰击，仍然呈现疏水性。再使用丙酮去除光刻胶；由于此时的Si表面呈现亲水性，需要放置一段时间，降低活化能，Si表面亲水性逐渐降低，最后呈现疏水性。然后使用RCA-1溶液(NH4OH:H2O2:H2O＝1:1:6)调控SiO2使其表面具有亲水性。最后利用SiO2的亲水性将基片对准到一起，实现自对准的过程，而Si呈现疏水性，可以提高对准的位置的精确度。但是相对而言，干刻方法中需要添加两种试剂以及静置处理，且自对准精度相对不足的问题。
发明内容
针对上述存在问题或不足，为解决现有干法基片自对准键合方法添加试剂、处理时间以及自对准精度相对不足的问题，本发明提供了一种基片自对准键合方法，涉及图案化SiO2薄膜表面液体张力调控技术。其具体步骤如下：
(1)利用光刻将图案转移到双面抛光、热氧化的硅基片上(图1)。
(2)利用干法刻蚀对已有掩膜的基片进行刻蚀，刻蚀掉没有光刻胶覆盖的SiO2(图2)。
(3)利用NaOH溶液对刻蚀完成的基片进行处理(图3)；
将基片浸泡至质量分数为31％～35％的NaOH溶液中于60～80℃搅拌状态反应刻蚀10～15min,搅拌状态是为了保证溶液浓度的均匀性。
优选的，反应时在密封环境下进行，以免溶液蒸发导致，浓度变化，影响刻蚀效果。
本发明中NaOH可以去除光刻胶，同时将刻蚀后在空气中被氧化的Si形成的SiOx去除掉提升Si表面的疏水性，相比于干刻机还能在相同时间内形成更加深的Si凹槽。最重要是NaOH还能与还能与SiO2表面形成Si-OH的结构，调控SiO2的亲水性。同时在这个浓度下处理出的基片表面平整光滑(图3)，其反应温度与时间的配合使得反应效果和速率极大的优化。
(4)基片的自对准过程(图4)。
将超纯水滴在衬底基片图案化的SiO2薄膜上，超纯水的张力提供了自对准的动力将两个基片的亲水性二氧化硅表面结合在一起。其中超纯水是亲水性键合过程必需的中间体，最后加热使其蒸发，并在两个表面形成牢固的si-o键，完成键合过程。
综上所述，相比现有技术，本发明具有以下技术效果：
1.本发明中NaOH可以直接去除光刻胶，不必使用丙酮，节省了工艺流程与时间；
2.使用NaOH处理后的Si表面不具有高的活化能，不需要放置一段时间，节省了时间；
3.使用NaOH相比于干刻机刻蚀Si，在相同的时间内腐蚀的Si的深度更深，提高了自对准的效果；
4.NaOH兼具了调控SiO2使SiO2表面具有亲水性，而不需要额外的试剂调控SiO2的亲水性，如RCA-1溶液(NH4OH:H2O2:H2O＝1:1:6)。
附图说明
图1为光刻处理流程示意图；
图2为基片刻蚀流程示意图；
图3为NaOH溶液对刻蚀完成的基片处理流程示意图；
图4为基片自对准流程示意图。
具体实施方式
下面通过具体实施方法对本发明作进一步详细的说明：
(1)使用光刻将需要的图案转移到双抛、热氧化硅基片上。
(1-1)清洗基片：将基片浸泡于丙酮溶液中，放入超声清洗仪中清洗3min,然后取出基片浸泡于无水乙醇溶液中，同样超声清洗3min,然后取出基片用超纯水冲洗干净，最后用氮气枪将基片吹干。
(1-2)涂胶：将负性光刻胶滴覆于基片上后甩胶，使光刻胶均匀地黏附在基片上；甩胶参数为正转10s，转速1200r/min；反转30s,转速3000r/min。
(1-3)前烘：将涂胶完成的基片置于100℃热板上热烘60s，去除光刻胶中的部分溶剂，以增强胶膜与硅片表面的粘附性和胶膜的均匀性、耐磨性，更好的线条控制，并使曝光时能进行充分的光化学反应。
(1-4)曝光：将热烘完成的基片静置冷却两分钟后进行曝光，负胶曝光时间1.2s。
(1-5)后烘：曝光完成后在120℃热板上热烘90s。
(1-6)泛曝光：后烘完成的基片静置冷却2min后泛曝光45s。
(1-7)显影：将泛曝光后的基片浸泡至显影液中45秒后，用超纯水清洗去除基片上残留的显影液，然后用氮气枪吹干，显影完成后，图案成功转移至基片上。
(1-8)坚膜：将显影后的基片于120℃热板上热烘5分钟，使胶膜与硅片间紧密粘附，防止胶层脱落，并增强胶膜本身的抗蚀能力。
(2)DRIE刻蚀图案：
(2-1)先清洗腔体一分钟，以获得更好的刻蚀效果；清洗参数为：Pressure:80mT,RIE Power:20W,O2:90sccm。
(2-2)刻蚀表层二氧化硅薄膜(250nm)：选用的刻蚀参数为:pressure:20mT，RIEPower:120W，He pressure:10mT,Ar:5sccm，He:50sccm,CHF3:50sccm。
刻蚀SiO2时间为400秒(适量过刻以保证将基片表面的SiO2薄膜刻蚀完全)，每刻蚀100s暂停60s，防止刻蚀温度过高降低刻蚀效果。
(3)基片表面的张力调控：
(3-1)图案化SiO2薄膜虽然理论上具有较高的亲水性，但实际上由于各种非理想因素会导致表面能下降亲水特性下降甚至消失。纯净的Si表面同样是疏水性的，而在自然条件下会在表面会被氧化而使疏水性稍微降低。刻蚀完成后，测试Si表面呈完全亲水性，而图案化的SiO2表面任然呈疏水性，原因在于Si在刻蚀过程中，活化离子的不断轰击Si表面，使得Si表面的活化能升高，表面张力变大，呈现极强的亲水性；而SiO2由于有一层光刻胶作为掩模，并未受到活化离子的轰击，仍然呈现疏水性。经过一段时间后，裸露出的Si表面又会因为各种非理想因素时表面能逐渐降低至初始水平，亲水性也随之慢慢降低。
(3-2)使用质量分数为35％的NaOH溶液，用塑料烧杯盛放溶液，水浴80℃加热50mlNaOH溶液，待温度稳定后将基片浸泡至溶液中搅拌状态反应15min,刻蚀过程中的搅拌状态保证了溶液浓度的均匀性，且将烧杯密封，以免溶液蒸发导致，浓度变化，影响刻蚀效果。
本发明中NaOH溶液可以去除光刻胶，虽然SiO2的厚度相比于Si小很多。但由于NaOH对SiO2的腐蚀速率远小于对Si的腐蚀速率，所以可以同时将刻蚀后在空气中被氧化的Si形成的SiOx去除掉提升Si表面的疏水性，相比于干刻机还能在相同时间内同时腐蚀Si形成更加深的槽。最重要是NaOH还能与还能与SiO2表面形成Si-OH的结构，改善了SiO2表面的亲水性。同时在这个浓度下处理出的基片表面平整光滑。
(4)自对准过程；
使用移液枪将3μL超纯水滴在衬底基片图案化的SiO2薄膜上，超纯水将两个基片的亲水性二氧化硅表面结合在一起。其中超纯水的张力提供了自对准的动力，其自身是亲水性键合过程必需的中间体。最后加热使水蒸发，并在两个表面形成牢固的si-o键，完成键合过程。
或者，配置质量分数为0.5％的HF溶液，使用移液枪将3μL溶液滴在衬底基片图案化的SiO2薄膜上，使用质量分数为0.5％HF溶液的原因在于，在水蒸发干后，HF分子与基片和衬底基片的表面硅烷醇基团之间发生液-固化学反应，从而在键合区域形成很强的氢键网络。

Claims (2)

1.一种基片自对准键合方法，具体步骤如下：
(1)利用光刻将图案转移到双面抛光、热氧化的硅基片上；
(2)利用干法刻蚀对已有掩膜的基片进行刻蚀，刻蚀掉没有光刻胶覆盖的SiO2；
(3)利用NaOH溶液对刻蚀完成的基片进行处理；
将基片浸泡至质量分数为31％～35％的NaOH溶液中于60～80℃搅拌状态反应刻蚀10～15min；
(4)基片的自对准过程；
将超纯水滴在衬底基片图案化的SiO2上，超纯水的张力提供了自对准的动力将两个基片的亲水性二氧化硅表面结合在一起；最后加热使水蒸发完成键合过程。
2.如权利要求1所述基片自对准键合方法，其特征在于：所述步骤3中，反应时在密封环境下进行。
CN201911126192.XA 2019-11-18 2019-11-18 一种基片自对准键合方法 Expired - Fee Related CN110993558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911126192.XA CN110993558B (zh) 2019-11-18 2019-11-18 一种基片自对准键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911126192.XA CN110993558B (zh) 2019-11-18 2019-11-18 一种基片自对准键合方法

Publications (2)

Publication Number Publication Date
CN110993558A CN110993558A (zh) 2020-04-10
CN110993558B true CN110993558B (zh) 2022-06-03

Family

ID=70084706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911126192.XA Expired - Fee Related CN110993558B (zh) 2019-11-18 2019-11-18 一种基片自对准键合方法

Country Status (1)

Country Link
CN (1) CN110993558B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451547A (en) * 1991-08-26 1995-09-19 Nippondenso Co., Ltd. Method of manufacturing semiconductor substrate
US6129854A (en) * 1996-05-16 2000-10-10 Ut-Battelle, Llc Low temperature material bonding technique
CN102496561A (zh) * 2011-11-29 2012-06-13 上海宏力半导体制造有限公司 利用化学干法蚀刻设备进行微蚀刻的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4517867B2 (ja) * 2005-01-31 2010-08-04 株式会社Ｓｕｍｃｏ シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451547A (en) * 1991-08-26 1995-09-19 Nippondenso Co., Ltd. Method of manufacturing semiconductor substrate
US6129854A (en) * 1996-05-16 2000-10-10 Ut-Battelle, Llc Low temperature material bonding technique
CN102496561A (zh) * 2011-11-29 2012-06-13 上海宏力半导体制造有限公司 利用化学干法蚀刻设备进行微蚀刻的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《Strength testing and SEM imaging of hydroxide-catalysis bonds between silicon》;van Veggel,AAD等;《CLASSICAL AND QUANTUM GRAVITY》;20090812;第26卷(第17期);正文：1-13页 *
《硅片低温直接键合方法研究》;孙佳媛;《中国优秀博硕士学位论文全文数据库（硕士） 信息科技辑》;20170315(第03期);正文：1-45页 *

Also Published As

Publication number Publication date
CN110993558A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
JP5663535B2 (ja) 分子接合による結合のためのプロセスおよび装置
JP3245812B2 (ja) 液処理方法及びその装置
JP2007036249A (ja) 半導体素子のウェルフォトレジストパターン及びその形成方法
KR102376678B1 (ko) 반도체 장치의 제조 방법
CN103885300A (zh) 一种疏水表面光刻工艺
CN104112819A (zh) 一种有机单晶场效应电路及其制备方法
CN110993558B (zh) 一种基片自对准键合方法
CN109585310B (zh) 半导体结构及其形成方法
KR101323818B1 (ko) 포지티브형 레지스터 처리액 조성물 및 현상액
WO2020024346A1 (zh) 一种图案化金属薄膜的制备方法
JP4799084B2 (ja) レジスト剥離方法およびレジスト剥離装置
KR100757882B1 (ko) 기판의 감광막 제거 방법
JPH09134899A (ja) 洗浄方法及びそれを用いた半導体装置の製造方法
CN112925169A (zh) 在基片的表面制备光刻图形的方法
CN110908240A (zh) 芯片用光刻胶及光刻工艺
JP2005053198A (ja) 微細凹凸形状の成形方法
JPH0279044A (ja) 基板の表面処理方法
US8338268B2 (en) Transfer method for thin film nanomembrane structures
US20080090180A1 (en) Method of fabricating semiconductor device
JP2021059081A (ja) 接合体の製造方法および液体吐出ヘッドの製造方法
CN115295716A (zh) 一种打印机喷头压电陶瓷驱动器导电电极制备方法
CN115206796A (zh) 一种在硅片表面进行定点深硅刻蚀的方法
CN111029247A (zh) 一种降低暗电流的氧化层制备方法及复合结构
US7851138B2 (en) Patterning a surface comprising silicon and carbon
JP2007059668A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220603