KR20060087533A - 유기 반도체를 포함하는 집적 회로, 및 집적 회로의 제조방법 - Google Patents

유기 반도체를 포함하는 집적 회로, 및 집적 회로의 제조방법 Download PDF

Info

Publication number
KR20060087533A
KR20060087533A KR1020067004063A KR20067004063A KR20060087533A KR 20060087533 A KR20060087533 A KR 20060087533A KR 1020067004063 A KR1020067004063 A KR 1020067004063A KR 20067004063 A KR20067004063 A KR 20067004063A KR 20060087533 A KR20060087533 A KR 20060087533A
Authority
KR
South Korea
Prior art keywords
integrated circuit
dielectric layer
layer
polymer
ofet
Prior art date
Application number
KR1020067004063A
Other languages
English (en)
Other versions
KR100695580B1 (ko
Inventor
마르쿠스 하리크
하겐 클라우크
귄터 슈미드
안드레아스 월터
우테 제스치스창
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20060087533A publication Critical patent/KR20060087533A/ko
Application granted granted Critical
Publication of KR100695580B1 publication Critical patent/KR100695580B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/44—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins
    • H01B3/442—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins from aromatic vinyl compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials

Abstract

본 발명은 유기 반도체, 특히 유전체 층을 구비하고 있는 유기 전계 효과 트랜지스터(OFET)를 포함하는 집적 회로에 관한 것이다. 상기 집적 회로는 a) 하나 이상의 가교결합성 베이스(base) 중합체 100부, b) 친전자성 가교결합 성분으로서 하나 이상의 다이벤질 또는 트라이벤질 알콜 화합물 10 내지 20부, c) 하기 d)의 용매에 용해된 하나 이상의 광 산 발생제 0.2 내지 10부, 및 d) 하나 이상의 용매로 이루어진 중합체 배합물에 의해 제조된다. 또한, 본 발명은 유전체 층을 포함하는 집적 회로를 제조할 수 있는, 집적 회로의 제조 방법, 특히 저온에서의 OFET의 제조 방법에 관한 것이다.

Description

유기 반도체를 포함하는 집적 회로, 및 집적 회로의 제조 방법{INTEGRATED CIRCUIT COMPRISING AN ORGANIC SEMICONDUCTOR, AND METHOD FOR THE PRODUCTION OF AN INTEGRATED CIRCUIT}
본 발명은 청구 범위 제 1 항에 따른 집적 회로, 및 청구 범위 제 9 항에서 청구한 바와 같은 유기 반도체를 포함하는 집적 회로의 제조 공정에 관한 것이다.
유기 반도체, 특히 유기 전계 효과 트랜지스터(OFET)를 기본으로 한 집적 회로를 포함하는 시스템은 경제 전자 공학의 대규모적 적용 분야에서 유망한 기술을 형성한다. 전계 효과 트랜지스터는 반도체 층이 유기 물질로 제조되는 경우, 특히 유기 전계 효과 트랜지스터로 간주된다.
OFET를 사용하는 복합 회로를 적층시키는 것이 가능하기 때문에, 많은 효과적인 용도가 가능하다. 따라서, 예를 들어 상기 기술을 기본으로 한 RF-ID(무선 주파수 식별) 시스템의 도입은, 장애가 생길 수 있고 직접적으로 스캐너에 시각적으로 접촉시켜야만 사용될 수 있는 바코드에 대한 효과적인 대체물로서 간주된다.
특히, 롤-투-롤(roll-to-roll) 공정에서 대량으로 제조될 수 있는 가요성 기 판 상의 회로는 본원의 대상이 된다.
가장 적합한 경제적인 기판(예, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN))의 열 변형 때문에, 상기 가요성 기판의 제조를 위해서는 130 내지 150℃의 상한 온도가 존재한다. 특정 전제 조건, 예컨대 기판의 열적 예비처리 하에, 상기 온도의 상한은 200℃로 증가될 수 있지만, 이러한 제한으로 기판의 변형은 감소되지만 방지되는 것은 아니다.
전자 부품의 경우, 중요한 공정 단계는 OFET의 유전체 층, 특히 게이트(gate) 유전체 층의 증착이다. OFET에서의 유전체의 품질은 열적, 화학적, 기계적 및 전기적 성질에 대한 매우 높은 필요요건을 만족시켜야 한다.
반도체 기술에서 광범위한 유용성을 기본으로 할 때, 이산화 규소(SiO2)가 현재 가장 빈번하게 사용되는 OFET에서의 게이트 유전체이다. 따라서, 도핑된 규소 웨이퍼(wafer)가 게이트 전극으로서 작용하고, 그 위에 성장한 열적 SiO2가 게이트 유전체를 형성하는 트랜지스터 구조가 기재되어 있다. 이러한 SiO2는 약 800 내지 1000℃의 온도에서 제조된다. 또한, 다양한 기판 상에 SiO2의 증착을 위한 다른 공정(예, CVD)은 400℃ 초과의 온도에서 작동한다. 펜스테이트(PennState) 대학의 한 그룹이 80℃의 공정 온도에서 높은 품질의 SiO2를 증착시킬 수 있는 공정(이온 빔 스퍼터링(ion beam sputtering))을 개발하였다. 이는 문헌[C.D. Sheraw, J.A. Nichols, D.J. Gunlach, J.R. Huang, C.C. Kuo, H. Klauk, T.N. Jackson, M.G. Kane, J. Campi, F.P. Cuomo and B.K. Greening, Techn. Dig. -lot. Electron Devices Meet., 619 (2000), and C.D. Sheraw, L. Zhou, J.R. Huang, D.J. Gundlach, T.N. Jackson, M.G. Kane, I.G. Hili, M.S. Hammond, J. Campi, B.K. Greening, J. Francl and J. West, Appl. Phys. Lett. 80, 1088(2002)]에 기재되어 있다.
그러나, 대량으로 제조되는 제품에 있어서 높은 공정 비용 및 낮은 생산량은 불리하다.
또한, 무기 질화물, 예컨대 SiNx', TaNx가 사용될 수 있음이 공지되어 있다. 무기 산화물의 제조와 유사하게, 무기 질화물의 증착은 고온 또는 높은 공정 비용을 필요로 한다. 예를 들어, 이는 문헌[B.K. Crone, A. Dodabalapur, R. Sarpeshkar, R.W. Filas, Y.Y. Lin, Z. Bao, J.H. O'Neill, W. Li and H.E. Katz, J. Appl. Phys. 89, 5125(2001)]에 기재되어 있다.
또한, 혼성 용액(스핀 온 글래스(spin on glass))이 사용될 수 있음이 공지되어 있다. 용액으로부터 제조될 수 있고 열적 전환에 의해 "유리-같은" 층으로 전환될 수 있는 유기 실록세인이 기재되어 있다. SiO2로의 전환은 고온(약 400℃)에서 실시되거나 또는 오직 부분적으로만 일어나서 트랜지스터의 품질을 저하시킨다(이러한 점은 문헌[Z. Bao, V. Kuck, J.A. Rogers and M.A. Paczkowski, Adv. Funct. Mater., 12, 526(2002)]을 참고로 한다).
또한, 유기 중합체, 예컨대 폴리-4-비닐페놀(PVP), 폴리-4-비닐페놀-코-2-하 이드록시에틸 메타크릴레이트 또는 폴리이미드(PI)는 이미 사용되고 있다. 이러한 중합체는 비교적 단순한 이들의 가공성을 특징으로 한다. 따라서, 이들은 예를 들어 스핀 코팅 또는 프린팅을 위해 용액으로부터 사용될 수 있다. 상기 물질의 뛰어난 유전체 성질은 이미 증명되어 있다(문헌[H. Klauk, M. Halik, U. Zschieschang, G. Schmid, W. Radlik and W. Weber, vol. 92, no. 10으로 인쇄되기로 예정되어 있는 J. Appl. Phys.(2002년 11월)]을 참고).
또한, 상호연결 층(IC)의 적용, 이들의 구조화를 위해 요구되는 유전체 층의 화학적 및 기계적 안정성, 및 중합체의 가교결합에 의해 달성된 연이은 소스-드레인(source-drain) 층의 구조화를 입증하는 것이 가능하다(문헌[M. Halik, H. Klauk, U. Zschieschang, T. Kriem, G. Schmid and W. Radlik, Appl. Phys. Lett., 81, 289(2002)]을 참고).
그러나, 가교결합은 200℃의 온도에서 실시되고, 이는 넓은 면적을 갖는 가요성 기판의 제조에 있어서 문제가 된다.
본 발명의 목적은, 유기 반도체를 포함하는 집적 회로 및 저온에서 가능한 OFET의 유전체 층의 제조 방법을 제공하는 것이다.
이러한 목적은 청구 범위 제 1 항의 특징을 갖는 방법에 의해 본 발명에 따라 달성된다.
본 발명에 따라서, 유기 반도체를 포함하는 집적 회로는 하기 a) 내지 d)로 이루어진 중합체 배합물로부터 제조될 수 있다:
(a) 하나 이상의 가교결합성 베이스(base) 중합체 100부,
(b) 친전자성 가교결합 성분으로서 하나 이상의 다이- 또는 트라이벤질 알콜 화합물 10 내지 20부,
(c) 하나 이상의 광 산 발생제 0.2 내지 10부, 및
(d) 하나 이상의 용매.
특히, 본 발명에 따른 집적 회로는 뛰어난 유전체 성질을 갖는 유기 층을 지닌 OFET이다. 사용된 특정 중합체 배합물로 인해, 집적 회로는 저온(150℃ 이하)에서 단순한 방식으로 제조될 수 있다. 또한, 이러한 중합체 배합물은 다른 전자 부품과 함께 기본적으로 사용될 수 있다.
하나 이상의 베이스 중합체가 페놀-함유 중합체 또는 공중합체, 특히 폴리-4-비닐페놀, 폴리-4-비닐페놀-코-2-하이드록시에틸 메타크릴레이트 또는 폴리-4-비닐페놀-코-메틸 메타크릴레이트인 것이 유리하다.
유리하게는, 친전자성 가교결합 성분으로서 하나 이상의 다이- 또는 트라이벤질 알콜 화합물은 4-하이드록시메틸벤질 알콜이다.
하나 이상의 가교결합 성분이 하기 구조 중 하나를 가지는 것이 유리하다:
Figure 112006014291894-PCT00001
상기 식에서,
R1은 -O-, -S-, -SO2-, -Sx-, -(CH2)x-(이때, x는 1 내지 10), 및 부가적으로
Figure 112006014291894-PCT00002
이되, 이때 R2는 1 내지 10개의 탄소 원자를 갖는 알킬 또는 아릴이다.
유리하게는, 사용된 광 산 발생제는 UV 빛에 노광시 양성자를 벤질 알콜의 하이드록실 기로 전달하기 위해 광 산을 발생시키는 하나 이상의 화합물, 특히 설포늄 또는 요오도늄 염이다.
유리한 용매는 알콜, 특히 n-뷰탄올, 프로필렌 글라이콜 모노메틸 에틸 아세테이트(PGMEA), 다이옥세인, N-메틸피롤리돈(NMP), γ-뷰티로락톤, 자일렌 또는 혼합물이다.
우수한 가공성을 위해, 베이스 중합체, 가교결합 성분 및 광 산 발생제의 비율이 5 내지 20질량%인 것이 유리하다.
또한, 상기 목적은 청구 범위 제 1 항의 특징을 갖는 집적 회로, 특히 유전 체 층을 포함하는 OFET의 제조 방법에 의해 달성된다. 본 발명에 따라서, a) 청구범위 제 1 항에서 기재된 중합체 배합물이 기판, 특히 예비구조화된 게이트 전극을 갖는 기판에 적용된 후, b) 게이트 유전체 층의 형성을 위해 광유도된 가교결합 반응이 수행된다.
그 후, OFET의 제조에 있어서, OFET를 제조하기 위한 하나 이상의 추가의 구조화가 유리하게 수행된다.
유리하게는, 광유도된 가교결합 반응은 UV 방사에 노광되어 개시된다. 노광 후에 가열 단계, 특히 노광 후 소성을 실시하는 것이 특히 유리하다. 가열 단계의 온도가 140℃ 이하, 특히 100℃인 것이 유리하다. 노광 후 소성(PEB) 후에, OFET 제조를 위한 하나 이상의 추가의 구조화를 실시하는 것이 유리하다.
중합체 배합물의 적용은 바람직하게는 스핀 코팅, 프린팅 또는 분무에 의해 실시된다.
유리하게는, 가교결합 반응은 비활성 기체 대기, 특히 N2 대기하에 실시된다.
중합체 배합물의 적용 및 중합체 필름의 제조 후에, 특히 100℃에서 건조를 수행하는 것이 유리하다.
그 후, OFET의 제조를 위해, 소스-드레인 층을 게이트 유전체 층으로 적용하는 것이 유리하다.
최종적으로, 특히 반도체 펜타센을 포함하는 OFET의 형성을 위한 활성 층을 소스-드레인 층에 적용하는 것이 유리하다. 부동태 층이 유리하게는 활성 층에 배치된다.
본 발명은 하기 도면을 참고로 하여 다수의 실시양태에 대해 보다 상세하게 설명한다.
도 1은 유기 전계 효과 트랜지스터의 개략도를 도시하고 있다.
도 2는 가교결합제로서 4-하이드록시-메틸벤질 알콜 및 PVP를 포함하는 중합체 게이트 유전체 층의 광유도된 가교결합 반응의 예를 도시하고 있다.
도 3a는 친전자적으로 가교결합된 게이트 유전체를 포함하는 OFET의 출력 특성 군을 도시하고 있다.
도 3b는 친전자적으로 가교결합된 게이트 유전체를 포함하는 OFET의 전송 특성 군을 도시하고 있다.
도 4는 오실로스코프(oscilloscope) 상의 자취를 도시하고 있다.
* 도면의 주요 부분에 대한 부호의 설명
1 기판
2 게이트 전극
3 게이트 유전체 층
4a 드레인 층
4b 소스 층
5 활성 층
6 부동태 층
7 상호연결 층
OFET는 개개의 층의 연결에 의한 집적 회로를 생성시키기 위해 모두 구조화된 다수의 층으로 이루어진 전자 부품이다.
도 1은 바닥 접촉 구조의 상기 트랜지스터의 기본 구조를 도시하고 있다.
게이트 유전체 층(3)에 의해 덮여지는 게이트 전극(2)은 기판(1) 상에 배치되어 있다. 하기 설명되는 바와 같이, 본 발명에 따른 공정의 실시양태에서 이미 기판 상에 배치된 게이트 전극(2)을 지닌 기판(1)은 그 위에 게이트 유전체 층(3)이 적용되는 개시 물질을 형성한다. 드레인 층(4a) 및 소스 층(4b)은 모두 활성 반도체 층(5)에 연결되어 있으며, 게이트 유전체 층(3) 상에 배치되어 있다. 부동태 층(6)은 활성 층(5) 상에 배치되어 있다.
소스 층(4b)은 상호연결 층(7)에 연결부를 형성한다.
게이트 유전체 층(3)의 증착 및 가공은 본원에서 기재된 본 발명의 실시양태에 있어 결정적인 것이다.
본 발명에 따른 회로 및 이의 제조로 게이트 유전체 층, 특히 낮은 공정 온도와 함께 뛰어난 기계적, 화학적 및 전기적 성질을 갖는 유기 IC를 지닌 OFET의 구비 문제를 해결한다.
OFET는 기본적으로 4가지 성분, 즉, 베이스 중합체, 가교결합 성분, 광 산 발생제 및 용매를 포함하는 혼합물(중합체 배합물)로부터 제조될 수 있는 유전체 층을 가진다. 실시예에 의해 본원에서 언급되는 본 발명에 따른 회로의 실시양태는 하기 a) 내지 d)의 성분을 포함하는 중합체 배합물을 가진다:
a) 가교결합성 베이스 중합체로서 PVP,
b) 친전자성 가교결합 성분으로서 4-하이드록시메틸벤질 알콜,
c) 광 산 발생제(PAG)로서 트라이페닐설포늄 헥사플레이트, 및
d) 용매로서 예컨대, 알콜, PGMEA.
이러한 중합체 배합물은 상응하여 제조된 기판(1)에 적용된다(게이트 구조(2)는 이미 기판(1) 상에 한정되어 있다). 예를 들어, 중합체 배합물은 프린팅, 스핀 코팅 또는 분무 코팅에 의해 적용될 수 있다. 알맞은 온도(약 100℃)에서 후속 건조함으로써, 중합체 배합물은 기판 상에 고정된다.
그 후에, UV 빛을 사용하는 노광 단계가 실시되고, 이때 UV 조사의 파장 및 지속 시간은 사용된 광 산 발생제에 따라 좌우된다. 후속 가열 단계(140℃ 이하의 노광 후 소성(PEB))에서 가교결합 반응을 개시하는 광 산은 광 산 발생제로부터 발생된다.
도 2는 가교결합 성분으로서, 예컨대 4-하이드록시메틸벤질 알콜을 사용하여 PVP에 대한 중합성 게이트 유전체의 광유도된 친전자성 가교결합 반응을 도시하고 있다. 사용된 광 산 발생제는 트라이페닐설포늄 헥사플레이트이다.
광화학적으로 유도된 가교결합 반응의 결과로서, 가교결합된 물질과 가교결합되지 않은 물질간에 용해도 차이가 생긴다. 마스크를 사용함으로써, 노광된 부분과 노광되지 않은 부분을 한정하는 것이 가능하고, 이는 게이트 유전체 층(3)을 구조화하기 위해 사용될 수 있다.
상기 공정을 사용함으로써, 요구되는 가교결합 온도를 지금까지 공지된 방법(할리크(Halik) 등에 의한 2002년 문헌을 참고)과 비교하여 60℃ 초과로 감소시킨다. 사용된 온도는 기판에 있어서는 중요하지 않다.
베이스 중합체는 게이트 유전체 층(3)의 기본 성질을 결정한다. 적합한 베이스 중합체는 기본적으로 모든 페놀-함유 중합체 및 이들의 공중합체, 예컨대 폴리-4-비닐페놀, 폴리-4-비닐페놀-코-2-하이드록시에틸메타크릴레이트 또는 폴리-4-비닐페놀-코-메틸메타크릴레이트이다.
중합체 배합물에서 가교결합 성분 및 이들의 농도를 선택함으로써, 중합체 층의 기계적 성질 및 내화학성이 결정적으로 조절될 수 있다.
광 산 발생제를 선택함으로써, 가교결합 반응의 개시를 위한 파장 및 노광량은 조절될 수 있다. 노광 후 소성(PEB) 온도는 광 발생된 산의 확산에 의해 실질적으로 결정되기 때문에, 가교결합 단계의 지속 시간을 결정한다.
용매의 선택으로 배합물의 필름 형성 성질을 결정한다.
오직 가교결합제의 비율만이 상이한 두 개의 중합체 배합물이 실시예로서 하기에 기재되어 있다.
배합물 1은 프로필렌 글라이콜 모노메틸 에터 아세테이트(PGMEA)에서 10% 강도의 용액이다. 베이스 중합체 100부, 가교결합제 10부 및 광 산 발생제 2.5부가 존재한다.
베이스 중합체로서 PVP 2g(분자량: 약 20,000) 및 가교결합제로서 4-하이드록시메틸벤질 알콜 200mg의 혼합물을 진탕 장치에서 용매로서 PGMEA 20.5g 중에 용해시켰다(약 3시간).
그 후에, 광 산 발생제로서 트라이페닐설포늄 헥사플레이트 50mg을 첨가하고 전체 용액을 추가의 시간 동안 진탕시켰다. 사용하기 전에, 중합체 용액을 0.2㎛ 필터를 통해 여과시켰다.
배합물 2는 PGMEA에서 10% 강도의 용액이다. 베이스 중합체 100부, 가교결합제 20부 및 광 산 발생제 2.5부가 존재한다. 따라서, 가교결합제의 비율이 배합물 1의 두 배만큼 크다.
베이스 중합체로서 PVP 2g(분자량: 약 20,000) 및 가교결합제로서 4-하이드록시메틸벤질 알콜 400mg의 혼합물을 진탕 장치에서 용매로서 PGMEA 20.5g 중에 용해시켰다(약 3시간). 그 후에, 광 산 발생제로서 트라이페닐설포늄 헥사플레이트 50mg을 첨가하고 전체 용액을 추가의 시간 동안 진탕시켰다. 사용하기 전에, 중합체 용액을 0.2㎛ 필터를 통해 여과시켰다.
필름 제조:
22초 동안 4000rpm에서 스핀 코터(coater)에 의해, 2ml의 배합물 1을 제조된 기판(Ti 게이트 구조를 갖는 PEN(폴리에틸렌 나프탈레이트))에 적용시켰다. 그 후 에, 고열판에서 2분 동안 100℃에서 건조시켰다. 그 후, 층을 노광시켰다(365nm 파장, 30초의 지속시간, 7mW/cm2의 조사 강도).
그 후, 노광 후 소성을 20분 동안 400mbar N2 대기하에 오븐에서 140℃의 온도에서 실시하였다.
배합물 2를 위한 필름 제조를 유사하게 실시하였다.
게이트 유전체 층의 구조화:
가교결합된 중합체 층(게이트 유전체 층(3))이 밝은 영역의 크롬 마스크(크롬 온 글래스(chrome on glass, COG))를 사용하여 노광되는 것을 제외하고 상기 실시예에서 기술된 바와 같이 구조화를 실시하였다. 노광 후 소성 단계 후에, 가교결합되지 않은 유전체(즉, 빛에 노광되지 않은 유전체 층(3)의 부분)를 아세톤에 용해시켰다. 구조화된 유전체 층(3)은 노광된 부분 중에 남아 있다.
그 후, 소스-드레인 층(4a, 4b)을 표준 방법(기상 증착, 포토리쏘그래피 구조화 및 I2/KI 용액을 사용한 습식 화학적 에칭에 의해 열적으로 30nm Au를 적용함)에 의해 증착 및 구조화하였다.
게이트 유전체 층(2)의 층 두께는 배합물 1에 있어서 200nm이다. 층의 조면화는 50㎛ 상에서 0.7nm이다.
게이트 유전체 층의 층 두께는 배합물 2에 있어서 210nm이다. 층의 조면화는 50㎛ 상에서 0.7nm이다.
트랜지스터 또는 회로는 열적으로 기상 증착에 의해 활성 성분(5)(이 경우 펜타센)을 적용시켜 완성시켰다. 부동태 층(6)을 제외하고, 도 1에 따른 OFET의 구조를 이렇게 제조하였다.
본원에서는, OFET를 기본으로 한 집적 회로에서 사용하기 위한 중합체 배합물 및 저온에서 게이트 유전체 층(3)을 제조하기 위한 중합체 배합물의 용도에 대한 실시양태를 기재하고 있다. 이러한 게이트 유전체 층(3)은 뛰어난 열적, 화학적, 기계적 및 전기적 성질 외에도 이들의 제조를 위한 낮은 가공 온도를 특징으로 한다.
도 3a는 친전자적으로 가교결합된 게이트 유전체를 포함하는 펜타센 OFET의 출력 특성 군을 도시하고 있다. 도 3b는, 같은 구조에 있어서 OFET의 전송 특성(μ=0.8cm2/Vs, 온/오프 비율=105)을 도시하고 있다. 도 4에서는, 오실로스코프 도표의 자취를 재현하고 있다. 5-단계의 링 오실레이터(ring oscillator)의 특성이 도시되어 있고, 이때 링 오실레이터는 단계 마다 80마이크로초의 신호 랙(lag)으로 작동한다.
도면과 관련하여, 실시양태에서 OFET는 집적 회로로서 사용된다. 그러나 기본적으로, 본 발명에 따른 집적 회로는 상이한 구조의 유전체 층을 또한 사용할 수 있다.
본 발명은 전술한 바람직한 실시양태에 대한 실시로 제한되지 않는다. 오히려, 본 발명에 따른 장치를 사용하는 수많은 변형물 및 또한 기본적으로 상이한 유형으로 변형된 본 발명에 따른 방법이 고려될 수 있다.

Claims (19)

  1. a) 하나 이상의 가교결합성 베이스(base) 중합체 100부,
    b) 친전자성 가교결합 성분으로서 하나 이상의 다이- 또는 트라이벤질 알콜 화합물 10 내지 20부,
    c) 하기 d)의 용매에 용해된 하나 이상의 광 산 발생제 0.2 내지 10부, 및
    d) 하나 이상의 용매로 이루어진 중합체 배합물에 의해 제조될 수 있는, 유기 반도체, 특히 유전체 층을 갖는 유기 전계 효과 트랜지스터(OFET)를 포함하는 집적 회로.
  2. 제 1 항에 있어서,
    하나 이상의 베이스 중합체가 페놀-함유 중합체 또는 공중합체, 특히 폴리-4-비닐페놀, 폴리-4-비닐페놀-코-2-하이드록시에틸 메타크릴레이트 또는 폴리-4-비닐페놀-코-메틸 메타크릴레이트인 것을 특징으로 하는 집적 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    친전자성 가교결합 성분으로서 하나 이상의 다이- 또는 트라이벤질 알콜 화합물이 4-하이드록시메틸벤질 알콜인 것을 특징으로 하는 집적 회로.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    하나 이상의 가교결합 성분이 하기 구조를 갖는 것을 특징으로 하는 집적 회로:
    Figure 112006014291894-PCT00003
    상기 식에서,
    R1은 -O-, -S-, -SO2-, -Sx-, -(CH2)x-(이때, x는 1 내지 10), 및 부가적으로
    Figure 112006014291894-PCT00004
    이되, 이때 R2는 1 내지 10개의 탄소 원자를 갖는 알킬 또는 아릴이다.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    하나 이상의 광 산 발생제가 UV 빛에 노광시, 양성자를 벤질 알콜의 하이드록실 기로 전달하기 위해 광 산을 발생시키는 화합물인 것을 특징으로 하는 집적 회로.
  6. 제 5 항에 있어서,
    하나 이상의 광 산 발생제가 설포늄 또는 요오도늄 염, 특히 트라이페닐설포늄 헥사플레이트인 것을 특징으로 하는 집적 회로.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    하나 이상의 용매가 알콜, 특히 n-뷰탄올, 프로필렌 글라이콜 모노메틸 에터 아세테이트(PGMEA), 다이옥세인, N-메틸피롤리돈(NMP), γ-뷰티로락톤, 자일렌 또는 혼합물인 것을 특징으로 하는 집적 회로.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    베이스 중합체, 가교결합 성분 및 광 산 발생제의 비율이 5 내지 20질량%인 것을 특징으로 하는 집적 회로.
  9. a) 제 1 항에 기재된 중합체 배합물이 기판(1), 특히 예비구조화된 게이트 전극(2)을 갖는 기판에 적용된 후, b) 게이트 유전체 층(3)의 가교결합된 부분을 형성하기 위해 광유도된 가교결합 반응을 실시하는 것을 특징으로 하는, 유기 반도체, 특히 유전체 층을 갖는 OFET를 포함하는 집적 회로의 제조 방법.
  10. 제 9 항에 있어서,
    광유도된 가교결합 반응이 UV 방사에 노광시 개시되는 것을 특징으로 하는 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    빛에 노광 후에 가열 단계, 특히 노광 후 소성 단계를 실시하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서,
    가열 단계의 온도가 140℃ 이하, 특히 100℃인 것을 특징으로 하는 방법.
  13. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서,
    노광 후 소성(PEB) 후에, OFET의 제조를 위한 하나 이상의 추가의 구조화를 실시하는 것을 특징으로 하는 방법.
  14. 제 9 항 내지 제 13 항 중 어느 한 항에 있어서,
    중합체 배합물이 스핀 코팅, 프린팅 또는 분무에 의해 적용되는 것을 특징으로 하는 방법.
  15. 제 9 항 내지 제 14 항 중 어느 한 항에 있어서,
    가교결합 반응이 비활성 기체 대기, 특히 N2 대기하에 실시되는 것을 특징으로 하는 방법.
  16. 제 9 항 내지 제 15 항 중 어느 한 항에 있어서,
    중합체 배합물의 적용 후, 특히 100℃에서 건조하는 것을 특징으로 하는 방법.
  17. 제 9 항 내지 제 16 항 중 어느 한 항에 있어서,
    소스-드레인(source-drain) 층(4a, 4b)이 게이트 유전체 층(3)에 적용되는 것을 특징으로 하는 방법.
  18. 제 9 항 내지 제 17 항 중 어느 한 항에 있어서,
    특히 펜타센을 포함하는 OFET의 형성을 위한 활성 층(5)이 소스-드레인 층(4a, 4b)에 적용되는 것을 특징으로 하는 방법.
  19. 제 9 항 내지 제 18 항 중 어느 한 항에 있어서,
    부동태 층(6)이 활성 층(5) 상에 배치되는 것을 특징으로 하는 방법.
KR1020067004063A 2003-08-29 2004-08-24 유기 반도체를 포함하는 집적 회로, 및 집적 회로의 제조방법 KR100695580B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10340608.5 2003-08-29
DE10340608A DE10340608A1 (de) 2003-08-29 2003-08-29 Polymerformulierung und Verfahren zur Herstellung einer Dielektrikumsschicht

Publications (2)

Publication Number Publication Date
KR20060087533A true KR20060087533A (ko) 2006-08-02
KR100695580B1 KR100695580B1 (ko) 2007-03-14

Family

ID=34202355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067004063A KR100695580B1 (ko) 2003-08-29 2004-08-24 유기 반도체를 포함하는 집적 회로, 및 집적 회로의 제조방법

Country Status (7)

Country Link
US (2) US7582896B2 (ko)
EP (1) EP1658647B1 (ko)
JP (1) JP2007504641A (ko)
KR (1) KR100695580B1 (ko)
CN (1) CN1846319A (ko)
DE (2) DE10340608A1 (ko)
WO (1) WO2005023940A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794720B1 (ko) * 2006-08-28 2008-01-21 경희대학교 산학협력단 유기 박막 트랜지스터 표시판 및 그 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10340609A1 (de) * 2003-08-29 2005-04-07 Infineon Technologies Ag Polymerformulierung und Verfahren zur Herstellung einer Dielektrikumsschicht
DE10340608A1 (de) 2003-08-29 2005-03-24 Infineon Technologies Ag Polymerformulierung und Verfahren zur Herstellung einer Dielektrikumsschicht
US20060008858A1 (en) * 2004-01-28 2006-01-12 The Regents Of The University Of Michigan Osteoblast factor(s) that regulates human prostate cancer migration to and invasion of bone
WO2006052625A1 (en) * 2004-11-03 2006-05-18 Massachusetts Institute Of Technology Control of threshold voltage in organic field effect transistors
JP5037841B2 (ja) * 2005-03-25 2012-10-03 キヤノン株式会社 有機半導体素子、電界効果型トランジスタおよびそれらの製造方法
US20060231908A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation Multilayer gate dielectric
WO2007009889A1 (de) * 2005-07-22 2007-01-25 Siemens Aktiengesellschaft Verbesserte materialien für isolatoren in organischen feldeffekttransistoren
US20070176167A1 (en) * 2006-01-27 2007-08-02 General Electric Company Method of making organic light emitting devices
KR101296623B1 (ko) * 2006-05-12 2013-08-14 엘지디스플레이 주식회사 플라스틱 기판의 제조 방법
TWI375119B (en) * 2008-10-02 2012-10-21 Ind Tech Res Inst Composition for forming photosensitive dielectric material and application thereof
CN102208536B (zh) * 2011-03-11 2013-01-16 吉林大学 基于环三（甲氧基取代甲基异腈金）纳微米线的光电器件、制备方法及应用
JP6160068B2 (ja) * 2011-12-16 2017-07-12 Jsr株式会社 レジスト下層膜形成用樹脂組成物、レジスト下層膜、その形成方法及びパターン形成方法
WO2016046659A1 (en) * 2014-09-25 2016-03-31 Basf Se Ether-based polymers as photo-crosslinkable dielectrics
CN113410384B (zh) * 2021-06-28 2023-04-07 西南大学 一种用于柔性场效应晶体管的聚合物介电层的制备方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717003A (en) 1988-08-03 1998-02-10 Ciba Specialty Chemicals Corporation Acid-curable binder systems containing 1,2-disulfones
DE3826363A1 (de) 1988-08-03 1990-02-08 Merck Patent Gmbh Saeurehaertbare bindemittelsysteme mit 1,2-disulfonen
DE68928384T2 (de) * 1989-02-23 1998-05-07 Sumikin Chemical Aromatische härtbare Harze und deren Herstellung
US5108755A (en) * 1989-04-27 1992-04-28 Sri International Biodegradable composites for internal medical use
US5296332A (en) * 1991-11-22 1994-03-22 International Business Machines Corporation Crosslinkable aqueous developable photoresist compositions and method for use thereof
US6309580B1 (en) 1995-11-15 2001-10-30 Regents Of The University Of Minnesota Release surfaces, particularly for use in nanoimprint lithography
JP3873372B2 (ja) * 1997-05-26 2007-01-24 住友化学株式会社 ポジ型フォトレジスト組成物
EP1009608A1 (de) 1997-07-29 2000-06-21 Ickinger, Georg, Dipl.-Ing.- Dr.techn. Verfahren zur herstellung von aus kunst-, zell- oder holzstoff bestehenden formteilen mit hohlräumen
WO1999019900A2 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
JP3955384B2 (ja) * 1998-04-08 2007-08-08 Ａｚエレクトロニックマテリアルズ株式会社 化学増幅型レジスト組成物
US6143204A (en) 1998-06-19 2000-11-07 Lonza Inc. Stabilization of iodopropynl compounds
US6334960B1 (en) 1999-03-11 2002-01-01 Board Of Regents, The University Of Texas System Step and flash imprint lithography
WO2001015233A1 (en) * 1999-08-24 2001-03-01 Koninklijke Philips Electronics N.V. Display device
JP2003508797A (ja) * 1999-08-24 2003-03-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表示装置
DE10043204A1 (de) 2000-09-01 2002-04-04 Siemens Ag Organischer Feld-Effekt-Transistor, Verfahren zur Strukturierung eines OFETs und integrierte Schaltung
JP4117871B2 (ja) * 2000-11-09 2008-07-16 東京応化工業株式会社 反射防止膜形成用組成物
DE10061297C2 (de) 2000-12-08 2003-05-28 Siemens Ag Verfahren zur Sturkturierung eines OFETs
DE10105914C1 (de) * 2001-02-09 2002-10-10 Siemens Ag Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung
US7011932B2 (en) * 2001-05-01 2006-03-14 E. I. Du Pont De Nemours And Company Polymer waveguide fabrication process
JP2002341525A (ja) * 2001-05-14 2002-11-27 Fuji Photo Film Co Ltd ポジ型フォトレジスト転写材料およびそれを用いた基板表面の加工方法
DE10131669A1 (de) 2001-06-29 2003-01-16 Infineon Technologies Ag Herstellung von organischen Halbleitern mit hoher Ladungsträgermobilität durch pi-konjugierte Vernetzungsgruppen
KR100428002B1 (ko) 2001-08-23 2004-04-30 (주)그라쎌 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법
EP1291932A3 (en) * 2001-09-05 2006-10-18 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
DE10143630A1 (de) * 2001-09-06 2003-03-27 Bayer Ag Strahlenhärtende Beschichtungsmittel
WO2003030252A2 (en) 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for producing interconnects
WO2003030254A2 (en) 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for assembling systems and structure thus obtained
DE10160732A1 (de) 2001-12-11 2003-06-26 Siemens Ag Organischer Feld-Effekt-Transistor mit verschobener Schwellwertspannung und Verwendung dazu
JP2005513788A (ja) * 2001-12-19 2005-05-12 アベシア・リミテッド 有機誘電体を有する有機電界効果トランジスタ
US20040242759A1 (en) 2003-05-30 2004-12-02 Bhave Mandar R. Bottom anti-reflective coating compositions comprising silicon containing polymers to improve adhesion towards photoresists
DE10329262B3 (de) 2003-06-23 2004-12-16 Infineon Technologies Ag Verfahren zur Behandlung eines Substrates und ein Halbleiterbauelement
DE10340608A1 (de) 2003-08-29 2005-03-24 Infineon Technologies Ag Polymerformulierung und Verfahren zur Herstellung einer Dielektrikumsschicht
US20050062174A1 (en) * 2003-09-19 2005-03-24 Osram Opto Semiconductors Gmbh Encapsulated organic electronic device
KR20050058062A (ko) * 2003-12-11 2005-06-16 삼성전자주식회사 유기절연막 형성용 조성물 및 이를 사용하여 제조된유기절연막
DE102004005247A1 (de) * 2004-01-28 2005-09-01 Infineon Technologies Ag Imprint-Lithographieverfahren

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794720B1 (ko) * 2006-08-28 2008-01-21 경희대학교 산학협력단 유기 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
US7825404B2 (en) 2010-11-02
KR100695580B1 (ko) 2007-03-14
EP1658647B1 (de) 2009-02-18
US20060145149A1 (en) 2006-07-06
US20080315192A1 (en) 2008-12-25
WO2005023940A2 (de) 2005-03-17
DE502004009020D1 (de) 2009-04-02
JP2007504641A (ja) 2007-03-01
US7582896B2 (en) 2009-09-01
WO2005023940A3 (de) 2005-05-06
CN1846319A (zh) 2006-10-11
EP1658647A2 (de) 2006-05-24
DE10340608A1 (de) 2005-03-24

Similar Documents

Publication Publication Date Title
US7825404B2 (en) Integrated circuit comprising an organic semiconductor, and method for the production of an integrated circuit
US20050208779A1 (en) Imprint lithography process
JP2004518305A (ja) 光パターン化されたゲート誘電体を備えた有機電界効果トランジスタ、その製造法および有機電子工学における使用
US7387872B2 (en) Solution and method for the treatment of a substrate, and semiconductor component
KR101151159B1 (ko) 포스페이트계 자기조립단분자막을 포함하는 유기 박막트랜지스터 및 그 제조방법
KR102082019B1 (ko) 유기 전자 소자용 뱅크 구조체
KR102239934B1 (ko) 유기 전자 디바이스에서 유전 구조물들의 표면 개질 방법
US20120153285A1 (en) Solution processable passivation layers for organic electronic devices
TWI612126B (zh) 用於有機電子裝置之鈍化層
US20060202198A1 (en) Integrated circuit, and method for the production of an integrated circuit
US9929345B1 (en) Curable polymeric materials and their use for fabricating electronic devices
EP1542241B1 (en) Composition for forming organic insulating film and organic insulating film formed from the same
TW201535817A (zh) 有機薄膜電晶體及其製造方法
KR20130112882A (ko) 유기 전자 디바이스의 제조 방법
TWI464182B (zh) 薄膜電晶體用閘極絕緣膜形成組成物
CN110047997A (zh) Ofet用的可光图案化的栅极电介质
JP4360911B2 (ja) 有機電子デバイス用の絶縁体
TW202043325A (zh) 用於有機薄膜電晶體之光可圖案化交聯有機半導體聚合物
US4507333A (en) Biphenylene end-capped quinoxaline polymers and their use as insulating coatings for semiconductor devices
JP4652704B2 (ja) 有機半導体素子
TW202225252A (zh) 可光圖案化之有機半導體(osc)聚合物與其形成及應用方法
KR100767938B1 (ko) 컨쥬게이티드 고분자 패턴 형성용 조성물 및 이를 이용한패턴형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee