KR20060076235A - 화소를 포함하는 유기 전자 장치 - Google Patents

화소를 포함하는 유기 전자 장치 Download PDF

Info

Publication number
KR20060076235A
KR20060076235A KR1020050131891A KR20050131891A KR20060076235A KR 20060076235 A KR20060076235 A KR 20060076235A KR 1020050131891 A KR1020050131891 A KR 1020050131891A KR 20050131891 A KR20050131891 A KR 20050131891A KR 20060076235 A KR20060076235 A KR 20060076235A
Authority
KR
South Korea
Prior art keywords
pixel
radiation
transistor
electronic device
substrate
Prior art date
Application number
KR1020050131891A
Other languages
English (en)
Other versions
KR101340681B1 (ko
Inventor
강 유
Original Assignee
듀폰 디스플레이즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 듀폰 디스플레이즈, 인크. filed Critical 듀폰 디스플레이즈, 인크.
Publication of KR20060076235A publication Critical patent/KR20060076235A/ko
Application granted granted Critical
Publication of KR101340681B1 publication Critical patent/KR101340681B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

유기 전자 장치는 화소를 포함한다. 하나의 구현양태에서, 유기 전자 장치는 하부 방출 전자 장치이다. 화소는 40% 이상의 구경비를 갖는다. 다른 구현양태에서, 화소는 제1 측면 및 제1 측면에 마주보는 제2 측면을 갖는다. 평면도에서, 데이타선 및 제1 전력 공급선이 화소의 길이를 따라 뻗어 있는 길이를 갖고, 제2 측면에 비해 제1 측면에 더욱 가깝게 놓여 있다. 또 다른 구현양태에서, 유기 전자 장치는 기판, 데이타선 및 전력 공급선을 포함한다. 화소는 선택 트랜지스터 및 구동 트랜지스터를 포함한다. 제1 화소 내에서, 데이타선 및 제1 전력 공급선의 각각은 선택 트랜지스터에 비해 기판에 더욱 가깝게 놓여 있다.
유기 전자 장치, 화소, 화소 구동 회로, 선택 트랜지스터, 구동 트랜지스터

Description

화소를 포함하는 유기 전자 장치{ORGANIC ELECTRONIC DEVICES INCLUDING PIXELS}
도 1은 전자 장치 내에서 화소 회로를 포함하는 회로도이다.
도 2 및 도 3은 기판 위에서 전도성 부재의 제1 세트를 형성한 후의 어레이의 일부의 평면도 및 단면도를 각각 도시한 것이다.
도 4는 절연층 및 전도성 플러그를 형성한 후의 도 3의 어레이의 일부의 단면도를 도시한 것이다.
도 5 및 도 6은 전도성 부재의 제2 세트를 형성한 후의 도 2 및 도 4의 어레이의 일부의 평면도 및 단면도를 각각 도시한 것이다.
도 7 내지 도 9는 제1 및 제2 반도체층을 패턴화한 후의 도 5 및 도 6의 어레이의 일부의 평면도 및 단면도를 도시한 것이다.
도 10은 전도성 부재의 제3 세트를 형성한 후의 도 7 내지 도 9의 어레이의 일부의 평면도를 도시한 것이다.
도 11 및 도 12는 제1 반도체층 내에서 채널 영역을 한정하기 위하여 제2 반도체층의 일부를 에칭한 후의 도 10의 어레이의 일부의 단면도를 도시한 것이다.
도 13 및 도 14는 방사선-방출 또는 방사선-반응성 부품을 위한 전극을 형성한 후의 도 11 및 도 12의 어레이의 일부의 평면도 및 단면도를 각각 도시한 것이 다.
도 15는 화소 구동 회로의 적어도 일부 위에서 기판 구조를 형성한 후의 도 13 및 도 14의 어레이의 일부의 단면도를 도시한 것이다.
도 16은 실질적으로 완료된 전자 장치를 형성한 후의 도 15의 어레이의 일부의 단면도를 도시한 것이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 전자 장치
120, 140, 160: 화소
122: 선택 트랜지스터
124: 전기용량 전자 부품
126: 구동 트랜지스터
128, 148, 168: 전자 부품
232, 236, 252, 256, 272, 276: 전도성 부재
300: 기판
322: 블랙층
324: 전도성층
422: 절연층
424: 전도성 플러그
442, 444: 반도체층
822: 유전층
[문헌 1] 미국 특허출원 10/840,807호 (Gang Yu et al) 2004.05.07.
본 발명은 일반적으로 전자 장치, 더욱 구체적으로는 화소를 포함하는 유기 전자 장치에 관한 것이다.
유기 전자 장치를 포함하는 전자 장치는 매일의 일상 생활에서 계속해서 더욱 광범위하게 사용되고 있다. 유기 전자 장치의 예는 유기 발광 다이오드("OLED")를 포함한다. 능동 매트릭스 OLED("AMOLED") 디스플레이는 각각 화소 회로를 가진 화소를 포함한다.
종래의 화소는, 화소의 폭을 따라 한 쌍의 마주보는 보다 짧은 측면 및 화소의 길이를 따라 한 쌍의 마주보는 보다 긴 측면을 가진 직사각형 형태를 갖는다. 한가지 통상적인 레이아웃에서, 화소에 연결된 데이타 및 Vdd 선은 화소의 마주보는 측면을 따라 놓여있고, OLED가 그러한 데이타와 Vdd 선 사이에 놓여 있다. 화소에 대한 전형적인 레이아웃은, 평면도에서, 화소 구동 회로에 의해 차지되는 부분이 보다 긴 측면 사이에 놓여 있고, 보다 짧은 한쪽 측면으로부터 부분적으로 다른 쪽의 보다 짧은 측면으로 연장되는 화소 구동 회로를 갖는다. 동일한 레이아웃은, 보다 긴 측면 사이에 놓여 있고 다른 쪽의 보다 짧은 측면으로부터 화소 구동 회로 쪽으로 뻗어있는 OLED에 의해 차지된 부분을 갖고 있다. 이러한 레이아웃을 사용한 구경비는 전형적으로 하부 방출 전자 장치에 대해 35% 이하이다.
발명의 요약
유기 전자 장치는 화소를 포함한다. 하나의 구현양태에서, 화소는 화소 구동 회로 및 화소 구동 회로에 결합된 제1 전자 부품을 포함한다. 유기 전자 장치는 하부 방출 전자 장치이다. 화소는 40% 이상의 구경비를 갖는다.
다른 구현양태에서, 유기 전자 장치는 제1 측면 및 제1 측면의 반대쪽의 제2 측면을 가진 제1 화소를 포함한다. 제1 및 제2 측면은 제1 화소의 길이를 따라 연장된다. 유기 전자 장치는 제1 화소에 결합된 데이타선 및 제1 화소에 결합된 제1 전력 공급선을 또한 포함한다. 평면도에서, 데이타선 및 제1 전력 공급선은 제1 화소의 길이를 따라 뻗어 있는 길이를 갖고, 제2 측면에 비해 제1 측면에 더욱 가깝게 놓여 있다.
또다른 구현양태에서, 유기 전자 장치는 기판, 데이타선, 제1 전력 공급선 및 제1 화소를 포함한다. 제1 화소는 기판 위에 놓여진 화소 구동 회로를 포함하며, 화소 구동 회로는 선택 트랜지스터 및 구동 트랜지스터를 포함한다. 데이타선은 선택 트랜지스터에 연결되고, 제1 전력 공급선이 구동 트랜지스터에 결합된다. 제1 화소 내에서, 각각의 데이타선 및 제1 전력 공급선이 선택 트랜지스터에 비하여 기판에 더욱 가깝게 놓여 있다.
상기 개략적인 설명 및 하기 상세한 설명은 단지 본 발명을 예증하고 설명하기 위한 것일 뿐 첨부된 청구의 범위에 한정된 바와 같이 본 발명을 제한하지 않는 다.
또한, 당업자는 도면에서의 요소들은 단순하고 명확하게 나타내기 위해 도시되며 반드시 일정한 비율에 따라 그릴 필요가 없다는 것을 이해할 것이다. 예를 들어, 본 발명의 구현양태의 이해를 돕기 위하여, 도면에서 일부 요소들의 치수는 다른 요소들에 비해 과장될 수도 있다.
본 발명은 종래의 화소에 비해 화소 내에서 공간을 보다 효율적으로 사용하여 화소의 구경비를 증가시킬 수 있는 레이아웃 및 전자 부품 구조를 제공하여, 화소 회로가 덜 공격적인 조건(즉, 낮은 전류)에서 작동될 수 있도록 하고, 원하는 강도를 달성할 수 있도록 하며, 전류를 감소시킴으로써, 구동 트랜지스터 및 전자 부품이 빨리 분해되지 않아 전자 장치의 수명이 늘어나도록 하기 위한 것이다.
유기 전자 장치는 화소를 포함한다. 하나의 구현양태에서, 화소는 화소 구동 회로 및 화소 구동 회로에 결합된 제1 전자 부품을 포함한다. 유기 전자 장치는 하부 방출 전자 장치이다. 화소는 40% 이상의 구경비를 갖는다. 다른 구현양태에서, 구경비는 53% 이상이고, 또 다른 구현양태에서 구경비는 56% 이상이다.
또다른 구현양태에서, 화소 구동 회로는 선택 트랜지스터 및 구동 트랜지스터를 포함한다. 특정한 구현양태에서, 화소는 화소의 길이를 따라 연장되는 측면을 포함한다. 제1 전자 부품은 방사선-방출 또는 방사선-반응 부위를 갖는다. 평면도에서, 화소 구동 회로 내의 모든 전자 부품들은 화소의 측면과 제1 전자 부품 의 방사선-방출 또는 방사선-반응 부위 사이에 놓여 있다. 평면도에서, 화소 구동 회로는 화소의 측면의 길이의 반 이상을 따라 연장된다. 또한 특정한 구현양태에서, 유기 전자 장치는, 화소 구동 회로의 적어도 일부와 제1 전자 부품의 방사선-방출 또는 방사선-반응 부위 사이에 놓여 있는 블랙층을 포함하는 기판 구조를 또한 포함한다.
다른 특정한 구현양태에서, 유기 전자 장치는 기판, 선택 트랜지스터에 연결된 데이타선, 및 구동 트랜지스터에 결합된 전력 공급선을 또한 포함한다. 화소 내에서, 데이타선 및 전력 공급선 각각은 선택 트랜지스터에 비해 기판에 더욱 가깝게 놓여 있다.
또 다른 구현양태에서, 화소는 제1 측면 및 제1 측면에 마주보는 제2 측면을 또한 포함하며, 제1 및 제2 측면은 화소의 길이를 따라 연장된다. 데이타선은 화소에 결합되고, 전력 공급선은 화소에 결합된다. 평면도에서, 데이타선과 전력 공급선은 화소의 길이를 따라 연장되는 길이를 가지며, 제2 측면에 비해 제1 측면에 더욱 가깝게 놓여 있다.
하나의 구현양태에서, 유기 전자 장치는 제1 측면 및 제1 측면에 마주보는 제2 측면을 가진 제1 화소를 포함한다. 제1 및 제2 측면은 제1 화소의 길이를 따라 연장된다. 유기 전자 장치는 제1 화소에 결합된 데이타선 및 제1 화소에 결합된 제1 전력 공급선을 또한 포함한다. 평면도에서, 데이타선과 제1 전력 공급선은 제1 화소의 길이를 따라 연장되는 길이를 갖고 제2 측면에 비해 제1 측면에 더욱 가깝게 놓여 있다.
다른 구현양태에서, 유기 전자 장치는 기판을 또한 포함한다. 제1 화소는 선택 트랜지스터 및 구동 트랜지스터를 포함한다. 데이타선은 선택 트랜지스터에 연결되고, 제1 전력 공급선은 구동 트랜지스터에 결합된다. 제1 화소 내에서, 각각의 데이타선 및 제1 전력 공급선이 선택 트랜지스터에 비해 기판에 더욱 가깝게 놓여 있다. 특정한 구현양태에서, 유기 전자 장치는 기판 및 선택선을 또한 포함한다. 제1 화소와 함께, 각각의 데이타선 및 제1 전력 공급선은 기판과 선택선 사이에 놓이고, 선택선은 기판과 선택 트랜지스터의 채널 영역 사이에 놓인다. 다른 특정한 구현양태에서, 유기 전자 장치는 전자 부품을 또한 포함한다. 전자 부품은 구동 트랜지스터 및 제2 전력 공급선에 연결된다.
또 다른 구현양태에서, 제1 화소는 방사선-방출 또는 방사선-반응 부위 및 화소 구동 회로를 가진 제1 전자 부품을 또한 포함한다. 평면도에서, 화소 구동 회로 내의 모든 전자 부품들은 제1 화소의 제1 측면과 제1 전자 부품의 방사선-방출 또는 방사선-반응 부위 사이에 놓여 있고, 화소 구동 회로는 제1 화소의 제1 측면의 길이의 반 이상을 따라 연장된다. 특정한 구현양태에서, 유기 전자 장치는 제2 전자 부품을 포함한 제2 화소를 또한 포함한다. 제2 전자 부품은 방사선-방출 또는 방사선-반응 부위를 갖는다. 평면도에서, 제1 화소의 화소 구동 회로는 제1 및 제2 전자 부품의 방사선-방출 또는 방사선-반응 부위 사이에 실질적으로 놓여 있지 않다.
하나의 구현양태에서, 유기 전자 장치는 기판, 데이타선, 제1 전력 공급선 및 제1 화소를 포함한다. 제1 화소는 기판 위에 놓여진 화소 구동 회로를 포함하 며, 화소 구동 회로는 선택 트랜지스터 및 구동 트랜지스터를 포함한다. 데이타선은 선택 트랜지스터에 연결되고, 제1 전력 공급선이 구동 트랜지스터에 결합된다. 제1 화소 내에서, 각각의 데이타선 및 제1 전력 공급선이 선택 트랜지스터에 비해 기판에 더욱 가깝게 놓여 있다.
다른 구현양태에서, 유기 전자 장치는 선택선을 또한 포함한다. 제1 화소 내에서, 각각의 데이타선 및 제1 전력 공급선은 기판과 선택선 사이에 놓여 있고, 기판과 선택 트랜지스터의 채널 영역 사이에 선택선이 놓여 있다. 또 다른 구현양태에서, 유기 전자 장치는 제1 전자 부품을 또한 포함한다. 제1 전자 부품은 구동 트랜지스터 및 제2 전력 공급 라인에 연결된다.
또 다른 구현양태에서, 제1 화소는 제1 화소의 길이를 따라 연장되는 제1 측면, 및 방사선-방출 또는 방사선-반응 부위를 가진 제1 전자 부품을 포함한다. 평면도에서, 화소 구동 회로 내의 모든 전자 부품들이 제1 화소의 제1 측면과 제1 전자 부품의 방사선-방출 또는 방사선-반응 부위 사이에 놓여 있고, 화소 구동 회로가 제1 화소의 제1 측면 길이의 반 이상을 따라 연장된다. 특정한 구현양태에서, 유기 전자 장치는 제2 전자 부품을 포함한 제2 화소를 또한 포함한다. 제2 전자 부품은 방사선-방출 또는 방사선-반응 부위를 갖는다. 평면도에서, 제1 화소의 화소 구동 회로는 제1 및 제2 전자 부품의 방사선-방출 또는 방사선-반응 부위 사이에 실질적으로 놓여 있지 않다.
추가의 구현양태에서, 평면도에서, 데이타선과 전력 공급선은 제1 화소의 길이를 따라 연장되는 길이를 가지며 제2 측면에 비해 제1 측면에 더욱 가깝게 놓여 있다.
상세한 설명은 용어의 정의 및 명시에 이어서 회로도, 화소 레이아웃 및 전자 장치 조립, 기타 구현양태 및 마지막으로 장점의 순서대로 기재하고 있다.
1. 용어의 정의 및 명시
하기 기재된 구현양태의 세부사항을 기재하기에 앞서서, 일부 용어들을 정의하거나 명시한다. 용어 "비결정성 규소"("a-Si")는 분별할 수 있는 결정성 구조를 갖지 않는 하나 이상의 규소층을 의미하는 것으로 해석된다.
용어 "구경비"는 화소의 전체 면적에 대해 방사선을 방출하거나 방사선에 반응하기 위해 이용가능한 화소의 면적의 비율을 의미하는 것으로 해석된다. 구경비는 전형적으로 퍼센트로서 표현된다.
용어 "어레이", "주변 회로" 및 "리모트 회로" 는 전자 장치의 상이한 부위 또는 부품을 의미하는 것으로 해석된다. 예를 들어, 어레이는 규칙 배열 내에서 화소, 셀 또는 기타 구조를 포함할 수도 있다(보통, 세로줄 및 가로줄로 표시됨). 어레이 내의 화소, 셀 또는 기타 구조는 주변 회로에 의해 국소적으로 제어될 수도 있고, 이것은 어레이와 동일한 기판 위이지만 어레이 자체 밖에 놓여질 수도 있다. 리모트 회로는 전형적으로 주변 회로로부터 멀리 놓여 있고, 어레이에 신호를 보내거나 어레이로부터 신호를 받을 수 있다(전형적으로, 주변 회로를 통하여). 리모트 회로는 어레이에 관련되지 않은 기능을 수행할 수도 있다. 리모트 회로는 어레이를 가진 기판 위에 존재할 수도 있거나 그렇지 않을 수도 있다.
용어 "블랙층"은 표적 파장 또는 스펙트럼에서 방사선의 대략 10% 이하를 투 과시키는 층을 의미하는 것으로 해석된다.
용어 "하부 방출"은, 디스플레이 또는 기타 전자 장치에 인용될 때, (a) 방사선-방출 부품으로부터의 방사선이 방사선-방출 부품이 형성되는 기판을 통해 방출되도록 설계되거나, (b) 방사선-반응성 부품으로의 방사선이 방사선-반응성 부품이 형성되는 기판을 통해 수용되도록 설계되거나, 또는 (c) 이들의 조합을 의미하는 것으로 해석된다.
용어 "채널 영역"이란 전기장-효과 트랜지스터의 소스/드레인(source/drain) 영역 사이에 놓여있는 영역을 의미하는 것으로 해석되며, 전기장-효과 트랜지스터의 게이트 전극을 통한 이의 편향이 소스/드레인 영역 사이에서 캐리어의 유동 또는 그의 소실에 영향을 미친다.
용어 "회로"는 적절히 연결되고 적절한 포텐셜(들)로 공급될 때, 공동으로 기능을 수행하는 전자 부품의 수집을 의미하는 것으로 해석된다. 유기 전자 부품을 위한 TFT 구동장치 회로가 회로의 일례이다.
전자 부품, 회로 또는 그의 일부에 관해서 용어 "연결된"은, 2 이상의 전자 부품, 회로, 또는 하나 이상의 전자 부품과 하나 이상의 회로의 조합이 이들 사이에 놓여 있는 간섭 전자 부품을 갖지 않음을 의미하는 것으로 해석된다. 와류 저항, 와류 전기용량 또는 양쪽 모두는 이러한 정의를 위한 전자 부품으로 간주되지 않는다. 하나의 구현양태에서, 전자 부품들은, 이들이 서로 전기적으로 단락되고 실질적으로 동일한 전압에 있을 때 연결된다. 전자 부품들 사이에서 광학 신호가 전달될 수 있도록, 섬유 광학선을 사용하여 전자 부품들을 함께 연결할 수 있음을 주목한다.
용어 "연속 그레인(grain) 규소"("CGS")는 각각의 결정들이 자기장-효과 트랜지스터의 채널 길이에 평행한 방향으로 배향되어 있는 다중규소의 유형을 의미하는 것으로 해석된다. 배향된 결정은 전하가 그레인 경계를 만나게 될 빈도를 감소시키고, 그 결과 랜덤하게 배향된 다중규소 채널에 비하여 채널 영역의 전체 이동성을 더욱 높힌다.
용어 "공동경계"란 동일하거나 동시에 일어나는 경계를 갖는 것을 의미하는 것으로 해석된다.
용어 "결합된"은, 신호(예, 전류, 전압 또는 광학 신호)가 하나에서 다른 하나로 전달될 수 있도록, 2 이상의 전자 부품, 회로, 시스템 또는 (1) 하나 이상의 전자 부품, (2) 하나 이상의 회로, 또는 (3) 하나 이상의 시스템의 2개 이상의 조합을 연결하거나, 결합하거나 또는 관련시키는 것을 의미하는 것으로 해석된다. "결합된"의 비-제한적인 예는 이들 사이에 연결된 전자 부품(들), 회로(들) 또는 스위치(들)을 가진 전자 부품(들) 또는 회로(들) (예, 트랜지스터(들)) 사이에서의 직접적인 연결을 포함할 수 있다.
용어 "데이타선"은 정보를 포함하는 하나 이상의 신호를 전달하는 주요 기능을 가진 신호선을 의미하는 것으로 해석된다.
용어 "설계 규칙"은, 전자 부품, 전자 장치 또는 이들의 조합의 설계가 따라야 하는 일련의 규칙 또는 지침을 의미하는 것으로 해석된다. 일련의 설계 규칙은, 전형적으로 일련의 설계 규칙이 뒷받침할 수 있는 특징부의 최소 치수에 의한 다.
용어 "구동 트랜지스터"는, 다른 전자 부품에 흐르는 신호 강도(예, 전류의 양)를 제어하는, 트랜지스터 자체 또는 하나 이상의 다른 전자 부품과 협력된 트랜지스터를 의미하는 것으로 해석된다.
용어 "전자 부품"은 전기 기능을 수행하는 회로의 최저 수준 장치를 의미하는 것으로 해석된다. 전자 부품은 트랜지스터, 다이오드, 레지스터, 축전기, 유전체 등을 포함할 수도 있다. 전자 부품은 와류 저항(예를 들어, 와이어의 저항) 또는 와류 전기용량(예, 전도체 사이에 있는 축전기가 의도되지 않거나 임시적인 경우에, 상이한 전자 부품에 연결된 2개의 축전기 사이에서 전기용량 결합)을 포함하지 않는다.
용어 "높이"는 기준 면에 대해 가장 짧은 거리를 의미하는 것으로 해석된다. 하나의 구현양태에서, 기준 면은 기판의 주요 표면이다.
용어 "자기장-효과 트랜지스터"는 게이트 전극 상의 전압에 의해 영향을 받는 전류-보유 특징을 갖는 트랜지스터를 의미하는 것으로 해석된다. 자기장-효과 트랜지스터는 접합 자기장-효과 트랜지스터(JFET), 및 금속-산화물-반도체 자기장-효과 트랜지스터(MOSFET), 금속-질소화물-산화물-반도체(MNOS) 자기장-효과 트랜지스터 또는 이들의 조합을 포함하는 금속-절연체-반도체 자기장-효과 트랜지스터(MISFET)를 포함한다. 자기장-효과 트랜지스터는 n-채널(채널 영역 내에 흐르는 n-유형 캐리어) 또는 p-채널 (채널 영역 내에 흐르는 p-유형 캐리어)일 수 있다. 자기장-효과 트랜지스터는 증가-방식 트랜지스터(동일한 자기장-효과 트랜지스터의 소스/드레인 영역에 비해 상이한 전도성 유형을 가진 채널 영역) 또는 소모-방식 트랜지스터(동일한 자기장-효과 트랜지스터의 채널 및 소스/드레인 영역은 동일한 전도성 유형을 갖는다)일 수도 있다.
용어 "길이" 및 "폭"은 전자 장치의 평면도에서 볼 때의 치수를 가리키고, 실질적으로 서로에 수직인 한 쌍의 치수를 의미하는 것으로 해석되며, 길이가 폭과 동일하거나 보다 크다.
용어 "저온 다중규소"("LTPS")는 550℃ 이하의 온도에서 침착된 다중규소의 하나 이상의 층을 의미하는 것으로 해석된다. LTPS를 형성하기 위한 방법의 한가지 예는 연속 측면 고형화(Sequential Lateral Solidification) ("SL 362S")이고, 여기서는 보다 큰 크기의 배향된 그레인을 형성하기 위하여 개선된 엑시머 레이저 결정화("ELC") 공정이 사용되며, 그 결과 LTPS를 형성하기 위한 통상적인 ELC 기술과 비교할 때 전하 캐리어의 이동성이 보다 높아진다.
설계 규칙에 관해 언급할 때, 용어 "최소 치수"는 일련의 설계 규칙에 의해 허용되는 특징부의 최소 치수를 의미하는 것으로 해석된다. 예를 들어, 4 ㎛ 설계 규칙을 위한 최소 치수는 4 ㎛이다.
용어 "유기 활성층"은 하나 이상의 유기층이 그 자체로 또는 상이한 물질과 접촉할 때 정류 접합부를 형성할 수 있는 하나 이상의 유기층을 의미하는 것으로 해석된다.
용어 "유기 전자 장치"는 하나 이상의 유기 반도체층 또는 물질을 포함한 장치를 의미하는 것으로 해석된다. 유기 전자 장치는 (1) 전기 에너지를 방사선으로 전환시키는 장치(예, 광-방출 다이오드, 광-방출 다이오드 디스플레이, 다이오드 레이저 또는 조명 패널), (2) 전자 공정을 통해 신호를 검출하는 장치(예, 광검출기(예, 광전도성 셀, 광레지스터, 광스위치, 광트랜지스터, 광튜브), 적외("IR") 검출기, 바이오센서), (3) 방사선을 전기 에너지로 전환시키는 장치(예, 광기전성 장치 또는 솔라 셀), (4) 하나 이상의 유기 반도체층을 포함하는 하나 이상의 전자 부품을 포함하는 장치(예, 트랜지스터 또는 다이오드), 또는 (1) 내지 (4) 항목의 장치의 조합을 포함한다.
용어 "물리적 채널 길이"는 자기장-효과 트랜지스터의 소스/드레인 영역 사이에서 실제 거리를 의미하는 것으로 해석된다.
용어 "화소"는 하나의 전자 부품 및 만일 존재한다면 특정한 하나의 전자 부품에 제공된 이의 상응하는 전자 부품(들)에 상응하는 어레이의 일부를 의미하는 것으로 해석된다. 하나의 구현양태에서, 화소는 OLED 및 그의 상응하는 화소 구동 회로를 갖는다. 본 명세서에서 사용된 화소는 본 명세서 밖에서 당업자에 의해 사용되는 용어와 마찬가지로 화소 또는 부화소일 수 있다.
용어 "화소 회로"는 화소 내의 회로를 의미하는 것으로 해석된다. 하나의 구현양태에서, 화소 회로는 디스플레이 또는 센서 어레이에서 사용될 수도 있다.
용어 "화소 구동 회로"는 이러한 회로에 의해 구동하는 하나 이하의 전자 부품에 대해 신호(들)를 제어하는 화소 내의 회로를 의미하는 것으로 해석된다.
용어 "다중규소"는 랜덤하게 배향된 결정으로 이루어진 규소의 층을 의미하는 것으로 해석된다.
용어 "전력 공급선"은 전력을 전달하는 주요 기능을 가진 신호선을 의미하는 것으로 해석된다.
용어 "주 표면"은 전자 부품이 존재하거나 이후에 형성되는 기판의 표면을 의미하는 것으로 해석된다.
용어 "방사선-방출 부품"은, 적절히 편향될 때 표적 파장 또는 파장의 스펙트럼에서 방사선을 방출하는 전자 부품을 의미하는 것으로 해석된다. 방사선은 가시광 스펙트럼 내에 있을 수 있거나 가시광 스펙트럼 밖에 있을 수도 있다 (자외("UV") 또는 IR). 광-방출 다이오드는 방사선-방출 부품의 예이다.
용어 "방사선-반응성 부품"은 표적 파장 또는 파장의 스펙트럼에서 방사선에 반응할 수 있는 전자 부품을 의미하는 것으로 해석된다. 방사선은 가시광 스펙트럼 내에 있거나 가시광 스펙트럼(UV 또는 IR) 밖에 있을 수도 있다. IR 센서 및 광기전성 셀은 방사선-감지 부품의 예이다.
용어 "정류 접합"은 반도체층 내의 접합 또는 반도체층과 상이한 재료 사이의 계면에 의해 형성되는 접합을 의미하는 것으로 해석되며, 여기서 하나의 유형의 전하 캐리어는 반대쪽 방향에 비하여 하나의 방향에서 접합을 통해 보다 쉽게 흐른다. pn 접합은 다이오드로서 사용될 수 있는 정류 접합의 예이다.
용어 "선택선"은, 특정한 신호선이 활성화 될 때, 하나 이상의 전자 부품, 하나 이상의 회로, 또는 이들의 조합을 활성화하기 위해 사용되는, 하나 이상의 신호를 전달하는 주요 기능을 가진 일련의 신호선 내의 특정한 신호선을 의미하는 것으로 해석되며, 여기서 특정한 신호선이 활성화될 때, 일련의 신호선 내에서 다른 신호선과 결합된 다른 전자 부품(들), 회로(들), 또는 이들의 조합은 활성화되지 않는다. 일련의 신호선 내의 신호선들은 시간의 함수로서 활성화될 수도 있거나 그렇지 않을 수도 있다.
용어 "선택 트랜지스터"는 선택선 위의 신호에 의해 제어되는 트랜지스터를 의미하는 것으로 해석되고, 여기에서 트랜지스터는 화소 구동 회로의 다른 일부로의 데이타의 흐름을 제어한다.
용어 "반도체"는 그 안에 형성된 정류 접합을 포함하거나 가질 수 있는 재료를 의미하는 것으로 해석되고, 이러한 재료는 다른 재료(예, 금속-함유 재료)와 접촉된다.
용어 "신호"는 전류, 전압, 광학 신호, 또는 이들의 조합을 의미하는 것으로 해석된다. 신호는 전력 공급으로부터의 전압 또는 전류일 수 있거나 그 자체로 또는 다른 신호(들)과 조합하여 데이타 또는 다른 정보를 나타낼 수 있다. 광학 신호는 펄스, 강도 또는 이들의 조합을 기초로 할 수 있다. 신호는 실질적으로 일정할 수 있거나 (예, 전력 공급 전압), 또는 시간에 걸쳐 변할 수 있다 (예, 온을 위한 하나의 전압 및 오프를 위한 다른 하나의 전압).
용어 "신호선"은 하나 이상의 신호가 전달될 수도 있는 선을 의미하는 것으로 해석된다. 전달되는 신호는 실질적으로 일정할 수 있거나 변할 수 있다. 신호선은 조절선, 데이타선, 스캔선, 선택선, 전력 공급선, 또는 이들의 조합을 포함할 수 있다. 신호선이 하나 이상의 주요 기능을 제공할 수 있다.
용어 "소스/드레인 영역"은 전하 캐리어를 채널 영역으로 주입하거나 전하 캐리어를 채널 영역으로부터 수용하는 자기장-효과 트랜지스터의 영역을 의미하는 것으로 해석된다. 소스/드레인 영역은 자기장-효과 트랜지스터를 통한 전류의 흐름에 의존하여 소스 영역 또는 드레인 영역을 포함할 수 있다. 소스/드레인 영역은 자기장-효과 트랜지스터를 통해 하나의 방향에서 전류가 흐를 때 소스 영역으로서 작용할 수도 있고, 자기장-효과 트랜지스터를 통해 반대쪽 방향에서 전류가 흐를 때 드레인 영역으로서 작용할 수도 있다.
용어 "실질적으로 수직"은, 하나 이상의 선, 하나 이상의 선 단편, 또는 하나 이상의 면의 조합이 서로에 대해 수직이거나 또는 거의 수직이어서, 당업자에게 어떠한 편향도 무의미한 것으로 간주되는 것을 의미하는 것으로 해석된다.
용어 "기판"은 경질 또는 연질일 수도 있는 소재를 의미하고, 이에 한정되지 않지만 유리, 중합체, 금속 또는 세라믹 재료 또는 이들의 조합을 포함할 수 있는 하나 이상의 재료의 하나 이상의 층을 포함할 수도 있다.
용어 "기판 구조"는, 부위 또는 영역을 더 작은 부위 또는 영역으로 분리하는 주요 기능을 하는, 기판 위에 놓여진 구조를 의미하는 것으로 해석된다. 소재(workpiece) 구조는 캐소드 분리장치 또는 웰 구조(well structure)를 포함하고 있다.
여기에서 사용된 용어 "함유한다", "함유하는", "포함한다", "포함하는", "갖는다", "갖는" 또는 기타 이들의 변형은 비-독점적 포함을 망라하는 것으로 해석된다. 예를 들어, 요소들의 목록을 포함하는 방법, 공정, 물품 또는 장치가 반드시 이러한 요소에 제한되지 않지만, 명백히 기재되지 않은 다른 요소들 또는 이러 한 방법, 공정, 물품 또는 장치 고유의 다른 요소들을 포함할 수도 있다. 또한, 반대로 달리 표현되지 않는 한, "또는"이란 "포함적 또는"을 나타내며, "제외적 또는"을 나타내지 않는다. 예를 들어, 조건 A 또는 B는 다음 중의 어느 하나에 의해 만족된다: A는 진실(또는 존재)하고 B는 거짓(또는 부재)하거나, A는 거짓(또는 부재)이고 B는 진실(또는 존재)하거나, A 및 B는 모두 진실(또는 존재)한 것이다.
추가로, 명확성 목적을 위해, 그리고 여기에 기재된 구현양태의 범위의 개략적인 의미를 제공하기 위하여, 단수 표현의 사용은 하나 이상의 물품을 설명하기 위한 것이다. 따라서, 단수 표현이 사용될 때라도 하나 또는 하나 이상을 포함하는 것으로 해석되어야 하고, 반대를 의미하는 것이 명확하지 않은 이상 단수는 복수를 포함한다.
달리 정의되지 않는 한, 여기에서 사용된 모든 기술적 및 과학적 용어들은 본 발명이 속하는 당 기술분야의 숙련가에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 본 발명의 구현양태를 위해 적절한 방법 및 물질, 또는 이것의 제조 또는 사용 방법이 여기에 설명되어 있긴 하지만, 본 발명의 범위로부터 벗어나지 않으면서 여기에 기재된 것과 유사하거나 균등한 다른 방법 및 물질이 사용될 수 있다. 모든 공보, 특허 출원, 특허 및 기타 언급된 참고문헌들은 그 전체 내용이 참고문헌으로 인용된다. 대립되는 경우에, 정의를 포함한 본 명세서가 이를 제어할 것이다. 또한, 재료, 방법 및 실시예는 단지 예증을 위한 것이며 제한적인 것으로 해석되지 않는다.
원소 주기율 표 내의 세로줄에 상응하는 족 번호는 문헌 [CRC Handbook of Chemistry and Physics, 제81판 (2000)]에 나타낸 것과 같은 "새로운 기호법" 관례를 사용한다.
여기에 설명되지 않은 정도까지, 특정한 물질, 처리 행위 및 회로에 관한 많은 세부사항은 통상적인 것이고, 유기 발광 디스플레이, 광검출기, 반도체 및 마이크로전자 회로 기술에 관한 교과서 및 기타 출처에서 찾아볼 수 있다. 방사선-방출 부재, 화소 및 화소 회로에 관한 세부사항은, 방사선-감지 부재 및 회로의 세부사항을 조사하기 전에 설명될 것이다.
2. 회로도
도 1은 전자 장치(100)의 일부의 회로도를 포함한다. 전자 장치(100)는 제1 화소(120), 제2 화소(140) 및 제3 화소(160)을 포함한다. 각각의 화소(120), (140) 및 (160)은 도 1에 도시된 화소 회로를 포함한다. 각각의 화소 회로는 화소 구동 회로 및 전자 부품(128), (148) 또는 (168)을 포함한다.
제1 화소(120)는 선택 트랜지스터(122), 전기용량 전자 부품(124), 구동 트랜지스터(126) 및 전자 부품(128)을 포함한다. 전자 부품(128)은 전자 회로에 의해 구동되는 거의 모든 전자 부품일 수 있다. 하나의 구현양태에서, 전자 부품(128)은 OLED와 같은 방사선-방출 부품이다. 화소(120) 내에서, 화소 구동 회로는 선택 트랜지스터(122), 전기용량 전자 부품(124) 및 구동 트랜지스터(126)를 포함한다.
선택 트랜지스터(122)는 선택선("SL")(134)에 연결된 게이트 전극, 데이타선("DL")(132)에 연결된 제1 소스/드레인 영역, 및 전기용량 전자 부품(124)의 제1 전극에 연결된 제2 소스/드레인 영역, 및 구동 트랜지스터(126)의 게이트 전극을 포함한다. SL(134)는 선택 트랜지스터(122)를 위한 제어 신호를 제공하고, DL(132)은 선택 트랜지스터(122)가 활성화될 때 전기용량 전자 부품(124) 및 구동 트랜지스터(126)의 게이트 전극에 통과되는 데이타 신호를 제공한다.
전기용량 전자 부품(124)은 제1 전극 및 제2 전극을 포함한다. 전기용량 전자 부품(124)의 제1 전극은 선택 트랜지스터(122)의 제2 소스/드레인 영역 및 구동 트랜지스터(126)의 게이트 전극에 연결된다. 전기용량 전자 부품(124)의 제2 전극은 제1 전력 공급 라인에 연결되고, 이것은 하나의 구현양태에서 Vdd1 선(136)이다. 대안적인 구현양태(도시되지 않음)에서, 임의의 분해 방지 단위를 전기용량 전자 부품(124) 및 화소(120)에 연결된 하나 이상의 전력 공급선(예, Vss 선(138), Vdd1 선(136) 또는 양쪽 모두)에 연결시킬 수도 있다.
구동 트랜지스터(126)는 제1 게이트 전극, 제1 소스/드레인 영역 및 제2 소스/드레인 영역을 포함한다. 구동 트랜지스터(126)의 제1 소스/드레인 영역을 전자 부품(128)의 제1 전극에 연결시키고, 구동 트랜지스터(126)의 제2 소스/드레인 영역을 Vdd1 선(136)에 연결시킨다. 하나의 구현양태에서, 구동 트랜지스터(126)의 제2 소스/드레인 영역을 Vdd1 선 (136)에 연결시킨다. 다른 구현양태에서, 임의의 분해 방지 단위를 구동 트랜지스터(126) 및 Vdd1 선(136)의 제2 소스/드레인 영역에 연결시킬 수도 있다.
전자 부품(128)은 제1 전극 및 Vss 선(138)에 연결된 제2 전극을 포함한다. 하나의 구현양태에서, 제1 전극은 애노드이고, 제2 전극은 캐소드이다. 다른 구현양태에서, 전자 부품(128)은 OLED와 같은 유기, 방사선-방출 전자 부품이다. 하나의 구현양태에서 화소 구동 회로인 화소 회로의 나머지는, 전자 부품(128)을 구동시키기 위한 가변 전류 전원을 제공하기 위해 적합하다. 따라서, 전류 구동된 하나 이상의 전자 부품은 전자 부품(128) 대신에 또는 이와 조합하여 사용될 수도 있다. 하나 이상의 전자 부품은 다이오드를 포함할 수도 있거나 그렇지 않을 수도 있다.
다른 구현양태(도시되지 않음)에서, 전자 부품(128) 및 구동 트랜지스터(126)가 반대로 될 수도 있다. 더욱 구체적으로, (1) 전자 부품(128)의 제1 전극(예, 애노드)이 Vdd1 선(136)에 연결되고, (2) 전자 부품(128)의 제2 전극(예, 캐소드)이 구동 트랜지스터(126)의 소스/드레인 영역의 하나에 연결되고, (3) 구동 트랜지스터(126)의 다른 소스/드레인 영역이 Vss 선(138)에 연결된다.
제2 화소(140)는, 제2 화소(140) 내에서 데이타선(152)이 선택 트랜지스터(122)의 제1 소스/드레인 영역에 연결되고, Vdd2 선(156)이 구동 트랜지스터(126)의 제2 소스/드레인 영역에 연결되고, 전자 부품(148)이 구동 트랜지스터(126)의 제1 소스/드레인 영역과 Vss 선(138) 사이에 연결되는 것 이외에는, 제1 화소(120)와 유사하다. 제3 화소(160)는, 제3 화소(160) 내에서 데이타선(172)이 선택 트랜지스 터(122)의 제1 소스/드레인 영역에 연결되고, Vdd3 선 (176)이 구동 트랜지스터(126)의 제2 소스/드레인 영역에 연결되고, 전자 부품(168)이 구동 트랜지스터(126)의 제1 소스/드레인 영역과 Vss 선(138) 사이에 연결되는 것 이외에는, 제1 및 제2 화소(120) 및 (140)와 유사하다.
하나의 구현양태에서, 전자 부품(128), (148), (168)는 서로 실질적으로 동일하다. 다른 구현양태에서, 전자 부품(128), (148) 및 (168)은 서로 상이하다. 예를 들어, 전자 부품(128)은 청색 발광 부품이고, 전자 부품(148)은 녹색 발광 부품이고, 전자 부품(168)은 적색 발광 부품이다. Vdd1, Vdd2 및 Vdd3 선 (136), (156) 및 (176)은 서로에 비해 동일하거나 상이한 전압일 수도 있다. 다른 구현양태(도시되지 않음)에서, 전자 부품(128), (148), (168)의 제2 부품은, 실질적으로 동일하거나 상이한 전압에서 작동할 수도 있는 상이한 전력 공급 라인에 연결될 수도 있다. 본 명세서를 읽은 후에, 당업자라면 특정한 용도를 위한 요구 또는 요망을 충족하는 전자 장치(100)를 설계할 수 있을 것이다.
선택 트랜지스터(122), 구동 트랜지스터(126) 또는 이들의 조합은 자기장-효과 트랜지스터를 포함할 수 있다. 도 1에 도시된 것과 같은 화소를 위한 회로에서, 모든 트랜지스터는 n-채널 트랜지스터이다. n-채널 트랜지스터의 어느 하나 또는 그 이상을 하나 이상의 p-채널 트랜지스터로 대체할 수 있다. 다른 구현양태에서, 다른 트랜지스터(하나 이상의 JFET, 하나 이상의 2극성 트랜지스터, 또는 이들의 조합 포함)를 선택 트랜지스터(122) 내에서 사용할 수 있다.
3. 화소 레이아웃 및 전자 장치 조립
도 2 내지 도 15는 도 1에 도시된 것과 같이 회로의 형성 동안의 전자 장치의 일부의 평면도 및 단면도를 도시한 것을 포함한다. 도면은 단순히 회로 내에서 전자 부품 및 그들의 내부연결을 형성하기 위한 레이아웃 및 조립 순서의 몇몇 구현양태를 도시하고 있다. 본 명세서를 읽은 후에, 당업자라면 도 1에 도시된 회로를 형성하는데 있어서 다른 레이아웃들이 사용될 수도 있음을 이해할 것이다. 단순화를 위하여, 유전 및 절연층을 평면도에 나타내지 않는다.
화소(120), (140) 및 (160)에 의해 차지되는 기판의 부위를 도 2에서 점선으로 나타낸다. 전도성 부재(232), (252) 및 (272)는 각각 화소(120), (140) 및 (160)을 위한 점선(132), (152) 및 (172)의 일부이다. 전도성 부재(232), (252) 및 (272)의 각각의 일부(222), (242) 및 (262)는, 점선(232), (252) 및 (272)과 선택 트랜지스터(122)의 제1 소스/드레인 영역 사이에서 연결부가 형성되는 위치이다. 전도성 부재(236), (256) 및 (276)은 각각 화소(120), (140) 및 (160)를 위한 Vdd1, Vdd2 및 Vdd3 선(136), (156) 및 (176)의 일부이다. 각각 전도성 부재(236), (256) 및 (276)의 일부(224), (244) 및 (264)는, Vdd1, Vdd2 및 Vdd3 선(136), (156) 및 (176)과 구동 트랜지스터(126)의 제2 소스/드레인 영역 사이에서 연결부가 형성되는 위치이다.
도 3은 분할선 3-3으로 나타낸 것과 같이 기판(300) 및 전도성 부재(272) 및 (276)의 일부의 단면도를 나타낸다. 기판(300)은 경질 또는 연질일 수 있고, 유 기, 무기, 또는 유기 및 무기 재료 양쪽 모두의 하나 이상의 층을 함유할 수도 있다. 하나의 구현양태에서, 전자 장치는 하부 방출 디스플레이를 포함하고, 기판(300)은 기판(300) 위에 입사하는 방사선의 70% 이상이 이를 통과할 수 있는 투명한 재료를 포함한다.
전도성 부재(232), (236), (252), (256), (272) 및 (276)의 각각은 블랙층(322) 및 전도성층(324)을 포함하고 기판(300) 위에 형성된다. 하나의 구현양태에서, 통상적인 침착 및 임의의 패턴화 순서를 사용하여, 블랙층(322) 및 전도성층(324)이 형성될 수 있다. 예를 들어, 블랙층(322) 및 전도성층(324)이 스텐실 마스크(stencil mask)를 사용하여 패턴화층으로서 침착될 수 있다. 다른 구현양태에서, 블랙층(322) 및 전도성층(324)을 위한 층이 기판(300) 위에 순서대로 침착될 수도 있고, 통상적인 석판인쇄 기술을 사용하여 블랙층(322) 및 전도성층(324)이 패턴화될 수도 있다. 또 다른 구현양태에서, 블랙층(322)이 실질적으로 모든 기판(300) 위에 형성될 수도 있고, 블랙층(322) 위에서 패턴화층으로서 전도성층(324)이 침착될 수도 있다. 전도성층(324)에 의해 덮이지 않는 블랙층(322)의 일부를 제거하기 위하여, 전도성층(324)이 에칭 단계 동안에 경질 마스크로서 작용할 수 있다. 다른 구현양태에서, 블랙층(322)이 생략될 수도 있고, 전도성층(324)이 기판(300)의 표면 위에 형성될 수도 있다. 명세서를 읽은 후에, 당업자라면 블랙층(322) 및 전도성층(324)을 형성하는데 있어서 다른 많은 기술이 사용될 수도 있음을 이해할 것이다.
블랙층(322)은 주변 광 조건에서 사용될 때 전자 장치의 대조비를 개선시킬 수 있다. 블랙층의 재료 및 두께는 미국 특허출원 10/840,807호 ("블랙 격자를 가진 유기 전자 장치를 포함한 어레이 및 그의 형성 방법", Gang Yu 등, 2004년 5월 7일 출원)에 더욱 충분히 기재되어 있다. 하나의 구현양태에서, 블랙층(322)은 Cr, Ni 또는 양쪽 모두의 하나 이상의 층을 포함한다.
전도성층(324)은 주기율표의 4 내지 6족, 8족 및 10족 내지 14족으로부터 선택된 하나 이상의 부재 또는 이들의 조합을 포함하는 하나 이상의 층을 포함할 수도 있다. 하나의 구현양태에서, 전도성층(324)은 Cu, Al, Ag, Au, Mo 또는 이들의 조합을 포함할 수 있다. 전도성층(324)이 하나 이상의 층을 포함하는 다른 구현양태에서, 층들의 하나는 Cu, Al, Ag, Au, Mo 또는 이들의 조합을 포함할 수 있고, 다른 층은 Mo, Cr, Ti, Ru, Ta, W, Si 또는 이들의 조합을 포함할 수 있다. 원소 금속 또는 이들의 합금 대신에 또는 이들과 함께, 전도성 금속 산화물(들), 전도성 금속 질소화물(들) 또는 이들의 조합을 사용할 수도 있음을 주목한다. 하나의 구현양태에서, 전도성층(324)은 대략 0.2 내지 5 ㎛ 범위의 두께를 갖는다.
절연층(422) 및 전도성 플러그(424)가 전도성 부재(232), (236), (252), (256), (272) 및 (276) 위에 형성된다. 도 4는 절연층(422)과 전도성 플러그(424)의 하나가 전도성 부재(272) 위에 놓여있는 단면도를 도시한 것이다. 통상적인 침착 기술을 사용하여 절연층(422)이 형성될 수 있고, 이것은 이산화규소, 알루미나, 산화하프늄, 질화규소, 질화알루미늄, 옥시질화규소, 반도체 기술에서 사용되는 다른 통상적인 게이트 유전 재료 또는 이들의 조합을 포함하는 하나 이상의 층을 포함할 수 있다. 하나의 구현양태에서, 절연층(422)의 두께는 약 0.1 내지 5.0 ㎛ 범위이다. 다른 구현양태에서, 제1 절연층은 약 0.5 내지 2.0 ㎛ 범위의 두께를 갖는다. 절연층(422)은 전도성층(324)의 일부를 노출시키기 위해 통상적인 기술을 사용하여 패턴화된다.
전도성 플러그(424)는, 절연층(422) 내에서 실질적으로 구멍을 채우기에 충분한 하나 이상의 전도성층의 통상적인 선택 또는 블랭킷 침착 기술에 의해 형성될 수 있다. 존재한다면, 절연층(422)에 있는 구멍 밖에 놓여 있는 전도성층(들)의 일부는 통상적인 에칭 또는 연마 기술을 사용하여 제거될 수 있다. 전도성 플러그(424)는 전도성층(324)에 대해 기재된 것과 같은 하나 이상의 층, 하나 이상의 재료, 또는 이들의 조합을 포함할 수 있다.
전도성 부재(522), (524), (542) 및 (562)는 도 5 및 도 6에 도시된 것과 같이 하나 이상의 전도성 부재(232), (236), (252), (256), (272) 및 (276)의 일부 위에 형성된다. 전도성 부재(522), (542) 및 (562)는 구동 트랜지스터(126)를 위한 게이트 전극 및 전기용량 전자 부재(124)를 위한 제1 전극일 것이다. 전도성 부재(524)는 선택선(134)의 일부분이다.
전도성 부재(522), (524), (542) 및 (562)의 각각은 블랙층(622)을 포함하고, 전도성층(624)이 절연층(422) 위에 형성된다. 블랙층(622) 및 전도성층(624)에 대해, 블랙층(322) 및 전도성층(324)에 대해 앞서 기재된 형성 기술, 물질, 층의 수 및 두께 중의 어느 하나 이상을 사용할 수 있다. 하나의 구현양태에서, 블랙층(622)은, 블랙층(322)과 동일한 형성 기술(들), 물질(들), 층의 수, 및 두께(들)을 사용하여 형성될 수 있다. 다른 구현양태에서, 블랙층(622)은 블랙층(322) 과 상이한 형성 기술, 물질, 층의 수 또는 두께를 사용하여 형성될 수 있다. 하나의 구현양태에서, 전도성층(624)은 전도성층(324)과 동일한 형성 기술(들), 물질(들), 층의 수, 및 두께(들)를 사용하여 형성될 수 있다. 다른 구현양태에서, 전도성층(324)과 상이한 형성 기술, 물질, 층의 수 또는 두께를 사용하여, 전도성층(624)을 형성할 수 있다.
하나의 구현양태에서, 전도성층(624)은 약 0.5 내지 5.0 ㎛ 범위의 두께를 가진 비교적 높은 전도성 물질(예, Al, Cu, Mo)의 제1 층, 및 약 50 내지 500 nm 범위의 두께를 가진 n+ 또는 p+ 도금 Si층을 포함한다. n+ 또는 p+ 도금 Si층은, 선택 트랜지스터(122)를 위한 연속-형성 활성 영역에 옴 전도가 형성될 수 있도록 한다.
유전층(822) 및 활성 영역(722), (724), (742) 및 (762)는 도 7에 도시된 위치에서 기판(300) 위에 형성된다. 활성 영역(722), (742) 및 (762)는 구동 트랜지스터(126)의 활성 영역이고, 활성 영역(724)는 선택 트랜지스터(122)의 활성 영역이다. 유전층(822) 및 활성 영역(722), (724), (742) 및 (762)의 형성, 조성 및 두께는 도 8 및 9에 관해 더욱 상세히 설명되며, 이것은 각각 도 7에서 분할선 8-8 및 9-9로 나타낸다.
도 8 및 9에 나타낸 것과 같이 절연층(422) 위에서 통상적인 침착 기술을 사용하여 유전층(822)이 형성될 수 있다. 유전층(822)은 이산화규소, 알루미나, 산화하프늄, 질화규소, 질화알루미늄, 옥시질화규소, 반도체 기술에서 사용되는 다른 통상적인 게이트 유전 물질, 또는 이들의 조합을 포함한 하나 이상의 층을 포함할 수 있다. 다른 구현양태에서, 유전층(822)의 두께는 약 50 내지 1000 nm의 범위이다.
제1 반도체층(842) 및 제2 반도체층(844)을 도 8 및 도 9에 나타낸 것과 같이 기판(300) 및 전도성층(624) 위에 연속하여 형성한다. 하나 이상의 통상적인 기술을 사용하여, 각각의 활성 영역(722), (724), (742) 및 (762)를 형성한다. 하나의 구현양태에서, 활성 영역(722), (724), (742) 및 (762)을, 하나 이상의 통상적인 기술과 함께 스텐실 마스크를 사용하여 제1 및 제2 반도체층(842) 및 (844)를 침착시킴으로써 패턴화층으로서 형성한다. 다른 구현양태에서, 제1 및 제2 반도체층(842) 및 (844)를 블랭킷 침착시키고, 하나 이상의 통상적인 석판인쇄 기술을 사용하여 제1 및 제2 반도체층(842) 및 (844)을 패턴화함으로써 활성 영역 (722), (724), (742) 및 (762)이 형성된다.
제1 및 제2 반도체층(842) 및 (844)의 각각은 전자 부품에서 반도체로서 통상적으로 사용되는 하나 이상의 물질을 포함할 수 있다. 하나의 구현양태에서, 제1 반도체층(842), 제2 반도체층(844) 또는 양쪽 모두가 비결정성 규소(a-Si), 저온 다중규소(LTPS), 연속 그레인 규소(CGS) 또는 이들의 조합으로서 형성(예, 침착)된다. 다른 구현양태에서, 다른 14족 원소들(예, 탄소, 게르마늄)은 그 자체로 또는 조합되어(규소와 함께 또는 규소 없이) 제1 반도체층(842), 제2 반도체층(844) 또는 양쪽 모두를 위해 사용될 수 있다. 또 다른 구현양태에서, 제1 및 제2 반도체층(842) 및 (844)은 III-V (13족 내지 15족), 반도체 (예, GaAs, InP, GaAlAs 등), II-VI (2족 내지 16족, 또는 12족 내지 16족) 반도체 (예, CdTe, CdSe, CdZnTe, ZnSe, ZnTe, CuO 등) 또는 이들의 조합을 포함한다. 추가의 구현양태에서, 제1 및 제2 반도체층(442) 및 (444)은 폴리에틸렌(PA) 또는 이들 유도체 중 임의의 것, 폴리티오펜(PT) 또는 이들 유도체 중 임의의 것, 폴리(p-페닐 비닐렌)(PPV) 또는 MEH-PPV와 같은 유도체, 풀레렌 분자, 예컨대 C60 또는 이의 유도체, 버키 튜브(bucky tube), 안트라센, 테트라센, 펜타센, Alq3 또는 기타 금속-킬레이트(M-L3) 유형 유기금속 분자, 또는 이들의 조합을 포함한다. 제1 및 제2 반도체층(442) 및 (444) 중 어느 하나 또는 양쪽 모두가 유기 및 무기 재료를 포함하는 복합체 또는 이러한 재료의 2층 또는 다층 형태일 수 있다.
하나의 구현양태에서, 제1 반도체층(842)은 유일한 반도체 재료로서 규소를 포함하고, 제2 반도체층(844)은 게르마늄, 규소 게르마늄, 또는 규소 단독과는 상이하거나 규소와 혼합된 다른 반도체 재료를 포함한다. 제1 및 제2 반도체층(842) 및 (844) 내의 상이한 재료의 중요성은, 본 명세서에서 이하 설명된 것과 같은 패턴화 순서 동안에 명백해질 것이다.
제1 반도체층(842)은 도금되지 않거나, 약 1×1019 원자/cm3 이하의 농도에서 n-유형 또는 p-유형 도펀트를 갖는다. 제2 반도체층(844)은 제1 반도체층(842)보다 더 진한 농도에서 n-유형 또는 p-유형 도펀트를 포함한다. 하나의 구현양태에서, 연속적으로 형성된 금속-함유 구조와 옴 접촉(ohmic contact)을 형성하기 위하 여 제2 반도체층(844)을 1×1019 원자/cm3 이상으로 n+ 또는 p+ 도금한다. 다른 구현양태에서, 제2 반도체층(844) 내에서 도펀트 농도는 1×1019 원자/cm3 미만이고, 연속적으로 형성된 금속-함유 구조와 접촉될 때 스코트키(Schottky) 접촉을 형성한다. 통상적인 n-유형 도펀트 (인, 비소, 안티몬 등) 또는 p-유형 도펀트(붕소, 갈륨, 알루미늄 등)가 사용될 수 있다. 이러한 도펀트는 침착 동안에 혼입될 수 있거나, 별개의 도금 순서(예, 주입 및 어닐링) 동안에 첨가될 수 있다. 통상적인 침착 및 도금 기술을 사용하여, 제1 및 제2 반도체층(842) 및 (844)을 형성한다. 하나의 구현양태에서, 제1 반도체층(842)의 두께는 대략 30 내지 550 nm 범위이고, 제2 반도체층(844)의 두께는 대략 50 내지 500 nm의 범위이다. 본 명세서를 읽은 후에, 당업자라면 구동 트랜지스터(126)의 목적하는 전자 특징을 달성하기 위하여 다른 두께를 사용할 수 있다는 것을 이해할 것이다.
도 9에서 형성된 활성 영역(762)은 도 9에 도시된 것과 같은 한 쌍의 가장자리(922) 및 (926)를 갖는다. 제1 및 제2 반도체층(842) 및 (844)은 각각의 가장자리(922) 및 (926)에서 경계가 접해있다는 것을 주목한다. 전도성층(624)의 일부가 도 9에서 가장자리(926)의 오른쪽으로 연장되는 것을 주목한다. 전도성층(624)의 일부는 전기용량 전자 부품(124)을 위한 제1 전극이다. 전도성층(624)과 접촉되고 가장자리(926)의 오른 쪽으로 치우친 유전층(822)의 일부는 전기용량 전자 부품(124)를 위한 축전기 유전층이다. 전도성층(624)과 접촉되고 가장자리(926)의 왼쪽으로 치우친 유전층(822)의 일부는 구동 트랜지스터(126)를 위한 게이트 유전층 이다. 활성 영역(722) 및 (742)는 실질적으로 활성 영역(762)과 동일한 패턴을 갖는다.
전도성 부재(722), (742) 및 (762)의 일부와 전도성 플러그(424)를 노출하는 구멍을 형성하기 위하여 유전층(822)을 패턴화한다. 전도성 플러그(424) 위의 구멍은, 연속적으로 형성된 전도성 부재를 데이타선(132), (152), (172) 및 Vdd1, Vdd2, Vdd3 선(136), (156) 및 (176)에 연결시킬 것이다. 전도성 부재(722), (742) 및 (762)의 구멍은, 연속-형성된 전도성 부재들이 선택 트랜지스터(122)의 제2 소스/드레인 영역을 구동 트랜지스터(126)의 게이트 전극 및 전기용량 전자 부품(124)의 제1 전극에 연결시키는 것을 가능하게 한다.
전도성 부재(1022), (1036), (1042), (1044), (1056) 및 (1076)는 도 10에 도시된 것과 같이 기판(300) 위에 형성된다. 도 10에서, 전도성 부재(1022)는 구동 트랜지스터(126)의 제1 전극/드레인 영역을 위한 접촉 구조이고, 전도성 부재(1036), (1056) 및 (1076)은 구동 트랜지스터(126)의 제2 소스/드레인 영역을 위한 접촉 구조이고, 전도성 부재(1042)는 선택 트랜지스터(122)의 제2 소스/드레인 영역을 위한 접촉 구조이고, 전도성 부재(1044)는 선택 트랜지스터(122)의 제1 소스/드레인 영역을 위한 접촉 구조이다.
통상적인 기술을 사용하여 전도성 부재(1022), (1036), (1042), (1044), (1056) 및 (1076)를 형성할 수 있다. 하나의 구현양태에서, 전도성 부재(1022), (1036), (1042), (1044), (1056) 및 (1076)를 형성하기 위해 침착 작업 동안에 스 텐실 마스크가 사용될 수도 있다. 다른 구현양태에서, 전도성 부재(1022), (1036), (1042), (1044), (1056) 및 (1076)는, 실질적으로 모든 기판(300) 위에 하나 이상의 층을 침착시키고, 층(들)을 패턴화하기 위해 통상적인 석판인쇄 기술을 사용함으로써 형성된다. 전도성 부재(1022), (1036), (1042), (1044), (1056) 및 (1076)를 위하여, 전도성층(324)에 관해 설명된 물질 및 두께를 사용할 수도 있다. 하나의 구현양태에서, 전도성 부재(1022), (1036), (1042), (1044), (1056) 및 (1076)는 전도성층(324)과 실질적으로 동일한 조성 및 두께를 갖는다. 다른 구현양태에서, 전도성 부재(1022), (1036), (1042), (1044), (1056) 및 (1076)는 전도성층(324)에 비해 상이한 조성, 두께 또는 양쪽 모두를 갖는다.
도 10을 참조하면, 전자 장치의 평면도에서, 제2 반도체층(844)의 노출된 부위가 (1) 전도성 부재(1042) 및 (1044); (4) 전도성 부재(1022) (도 10의 왼쪽 편 부근) 및 전도성 부재(1036); (5) 전도성 부재(1022) (도 10의 가운데 부근) 및 전도성 부재(1056); 및 (6) 전도성 부재(1022) (도 10의 오른쪽 편 부근) 및 전도성 부재(1076) 사이에 각각 놓여 있다.
하나의 구현양태에서, 제2 반도체층(844) 위에서 전도성 부재 사이의 각각의 간격은 대략적으로 사용되는 설계 규칙을 위해 최소의 치수이다. 하나의 구현양태에서, 4 ㎛ 설계 규칙이 사용될 때, 간격은 각각 대략 4 ㎛이다. 다른 구현양태에서, 간격은 설계 규칙을 위해 최소 치수 이상이다. 본 명세서를 읽은 후에, 당업자라면, 특정한 트랜지스터 설계를 위한 필요 또는 요구를 가장 잘 충족하는 드레인과 소스 접촉 사이의 간격을 선택할 수 있을 것이다.
도 11 및 도 12에 도시된 것과 같이 제2 반도체층(844)을 통해 연장된 구멍(1102) 및 (1202)를 형성하기 위하여 제2 반도체층(844)의 노출된 부분을 제거한다. 이러한 구현양태에서, 전도성 부재(1022), (1036), (1042), (1044), (1056) 및 (1076)는 제2 반도체층(844)의 노출된 부위를 제거할 때 경질 마스크의 일부이다. 제2 반도체층(844)의 나머지 일부는 선택 및 구동 트랜지스터(122) 및 (126)을 위한 소스/드레인 영역이다. 화소(160) 내에서, 선택 트랜지스터(122)를 위한 채널 영역(1122)은 전도성 부재(1042) 및 (1044)로 자체-정렬되고, 구동 트랜지스터(126)를 위한 채널 영역(1222)은 전도성 부재(1022) 및 (1076)으로 자체-정렬된다. 다른 선택 트랜지스터(122) 및 구동 트랜지스터(126)를 위한 채널 영역(1122) 및 (1222)은 실질적으로 동일한 시간에 실질적으로 동일한 방식으로 형성된다. 선택 및 구동 트랜지스터(122) 및 (126)는, 이러한 트랜지스터를 위한 게이트 전극이 상응하는 채널 영역(1122) 및 (1222) 아래에 있기 때문에 언더-게이트(under-gated) TFT이다. 전도성 부재(524)와 선택 트랜지스터(122)의 위에 놓인 채널 영역(1122) 사이에, 그리고 전도성 부재(522)와 구동 트랜지스터(126)의 위에 놓인 채널 영역(1222) 사이에 놓여 있는 유전층(822)의 일부는 선택 및 구동 트랜지스터(122) 및 (126)을 위한 게이트 유전층이다.
채널 영역(1122) 및 (1222)의 물리적 채널 길이(1124) 및 (1224)의 각각은, 각각 구멍(1102) 및 (1202)를 따라 제2 반도체층(844)의 부분 사이의 거리이다. 하나의 구현양태에서, 하나 이상의 물리적 채널 길이(1124) 및 (1224)가 설계 규칙의 최소 치수의 2배 이하이다. 다른 구현양태에서, 하나 이상의 물리적 채널 길이 (1124) 및 (1224)가 설계 규칙의 최소 치수의 1.2배 이하이다. 다른 구현양태에서, 물리적 채널 길이(1124) 및 (1224)의 하나 이상은 기재된 것보다 더 크거나 작을 수도 있다.
습식 또는 건식 에칭 기술을 사용하여 제2 반도체층(844)의 에칭을 수행할 수도 있다. 하나의 구현양태에서, 제2 반도체층(844)이 전도성 부재(1022), (1036), (1042), (1044), (1056) 및 (1076)에 관해서 선택적으로 제거될 수 있도록(즉, 고비율 에칭) 에칭제를 선택할 수 있다.
하나의 구현양태에서, 제2 반도체층(844)의 노출된 부위를 제거하기 위하여 건식 에칭 기술을 수행함으로써 할로겐-함유 플라스마를 사용할 수도 있다. 공급 기체는 할로겐-함유 기체, 예컨대 불소-함유 기체를 포함할 수 있다. 할로겐-함유 기체는 화학식 CaXbHc를 가질 수 있고, 여기에서 X는 하나 이상의 할로겐이고, a는 1 또는 2이고, b는 1 이상이고, a가 1이라면 b+c는 4이거나 a가 2이라면 b+c는 4 또는 6이다. 예를 들어, X가 F일 때, 할로겐-함유 기체는 플루오로카본이다. 다른 구현양태에서, 불소-함유 기체는 F2, HF, SF6, NF3, 불소-함유 인터할로겐(ClF, ClF3, ClF5, BrF3, BrF5 및 IF5) 또는 이들의 혼합물을 포함할 수 있다. 다른 구현양태에서, 할로겐-함유 기체는 Cl2, HCl, BCl3, 염소-함유 인터할로겐(ClF, ClF3 및 ClF5)을 포함한 염소-함유 기체 또는 이들의 혼합물이다. 또 다른 구현양태에서, 할로겐-함유 기체는 Br2, HBr, BBr3, 브롬-함유 인터할로겐(BrF3 및 BrF5)을 포함한 브롬-함유 기체 또는 이들의 혼합물이다. 또 다른 구현양태에서, 할로겐-함유 기체는 I2, HI 또는 이들의 혼합물을 포함하는 요오드-함유 기체이다. 또 다른 구현양태에서, 할로겐-함유 기체는 이 문단에 설명된 기체의 혼합물이다. 특정한 구현양태에서, 제2 반도체층(444)과 제1 반도체층(442) 사이의 에칭 선택성 (즉, 제2 반도체층(444)의 에칭 속도 대 제1 반도체층(442)의 에칭 속도의 비율)은 불소에 비해 보다 무거운 할로겐을 더 많이 사용함으로써 개선될 수 있다. 예를 들어, y가 증가함에 따라 에칭 선택성은 CF(1-y)Cly과 함께 개선된다.
공급 기체는 하나 이상의 산소-함유 기체, 예컨대 O2, O3, N2O, 또는 반도체 기술 내에 산소 플라스마를 발생하기 위해 통상적으로 사용되는 기타 산소-함유 기체를 포함할 수 있다. 공급 기체는 하나 이상의 불활성 기체를 포함할 수 있다(예, 영족 기체, N2, CO2, 또는 이들의 조합).
에칭 챔버 내에서 에칭을 수행할 수 있다. 에칭 동안에, 압력은 대략 0.01 내지 5000 mTorr의 범위이다. 이러한 압력에서, 공급 기체(들)은 약 10 내지 1000 표준 cm3/분 ("sccm")의 범위의 속도로 흐를 수도 있다. 다른 구현양태에서, 압력은 약 100 내지 500 mTorr의 범위일 수도 있고, 공급 기체(들)는 약 100 내지 500 sccm의 범위의 속도로 흐를 수도 있다. 플라스마를 발생시키기 위하여 전압 및 전력을 적용할 수도 있다. 전력은 전형적으로 기판의 표면적의 선형 또는 거의 선형 함수이다. 따라서, 전력 밀도 (기판의 단위 면적 당 전력)가 제공된다. 전압은 대략 10 내지 1000V의 범위이고, 전력 밀도는 대략 10 내지 5000 mW/cm2의 범위이다. 하나의 구현양태에서, 전압은 대략 20 내지 300V의 범위일 수도 있고, 전력 밀도는 대략 50 내지 500mW/cm2의 범위일 수도 있다.
에칭은 일정 시간 후에 작동하도록 장치한 에칭(timed etch)으로서 수행될 수 있거나, 또는 일정 시간 후에 작동하도록 장치한 오버에칭(timed overetch)과 함께 말단점 검출을 사용함으로써 수행될 수 있다. 제1 및 제2 반도체층(842) 및 (844)이 대부분 규소라면, 일정 시간 후에 작동하도록 장치한 에칭을 사용할 수도 있다. 제1 및 제2 반도체층(842) 및 (844)을 위해 유사한 재료가 사용된다면, 말단점 검출을 사용할 수도 있다. 예를 들어, 하나의 구현양태에서, 제2 반도체층(844)이 규소 게르마늄을 포함한다면, 제1 반도체층(842)이 노출된 후에, 말단점 검출은 에칭 챔버로부터의 유출물 내에서 게르마늄의 부재를 기초로 할 수도 있다. 다른 구현양태에서, 제2 반도체층(844)이 거의 규소를 갖지 않은 게르마늄을 포함한다면, 제1 반도체층(842)이 노출된 후에, 말단점 검출은 에칭 챔버로부터의 유출물 내에서 규소의 존재를 기초로 할 수도 있다. 에칭이 더욱 서서히 일어나는 경우에 제2 반도체층(844)의 일부가 기판(300)의 부분으로부터 제거되도록 하기 위하여, 일정 시간 후에 작동하도록 장치한 오버에칭을 사용할 수도 있다. 하나의 구현양태에서, 오버에칭 동안에, 제1 반도체층(842) 및 에칭 플라스마에 노출된 전자 장치의 다른 일부에 대한 제2 반도체층(844)의 선택성을 개선시키기 위하여, 에칭 동안의 전력 밀도를 저하시킬 수도 있다.
선택된 습식 화학 에칭제는 부분적으로 제2 반도체층(844)의 조성물 및 에칭 동안에 노출된 전자 장치의 다른 일부를 기초로 할 것이다. 하나의 구현양태에서, 에칭제는 염기(예, KOH, 테트라메틸 암모늄 히드록시드, 등) 또는 산화제(예, HNO3) 및 HF의 조합을 포함할 수 있다. 습식 화학 에칭을 위하여, 일정 시간 후에 작동하도록 장치한 에칭이 전형적으로 사용된다.
에칭을 완결한 후에, 제1 반도체층(842)의 일부가 제거될 수도 있거나 제거되지 않을 수도 있다. 하나의 구현양태에서, 약 50 nm 이하의 제1 반도체층(842)이 제거된다.
도 11을 참조하면, 화소(160) 내에서, 전도성 부재(1044)가 전도성 플러그(424)에 접촉하고, 다시 전도성 부재(272)에 접촉한다. 데이타선(172)을 따른 신호를, 전도성 부재(424) 및 전도성 부재(1044)를 따라, 도 11의 오른쪽 편에 더 가까운 제2 반도체층(844)의 일부에 전송시킨다. 전도성 부재(1042)는 제2 반도체층(844) (도 11에서 가운데의 바로 왼쪽) 및 전도성 부재(562)의 전도성층(624)의 일부와 접촉한다. 실질적으로 동일한 구조가 화소(120) 및 (140) 내에 존재한다.
도 12를 참조하면, 화소(160) 내에서, 가장자리(926)의 오른쪽에 놓여있는 전도성 부재(1076)의 일부가 화소(160) 내에서 전기용량 전자 부품(124)을 위한 제2 전극이다. 가장자리(926)의 왼쪽에 놓여있는 전도성 부재(1076)의 일부는 화소(160) 내에서 구동 트랜지스터(126)의 제2 소스/드레인 영역 (제2 반도체층(844)의 나머지 부분)을 위한 접촉 구조의 일부이다. 도 12에서 점선으로 도시된, 화소 (160) 내의 전기용량 전자 부품(124)은 전도성층(624), 유전층(822), 및 가장자리(926)의 오른쪽에 놓여 있는 전도성 부재(1076)의 일부를 포함한다. 화소(120) 및 (140)을 위한 전기용량 전자 부품(124)은 유사한 구조를 갖는다. 유사하게, 전도성 부재(1036) 및 (1056)의 일부는 각각 화소(120) 및 (140)의 전기용량 전자 부품을 위한 제2 전극이다.
본 방법의 이 시점에서, 화소 구동 회로 내에서 전자 부품의 형성은 실질적으로 완료된다. 도 11을 언급하자면, 화소(160) 내에서, 전도성 부재(1044) 아래에 놓인 제2 반도체층(844)의 일부는 선택 트랜지스터(122)를 위한 제1 소스/드레인 영역이고, 전도성 부재(1042)의 아래에 놓인 제2 반도체층(844)의 일부는 선택 트랜지스터(122)를 위한 제2 소스/드레인 영역이다. 구멍(1102) 아래에 노출된 제1 반도체층의 일부는 선택 트랜지스터(122)의 채널 영역(1122)이다. 다른 화소(120) 및 (140) 내에서 다른 선택 트랜지스터(122)는 도 11에 도시된 것과 실질적으로 동일하다.
도 12를 참조하자면, 화소(160) 내에서, 가장자리(926)의 왼쪽으로 있는 전도성 부재(562)의 일부는 구동 트랜지스터(126)를 위한 게이트 전극을 포함한다. 가장자리(926)의 오른쪽으로 있는 전도성 부재(562)의 일부는 전기용량 전자 부품(124)을 위한 제1 전극이다. 전도성 부재(1022) 아래에 놓인 제2 반도체층(844)의 일부는 구동 트랜지스터(126)을 위한 제1 소스/드레인 영역이고, 전도성 부재(1076) 아래에 놓이고 가장자리(926)의 오른쪽으로 있는 제2 반도체층(844)의 일부는 구동 트랜지스터(126)를 위한 제2 소스/드레인 영역이다. 구멍(1202) 아래에 노출된 제1 반도체층의 일부는 구동 트랜지스터(126)의 채널 영역(1222)이다. 가장자리(926)의 오른쪽으로 있는 전도성 부재(1076)의 일부는 전기용량 전자 부품(124)을 위한 제2 전극이다. 다른 화소(120) 및 (140) 내에 있는 다른 구동 트랜지스터(126) 및 전기용량 전자 부품(124)은 도 12에 도시된 것과 실질적으로 동일하다.
절연층 및 절연층 내의 접촉 구멍은 기판(300)의 일부 위에 형성된다. 전도성 부재(1322)는 도 13에 도시된 것과 같이 기판(300)의 일부 위에 형성된다. 전도성 부재(1322)는 전자 부품(128), (148), (168)을 위한 제1 전극이고, 아래에 놓인 전도성 부재(1022)에 연결된다. 도 13을 참조하면, 평면도에서, 오른쪽에 더 가까운 전도성 부재(1322)의 각각의 가장자리는 전도성 부재(232), (252) 또는 (272)로 연장되거나 위에 놓이고, 왼쪽에 더 가까운 전도성 부재(1322)의 각각의 가장자리는 전도성 부재(256) 또는 (276) 또는 화소(120)의 왼쪽으로 있는 화소의 Vdd 선(도시되지 않음)에 연장되거나 위에 놓인다. 윗쪽에 더 가까운 전도성 부재(1322)의 각각의 가장자리는 전도성 부재(524)에 연장되거나 위에 놓이고, 바닥에 더 가까운 전도성 부재(1322)의 각각의 가장자리는 화소(120), (140) 또는 (160) 아래에 있는 화소(도시되지 않음)를 위한 선택선의 전도성 부재에 연장되거나 위에 놓인다.
도 14는 도 13에서 분할선 14-14에서의 단면도를 포함하고, 전도성 부재(1322)가 형성된 후에 전자 장치의 조립을 예증한다. 하나 이상의 통상적인 기술 을 사용하여 절연층(1422) 및 절연층(1422) 내의 구멍이 형성될 수 있다. 하나의 구현양태에서, 절연층(1422)이 스텐실 마스크를 사용하여 패턴화층으로서 침착된다. 다른 구현양태에서, 절연층(1422)은 실질적으로 모든 기판(300) 위에 침착된 블랭킷일 수 있고 통상적인 석판인쇄 기술을 사용하여 패턴화될 수 있다. 절연층(1422)은 유전층(822)에 대해 앞서 기재된 물질의 하나 이상의 층을 포함할 수 있다. 절연층(1422)의 두께는 약 0.1 내지 5.0 ㎛ 범위이다.
전도성 부재(1322)는 통상적인 OLED에서 애노드를 위해 종래 사용된 하나 이상의 물질의 하나 이상의 층을 포함할 수 있다. 종래의 침착을 사용하거나 통상적인 침착 및 패턴화 순서에 의하여 전도성 부재(1322)가 형성될 수 있다.
하나의 구현양태에서, 전도성 부재(1322)는 연속 형성된 유기 활성층(들)로부터 방출되거나 이것에 반응된 방사선의 70% 이상을 전달한다. 하나의 구현양태에서, 전도성 부재(1322)의 두께는 약 100 내지 200 nm의 범위이다. 방사선이 전도성 부재(1322)를 통해 전달될 필요가 없다면, 두께는 1000 nm까지 또는 보다 더 두껍게 될 수도 있다.
도 15에 도시된 바와 같이 화소 구동 회로 위에 기판 구조(1522)가 형성된다. 하나의 구현양태에서, 기판 구조(1522)는 웰 구조이고, 다른 구현양태에서 기판 구조(1522)는 액체 유도 구조(즉, 격자에 비해 띠의 형태를 가짐)일 수 있다. 하나의 구현양태에서, 기판 구조(1522)의 적어도 일부가, 전자 부품(128), (148), (168) 또는 이들의 조합과 선택 및 구동 트랜지스터(122) 및 (126)의 적어도 일부 (예, 선택 및 구동 트랜지스터(122) 및 (126)의 적어도 반쪽) 사이에 놓여 있다. 다른 구현양태에서, 선택 및 구동 트랜지스터(122) 및 (126) 및 전기용량 전자 부품(124)을 포함한 실질적으로 모든 화소 구동 회로가 기판 구조(1522)에 의해 덮인다. 또 다른 구현양태에서, 선택 및 구동 트랜지스터(122) 및 (126)의 채널 영역은 기판 구조(1522)에 의해 덮인다.
도 15는 기판 구조(1522)의 일부와 화소(160)내의 기초 구동 트랜지스터(126) 및 전기용량 전자 부품(124) 사이에서의 위치 관계를 도시한다. 기판 구조(1522)는 기판(300)과 전도성 부재(1022)의 일부 위에 놓여 있다. 기판 구조(1222)는 방사선이 연속-형성된 유기 활성층에 전달되거나 이로부터 전달될 수 있는 구멍의 어레이를 한정한다. 기판 구조(1522) 내의 구멍은 전도성 부재(1322)의 일부를 노출한다.
특정한 구현양태에서, 기판 구조(1522)는 무기(예, 이산화규소, 질화규소, 산화알루미늄, 질화알루미늄 등) 또는 유기 물질(예, 광레지스트, 폴리이미드 등) 또는 이들의 조합을 포함한다. 다른 구현양태에서, 기판 구조(122)는 전자 장치를 작동시키면서 주변 광에 대한 대비를 증가시키기 위해 블랙층(예, 탄소를 포함한 층)을 포함할 수 있다. 일례의 구현양태에서, 하나 이상의 레지스트 또는 폴리머층으로부터 기판 구조(1222)가 형성될 수도 있다. 레지스트는 예를 들어 네가티브 레지스트 재료 또는 포지티브 레지스트 재료일 수도 있다.
레지스트는 통상적인 기술을 사용하여 기판(300)과 전도성 부재(1322) 위에 침착될 수 있다. 기판 구조(1522)는 침착 시에 패턴화될 수도 있거나 블랭킷층으로서 침착되고 통상적인 석판인쇄 기술을 사용하여 패턴화될 수도 있다. 하나의 특정한 구현양태에서, 기판 구조(1522)는 단면도에서 볼 때 약 2 내지 10 ㎛의 두께를 갖는다. 일례의 구현양태에서, 기판 구조(1522) 내의 구멍은 평면도에서 볼 때 약 50 내지 100 ㎛ 범위의 폭이고 대략 100 내지 500 ㎛ 범위의 길이이다. 구멍에서 기판 구조(1522)의 경사는 전도성 부재(1322)의 표면에 대해 90도 미만, 대략 90도, 또는 90도 이상일 수도 있다.
하나의 구현양태에서, 기판 구조(1522)는 이후의 유기층을 형성하기 전에 표면 처리를 받을 수도 있거나 그렇지 않을 수도 있다. 기판 구조(1222)의 표면 에너지를 감소시키기 위하여 통상적인 플루오르화 표면 처리를 수행할 수도 있다.
도 16에 도시된 바와 같이 실질적으로 완전한 전자 부품을 형성하기 위해 가공을 계속한다. 유기층(1630) 및 제2 전극(1642)이 기판(300) 위에 형성된다. 유기층(1630)은 하나 이상의 층을 포함할 수도 있다. 유기층(1630)은 유기 활성층(1634)을 포함하고, 임의로 하나 이상의 전하-주입층, 전하-전달층, 전하-차단층 또는 이들의 조합을 함유할 수도 있다. 임의의 전하-주입층, 전하-전달층, 전하-차단층, 또는 이들의 조합이 유기 활성층(1634)과 전도성 부재(1322) 사이에, 유기 활성층(1634)과 제2 전극(1642) 사이에, 또는 이들의 조합에 놓일 수도 있다. 하나의 구현양태에서, 구멍-운반층(1632)이 전도성 부재(1322)와 유기 활성층(1434) 사이에 놓여 있다.
유기층(1630)의 형성은 OLED에서 유기층을 형성하는데 사용되는 하나 이상의 통상적인 기술을 사용하여 수행된다. 구멍-운반층(1632)은 대략 50 내지 200 nm 범위의 두께를 갖고, 유기 활성층(1634)은 약 50 내지 100 nm 범위의 두께를 갖는 다. 하나의 구현양태에서, 단지 하나의 유기 활성층(1634)이 어레이에서 사용된다. 다른 구현양태에서, 상이한 유기 활성층이 어레이의 상이한 부분에서 사용될 수도 있다.
제2 전극(1642)은 통상적인 OLED에서 캐소드를 위해 사용되는 하나 이상의 재료의 하나 이상의 층을 포함한다. 하나 이상의 통상적인 침착 또는 통상적인 침착 및 석판인쇄 기술을 사용하여 제2 전극(1642)이 형성된다. 하나의 구현양태에서, 제2 전극(1642)은 대략 0.1 내지 5.0 ㎛ 범위의 두께를 갖는다. 특정한 구현양태에서, 제2 전극(1642)은 어레이를 위해 일반적인 캐소드일 수 있다.
앞서 기재되거나 추가의 다수층을 사용하여 도 16에 도시되지 않은 다른 회로가 형성될 수 있다. 나타내지는 않았으나, 주변 부위(도시되지 않음)에 있는 회로가 어레이의 외부에 놓일 수 있도록 하기 위하여 추가의 절연층(들) 및 상호연결 수준(들)이 형성될 수도 있다. 이러한 회로는 가로줄 또는 세로줄 암호해독기, 스트로브 (예, 가로줄 어레이 스트로브, 세로줄 어레이 스트로브) 또는 감지 증폭기를 포함할 수도 있다. 대안적으로, 도 14에 나타낸 층의 형성 전, 동안 또는 후에 이러한 회로가 형성될 수도 있다. 하나의 구현양태에서, 제2 전극(1642)은 Vss 선(138)의 일부이다.
건조제(1664)를 가진 뚜껑(1662)을 어레이 밖의 위치(도 16에 도시되지 않음)에서 기판(300)에 부착되어 실질적으로 완전한 장치를 형성한다. 제2 전극(1642)과 건조제(1664) 사이에 틈새(1666)가 존재할 수도 있거나 그렇지 않을 수도 있다. 뚜껑 및 건조제를 위해 사용된 물질 및 부착 방법은 통상적이다.
4. 기타 구현양태
상기 기재된 구현양태는 단색 및 전색 디스플레이를 포함한 아몰레드(AMOLED) 디스플레이를 위해 적합하다. 또한, 여기에 기재된 개념은 방사선-방출 전자 부품의 다른 유형을 위해 사용될 수 있다. 다른 방사선-방출 전자 부품은, III-V 또는 II-VI-기재 무기 방사선-방출 부품을 포함하여, 수동 매트릭스 디스플레이 광 패널, 무기 LED를 포함할 수 있다. 하나의 구현양태에서, 방사선-방출 전자 부품은 가시광 스펙트럼 내의 방사선을 방출할 수도 있고, 다른 구현양태에서 방사선-방출 전자 부품은 가시광 스펙트럼(예, UV 또는 IR) 밖의 방사선을 방출할 수도 있다.
다른 구현양태에서, 여기에 기재된 개념은 다른 유형의 전자 장치로 확대될 수 있다. 하나의 구현양태에서, 센서 어레이는 방사선-반응성 전자 부품의 어레이를 포함할 수도 있다. 하나의 구현양태에서, 상이한 방사선-반응성 전자 부품은 동일하거나 상이한 활성 물질을 가질 수도 있다. 이러한 활성 물질의 반응은 시간에 따라 변할 수도 있다. 또한, 센서 어레이의 일부는 상이한 파장, 상이한 방사선 강도 또는 이들의 조합을 수용하는 상이한 부분을 가질 수도 있다. 방사선-방출 전자 부품을 가진 전자 장치와 유사하게, 방사선-반응성 전자 부품을 가진 전자 장치의 수명은 보다 긴 유용 수명을 가질 수도 있다.
기판(300), 뚜껑(1662) 또는 양쪽 모두를 통해 방사선이 투과될 수도 있다. 방사선이 뚜껑(1662)을 통해 투과된다면, 뚜껑은 그것을 통하여 방사선의 70% 이상 을 투과시킬 수 있다. 건조제(1664)를 개질시켜, 그것을 통해 방사선의 70% 이상이 투과되도록 하거나 위치(들)에 존재하도록 할 수 있고, 그 결과 뚜껑(1662)을 통해 유기 활성층(1634)으로부터 방사선이 방출되거나 그에 의해 수용될 수 있다. 예를 들어, 건조제는 기판 구조(1522) 위에 놓일 수도 있지만, 유기 활성층(1634) 위에 놓이지 않는다. 다른 구현양태에서, 전도성 부재(1322) 및 제2 전극(1642)의 조성물을 바꿀 수 있다. 이 구현양태에서, 캐소드가 일반 애노드에 비해 기판(300)에 더 가깝다. 이러한 구조를 위하여 화소 구동 회로 및 전자 부품들 사이의 상호연결을 변경시킬 수도 있다.
전기용량 전자 부품(124)의 전기용량은 하나 이상의 전도성 부재(524) 및 그 위에 놓인 전도성 부재(1036), (1056) 또는 (1076) 사이의 오버랩을 변화시킴으로써 증가되거나 감소될 수 있다.
두께, 폭 및 길이를 포함한 많은 치수들이 일부 구현양태에 대해 주어진다. 본 발명의 범위는 이러한 치수 또는 치수 범위에 한정되지 않는다. 본 명세서를 읽은 후에, 당업자라면 다른 치수가 사용될 수도 있음을 이해할 것이다.
5. 장점
여기에 기재된 레이아웃 및 전자 부품 구조는, 종래의 화소에 비해 화소의 구경비를 증가시키기 위하여 화소 내에서 공간을 더욱 효율적으로 사용할 수 있다. 전기용량 전자 부품(124)은 화소 내로 통합되고, 그의 전기용량은 전도성 부재(522), (542) 또는 (562) 및 그의 상응하는 위에 놓인 전도성 부재(1036), (1056) 또는 (1076) 사이에서 오버랩을 변화시킴으로써 조절될 수 있다. 또한, 선택 및 구동 트랜지스터(122) 및 (126)는 화소의 동일한 측면을 따라 놓여 있다. 더욱 구체적으로는, 트랜지스터는 화소의 방사선-방출 또는 방사선-반응성 부위의 하나 및 화소의 보다 긴 측면의 하나 사이에 놓여 있다. 화소 내에서 선택 및 구동 트랜지스터(122) 및 (126)의 양쪽 모두가, 화소의 반대쪽 보다 긴 측면에 비하여, 화소의 보다 긴 측면에 가깝게 놓여 있다. 화소 구동 회로는 화소의 길이를 따라 반 이상에 뻗어 있다.
화소(120)의 레이아웃은 기판(300)의 주 표면으로부터 상이한 높이에서 상이한 패턴화층을 갖는다. 화소(120), (140) 및 (160) 내에서, 데이타선(132), (152) 및 (172)는 전도성 부재(232), (252) 및 (272)에 상응하고, Vdd1, Vdd2 및 Vdd3 선(136), (156) 및 (176)은 전도성 부재(236), (256) 및 (276)에 상응한다. 화소(120), (140) 및 (160) 내에서, 데이타선(132), (152) 및 (172) 및 Vdd1, Vdd2 및 Vdd3 선 (136), (156) 및 (176)은 선택선(134), 전도성 부재(522), (524), (542), (544), 활성 영역(722), (724), (742) 및 (762), 전도성 부재(1022), (1042), (1044), (1036), (1056) 및 (1076), 제1 전극(1322) 및 제2 전극(1642)에 비하여 기판(300)의 주 표면에 가장 가까운 높이에 놓여 있다. 하나의 구현양태에서, 선택 트랜지스터(122)는 활성 영역(724) 및 선택선(134)의 일부를 포함하고, 이것은 화소(120), (140) 및 (160) 내에서 전도성 부재(524)에 상응한다.
40% 초과의 구경비가 달성될 수 있다. 하나의 구현양태에서, 구경비는 50% 이상이고, 하나의 다른 구현양태에서 구경비는 53% 이상이고, 또 다른 구현양태에 서 구경비는 56% 이상이다. 하나의 특정한 구현양태에서, 화소는 80 ㎛×240 ㎛이다. 4 ㎛ 설계 규칙에서, 방사선-방출 또는 방사선-반응성 부위의 폭 및 길이는 각각 64 및 236 ㎛일 수 있고, 그 결과 약 78%의 구경비가 얻어진다. 화소 내에서 데이타, 선택, Vdd1, Vdd2 및 Vdd3 의 폭이 두 배가 된다 하더라도, 구경비는 65% 이상이다.
이러한 구경비는 종래의 하부 방출 유기 전자 장치에서 달성되지 않았다. 보다 큰 구경비는 구동 트랜지스터(126) 및 전자 부품(128), (148) 및 (168)을 포함한 화소 회로가 덜 공격적인 조건(즉, 낮은 전류)에서 작동될 수 있도록 하고, 원하는 강도를 달성할 수 있도록 한다. 전류를 감소시킴으로써, 구동 트랜지스터(126) 및 전자 부품(128), (148) 및 (168)이 빨리 분해되지 않기 때문에, 전자 장치의 수명이 늘어난다.
개략적인 설명 또는 실시예에서 상기 기재된 활성의 전부가 요구되지 않으며, 비활성의 일부가 요구되지 않을 수도 있고, 상기 기재된 것에 추가로 추가의 활성이 수행될 수도 있다는 것을 주목한다. 또한, 각각의 활성이 기재되는 순서가, 반드시 이들이 수행되는 순서일 필요는 없다. 본 명세서를 읽은 후에, 당업자라면 특이적 요구 또는 요망을 위해 어떠한 활성이 사용될 수 있는지를 결정할 수 있을 것이다.
상기 상세한 설명에서, 본 발명은 특정한 구현양태를 참조하여 설명되었다. 그러나, 당 업자라면, 하기 청구의 범위에 기재된 본 발명의 범위에서 벗어나지 않 으면서 다양한 변형 및 변화가 이루어질 수 있다는 것을 이해할 것이다. 따라서, 상세한 설명 및 도면은 제한적 의미 보다는 예증적으로 간주되어야 하고, 이러한 모든 변형은 본 발명의 범위 내에 포함되는 것으로 해석된다.
하나 이상의 이점, 하나 이상의 다른 장점, 하나 이상의 문제점에 대한 하나 이상의 해결책, 또는 이들의 조합을, 하나 이상의 특정한 구현양태에 관해 상기 기재하였다. 그러나, 이러한 이점(들), 장점(들), 문제점(들)에 대한 해결책(들), 또는 이러한 이점, 장점 또는 해결책을 더욱 현저하게 만드는 다른 부재(들)이, 청구 범위의 일부 또는 전부의 중요하거나, 요구되거나, 필수적인 특징 또는 부재로서 해석되어서는 안된다.
명확성을 위하여, 별개의 구현양태에서 상기 및 하기 기재되어진 본 발명의 특징들을 하나의 구현양태로 조합하여 제공할 수도 있다는 것을 이해해야 한다. 역으로, 간결성을 위하여, 하나의 구현양태에 기재되어 있는 본 발명의 다양한 특징들을 따로따로 제공하거나 또는 부조합으로 제공할 수도 있다. 또한, 범위로 주어진 값에 대한 언급은 그 범위 내에 있는 각각의 값 및 모든 값을 포함한다.
본원에 기재된 레이아웃 및 전자 부품 구조는, 종래의 화소에 비해 화소 내에서 공간을 보다 효율적으로 사용하여 화소의 구경비를 증가시킬 수 있으며, 40% 초과의 구경비가 달성될 수 있다. 이러한 구경비는 종래의 하부 방출 유기 전자 장치에서 달성되지 않았다. 보다 큰 구경비는 구동 트랜지스터 및 전자 부품을 포함한 화소 회로가 덜 공격적인 조건(즉, 낮은 전류)에서 작동될 수 있도록 하고, 원하는 강도를 달성할 수 있도록 한다. 전류를 감소시킴으로써, 구동 트랜지스터 및 전자 부품이 빨리 분해되지 않기 때문에, 전자 장치의 수명이 늘어난다.

Claims (10)

  1. 화소 구동 회로; 및
    화소 구동 회로에 결합된 제1 전자 부품
    을 포함하는 화소를 포함하며, 유기 전자 장치가 하부 방출 전자 장치이고, 화소가 40% 이상의 구경비를 갖는, 화소를 포함하는 유기 전자 장치.
  2. 제1항에 있어서, 구경비가 53% 이상인 유기 전자 장치.
  3. 제1항에 있어서, 구경비가 56% 이상인 유기 전자 장치.
  4. 제1항에 있어서, 화소 구동 회로가 선택 트랜지스터 및 구동 트랜지스터를 포함하는 유기 전자 장치.
  5. 제4항에 있어서, 화소가 화소의 길이를 따라 연장되는 측면을 포함하며,
    제1 전자 부품이 방사선-방출 또는 방사선-반응 부위를 갖고;
    평면도에서, 화소 구동 회로 내의 모든 전자 부품이 화소의 측면과 제1 전자 부품의 방사선-방출 또는 방사선-반응 부위 사이에 놓여 있고;
    평면도에서, 화소 구동 회로가 화소의 측면 길이의 반 이상을 따라 연장되는, 유기 전자 장치.
  6. 제4항에 있어서,
    기판;
    선택 트랜지스터에 연결된 데이타선; 및
    구동 트랜지스터에 결합된 전력 공급선
    을 또한 포함하며, 화소 내에서, 각각의 데이타선 및 전력 공급선이 선택 트랜지스터에 비해 기판에 더욱 가깝게 놓여 있는 유기 전자 장치.
  7. 제1 측면 및 제1 측면에 마주보는 제2 측면을 갖고, 제1 측면 및 제2 측면이 제1 화소의 길이를 따라 연장되는 제1 화소;
    제1 화소에 결합된 데이타선; 및
    제1 화소에 결합된 제1 전력 공급선
    을 포함하며, 평면도에서, 데이타선 및 제1 전력 공급선이 제1 화소의 길이를 따라 연장되는 길이를 갖고 제2 측면에 비해 제1 측면에 더욱 가깝게 놓여 있는 유기 전자 장치.
  8. 제7항에 있어서, 기판 및 선택선을 또한 포함하며, 제1 화소 내에서,
    각각의 데이타선 및 제1 전력 공급선이 기판과 선택선 사이에 놓여 있고;
    선택선이 기판과 선택 트랜지스터의 채널 영역 사이에 놓여 있는, 유기 전자 장치.
  9. 제7항에 있어서, 제2 전자 부품을 포함한 제2 화소를 또한 포함하며,
    제2 전자 부품이 방사선-방출 또는 방사선-반응 부위를 갖고;
    평면도에서, 제1 화소의 화소 구동 회로가 제1 및 제2 전자 부품의 방사선-방출 또는 방사선-반응 부위 사이에 실질적으로 놓여 있지 않은, 유기 전자 장치.
  10. 기판,
    데이타선;
    제1 전력 공급선; 및
    제1 화소
    를 포함하며, 제1 화소가 기판 위에 놓여 있는 화소 구동 회로를 포함하고, 화소 구동 회로가 선택 트랜지스터 및 구동 트랜지스터를 포함하며;
    데이타선이 선택 트랜지스터에 연결되고;
    제1 전력 공급선이 구동 트랜지스터에 결합되고;
    제1 화소 내에서, 각각의 데이타선 및 제1 전력 공급선이 선택 트랜지스터에 비해 기판에 더욱 가깝게 놓여 있는, 유기 전자 장치.
KR1020050131891A 2004-12-29 2005-12-28 화소를 포함하는 유기 전자 장치 KR101340681B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/025,122 2004-12-29
US11/025,122 US7612368B2 (en) 2004-12-29 2004-12-29 Organic bottom emission electronic device

Publications (2)

Publication Number Publication Date
KR20060076235A true KR20060076235A (ko) 2006-07-04
KR101340681B1 KR101340681B1 (ko) 2013-12-12

Family

ID=36610848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131891A KR101340681B1 (ko) 2004-12-29 2005-12-28 화소를 포함하는 유기 전자 장치

Country Status (5)

Country Link
US (1) US7612368B2 (ko)
JP (1) JP5175031B2 (ko)
KR (1) KR101340681B1 (ko)
CN (1) CN100505291C (ko)
TW (1) TW200629220A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
DE102006051952A1 (de) * 2006-11-01 2008-05-08 Merck Patent Gmbh Partikelhaltige Ätzpasten für Siliziumoberflächen und -schichten
TWI420678B (zh) * 2008-11-27 2013-12-21 Ind Tech Res Inst 光感測元件陣列基板
CN102208434B (zh) * 2011-04-22 2013-07-10 南开大学 一种有源矩阵有机发光二极管显示基板
US9059123B2 (en) * 2013-07-24 2015-06-16 International Business Machines Corporation Active matrix using hybrid integrated circuit and bipolar transistor
KR20150017192A (ko) * 2013-08-06 2015-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US20180254293A1 (en) * 2015-09-10 2018-09-06 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
WO2018122665A1 (en) * 2016-12-27 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
US11552159B2 (en) 2018-06-18 2023-01-10 Universal Display Corporation OLED display with all organic thin film layers patterned
CN110389685A (zh) 2019-07-23 2019-10-29 京东方科技集团股份有限公司 触控显示面板及其制作方法、和显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP2001202032A (ja) * 2000-01-17 2001-07-27 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
JP2003015548A (ja) * 2001-06-29 2003-01-17 Seiko Epson Corp 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
WO2002067328A2 (en) * 2001-02-16 2002-08-29 Ignis Innovation Inc. Organic light emitting diode display having shield electrodes
US6744198B2 (en) * 2001-03-19 2004-06-01 Seiko Epson Corporation Method for manufacturing display device, display device, and electronic apparatus
KR20030017748A (ko) * 2001-08-22 2003-03-04 한국전자통신연구원 유기물 전계 효과 트랜지스터와 유기물 발광 다이오드가일체화된 유기물 전기 발광 소자 및 그 제조 방법
US7248235B2 (en) * 2001-09-14 2007-07-24 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
JP4815727B2 (ja) * 2001-09-14 2011-11-16 セイコーエプソン株式会社 Ｅｌ表示装置および電子機器
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
KR100461467B1 (ko) * 2002-03-13 2004-12-13 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
JP2003332041A (ja) * 2002-05-15 2003-11-21 Seiko Epson Corp 電気光学装置及び電子機器
JP4000515B2 (ja) * 2002-10-07 2007-10-31 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
CN100388328C (zh) * 2002-11-25 2008-05-14 东芝松下显示技术有限公司 有机el显示屏
KR100543478B1 (ko) * 2002-12-31 2006-01-20 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
DE60335300D1 (de) * 2003-02-13 2011-01-20 Fujifilm Corp Anzeigevorrichtung und herstellungsverfahren dafür
US20040256978A1 (en) * 2003-05-27 2004-12-23 Gang Yu Array comprising organic electronic devices with a black lattice and process for forming the same
JP2006113110A (ja) * 2004-10-12 2006-04-27 Seiko Epson Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
US20060139275A1 (en) 2006-06-29
US7612368B2 (en) 2009-11-03
TW200629220A (en) 2006-08-16
JP5175031B2 (ja) 2013-04-03
KR101340681B1 (ko) 2013-12-12
CN1841760A (zh) 2006-10-04
JP2006189852A (ja) 2006-07-20
CN100505291C (zh) 2009-06-24

Similar Documents

Publication Publication Date Title
KR101340681B1 (ko) 화소를 포함하는 유기 전자 장치
KR101236639B1 (ko) 전자 장치에 대한 스위치를 포함하는 회로 및 전자 장치를사용하는 방법
KR101291862B1 (ko) 박막 트랜지스터 및 이를 형성하는 프로세스
KR20060076236A (ko) 화소를 포함하는 유기 전자 장치
KR101418611B1 (ko) 전기 광학 장치, 및 전류 제어용 ｔｆｔ 기판 및 그의 제조방법
US7550306B2 (en) Dual panel-type organic electroluminescent device and method for fabricating the same
JP4498380B2 (ja) 有機エレクトロルミネッセント素子とその製造方法
US20050221568A1 (en) Manufacturing method of semiconductor device, semiconductor device, substrate for electro-optical device, electro-optical device, and electronic apparatus
JP2005340771A (ja) 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを具備した平板表示装置、及び該平板表示装置の製造方法
US7187123B2 (en) Display device
JP2010087493A (ja) 薄膜トランジスタの作製方法、及び表示装置の作製方法
CN109638050B (zh) 显示面板及其制作方法
KR20050051444A (ko) 평판 표시 소자
US20050156261A1 (en) Optical sensor and display
EP3742509B1 (en) Display panel
US7271412B2 (en) Active matrix organic light emitting device having series thin film transistor, and fabrication method therefor
JP2004279824A (ja) 表示装置
KR20220004845A (ko) 표시 장치
JP2022077413A (ja) 酸化物半導体薄膜トランジスタ
KR20090105649A (ko) 표시 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant