KR20050051444A - 평판 표시 소자 - Google Patents

평판 표시 소자 Download PDF

Info

Publication number
KR20050051444A
KR20050051444A KR1020030085233A KR20030085233A KR20050051444A KR 20050051444 A KR20050051444 A KR 20050051444A KR 1020030085233 A KR1020030085233 A KR 1020030085233A KR 20030085233 A KR20030085233 A KR 20030085233A KR 20050051444 A KR20050051444 A KR 20050051444A
Authority
KR
South Korea
Prior art keywords
common power
line
light emitting
display device
power line
Prior art date
Application number
KR1020030085233A
Other languages
English (en)
Other versions
KR100611153B1 (ko
Inventor
강태욱
임충열
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030085233A priority Critical patent/KR100611153B1/ko
Priority to US10/971,007 priority patent/US7332745B2/en
Priority to JP2004319798A priority patent/JP4149986B2/ja
Priority to CNB2004100897460A priority patent/CN100416889C/zh
Publication of KR20050051444A publication Critical patent/KR20050051444A/ko
Application granted granted Critical
Publication of KR100611153B1 publication Critical patent/KR100611153B1/ko
Priority to US11/832,873 priority patent/US8278722B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

본 발명은 평판 표시 소자에 관한 것으로, 제 1 전극과 제 2 전극을 구비하며, 그 사이에 유기발광층을 포함하는 유기발광부, 상기 유기발광부를 제어하기 위한 적어도 2개 이상의 박막트랜지스터, 상기 박막트랜지스터에 주사신호를 공급하는 주사신호선, 상기 박막트랜지스터에 데이터를 공급하기 위한 데이터신호선, 상기 유기 발광부에 전류를 공급하기 위한 공통 전원선을 구비하고 있는 발광 표시부와 상기 발광 표시부 외의 비발광 표시부의 패널상에 상기 공통 전원선과 연결되며 적어도 1개 이상의 굴곡부를 갖는 외곽 공통 전원선을 구비하는 것을 특징으로 하는 평판 표시 소자를 제공함으로써 동일 배선 저항에 대하여 공통 전원선의 배선 폭을 감소시킴으로써 전체적인 디스플레이 패널의 크기를 감소시킬 수 있다.

Description

평판 표시 소자{PLAT PANEL DISPLAY DEVICE}
[산업상 이용분야]
본 발명은 평판 표시 소자에 관한 것으로, 더욱 상세하게는 공통 전원선(Vdd 라인)이 일정한 굴곡을 이루어 공통 전원선의 배선 폭을 줄이고 패널의 크기를 줄일 수 있는 평판 표시 소자에 관한 것이다.
[종래 기술]
도 1a는 통상의 유기 전계 발광 소자의 발광 표시부와 비발광 표시부를 개략적으로 나타내는 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ 선을 따라 절단한 단면도로 종래의 유기 전계 발광 소자의 공통 전원선의 적층 구조를 나타내는 단면도이다.
도 1a를 참조하면, 통상의 유기 전계 발광 소자는 발광 표시부(100)와 비발광 표시부(200)를 구비하고 있으며, 상기 비발광 표시부는 패널의 외곽부에 위치하게 된다. 패널 외곽부의 비발광 표시부에는 발광 표시부에 공통 전압을 공급하기 위한 공통 전원선(54)이 배선되어 있다.
패널 외곽부의 비발광 표시부(200)에 있는 공통 전원선(54)은 도 1b에 도시된 바와 같이, 기판(10) 상에 버퍼층(15)이 형성되고, 상기 버퍼층(15) 상부에 형성되어 있는 게이트 절연막(30), 층간 절연막(40) 상부에 소스/드레인 전극과 동일한 물질로 적층되어 형성된다.
종래의 경우에는 하부에 공통 전원선 하부에는 전기적 쇼트를 방지하기 위하여 게이트 라인 등과 같은 신호선을 형성하지 않게 되고, 이에 따라 일정한 배선 저항을 유지하기 위해서는 공통 전원선의 폭이 1.5 mm로 넓게 되어 패널의 크기 자체가 커지게 된다는 문제점이 있다.
또한, 종래의 유기 전계 발광 소자는 패널 외곽부의 공통 전원선의 배선 뿐만 아니라 발광 표시부에 배선되어 있는 공통 전원선의 배선의 폭에 의하여도 패널 크기가 커지게 된다.
도 2a는 도 1a의 유기 전계 발광 소자의 발광 표시부의 평면 구조를 도시한 평면도이고, 도 2b는 도 2a의 Ⅱ-Ⅱ 선에 따른 단면 구조를 도시한 도면이다.
도 2b를 참조하면, 투명한 절연 기판(10) 상부에 화소 전극과 구동 박막 이트랜지스터가 형성되는 제 A 영역과 공통 전원선이 배선되는 B 영역 및 캐패시터가 형성되는 C 영역이 구비된다.
상기 절연 기판(10) 상에는 버퍼층(15)이 형성되고, 버퍼층(15) 상부의 A 영역 중 박막 트랜지스터가 형성되는 영역에는 소오스/드레인 영역(21)(22)이 형성된 반도체층(20), 게이트 전극(31) 그리고 콘택홀(41)(42)을 통해 각각 소오스/드레인 영역(21)(22)과 연결되는 소오스/드레인 전극(51)(52)을 구비한 구동 박막 트랜지스터가 형성되고, 제 C 영역에는 제 1 전극(32)과 제 2 전극(53)으로 이루어지는 캐패시터가 형성된다.
그리고, 반도체층(20), 게이트 전극(31) 및 제 1 전극(32) 그리고 소오스/드레인 전극(51)(52) 및 제 2 전극(53) 사이에는 절연막, 즉, 게이트 절연막(30), 층간 절연막(40) 및 보호막(60)이 형성된다.
상기 보호막(60) 상에는 상기 소오스/드레인 전극(51)(52) 중 하나, 예를 들면, 드레인 전극(52)과 비아홀(61)을 통해 연결되는 화소 전극(70)이 애노드 전극으로서 형성되고, 상기 화소 전극(70)을 포함한 보호막(60) 상에는 상기화소 전극(70)의 일부분을 노출시키는 개구부(81)를 구비한 평탄화막(80)이 형성된다.
상기 개구부(81)에는 유기 발광층(90)이 형성되고, 그 위에 캐소드 전극(95)이 형성된다.
도 2a를 참조하면, 상기 유기 전계 발광 소자는 다수의 신호선, 즉, 주사 신호를 인가하는 게이트 라인(35)과 데이터 신호를 데이터 라인(55) 그리고 모든 화소에 동일한 공통 전압(Vdd)을 인가하여 구동 박막 트랜지스터를 구동하는 데 필요한 기준 전압을 부여하는 공통 전원 공급선(Vdd 라인, 54)을 구비한다.
상기 신호선들(35, 54, 55)에 의해 한정된 각 화소 영역마다 화소가 각각 배열되는데, 각 화소는 상기 신호선들에 연결된 다수의 박막 트랜지스터와 하나의 캐패시터 및 유기 전계 발광 소자로 이루어진다.
종래의 유기 전계 발광 소자는 상기 게이트 전극(31)을 형성할 때 게이트 라인(31) 및 캐패시터의 제1전극(32)이 형성되고, 상기 소오스/드레인 전극(51)(52)을 형성할 때, 데이터 라인(55) 및 전원 공급선(54)과 캐패시터의 제2전극(53)이 형성된다. 이때, 소오스/드레인 전극 중 하나의 전극과 캐패시터의 제2전극(53)은 공통 전원선(54)으로부터 연장 형성되는 구조를 갖는다. 즉, 소오스/드레인 전극을 형성할 때 동시에 공통 전원선을 함께 형성한다.
발광 표시부(100)의 경우에도 공통 전원선(54)은 패널 외곽의 비발광 표시부(200)와 동일한 형태로 적층되어 있으므로 그 배선폭에 의하여 패널의 크기를 증가시킨다는 문제점이 있다.
본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 전원 공급선의 폭을 줄일 수 있으면서도 종래 구조의 배선 저항을 유지할 수 있는 공급 전원선의 배선 구조를 구비하는 평판 표시 소자를 제공하는 것이다.
본 발명은 상기한 목적을 달성하기 위하여,
제 1 전극과 제 2 전극을 구비하며, 그 사이에 유기발광층을 포함하는 유기발광부;
상기 유기발광부를 제어하기 위한 적어도 2개 이상의 박막트랜지스터;
상기 박막트랜지스터에 주사신호를 공급하는 주사신호선;
상기 박막트랜지스터에 데이터를 공급하기 위한 데이터신호선;
상기 유기 발광부에 전류를 공급하기 위한 공통 전원선을 구비하고 있는 표시영역과;
상기 표시영역 외의 패널상에 상기 공통 전원선과 연결되며 적어도 1개 이상의 굴곡부를 갖는 외곽 공통 전원선을 구비하는 것을 특징으로 하는 평판 표시 소자를 제공한다.
또한, 본 발명은
절연 기판;
상기 절연 기판 전면에 걸쳐 형성되어 있는 버퍼층;
상기 버퍼층 상부에 형성되는 게이트 절연층;
상기 게이트 절연층 상부에 형성되며 굴곡의 형태로 패턴되어 있는 층간 절연막; 및
상기 층간 절연막 상부에 형성되는 공통 전원선을 포함하는 것을 특징으로 하는 평판 표시 소자를 제공한다.
이하, 본 발명을 첨부한 도면을 참조하여 더욱 상세히 설명한다.
도 3은 본 발명의 일실시예에 따른 유기 전계 발광 소자의 발광 표시부와 비발광 표시부를 개략적으로 나타내는 평면도이다.
도 4a는 도 3의 Ⅰ'-Ⅰ' 라인에 의해 절단된 단면도로 본 발명의 제 1 실시예에 따른 단면도이다.
도 4a를 참조하면, 본 발명의 제 1 실시예에 따른 유기 전계 발광 소자는 먼저, 발광 표시부(100) 및 비발광 표시부(200)에 공통으로 사용되는 기판(10) 상부에 기판(10) 전면에 걸쳐 버퍼층(15)이 형성되어 있다. 그리고 나서, 발광 표시부(100)에는 다결정 실리콘을 사용하여 반도체층을 형성하고, 다시 기판 전면에 걸쳐 게이트 절연막(30)을 형성한다.
그리고 나서, 상기 게이트 절연막 상에 발광 표시부(100)의 반도체 층 상부에 게이트 전극을 형성하고, 상기 게이트 전극을 포함하여 기판 전면에 걸쳐 층간 절연막(40)을 형성한다. 상기 층간 절연막(40) 중 발광 표시부(100)의 층간 절연막(40)을 식각하여 소오스/드레인 영역을 각각 노출시키는 제 1 및 제 2 콘택홀을 형성하고, 도 4a에 도시한 바와 같이 동시에 비발광 영역(200)에서 공통 전원선(54)이 형성되는 영역의 층간 절연막(40)을 길이 방향(도 3의 y축 방향)으로 굴곡을 이루도록 식각하여 패터닝한다.
이때, 비발광 영역(200)의 층간 절연막(40)은 공통 전원선이 통상의 배선 저항을 유지하면서도 배선폭을 줄일 수 있게 하기 위한 것으로 이러한 굴곡부는 1 이상이 형성되어야 한다. 상기 굴곡부는 요철 형태인 것이 바람직하며, 이때 굴곡부 사이의 거리 b는 공통 전원선이 적층되는 두께 a의 2배 이상이어야 한다.
상기 층간 절연막(40)을 패터닝한 후 기판 전면에 걸쳐 금속 전극 물질을 증착한 다음 패터닝하여 발광 표시부(100)의 박막 트랜지스터 부분에는 상기 제 1 및 제 2 콘택홀을 통하여 소오스/드레인 영역)과 각각 콘택되는 소오스/드레인 전극을 형성함과 비발광 표시부에는 상기 소오스/드레인 전극 중 하나로부터 연장되어 공통 전원선(54)이 형성된다.
본 실시예에서는 공통 전원선(54)이 형성되는 비발광 표시부(200)의 층간 절연막(40)의 식각은 콘택홀 형성시의 식각 공정과 동시에 진행되므로 마스크 공정이 추가되지 않고, 공통 전원선이 일정한 굴곡을 형성하므로 전류가 흐르는 단위 면적이 증가함에 따라 동일 배선 저항을 유지하는 경우 종래의 배선 구조보다 그 배선 폭이 줄어듦으로써 전체 패널 크기가 줄어들 수 있다.
도 4b는 도 3의 Ⅰ'-Ⅰ' 선을 따라 절단한 단면도로 본 발명의 제 2 실시예에 따른 평판 표시 소자의 공통 전원선의 적층 구조를 나타내는 단면도이다.
도 4b를 참조하면, 제 2 실시예에서는 게이트 절연막까지는 제 1 실시예와 동일한 방법으로 동일한 구성으로 형성된다.
그리고 나서, 발광 표시부(100)의 게이트 전극 형성시 비발광 표시부(200)의 공통 전원선(54)이 형성될 영역 상에도 게이트 금속 물질을 적층한다. 발광 표시부(100)에는 게이트 전극 물질을 패터닝하여 게이트 전극을 형성하고 비발광 표시부(200)에는 게이트 전극 물질을 잔존시킨다.
이어서, 기판 전면에 걸쳐 게이트 절연막(30) 상부에 기판 전면에 걸쳐 층간 절연막(40)을 형성한다. 상기 층간 절연막(40) 중 발광 표시부(100)의 층간 절연막(54)은 식각하여 소오스/드레인 영역을 각각 노출시키는 제 1 및 제 2 콘택홀을 형성하고, 도 4b 에 도시한 바와 같이 동시에 비발공 표시부(200)에는 공통 전원선이 형성될 영역의 층간 절연막을 길이 방향(도 3의 y축 방향)으로 굴곡을 이루도록 식각하여 패터닝한다.
이때, 상기 비발광 표시부(200)의 층간 절연막(54)은 공통 전원선이 통상의 배선 저항을 유지하면서도 배선폭을 줄일 수 있게 하기 위한 것으로 이러한 굴곡부는 1 이상이 형성되어야 한다. 상기 굴곡부는 요철 형태인 것이 바람직하며, 이때 굴곡부 사이의 거리 b는 공통 전원선이 적층되는 두께 a의 2배 이상이어야 한다.
상기 층간 절연막(54)을 패터닝한 후 기판 전면에 걸쳐 금속 전극 물질을 증착한 다음 패터닝하여 A 영역의 박막 트랜지스터 부분에는 상기 제 1 및 제 2 콘택홀을 통하여 소오스/드레인 영역과 각각 콘택되는 소오스/드레인 전극을 형성함과 동시에 비발광 표시부(200)에는 상기 소오스/드레인 전극 중 하나로부터 연장되어 공통 전원선(54)이 형성된다. 이때, 비발광 표시부(200)의 공통 전원선(54)의 굴곡부 하부와 하부의 게이트 금속 물질, 즉 공통 전원 보조선(33)과 접촉하게 된다.
이에 따라, 제 2 실시예의 비발광 표시부(200)의 공통 전원선(54)은 금속 배선이 2중 배선 구조로 형성되므로 전류가 흐를 수 있는 폭이 증가하게 되어 동일한 배선 저항을 유지한다면 종래의 공통 전원선보다 금속 배선의 폭을 줄일 수 있다.
도 5a는 도 2a의 Ⅱ-Ⅱ 선에 의해 절단된 단면도로 본 발명이 제 3 실시예에 따른 평판 표시 소자의 적층 구조를 나타내는 단면도이다.
도 5a를 참조하면, 화소 전극 및 박막 트랜지스터가 형성되는 A 영역과 공통 전원선이 배치되는 B 영역 및 캐패시터가 형성되는 C 영역을 구비하는 절연 기판(10)이 제공된다. 상기 절연 기판(10) 상부에 버퍼층(15)을 형성한다.
상기 A 영역 중에서 박막 트랜지스터가 형성되는 부분 상에 반도체층(20)을 형성하고, 상기 반도체층(20)을 포함한 기판 전면에 걸쳐 게이트 절연막(30)을 형성한다. 그리고 나서, 상기 게이트 절연막 상에 A 영역의 반도체 층 상부에 게이트 전극(31)과 C 영역의 캐패시터가 형성되는 게이트 절연막 상부에 캐패시터의 제 1 전극(32)을 형성한다. 이어서, 상기 반도체층(20)으로 n형 또는 p형의 불순물 중 하나, 예를 들면 p형 불순물을 이온 주입하여 소오스/드레인 영역(21)(22)을 형성하며, 반도체층(20) 중 게이트 전극(31) 하부의 부분은 채널층을 작용한다.
이어서, 상기 게이트 전극(31) 및 캐패시터의 제 1 전극(32)이 형성되어 있는 게이트 절연막(30) 상부에 기판 전면에 걸쳐 층간 절연막(40)을 형성한다. 상기 층간 절연막(40) 중 A 영역의 층간 절연막을 식각하여 소오스/드레인 영역(21)(22)을 각각 노출시키는 제 1 및 제 2 콘택홀(36)(37)을 형성하고, 도 5a에 도시한 바와 같이 동시에 공통 전원선이 형성될 B 영역의 층간 절연막을 길이 방향(도 2a의 y축 방향)으로 굴곡을 이루도록 식각하여 패터닝한다.
이때, 상기 B 영역의 층간 절연막은 공통 전원선이 통상의 배선 저항을 유지하면서도 배선폭을 줄일 수 있게 하기 위한 것으로 이러한 굴곡부는 1 이상이 형성되어야 한다. 상기 굴곡부는 요철 형태인 것이 바람직하며, 이때 굴곡부 사이의 거리 b는 공통 전원선이 적층되는 두께 a의 2배 이상이어야 한다.
층간 절연막을 패터닝한 후 기판 전면에 걸쳐 소오스/드레인 금속 전극 물질을 증착한 다음 패터닝하여 A 영역의 박막 트랜지스터 부분에는 상기 제 1 및 제 2 콘택홀(36)(37)을 통하여 소오스/드레인 영역(21)(22)과 각각 콘택되는 소오스/드레인 전극(41)(42)을 형성함과 동시에 B 영역 상부에는 상기 소오스/드레인 전극(41)(42) 중 하나로부터 연장되어 공통 전원선이 형성된다. 한편, C 영역에는 소오스/드레이 전극(41)(42) 중 하나가 연장되어 캐패시터의 제 2 전극(43)을 형성한다.
이에 따라, 본 발명의 평판 표시 소자의 화소 영역의 구동 박막 트랜지스터는 소오스/드레인 전극 중 하나의 전극과 캐패시터의 제 2 전극이 공통 전원선과 연결되어 전원을 공급받도록 된다.
본 실시예에서는 공통 전원선이 형성되는 B 영역의 층간 절연막의 식각은 콘택홀 형성시의 식각 공정과 동시에 진행되므로 마스크 공정이 추가되지 않고, 공통 전원선이 일정한 굴곡을 형성하므로 전류가 흐르는 단위 면적이 증가함에 따라 동일 배선 저항을 유지하는 경우 종래의 배선 구조보다 그 배선 폭이 줄어듦으로써 전체 패널 크기가 줄어들 수 있다.
도 5b는 Ⅱ-Ⅱ 선에 의해 절단된 단면도로 본 발명이 제 4 실시예에 따른 평판 표시 소자의 적층 구조를 나타내는 단면도이다.
도 5b를 참조하면, 제 4 실시예에서는 게이트 절연막까지는 제 3 실시예와 동일한 방법으로 동일한 구성으로 형성된다.
그리고 나서, 게이트 전극(31) 형성시 공통 전원선이 형성될 B 영역 상에도 게이트 금속 물질을 적층한다. 게이트 전극 물질을 패터닝하여 게이트 전극(31) 및 캐패시터 제 1 전극을 형성하고 B 영역 상에는 게이트 전극 물질이 잔존한다.
이어서, 상기 반도체층(20)으로 n형 또는 p형의 불순물 중 하나, 예를 들면 p형 불순물을 이온 주입하여 소오스/드레인 영역(21)(22)을 형성하며, 반도체층(20) 중 게이트 전극(31) 하부의 부분은 채널층을 작용한다.
이어서, 상기 게이트 전극(31) 및 캐패시터의 제 1 전극(32)이 형성되어 있는 게이트 절연막(30) 상부에 기판 전면에 걸쳐 층간 절연막(40)을 형성한다. 상기 층간 절연막(40) 중 A 영역의 층간 절연막을 식각하여 소오스/드레인 영역(21)(22)을 각각 노출시키는 제 1 및 제 2 콘택홀(36)(37)을 형성하고, 도 3b에 도시한 바와 같이 동시에 공통 전원선이 형성될 B 영역의 층간 절연막을 길이 방향(도 2a의 y축 방향)으로 굴곡을 이루도록 식각하여 패터닝한다.
이때, 상기 B 영역의 층간 절연막은 공통 전원선이 통상의 배선 저항을 유지하면서도 배선폭을 줄일 수 있게 하기 위한 것으로 이러한 굴곡부는 1 이상이 형성되어야 한다. 상기 굴곡부는 요철 형태인 것이 바람직하며, 이때 굴곡부 사이의 거리 b는 공통 전원선이 적층되는 두께 a의 2배 이상이어야 한다.
층간 절연막을 패터닝한 후 기판 전면에 걸쳐 소오스/드레인 금속 전극 물질을 증착한 다음 패터닝하여 A 영역의 박막 트랜지스터 부분에는 상기 제 1 및 제 2 콘택홀(36)(37)을 통하여 소오스/드레인 영역(21)(22)과 각각 콘택되는 소오스/드레인 전극(41)(42)을 형성함과 동시에 B 영역 상부에는 상기 소오스/드레인 전극(41)(42) 중 하나로부터 연장되어 공통 전원선이 형성된다. 한편, C 영역에는 소오스/드레인 전극(41)(42) 중 하나가 연장되어 캐패시터의 제 2 전극(43)을 형성한다. 이때, B 영역의 상부의 공통 전원선의 굴곡부 하부와 하부의 게이트 금속 물질, 즉 공통 전원 보조선(33)과 접촉하게 된다.
이에 따라, 제 4 실시예의 B 영역의 공통 전원선은 금속 배선이 2중 배선 구조로 형성되므로 전류가 흐를 수 있는 폭이 증가하게 되어 동일한 배선 저항을 유지한다면 종래의 공통 전원선보다 금속 배선의 폭을 줄일 수 있다.
한편, 본 발명의 실시예들에서는 상기 발광 표시부(100)의 공통 전원선(54)과 비발광 표시부(200)의 공통 전원선(54)이 각각 독립적으로 굴곡을 갖는 형태로 형성된다고 설명되고 있으나, 이와는 별개로 상기 발광 표시부(100)의 공통 전원선(54)과 비발광 표시부(200)의 공통 전원선(54)이 동시에 굴곡을 갖는 형태로 형성될 수도 있다.
본 발명에서 사용될 수 있는 평판 표시 소자로는 유기 전계 발광 장치 또는 액정 표시 소자를 사용할 수 있으나, 이에 한정되는 것은 아니다.
이상과 같이 본 발명에서는 공통 전원선을 배선 구조를 굴곡을 갖거나 또는 2중 배선 구조를 형성함으로써 동일한 배선 저항인 경우 그 배선 폭을 줄일 수 있으며, 배선 저항에 따른 전압 강화(IR drop)를 최소화시킬 수 있다. 또한, 배선 폭을 줄임으로써 전체적으로 평판 표시 소자의 패널의 크기를 감소시킬 수 있다.
도 1a는 통상의 유기 전계 발광 소자의 발광 표시부와 비발광 표시부를 개략적으로 나타내는 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ 선을 따라 절단한 단면도로 종래의 평판 표시 소자의 공통 전원선의 적층 구조를 나타내는 단면도이다.
도 2a는 도 1a의 유기 전계 발광 소자의 발광 표시부의 평면 구조를 도시한 평면도이고, 도 2b는 도 2a의 Ⅱ-Ⅱ 선에 의해 절단된 단면을 나타낸 단면도이다.
도 3은 본 발명의 일실시예에 따른 유기 전계 발광 소자의 발광 표시부와 비발광 표시부를 개략적으로 나타내는 평면도이다.
도 4a는 도 3의 Ⅰ'-Ⅰ' 선을 따라 절단한 단면도로 본 발명의 제 1실시예에 따른 평판 표시 소자의 공통 전원선의 적층 구조를 나타내는 단면도이고, 도 4b는 도 1a의 Ⅰ'-Ⅰ' 선을 따라 절단한 단면도로 본 발명의 제 2실시예에 따른 평판 표시 소자의 공통 전원선의 적층 구조를 나타내는 단면도이다.
도 5a는 도 2a의 Ⅱ-Ⅱ 선에 의해 절단된 단면도로 본 발명이 제 3 실시예에 따른 평판 표시 소자의 적층 구조를 나타내는 단면도이고, 도 5b는 Ⅱ-Ⅱ 선에 의해 절단된 단면도로 본 발명이 제 4 실시예에 따른 평판 표시 소자의 적층 구조를 나타내는 단면도이다.

Claims (21)

  1. 제 1 전극과 제 2 전극을 구비하며, 그 사이에 유기발광층을 포함하는 유기발광부;
    상기 유기발광부를 제어하기 위한 적어도 2개 이상의 박막트랜지스터;
    상기 박막트랜지스터에 주사신호를 공급하는 주사신호선;
    상기 박막트랜지스터에 데이터를 공급하기 위한 데이터신호선;
    상기 유기 발광부에 전류를 공급하기 위한 공통 전원선을 구비하고 있는 표시영역과;
    상기 발광 표시부 외의 비발광 표시부의 패널상에 상기 공통 전원선과 연결되며 적어도 1개 이상의 굴곡부를 갖는 외곽 공통 전원선을 구비하는 것을 특징으로 하는 평판 표시 소자.
  2. 제 1항에 있어서,
    상기 굴곡부의 형태는 요철 형태인 평판 표시 소자.
  3. 제 1항에 있어서,
    상기 외곽 공통 전원선 하부에는 공통 전원 보조선이 형성되어 상기 공통 전원선과 공통 전원 보조선이 직접 접촉하는 평판 표시 소자.
  4. 제 3항에 있어서,
    상기 공통 전원 보조선은 박막 트랜지스터의 게이트 전극과 동일한 물질인 평판 표시 소자.
  5. 제 3항에 있어서,
    상기 공통 전원 보조선은 게이트 전극과 동일한 공정에서 형성되는 것인 평판 표시 소자.
  6. 제 1항에 있어서,
    상기 굴곡부 사이의 폭은 상기 공통 전원선의 적층 두께의 2배 이상인 평판 표시 소자.
  7. 제 1항에 있어서,
    상기 굴곡부는 상기 공통 전원선의 길이 방향으로 형성되는 것인 평판 표시 소자.
  8. 제 1항에서 있어서,
    상기 평판 표시 소자는 액정 표시 소자 또는 유기 전계 발광 표시 장치인 평판 표시 소자.
  9. 제 1항에 있어서,
    상기 표시 영역의 공통 전원선이 1 이상의 굴곡부를 갖는 평판 표시 소자.
  10. 제 9항에 있어서,
    상기 굴곡부의 형태는 요철 형태인 평판 표시 소자.
  11. 제 9항에 있어서,
    상기 외곽 공통 전원선 하부에는 공통 전원 보조선이 형성되어 상기 공통 전원선과 공통 전원 보조선이 직접 접촉하는 평판 표시 소자.
  12. 제 11항에 있어서,
    상기 발광 표시부의 공통 전원선 하부에 공통 전원 보조선이 형성되어 상기 공통 전원선과 공통 전원 보조선이 직접 접촉하는 평판 표시 소자.
  13. 제 11항 또는 제 12에 있어서,
    상기 공통 전원 보조선은 박막 트랜지스터의 게이트 전극과 동일한 물질인 평판 표시 소자.
  14. 절연 기판;
    상기 절연 기판 전면에 걸쳐 형성되어 있는 버퍼층;
    상기 버퍼층 상부에 형성되는 게이트 절연층;
    상기 게이트 절연층 상부에 형성되며 굴곡의 형태로 패턴되어 있는 층간 절연막; 및
    상기 층간 절연막의 굴곡의 형태로 패턴된 상부에 형성되며 박막 트랜지스터와 연결되어 있는 공통 전원선을 포함하는 것을 특징으로 하는 평판 표시 소자.
  15. 제 14항에 있어서,
    상기 굴곡의 형태는 요철 형태인 평판 표시 소자.
  16. 제 14항에 있어서,
    상기 평판 표시 소자는 상기 층간 절연막 하부와 게이트 절연층 상부 사이에 공통 전원 보조선을 더욱 포함하며, 상기 공통 전원 보조선과 상기 공통 전원선의 굴곡부의 하부가 접촉하는 것인 평판 표시 소자.
  17. 제 16항에 있어서,
    상기 공통 전원 보조선은 박막 트랜지스터의 게이트 전극과 동일한 물질인 평판 표시 소자.
  18. 제 16항에 있어서,
    상기 공통 전원 보조선은 게이트 전극과 동일한 공정에서 형성되는 것인 평판 표시 소자.
  19. 제 14항에 있어서,
    상기 굴곡부 사이의 폭은 상기 공통 전원선의 적층 두께의 2배 이상인 평판 표시 소자.
  20. 제 14항에 있어서,
    상기 굴곡부는 공통 전원선의 길이 방향으로 형성되는 것인 평판 표시 소자.
  21. 제 14항에서 있어서,
    상기 평판 표시 소자는 액정 표시 소자 또는 유기 전계 발광 표시 장치인 평판 표시 소자.
KR1020030085233A 2003-11-27 2003-11-27 평판 표시 소자 KR100611153B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030085233A KR100611153B1 (ko) 2003-11-27 2003-11-27 평판 표시 소자
US10/971,007 US7332745B2 (en) 2003-11-27 2004-10-25 Flat panel display device
JP2004319798A JP4149986B2 (ja) 2003-11-27 2004-11-02 平板表示素子
CNB2004100897460A CN100416889C (zh) 2003-11-27 2004-11-05 平板显示装置
US11/832,873 US8278722B2 (en) 2003-11-27 2007-08-02 Flat panel display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030085233A KR100611153B1 (ko) 2003-11-27 2003-11-27 평판 표시 소자

Publications (2)

Publication Number Publication Date
KR20050051444A true KR20050051444A (ko) 2005-06-01
KR100611153B1 KR100611153B1 (ko) 2006-08-09

Family

ID=34617319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030085233A KR100611153B1 (ko) 2003-11-27 2003-11-27 평판 표시 소자

Country Status (4)

Country Link
US (2) US7332745B2 (ko)
JP (1) JP4149986B2 (ko)
KR (1) KR100611153B1 (ko)
CN (1) CN100416889C (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739300B1 (ko) * 2006-07-31 2007-07-12 삼성에스디아이 주식회사 유기전계발광 표시장치
KR100759759B1 (ko) * 2006-04-27 2007-09-20 삼성전자주식회사 표시장치와 그 제조방법
KR101365898B1 (ko) * 2007-05-16 2014-02-24 엘지디스플레이 주식회사 유기전계발광표시장치
US9595574B2 (en) 2010-03-18 2017-03-14 Samsung Display Co., Ltd. Organic light emitting diode display

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004117937A (ja) * 2002-09-27 2004-04-15 Sharp Corp 表示装置
KR100700650B1 (ko) * 2005-01-05 2007-03-27 삼성에스디아이 주식회사 유기 전계 발광 장치 및 그 제조 방법
JP5023271B2 (ja) * 2006-02-27 2012-09-12 株式会社ジャパンディスプレイイースト 有機ｅｌ表示装置
JP2007264053A (ja) * 2006-03-27 2007-10-11 Kyocera Corp 画像表示装置
US7977678B2 (en) 2007-12-21 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
JP5105645B2 (ja) * 2008-03-31 2012-12-26 シャープ株式会社 面発光表示装置
KR101188999B1 (ko) 2010-07-05 2012-10-08 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
JP2012190045A (ja) * 2012-05-25 2012-10-04 Seiko Epson Corp 発光装置および電子機器
KR102013893B1 (ko) 2012-08-20 2019-08-26 삼성디스플레이 주식회사 평판표시장치 및 그의 제조방법
KR102060789B1 (ko) 2013-02-13 2019-12-31 삼성디스플레이 주식회사 표시 장치
JP2013250565A (ja) * 2013-07-17 2013-12-12 Seiko Epson Corp 発光装置および電子機器
CN104715089B (zh) * 2013-12-16 2018-06-22 北京华大九天软件有限公司 一种平板显示器设计中的定阻值布线实现方法
CN103700666B (zh) * 2013-12-16 2016-05-04 京东方科技集团股份有限公司 一种tft阵列基板及显示装置
TWI518657B (zh) * 2014-03-31 2016-01-21 友達光電股份有限公司 有機電致發光顯示器的畫素單元
CN109216403A (zh) * 2017-06-29 2019-01-15 昆山国显光电有限公司 电路基板和显示装置
KR102465788B1 (ko) * 2017-11-30 2022-11-09 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109065575A (zh) * 2018-07-24 2018-12-21 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
KR20200029678A (ko) 2018-09-10 2020-03-19 삼성디스플레이 주식회사 표시 장치
CN110970462B (zh) * 2018-09-29 2022-10-14 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109904201B (zh) * 2019-02-28 2021-07-02 昆山国显光电有限公司 阵列基板及其制作方法和显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63158528A (ja) 1986-12-23 1988-07-01 Asahi Glass Co Ltd エレクトロクロミツク素子
JPH0266870A (ja) 1988-08-31 1990-03-06 Matsushita Electric Ind Co Ltd 薄膜ｅｌ素子及びその製造方法
JPH08180974A (ja) 1994-12-26 1996-07-12 Nippondenso Co Ltd Ｅｌ素子およびその製造方法
TW364275B (en) 1996-03-12 1999-07-11 Idemitsu Kosan Co Organic electroluminescent element and organic electroluminescent display device
JP2914355B2 (ja) 1997-07-17 1999-06-28 日本電気株式会社 有機ｅｌ素子
JP2000349301A (ja) 1999-04-01 2000-12-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100694959B1 (ko) 1999-04-02 2007-03-14 이데미쓰 고산 가부시키가이샤 유기 전기 발광 디스플레이 장치 및 그의 제조 방법
JP2001005038A (ja) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
JP2001154218A (ja) 1999-09-08 2001-06-08 Matsushita Electric Ind Co Ltd 表示装置およびその製造方法
JP2001109397A (ja) 1999-10-04 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
JP4671551B2 (ja) 2000-07-25 2011-04-20 株式会社半導体エネルギー研究所 表示装置
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US6771328B2 (en) * 2001-07-25 2004-08-03 Lg. Philips Lcd Co., Ltd. Active matrix organic electroluminescent device simplifying a fabricating process and a fabricating method thereof
KR100813027B1 (ko) * 2001-08-18 2008-03-14 삼성전자주식회사 감광성 절연막 및 반사전극의 요철 형성방법 및 이를이용한 요철구조의 반사전극을 갖는 액정표시기의 제조방법
KR100437886B1 (ko) * 2001-09-25 2004-06-30 한국과학기술원 고발광효율 광결정 유기발광소자
KR100763171B1 (ko) * 2001-11-07 2007-10-08 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
US7038377B2 (en) 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
JP4373086B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 発光装置
TWI260945B (en) * 2003-05-16 2006-08-21 Toyota Ind Corp Light-emitting apparatus and method for forming the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759759B1 (ko) * 2006-04-27 2007-09-20 삼성전자주식회사 표시장치와 그 제조방법
KR100739300B1 (ko) * 2006-07-31 2007-07-12 삼성에스디아이 주식회사 유기전계발광 표시장치
KR101365898B1 (ko) * 2007-05-16 2014-02-24 엘지디스플레이 주식회사 유기전계발광표시장치
US9595574B2 (en) 2010-03-18 2017-03-14 Samsung Display Co., Ltd. Organic light emitting diode display

Also Published As

Publication number Publication date
US20080174584A1 (en) 2008-07-24
US20050117105A1 (en) 2005-06-02
JP2005157341A (ja) 2005-06-16
US7332745B2 (en) 2008-02-19
CN1622703A (zh) 2005-06-01
KR100611153B1 (ko) 2006-08-09
CN100416889C (zh) 2008-09-03
US8278722B2 (en) 2012-10-02
JP4149986B2 (ja) 2008-09-17

Similar Documents

Publication Publication Date Title
KR100611153B1 (ko) 평판 표시 소자
JP6211873B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US7696518B2 (en) Flat panel display with anode electrode layer as power supply layer and fabrication method thereof
KR100700650B1 (ko) 유기 전계 발광 장치 및 그 제조 방법
US7414362B2 (en) Display panel
JP3990374B2 (ja) 有機電界発光表示装置
KR101781506B1 (ko) 유기전계 발광소자용 기판
US20020047514A1 (en) Light-emission display panel and method of manufacturing the same
KR100696479B1 (ko) 평판표시장치 및 그의 제조방법
KR20030049385A (ko) 전면전극을 구비한 평판표시장치 및 그의 제조방법
KR20060023180A (ko) 유기 ｅｌ 패널 및 그 제조 방법
US7038240B2 (en) Color display device
KR101148720B1 (ko) 유기전계발광소자 및 그 제조방법
KR20100070729A (ko) 유기전계 발광소자용 어레이 기판
JP2019153569A5 (ko)
KR100611158B1 (ko) 유기전계발광 표시장치
KR100617193B1 (ko) 양방향 유기 ｅｌ 디스플레이 소자 및 그 제조 방법
KR100685399B1 (ko) 평판 표시 장치
KR100902076B1 (ko) 유기 전계 발광 장치의 화소 회로 및 그 제조방법
KR100684825B1 (ko) 유기 전계발광 표시 장치 및 그 제조 방법
KR20040078560A (ko) 일렉트로 루미네센스 표시 장치
KR100543011B1 (ko) 박막트랜지스터 및 그를 이용한 유기전계발광표시장치
US11765951B2 (en) TFT array substrate including a heat dissipation layer in a curved region
KR100946371B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20200083863A (ko) 디스플레이 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14