KR100946371B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents
유기 발광 표시 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100946371B1 KR100946371B1 KR1020080056183A KR20080056183A KR100946371B1 KR 100946371 B1 KR100946371 B1 KR 100946371B1 KR 1020080056183 A KR1020080056183 A KR 1020080056183A KR 20080056183 A KR20080056183 A KR 20080056183A KR 100946371 B1 KR100946371 B1 KR 100946371B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- forming
- cathode electrode
- light emitting
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010410 layer Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000012044 organic layer Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 78
- 239000010408 film Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 19
- 239000010409 thin film Substances 0.000 claims description 17
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 description 36
- 230000005669 field effect Effects 0.000 description 35
- 239000004020 conductor Substances 0.000 description 22
- 238000002161 passivation Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 239000007769 metal material Substances 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 239000010931 gold Substances 0.000 description 11
- 238000001459 lithography Methods 0.000 description 11
- 229910052709 silver Inorganic materials 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052783 alkali metal Inorganic materials 0.000 description 3
- 150000001340 alkali metals Chemical class 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000005281 excited state Effects 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
- H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11868—Macro-architecture
- H01L2027/11874—Layout specification, i.e. inner core region
- H01L2027/11879—Data lines (buses)
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
트랜지스터 및 배선 라인이 배치된 기판, 상기 기판 상에 위치하는 양극 전극, 상기 양극 전극과 대향하도록 배치되며 서로 물리적으로 분리되는 적어도 둘 이상의 하부 블록(sub-block) 전극을 포함하는 음극 전극, 상기 양극 전극과 상기 음극 전극 사이에 개재되며 유기 발광층을 포함하는 유기막 및 상기 기판 상에 배치되며 접속 전극을 통하여 상기 음극 전극과 전기적으로 연결되는 버스 라인을 포함하고 상기 하부 블록 전극 각각은 적어도 하나 이상의 픽셀에 대한 공통 전극인 유기 발광 표시 장치가 개시된다. 상기 물리적으로 분리되는 하부 블록 전극을 포함하는 음극 전극을 구비함으로써, 음극 전극의 면저항을 감소시킬 수 있으므로, 음극 전극의 전압 강하 현상을 감소시킬 수 있다.
Description
본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 음극 전극의 전압 강하를 방지하는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치는 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 자발광형 디스플레이로 낮은 전압에서 구동할 수 있고 박형화가 용이하며 광시야각, 빠른 응답속도 등의 장점 때문에 차세대 디스플레이로 주목받고 있다. 통상적으로 유기 발광 표시 장치는 절연기판에 형성된 소정 패턴의 유기막과 이 유기막의 상하부에 형성된 전극층들로 이루어진다. 유기막은 유기 화합물로 이루어진다. 상기와 같이 구성된 유기 발광 표시 장치의 전극들에 양극 및 음극 전압이 인가될 때, 양극 전압이 인가된 전극으로부터 주입된 정공(hole)과, 음극 전압이 인가된 전극으로부터 주입된 전자가 발광층으로 주입된다. 이 발광층에서 전자와 홀이 재결합하여 여기자를 생성하고 이 여기자가 여기상태에서 기저상태로 변화됨에 따라, 발광층의 유기 분자가 발광함으로써 화상이 형성된다.
미국특허 US 5,059,861호에는 유기 발광 표시 장치의 음극 전극이 알칼리 금속과 다종 금속로 이루어진 구성을 개시하고 있다. 또, 미국특허 US 5,047,687호에는 유기 발광 표시 장치의 음극전극이 알칼리 금속이 아닌 일함수가 낮은 금속을 적어도 하나 이상 포함하는 다종의 금속으로 이루어진 구성을 개시하고 있다. 이러한 알칼리 금속이 아닌 일함수가 낮은 금속으로서, 알루미늄, 바나듐, 카바이트 등의 금속을 개시하고 있다.
상술한 바와 같은 종래의 유기 발광 표시 장치는 음극 전극을 버스 라인으로 사용한다. 이때, 전원이 입력되는 버스 라인으로부터 멀어질수록 음극 전극이 유지하는 전압이 강하하는 현상이 발생한다. 일례로서, 음극 전극을 전면으로 형성하는 경우에 전원이 입력되는 버스 라인에서 가까운 영역과 먼 영역간에 음극 전극이 유지하는 전압의 차이가 발생한다. 이러한 전압 차이는 음극 전극의 표면에서 발생하는 면저항에 기인한다. 그리고, 음극 전극 상의 위치에 따른 전압차이는 상기 각 음극 전극 상의 위치에서 발광 유기막의 양단에 걸리는 전압 차이를 발생시킬 수 있다.
결과적으로, 음극 전극 상의 위치에 따른 발광 유기막 양단의 전압 차이는 유기 전계 효과 발광 표시가 요구하는 균일한 휘도와 해상도를 얻을 수 없도록 하는 문제점이 있다. 특히, 최근 디스플레이 시장의 대형화 추세는 음극 전극의 면저항에 의해 발생하는 전압 강하 문제를 극복할 대안을 더욱 요구하고 있다.
본 발명이 이루고자하는 기술적 과제는 각각 물리적으로 분리되는 하부 블록(sub-block) 전극을 포함하는 음극 전극을 구비함으로써, 음극 전극 상의 전압 강하 현상을 방지할 수 있는 유기 발광 표시 장치를 제공하는데 있다.
또, 본 발명이 이루고자하는 기술적 과제는 음극전극과는 구별되는 별도의 버스 라인을 구비함으로써, 음극 전극 상의 전압 강하 현상을 방지할 수 있는 유기 발광 표시 장치를 제공하는데 있다.
상기의 기술적 과제를 이루기 위한 본 발명의 일 측면은 트랜지스터 및 배선 라인이 배치된 기판; 상기 기판 상에 위치하는 양극 전극; 상기 양극 전극과 대향하도록 배치되며 서로 물리적으로 분리되는 적어도 둘 이상의 하부 블록(sub-block) 전극을 포함하는 음극 전극; 상기 양극 전극과 상기 음극 전극 사이에 개재되며 유기 발광층을 포함하는 유기막; 및 상기 기판 상에 배치되며, 접속 전극을 통하여 상기 음극 전극과 전기적으로 연결되는 버스 라인을 포함하고 상기 하부 블록 전극 각각은 적어도 하나 이상의 픽셀에 대한 공통 전극인 유기 발광 표시 장치를 제공한다.
상기의 기술적 과제를 이루기 위한 본 발명의 다른 측면은 (a) 기판을 제공하는 단계; (b) 상기 기판 상에 트랜지스터 및 배선 라인을 형성하는 단계; (c) 상 기 기판 상에 양극 전극 및 배선 라인을 형성하는 단계; (d) 상기 기판 상에 상기 양극 전극과 대향하는 음극 전극을 형성하는 단계; (e) 상기 양극 전극과 상기 음극 전극 사이에 유기 발광층을 포함하는 유기막을 형성하는 단계; (f) 상기 버스 라인과 상기 음극 전극을 전기적으로 연결하는 접속 전극을 상기 기판 상에 형성하는 단계를 포함하고, 상기 (d) 단계는 서로 물리적으로 분리되는 적어도 둘 이상의 하부 블록 전극을 형성하는 단계를 포함하고, 상기 하부 블록 전극 각각은 적어도 하나 이상의 픽셀을 덮는 공통 전극인 유기 발광 표시 장치의 제조 방법을 제공한다.
상기의 기술적 과제을 이루기 위한 본 발명의 또 다른 측면은 (a) 기판을 제공하는 단계; (b) 상기 기판 상에 트랜지스터, 배선 라인 및 버스 라인을 형성하는 단계; (c) 상기 기판 상에 양극 전극을 형성하는 단계; (d) 상기 기판 상에 상기 양극 전극과 대향하는 음극 전극을 형성하는 단계; (e) 상기 양극 전극과 상기 음극 전극 사이에 유기 발광층을 포함하는 유기막을 형성하는 단계; (f) 상기 버스 라인과 상기 음극 전극을 전기적으로 연결하는 접속 전극을 상기 기판 상에 형성하는 단계를 포함하고, 상기 (d) 단계는 서로 물리적으로 분리되는 적어도 둘 이상의 하부 블록 전극을 형성하는 단계를 포함하고, 상기 하부 블록 전극 각각은 적어도 하나 이상의 픽셀을 덮는 공통 전극인 유기 발광 표시 장치의 제조 방법을 제공한다.
본 발명에 따른 유기 발광 표시 장치 및 이의 제조 방법은 각각 물리적으로 분리되는 하부 블록 전극을 포함하는 음극 전극을 구비함으로써, 음극 전극의 면저항을 감소시킬 수 있다. 따라서, 음극 전극의 전압 강하 현상을 감소시킬 수 있는 장점이 있다.
또, 음극전극과는 구별되는 별도의 버스 라인을 구비하고, 음극 전극에 균일한 전력을 공급함으로써 전압 강하 현상을 방지할 수 있는 장점이 있다. 특히, 상기 버스 라인을 음극 전극의 하부에 배치함으로써, 버스 라인 형성을 위한 별도로공정을 생략할 수 있는 장점이 있다.
이와 같이 음극 전극의 전압 강하 현상을 방지함으로써 균일한 휘도와 높은 해상도를 가진 유기 전계 효과 발광 장치를 제공할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시례들을 보다 상세하게 설명하고자 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시례들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어 지는 것이다. 도면에서 여러 층(또는 막) 및 영역을 명확하게 표현하기 위하여 배선 라인들의 폭이나 두께를 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 층, 막, 영역 등의 부분 이 다른 부분 “위에”있다고 할 때, 이는 다른 부분 “바로 위에”있는 경우뿐 아니라, 그 중간에 또다른 부분이 있는 경우도 포함한다.
도 1a는 본 발명의 제1 실시례에 따른 유기 전계 효과 발광 장치의 평면도이다. 도 1b는 상기 도 1a에서, I-I' 선을 따라 절단한 유기 전계 효과 발광 장치의 단면도이다.
도 1a 및 1b를 참조하면, 본 실시례에 따른 유기 전계 효과 발광 장치(10)는 기판(100), 양극 전극(114), 음극 전극(120), 유기막(118) 및 버스 라인(115)을 포함한다.
기판(100)은 절연성 기판일 수 있으며, 일례로서, 유리 기판이다. 기판(100) 상에는 트랜지스터(12)와 배선 라인(14)이 위치한다.
트랜지스터(12)는 게이트 전극(102), 게이트 절연막(106), 활성 영역(108), 소스 층(110) 및 드레인 층(111)을 포함한다. 트랜지스터(12)는 일례로서, 펜타센 유기 박막 트랜지스터를 포함하는 유기 전계 효과 트랜지스터 또는 실리콘 기반의 무기 박막 트랜지스터일 수 있다. 게이트 전극(102)는 일례로서 알루미늄, 구리, 금, 은, 텅스텐 등을 포함하는 금속 전극일 수 있다. 게이트 절연막(106)은 일례로서 실리콘 산화막, 실리콘 질화막 등을 포함하는 절연층일 수 있다. 활성 영역(108)은 일례로서 비정질 실리콘 또는 유기 반도체 층일 수 있다. 소스 층(110) 및 드레인 층(111)은 일례로서 알루미늄, 구리, 금, 은, 텅스텐 등을 포함하는 금속 층 패턴일 수 있다. 트랜지스터(12)는 배선 라인(14)으로부터 구동 전압을 인가받은 후, 스위칭 작용을 하여 드레인 층(111)으로 구동 전류를 전달한다. 이 후 드 레인 층(111)과 연결된 양극 전극(114)이 상기 구동 전류에 기인한 홀(hole)을 유기막(118)에 공급한다.
배선 라인(14)은 트랜지스터(12)의 소스 층(110), 드레인 층(111) 또는 캐패시터(미도시)의 일 전극에 접속되는 전도성 박막층이다. 배선 라인(14)은 트랜지스터(12)의 소스 층(110)에 구동 전압을 인가하거나, 상기 캐패시터의 일 전극에 기준 전압을 제공할 수 있다. 일 실시례에 따르면, 배선 라인(14)은 게이트 전극(102)과 함께 패터닝(pattening)되어 형성된다. 배선 라인(14)은 알루미늄, 구리, 금, 은, 텅스텐 등을 포함하는 전도성 금속막 패턴일 수 있다.
양극 전극(114)는 ITO, IZO, ZnO, In2O3 등의 투명 도전 물질 또는 Al, Cu, Au, Ag, Pt, Ti, Fe, Co, Ta, W 등의 금속 물질을 포함할 수 있다. 일 실시례에 따르면, 후면 발광형 유기 전계 효과 발광 장치인 경우 양극 전극(114)은 상기 투명 도전 물질 중 어느 하나를 포함한다. 다른 실시례에 의하면, 전면 발광형 유기 전계 효과 발광 장치인 경우 양극 전극(114)는 상기 금속 물질 중 어느 하나를 포함한다.
유기막(118)이 양극 전극(114) 상에 배치된다. 유기막(118)은 발광을 위한 유기 발광층(미도시)을 포함한다. 상기 유기 발광층은 당업자에게 이미 공지된 유기 발광 물질들이 적용될 수 있다.
음극 전극(120)이 유기막(118) 상에 배치된다. 음극 전극(120)은 유기막(118)내로 전자를 공급한다. 양극 전극(114)에서 공급된 홀과 음극 전극(120)에서 공급된 전자는 유기막(118) 내에서 재결합하여 여기자를 생성한다. 상기 여기자 가 여기상태에서 기저상태로 변화됨에 따라, 상기 유기 발광층의 유기 분자가 발광하게 된다.
음극 전극(120)은 ITO, IZO, ZnO, In2O3 등의 투명 도전 물질 또는 Al, Cu, Au, Ag, Pt, Ti, Fe, Co, Ta, W 등의 금속 물질을 포함할 수 있다. 일 실시례에 따르면, 후면 발광형 유기 전계 효과 발광 장치인 경우 음극 전극(114)은 상기 금속 물질 중 어느 하나를 포함한다. 다른 실시례에 의하면, 전면 발광형 유기 전계 효과 발광 장치인 경우 음극 전극(114)는 상기 투명 도전 물질 중 어느 하나를 포함한다.
음극 전극(120)은 서로 물리적으로 분리되는 적어도 하나의 하부 블록 전극(121)을 포함한다. 상기 적어도 하나의 하부 블록 전극 각각은 상응하는 적어도 하나 이상의 픽셀에 대한 공통 전극일 수 있다.
도 1a에 도시한 바와 같이, 일례로서 하나의 스캔 라인(130)과 하나의 데이터 라인(140)이 교차하는 곳에 있는 하나의 픽셀이 선정될 수 있다.
일 실시례에 따르면 음극 전극(120)의 하부 블록 전극(121) 각각은 적어도 하나 이상의 픽셀을 덮고 있다. 반면에 종래의 발명의 경우 음극 전극은 전체 픽셀을 공통으로 덮는다. 본 실시례에 의하면 하부 블록 전극(121) 각각이 전체 픽셀의 일부만을 덮음으로서, 음극 전극으로 기능하는 전극 면적이 종래에 비해 감소한다. 따라서, 음극 전극의 표면저항에 의해 기인하는 음극 전극 상에서의 전압 강하 현상을 감소시킬 수 있는 장점이 있다. 음극 전극(120)의 하부 블록 전극(121)의 갯 수나 하부 블록 전극(121)의 크기는 당업자에 의해 조절될 수 있다.
그리고, 음극 전극(120)에 전기적으로 연결되는 버스 라인(115)이 기판 상에 위치한다. 버스 라인(115)은 상기 물리적으로 분리된 적어도 하나의 하부 블록 전극들에 각각 접속 전극(122)를 경유하여 공통으로 연결되어, 음극 전극(120)이 전기적으로 공통 전극으로 작용하도록 한다.
일 실시례에 따르면, 버스 라인(115)은 보호막(112) 위에 배치된다. 보호막(112)는 트랜지스터(12)를 외부환경으로부터 전기적으로 절연시키는 절연층이다. 버스 라인(115)은 양극 전극(114)와 동일한 재료로 제조될 수 있으며, 양극 전극(114)을 형성할 때 함께 제조될 수 있다.
일 실시례에 따르면, 버스 라인(115)은 음극 전극(120)보다 전기적 전도도가 우수하다. 이로써, 버스 라인(115)은 음극 전극(120)의 적어도 하나의 하부 블록 전극(121)이 각각 균일한 전압을 유지하도록 안정된 전력을 공급할 수 있다.
버스 라인(115) 및 음극 전극(120) 상에는 접속 전극(122)이 배치되어 버스 라인(115) 및 음극 전극(120)을 전기적으로 연결시킨다.
도 2a는 본 발명의 제2 실시례에 따른 유기 전계 효과 발광 장치의 평면도이다. 도 2b는 상기 도 2a에서, II-II' 선을 따라 절단한 유기 전계 효과 발광 장치의 단면도이다.
본 실시례에 따른 유기 전계 효과 발광 장치(20)의 구성 및 작용은 도 1a 및 1b에 도시되고 상술된 유기 전계 효과 발광 장치(10)의 구성 및 작용과 유사하다. 따라서, 이하에서는 도1 및 1b에 도시되고 상술된 실시례와 차별되는 구성 및 작용에 대하여만 개시하고자 한다.
도 2a 및 2b를 참조하면, 유기 전계 효과 발광 장치(20)는 트랜지스터(22) 및 배선 라인(24)이 배치된 기판(200), 기판(200) 상에 위치하는 양극 전극(214), 양극 전극(214)와 대향하도록 배치된 음극 전극(220), 양극 전극(214)와 음극 전극(220) 사이에 개재된 유기막(218) 및 접속 전극(222)을 통하여 음극 전극(220)과 전기적으로 연결되는 버스 라인(215)을 포함한다.
일 실시례에 따르면, 버스 라인(215)은 기판(200) 상에 위치하며, 트랜지스터(22)의 게이트 전극 또는 배선 라인(24)이 형성될때 함께 형성될 수 있다. 버스 라인(215)은 보호막(212) 및 게이트 절연막(206) 내에 형성된 비아부(217)를 통하여 접속 전극(222)에 전기적으로 연결된다. 비아부(217)와 접속 전극(222)의 접촉부에는 양자간의 접촉 저항을 감소시키기 위한 컨택부(미도시)가 추가적으로 배치될 수 있다.
도 3a는 본 발명의 제3 실시례에 따른 유기 전계 효과 발광 장치의 평면도이다. 도 3b는 상기 도 3a에서, III-III' 선을 따라 절단한 유기 전계 효과 발광 장치의 단면도이다.
본 실시례에 따른 유기 전계 효과 발광 장치(30)의 구성 및 작용은 도 1a 및 1b에 도시되고 상술된 유기 전계 효과 발광 장치(10)의 구성 및 작용과 유사하다. 따라서, 이하에서는 도1 및 1b에 도시되고 상술된 실시례와 차별되는 구성 및 작용 에 대하여만 개시하고자 한다.
도 3a 및 3b를 참조하면, 유기 전계 효과 발광 장치(30)은 트랜지스터(32)와 배선 라인(34)이 배치된 기판(300), 기판(300) 상에 위치하는 양극 전극(314), 양극 전극(314)와 대향하도록 배치된 음극 전극(320), 양극 전극(314)와 음극 전극(320) 사이에 개재된 유기막(318) 및 접속 전극(322)을 통하여 음극 전극(320)과 전기적으로 연결되는 버스 라인(315)을 포함한다.
일 실시례에 따르면, 버스 라인(315)은 게이트 절연막(306) 상에 위치하며, 상기 트랜지스터(32)의 소스 층 또는 드레인 층이 형성될 때 함께 형성될 수 있다. 버스 라인(315)은 보호막(312) 내에 형성된 비아부(317)를 통하여 접속 전극(322)에 전기적으로 연결된다. 비아부(317)와 접속 전극(322)의 접촉부에는 양자간의 접촉 저항을 감소시키기 위한 컨택부(미도시)가 추가적으로 배치될 수 있다.
이상에서 설명한 실시례들에 따른 유기 발광 표시 장치는 각각 물리적으로 분리되는 하부 블록 전극을 포함하는 음극 전극을 구비함으로써, 음극 전극의 표면저항을 감소시킬 수 있다. 따라서, 음극 전극의 전압 강하 현상을 감소시킬 수 있는 장점이 있다.
또, 종래의 음극전극과는 구별되는 별도의 버스 라인을 구비함으로써, 음극 전극의 전압 강하 현상을 방지할 수 있는 장점이 있다. 특히, 상기 버스 라인을 음극 전극의 하부에 배치함으로써, 별도로 추가되는 공정이 없다는 장점이 있다.
이하에서는 본 발명의 일실시례에 따른 유기 발광 표시 장치의 제조 방법에 대하여 설명하기로 한다.
도 4a 내지 도 9a는 도 1a 및 도 1b에 도시된 일 실시례인 유기 발광 표시 장치를 제조하는 방법을 순차적으로 설명하기 위한 개략적인 평면도들을 도시한 것이다. 도 4b 내지 도 9b는 도 4a 내지 도 9a의 평면도들 각각에 대응하는 단면도들을 도시한 것이다.
도 4a 및 4b를 참조하면, 기판에 트랜지스터(12) 및 배선 라인(14)이 형성된다. 트랜지스터(12)는 게이트 전극(102), 게이트 절연막(106), 활성 영역(108), 소스 층(110) 및 드레인 층(111)을 포함한다. 게이트 전극(102)는 일례로서 알루미늄, 구리, 금, 은, 텅스텐 등을 포함하는 금속 전극일 수 있다. 게이트 절연막(106)은 일례로서 실리콘 산화막, 실리콘 질화막 등을 포함하는 절연층일 수 있다. 활성 영역(108)은 일례로서 비정질 실리콘 또는 n형으로 도핑된 비정질 실리콘일 수 있다. 배선 라인(14)은 트랜지스터(12)의 소스 층(110), 드레인 층(111) 또는 캐패시터(미도시)의 일 전극에 접속되는 전도성 박막층이다. 배선 라인(14)은 트랜지스터(12)의 소스 층(110)에 구동 전압을 인가하거나, 상기 캐패시터의 일 전극에 기준 전압을 제공할 수 있다.
일 실시례에 따르면, 배선 라인(14)은 게이트 전극(102)과 함께 패터닝되어 형성된다. 배선 라인(14)은 알루미늄, 구리, 금, 은, 텅스텐 등을 포함하는 전도성 금속막 패턴일 수 있다.
트랜지스터(12) 및 배선 라인(14)를 외부 환경으로부터 보호하기 위한 보호막(112)가 형성된다. 보호막(112)은 전기적으로 부도체인 산화물 또는 질화물을 포 함할 수 있다.
도 5a 및 5b를 참조하면, 보호막(112)을 부분적으로 식각하여 트랜지스터(12)의 드레인 층(111)을 노출시킨다. 노출된 드레인 층 및 보호막(112) 상에 전도성 박막을 형성하고, 상기 형성된 전도성 박막에 패터닝(patterning) 공정을 수행함으로써 양극 전극(114)을 형성한다. 일례로서, 상기 패터닝 공정은 리소그래피 및 식각 공정을 포함한다. 상기 패터닝 공정은 당업자에게 이미 공지된 공정이 적용될 수 있다.
양극 전극(114)은 ITO, IZO, ZnO, In2O3 등의 투명 도전 물질 또는 Al, Cu, Au, Ag, Pt, Ti, Fe, Co, Ta, W 등의 금속 물질을 포함할 수 있다. 일 실시례에 따르면, 후면 발광형 유기 전계 효과 발광 장치인 경우 양극 전극(114)은 상기 투명 도전 물질 중 어느 하나를 포함한다. 다른 실시례에 의하면, 전면 발광형 유기 전계 효과 발광 장치인 경우 양극 전극(114)는 상기 금속 물질 중 어느 하나를 포함한다.
도 5a 및 5b를 다시 참조하면, 보호막(112) 상에 버스 라인(115)가 형성된다. 버스 라인(115)은 전도성 박막을 보호막(112) 상에 형성하고, 상기 형성된 전도성 박막에 패터닝 공정을 수행하여 형성한다. 일례로서, 상기 패터닝 공정은 리소그래피 및 식각 공정을 포함한다. 상기 패터닝 공정은 당업자에게 이미 공지된 공정이 적용될 수 있다.
일 실시례에 따르면, 양극 전극(114)와 버스 라인(115)은 전도성 박막을 보 호막(112) 상에 형성하고, 상기 형성된 전도성 박막에 패터닝 공정을 수행하여 한번에 형성한다. 일례로서, 상기 패터닝 공정은 리소그래피 및 식각 공정을 포함한다. 상기 패터닝 공정은 당업자에게 이미 공지된 공정이 적용될 수 있다. 이 경우, 양극 전극(114)와 버스 라인(115)은 동일한 물질로 형성된다.
일 실시례에 따르면, 버스 라인(115)은 음극 전극(120)보다 전기적 전도도가 우수한 물질로 형성될 수 있다. 이로써, 버스 라인(115)은 음극 전극(120)의 적어도 하나의 하부 블록 전극(121)이 각각 균일한 전압을 유지하도록 안정된 전력을 공급할 수 있다.
도 6a 및 6b를 참조하면, 기판(200) 상에 유기막(118)을 형성한다. 유기막(118)은 발광을 위한 유기 발광층(미도시)을 포함한다. 상기 유기 발광층은 당업자에게 이미 공지된 유기 발광 물질들이 적용될 수 있다.
도 7a 및 7b를 참조하면, 유기막(118) 상에 음극 전극(120)을 형성한다. 음극 전극(120)은 서로 물리적으로 분리되는 적어도 하나의 하부 블록 전극(121)을 포함한다. 상기 적어도 하나의 하부 블록 전극 각각은 상응하는 적어도 하나 이상의 픽셀에 대한 공통 전극일 수 있다.
도 1a에 도시한 바와 같이, 일례로서 하나의 스캔 라인(130)과 하나의 데이터 라인(140)이 교차하는 곳에 있는 하나의 픽셀이 선정될 수 있다.
일 실시례에 따르면 음극 전극(120)의 하부 블록 전극(121) 각각은 적어도 하나 이상의 픽셀을 덮도록 형성된다. 반면에 종래의 발명의 경우 음극 전극은 전체 픽셀을 공통으로 덮는다. 본 실시례에 의하면 하부 블록 전극(121) 각각이 전체 픽셀의 일부만을 덮음으로서, 음극 전극으로 기능하는 전극 면적이 종래에 비해 감소한다. 따라서, 음극 전극의 표면저항에 의해 기인하는 음극 전극 상에서의 전압 강하 현상을 감소시킬 수 있는 장점이 있다. 음극 전극(120)의 하부 블록 전극(121)의 갯수나 하부 블록 전극(121)의 크기는 당업자에 의해 조절될 수 있다.
음극 전극(120)은 전도성 물질을 유기막(118) 상에 형성한 후 패터닝 공정을 실시하여 형성된다. 일례로서, 상기 패터닝 공정은 리소그래피 및 식각 공정을 포함한다. 상기 패터닝 공정은 당업자에게 이미 공지된 공정이 적용될 수 있다.
음극 전극(120)은 ITO, IZO, ZnO, In2O3 등의 투명 도전 물질 또는 Al, Cu, Au, Ag, Pt, Ti, Fe, Co, Ta, W 등의 금속 물질을 포함할 수 있다. 일 실시례에 따르면, 후면 발광형 유기 전계 효과 발광 장치인 경우 음극 전극(114)은 상기 금속 물질 중 어느 하나를 포함한다. 다른 실시례에 의하면, 전면 발광형 유기 전계 효과 발광 장치인 경우 음극 전극(114)는 상기 투명 도전 물질 중 어느 하나를 포함한다.
도 8a 및 8b를 참조하면, 형성된 음극 전극(120)을 마스크로 이용하여, 유기막(118)을 식각한다. 상기 식각 공정 후에, 보호막(112) 및 버스 라인(115)이 노출된다.
일 실시례에 따르면, 상기 식각 공정은 음극 전극(120)을 마스크로 이용하여, 산소 플라즈마에 노출시키는 플라즈마 식각 공정으로 수행된다. 이때, 음극 전극(120)으로 보호되지 않은 부분만 식각된다. 유기 전계 효과 발광 장치(10)에서 발광이 되는 영역은 양극 전극과 음극 전극이 겹치는 유기막 영역이므로, 상기 식각 공정은 발광 면적에 영향을 미치지 않는다.
도 9a 및 9b를 참조하면, 음극 전극(120) 및 버스 라인(115) 상에 접속 전극(122)을 형성한다. 접속 전극(122)은 음극 전극(120) 및 버스 라인(115)을 전기적으로 연결한다. 접속 전극(122)은 일례로서, 음극 전극과 동일한 물질로 형성될 수 있다.
접속 전극(122)은 전도성 물질을 음극 전극(120) 및 버스 라인(115) 상에 형성하고, 패터닝 공정을 실시하여 형성한다. 일례로서, 상기 패터닝 공정은 리소그래피 및 식각 공정을 포함한다. 상기 패터닝 공정은 당업자에게 이미 공지된 공정이 적용될 수 있다.
도 10 내지 도 15는 도 2a 및 도 2b에 도시된 일 실시례인 유기 발광 표시 장치를 제조하는 방법을 순차적으로 설명하기 위한 개략적인 단면도들을 도시한 것이다.
본 실시례에 따른 유기 발광 표시 장치를 제조하는 방법은 도 4a 내지 9a 및 도 4b 내지 9b에 도시되고 상술된 제조 방법과 비교할 때 버스 라인 및 비아부를 형성하는 방법을 제외하고는 실질적으로 동일하다. 따라서, 이하에서는 본 실시례에 따른 버스 라인 및 비아부의 형성 방법에 대하여 개시하고자 한다.
도 10을 참조하면, 기판(200) 상에 트랜지스터(22) 및 배선 라인(24)이 형성된다.
상기 기판 상에 버스 라인(215)이 형성된다. 버스 라인(215)은 트랜지스터(22)의 게이트 전극(202) 및 배선 라인(24)이 형성될 때 함께 형성될 수 있다. 이 경우 버스 라인(215)은 게이트 전극(202) 및 배선 라인(24)과 동일한 전도성 물질로 형성될 수 있다. 따라서, 상기 제1 금속층 패턴은 버스 라인(215), 게이트 전극(202) 또는 배선 라인(24)을 포함할 수 있다.
상기 제1 금속층 패턴 상에 게이트 절연막(206)이 형성된다. 게이트 절연막(206)은 일례로서 실리콘 산화막, 실리콘 질화막 등을 포함하는 절연층일 수 있다.
활성 영역(208), 소스 층(210) 및 드레인 층(211)이 게이트 절연막(206) 상에 형성된다. 이후, 보호막(212)이 상기 기판 상에 형성된다. 보호막(212)은 전기적으로 부도체인 산화막 또는 질화막을 포함할 수 있다.
도 11을 참조하면, 버스 라인(215) 상의 게이트 절연막(206) 및 보호막(212)을 부분적으로 패터닝하여 비아홀(216)을 형성한다. 비아홀(216)은 전도성 물질로 채워져서 비아부(217)을 형성한다. 비아부(217)은 버스 라인(215)과 접속 전극(222)(도 14 참조)을 전기적으로 연결시킨다.
일 실시례에 의하면, 비아부(217)의 상부에는 접속 전극(222)과의 접촉 저항을 감소시키기 위한 컨택부(미도시)가 추가적으로 형성될 수 있다.
도 12를 참조하면, 보호막(212)을 부분적으로 식각하여 트랜지스터(22)의 드레인 층(211)을 노출시킨다. 노출된 드레인 층 및 보호막(212) 상에 전도성 박막을 형성하고, 상기 형성된 전도성 박막에 패터닝 공정을 수행함으로써 양극 전극(214) 을 형성한다. 일례로서, 상기 패터닝 공정은 리소그래피 및 식각 공정을 포함한다. 상기 패터닝 공정은 당업자에게 이미 공지된 공정이 적용될 수 있다.
양극 전극(114)은 ITO, IZO, ZnO, In2O3 등의 투명 도전 물질 또는 Al, Cu, Au, Ag, Pt, Ti, Fe, Co, Ta, W 등의 금속 물질을 포함할 수 있다. 일 실시례에 따르면, 후면 발광형 유기 전계 효과 발광 장치인 경우 양극 전극(114)은 상기 투명 도전 물질 중 어느 하나를 포함한다. 다른 실시례에 의하면, 전면 발광형 유기 전계 효과 발광 장치인 경우 양극 전극(114)는 상기 금속 물질 중 어느 하나를 포함한다.
도 13을 참조하면, 기판(200) 상에 유기막(218)을 형성한다. 유기막(118)은 발광을 위한 유기 발광층(미도시)을 포함한다. 상기 유기 발광층은 당업자에게 이미 공지된 유기 발광 물질들이 적용될 수 있다.
도 13을 다시 참조하면, 유기막(218) 상에 음극 전극(220)을 형성한다. 음극 전극(220)은 서로 물리적으로 분리되는 적어도 하나의 하부 블록 전극을 포함한다.
음극 전극(220)은 전도성 물질을 유기막(218) 상에 형성한 후 패터닝 공정을 실시하여 형성된다. 일례로서, 상기 패터닝 공정은 리소그래피 및 식각 공정을 포함한다. 상기 패터닝 공정은 당업자에게 이미 공지된 공정이 적용될 수 있다.
도 14를 참조하면, 형성된 음극 전극(220)을 마스크로 이용하여, 유기막(218)을 식각하여 비아부(217)를 노출시킨다. 일 실시례에 따르면, 상기 식각 공정은 음극 전극(220)을 마스크로 이용하여, 산소 플라즈마에 노출시키는 플라즈마 식각 공정으로 수행된다.
도 14를 다시 참조하면, 음극 전극(220) 및 비아부(217) 상에 접속 전극(222)을 형성한다. 접속 전극(222)은 음극 전극(220) 및 비아부(217)을 전기적으로 연결한다. 접속 전극(222)은 일례로서, 음극 전극(220)과 동일한 물질로 형성될 수 있다.
접속 전극(222)은 전도성 물질을 비아부(217) 및 버스 라인(216) 상에 형성하고, 패터닝 공정을 실시하여 형성한다. 일례로서, 상기 패터닝 공정은 리소그래피 및 식각 공정을 포함한다. 상기 패터닝 공정은 당업자에게 이미 공지된 공정이 적용될 수 있다.
결과적으로, 비아부(217)은 버스 라인(216)과 접속 전극(222)을 전기적으로 연결시키고, 버스 라인(222)으로부터 안정적인 전력을 접속 전극(222)을 경유하여 최종적으로 음극 전극(220)에 공급한다.
도 15 내지 도 19는 도 3a 및 도 3b에 도시된 일 실시례인 유기 발광 표시 장치를 제조하는 방법을 순차적으로 설명하기 위한 개략적인 단면도들을 도시한 것이다.
본 실시례에 따른 유기 발광 표시 장치를 제조하는 방법은 도 4a 내지 9a 및 도 4b 내지 9b에 도시되고 상술된 제조 방법과 비교할 때 버스 라인 및 비아부를 형성하는 방법을 제외하고는 실질적으로 동일하다. 따라서, 이하에서는 본 실시례에 따른 버스 라인 및 비아부의 형성 방법을 개시하고자 한다.
도 15을 참조하면, 트랜지스터(32) 및 배선 라인(34)를 구비한 기판(300)이 제공된다. 그리고, 기판(300) 상에 형성된 게이트 절연막(306) 상에 버스 라인(315)이 형성된다.
일 실시례에 따르면, 버스 라인(315)은 트랜지스터(32)의 소스 층(310) 및 드레인 층(311)이 형성될 때 함께 형성될 수 있다. 이 경우 버스 라인(315)은 소스 층(310) 및 드레인 층(311)과 동일한 전도성 물질로 형성될 수 있다. 따라서, 상기 제2 금속층 패턴은 버스 라인(315), 소스 층(310) 또는 드레인 층(311)을 포함할 수 있다.
상기 제2 금속층 패턴 상에 보호막(312)이 형성된다. 보호막(312)은 전기적으로 부도체인 산화막 또는 질화막을 포함할 수 있다.
도 16을 참조하면, 버스 라인(315) 상의 보호막(312)을 부분적으로 패터닝하여 비아홀(316)을 형성한다. 비아홀(316)은 전도성 물질로 채워져서 비아부(317)를 형성한다. 비아부(317)은 버스 라인(315)과 접속 전극(322)(도 19 참조)을 전기적으로 연결시킨다.
일 실시례에 의하면, 비아부(317)의 상부에는 접속 전극(322)과의 접촉 저항을 감소시키기 위한 컨택부(미도시)가 추가적으로 형성될 수 있다.
도 17를 참조하면, 보호막(312)을 부분적으로 식각하여 트랜지스터(32)의 드레인 층(311)을 노출시킨다. 노출된 드레인 층 및 보호막(312) 상에 전도성 박막을 형성하고, 상기 형성된 전도성 박막에 패터닝 공정을 수행함으로써 양극 전극(314)을 형성한다. 일례로서, 상기 패터닝 공정은 리소그래피 및 식각 공정을 포함한다. 상기 패터닝 공정은 당업자에게 이미 공지된 공정이 적용될 수 있다.
양극 전극(314)은 ITO, IZO, ZnO, In2O3 등의 투명 도전 물질 또는 Al, Cu, Au, Ag, Pt, Ti, Fe, Co, Ta, W 등의 금속 물질을 포함할 수 있다. 일 실시례에 따르면, 후면 발광형 유기 전계 효과 발광 장치인 경우 양극 전극(314)은 상기 투명 도전 물질 중 어느 하나를 포함한다. 다른 실시례에 의하면, 전면 발광형 유기 전계 효과 발광 장치인 경우 양극 전극(314)는 상기 금속 물질 중 어느 하나를 포함한다.
도 18을 참조하면, 기판(300) 상에 유기막(318)을 형성한다. 유기막(318)은 발광을 위한 유기 발광층(미도시)을 포함한다. 상기 유기 발광층은 당업자에게 이미 공지된 유기 발광 물질들이 적용될 수 있다.
도 18을 다시 참조하면, 유기막(318) 상에 음극 전극(320)을 형성한다. 음극 전극(320)은 서로 물리적으로 분리되는 적어도 하나의 하부 블록 전극을 포함한다.
음극 전극(320)은 전도성 물질을 유기막(318) 상에 형성한 후 패터닝 공정을 실시하여 형성된다. 일례로서, 상기 패터닝 공정은 리소그래피 및 식각 공정을 포함한다. 상기 패터닝 공정은 당업자에게 이미 공지된 공정이 적용될 수 있다.
도 19를 참조하면, 형성된 음극 전극(320)을 마스크로 이용하여, 유기막(318)을 식각하여 비아부(317)를 노출시킨다. 일 실시례에 따르면, 상기 식각 공정은 음극 전극(320)을 마스크로 이용하여, 산소 플라즈마에 노출시키는 플라즈마 식각 공정으로 수행된다.
도 19를 다시 참조하면, 음극 전극(320) 및 비아부(317) 상에 접속 전극(322)을 형성한다. 접속 전극(322)은 음극 전극(320) 및 비아부(317)을 전기적으로 연결한다. 접속 전극(322)은 일례로서, 음극 전극(320)과 동일한 물질로 형성될 수 있다.
접속 전극(322)은 전도성 물질을 비아부(317) 및 버스 라인(316) 상에 형성하고, 패터닝 공정을 실시하여 형성한다. 일례로서, 상기 패터닝 공정은 리소그래피 및 식각 공정을 포함한다. 상기 패터닝 공정은 당업자에게 이미 공지된 공정이 적용될 수 있다.
결과적으로, 비아부(317)은 버스 라인(316)과 접속 전극(322)을 전기적으로 연결시키고, 버스 라인(322)으로부터 안정적인 전력을 접속 전극(322)를 경유하여 최종적으로 음극 전극(320)에 공급한다.
상술한 본 발명의 실시례들에 따르면, 각각 물리적으로 분리되는 하부 블록 전극을 포함하는 음극 전극을 형성함으로써, 음극 전극의 표면저항을 감소시킬 수 있다. 따라서, 음극 전극의 전압 강하 현상을 감소시킬 수 있는 장점이 있다.
또, 종래의 음극전극과는 구별되는 별도의 버스 라인을 음극 전극의 하부에 형성함으로써, 별도로 추가되는 공정이 없이 음극 전극에 안정적인 전력을 공급할 수 있는 장점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a는 본 발명의 제1 실시례에 따른 유기 전계 효과 발광 장치의 평면도이다.
도 1b는 상기 도 1a에서, I-I' 선을 따라 절단한 유기 전계 효과 발광 장치의 단면도이다.
도 2a는 본 발명의 제2 실시례에 따른 유기 전계 효과 발광 장치의 평면도이다.
도 2b는 상기 도 2a에서, II-II' 선을 따라 절단한 유기 전계 효과 발광 장치의 단면도이다.
도 3a는 본 발명의 제3 실시례에 따른 유기 전계 효과 발광 장치의 평면도이다.
도 3b는 상기 도 3a에서, III-III' 선을 따라 절단한 유기 전계 효과 발광 장치의 단면도이다.
도 4a 내지 도 9a는 도 1a 및 도 1b에 도시된 일 실시례인 유기 발광 표시 장치를 제조하는 방법을 순차적으로 설명하기 위한 개략적인 평면도들을 도시한 것이다.
도 4b 내지 도 9b는 도 4a 내지 도 9a의 평면도들 각각에 대응하는 단면도들을 도시한 것이다.
도 10 내지 도 15는 도 2a 및 도 2b에 도시된 일 실시례인 유기 발광 표시 장치를 제조하는 방법을 순차적으로 설명하기 위한 개략적인 단면도들을 도시한 것 이다.
도 15 내지 도 19는 도 3a 및 도 3b에 도시된 일 실시례인 유기 발광 표시 장치를 제조하는 방법을 순차적으로 설명하기 위한 개략적인 단면도들을 도시한 것이다.
Claims (17)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- (a) 기판을 제공하는 단계;(b) 상기 기판 상에 트랜지스터 및 배선 라인을 형성하는 단계;(c) 상기 기판 상에 양극 전극 및 버스 라인을 형성하는 단계;(d) 상기 기판 상에 상기 양극 전극과 대향하는 음극 전극을 형성하는 단계;(e) 상기 양극 전극과 상기 음극 전극 사이에 유기 발광층을 포함하는 유기막을 형성하는 단계;(f) 상기 버스 라인과 상기 음극 전극을 전기적으로 연결하는 접속 전극을상기 기판 상에 형성하는 단계;를 포함하되,상기 (d) 단계는 서로 물리적으로 분리되는 적어도 둘 이상의 하부 블록 전극을 형성하는 단계를 포함하고, 상기 하부 블록 전극 각각은 적어도 하나 이상의 픽셀을 덮는 공통 전극인 유기 발광 표시 장치의 제조 방법.
- (a) 기판을 제공하는 단계;(b) 상기 기판 상에 트랜지스터, 배선 라인 및 버스 라인을 형성하는 단계;(c) 상기 기판 상에 양극 전극을 형성하는 단계;(d) 상기 기판 상에 상기 양극 전극과 대향하는 음극 전극을 형성하는 단계;(e) 상기 양극 전극과 상기 음극 전극 사이에 유기 발광층을 포함하는 유기막을 형성하는 단계;(f) 상기 버스 라인과 상기 음극 전극을 전기적으로 연결하는 접속 전극을상기 기판 상에 형성하는 단계;를 포함하되,상기 (d) 단계는 서로 물리적으로 분리되는 적어도 둘 이상의 하부 블록 전극을 형성하는 단계를 포함하고, 상기 하부 블록 전극 각각은 적어도 하나 이상의 픽셀을 덮는 공통 전극인 유기 발광 표시 장치의 제조 방법.
- 제10 항에 있어서,상기 (b) 단계에 있어서,상기 버스 라인을 형성하는 단계는 상기 트랜지스터의 게이트 전극 또는 배선 라인을 형성하는 단계에서 함께 이루어지는 유기 발광 표시 장치의 제조 방법.
- 제11 항에 있어서,상기 (f) 단계는(f1) 상기 버스 라인과 상기 접속 전극 사이에 절연막을 형성하는 단계; 및(f2) 상기 절연막 내에 비아부를 형성하여, 상기 비아부를 통하여 상기 버스 라인과 상기 접속 전극을 전기적으로 연결하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
- 제10 항에 있어서,상기 (b) 단계에 있어서,상기 버스 라인을 형성하는 단계는 상기 트랜지스터의 소스 층 또는 드레인 층을 형성하는 단계에서 함께 이루어지는 유기 발광 표시 장치의 제조 방법.
- 제13 항에 있어서,상기 (f) 단계는(f1) 상기 버스 라인과 상기 접속 전극 사이에 절연막을 형성하는 단계; 및(f2) 상기 절연막 내에 비아부를 형성하여, 상기 비아부를 통하여 상기 버스 라인과 상기 접속 전극을 전기적으로 연결하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
- 제9 항 또는 제10 항에 있어서,상기 (d) 단계는(d1) 상기 유기막 상에 전도성 박막을 형성하는 단계;(d2) 상기 전도성 박막 상에 서로 물리적으로 분리되는 복수의 하부 블록 전극을 형성하는 단계; 및(d3) 상기 형성된 복수의 하부 블록 전극을 마스크로 이용하여, 상기 유기막을 식각하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
- 제15 항에 있어서,상기 (d3) 단계는 플라즈마 식각 공정을 통해 수행되는 유기 발광 표시 장치의 제조 방법.
- 제9 항 또는 제10 항에 있어서,상기 (f)단계는 상기 (d) 단계 이후에 수행되며 상기 접속 전극으로서 전도성 박막 패턴을 상기 음극 전극 상에 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080018152 | 2008-02-28 | ||
| KR20080018152 | 2008-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090093744A KR20090093744A (ko) | 2009-09-02 |
| KR100946371B1 true KR100946371B1 (ko) | 2010-03-08 |
Family
ID=41302193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080056183A KR100946371B1 (ko) | 2008-02-28 | 2008-06-16 | 유기 발광 표시 장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100946371B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101258259B1 (ko) * | 2009-09-17 | 2013-04-25 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050034346A (ko) * | 2003-10-09 | 2005-04-14 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
| KR100683701B1 (ko) * | 2004-11-16 | 2007-02-20 | 삼성에스디아이 주식회사 | 유기전계 발광표시장치 |
-
2008
- 2008-06-16 KR KR1020080056183A patent/KR100946371B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050034346A (ko) * | 2003-10-09 | 2005-04-14 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
| KR100683701B1 (ko) * | 2004-11-16 | 2007-02-20 | 삼성에스디아이 주식회사 | 유기전계 발광표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090093744A (ko) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6211873B2 (ja) | 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法 | |
| KR20240049788A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US8963137B2 (en) | Organic light-emitting display device and method of fabricating the same | |
| KR102067966B1 (ko) | 유기발광 다이오드 디스플레이 장치 및 그 제조방법 | |
| TWI386105B (zh) | 顯示器面板 | |
| KR101415794B1 (ko) | 유기전계 발광 표시장치 및 그 제조방법 | |
| KR101901574B1 (ko) | 유기 전계 발광 표시 장치 및 그 제조 방법 | |
| KR101182233B1 (ko) | 유기 발광 표시 장치 | |
| KR100846711B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR101781506B1 (ko) | 유기전계 발광소자용 기판 | |
| US20140014913A1 (en) | Method of repairing short circuit defect, and display apparatus and organic light emitting display apparatus manufactured by using the method | |
| JP2006146205A (ja) | 平板表示装置及びその製造方法 | |
| US11355568B2 (en) | Organic light emitting diode display device | |
| KR20040071363A (ko) | 애노드전극층을 전원공급층으로 사용한 평판표시장치 및그의 제조방법 | |
| KR20050034427A (ko) | 평판표시장치 및 그의 제조방법 | |
| KR20150096547A (ko) | 유기 발광 표시 패널 및 이의 제조 방법 | |
| US8686409B2 (en) | Method of repairing short circuit defect, and display apparatus and organic light emitting display apparatus manufactured according to the repairing method | |
| KR101100891B1 (ko) | 박막트랜지스터 기판 및 이를 포함한 디스플레이장치 | |
| KR20070002492A (ko) | 디스플레이장치 및 그 제조방법 | |
| KR20150069834A (ko) | 유기전계발광 표시장치 | |
| KR101169095B1 (ko) | 유기 전계 발광 표시 장치 및 이의 제조 방법 | |
| WO2021062640A1 (zh) | 电子基板及其制作方法、显示面板 | |
| KR20090002717A (ko) | 전계발광소자 및 그 제조방법 | |
| US7786519B2 (en) | Light emitting device and method for manufacturing the same | |
| US9570526B2 (en) | Organic light emitting display device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130402 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150212 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160122 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20200302 Year of fee payment: 11 |