KR20060070947A - 낸드 플래시 메모리 장치의 프로그램 방법 - Google Patents

낸드 플래시 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR20060070947A
KR20060070947A KR1020040109827A KR20040109827A KR20060070947A KR 20060070947 A KR20060070947 A KR 20060070947A KR 1020040109827 A KR1020040109827 A KR 1020040109827A KR 20040109827 A KR20040109827 A KR 20040109827A KR 20060070947 A KR20060070947 A KR 20060070947A
Authority
KR
South Korea
Prior art keywords
mat
data
nand flash
page buffer
memory device
Prior art date
Application number
KR1020040109827A
Other languages
English (en)
Other versions
KR100669342B1 (ko
Inventor
박진성
변대석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040109827A priority Critical patent/KR100669342B1/ko
Priority to US11/283,646 priority patent/US7349256B2/en
Publication of KR20060070947A publication Critical patent/KR20060070947A/ko
Application granted granted Critical
Publication of KR100669342B1 publication Critical patent/KR100669342B1/ko
Priority to US12/034,968 priority patent/US7580284B2/en
Priority to US12/541,429 priority patent/US7800971B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Abstract

본 발명은 낸드 플래시 메모리 장치의 프로그램 방법에 관한 것이다. 본 발명에 따른 낸드 플래시 메모리 장치의 프로그램 방법은 제 1 매트에 프로그램 동작이 수행되는 동안에 제 2 매트의 페이지 버퍼에 데이터를 로딩함으로써 별도의 캐쉬 메모리가 있는 것처럼 동작한다. 또한, 본 발명에 따른 낸드 플래시 메모리 장치의 프로그램 방법은 제 1 매트의 페이지 버퍼 및 제 2 매트의 페이지 버퍼에 데이터를 모두 로딩한 다음에, 상기 제 1 및 제 2 매트에 대해 동시에 프로그램 동작을 수행한다. 본 발명에 따른 낸드 플래시 메모리 장치의 프로그램 방법에 의하면, 프로그램 시간을 단축할 수 있다.

Description

낸드 플래시 메모리 장치의 프로그램 방법{PROGRAM METHOD OF NAND FLASH MEMORY DEVICE}
도 1은 본 발명의 바람직한 실시예에 따른 낸드 플래시 메모리 장치를 보여주는 블록도이다.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 낸드 플래시 메모리 장치의 프로그램 방법을 보여주는 타이밍도이다.
도 3은 본 발명의 바람직한 제 2 실시예에 따른 낸드 플래시 메모리 장치의 프로그램 방법을 보여주는 타이밍도이다.
*도면의 주요부분에 대한 부호의 설명*
100 : 메모리 코어 110, 120 : 매트
111, 121 : 셀 어레이 112, 122 : 페이지 버퍼
131, 132 : 메모리 블록
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 낸드 플래시 메모리 장치의 프로그램 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 데이터를 저장해 두고 필요할 때 꺼내어 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 크게 램(Random Access Memory; RAM)과 롬(Read Only Memory; ROM)으로 나눌 수 있다. 램(RAM)은 전원이 끊어지면 저장된 데이터가 소멸되는 휘발성 메모리 장치(volatile memory device)이다. 롬(ROM)은 전원이 끊어지더라도 저장된 데이터가 소멸되지 않는 불휘발성 메모리(nonvolatile memory device)이다. 램(RAM)은 DRAM(Dynamic RAM), SRAM(Static RAM) 등을 포함한다. 롬(ROM)은 PROM(Programmable ROM), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리 장치(flash memory device) 등을 포함한다. 플래시 메모리 장치는 낸드 플래시 메모리 장치(NAND flash memory device)와 노아 플래시 메모리 장치(NOR flash memory device) 등으로 구분된다.
낸드 플래시 메모리 장치는 워드라인과 비트라인이 메트릭스 형태로 배열되어 있으며, 메모리 셀들은 워드라인과 비트라인에 연결되어 있다. 워드라인은 행 어드레스(row address)에 의해 선택되고, 비트라인은 열 어드레스(column address)에 의해 선택된다.
낸드 플래시 메모리 장치는 스트링 구조(string structure)를 갖는 많은 수의 메모리 셀들(memory cells)로 이루어진다. 이러한 메모리 셀들의 집합을 셀 어레이(cell array)라고 부른다. 메모리 셀은 플로팅 게이트와 제어 게이트를 가지며, 플로팅 게이트에 전자를 축적하거나 상기 축적된 전자를 방출함으로서 전기적으로 소거 동작 및 프로그램 동작을 수행한다. 플로팅 게이트에 전자가 축적된 메 모리 셀을 프로그램된 셀이라고 하며, 플로팅 게이트로부터 전자가 방출된 메모리 셀을 소거된 셀이라고 한다.
낸드 플래시 메모리 장치에서, 셀 어레이는 복수개의 블록들(Blocks)로 나누어지고, 각각의 블록은 다시 복수개의 페이지들(Pages)로 이루어진다. 각각의 페이지는 하나의 워드라인을 공유하는 복수개의 메모리 셀들로 구성된다. 낸드 플래시 메모리 장치는 페이지(page) 단위로 읽기(read) 및 쓰기(write) 동작을 수행하고, 블록(block) 단위로 소거(erase) 동작을 수행한다.
낸드 플래시 메모리 장치는 셀 어레이에 저장할 데이터를 임시로 저장하는 페이지 버퍼(page buffer)를 포함한다. 페이지 버퍼는 매트(mat) 당 하나의 셋트씩 존재한다. 하나의 페이지 버퍼 셋트는 보통 2kbyte 이다. 여기에서, 매트(mat)는 하나의 셀 어레이와 하나의 페이지 버퍼 셋트를 포함한다.
종래 기술에 따른 낸드 플래시 메모리 장치의 프로그램 방법은 다음과 같은 순서에 의해 진행된다. 먼저, 제 1 매트에 대한 데이터 로딩 명령, 어드레스, 그리고 데이터가 차례대로 입출력 라인(I/O)을 통해 낸드 플래시 메모리 장치에 입력된다. 프로그램될 데이터 즉, 한 페이지 분량이하의 데이터를 입력한 후, 페이지 버퍼에 입력된 데이터는 프로그램 명령에 의해 제 1 매트의 셀 어레이에 동시에 프로그램 된다. 다음에, 제 2 매트에 대한 프로그램 동작이 제 1 매트에 대한 프로그램 동작과 동일한 과정에 의해 진행된다.
종래 기술에 따른 낸드 플래시 메모리 장치의 프로그램 방법에 있어서, 제 2 매트에 프로그램될 데이터를 페이지 버퍼에 로딩하는 동작은 제 1 매트에 대한 프 로그램 동작이 완전히 종료된 후에 진행된다. 따라서, 종래 기술에 따른 낸드 플래시 메모리 장치의 프로그램 방법에 의하면, 복수개의 매트에 프로그램 동작을 수행하는데 많은 시간이 소요되는 문제점이 있다.
종래 기술에 따른 낸드 플래시 메모리 장치는 프로그램 시간을 줄이기 위해 페이지 버퍼 이외에 별도의 캐쉬 메모리(cache memory)를 두고 있다. 캐쉬 메모리는 페이지 버퍼에서 셀 어레이로 프로그램이 진행되는 동안에, 다음에 프로그램될 데이터를 페이지 버퍼에 로딩함으로써 프로그램 시간을 단축한다. 그러나 페이지 버퍼 이외에 별도로 캐쉬 메모리를 두는 것은 낸드 플래시 메모리 장치의 면적을 증가시키는 요인이 되고 있다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 캐쉬 메모리를 사용하지 않고 프로그램 시간을 단축할 수 있는 낸드 플래시 메모리 장치의 프로그램 방법을 제공하는데 있다.
본 발명에 따른 낸드 플래시 메모리 장치의 프로그램 방법은, a) 제 1 매트의 페이지 버퍼에 데이터를 로딩하는 단계; b) 상기 제 1 매트의 제 1 메모리 블록에 데이터를 프로그램하면서, 제 2 매트의 페이지 버퍼에 데이터를 로딩하는 단계; 및 c) 상기 제 2 매트의 제 2 메모리 블록에 데이터를 프로그램하는 단계를 포함하되, 상기 제 1 및 제 2 메모리 블록은 소거 동작시 동시에 소거되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 a) 단계는, a1) 쓰기 인에이블 신호의 천이에 동기되어 상기 제 1 메모리 블록의 어드레스를 입력받는 단계; 및 a2) 쓰기 인에이블 신호의 천이에 동기되어 상기 제 1 매트의 페이지 버퍼에 데이터를 로딩하는 단계를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 b) 단계는, b1) 비지 상태에서 쓰기 인에이블 신호의 천이에 동기되어 상기 제 2 메모리 블록의 어드레스를 입력받는 단계; 및 b2) 상기 제 2 메모리 블록의 어드레스를 입력받은 다음에, 비지 상태에서 쓰기 인에이블 신호의 천이에 동기되어 상기 제 2 매트의 페이지 버퍼에 데이터를 로딩하는 단계를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 1 메모리 블록의 어드레스와 상기 제 2 메모리 블록의 어드레스는 동일한 것을 특징으로 한다.
본 발명에 따른 낸드 플래시 메모리 장치의 프로그램 방법의 다른 일면은, a) 제 1 매트의 페이지 버퍼에 데이터를 로딩하는 단계; b) 상기 제 1 매트에 데이터를 로딩한 다음에, 제 2 매트의 페이지 버퍼에 데이터를 로딩하는 단계; 및 c) 상기 제 2 매트에 데이터를 로딩한 다음에, 상기 제 1 매트의 제 1 메모리 블록 및 상기 제 2 매트의 제 2 메모리 블록에 데이터를 동시에 프로그램하는 단계를 포함하되, 상기 제 1 및 제 2 메모리 블록은 소거 동작시 동시에 소거되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 a) 단계는, a1) 쓰기 인에이블 신호의 천이에 동기되어 상기 제 1 메모리 블록의 어드레스를 입력받는 단계; 및 a2) 쓰기 인에이블 신호의 천이에 동기되어 상기 제 1 매트의 페이지 버퍼에 데이터를 로딩하는 단계를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 b) 단계는, b1) 더미 비지 신호를 발생하는 단계; b2) 더미 비지 신호가 발생된 다음에, 레디 상태에서 쓰기 인에이블 신호의 천이에 동기되어 상기 제 2 메모리 블록의 어드레스를 입력받는 단계; 및 b3) 상기 제 2 메모리 블록의 어드레스를 입력받은 다음에, 레디 상태에서 쓰기 인에이블 신호의 천이에 동기되어 상기 제 2 매트의 페이지 버퍼에 데이터를 로딩하는 단계를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 1 메모리 블록의 어드레스와 상기 제 2 메모리 블록의 어드레스는 동일한 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 바람직한 실시예에 따른 낸드 플래시 메모리 장치를 보여주는 블록도이다. 도 1을 참조하면, 상기 낸드 플래시 메모리 장치(1)는 메모리 코어(100), 데이터 입출력 회로(200), 그리고 제어회로(300)를 포함한다.
상기 메모리 코어(100)는 제 1 매트(110)와 제 2 매트(120)를 포함한다. 상기 메모리 코어(100)가 이 보다 더 많은 매트들로 구성될 수 있음은 당업자들에게 자명한 사실이다.
상기 제 1 매트(110)는 셀 어레이(111)와 페이지 버퍼(112)를 포함한다. 상 기 셀 어레이(111)는 복수개의 메모리 블록들로 구성된다. 도 1에서 메모리 블록(BLOCKx)(131)은 복수개의 메모리 블록들 중에서 어느 하나이다. 낸드 플래시 메모리 장치에서 각각의 메모리 블록은 소거 동작의 단위를 이룬다. 각각의 메모리 블록은 다시 복수개의 페이지들로 구성된다. 낸드 플래시 메모리 장치에서 각각의 페이지는 읽기 및 쓰기 동작의 단위를 이룬다.
상기 페이지 버퍼(112)는 페이지에 쓰여질 데이터 또는 페이지로부터 읽혀진 데이터를 임시적으로 저장한다. 상기 페이지 버퍼(112)에 저장된 데이터는 프로그램 동작에 의해 페이지에 동시에 프로그램된다.
상기 제 2 매트(120)는 상기 제 1 매트(110)와 동일한 구성을 가지며, 동일한 기능을 수행한다.
한편, 상기 제 1 매트(110)의 메모리 블록(BLOCKx)(131)과 상기 제 2 매트(120)의 메모리 블록(BLOCKy)(132)은 하나의 로직컬 메모리 블록(logical memory block)(130)을 구성한다. 상기 로직컬 메모리 블록은 매트 구분 어드레스를 제외하고 동일한 어드레스를 갖는다. 상기 로직컬 메모리 블록은 소거 동작시 동시에 소거된다. 즉, 상기 제 1 매트(110)의 메모리 블록(BLOCKx)(131)과 상기 제 2 매트(120)의 메모리 블록(BLOCKy)(132)의 어드레스는 동일하다.
상기 데이터 입출력 회로(200)는 입출력 라인(I/O)을 통해 커맨드, 어드레스, 그리고 데이터를 입력받는다. 상기 데이터 입출력 회로(200)에 입력된 데이터는 데이터 라인을 통해 페이지 버퍼(112, 122)에 로딩된다.
상기 제어회로(300)는 외부에서 입력되는 제어신호(CTRL)에 응답하여 상기 메모리 코어(100) 및 상기 데이터 입출력 회로(200)를 제어한다. 예를 들면, 상기 제어회로(300)는 데이터가 입력될 때 상기 데이터 입출력 회로(200)에 쓰기 인에이블 신호(nWE)를 제공한다. 상기 데이터 입출력 회로(200)는 쓰기 인에이블 신호(nWE)의 천이에 동기되어 페이지 버퍼(112)에 데이터를 로딩한다. 상기 제어회로(300)는 상기 메모리 코어(100)를 제어하여 상기 페이지 버퍼(112)에 로딩된 데이터가 상기 메모리 블록(131)에 프로그램되도록 한다. 이때 상기 제어회로(300)는 호스트(도시되지 않음)에 레디/비지 신호(R/nB)를 제공하여 상기 낸드 플래시 메모리 장치(1)가 비지 상태(busy state)에 있음을 알린다. 상기 낸드 플래시 메모리 장치(1)가 비지 상태에 있을 때 상기 제 1 매트(110)에서는 프로그램 동작이 수행된다.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 낸드 플래시 메모리 장치의 프로그램 방법을 보여주는 타이밍도이다. 본 발명의 제 1 실시예에 따른 낸드 플래시 메모리 장치의 프로그램 방법은 별도의 캐쉬 메모리를 두지 않고 서로 다른 매트에 존재하는 페이지 버퍼를 활용하여 프로그램 동작을 수행한다.
도 2를 참조하면, 데이터는 쓰기 인에이블 신호(nWE)의 천이에 동기되어 바이트(byte) 단위로 입출력 라인(I/O)을 통해 입력된다. 도 1 및 도 2를 참조하여 본 발명의 제 1 실시예에 따른 낸드 플래시 메모리 장치의 프로그램 방법이 설명된다.
먼저, 쓰기 인에이블 신호(nWE)의 천이에 동기되어 데이터 로딩 명령이 낸드 플래시 메모리 장치(1)에 입력된다. 그리고 쓰기 인에이블 신호(nWE)의 천이에 동 기되어 제 1 매트(110)의 어드레스가 입력된다.
다음에, 쓰기 인에이블 신호(nWE)의 천이에 동기되어 상기 제 1 매트(110)의 페이지 버퍼(112)에 한 페이지 분량(예를 들면, 2Kbyte)의 데이터(D11~D1n)가 로딩된다.
데이터(D11~D1n)가 상기 제 1 매트(110)의 페이지 버퍼(112)에 모두 로딩된 다음에, 상기 페이지 버퍼(112)에 로딩된 데이터를 셀 어레이(111)에 프로그램하는 동작이 수행된다. 이때 상기 제 1 매트(110)가 프로그램 동작 상태에 진입했음을 알리는 모니터링(monitoring) 신호가 로우(Low) 상태 즉, 레디/비지 신호(R/nB)가 비지(busy) 상태로 된다. 종래의 낸드 플래시 메모리 장치에서는 다음 프로그램 동작을 수행하기 위해서는 레디/비지 신호가 레디(ready) 상태로 될 때까지 기다려야 한다. 본 발명에서는 낸드 플래시 메모리 장치가 비지 상태에 있을 때, 쓰기 인에이블 신호(nWE)의 천이에 동기되어 제 2 매트(120)의 어드레스를 입력받는다. 그리고 상기 제 2 매트(120)의 어드레스를 입력받은 다음에, 비지 상태에서 쓰기 인에이블 신호(nWE)의 천이에 동기되어 상기 제 2 매트(120)의 페이지 버퍼(122)에 데이터(D21~D2n)가 로딩된다.
다음에, 데이터(D21~D2n)가 상기 제 2 매트(120)의 페이지 버퍼(122)에 모두 로딩된 다음에, 상기 페이지 버퍼(122)에 로딩된 데이터를 셀 어레이(121)에 프로그램하는 동작이 수행된다. 이때 레디/비지 신호(R/nB)가 비지(busy) 상태로 된다.
본 발명의 제 1 실시예에 따른 낸드 플래시 메모리 장치의 프로그램 방법에 있어서, 상기 제 1 매트(110) 및 상기 제 2 매트(120)에 매트 어드레스를 제외하고 동일한 어드레스가 입력된다. 즉, 상기 제 1 매트(110) 및 상기 제 2 매트(120)에 입력되는 메모리 블록(131, 132)의 어드레스는 동일하다. 상기 제 1 매트(110) 및 상기 제 2 매트(120)의 로직컬 메모리 블록(130)은 소거 동작시 동시에 소거된다.
본 발명의 제 1 실시예에 따른 낸드 플래시 메모리 장치의 프로그램 방법은 제 1 매트에 프로그램 동작이 수행되는 동안에 제 2 매트의 페이지 버퍼에 데이터를 로딩함으로써 별도의 캐쉬 메모리가 있는 것처럼 동작한다. 따라서 페이지 버퍼에 데이터를 로딩하는 시간을 줄임으로써 프로그램 시간을 줄일 수 있다.
도 3은 본 발명의 바람직한 제 2 실시예에 따른 낸드 플래시 메모리 장치의 프로그램 방법을 보여주는 타이밍도이다. 본 발명의 제 2 실시예에 따른 낸드 플래시 메모리 장치의 프로그램 방법은 제 1 매트(110)에 어드레스 및 데이터를 입력한 후 이어서 제 2 매트(120)에 어드레스 및 데이터를 입력한다. 그리고 상기 제 1 매트(110) 및 상기 제 2 매트(120)에 대해 동시에 프로그램 동작이 수행하여 프로그램 시간을 단축한다.
도 1 및 도 3을 참조하여 본 발명의 제 2 실시예에 따른 낸드 플래시 메모리 장치의 프로그램 방법이 설명된다.
먼저, 쓰기 인에이블 신호(nWE)의 천이에 동기되어 데이터 로딩 명령이 낸드 플래시 메모리 장치(1)에 입력된다. 그리고 쓰기 인에이블 신호(nWE)의 천이에 동기되어 제 1 매트(110)의 어드레스가 입력된다.
다음에, 쓰기 인에이블 신호(nWE)의 천이에 동기되어 상기 제 1 매트(110)의 페이지 버퍼(112)에 한 페이지 분량(예를 들면, 2Kbyte)의 데이터(D11~D1n)가 로딩 된다.
데이터(D11~D1n)가 상기 제 1 매트(110)의 페이지 버퍼(112)에 모두 로딩된 다음에, 레디/비지 신호(R/nB)는 비지(busy) 상태로 된다. 이때 레디/비지 신호(R/nB)의 비지 상태는 상기 제 1 매트(110)가 프로그램 동작 모드에 진입했음을 알리는 것이 아니다. 즉, 이때의 비지 상태에서는 제 1 매트(110)에서 프로그램 동작이 수행되지 않는다. 이러한 비지 상태를 더미 비지 상태(dummy busy state)라고 정의한다.
더미 비지 상태 다음에, 레디/비지 신호(R/nB)가 레디 상태로 되면, 쓰기 인에이블 신호(nWE)의 천이에 동기되어 제 2 매트(120)의 어드레스가 입력된다. 그리고 쓰기 인에이블 신호(nWE)의 천이에 동기되어 상기 제 2 매트(120)의 페이지 버퍼(122)에 데이터(D21~D2n)가 로딩된다.
데이터(D21~D2n)가 상기 제 2 매트(120)의 페이지 버퍼(122)에 모두 로딩된 다음에, 상기 제 1 매트(110)의 페이지 버퍼(112) 및 상기 제 2 매트(120)의 페이지 버퍼(122)에 로딩된 데이터는 각각 상기 제 1 매트(110)의 셀 어레이(111) 및 상기 제 2 매트(120)의 셀 어레이(121)에 동시에 프로그램된다. 이때 레디/비지 신호(R/nB)는 비지(busy) 상태로 된다.
본 발명의 제 2 실시예에 따른 낸드 플래시 메모리 장치의 프로그램 방법에 있어서, 상기 제 1 매트(110) 및 상기 제 2 매트(120)에는 매트를 구분하는 어드레스를 제외하고 동일한 어드레스가 입력된다. 즉, 상기 제 1 매트(110) 및 상기 제 2 매트(120)에 입력되는 메모리 블록(131, 132)의 어드레스는 동일하다. 상기 제 1 매트(110) 및 상기 제 2 매트(120)의 로직컬 메모리 블록(130)은 소거 동작시 동시에 소거된다.
본 발명의 제 2 실시예에 따른 낸드 플래시 메모리 장치의 프로그램 방법은 제 1 매트의 페이지 버퍼 및 제 2 매트의 페이지 버퍼에 데이터를 모두 로딩한 다음에, 상기 제 1 및 제 2 매트에 대해 동시에 프로그램 동작을 수행한다. 따라서 페이지 버퍼에 로딩된 데이터를 프로그램하는데 걸리는 시간을 줄일 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 낸드 플래시 메모리 장치의 프로그램 방법은 서로 다른 매트에 할당되어 있는 페이지 버퍼를 사용하여 프로그램 시간을 단축할 수 있다. 또한 본 발명에 따른 낸드 플래시 메모리 장치의 프로그램 방법은 캐쉬 메모리를 사용하지 않기 때문에 낸드 플래시 메모리 장치의 면적을 줄일 수 있다.

Claims (8)

  1. 낸드 플래시 메모리 장치의 프로그램 방법에 있어서:
    a) 제 1 매트의 페이지 버퍼에 데이터를 로딩하는 단계;
    b) 상기 제 1 매트의 제 1 메모리 블록에 데이터를 프로그램하면서, 제 2 매트의 페이지 버퍼에 데이터를 로딩하는 단계; 및
    c) 상기 제 2 매트의 제 2 메모리 블록에 데이터를 프로그램하는 단계를 포함하되,
    상기 제 1 및 제 2 메모리 블록은 소거 동작시 동시에 소거되는 것을 특징으로 하는 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 a) 단계는,
    a1) 쓰기 인에이블 신호의 천이에 동기되어 상기 제 1 메모리 블록의 어드레스를 입력받는 단계; 및
    a2) 쓰기 인에이블 신호의 천이에 동기되어 상기 제 1 매트의 페이지 버퍼에 데이터를 로딩하는 단계를 포함하는 것을 특징으로 하는 프로그램 방법.
  3. 제 1 항에 있어서,
    상기 b) 단계는,
    b1) 비지 상태에서 쓰기 인에이블 신호의 천이에 동기되어 상기 제 2 메모리 블록의 어드레스를 입력받는 단계; 및
    b2) 상기 제 2 메모리 블록의 어드레스를 입력받은 다음에, 비지 상태에서 쓰기 인에이블 신호의 천이에 동기되어 상기 제 2 매트의 페이지 버퍼에 데이터를 로딩하는 단계를 포함하는 것을 특징으로 하는 프로그램 방법.
  4. 제 1 항에 있어서,
    상기 제 1 메모리 블록의 어드레스와 상기 제 2 메모리 블록의 어드레스는 동일한 것을 특징으로 하는 프로그램 방법.
  5. 낸드 플래시 메모리 장치의 프로그램 방법에 있어서:
    a) 제 1 매트의 페이지 버퍼에 데이터를 로딩하는 단계;
    b) 상기 제 1 매트에 데이터를 로딩한 다음에, 제 2 매트의 페이지 버퍼에 데이터를 로딩하는 단계; 및
    c) 상기 제 2 매트에 데이터를 로딩한 다음에, 상기 제 1 매트의 제 1 메모리 블록 및 상기 제 2 매트의 제 2 메모리 블록에 데이터를 동시에 프로그램하는 단계를 포함하되,
    상기 제 1 및 제 2 메모리 블록은 소거 동작시 동시에 소거되는 것을 특징으로 하는 프로그램 방법.
  6. 제 5 항에 있어서,
    상기 a) 단계는,
    a1) 쓰기 인에이블 신호의 천이에 동기되어 상기 제 1 메모리 블록의 어드레스를 입력받는 단계; 및
    a2) 쓰기 인에이블 신호의 천이에 동기되어 상기 제 1 매트의 페이지 버퍼에 데이터를 로딩하는 단계를 포함하는 것을 특징으로 하는 프로그램 방법.
  7. 제 5 항에 있어서,
    상기 b) 단계는,
    b1) 더미 비지 신호를 발생하는 단계;
    b2) 더미 비지 신호가 발생된 다음에, 레디 상태에서 쓰기 인에이블 신호의 천이에 동기되어 상기 제 2 메모리 블록의 어드레스를 입력받는 단계; 및
    b3) 상기 제 2 메모리 블록의 어드레스를 입력받은 다음에, 레디 상태에서 쓰기 인에이블 신호의 천이에 동기되어 상기 제 2 매트의 페이지 버퍼에 데이터를 로딩하는 단계를 포함하는 것을 특징으로 하는 프로그램 방법.
  8. 제 5 항에 있어서,
    상기 제 1 메모리 블록의 어드레스와 상기 제 2 메모리 블록의 어드레스는 동일한 것을 특징으로 하는 프로그램 방법.
KR1020040109827A 2004-12-21 2004-12-21 낸드 플래시 메모리 장치의 프로그램 방법 KR100669342B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040109827A KR100669342B1 (ko) 2004-12-21 2004-12-21 낸드 플래시 메모리 장치의 프로그램 방법
US11/283,646 US7349256B2 (en) 2004-12-21 2005-11-21 Flash memory devices and methods of programming the same by overlapping programming operations for multiple mats
US12/034,968 US7580284B2 (en) 2004-12-21 2008-02-21 Flash memory devices and methods of programming the same by overlapping programming operations for multiple mats
US12/541,429 US7800971B2 (en) 2004-12-21 2009-08-14 Flash memory devices and methods of programming the same by overlapping programming operations for multiple mats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040109827A KR100669342B1 (ko) 2004-12-21 2004-12-21 낸드 플래시 메모리 장치의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20060070947A true KR20060070947A (ko) 2006-06-26
KR100669342B1 KR100669342B1 (ko) 2007-01-16

Family

ID=36595525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040109827A KR100669342B1 (ko) 2004-12-21 2004-12-21 낸드 플래시 메모리 장치의 프로그램 방법

Country Status (2)

Country Link
US (3) US7349256B2 (ko)
KR (1) KR100669342B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713983B1 (ko) * 2005-09-22 2007-05-04 주식회사 하이닉스반도체 플래시 메모리 장치의 페이지 버퍼 및 그것을 이용한프로그램 방법
KR100713984B1 (ko) * 2005-09-15 2007-05-04 주식회사 하이닉스반도체 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램방법
KR100816162B1 (ko) * 2007-01-23 2008-03-21 주식회사 하이닉스반도체 낸드 플래시 메모리 장치 및 셀 특성 개선 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694967B1 (ko) * 2005-06-29 2007-03-14 주식회사 하이닉스반도체 프로그램 동작시 에러 발생 비율을 감소시키는 플래시메모리 장치 및 그 프로그램 동작 제어 방법
KR100660553B1 (ko) * 2005-10-18 2006-12-22 삼성전자주식회사 데이터 버스트 주파수를 증가시킬 수 있는 원낸드 플래시메모리 장치
EP1850347A1 (en) * 2006-04-28 2007-10-31 Deutsche Thomson-Brandt Gmbh Method and device for writing to a flash memory
KR100694978B1 (ko) * 2006-05-12 2007-03-14 주식회사 하이닉스반도체 데이터 입출력 속도를 증가시키는 구조를 가지는 플래시메모리 장치 및 그 데이터 입출력 동작 방법
US7280398B1 (en) * 2006-08-31 2007-10-09 Micron Technology, Inc. System and memory for sequential multi-plane page memory operations
KR101361131B1 (ko) * 2008-04-11 2014-02-13 삼성전자주식회사 공유되는 로우 디코더를 갖는 플래쉬 메모리 장치
US8130528B2 (en) 2008-08-25 2012-03-06 Sandisk 3D Llc Memory system with sectional data lines
US8027209B2 (en) 2008-10-06 2011-09-27 Sandisk 3D, Llc Continuous programming of non-volatile memory
KR20100115583A (ko) * 2009-04-20 2010-10-28 삼성전자주식회사 데이터 저장 시스템
US8279650B2 (en) 2009-04-20 2012-10-02 Sandisk 3D Llc Memory system with data line switching scheme
KR101201838B1 (ko) * 2009-12-24 2012-11-15 에스케이하이닉스 주식회사 프로그램 시간을 감소시킨 비휘발성 메모리 장치
KR101293224B1 (ko) * 2011-04-01 2013-08-05 (주)아토솔루션 데이터 기록 방법. 메모리, 및 메모리 기록 시스템
KR102470606B1 (ko) 2015-11-26 2022-11-28 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
JP6178909B1 (ja) * 2016-09-15 2017-08-09 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519847A (en) * 1993-06-30 1996-05-21 Intel Corporation Method of pipelining sequential writes in a flash memory
US5954828A (en) * 1995-01-05 1999-09-21 Macronix International Co., Ltd. Non-volatile memory device for fault tolerant data
US6047352A (en) * 1996-10-29 2000-04-04 Micron Technology, Inc. Memory system, method and predecoding circuit operable in different modes for selectively accessing multiple blocks of memory cells for simultaneous writing or erasure
KR100225852B1 (ko) 1996-12-16 1999-10-15 윤종용 불휘발성 반도체 메모리 장치의 번-인 독출방법
KR100449269B1 (ko) 1997-07-31 2004-12-17 삼성전자주식회사 고집적을 위한 불휘발성 반도체 메모리 장치
KR100295150B1 (ko) * 1997-12-31 2001-07-12 윤종용 비휘발성메모리장치의동작방법과상기동작을구현할수있는장치및그제조방법
JP4141042B2 (ja) 1999-03-26 2008-08-27 三洋電機株式会社 不揮発性メモリの書き込み回路
JP3881477B2 (ja) 1999-09-06 2007-02-14 沖電気工業株式会社 シリアルアクセスメモリ
TW504694B (en) * 2000-01-12 2002-10-01 Hitachi Ltd Non-volatile semiconductor memory device and semiconductor disk device
US6883044B1 (en) * 2000-07-28 2005-04-19 Micron Technology, Inc. Synchronous flash memory with simultaneous access to one or more banks
US6763424B2 (en) * 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
KR100422445B1 (ko) * 2001-06-01 2004-03-12 삼성전자주식회사 선택적 배속동작 모드를 갖는 불휘발성 반도체 메모리 장치
US6671204B2 (en) * 2001-07-23 2003-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory device with page buffer having dual registers and methods of using the same
US7184307B2 (en) * 2001-08-28 2007-02-27 Samsung Electronics Co., Ltd. Flash memory device capable of preventing program disturbance according to partial programming
JP3898481B2 (ja) 2001-10-03 2007-03-28 富士通株式会社 半導体記憶装置
KR100454119B1 (ko) * 2001-10-24 2004-10-26 삼성전자주식회사 캐쉬 기능을 갖는 불 휘발성 반도체 메모리 장치 및 그것의 프로그램, 읽기, 그리고 페이지 카피백 방법들
KR100463197B1 (ko) 2001-12-24 2004-12-23 삼성전자주식회사 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치
JP3867624B2 (ja) * 2002-06-06 2007-01-10 セイコーエプソン株式会社 不揮発性半導体記憶装置およびその駆動方法
US6850438B2 (en) * 2002-07-05 2005-02-01 Aplus Flash Technology, Inc. Combination nonvolatile memory using unified technology with byte, page and block write and simultaneous read and write operations
US6944063B2 (en) * 2003-01-28 2005-09-13 Sandisk Corporation Non-volatile semiconductor memory with large erase blocks storing cycle counts
KR100516301B1 (ko) * 2003-03-05 2005-09-21 주식회사 하이닉스반도체 플래시 메모리의 뱅크 분할 장치
JP4237648B2 (ja) * 2004-01-30 2009-03-11 株式会社東芝 不揮発性半導体記憶装置
KR100536613B1 (ko) * 2004-04-09 2005-12-14 삼성전자주식회사 프로그램 시간을 단축할 수 있는 노어형 플래시 메모리장치 및 그것의 프로그램 방법
KR100591764B1 (ko) * 2004-05-18 2006-06-22 삼성전자주식회사 셀 어레이를 가로질러 배선된 신호라인을 갖는 반도체메모리 장치
KR100609573B1 (ko) * 2004-08-31 2006-08-09 주식회사 하이닉스반도체 플래시 메모리 장치 및 그의 테스트 방법
JP4504138B2 (ja) * 2004-09-03 2010-07-14 株式会社東芝 記憶システム及びそのデータコピー方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713984B1 (ko) * 2005-09-15 2007-05-04 주식회사 하이닉스반도체 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램방법
KR100713983B1 (ko) * 2005-09-22 2007-05-04 주식회사 하이닉스반도체 플래시 메모리 장치의 페이지 버퍼 및 그것을 이용한프로그램 방법
US7515483B2 (en) 2005-09-22 2009-04-07 Hynix Semiconductor Inc. Page buffer flash memory device and programming method using the same
KR100816162B1 (ko) * 2007-01-23 2008-03-21 주식회사 하이닉스반도체 낸드 플래시 메모리 장치 및 셀 특성 개선 방법
US7477550B2 (en) 2007-01-23 2009-01-13 Hynix Semiconductor Inc. NAND flash memory device and method of improving characteristic of a cell in the same

Also Published As

Publication number Publication date
US20060133145A1 (en) 2006-06-22
US20090296472A1 (en) 2009-12-03
US7800971B2 (en) 2010-09-21
US7580284B2 (en) 2009-08-25
US7349256B2 (en) 2008-03-25
KR100669342B1 (ko) 2007-01-16
US20080137420A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
US11955204B2 (en) Apparatuses and methods for concurrently accessing different memory planes of a memory
US7349256B2 (en) Flash memory devices and methods of programming the same by overlapping programming operations for multiple mats
JP5002201B2 (ja) メモリシステム
US9025376B2 (en) Nonvolatile memory device and related method of operation
KR100463197B1 (ko) 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치
KR100713984B1 (ko) 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램방법
KR100754226B1 (ko) 비휘발성 데이터 저장장치의 프로그래밍 방법 및 그 장치
KR100645047B1 (ko) 불휘발성 메모리 장치 및 그것의 고속 프로그램 방법
CN104919438B (zh) 存储器装置中的自动后台操作的主机控制的启用
CN103106923A (zh) 存储器装置架构和操作
KR20080039270A (ko) 비휘발성 반도체 메모리 시스템 및 그 데이터 기입 방법
JP2006107719A (ja) 不揮発性メモリ装置及びそれのプログラム方法
US11488671B2 (en) Method, associated memory device and controller thereof for performing programming management
KR20080064476A (ko) 플래쉬 메모리 소자의 소거 횟수 저장 방법
US8275934B2 (en) Nonvolatile memory device and cache read method using the same
KR100953062B1 (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
KR20000070274A (ko) 가변 페이지 사이즈를 갖는 리프로그래머블 메모리 장치
US6898680B2 (en) Minimization of overhead of non-volatile memory operation
KR20110001058A (ko) 불휘발성 메모리 소자의 동작 방법
US6662279B2 (en) DQ mask to force internal data to mask external data in a flash memory
JP4102661B2 (ja) 不揮発性半導体記憶装置
KR20000038416A (ko) 멀티-뱅크 플래시 메모리 장치의 소거 방법
KR20060012139A (ko) 플래시메모리 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14