KR20060054057A

KR20060054057A - 코어부와 입출력부를 구비하는 집적 회로

Info

Publication number: KR20060054057A
Application number: KR1020050097888A
Authority: KR
Inventors: 요시히사 다나카; 시게히데 야노
Original assignee: 로무 가부시키가이샤
Priority date: 2004-10-22
Filing date: 2005-10-18
Publication date: 2006-05-22
Also published as: JP4633578B2; TW200622681A; TWI357563B; JP2006146875A; US20060091906A1; US7312635B2

Abstract

코어부는, 소정의 기능을 실현한다. I/0부는, 외부와의 입출력 제어를 행한다. 각각 독립적으로 전원 제어되고, 코어부의 전원을 떨어뜨렸을 때, I/0부의 전원을 유지하면서, I/0부로부터 코어부로 출력되는 신호를 로우 레벨로 고정한다. 제l 레벨 시프터 및 제2 레벨 시프터는, 코어부와 I/O부의 사이에 설치되고, 그것들의 전원 전압 레벨의 차이를 흡수한다. 코어부의 전원을 떨어뜨렸을 때, 제1 레벨 시프터 및 제2 레벨 시프터의 전원을 떨어뜨린다.

Description

코어부와 입출력부를 구비하는 집적 회로{Integrated circuit with core part and input/output part}

도 1은 실시 형태 1에서의 I/0부와 코어부를 포함하는 집적 회로의 구성을 도시하는 회로도이다.

도 2는 실시 형태 2에서의 I/0부와 코어부를 포함하는 집적 회로의 구성을 도시하는 회로도이다.

도 3은 실시 형태 3에서의 I/0부와 코어부를 포함하는 집적 회로의 구성을 도시하는 회로도이다.

도 4는 코어다운 구동부의 구성을 도시하는 도면이다.

도 5는 실시 형태 4에서의 집적 회로의 배치 예를 도시하는 도면이다.

도 6은 집적 회로에서 사용되는 각종 신호의 타이밍을 도시하는 타이밍 챠트이다.

도 7은 전자 기기의 구성을 도시하는 블록도이다.

본 발명은, 코어부와 입출력부를 구비하는 집적 회로 및 이를 탑재한 전자 기기에 관한 것이다.

최근, 프로세스의 미세화에 따라 회로 규모가 증대하는 경향에 있다. 이에 따라, 누설 전류도 증대해 오고 있다. 휴대 전화기 등의 배터리 구동형의 휴대 기기와 같이, 소비 전류 억제의 요청이 강한 애플리케이션 중에서도, 특히, 스탠바이 상태에 있는 경우가 많은 음원(音源) LSI(Large Scale Integration) 등, IC의 스탠바이 시의 소비 전류량은 무시할 수 없는 크기로 되어 오고 있다.

저소비 전력의 요청에 대하여, 특허문헌 1은, 입출력 포트의 완전성을 유지하면서 저전력 스탠바이 기능을 갖는 마이크로 컨트롤러 집적 회로를 개시한다. 이 회로는, 마이크로 컨트롤러 코어 로직(이하, 간단하게 코어 로직이라고 한다.) 과, 출력 로직 레벨을 격납하는 것에 적합한 입출력 포트 로직과, 이들 사이에 접속된 인터페이스 로직과, 입출력 포트 로직에 의하여 제어되는 전원 스위치를 포함한다.

[특허문헌 1] 일본국 특개 2001-184330호 공보

상기 특허문헌 1에 개시된 회로는, 코어 로직의 전원이 단절되었을 때, 코어 로직과 입출력 포트 로직의 접점에서의 물리적인 신뢰성이 저하할 가능성이 있다. 또한, 누설 전류가 발생할 가능성도 있다.

본 발명은 이러한 상황에 비추어 행해진 것이고, 그 목적은, 회로의 신뢰성을 유지하면서, 소비 전력을 억제할 수 있는 집적 회로 및 이를 탑재한 전자 기기를 제공하는 것에 있다.

상기 과제를 해결하기 위하여, 본 발명의 한 형태의 집적 회로는, 각각 독립적으로 전원 제어되는 제1 블록과, 제2 블록을 구비한다. 제2 블록은, 제1 블록의 전원이 떨어졌을 때, 제1 블록에 출력하는 신호를 소정의 전위로 고정한다. 「전원이 떨어진다」란, 제1 블록의 전원 전압이 그라운드 레벨까지 떨어져도 되고, 전원 전압이 통상 동작시보다 낮은 전압으로 떨어져도 된다. 예를 들면, 기생(寄生) 용량 등의 성분에 의해 그라운드 레벨이 수(數) mV정도, 남은 상태여도 된다. 「소정의 전위」란, 로우(low) 레벨이어도 되고, 하이(high) 레벨이어도 된다.

이 상태에 의하면, 제1 블록의 전원을 떨어뜨렸을 때, 제2 블록에서 제1 블록으로 출력할 수 있는 신호를 로우 레벨 등으로 고정한 것에 의해, 제1 블록과 제2 블록의 접점에서의 래치 업 등을 방지할 수 있고, 회로의 신뢰성을 유지하면서, 소비 전력을 억제할 수 있다.

제1 블록과 제2 블록의 사이에, 그것들의 전원 전압 레벨의 차이를 흡수하는 레벨 시프터를 더 구비하여도 된다. 제1 블록의 전원이 떨어졌을 때, 레벨 시프터의 전원이 떨어져도 된다. 이 상태에 의하면, 제1 블록과 제2 블록에서 전원 전압 레벨이 상이한 회로에 있어서, 제1 블록의 전원을 떨어뜨렸을 때, 레벨 시프터의 소비 전력도 저감할 수 있다. 또한, 레벨 시프터에 의한 누설 전류의 발생도 억제할 수 있다.

본 발명의 다른 형태도 또한, 집적 회로이다. 이 집적 회로는, 소정의 기능을 실현하는 코어부와, 외부와의 입출력 제어를 행하는 입출력부를 구비한다. 코 어부 및 입출력부는, 각각 독립적으로 전원 제어되고, 입출력부는, 코어부의 전원이 떨어졌을 때, 코어부에 출력하는 신호를 소정의 전위로 고정한다. 「소정의 기능」은, 연산 처리 및 데이터 기억 중 적어도 어느 한쪽이어도 된다. 「전원이 떨어진다」란, 코어부의 전원 전압이 그라운드 레벨까지 떨어져도 되고, 전원 전압이 통상 동작시보다 낮은 전압으로 떨어져도 된다. 「소정의 전위」란, 로우 레벨이어도 되고, 하이 레벨이어도 된다. 입출력부는, 코어부의 전원을 떨어뜨리기 위한 신호와, 외부로부터의 신호와, 코어부로부터의 인에이블 신호가 입력되는 논리 게이트를 포함하여도 된다. 논리 게이트는, 코어부의 전원을 떨어뜨리기 위한 신호가 활성화되면, 소정의 전위로 고정하기 위한 신호를 출력하여도 된다. 예를 들면, 로우 레벨을 출력하여도 된다.

이 형태에 의하면, 코어부의 전원을 떨어뜨렸을 때, 입출력부로부터 코어부로 출력되는 신호를 로우 레벨 등으로 고정한 것에 의해, 코어부와 입출력부의 접점에서의 래치 업 등을 방지할 수 있고, 회로의 신뢰성을 유지하면서, 소비 전력을 억제할 수 있다.

코어부와 입출력부의 사이에, 그것들의 전원 전압 레벨의 차이를 흡수하는 레벨 시프터를 더 구비하여도 된다. 코어부의 전원을 떨어뜨렸을 때, 레벨 시프터의 전원을 떨어뜨려도 된다. 이 형태에 의하면, 코어부와 입출력부에서 전원 전압 레벨이 상이한 회로에서, 코어부의 전원을 떨어뜨렸을 때 레벨 시프터의 소비 전력도 저감할 수 있다. 또한, 레벨 시프터에 의한 누설 전류의 발생도 억제할 수 있다.

코어부의 전원이 떨어졌을 때, 입출력부는, 코어부로부터 외부로의 신호 전달 경로를 차단하여도 된다. 입출력부는, 코어부로부터 외부로의 신호 전달 경로를 차단하기 위한 3 상태 버퍼를 더 포함하여도 된다. 3 상태 버퍼는, 코어부의 전원을 떨어뜨리기 위한 신호가 활성화되면, 신호 전달 경로를 차단하여도 된다. 입출력부는, 3 상태 버퍼와 외부를 잇는 신호 전달 경로와 그라운드의 사이에 설치된 스위칭 소자를 더 포함하여도 된다. 스위칭 소자는, 코어부의 전원을 떨어뜨리기 위한 신호가 활성화되면 켜지고, 신호 전달 경로의 전위를 떨어뜨려도 된다. 이 형태에 의하면, 코어부로부터 전류에 의한 소비 전력을 억제할 수 있다.

입출력부는 코어부의 주위에 복수 배치되고, 코어부와 복수의 입출력부의 사이의 공간에, 코어부의 전원을 떨어뜨리는 것을 각 입출력부에 전달하기 위한 신호선이 배치되어도 된다. 그 신호선으로 전달해야 할 신호의 감쇠를 보상하는 중계 버퍼를 설치하여도 된다. 이 형태에 의하면, 짧은 신호선으로, 코어부의 전원이 떨어지는 것을 각 입출력부에 전달할 수 있다.

입출력부의 전원계에 배치된 신호선을 구동하는 회로를 더 구비하여도 된다. 이 형태에 의하면, 코어부의 전원이 떨어지더라도, 코어부의 전원이 떨어진 것을 각 입출력부에 전달하기 위한 신호를 송출할 수 있다.

본 발명의 또 다른 형태는, 전자 기기이다. 이 전자 기기는, 상술한 형태의 집적 회로와, 집적 회로에 전원을 공급하는 전원 회로를 구비한다. 이 형태에 의하면, 회로의 신뢰성을 유지하면서, 소비 전력을 억제할 수 있는 전자 기기를 실현할 수 있다.

상술한 구성의 구성요소들의 임의의 조합 또는 배치 등은 모두 효과적이고 본 실시 예들에 의해 달성되는 것에 유의한다.

또한, 본 발명의 요약은 모든 필요한 특징들을 반드시 서술한 것은 아니므로, 발명은 또한 서술된 특징의 조합이 될 수 있다.

(발명의 실시형태)

본 발명은 바람직한 실시 예들에 기초하여 서술할 것이다. 이는 본 발명의 범위를 제한하는 것이 아니며 본 발명을 예시한 것이다.

(실시형태 l)

도 1은, 실시형태 1에서의 I/O부(10)와 코어부(20)를 포함하는 집적 회로(50)의 구성을 도시하는 회로도이다. 실시형태 1에서는, 코어부(20)와, I/O부(10)를 구비하는 집적회로(50)에서, 코어부(20)로의 전원 공급을 정지한 경우에서도, 회로의 신뢰성을 손상하지 않은 구조를 제공한다.

I/O부(10)는, 코어부(20)의 주변에 배치되고, 코어부(20)와 외부와의 인터페이스로서 기능을 한다. I/O부(10)는, 제1 OR회로(12)를 구비한다. 제1 OR회로(12)는, 3입력 단자를 가지고, 각각의 단자에는, 제1 레벨 시프터(14)의 출력 신호, 외부로부터의 입력 신호, 및 코어다운 신호(COREDOWN)가 입력된다. 제1 OR회로(12)의 출력은, 제2 레벨 시프터(16)를 통해, 코어부(20)에 출력된다. 또, 전원 전압 (VDD)라인과 그라운드의 사이에 설치된 제1 다이오드(18) 및 제2 다이오드(19)는, 정전 보호용이고, 제1 다이오드(18) 및 제2 다이오드(19)의 브레이크다운을 초과하는 전압이 전원 전압 라인 및 신호 라인 중 적어도 한쪽에 인가되면, 역방향으로 도통(導通)하여, 전류를 그라운드에서 인출한다.

제1 레벨 시프터(14) 및 제2 레벨 시프터(16)는, I/O부(10)의 전원 전압과 코어부(20)의 전원 전압과의 차이를 조정하는 것이다. 예를 들면, I/O부(10)의 전원 전압을 3.0V, 코어부(20)의 전원 전압을 1.8V로 설정하였을 때, I/O부(10)와 코어부(20)의 사이에 레벨 시프터를 설치함으로써, I/O부(10)와 코어부(20)의 전원 전압의 레벨을 맞춘다. 제1 레벨 시프터(14) 및 제2 레벨 시프터(16)는, 입력되는 하이 레벨의 신호 또는 로우 레벨의 신호를 반전하여 출력하는 타입의 것이다.

제1 레벨 시프터(14)에는, 코어부(20)로부터 입력 인에이블 신호가 입력된다. 제1 레벨 시프터(14)는, 입력 인에이블 신호를 반전하여, 로우 레벨 또는 하이 레벨의 신호를 제1 OR회로(12)에 출력한다.

코어다운 신호(COREDOWN)는, 사용자가 설정하는 신호이고, 코어부(20)로의 전원 공급을 정지하는 경우에, 로우로 설정한다. 코어다운 신호(COREDOWN)는 반전되어 제1 OR회로(12)에 입력되기 때문에, 제1 OR회로(12)에 하이가 입력되는 것이 된다. 제1 OR회로(12)는, 적어도 하나의 입력 단자에 하이가 입력되면, 하이를 출력하는 논리 게이트이기 때문에, 제2 레벨 시프터(16)에 하이를 출력한다. 제2 레벨 시프터(16)는, 제1 OR회로(12)의 출력 신호를 반전하여 로우를 코어부(20)에 출력한다.

코어부(20)로의 전원 공급을 정지하는 경우, 그 전원 공급의 정지와 함께 I/O부(10)의 제1 레벨 시프터(14) 및 제2 레벨 시프터(16)로의 전원 공급도 정지한다. 이에 따라, 제 l 레벨 시프터(14) 및 제2 레벨 시프터(16)는, 레벨 시프트 기 능을 정지한다.

이와 같이, 코어다운 신호(COREDOWN)를 로우로 설정하면, 외부로부터의 입력 신호, 및 코어부(20)로부터의 입력 인에이블 신호의 논리에 관계없이, 코어부(20)에 로우를 출력할 수 있다. 입력 인에이블 신호가 코어부(20)의 스탠바이에 의해 하이 임피던스 상태가 되어, 플로팅하여도, 코어부(20)에 로우를 출력할 수 있다.

이상 설명한 바와 같이 실시형태 1에 의하면, 코어부(20)로의 전원 공급을 정지한 경우에, I/0부(l0)로부터 코어부(20)로의 신호 레벨을 로우로 고정함으로써, 회로의 신뢰성을 유지할 수 있다. 즉, 외부 회로로부터의 입력 신호에 의한 전압 인가에 대해서도, 래치 업이나 소자의 내구성이 저하하는 사태를 방지할 수 있다. 또한, I/O부(10)와 코어부(20)의 접점에서의 누설 전류를 억제할 수 있다. I/O부(10)와 코어부(20)의 사이에 레벨 시프터(14, 16)를 설치한 경우도, 레벨 시프터(14, 16)로의 전원 공급도 정지되기 때문에, 레벨 시프터(14, 16)에 의한 소비 전류를 억제할 수 있고, 레벨 시프터(14, 16)에 의한 누설 전류도 억제할 수 있다.

(실시형태 2)

실시형태 1에서는, 입력용의 구성을 보였지만, 실시형태 2에서는, 쌍방향의 구성을 나타낸다. 도 2는, 실시형태 2에서의 I/O부(10)와 코어부(20)를 포함하는 집적 회로(50)의 구성을 도시하는 회로도이다. 제1 OR회로(l2), 제1 레벨 시프터(14) 및 제2 레벨 시프터(16)의 구성 및 동작은, 실시형태 1과 동일하다. 또, 제1 다이오드(18) 및 제2 다이오드(19)도, 실시형태 1과 마찬가지로 보호 회로를 형성한다.

코어부(20)로부터 외부로 출력해야 할 신호는, 제3 레벨 시프터(26)에 입력된다. 제3 레벨 시프터(26)는, 그 출력해야 할 신호의 논리를 반전하여, 제2 OR회로(22)에 입력한다. 제2 OR회로(22)에는, 제3 레벨 시프터(26)로부터의 신호와 코어다운 신호(COREDOWN)의 논리 반전한 신호가 입력된다. 제4 레벨 시프터(28)에는, 코어부(20)로부터 출력 인에이블 신호가 입력된다. 제4 레벨 시프터(28)는, 출력 인에이블 신호의 논리를 반전하여, 제3 OR회로(24)에 입력한다. 제3 OR회로(24)에는, 제4 레벨 시프터(28)로부터의 신호와 코어다운 신호(COREDOWN)의 논리 반전한 신호가 입력된다. 출력 인에이블 신호는, 통상, 입력 인에이블 신호의 반전 신호가 된다.

제2 OR회로(22)의 출력 신호는, 3 상태 버퍼(29)의 입력 단자에 인가된다. 제3 OR회로(24)의 출력 신호는, 논리 반전되어, 3 상태 버퍼(29)의 제어 단자에 인가된다. 3 상태 버퍼(29)는, 제어 신호의 레벨에 의해 하이 임피던스로 할 수 있는 버퍼이다. 제어 단자에 로우가 인가되면, 하이 임피던스가 되고, 3 상태 버퍼(29)의 입력과 출력을 분리할 수 있다. 여기서는, 코어부(20)부터의 신호가 외부에 출력되지 않게 된다. 즉, 3 상태 버퍼(29)는, 코어부(20)와 외부와의 사이의 데이터 입출력을 전환 제어하고 있다.

실시형태 1과 마찬가지로, 코어부(20)로의 전원 공급을 정지하는 경우, 코어다운 신호(COREDOWN)를 로우로 설정한다. 그러면, 제2 OR회로(22)의 입력 단자에는, 코어다운 신호(COREDOWN)가 논리 반전된 하이가 인가된다. 이에 따라, 제2 OR회로(22)의 출력은, 전원 공급의 정지에 의해 코어부(20)의 출력이 하이 임피던스 상태가 되어, 플로팅하여도, 그 플로팅에 관계없이, 하이로 확정한다.

또한, 제3 OR회로(24)의 입력 단자에도, 코어다운 신호(COREDOWN)가 논리 반전된 하이가 인가된다. 이에 따라, 제3 OR회로(24)의 출력은, 출력 인에이블 신호에 관계없이, 하이로 확정한다. 따라서, 제3 OR회로(24)의 출력이 반전된 로우가 3 상태 버퍼(29)의 제어 단자에 인가되고, 코어부(20)로부터의 출력 라인이 분리된다. 또한, I/O부(10)에서 코어부(20)로의 입력 신호는, 실시형태 1과 마찬가지로, 로우로 확정한다.

이상 설명한 바와 같이 실시형태 2에 의하면, 실시형태 1에서 설명한 효과에 추가하여, 코어부(20)로의 전원 공급의 정지에 의해, 코어부(20)의 출력 단자가 하이 임피던스가 되어도, 외부로의 출력 라인과 분리됨으로써, 소비 전류를 억제할 수 있다.

(실시형태 3)

실시형태 3은, 실시형태 2의 구성에 풀 다운(pull down) 기능을 부가한 구성이다. 도 3은, 실시형태 3에서의 I/O부(10)와 코어부(20)를 포함하는 집적 회로(50)의 구성을 도시하는 회로도이다. 제4 OR회로(32), 제5 레벨 시프터(34), 및 트랜지스터(36) 이외의 구성 및 동작은, 실시형태 2와 동일하다.

제5 레벨 시프터(34)에는, 코어부(20)로부터 출력 인에이블 신호가 입력된다. 제5 레벨 시프터(34)는, 출력 인에이블 신호의 논리를 반전하여, 제4 OR 회로(32)에 입력한다. 제4 OR회로(32)에는, 제5 레벨 시프터(34)로부터의 신호와 코어다운 신호(COREDOWN)의 논리 반전한 신호가 입력된다. 제4 OR 회로(32)의 출력 신 호는, 트랜지스터(36)의 게이트에 입력된다.

트랜지스터(36)는, 전계 효과 트랜지스터이고, 게이트에 하이가 입력되면, 도통한다. 트랜지스터(36)의 드레인은 외부와의 입출력 라인에, 소스는 그라운드에 접속되어 있다. 또, 트랜지스터(36)는, 스위칭 소자이면 다른 소자이어도 된다.

실시형태 1 및 2와 마찬가지로, 코어부(20)로의 전원 공급을 정지하는 경우, 코어다운 신호(COREDOWN)을 로우로 설정한다. 그러면, 제4 OR 회로(32)의 입력 단자에는, 코어다운 신호(COREDOWN)가 논리 반전된 하이가 인가된다. 이에 따라, 제4 OR 회로(32)의 출력은, 출력 인에이블 신호에 관계없이, 하이로 설정된다.

실시형태 2와 마찬가지로, 3 상태 버퍼(29)는, 제3 OR회로(24)의 출력 신호가 논리 반전되어 로우가 제어 단자에 인가되면, 하이 임피던스가 되고, 3 상태 버퍼(29)의 입력과 출력을 분리한다. 실시형태 3에서는, 이 분리와 함께 트랜지스터(36)가 도통하고, 외부와의 입출력 라인의 레벨이 그라운드 전위로 떨어진다.

이상 설명한 바와 같이 실시형태 3에 의하면, 실시형태 2에서 설명한 효과에 추가하여, 풀 다운 기구를 부가함으로써, 외부와의 입출력 라인의 레벨이 하이 임피던스가 되는 것을 방지하여, 오동작을 피할 수 있다.

도 4는 코어다운 구동부(40)의 구성을 도시한 도면이다. 코어다운 구동부(40)에도, 전원 전압(VDD) 라인과 그라운드의 사이에 설치된 제3 다이오드(42) 및 제4 다이오드(44)는 정전 보호용이고, 제3 다이오드(42) 및 제4 다이오드(44)의 브레이크다운을 초과하는 전압이, 전원 전압 라인 및 신호 라인 중 적어도 한쪽에 인 가되면, 역방향으로 도통하여 전류를 그라운드에서 인출한다.

(실시형태 4)

도 5는, 실시형태 4에서의 집적 회로(50)의 배치예를 도시하는 도면이다. 이 집적회로(50)는, 실시형태 1 내지 3에 설명한 I/O부(10)를 사용하는 것이다. 코어부(20)의 주변에는, 복수의 I/O부(10)가 코어부(20)를 둘러싸도록 배치된다. 여기서는, 각 I/O부(10)가 I/O 셀을 구성한다. 도 5에서는, 코어부(20) 위의 좌우에 5개씩, 아래에 4개로 총 19개, 배치되어 있다. 각 I/O부(10)에는, 상술한 실시형태 1 내지 3의 어느 것을 사용하여도 된다. 코어다운 구동부(40)는, 코어부(20)의 주위에 사각 형상, 또는 환(環) 형상으로 배치되어야 하는 각 I/O부(10) 중 어느 것의 사이에 설치된다. 따라서, 코어부(20)의 주위에는, C자 형상의 I/0부(10)와, C자 형상의 I/0부(10)의 사이에 배치되는 코어다운 구동부(40)가 설치된다.

코어부(20)와, 코어부(20)를 둘러싸는 I/0부(10) 및 코어다운 구동부(40)의 사이에는 공간이 설치되고, 상술한 코어다운 신호(COREDOWN)를 각 I/0부(10)에 전달(配信)하기 위한 코어다운 신호선이 배치된다. 코어다운 신호선은, 코어부(20)의 영역에는 배치되지 않는다. 코어다운 신호선은, I/O부(10)의 전원 전압으로 제어되고, 예를 들면, 3V로 구동된다. 코어부(20)의 전원은 스탠바이 시에 정지되버리기 때문에, I/0부(10)의 전원 전압을 이용한다. 코어다운 구동부(40)는, 해당 신호선을 이용하여, 각 I/0부(10)에 코어다운 신호(COREDOWN)를 공급한다. 이 배치에 의하면, 짧은 신호선으로 모든 I/0부(10)에 코어다운 신호(COREDOWN)를 공급할 수 있다.

여기서, 상기 공간에 배치되는 코어다운 신호선의 감쇠를 보상하기 위한 중계 버퍼(52)를 설치하여도 된다. 특히, 코어다운 신호(COREDOWN)를 전달(配信)해야 할 I/O부(10)가 다수가 될수록, 코어다운 신호(COREDOWN)가 감쇠되어, 각 I/0부(10)에 균등한 신호 레벨을 공급하는 것이 어렵게 되기 때문에, 중계 버퍼(52)를 설치할 필요성이 높다. 중계 버퍼(52)를 설치하는 장소나, 중계 버퍼(52)의 수는, 집적 회로(50)의 다른 조건에 따라 상이하다. 예를 들면, I/0부(10)의 수나, 코어다운 신호선의 굵기나 길이 등에 의해, 코어다운 신호(COREDOWN)의 감쇠의 정도가 상이해진다. 각 집적 회로에서의 최적의 배치는, 시뮬레이션이나 실험에 의해 구하면 된다.

도 5에서는, 코어다운 신호선의 2번째의 모서리(角)에 중계 버퍼(52)를 배치하고 있다. 중계 버퍼(52)는, 코어다운 구동부(40)로부터 이 모서리의 지점까지의 경로에서 감쇠한 전압 레벨을 보상하기 위하여, 소정의 전압을 가한다. 이에 따라, 코어다운 신호선으로부터 각 I/0부(10)로 공급되는 코어다운 신호(COREDOWN)를 보다 균등한 레벨로 조정할 수 있다.

도 6은, 집적 회로(50)에서 사용되는 각종 신호의 타이밍을 도시하는 타이밍 챠트이다. 도 6에서, 기간 A는, 전원 투입시 동작의 기간을 도시한다. 우선, I/O부(10)의 디지털용 전원 전압(DVDDIO) 및 코어부(20)의 아날로그용 전원 전압(AVDD)이 상승하고, 그 후에, 코어부(20)의 디지털용 전원 전압(DVDD)이 상승한다.

다음에, 코어부(20)로의 전원 공급을 유효하게 하기 위하여, 코어다운 신호(COREDOWN)가 로우에서 하이로 천이(遷移)한다. 기간 B는 리셋 해제 기간을 도시 한다. 코어다운 신호(COREDOWN)와 리셋 신호(RST)를 동일 타이밍으로 하면 회로 동작이나 물리적인 신뢰성에 영향을 미칠 가능성이 있고, I/0부(10)를 코어다운에 대응한 상태로 하고 나서, 리셋 신호(RST)에 의해 코어부(20)로의 전원 공급을 정지한다. I/O부(10)를 코어다운에 대응한 상태로 하고 나서, 코어부(20)의 전원을 정지하기까지의 기간이, 상기 리셋 해제 기간에 해당한다. 기간 C는 통상 동작의 기간을 나타낸다. 상술한 4개의 신호가 전부 상승하면, 집적 회로(50) 전체가 통상 동작한다.

코어부(20)로의 전원 공급을 정지하기 위하여, 코어다운 신호(COREDOWN)가 하이에서 로우로 천이한다. 기간 D는 저소비 전력 동작으로의 이행기간을 나타낸다. 리셋 신호(RST)가 로우로 천이하면, 코어부(20)로의 디지털용 전원 전압(DVDD)의 공급이 정지한다. 기간 E는 저소비 전력 동작의 기간을 나타낸다. 기간 D에서는, 코어부(20)로의 디지털용 전원 전압(DVDD)의 공급이 정지하고, I/O부(10)로의 디지털용 전원 전압(DVDDIO)의 공급은 유효하게 이루어지고 있는 상태이다. 기간 F는, 저소비 전력 해제 기간을 나타낸다. 코어부(20)의 저소비 전력 동작 스탠바이 상태로부터 복귀하기 위한 순서는, 특별히 회로 동작이나 물리적인 신뢰성에 영향을 미치는 것도 없기 때문에, 자유롭게 복귀시켜도 된다.

이상 설명한 바와 같이 실시형태 4에 의하면, 코어부(20)로의 전원 공급을 정지하여 소비 전류를 억제하여도, 회로의 신뢰성을 손상하지 않은 집적 회로(50)를 실현할 수 있다.

도 7은, 전자 기기(70)의 구성을 도시하는 블록도이다. 이 전자 기기(70) 는, 주로, 휴대 전화기, PHS(Personal Handyphone System), PDA (Personal Digital Assistance), 디지털 카메라, 음악 재생 기기 등의 휴대형의 전자 기기가 해당한다. 전자 기기(70)는, 실시형태 4에 설명한 집적 회로(50), 집적 회로(50)에 전원을 공급하는 전원 회로(74), 및 이 전원 회로(74)에 전원을 공급하는 직류 전원(72)을 구비한다. 직류 전원(72)은, 예를 들면, 리튬 이온 전지나 충전식의 배터리 등이 해당한다. 전원 회로(74)는, 직류 전원(72)으로부터의 전원 전압을 승압하거나, 안정화시키거나 하여, 집적 회로(50)에 전원 전압을 공급한다. 집적 회로(50)는, 소정의 오디오 데이터를 바탕으로 발음(發音)시키기 위한 음원(LSI)이어도 된다. 그 경우, 전자 기기(70)에는, 스피커를 구비한다.

본 발명의 바람직한 실시 예들이 특정 용어를 사용하여 서술되었지만, 그런 서술은 설명의 목적만을 위한 것이고, 변경 및 변화는 첨부된 청구항의 사상 또는 범위 내에서 이루어질 수 있음이 이해될 것이다.

이상 설명한 바와 같이 실시형태 1 내지 4 중 어느 것의 집적 회로(50)를 전자 기기(70)에 탑재함으로써, 소비 전류를 억제하여도, 래치 업이나 소자의 내구성이 저하하는 사태를 방지할 수 있는 전자 기기를 실현할 수 있다. 따라서, 전자 기기의 구동 시간의 연장과, 회로의 신뢰성의 유지를 양립할 수 있다.

이상, 본 발명을 실시 형태를 바탕으로 설명하였다. 이 실시 형태는 예시이고, 그들의 각 구성 요소나 각 처리 과정의 조합에 여러 가지의 변형 예가 가능한 것, 또한 그러한 변형 예도 본 발명의 범위에 있는 것은 당업자에 이해되는 바이 다.

예를 들면, 실시형태와는 반대로, I/O부(10)로의 전원 공급을 정지하고, 코어부(20)로의 전원 공급을 유지하여도 된다. 이 경우, 코어부(20)로부터의 전류가 흐르지 않도록, 코어부(20)로부터의 신호를 로우로 고정하는 구성을 설치한다. 또한, 코어부(20)와 I/O부(10)의 접점에 있는 레벨 시프터로의 전원 공급을 정지한다. 이 구성은, 도 1 내지 도 3의 회로에서 용이하게 응용할 수 있다. 이것에 의하면, 회로의 신뢰성을 유지하면서, 소비 전력을 억제할 수 있다.

Claims

각각 독립적으로 전원 제어되는 제1 블록과, 제2 블록을 구비하고,

상기 제2 블록은, 상기 제1 블록의 전원이 떨어졌을 때, 상기 제1 블록에 출력하는 신호를 소정의 전위로 고정하는 것을 특징으로 하는 집적 회로.
제1항에 있어서,

상기 제1 블록과 상기 제2 블록과의 사이에, 이들의 전원 전압 레벨의 차이를 흡수하는 레벨 시프터를 더 구비하고,

상기 제1 블록의 전원이 떨어졌을 때, 상기 레벨 시프터의 전원이 떨어지는 것을 특징으로 하는 집적 회로.
소정의 기능을 실현하는 코어부와,

외부와의 입출력 제어를 행하는 입출력부를 구비하고,

상기 코어부 및 상기 입출력부는, 각각 독립적으로 전원 제어되며, 상기 입출력부는, 상기 코어부의 전원이 떨어졌을 때, 상기 코어부에 출력하는 신호를 소정의 전위로 고정하는 것을 특징으로 하는 집적 회로.
제3항에 있어서,

상기 입출력부는, 상기 코어부와의 전원 전압 레벨의 차이를 흡수하는 레벨 시프터를 포함하고,

상기 코어부의 전원이 떨어졌을 때, 상기 레벨 시프터의 전원이 떨어지는 것을 특징으로 하는 집적 회로.
제3항에 있어서,

상기 코어부의 전원이 떨어졌을 때, 상기 입출력부는, 상기 코어부로부터 외부로의 신호 전달 경로를 차단하는 것을 특징으로 하는 집적 회로.
제3항에 있어서,

상기 입출력부는,

상기 코어부의 전원을 떨어뜨리기 위한 신호와, 외부로부터의 신호와, 코어부로부터의 인에이블 신호가 입력되는 논리 게이트를 포함하고,

상기 논리 게이트는, 상기 코어부의 전원을 떨어뜨리기 위한 신호가 활성화되면, 상기 소정의 전위로 고정하기 위한 신호를 출력하는 것을 특징으로 하는 집적 회로.
제6항에 있어서,

상기 입출력부는,

상기 코어부로부터 외부로의 신호 전달 경로를 차단하기 위한 3 상태 버퍼를 더 포함하고,

상기 3 상태 버퍼는, 상기 코어부의 전원을 떨어뜨리기 위한 신호가 활성화되면, 상기 신호 전달 경로를 차단하는 것을 특징으로 하는 집적 회로.
제7항에 있어서,

상기 입출력부는,

상기 3 상태 버퍼와 외부를 잇는 신호 전달 경로와 그라운드의 사이에 설치된 스위칭 소자를 더 포함하고,

상기 스위칭 소자는, 상기 코어부의 전원을 떨어뜨리기 위한 신호가 활성화되면 온 하여, 상기 신호 전달 경로의 전위를 떨어뜨리는 것을 특징으로 하는 집적 회로.
제3항 내지 제8항 중 어느 한 항에 있어서,

상기 입출력부는 상기 코어부의 주위에 복수 배치되고, 상기 코어부와 상기 복수의 입출력부의 사이의 공간에, 상기 코어부의 전원을 떨어뜨리는 것을 각 입출력부에 전달하기 위한 신호선이 배치된 것을 특징으로 하는 집적 회로.
제9항에 있어서,

상기 입출력부의 전원계에 배치된 상기 신호선을 구동하는 회로를 더 구비한 것을 특징으로 하는 집적 회로.
제9항에 있어서,

상기 신호선으로 전달해야 할 신호의 감쇠를 보상하는 중계 버퍼를 더 구비한 것을 특징으로 하는 집적 회로.
제1항 내지 제8항 중 어느 한 항 기재의 집적 회로와,

상기 집적 회로에 전원을 공급하는 전원 회로,

를 구비하는 것을 특징으로 하는 전자 기기.