KR20060052814A - 코일 부품 및 그 제조방법 - Google Patents

코일 부품 및 그 제조방법 Download PDF

Info

Publication number
KR20060052814A
KR20060052814A KR1020067000863A KR20067000863A KR20060052814A KR 20060052814 A KR20060052814 A KR 20060052814A KR 1020067000863 A KR1020067000863 A KR 1020067000863A KR 20067000863 A KR20067000863 A KR 20067000863A KR 20060052814 A KR20060052814 A KR 20060052814A
Authority
KR
South Korea
Prior art keywords
insulating layer
magnetic
layer
coil
insulating
Prior art date
Application number
KR1020067000863A
Other languages
English (en)
Other versions
KR101049610B1 (ko
Inventor
마코토 요시다
노부유키 오쿠자와
도모카즈 이토
다카시 쿠도
마코토 오토모
아키라 사토
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003202154A external-priority patent/JP3912601B2/ja
Priority claimed from JP2003307372A external-priority patent/JP2005079323A/ja
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060052814A publication Critical patent/KR20060052814A/ko
Application granted granted Critical
Publication of KR101049610B1 publication Critical patent/KR101049610B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/02—Coils wound on non-magnetic supports, e.g. formers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F2017/0093—Common mode choke coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F2017/048—Fixed inductances of the signal type  with magnetic core with encapsulating core, e.g. made of resin and magnetic powder
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0092—Inductor filters, i.e. inductors whose parasitic capacitance is of relevance to consider it as filter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y10T29/49032—Fabricating head structure or component thereof
    • Y10T29/4906—Providing winding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y10T29/49032—Fabricating head structure or component thereof
    • Y10T29/4906—Providing winding
    • Y10T29/49062—Multilayered winding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49073—Electromagnet, transformer or inductor by assembling coil and core

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

임피던스값 조정용 절연층의 두께를 적절히 변화시킴으로써, 임피던스값의 조정을 용이하게 실현할 수 있는 공통모드 초크코일(common mode choke coil)을 실현한다. 제 1 자성기판(1)의 주면상에 임피던스값 조정용 절연층(2)을 전체 면에 성막하고, 그 상층으로부터 코일 패턴과 절연층을 교대로 더 성막하고, 상기 임피던스값 조정용 절연층(2) 이외의 각 절연층의 상기 코일 패턴에 둘러싸이는 중앙영역과 상기 코일 패턴 외주영역과의 한쪽 또는 양쪽의 절연층 부분을 제거하고, 최상층의 절연층(10) 상 및 절연층 제거부에 자분함유 수지를 형성하고, 접착층(12)을 통해 제 2 자성기판(13)을 접착한 구성이다.

Description

코일 부품 및 그 제조방법{COIL PART AND MANUFACTURING METHOD THEREOF}
발명은 공통모드 초크코일(common mode choke coil) 및 그 제조방법 및 공통모드 초크코일 어레이에 관한 것으로, 특히 평형전송 방식에서 문제가 되고 있는 전자(電磁) 방해의 원인이 되는 공통모드 전류의 억제에 사용되는 필터 및 그 제조방법에 관한 것이다.
종래, 칩형 공통모드 초크코일로는, 적층형이 알려져 있다. 이 부품은 페라이트 등의 자성체 시트 표면에 코일 도체패턴이 형성되어 제 1 코일을 형성하는 제 1 코일용 자성 시트와, 마찬가지로 제 2 코일용 자성 시트를 교대로 적층한 구조이다.
또한, 박막 공법을 사용한 것으로서, 일본국 특허 공개공보 평8-203737호(이하, 특허문헌 1이라 한다)에 나타난 공통모드 초크코일이 알려져 있다. 이 부품은 자성기판상에 박막 공법으로 인출 전극을 형성하고, 그 후 순차, 절연층, 제 1 코일 도체, 절연층, 제 2 코일 도체, 절연층을 박막 공법을 이용하여 형성하고, 그 상면으로부터 자성기판에 끼운 구조이다.
또한, 박막 공법에 의한 공통모드 초크코일에서는, 일본국 특허 공개공보 평11-54326호(이하, 특허문헌 2라 한다)와 같이, 코일 상호간의 자기 결합도의 개선 및 공통 임피던스의 증가를 위해 상기 박막 공법의 절연층의 중앙부 및 외주부를 에칭(현상(現象))하고, 상측의 자성기판을 절연성 재료에 자분(磁粉)을 섞은 수지로 접착하여 폐자로(閉磁路) 구조를 형성하는 것도 있다.
또한, 박막 공법에 의한 공통모드 초크코일에서는, 일본국 특허 공개공보 2003-133135호(이하, 특허문헌 3이라 한다)와 같이, 제 1 자성체 기판상에 배설된 절연층과 코일 패턴을 중첩함으로써, 절연체 중에 코일이 배설된 구조를 갖는 적층체의 코일 패턴이 배설되어 있지 않은 부분에, 상면측으로부터 제 1 자성체 기판에까지 도달하는 적어도 1개의 오목부를 형성하고, 적층체를 덮도록 배설되는 자성층의 일부를 오목부에 들어가게 함과 동시에, 제 2(상측의) 자성체 기판을 비자성의 접착층을 통해 자성층에 접합하는 구조를 형성하는 것도 있다.
상기의 특허문헌 1, 특허문헌 2, 특허문헌 3의 박막 공법에 의한 공통모드 초크코일에서 임피던스(특히, 공통 임피던스)를 소정의 값으로 하기 위해서는, 도체의 감는 수나 길이를 조정하는 것이나 자성 재료의 투자율(透磁率)을 조정할 필요가 있다.
그러나, 도체의 감는 수의 조정은 외부 전극의 취출 위치의 관계에서 제약이 있어 곤란한 경우가 있다. 또한, 도체 길이에서의 조정도 칩 형상과의 관계에서 곤란한 경우가 발생한다. 또한, 자성재의 투자율에 관해서 미세조절은 매우 곤란하다.
이 때문에, 임피던스값을 조정하기 위해서는 각 조건을 각각 변경하여 검토할 필요가 생기고, 시간적 및 비용적으로도 부담이 크다.
이 대책으로서, 본 발명에서는 자성기판상에 임피던스값 조정용 절연층을 형성하고, 이 절연층의 두께만을 조정함으로써 임피던스의 조정을 가능하게 한다. 또한, 이 임피던스값 조정용 절연층은 박막형성 공법을 이용함으로써, 편차가 작고 정밀도 좋은 임피던스값이 얻어진다.
본 발명은 상기의 점을 감안하여, 임피던스값 조정용 절연층의 두께를 적절히 변화시킴으로써, 임피던스값의 조정을 용이하게 실현할 수 있는 공통모드 초크코일 및 그 제조방법 및 공통모드 초크코일 어레이를 제공하는 것을 목적으로 한다.
본 발명의 그 밖의 목적이나 신규 특징은 후술의 실시형태에서 명확히 한다.
상기 목적을 달성하기 위해 본원 제 1항의 발명에 관한 코일 부품은, 제 1 자성기판의 주면(主面)상의 전체 면에 성막된 임피던스값 조정용 절연층과, 상기 임피던스값 조정용 절연층 상에 교대로 성막된 코일 패턴 및 절연층과, 상기 코일 패턴에 둘러싸이는 중앙영역과 상기 코일 패턴의 외주영역의 한쪽 또는 양쪽의 상기 절연층 부분을 제거하여 형성되고 상기 임피던스값 조정용 절연층이 노출되는 절연층 제거부와, 최상층의 상기 절연층상 및 상기 절연층 제거부에 형성된 자분함유 수지와, 상기 자분함유 수지상에 형성된 접착층을 통해 접착된 제 2 자성기판을 갖는 것을 특징으로 한다.
본원 제 2항의 발명에 관한 코일 부품은 제 1항에 있어서, 상기 임피던스값 조정용 절연층의 두께는 1 미크론으로부터 20 미크론인 것을 특징으로 한다.
본원 제 3항의 발명에 관한 코일 부품은 제 1항 또는 제 2항에 있어서, 상기 임피던스값 조정용 절연층은 폴리이미드로 이루어지는 것을 특징으로 한다.
본원 제 4항의 발명에 관한 코일 부품은 제 1항, 2항 또는 제 3항에 기재한 상기 코일 패턴이 복수개 형성되는 것을 특징으로 한다.
본원 제 5항의 발명에 관한 코일 부품의 제조방법은, 제 1 자성기판의 주면상에 임피던스값 조정용 절연층을 전체 면에 성막하는 제 1 성막 공정과, 상기 임피던스값 조정용 절연층 상에 코일 패턴과 절연층을 교대로 성막하는 제 2 성막 공정과, 상기 임피던스값 조정용 절연층 이외의 각 절연층의 상기 코일 패턴에 둘러싸이는 중앙영역과 상기 코일 패턴 외주영역의 한쪽 또는 양쪽의 절연층 부분을 제거하는 에칭 공정과, 최상층의 절연층 상에 자분함유 수지를 도포함과 동시에 상기 절연층의 제거부에도 상기 자분함유 수지를 매립 도포하는 도포공정과, 상기 자분함유 수지의 경화 후에 해당 자분함유 수지면을 연마하여 평탄화하는 연마공정과, 상기 자분함유 수지의 평탄화된 면에 접착제를 통해 제 2 자성기판을 접착하는 접착 공정을 구비하는 것을 특징으로 한다.
도 1은 본 발명의 제 1 실시형태로 공통모드 초크코일을 구성하는 경우의 분해 사시도이다.
도 2는 상기 실시형태의 경우의 제조공정을 나타내는 설명도이다.
도 3은 본 발명의 제 2 실시형태로 공통모드 초크코일 어레이를 구성하는 경우의 분해 사시도이다.
도 4는 본 발명의 제 3 실시형태에 의한 공통모드 초크코일을 제 1 자성기판(32)의 성막면에 직교하여 절단한 절단면의 개략의 구성을 나타내는 도면이다.
도 5는 본 발명의 제 3 실시형태에 의한 공통모드 초크코일 어레이(63)의 제조공정을 나타내는 도면이다.
도 6은 본 발명의 제 3 실시형태에 의한 공통모드 초크코일 어레이(63)의 제조공정 중의 한 공정을 나타내며, 코일 도체(37, 37')를 절연막(35b) 상에 형성한 상태를 나타내는 도면이다.
도 7은 본 발명의 제 3 실시형태에 의한 공통모드 초크코일 어레이(63)의 코일 도체(37)의 제조공정을 나타내며, 도 6에 나타내는 가상 직선 A-A'를 웨이퍼(47)의 성막면에 직교하여 절단한 절단면을 나타내는 도면이다.
도 8은 본 발명의 제 3 실시형태에 의한 공통모드 초크코일 어레이(63)의 코일 도체(37)의 제조공정을 나타내며, 도 6에 나타내는 가상 직선 A-A'를 웨이퍼(47)의 성막면에 직교하여 절단한 절단면을 나타내는 도면이다.
도 9는 본 발명의 제 3 실시형태에 의한 공통모드 초크코일 어레이(63)의 제조공정을 나타내는 도면이다.
도 10은 본 발명의 제 3 실시형태에 의한 공통모드 초크코일 어레이(63)의 제조공정을 나타내는 도면이다.
도 11은 본 발명의 제 3 실시형태에 의한 공통모드 초크코일 어레이(63)의 제조공정을 나타내는 도면이다.
도 12는 종래의 2개의 공통모드 초크코일이 집적된 공통모드 초크코일 어레 이(91)를 나타내는 도면이다. 도 12A는, 공통모드 초크 어레이(91)의 외관의 사시도를 나타내며, 도 12B는 도 12A에 파선으로 나타내는 가상선 A-A'의 절단면을 나타내는 도면이다.
도 13은 종래의 공통모드 초크코일 어레이(91)의 자성기판(93)과 자성층(115) 사이에 도금막이 형성된 상태의 사시도이다.
*부호의 설명*
1, 13, 93, 95 자성기판
2 임피던스값 조정용 절연층
4, 6, 8, 10 절연층
3, 9 인출 전극층
5, 7 코일 도체층
11, 41, 115 자성층
12, 43 접착층
20 적층체
21, 22 수지 제거부
32 제 1 자성기판
45 제 2 자성기판
33 제 1 절연층
34, 36, 111, 113 개구부
35 제 2 절연층
35a, 35b, 35c, 35d, 35e, 103a, 103b, 103c 절연막
37, 37', 39, 39', 105, 107 코일 도체
47 웨이퍼
49, 49a, 49b, 49c, 49d, 49', 49a', 49b', 49c', 49d' 리드단자
50, 50', 51, 51' 리드선
53 은 페이스트
55 윗덮개용 자성판
57 바 부재
59 마크
61 전극막
63, 91 공통모드 초크코일 어레이
65, 99, 99a, 99b, 99c, 99d, 101 전극단자
67 릴
69 전극층
71 레지스트층
73 마스크
74 레지스트 프레임
77 도금막
(제 1 실시형태)
이하, 본 발명에 관한 코일 부품 및 그 제조방법의 제 1 실시형태를 도면에 따라 설명한다.
도 1 및 도 2는 본 발명의 제 1 실시형태로서, 도 1은 칩형 공통모드 초크코일을 구성하는 경우의 분해 사시도, 도 2는 제조공정을 나타내는 설명도이다. 실제 제작시에는 복수개의 부품을 동시에 기판상에서 제작하는데, 본 실시형태에서는 1소자 분(分)으로 설명한다.
이들 도면에 나타내는 바와 같이, 칩형 공통모드 초크코일은 제 1 자성기판(1)의 주면상에 임피던스값 조정용 절연층(2), 제 1 인출 전극층(3), 절연층(4), 제 1 코일 도체층(나선(spiral)형상 코일 도체패턴)(5), 절연층(6), 제 2 코일 도체층(나선형상 코일 도체패턴)(7), 절연층(8), 제 2 인출 전극층(9), 절연층(10), 자성층(11), 접착층(12), 그리고 제 2 자성기판(13)의 순으로 적층 일체화하여 구성된다.
이때, 임피던스값 조정용 절연층(2)은 상기 제 1 자성기판(1)의 주면의 전체 면에 형성한다. 또한, 제 1 인출 전극층(3)과 제1 코일 도체층(5), 제 2 인출 전극층(9)과 제 2 코일 도체층(7)은 각각 스루홀을 통해 전기적으로 접속된다. 또한, 각 인출 전극층의 일단과 각 코일 도체층의 일단은 각각 외부전극(칩 외주 표면에 형성된다)에 접속된다.
상기 자성층(11)은 자분함유 수지를 도포하여 경화한 것으로, 경화 후 연마함으로써 표면의 요철을 삭감하고, 평탄화한 면에 접착층(12)을 통해 제 2 자성기판(13)을 접착 일체화한다.
상기 자성기판(1, 13)은 소결 페라이트, 복합 페라이트 등이고, 임피던스값 조정용 절연층(2), 그 밖의 절연층(4, 6, 8, 10)은 폴리이미드 수지, 에폭시 수지 등의 절연성이 우수하고, 가공성이 좋은 재료이고, 자성층(11)을 구성하는 자분함유 수지는 에폭시 수지 등에 페라이트 등의 자분을 혼입한 것이다.
상기 칩형 공통모드 초크코일의 제조순서는 이하와 같다. 단, 인출 전극층(3, 9)이나 나선형상 코일 도체패턴인 제 1 및 제 2 코일 도체층(5, 7)을 진공 성막법(증착, 스퍼터 등)이나 도금으로 형성하는 경우이다.
자성기판(1)의 주면 전체 면상에 절연수지 등으로 이루어지는 임피던스값 조정용 절연층(2)을 1 미크론∼20 미크론의 막두께로 형성한다. 형성방법으로는, 스핀코트법, 딥법, 스프레이법, 인쇄법, 혹은 박막형성 공법이 채용된다. 특히, 박막형성 공법을 이용함으로써 임피던스값 조정용 절연층으로서 편차가 작은 정밀도 좋은 것을 성막할 수 있고, 편차가 작은 고정밀도 임피던스값이 얻어진다. 또, 임피던스값 조정용 절연층(2)의 막두께를 1 미크론 미만으로 하는 것은 성막이 어려워짐과 동시에 임피던스값(특히, 공통 임피던스값)의 조정 효과가 줄어들 우려가 있다. 또한, 상기 막두께를 20 미크론보다 크게 하는 것은, 임피던스값의 저하량이 필요 이상으로 증대하는 문제가 있다.
임피던스값 조정용 절연층(2) 상에 진공 성막법 또는 도금 공법을 사용하여 , 금속을 성막한다. 사용 금속은 도전성, 가공성으로부터 Cu, Al 등이 바람직하다. 그 후 패턴을 형성하여 인출 전극층(3)이 작성된다. 패터닝 공법은 포트리소그래피를 이용한 에칭법, 포트리소그래피를 이용한 애디티브(additive)법(도금) 등에 의 해 행한다.
다음으로, 폴리이미드 등의 절연수지로 이루어지는 절연층(4)을 형성하는 공법은 임피던스값 조정용 절연층(2)과 동일한데, 그 후 코일 도체패턴 중앙, 외주 영역을 에칭(현상)하여 제거한다. 이때, 동시에 인출 전극층(3)과 코일 도체층(5)을 접속하기 위한 컨택트 홀을 형성한다.
다음으로, 나선형상 코일 도체패턴인 제 1 코일 도체층(5)을 형성한다. 공법은 인출 전극층(3)과 동일하다.
다음으로, 절연수지로 이루어지는 절연층(6)을 형성한다. 공법은 절연층(4)과 동일하다. 이하 마찬가지로 하여, 나선형상 코일 도체패턴인 제 2 코일 도체층(7), 절연층(8)(절연수지), 인출 전극층(9), 절연층(10)(절연수지)을 순차 형성한다. 또, 절연층(4, 6, 8, 10)은 폴리이미드 등의 같은 재질의 절연수지로 하는 것이 좋다. 또한, 임피던스값 조정용 절연층(2)과 절연층(4, 6, 8, 10)은 다른 재질이어도 된다.
이와 같이 제 1 자성기판(1) 상에 임피던스값 조정용 절연층(2)과 나선형상 코일 도체패턴을 포함하는 도체층을 교대로 성막하는 성막 공정, 및 각 절연층의 상기 코일 도체패턴에 둘러싸이는 중앙영역 및 상기 코일 도체패턴 외주영역의 절연층 부분을 제거하는 에칭 공정을 행함으로써, 도 2(a)와 같이 제 1 자성기판(1) 상에 코일 도체패턴을 내장한 적층체(20)가 얻어지고, 이 적층체(20)의 중앙영역 및 외주영역에 임피던스값 조정용 절연층(2)을 남기고, 그 밖의 절연층을 제거한 수지 제거부(21)(오목부) 및 수지 제거부(22)(절취부)가 형성되게 된다.
다음으로, 절연층(10) 상면(도 2의 적층체(20) 상면)으로부터 도 2(b)의 도포공정으로 자분함유 수지(경화하여 자성층이 된다)(11)를 인쇄하고(수지 제거부(21, 22) 내에도 매립 도포하고), 그 후 경화를 행한다.
다음으로, 도 2(b)의 요철이 있는 상태로부터 도 2(c)와 같이 어느 높이까지 자분함유 수지(11)의 상면을 연마하여 평탄화 공정을 행한다(요철부를 경감시킨다).
다음으로, 도 2(c)의 접착 공정에서, 경화 후의 자분함유 수지의 상면 전체 면을 연마, 평탄화한 자성층(11) 상에 접착제를 도포하여 접착층(12)을 형성하고, 제 2 자성기판(13)을 접착한다.
상기는 1 소자 분(分) 도면에서의 설명이지만, 실제는 복수개 동시에 기판상에서 제작된다. 이 기판상에서 제작된 것을 1 소자 형상의 칩으로 절단 후, 칩 외면에 외부전극을 형성하여, 공통모드 초크코일이 완성된다.
이 실시형태에 의하면, 다음과 같은 효과를 얻을 수 있다.
(1) 자성기판(1) 상에 임피던스값 조정용 절연층(2)을 형성함으로써, 임피던스값(특히, 공통 임피던스값)의 미묘한 조정이 가능해진다.
(2) 또한, 상기 임피던스값 조정용 절연층(2)의 두께는 박막형성 공법을 사용함으로써, 두께 정밀도 있게 형성이 가능해지고, 임피던스의 편차가 작은 부품이 작성 가능해진다.
(제 2 실시형태)
도 3은 본 발명의 제 2 실시형태로, 공통모드 초크코일 어레이를 제작한 예 를 나타낸다. 이 경우, 상기 실시형태의 공통모드 초크코일의 구성을 제 1 자성기판(1) 상에 2개 나열하여 형성한다. 상기 실시형태와 동일 또는 상당 부분에 동일 부호를 붙여 설명을 생략한다.
또, 상기 실시형태에서는, 임피던스값 조정용 절연층(2) 이외의 각 절연층의 코일 패턴에 둘러싸이는 중앙영역과 상기 코일 패턴 외주영역 양쪽의 절연층 부분을 제거하여 자분함유 수지로 메워지는 수지 제거부를 형성하였는데, 상기 임피던스값 조정용 절연층(2) 이외의 각 절연층의 코일 패턴에 둘러싸이는 중앙영역 또는 상기 코일 패턴 외주영역의 어느 한쪽의 절연층 부분을 제거하여 자분함유 수지로 메워지는 수지 제거부를 형성하는 구성으로 해도 된다.
이상 제 1 및 제 2 실시형태에 관해 설명했는데, 본 실시형태는 이에 한정되지 않고, 청구항의 기재 범위내에서 각종 변형, 변경이 가능한 것은 당업자에게는 자명할 것이다.
이상 설명한 바와 같이, 제 1 및 제 2 실시형태에 의하면, 임피던스값 조정용 절연층의 두께를 적절히 변화시킴으로써, 임피던스값의 미세조정을 용이하게 실현할 수 있다.
(제 3 실시형태)
본 발명의 제 3 실시형태는, 공통모드 초크코일이나 트랜스의 주요 부품 등으로 이용되는 코일 부품 및 그 제조방법에 관한 것이다.
퍼스널 컴퓨터나 휴대전화기 등의 전자기기의 소형화에 따라, 전자기기의 내부회로에 실장(實裝)되는 코일이나 컨덴서 등의 전자부품에는 소형화 및 부품 두께 의 박형화(저배화(低背化))가 요구된다.
그러나, 페라이트 코어에 동선 등을 감은 권선형(捲線型) 코일은 구조상의 제약으로부터 소형화가 곤란한 문제를 갖는다. 그래서, 소형화, 저배화가 가능한 칩형 코일 부품의 연구 개발이 진행되고 있다. 칩형 코일 부품으로서, 페라이트 등의 자성체 시트 표면에 코일 도체 패턴을 형성하여 해당 자성 시트를 적층한 적층형 코일 부품이나, 박막형성 기술을 이용하여 절연막과 금속박막의 코일 도체를 교대로 형성한 박막형 코일 부품이 알려져 있다.
특허문헌 2에는, 박막형 코일 부품으로서의 공통모드 초크코일이 개시되어 있다. 도 12는 2개의 공통모드 초크코일이 집적된 공통모드 초크코일 어레이(91)를 나타낸다. 도 12(a)는 공통모드 초크 어레이(91)의 외관의 사시도를 나타내고, 도 12(b)는 도 12(a)에 파선으로 나타내는 가상선 A-A'의 절단면을 나타낸다. 도 12(a) 및 도 12(b)에 도시하는 바와 같이, 공통모드 초크코일 어레이(91)는, 대향 배치된 페라이트 기판(자성기판)(93, 95) 사이에 폴리이미드 수지로 형성된 절연막(103a, 103b, 103c)과, 나선형상으로 형성된 금속 박막의 코일 도체(105, 107)를 박막형성 기술로 순차 형성한 구조를 갖는다. 공통모드 초크코일 어레이(91)의 한쪽의 초크코일에는, 페라이트 기판(93, 95)의 측면을 가로질러 코일 도체(105, 107)의 단자부에 접속되는 4개의 전극단자(99)(99a, 99b, 99c, 99d)가 형성된다. 마찬가지로 다른쪽 초크 코일에는 페라이트 기판(93, 95)의 측면을 가로질러 코일 도체(도시 생략)의 단자부에 접속되는 4개의 전극단자(101)가 형성된다.
나선형상의 코일 도체(105, 107)의 내주측에는, 절연막(103a, 103b, 103c)을 개구하여 자성기판(93)을 노출시킨 개구부(111)가 형성된다. 마찬가지로, 코일 도체(105, 107)의 외주측에는, 절연막(103a, 103b, 103c)을 개구하여 자성기판(93)을 노출시킨 개구부(113)가 형성된다. 코일 도체(105)와 코일 도체(107)와의 상호간의 자기 결합도를 개선함과 동시에 공통 임피던스를 증가시켜 임피던스 특성을 향상시키기 위해, 개구부(111, 113) 및 절연막(103c) 상에는 절연성 재료에 자분을 혼합한 자성 재료의 자성층(115)이 형성된다. 자성층(115)은 접착 능력을 갖고 있어, 자성기판(95)을 접착 고정한다. 자성층(115)의 접착 강도는 충분하지 않기 때문에, 자성기판(95)과 자성층(115) 사이에 접착제를 도포하여 코일 부품의 강도를 향상시킨 공통모드 초크코일도 알려져 있다(특허문헌 3 참조).
전극단자(99a)와 전극단자(99c)는 코일 도체(105)의 양단자(도시 생략)에 각각 접속되고, 전극단자(99b)와 전극단자(99d)는 코일 도체(107)의 양단자(도시 생략)에 각각 접속된다. 전극단자(99a)와 전극단자(99b)는, 공통모드 초크코일 어레이(91)의 일측면에서 이웃하여 배치된다. 전극단자(99c)와 전극단자(99d)는, 공통모드 초크코일 어레이(91)의 타측면에서 이웃하여 배치된다. 전극단자(99a, 99c) 사이 및 전극단자(99b, 99d) 사이에 전류를 흘려 코일 도체(105, 107)에 통전함으로써, 코일 도체(105, 107)의 중심축을 포함하는 단면에서 자성기판(93), 개구부(111)의 자성층(115), 자성기판(95) 및 개구부(113)의 자성층(115)을 지나는 폐자로(M)가 형성된다.
또한, 도시는 생략하였지만, 일본국 특허 공개공보 평7-22242호에는 자성기판상에 코일 도체를 직접 형성하면, 자성기판의 절연성이 작은 경우에는 임피던스 특성이 열화되기 때문에, 자성기판과 코일 도체 사이에 Al2O3(알루미나) 등의 절연저항이 높은 절연층을 형성한 박막형 코일 부품이 개시되어 있다.
그런데, 공통모드 초크코일 어레이(91)를 소형화하기 위해서는, 전극단자(99) 및 전극단자(101)의 간격을 좁게 할 필요가 있다. 또, 전극단자(99a) 및 전극단자(99b)의 간격(d)과, 전극단자(99c) 및 전극단자(99d)의 간격(d)(도시 생략)도 좁게 할 필요가 있다. 예를 들면, IC(Integrated Circuit) 부품의 입출력 단자의 피치로 일치시키기 위해, 전극단자(99a, 99b)나 전극단자(99c, 99d)의 피치는 500㎛ 정도가 된다. 전극단자(99a, 99b)나 전극단자(99c, 99d)는 협(狹)피치임에도 불구하고, 각 전극단자 사이에는 100MΩ 이상의 절연저항이 요구된다.
전극단자(99, 101)는, 공통모드 초크코일 어레이(91)의 측면에 형성된 Ni(니켈)의 전극막(도시 생략) 상에 Sn(주석), Ni, Cu(동)을 배럴 도금으로 형성한 다층구조로 되어 있다. 통상, 배럴 도금에서는 저(低)저항의 표면에만 분극이 일어나 도금막이 형성되지만, 표면에 미세한 요철이 존재하면, 도금액이 오목부에 들어가 국소적인 도금액의 농도차에 의해 표면 전위가 변화하기 때문에, 오목부에 선택적으로 도금막이 형성되는 일이 있다. 도 12와 같은 공통모드 초크코일 어레이(91)에서는, 전극막(도시 생략) 이외의 표면은 절연저항이 크기 때문에, 전극막 상에만 도금막이 형성되게 되지만, 해당 전극막은 자성기판(93, 95)을 가로질러 형성되기 때문에, 자성기판(93)과 자성층(115) 사이나, 자성층(115)과 자성기판(95) 사이에 틈이 있으면, 틈에서도 도금막이 성장하게 된다.
도 13은, 자성기판(93)과 자성층(115)(도시 생략) 사이에 도금막이 형성된 상태의 공통모드 초크코일 어레이(91)의 사시도이다. 자성기판(93)과 자성층(115) 사이에 도금막이 형성되면, 도 13과 같이 전극단자(99, 101)나 전극단자(99a, 99b), 혹은 전극단자(99c, 99d)의 각각의 간격이 짧아져, 단자간 저항이 저하된다. 특히, 자성기판(93)이 표면에 틈을 갖고, 자성층(115)이 폴리이미드 수지 등의 수지 재료에 페라이트의 자분을 혼입한 복합 페라이트의 경우, 자성기판(93)과 자성층(115)과의 밀착성이 낮아, 그 때문에 자성기판(93)과 자성층(115)과의 사이에 도금막이 성장하여, 이러한 단자간 저항의 저하가 생기기 쉽다. 예를 들면, 전극단자(99a, 99b)의 간격(d)이 도금막의 형성으로 간격(d')(=d/2)이 되면, 전극단자 간의 저항치는 약 1/2이 된다. 이렇게 되면, 전극단자(99a, 99b) 사이의 절연 파괴가 일어나기 쉬워져, 공통모드 초크코일 어레이(91)의 신뢰성이 현저히 저하하게 된다. 또, 자성기판(93)과 자성층(115)과의 사이에 도금막의 형성이 진행되면, 최악의 경우에는 전극단자(99a, 99b)끼리 단락되게 된다.
또한, 자성기판(93) 상에 코일 도체(105)를 직접 형성하고, 자성기판(95) 상에 코일 도체(107)를 직접 형성하면, 자성기판(93, 95) 표면의 절연 저항이 낮고, 코일 도체(105, 107)가 협피치의 경우, 코일 도체(105) 간에 자성기판(93) 표면을 통해 전류가 흐르고, 마찬가지로 코일 도체(107) 간에 자성기판(95) 표면을 통해 전류가 흘러, 임피던스 특성의 열화의 주요인이 된다. 또한, 자성기판(93, 95) 상에 협피치의 코일 도체(105, 107)를 프레임 도금법으로 형성하는 경우, 페라이트의 자성기판(93, 95) 표면은 틈이 많기 때문에, 틈으로 들어간 전극층의 제거가 곤란 하고, 자성기판(93, 95) 상에 잔류한 전극층이 자성기판(93, 95) 표면의 절연 저항을 낮게 하고, 또한 임피던스 특성이 열화된다. 그 때문에, 공통모드 초크코일 어레이(91)는, 자성기판(93, 95)과 코일 도체(105, 107)와의 사이에 절연막(103a, 103c)을 배치하여 절연성을 확보한다. 그러나, 절연막(103a, 103c)은 일반적으로 수지재료를 도포하는 것으로 형성된다. 이 때문에, 틈이 있는 자성기판(93, 95) 표면의 절연성을 충분히 확보하고, 공통모드 초크코일 어레이(91)의 임피던스 특성을 충분히 향상시키기 위해서는, 절연막(103a, 103c)을 두껍게 할 필요가 있어, 공통모드 초크코일 어레이(91)가 두꺼워져, 저배화의 저해 요인이 된다.
본 실시형태의 목적은 전극단자끼리 단락하는 불량의 발생이 적고, 임피던스 특성의 열화가 적어 신뢰성이 높은 소형·저배의 코일 부품을 제공하는 것에 있다.
또한, 본 실시형태의 목적은 전극단자끼리 단락하는 불량의 발생이 적고, 임피던스 특성의 열화가 적어 신뢰성이 높은 소형·저배의 코일 부품을 제조할 수 있는 코일 부품의 제조방법을 제공하는 것에 있다.
상기 목적은, 자성재료로 형성된 제 1 자성기판과, 상기 제 1 자성기판 상에 형성된 제 1 절연층과, 상기 제 1 절연층 상에 형성된 제 2 절연층과, 상기 제 2 절연층 중에 매립되고, 나선형상으로 형성된 도전성 코일 도체와, 상기 코일 도체의 내주측 및 외주측에 형성되고, 상기 제 1 절연층이 노출되는 개구부와, 적어도 상기 개구부를 매립하여 형성된 자성층과, 상기 자성층 상에 고착되고, 자성재료로 형성된 제 2 자성기판과, 상기 코일 도체의 단자부에 접속되고, 상기 제 1 및 제 2 자성기판의 측면을 가로질러 배치된 전극단자를 갖는 것을 특징으로 하는 코일 부 품에 의해 달성된다.
상기 본 실시형태의 코일 부품으로서, 상기 자성층과 상기 제 2 자성기판과의 사이에 제 3 절연층이 더 형성되는 것을 특징으로 한다.
상기 본 실시형태의 코일 부품으로서, 상기 제 1 절연층은 상기 전극단자의 근방에 형성되는 것을 특징으로 한다.
상기 본 실시형태의 코일 부품으로서, 상기 제 1 절연층은 Al2O3로 형성되는 것을 특징으로 한다.
상기 본 실시형태의 코일 부품으로서, 상기 코일 도체는 절연막을 끼고 복수층 형성되는 것을 특징으로 한다.
또한, 상기 목적은, 자성재료로 형성된 제 1 자성기판 상에 제 1 절연층을 형성하고, 상기 제 1 절연층상에 제 2 절연층의 일부가 되는 절연막을 형성하고, 상기 절연막 상에 나선형상으로 도전성 코일 도체를 형성하고, 상기 코일 도체상에 제 2 절연층의 일부가 되는 절연막을 더 형성하고, 상기 코일 도체의 내주측 및 외주측에 제 1 절연층이 노출되는 개구부를 형성하고, 적어도 상기 개구부를 매립하는 자성층을 형성하고, 상기 자성층 상에 자성재료로 형성된 제 2 자성기판을 고착하고, 상기 코일 도체의 단자부에 접속되고, 상기 제 1 및 제 2 자성기판의 측면을 가로질러 대치되는 전극단자를 형성하는 것을 특징으로 하는 코일 부품의 제조방법에 의해 달성된다.
상기 본 실시형태의 코일 부품의 제조방법으로서, 상기 자성층과 상기 제 2 자성기판과의 사이에 제 3 절연층을 더 형성하는 것을 특징으로 한다.
상기 본 실시형태의 코일 부품의 제조방법으로서, 스퍼터링법으로 상기 제 1 절연층을 형성하는 것을 특징으로 한다.
상기 본 실시형태의 코일 부품의 제조방법으로서, 상기 코일 도체를 프레임 도금법으로 형성하는 것을 특징으로 한다.
본 실시형태에 의하면, 전극단자끼리 단락하는 불량의 발생이 적고, 임피던스 특성의 열화가 적어 신뢰성이 높은 소형·저배의 코일 부품을 제조할 수 있다.
본 실시형태에 의한 코일 부품 및 그 제조방법에 관해 도 4 내지 도 11을 이용하여 설명한다. 본 실시형태에서는, 코일 부품으로서, 평형전송 방식에서의 전자방해의 원인이 되는 공통모드 전류를 억제하는 공통모드 초크코일을 예로 들어 설명한다. 도 4는, 도 11(e)에 나타내는 공통모드 초크코일 어레이(63)의 한쪽 공통모드 초크코일을 도 11(e)의 가상선 A-A'으로 절단한 단면을 나타낸다. 도 4에 도시하는 바와 같이, 본 실시형태의 공통모드 초크코일은, 자성재료의 제 1 자성기판(32) 상에 제 1 절연층(33)이 형성되는 점에 특징을 갖는다. 제 1 절연층(33) 상에는 절연막(35a, 35b), 도전성 코일 도체(37), 절연막(35c), 코일 도체(39), 및 절연막(35d, 35e)이 이 순으로 적층된다. 코일 도체(37)와 코일 도체(39)는, 절연막(35c)을 끼고 대면한다. 또한, 코일 도체(37, 39)는 절연막(35a∼35e)으로 이루어지는 제 2 절연층(35) 중에 매립된다. 코일 도체(37, 39)의 내주측에는 제 2 절연층(35)을 제거하여 제 1 절연층(33)이 노출되는 개구부(34)가 형성된다. 코일 도체(37, 39)의 외주측에는 제 2 절연층(35)을 제거하여 제 1 절연층(33)이 노출되는 개구부(36)가 형성된다. 또한, 개구부(34, 36)를 매립하여 자성층(41)이 형성되고, 자성층(41) 상에는 자성재료로 형성된 제 2 자성기판(45)이 고착된다.
제 1 및 제 2 자성기판(32, 45)은 자성재료로서 예를 들면, 페라이트로 형성된다. 제 1 절연층(33)은 높은 표면 저항이 얻어지도록 절연재료 예를 들면, Al2O3(알루미나)로 형성된다. 제 1 절연층(33) 상의 제 2 절연층(35)의 절연막(35a, 35b, 35c, 35d, 35e)은, 각각 폴리이미드 수지를 도포하여 소정 형상으로 패터닝하여 형성된다.
코일 도체(37)는 절연막(35b) 상에서 나선형상으로 패터닝되어 형성된다. 코일 도체(37)를 덮고 절연막(35b) 상에 절연막(35c)이 형성된다. 절연막(35c) 상에는, 코일 도체(37)와 거의 같은 나선형상으로 패터닝된 코일 도체(39)가 형성된다.
코일 도체(39)를 덮고 절연막(35c) 상에 폴리이미드 수지의 절연막(35d)이 형성된다. 절연막(35d) 상에는, 폴리이미드 수지의 절연막(35e)이 형성된다. 또, 절연막(35a) 상에는 코일 도체(37)와 전극단자(도시 생략)를 접속하는 리드단자 및 리드선(모두 도시 생략)이 형성된다. 마찬가지로, 절연막(35d) 상에는 코일 도체(39)와 다른 전극단자(도시 생략)를 접속하는 다른 리드단자 및 리드선(모두 도시 생략)이 형성된다.
자성층(41)은 개구부(34, 36)를 매립함과 동시에 제 2 절연층(35)을 덮고 형성된다. 자성층(41)은 폴리이미드 수지에 페라이트의 자분을 혼입한 복합 페라이트로 형성된다. 또한, 자성층(41) 상에는 접착층(43)이 형성되고, 페라이트의 제 2 자성기판(45)이 접착된다.
다음으로, 본 실시형태에 의한 공통모드 초크코일의 동작에 대해 설명한다. 코일 도체(37, 39)에 통전함으로써, 코일 도체(37, 39)의 중심축을 포함하는 단면에서, 제 1 자성기판(32), 제 1 절연층(33), 개구부(36)의 자성층(41), 접착층(43), 제 2 자성기판(45), 접착층(43), 개구부(34)의 자성층(41) 및 제 1 절연층(33)을 이 순으로 지나는 자로(磁路)(M)가 형성된다. 제 1 절연층(33) 및 접착층(43)은 비자성이지만 모두 수 ㎛ 정도의 박막이기 때문에, 이 부분에서 자력선의 누설은 거의 발생하지 않아, 자로(M)는 거의 폐자로로 간주할 수 있다. 따라서, 공통모드 초크코일은 양호한 자기 결합도 및 임피던스 특성을 갖는다. 또한, 코일 도체(39)는 절연막(35c)을 통해 코일 도체(37)에 근접하여 대면 배치되기 때문에, 공통모드 초크코일의 자기 결합도 및 임피던스 특성은 한층 향상한다.
다음으로, 본 실시형태에 의한 공통모드 초크코일의 제조방법에 관해 도 5 내지 도 11을 이용하여 설명한다. 이하, 두 개의 공통모드 초크코일이 집적된 공통모드 초크코일 어레이(63)를 예로 들어 설명한다. 또, 도 5, 도 6, 도 9 및 도 10(a) 내지 도 10(c)에서, 하단은 웨이퍼(47)를 나타내고, 상단은 웨이퍼(47) 내의 실제로는 절단 분리되지 않은 개개의 칩의 사시도를 나타낸다. 또, 도 4에 나타낸 공통모드 초크코일의 구성요소와 동일한 작용·기능을 갖는 구성 요소에는 동일한 부호를 붙여 그 설명은 생략한다.
우선, 도 5(a)에 도시하는 바와 같이, 최종적으로 제 1 자성기판(32)이 되는 웨이퍼(47)를 준비한다. 다음으로, 도 5(b)에 도시하는 바와 같이, 스퍼터링법을 이용하여 웨이퍼(47) 상에 Al2O3의 제 1 절연층(33)을 성막한다. 제 1 절연층(33)은 Al2O3에 한정되지 않고, SiO2(실리콘 산화막)나 AlN(알루미늄 질화막) 등의 절연저항이 높은 재료이면 된다. 또한, 제 1 절연층(33)은 웨이퍼(47)의 틈에 영향받지 않고 치밀한 것이 바람직하고, 그를 위해서는, 상기 재료를 스퍼터링법에 의해 O.1㎛∼10㎛ 정도의 두께로 형성하는 것이 바람직하다.
다음으로, 도 5(c)에 도시하는 바와 같이, 제 1 절연층(33) 상에 폴리이미드 수지를 도포하여 패터닝하고, 개구부(34, 36)가 개구된 절연막(35a)을 형성한다. 다음으로, 도 5(d)에 도시하는 바와 같이, 절연막(35a) 상에 Cu(동(銅))층(도시 생략)을 성막하여 패터닝하고, 소자기판 주위에 위치하는 리드단자(49(49a, 49b, 49c, 49d)) 및 리드단자(49'(49a', 49b', 49c', 49d')를 형성한다. 동시에, 리드단자(49a)에 접속된 리드선(50)과 리드단자(49a')에 접속된 리드선(50')을 형성한다.
다음으로, 도 5(e)에 도시하는 바와 같이, 절연막(35a) 상에 폴리이미드 수지를 도포하여 패터닝하고, 리드단자(49, 49'), 리드선(50, 50')의 리드단자(49, 49')와 반대측의 단자 및 개구부(34, 36)를 노출시킨 개구를 갖는 절연막(35b)을 형성한다.
다음으로, 도 6에 도시하는 바와 같이, 동(銅)층(도시 생략)을 성막하여 나선형상으로 패터닝한 코일 도체(37, 37')를 절연막(35b) 상에 형성한다. 코일 도체(37)의 일단자는 절연막(35b)을 개구하여 노출되는 리드단자(49c) 상에 형성되고, 타단자는 리드선(50)의 리드단자(49a)와 반대측의 단자상에 형성된다. 마찬가지로, 코일 도체(37')의 일단자는 절연막(35b)을 개구하여 노출되는 리드단자(49c') 상에 형성되고, 타단자는 리드선(50')의 리드단자(49a')와 반대측의 단자상에 형성된다. 이에 의해, 코일 도체(37) 및 리드선(50)을 통해 리드단자(49a)와 리드단자(49c)가 전기적으로 접속된다. 마찬가지로, 코일 도체(37') 및 리드선(50')을 통해 리드 단자(49a')와 리드단자(49c')가 전기적으로 접속된다. 또한, 나머지 리드단자(49b, 49b', 49d, 49d') 상에도 동(銅)의 단자패턴을 형성한다.
코일 도체(37, 37')는 프레임 도금법을 이용하여 형성된다. 프레임 도금법에 대해 도 7 및 도 8을 이용하여 설명한다. 프레임 도금법은, 레지스트를 패터닝하여 형성한 형(이하, 레지스트 프레임이라 칭한다)을 이용하여 도금막을 패터닝하는 방법이다. 도 7 및 도 8은, 도 6에 나타내는 가상직선 A-A'으로 웨이퍼(47)의 표면에 직교하여 절단한 절단면으로서, 코일 도체(37)의 제조공정을 나타낸다. 도 5(a) 내지 도 5(e)의 제조공정을 거쳐, 웨이퍼(47) 상에는 제 1 절연층(33), 절연막(35a, 35b)이 이 순으로 형성된다. 도 7(a)에 도시하는 바와 같이, 절연막(35b) 상에 스퍼터링법이나 증착법을 이용하여 전극층(69)을 성막한다. 전극층(69)의 하층에 절연막(35b)의 밀착성을 높이기 위한, 예를 들면 Cr(크롬)막이나 Ti(티탄)막 등으로 접착층을 형성해도 된다. 전극층(69)은 도전성이 있는 재료이면 문제없지만, 가능하면 도금되는 금속재료와 동일 재료를 이용하는 것이 바람직하다.
다음으로, 도 7(b)에 도시하는 바와 같이, 전체 면에 레지스트를 도포하여 레지스트층(71)을 형성하고, 필요에 따라 레지스트층(71)의 프리베이크(prebake) 처리를 행한다. 이어, 코일 도체(37)의 패턴이 드로잉(描畵)된 마스크(73)를 통해 노광광을 조사하여, 레지스트층(71)을 노광한다.
다음으로, 필요에 따라 열처리후, 알카리 현상액으로 현상한다. 알카리 현상액으로는 예를 들면, 소정 농도의 테트라메틸암모늄 수산화물(TMAH)이 이용된다. 다음으로, 현상 공정에 이어 세정공정으로 이동한다. 레지스트층(71) 중의 현상액을 세정액으로 세정하고, 레지스트층(71)의 현상용해 반응을 정지시켜, 도 7(c)에 도시하는 바와 같이, 소정 형상으로 패터닝된 레지스트 프레임(74)이 형성된다. 세정액으로는, 예를 들면 순수(純水)가 이용된다.
세정이 종료되면, 세정액을 털어 건조시킨다. 필요하면, 웨이퍼(47)를 가열하여 세정액을 건조시켜도 된다. 다음으로, 웨이퍼(47)를 도금 조(槽) 내의 도금액에 침지하여, 레지스트 프레임(74)을 틀로 하여 도금 처리를 행하고, 레지스트 프레임(74) 간에 도금막(77)을 형성한다(도 8(a) 참조). 이어, 필요에 따라 수세(水洗)하여 건조시키고 나서 레지스트 프레임(74)을 유기용제를 이용하여 절연막(35b)으로부터 박리한다(도 8(b) 참조). 이어, 도금막(77)을 마스크로 하여 전극층(69)을 드라이 에칭(이온 밀링이나 반응성 이온 에칭(RIE) 등)이나 습식 에칭에 의해 제거한다. 이렇게 하여, 코일 도체(37)가 형성된다(도 8(c) 참조).
프레임 도금법에 의해 코일 도체(37)가 형성되었으면, 다음으로 도 9(a)에 도시하는 바와 같이, 코일 도체(37, 37')를 덮어 절연막(35b) 상에 폴리이미드 수지를 도포하여 패터닝하고, 리드단자(49, 49') 및 개구부(34, 36)가 노출되는 개구를 갖는 절연막(35c)을 형성한다. 다음으로, 도 9(b)에 도시하는 바와 같이, 동층을 성막하고 나서 프레임 도금법을 이용하여, 나선형상으로 패터닝한 코일 도체 (39, 39')를 절연막(35c) 상에 형성한다. 코일 도체(39)의 일단자는 절연막(35c)을 개구하여 노출되는 리드단자(49d) 상에 형성된다. 마찬가지로, 코일 도체(39')의 일단자는 절연막(35c)을 개구하여 노출되는 리드단자(49d') 상에 형성된다. 코일 도체(39, 39')는, 도 7 및 도 8을 이용하여 설명한 코일 도체(37, 37')의 제조방법과 같은 프레임 도금법으로 형성되기 때문에, 그 설명은 생략한다.
다음으로, 도 9(c)에 도시하는 바와 같이, 코일 도체(39, 39')를 덮어 절연막(35c) 상에 폴리이미드 수지를 도포하여 패터닝하고, 리드단자(49, 49'), 코일 도체(39, 39')의 타단자 및 개구부(34, 36)가 노출되는 개구를 갖는 절연막(35d)을 형성한다.
다음으로, 도 9(d)에 도시하는 바와 같이, 절연막(35d) 상에 동층(도시 생략)을 성막하고, 리드단자(49b)와 코일 도체(39)를 접속하는 리드선(51)과, 리드단자(49b')와 코일 도체(39')를 접속하는 리드선(51')을 형성한다. 이에 의해, 코일 도체(39) 및 리드선(51)을 통해 리드단자(49b)와 리드단자(49d)는 전기적으로 접속된다. 마찬가지로, 코일 도체(39') 및 리드선(51')을 통해 리드단자(49b')와 리드단자(49d')는 전기적으로 접속된다. 또한, 나머지 리드단자(49a, 49a', 49c, 49c') 상에도 동의 단자 패턴을 형성한다.
다음으로, 도 9(e)에 도시하는 바와 같이, 리드선(51, 51')을 덮어 절연막(35d) 상에 폴리이미드 수지를 도포하여 패터닝하고, 리드단자(49, 49') 및 개구부(34, 36)가 노출되는 개구를 갖는 절연막(35e)을 형성한다.
다음으로, 스크린 인쇄법을 이용하여 도 10(a)에 도시하는 바와 같이, 리드 단자(49, 49')에 은 페이스트(53)를 인쇄한다. 이어, 도 10(b)에 도시하는 바와 같이, 폴리이미드 수지에 페라이트의 자분을 혼입한 복합 페라이트의 자성층(41)을 절연막(35e) 상에 형성한다. 이에 의해, 자성층(41)은 개구부(34, 36)를 매립하여 제 1 절연층(33) 표면에 도달한다.
다음으로, 도 10(c)에 도시하는 바와 같이, 자성층(41) 상에 접착제를 도포하여 접착층(43)을 형성한다. 이어, 도 10(d)에 도시하는 바와 같이, 최종적으로 제 2 자성기판(45)이 되는 윗덮개용 자성판(55)을 접착층(43)에 고착한다. 다음으로, 도 10(e)에 도시하는 바와 같이, 웨이퍼(47)를 절단하여 복수의 공통모드 초크코일 어레이(63)가 일렬로 배치된 바(bar) 부재(57)를 형성한다.
다음으로, 도 11(a)에 도시하는 바와 같이, 바 부재(57)의 각 공통모드 초크코일 어레이(63)의 상면에 제 1 및 제 2 기판(32, 45)을 식별하기 위한 마크(59)를 인쇄한다. 다음으로, 도 11(b)에 도시하는 바와 같이, 바 부재(57)의 측면에 배치되는 리드단자(49, 49')의 위치에, 제 1 자성기판(32)의 기판면에 대략 직각, 또한 제 1 자성기판(32)과 제 2 자성기판(45)을 가로질러 Ni의 전극막(61)을 스퍼터링법으로 형성한다.
다음으로, 도 11(c)에 도시하는 바와 같이, 바 부재(57)를 개개의 공통모드 초크코일 어레이(63)로 절단 분리한다. 다음으로, 도 11(d)에 도시하는 바와 같이, 배럴 도금으로 전극막(61) 표면에 Sn(주석), Ni, Cu의 합금도전 재료를 성막하고, Ni와 합금도전 재료의 2층 구조의 전극단자(65)를 형성한다.
그 후, 도 11(e)에 도시하는 바와 같이, 제조한 공통모드 초크코일 어레이 (63)를 릴(67) 상에 임시 고정하고, 이어 도시하지 않은 테이프로 릴(67) 및 공통모드 초크코일 어레이(63)를 덮어 제조가 종료된다.
본 실시형태의 공통모드 초크코일 어레이(63)는, 제 1 자성기판(32) 상에 절연저항이 높은 제 1 절연층(33)이 성막되기 때문에, 제 1 자성기판(32) 표면의 절연저항을 높게 할 수 있다. 이 때문에, 전극단자(65)를 형성할 때에, 제 1 절연층(33)과 자성층(41) 사이의 도금막의 형성을 방지할 수 있다. 따라서, 전극단자(65) 간의 절연저항을 보증치 100MΩ 이상으로 유지할 수 있어, 공통모드 초크코일 어레이(63)의 신뢰성이 향상된다.
또한, 본 실시형태에서는, 제 2 자성기판(45)은 제 1 자성기판(32)과 거의 같은 두께를 갖지만, 제 2 자성기판(45)의 두께를 상대적으로 얇게 해도 된다. 이렇게 함으로써, 공통모드 초크코일 어레이(63)를 저배화할 수 있다. 제 1 자성기판(32)에서도 기판 두께를 얇게 하면 공통모드 초크코일 어레이(63)를 저배화할 수 있지만, 웨이퍼(47)의 기계적 강도가 약해져 제조시에 웨이퍼(47)가 깨져 버릴 가능성이 있다. 이 때문에, 제조 수율을 향상시키는 관점에서도, 기판 두께를 얇게 한 제 1 자성기판(32) 상에 제 1 절연층(33)을 형성하는 것이 바람직하다. 스퍼터링법으로 제 1 자성기판(32) 상에 성막한 Al2O3(제 1 절연층(33))는, 제 1 자성기판(32)이 되는 페라이트 기판보다 훨씬 기계적 강도가 높기 때문에, 웨이퍼(47)의 기계적 강도를 높게 할 수 있기 때문에, 제조시 기판의 깨어짐을 방지할 수 있다. 이 때문에, 웨이퍼(47)의 대구경화(大口徑化)가 가능해지고, 제 1 자성기판(32)이 얇 아도 부품 강도가 높은 공통모드 초크코일 어레이(63)를 대량으로 제조할 수 있다. 또, Al2O3 대신에 제 1 절연층(33)에 SiO2나 AlN을 이용해도 SiO2나 AlN은 제 1 자성기판(32)보다 훨씬 기계적 강도가 높기 때문에, 동일한 효과를 갖는다.
또, 본 실시형태에서는, 제 1 절연층(33)을 얇게 할 수 있기 때문에, 제 1 절연층(33)이 개구부(34, 36) 등에 배치되어도 자성층(41)과 제 1 자성기판(32)과의 자기결합을 저해하지 않기 때문에, 제 1 절연층(33)을 제 1 자성기판(32)의 전체 면에 형성해도 임피던스 특성의 열화가 일어나지 않는다. 따라서, 제 1 절연층(33)을 제 1 자성기판(32) 상의 전체 면에 형성할 수 있기 때문에, 제 1 절연층(33)의 패터닝 공정을 생략할 수 있다.
또한, 제 1 절연층(33)은 제 1 자성기판(32) 표면의 틈을 막도록 성막되고, 성막된 제 1 절연층(33)은 매우 평탄한 표면 상태를 갖는다. 이 때문에, 제 1 절연층(33) 상에 성막되는 절연막(35a)이 없어도 충분한 평탄성과 표면 절연성이 얻어지기 때문에, 코일 도체(37, 37')를 직접 제 1 절연층(33) 상에 미세 가공하는 것이 가능해진다. 따라서, 제 1 자성기판(32)과 코일 도체(37, 37')와의 거리를 종래의 공통모드 초크코일 어레이보다 짧게 할 수 있기 때문에, 공통모드 초크코일 어레이(63)의 소형화·저배화를 도모할 수 있다.
또한, 제 1 절연층(33)은 매우 평탄한 표면 상태를 갖기 때문에, 제 1 절연층(33)과 복합 페라이트로 이루어지는 자성층(41)의 밀착성이 향상되고, 전극단자의 배럴 도금시에 도금액의 침입을 막고, 전극단자 간의 단락 불량을 방지할 수 있 다.
또, 본 실시형태에서는, 절연막(35a) 상에 리드단자(49, 49')나 리드선(50)등을 형성하지만, 제 1 절연층(33) 상에 직접 리드단자(49) 등을 성막하면, 종래의 제조공정을 증가시키지 않고, 신뢰성이 높은 소형·저배의 공통모드 초크코일 어레이(63)를 제조할 수 있다.
본 발명은 상기 제 3 실시형태에 한정되지 않고, 여러 변형이 가능하다.
상기 제 3 실시형태에서는, 제 1 절연층(33)은 제 1 자성기판(32) 상에만 성막했지만, 본 발명은 이에 한정되지 않는다. 예를 들면, 제 1 자성기판(32)과의 대향면에 제 1 자성기판(32)과 동일하게 제 3 절연층을 성막한 제 2 자성기판(45)을 이용해도 물론 된다. 이 경우, 제 2 자성기판(45)의 접착성이 향상되기 때문에, 접착층(43)을 사용하지 않고, 복합 페라이트를 이용하여 자성층(41)에 직접 접착하는 것도 가능하다.
또한, 상기 제 3 실시형태에서, 제 1 절연층(33)은 제 1 자성기판(32) 상의 전체 면에 성막되지만, 본 발명은 이에 한정되지 않는다. 예를 들면, 제 1 절연층(33)을 전극막(61) 및 전극단자(65) 근방에만 성막하도록 해도 물론 된다. 이 경우도, 전극막(61) 및 전극단자(65)를 형성할 때에, 전극단자끼리 단락하는 불량의 발생을 방지할 수 있다. 따라서, 전극단자(65) 간의 절연저항을 보증치 100MΩ 이상으로 유지할 수 있고, 공통모드 초크코일 어레이(63)의 신뢰성을 향상시킬 수 있다.
또한, 상기 제 3 실시형태에서는, 공통모드 초크코일 어레이(63)를 예로 설 명했지만, 본 발명은 이에 한정되지 않는다. 예를 들면, 상기 제 3 실시형태의 코일 부품을 트랜스 등의 주요 부품으로서 이용할 수 있다.

Claims (14)

  1. 제 1 자성기판의 주면(主面)상의 전체 면에 성막된 임피던스값 조정용 절연층과,
    상기 임피던스값 조정용 절연층 상에 교대로 성막된 코일 패턴 및 절연층과,
    상기 코일 패턴에 둘러싸이는 중앙영역과 상기 코일 패턴의 외주영역의 한쪽 또는 양쪽의 상기 절연층 부분을 제거하여 형성되고, 상기 임피던스값 조정용 절연층이 노출되는 절연층 제거부와,
    최상층의 상기 절연층상 및 상기 절연층 제거부에 형성된 자분(磁粉)함유 수지와,
    상기 자분함유 수지 상에 형성된 접착층을 통해 접착된 제 2 자성기판을 갖는 것을 특징으로 하는 코일 부품.
  2. 제 1항에 있어서,
    상기 임피던스값 조정용 절연층의 두께는, 1 미크론으로부터 20 미크론인 것을 특징으로 하는 코일 부품.
  3. 제 1항 또는 제 2항에 있어서,
    상기 임피던스값 조정용 절연층은, 폴리이미드로 이루어지는 것을 특징으로 하는 코일 부품.
  4. 제 1항, 제 2항, 또는 제 3항 중 어느 한 항에 있어서,
    상기 코일 패턴이 복수개 형성되는 것을 특징으로 하는 코일 부품.
  5. 제 1 자성기판의 주면상에 임피던스값 조정용 절연층을 전체 면에 성막하는 제 1 성막 공정과,
    상기 임피던스값 조정용 절연층상에 코일 패턴과 절연층을 교대로 성막하는 제 2 성막 공정과,
    상기 임피던스값 조정용 절연층 이외의 각 절연층의 상기 코일 패턴에 둘러싸이는 중앙영역과 상기 코일 패턴 외주영역의 한쪽 또는 양쪽의 절연층 부분을 제거하는 에칭 공정과,
    최상층의 절연층상에 자분함유 수지를 도포함과 동시에 상기 절연층의 제거부에도 상기 자분함유 수지를 매립 도포하는 도포 공정과,
    상기 자분함유 수지의 경화후에 해당 자분함유 수지면을 연마하여 평탄화하는 연마 공정과,
    상기 자분함유 수지의 평탄화된 면에 접착제를 통해 제 2 자성기판을 접착하는 접착 공정을 구비하는 것을 특징으로 하는 코일 부품의 제조방법.
  6. 자성재료로 형성된 제 1 자성기판과,
    상기 제 1 자성기판상에 형성된 제 1 절연층과,
    상기 제 1 절연층 상에 형성된 제 2 절연층과,
    상기 제 2 절연층 중에 매립되고, 나선형상으로 형성된 도전성 코일 도체와,
    상기 코일 도체의 내주측 및 외주측에 형성되고, 상기 제 1 절연층이 노출되는 개구부와,
    적어도 상기 개구부를 매립하여 형성된 자성층과,
    상기 자성층 상에 고착되고, 자성재료로 형성된 제 2 자성기판과,
    상기 코일 도체의 단자부에 접속되고, 상기 제 1 및 제 2 자성기판의 측면을 가로질러 배치된 전극단자를 갖는 것을 특징으로 하는 코일 부품.
  7. 제 6항에 있어서,
    상기 자성층과 상기 제 2 자성기판과의 사이에 제 3 절연층이 더 형성되는 것을 특징으로 하는 코일 부품.
  8. 제 6항 또는 제 7항에 있어서,
    상기 제 1 절연층은, 상기 전극단자의 근방에 형성되는 것을 특징으로 하는 코일 부품.
  9. 제 6항 내지 제 8항 중 어느 한 항에 있어서,
    상기 제 1 절연층은 Al2O3로 형성되는 것을 특징으로 하는 코일 부품.
  10. 제 6항 내지 제 9항 중 어느 한 항에 있어서,
    상기 코일 도체는 절연막을 끼고 복수층 형성되는 것을 특징으로 하는 코일 부품.
  11. 자성재료로 형성된 제 1 자성기판 상에 제 1 절연층을 형성하고,
    상기 제 1 절연층상에 제 2 절연층의 일부가 되는 절연막을 형성하고,
    상기 절연막 상에 나선형상으로 도전성 코일 도체를 형성하고,
    상기 코일 도체상에 제 2 절연층의 일부가 되는 절연막을 더 형성하고,
    상기 코일 도체의 내주측 및 외주측에 제 1 절연층이 노출되는 개구부를 형성하고,
    적어도 상기 개구부를 매립하는 자성층을 형성하고,
    상기 자성층 상에 자성 재료로 형성된 제 2 자성기판을 고착하고,
    상기 코일 도체의 단자부에 접속되고, 상기 제 1 및 제 2 자성기판의 측면을 가로질러 대치되는 전극단자를 형성하는 것을 특징으로 하는 코일 부품의 제조방법.
  12. 제 11항에 있어서,
    상기 자성층과 상기 제 2 자성기판과의 사이에 제 3 절연층을 더 형성하는 것을 특징으로 하는 코일 부품의 제조방법.
  13. 제 11항 또는 제 12항에 있어서,
    스퍼터링법으로 상기 제 1 절연층을 형성하는 것을 특징으로 하는 코일 부품의 제조방법.
  14. 제 11항 내지 제 13항 중 어느 한 항에 있어서,
    상기 코일 도체를 프레임 도금법으로 형성하는 것을 특징으로 하는 코일 부품의 제조방법.
KR1020067000863A 2003-07-28 2004-07-28 코일 부품 및 그 제조방법 KR101049610B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00202154 2003-07-28
JP2003202154A JP3912601B2 (ja) 2003-07-28 2003-07-28 コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ
JP2003307372A JP2005079323A (ja) 2003-08-29 2003-08-29 コイル部品及びその製造方法
JPJP-P-2003-00307372 2003-08-29
PCT/JP2004/010731 WO2005010899A1 (ja) 2003-07-28 2004-07-28 コイル部品及びその製造方法

Publications (2)

Publication Number Publication Date
KR20060052814A true KR20060052814A (ko) 2006-05-19
KR101049610B1 KR101049610B1 (ko) 2011-07-14

Family

ID=34106843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067000863A KR101049610B1 (ko) 2003-07-28 2004-07-28 코일 부품 및 그 제조방법

Country Status (5)

Country Link
US (2) US7145427B2 (ko)
KR (1) KR101049610B1 (ko)
CN (1) CN100592440C (ko)
TW (1) TWI380328B (ko)
WO (1) WO2005010899A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035528B1 (ko) * 2007-09-07 2011-05-23 티디케이가부시기가이샤 공통 모드 초크 코일 및 그 제조 방법
US9147512B2 (en) 2011-09-30 2015-09-29 Samsung Electro-Mechanics Co., Ltd. Coil parts and method of fabricating the same
KR101630083B1 (ko) * 2014-12-03 2016-06-13 삼성전기주식회사 코일 부품
KR102167361B1 (ko) * 2020-02-17 2020-10-20 한국과학기술원 투명 미세 전극 및 이의 제조 방법

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4238097B2 (ja) * 2003-09-04 2009-03-11 Ｔｄｋ株式会社 コイル部品の製造方法
JP3995253B2 (ja) * 2004-09-28 2007-10-24 Ｔｄｋ株式会社 感光性ポリイミドパターンの形成方法及び該パターンを有する電子素子
JP4317107B2 (ja) * 2004-09-30 2009-08-19 Ｔｄｋ株式会社 有機材料系絶縁層を有する電子素子及びその製造方法
JP4339777B2 (ja) * 2004-11-10 2009-10-07 Ｔｄｋ株式会社 コモンモードチョークコイル
JP4424298B2 (ja) * 2005-10-26 2010-03-03 Ｔｄｋ株式会社 電子部品
WO2008018203A1 (fr) * 2006-08-07 2008-02-14 Murata Manufacturing Co., Ltd. composant de bobine multicouche ET SON PROCÉDÉ DE FABRICATION
DE102007019971A1 (de) * 2007-04-27 2008-10-30 Pablo Dr.-Ing. Pasquale Mehrfachrohrbearbeitungsspule
BRPI0721736B1 (pt) * 2007-06-11 2023-05-16 Moog Limited Transformador, controlador de motor, e, motor
US8031042B2 (en) * 2008-05-28 2011-10-04 Flextronics Ap, Llc Power converter magnetic devices
TW201106386A (en) * 2009-08-03 2011-02-16 Inpaq Technology Co Ltd Common mode filter and method of manufacturing the same
TW201201523A (en) * 2010-06-28 2012-01-01 Inpaq Technology Co Ltd Thin type common mode filter and method of manufacturing the same
US8505192B2 (en) * 2010-10-08 2013-08-13 Advance Furnace Systems Corp. Manufacturing method of common mode filter
TWI466146B (zh) 2010-11-15 2014-12-21 Inpaq Technology Co Ltd 共模濾波器及其製造方法
US8601673B2 (en) 2010-11-25 2013-12-10 Cyntec Co., Ltd. Method of producing an inductor with a high inductance
KR101214749B1 (ko) * 2011-04-25 2012-12-21 삼성전기주식회사 적층형 파워 인덕터
TWI447753B (zh) * 2011-07-07 2014-08-01 Inpaq Technology Co Ltd 具異質疊層之共模濾波器及其製造方法
TW201303920A (zh) * 2011-07-11 2013-01-16 Inpaq Technology Co Ltd 多層螺旋結構之共模濾波器及其製造方法
TWI436376B (zh) 2011-09-23 2014-05-01 Inpaq Technology Co Ltd 多層螺旋結構之共模濾波器及其製造方法
TWI441205B (zh) 2011-09-23 2014-06-11 Inpaq Technology Co Ltd 多層螺旋結構之共模濾波器及其製造方法
KR101514491B1 (ko) * 2011-12-08 2015-04-23 삼성전기주식회사 코일 부품 및 그 제조방법
KR20130101849A (ko) * 2012-03-06 2013-09-16 삼성전기주식회사 박막형 공통 모드 필터
KR101514499B1 (ko) * 2012-03-15 2015-04-22 삼성전기주식회사 공통모드필터 제조방법 및 공통모드필터
CN103578687B (zh) * 2012-08-08 2016-03-23 佳邦科技股份有限公司 薄膜式共模滤波器
US10312007B2 (en) * 2012-12-11 2019-06-04 Intel Corporation Inductor formed in substrate
KR20140081224A (ko) * 2012-12-21 2014-07-01 삼성전기주식회사 신호보상 기능을 갖는 공통 모드 필터
JP2015144219A (ja) * 2014-01-31 2015-08-06 株式会社村田製作所 電子部品及びその製造方法
KR20150114799A (ko) * 2014-04-02 2015-10-13 삼성전기주식회사 적층 어레이 전자부품 및 그 제조방법
DE102014210013A1 (de) * 2014-05-26 2015-11-26 Schaeffler Technologies AG & Co. KG Magnetische Platine und Verfahren zu deren Herstellung
KR20160019265A (ko) * 2014-08-11 2016-02-19 삼성전기주식회사 칩형 코일 부품 및 그 제조방법
KR101659216B1 (ko) * 2015-03-09 2016-09-22 삼성전기주식회사 코일 전자부품 및 그 제조방법
DE102015206173A1 (de) * 2015-04-07 2016-10-13 Würth Elektronik eiSos Gmbh & Co. KG Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
WO2017111910A1 (en) * 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process
JP6547653B2 (ja) * 2016-02-23 2019-07-24 Tdk株式会社 コイル部品
JP6690386B2 (ja) * 2016-04-27 2020-04-28 Tdk株式会社 コイル部品及び電源回路ユニット
US10103703B2 (en) * 2016-05-20 2018-10-16 Qualcomm Incorporated Double-sided circuit
US20180061569A1 (en) * 2016-08-26 2018-03-01 Analog Devices Global Methods of manufacture of an inductive component and an inductive component
US11239019B2 (en) 2017-03-23 2022-02-01 Tdk Corporation Coil component and method of manufacturing coil component
DE102018113765B4 (de) 2017-06-09 2023-11-02 Analog Devices International Unlimited Company Transformator mit einer durchkontaktierung für einen magnetkern
JP6912976B2 (ja) * 2017-09-04 2021-08-04 株式会社村田製作所 インダクタ部品
JP6686991B2 (ja) * 2017-09-05 2020-04-22 株式会社村田製作所 コイル部品
JP6720945B2 (ja) * 2017-09-12 2020-07-08 株式会社村田製作所 コイル部品
JP6879275B2 (ja) * 2017-11-29 2021-06-02 株式会社村田製作所 電子部品
KR102483336B1 (ko) * 2018-06-20 2022-12-30 코나아이 (주) 메탈 카드 제조 방법
JP7163935B2 (ja) 2020-02-04 2022-11-01 株式会社村田製作所 コモンモードチョークコイル
JP7200957B2 (ja) 2020-02-04 2023-01-10 株式会社村田製作所 コモンモードチョークコイル
CN111246659B (zh) * 2020-02-24 2021-08-17 西安易朴通讯技术有限公司 Pcb及电子设备
JP7230850B2 (ja) * 2020-02-26 2023-03-01 株式会社村田製作所 インダクタ部品
JP7322833B2 (ja) * 2020-08-05 2023-08-08 株式会社村田製作所 コモンモードチョークコイル
DE102020134823A1 (de) 2020-12-23 2022-06-23 P-Duke Technology Co., Ltd. Hochisolierter mehrschichtiger Planartransformator und Leiterplattenintegration davon
US20230116340A1 (en) * 2021-10-08 2023-04-13 Wits Co., Ltd. Method of manufacturing wireless charging coil module coated with magnetic material on surface of coil
WO2023137088A1 (en) * 2022-01-13 2023-07-20 H3X Technologies Inc. Electrical winding

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4781306A (en) * 1981-02-19 1988-11-01 Minnesota Mining And Manufacturing Company Stack of sheet material
JPS63173213A (ja) * 1987-01-13 1988-07-16 Hitachi Ltd 薄膜磁気ヘツドの製造方法
US4770320A (en) * 1987-06-03 1988-09-13 Minnesota Mining And Manufacturing Company Sheet and dispenser package therefor
US4907825A (en) * 1987-06-03 1990-03-13 Minnesota Mining And Manufacturing Company Sheet and dispenser package therefor
US5856898A (en) * 1988-02-29 1999-01-05 Nec Corporation Spiral coil pattern including same layer spiral patterns suitable for use in a thin film head
JPH0346107A (ja) * 1989-07-13 1991-02-27 Fuji Photo Film Co Ltd 薄膜磁気ヘッド
DE4117878C2 (de) * 1990-05-31 1996-09-26 Toshiba Kawasaki Kk Planares magnetisches Element
US6090461A (en) * 1992-09-11 2000-07-18 3M Innovative Properties Company Temporary display device
JPH0722241A (ja) * 1993-07-05 1995-01-24 Matsushita Electric Ind Co Ltd 平面インダクターとその製造方法
JPH0722242A (ja) 1993-07-06 1995-01-24 Matsushita Electric Ind Co Ltd 平面インダクターおよびその製造方法
US5872693A (en) * 1993-08-10 1999-02-16 Kabushiki Kaisha Toshiba Thin-film magnetic head having a portion of the upper magnetic core coplanar with a portion of the lower magnetic core
US5769270A (en) * 1993-11-25 1998-06-23 Minnesota Mining And Manufacturing Company Tape or sheet dispenser
JP3601619B2 (ja) 1995-01-23 2004-12-15 株式会社村田製作所 コモンモードチョークコイル
US5683194A (en) * 1995-06-22 1997-11-04 Minnesota Mining And Manufacturing Company Attaching strips for documents
JP3580054B2 (ja) 1996-10-29 2004-10-20 富士電機デバイステクノロジー株式会社 薄膜磁気素子およびその製造方法
US5876817A (en) * 1996-10-31 1999-03-02 Minnesota Mining And Manufacturing Company Adhesive clip
US6038110A (en) * 1996-12-06 2000-03-14 International Business Machines Corporation Dual header tape head design
JP3615024B2 (ja) * 1997-08-04 2005-01-26 株式会社村田製作所 コイル部品
US5875080A (en) * 1997-09-05 1999-02-23 International Business Machines Corporation Write head with second coil above pole having coil density less electrically connected first coil below the pole
US5870802A (en) * 1997-09-09 1999-02-16 Goldman; William A. Banded paper clip
JPH11284471A (ja) 1998-03-31 1999-10-15 Tdk Corp 回路部品とその製造方法
JP2000182834A (ja) 1998-12-10 2000-06-30 Tokin Corp 積層型インダクタンス素子及びその製造方法
JP2000322709A (ja) 1999-05-13 2000-11-24 Alps Electric Co Ltd 薄膜素子およびその製造方法
JP2001217126A (ja) 1999-11-22 2001-08-10 Fdk Corp 積層インダクタ
JP4702581B2 (ja) 2001-01-09 2011-06-15 日立金属株式会社 積層型多連トランスおよびこれを用いた差動伝送ケーブル
JP3284130B1 (ja) * 2001-04-25 2002-05-20 ティーディーケイ株式会社 磁気抵抗効果装置およびその製造方法、薄膜磁気ヘッドおよびその製造方法、ヘッドジンバルアセンブリならびにハードディスク装置
JP3724405B2 (ja) * 2001-10-23 2005-12-07 株式会社村田製作所 コモンモードチョークコイル

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035528B1 (ko) * 2007-09-07 2011-05-23 티디케이가부시기가이샤 공통 모드 초크 코일 및 그 제조 방법
US9147512B2 (en) 2011-09-30 2015-09-29 Samsung Electro-Mechanics Co., Ltd. Coil parts and method of fabricating the same
KR101630083B1 (ko) * 2014-12-03 2016-06-13 삼성전기주식회사 코일 부품
US9814167B2 (en) 2014-12-03 2017-11-07 Samsung Electro-Mechanics Co., Ltd. Coil component
KR102167361B1 (ko) * 2020-02-17 2020-10-20 한국과학기술원 투명 미세 전극 및 이의 제조 방법

Also Published As

Publication number Publication date
WO2005010899A1 (ja) 2005-02-03
TWI380328B (en) 2012-12-21
CN1577648A (zh) 2005-02-09
US7145427B2 (en) 2006-12-05
KR101049610B1 (ko) 2011-07-14
US7905008B2 (en) 2011-03-15
TW200515432A (en) 2005-05-01
US20050068148A1 (en) 2005-03-31
US20070033798A1 (en) 2007-02-15
CN100592440C (zh) 2010-02-24

Similar Documents

Publication Publication Date Title
KR101049610B1 (ko) 코일 부품 및 그 제조방법
US7453343B2 (en) Thin-film type common-mode choke coil
JP4404088B2 (ja) コイル部品
CN102468034B (zh) 线圈组件及其制造方法
CN102479601B (zh) 电子组件
US8451083B2 (en) Coil component and method of manufacturing the same
KR100647180B1 (ko) 반도체 장치 및 그 제조 방법, 캐패시터 구조체 및 그 제조방법
JP4807270B2 (ja) コイル部品
KR19990066108A (ko) 박막 인덕터 및 그 제조방법
US20070040163A1 (en) Electronic component and method of manufacturing the same
US20050195062A1 (en) Coil component and method of manufacturing the same
US7318269B2 (en) Method of manufacturing coil component
JP4317107B2 (ja) 有機材料系絶縁層を有する電子素子及びその製造方法
KR20040100945A (ko) 코일기판 및 표면실장형 코일소자
US20170133145A1 (en) Coil component and method of manufacturing the same
CN101271890B (zh) 半导体器件及其制造方法与电容器结构及其制造方法
JP3000579B2 (ja) チップコイルの製造方法
JP3827311B2 (ja) コモンモードチョークコイルの製造方法
JP3912601B2 (ja) コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ
KR100459361B1 (ko) 자전 변환 소자 및 그의 제조 방법
JP2005116647A (ja) コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ
JP2005079323A (ja) コイル部品及びその製造方法
JP2002110423A (ja) コモンモードチョークコイル
JPH09270329A (ja) 電子部品及びその製造方法
WO2004093105A1 (ja) 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 9