KR20060051943A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20060051943A
KR20060051943A KR1020050092140A KR20050092140A KR20060051943A KR 20060051943 A KR20060051943 A KR 20060051943A KR 1020050092140 A KR1020050092140 A KR 1020050092140A KR 20050092140 A KR20050092140 A KR 20050092140A KR 20060051943 A KR20060051943 A KR 20060051943A
Authority
KR
South Korea
Prior art keywords
hole
light transmissive
semiconductor
transmissive member
main surface
Prior art date
Application number
KR1020050092140A
Other languages
English (en)
Other versions
KR100656327B1 (ko
Inventor
아쯔시 오노
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060051943A publication Critical patent/KR20060051943A/ko
Application granted granted Critical
Publication of KR100656327B1 publication Critical patent/KR100656327B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Led Device Packages (AREA)

Abstract

습기가 차기 어려운 중공 구조 내에 반도체 소자를 내포한, 웨이퍼 레벨의 칩 스케일 패키지 및 그 제조 방법을 제공한다. 반도체 기판과, 반도체 기판의 한 쪽 주면의 소자 영역에 형성된 반도체 소자와, 한 쪽 주면에 형성되고, 소자 영역을 둘러싸는 밀봉 부재와, 소자 영역과의 사이에 중공이 형성되도록 하고, 밀봉 부재를 개재하여 반도체 기판에 접합된 광 투과성 부재를 구비한 반도체 장치로서, 광 투과성 부재에, 그 광 투과성 부재의 주면을 관통하는 관통 구멍이 형성되고, 관통 구멍이 중공과 연통되어 있다.
중공 구조, 반도체 기판, 소자 영역, 밀봉 부재, 광 투과성 부재, 관통 구멍

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 실시예 1에 따른 반도체 장치의 일례를 도시하는 정면도.
도 2는 도 1의 A-B선 단면의 일례를 도시하는 단면도.
도 3은 도 2의 단면도에서의 관통 전극 근방의 구조를 도시하는 확대도.
도 4는 실시예 1의 반도체 장치의 제조 방법에 따른 제조 공정을 설명하기 위한 도면으로서, 웨이퍼 상에 반도체 소자와 매립 전극이 형성된 제조 도중의 반도체 장치를 도시하는 단면 모식도.
도 5는 실시예 1의 반도체 장치의 제조 방법에 따른 제조 공정을 설명하기 위한 도면으로서, 매립 전극 상에 밀봉 부재가 도포된 제조 도중의 반도체 장치를 도시하는 단면 모식도.
도 6은 실시예 1의 반도체 장치의 제조 방법에 따른 제조 공정을 설명하기 위한 도면으로서, 밀봉 부재 상에 광 투과성 부재가 형성된 제조 도중의 반도체 장치를 도시하는 단면 모식도.
도 7은 실시예 1의 반도체 장치의 제조 방법에 따른 제조 공정을 설명하기 위한 도면으로서, 광 투과성 부재 상에 표면 보호층을 형성하고, 웨이퍼를 반도체 기판에 조제한 제조 도중의 반도체 장치를 도시하는 단면 모식도.
도 8은 실시예 1의 반도체 장치의 제조 방법에 따른 제조 공정을 설명하기 위한 도면으로서, 반도체 기판의 이면 상에 이면 배선과 이면 보호막이 형성된 제조 도중의 반도체 장치를 도시하는 단면 모식도.
도 9는 실시예 1의 반도체 장치의 제조 방법에 따른 제조 공정을 설명하기 위한 도면으로서, 이면 배선 상에 땜납볼이 형성된 제조 도중의 반도체 장치를 도시하는 단면 모식도.
도 10은 실시예 1의 반도체 장치의 제조 방법에 따른 제조 공정을 설명하기 위한 도면으로서, 개개의 반도체 장치에 다이싱 직후의 제조 도중의 반도체 장치를 도시하는 단면 모식도.
도 11은 종래의 CCD 패키지를 도시하는 단면 모식도.
도 12는 종래의 CCD 모듈을 도시하는 단면 모식도.
도 13은 실시예 2에 따른 반도체 장치의 일례를 도시하는 정면도.
도 14는 실시예 3에 따른 반도체 장치의 일례를 도시하는 정면도.
도 15는 실시예 4에 따른 반도체 장치의 일례를 도시하는 정면도.
도 16은 추가 설명 (1)에 따른 반도체 장치의 일례를 도시하는 정면도.
도 17은 도 16의 A-B선 단면의 일례를 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 기판
2 : 광 투과성 부재
3 : 관통 구멍
4 : 밀봉 부재
5 : 촬상 소자
6 : 마이크로렌즈부
7 : 중공
8 : 관통 전극
9 : 이면 배선
10 : 이면 보호막
11 : 땜납볼
12 : 관통 구멍 절연막
13 : 전극 패드
14 : 표면 보호막
15 : 이면 절연막
16 : 웨이퍼
17 : 매립 전극
18 : 표면 보호층
19 : 다이싱용 시트
20 : 반도체 장치
21 : 반도체 소자
22 : 소자 영역
23 : 주연 영역
특허 문헌 1 : 일본특허공개 2002-94082호 (제2 페이지)
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 중공 구조의 패키지 내에 반도체 소자가 봉입된 반도체 장치 및 그 제조 방법에 관한 것이다.
CCD나 CMOS 이미저 등의 수광 센서(반도체 소자)를 탑재한 반도체 장치는, 일반적으로, 케이싱 내의 중공 부분에 수광 센서가 봉입된 구조를 하고 있다.
구체적으로는, 예를 들면, 도 11에서 도시하는 바와 같은, 중공 용기(115)의 중공에, 촬상 소자(113)와 마이크로렌즈(114)를 구비한 수광 센서로서의 반도체 칩(101)이 다이 본드재(117)를 개재하여 탑재되고, 중공 용기(115)의 상부에 글래스 리드(112)가 접착제(119)를 개재하여 접착됨으로써, 그 중공에 수광 센서가 봉입되어 있는 구조나, 도 12에서 도시하는 바와 같은, 기판(120) 상에 반도체 칩(101)이 다이 본드재(117)를 개재하여 탑재되고, 그 반도체 칩(101)이, 글래스 리드(112)와 렌즈(123)를 장착한 조종(釣鐘) 형상의 홀더(122)의 중공에 봉입되어 이루어지는 구조를 들 수 있다.
여기서, 이들 종래 기술에 따른 수광 반도체 장치에서는, 장치 제조 시에 중공으로 수분이 침입하는 것을 완전하게 방지하는 것은 용이하지 않고, 중공 용기 내에 차는 습기에 의해서, 반도체 칩이 열화되거나, 글래스 리드가 결로되어 수광이 방해되어, 장치가 오작동한다거나 하는 등의 문제가 있다. 또한, 제조 시에서의 수분의 침입을 막았다고 하여도, 접착제 등의 밀봉 부재를 통하여 수분이 투과하는 것을 완전하게는 방지할 수 없기 때문에, 장치를 장기적으로 사용한 경우에는, 미량의 수분 침입의 적산에 의해서, 중공 용기 내에 습기가 차게 된다.
한편, 소자 출력을 장치 외부로 취출하기 위해서는, 예를 들면 반도체 칩(101)의 전극 패드(109)와 패키지 외부까지 연장시킨 전극 리드(116)를 와이어(118)로 접속하는 스페이스를 중공 용기 내에 형성하여 놓을 필요가 있고, 이 때문에 반도체 장치를 충분히 소형화할 수 없다고 하는 문제가 있다.
따라서, 반도체 칩과 밀봉 글래스 사이의 중공을 투명한 접착제로 매립하고, 또한 기판 내부에 관통 전극을 형성함으로써, 습기에 기인하는 트러블을 방지함과 함께 소자 출력을 장치 외부로 취출하기 위한 스페이스를 삭감하는 기술이 있다(예를 들면, 특허 문헌 1 참조).
그러나, 이 특허 문헌 1에 개시된 기술은, 상기 습기에 의한 문제를 개선할 수 있지만, 중공의 매립에 이용한 투명한 접착제가 광 산란을 야기하기 때문에, 수광 센서의 집광성이 저하된다. 따라서, 장치의 수광 성능을 충분히 향상시킬 수 없다고 하는 문제가 있다.
본 발명은, 습기가 차기 어려운 중공 내부에 반도체 소자를 내포시킨, 웨이퍼 레벨의 칩 스케일 패키지 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에 따른 반도체 장치는, 반도체 기판과, 상기 반도체 기판의 한 쪽 주면의 소자 영역에 형성된 반도체 소자와, 상기 한 쪽 주면에 형성되고, 상기 소자 영역을 둘러싸는 밀봉 부재와, 상기 소자 영역과의 사이에 중공이 형성되도록 하고, 상기 밀봉 부재를 개재하여 상기 반도체 기판에 접합된 광 투과성 부재를 구비한 반도체 장치로서, 상기 광 투과성 부재에, 그 광 투과성 부재의 주면을 관통하는 관통 구멍이 형성되고, 상기 관통 구멍의 내측 개구가, 상기 중공에 개구하여 상기 중공과 연통하고 있는 것을 특징으로 한다.
여기서, 상기 『관통 구멍』은, 반도체 장치의 중공을 외기와 통기시키는 구조물을 말한다.
이 구성이면, 광 투과성 부재가 갖는 관통 구멍에 의해, 반도체 소자를 봉입한 중공이 외기와 연결되어 있기 때문에, 상기 중공의 통기성이 좋아, 그 내부에 습기가 차기 어렵다. 따라서, 중공 내부에 습기가 차는 것에 기인하는, 반도체 소자의 열화나, 중공의 내면의 결로에 의한 장치의 오작동이 방지된다.
또한, 상기 구성이면, 반도체 소자가 형성된 반도체 기판이 중공 용기 내에 수납된 종래형의 반도체 장치와 달리, 기판 상에만 중공을 형성하기 때문에, 장치를 현저히 소형화할 수 있다.
상기 본 발명에 따른 반도체 장치는, 또한, 상기 반도체 소자가 수광 센서이고, 상기 소자 영역을 둘러싸는 밀봉 부재와 반도체 소자 사이에, 그 위쪽이 중공인 주연 영역이 존재하고, 상기 광 투과성 부재의 관통 구멍의 내측 개구가 상기 주연 영역에 면하여 개구되고, 또한, 상기 관통 구멍의 경로가 상기 소자 영역의 위쪽에 걸쳐지지 않도록 연신하고 있는 구성으로 할 수 있다.
관통 구멍의 내측 개구가 주연 영역에 면하여 개구되고, 관통 구멍의 경로가 소자 영역의 위쪽에 걸쳐지지 않는다는 것은, 수광 센서에 입사하는 광의 경로가 관통 구멍에 의해 방해되지 않는다는 것을 의미한다. 따라서, 상기 구성이면, 수광 센서에의 입사광이 관통 구멍에 의해서 산란 등이 되는 일이 없기 때문에, 수광 반도체 장치의 검출 정밀도가 높아진다.
또한, 상기 관통 구멍의 경로가 소자 영역의 위쪽에 걸쳐지지 않는 양태로서는, 예를 들면, 관통 구멍의 경로가 주연 영역의 수직 방향으로 연장된 것이나, 주연 영역의 바로 위쪽으로부터 외측으로 멀어지는 방향으로 연장된 것 등을 들 수 있다.
상기 본 발명에 따른 반도체 장치는, 또한, 상기 광 투과성 부재에 형성된 관통 구멍이, 그 내측 개구가 상기 주연 영역에 면하여 개구한 관통 구멍만인 구성으로 할 수 있다.
이 구성이면, 모든 관통 구멍이, 수광 센서에 입사하는 광의 경로를 방해하지 않는 위치에 배치되어 있기 때문에, 수광 센서에의 입사광이 관통 구멍에 의해서 방해 내지 산란되는 것을 확실하게 방지할 수 있으므로, 수광 반도체 장치의 검출 정밀도가 한층 높아진다.
상기 본 발명에 따른 반도체 장치는, 또한, 상기 반도체 기판의 한 쪽 주면과 반대측의 다른 쪽 주면에 형성된 외부 출력 단자와, 상기 반도체 기판의 주면을 관통하여, 상기 반도체 소자와 상기 외부 출력 단자를 도통시키는 관통 전극을 갖 는 구성으로 할 수 있다.
이 구성이면, 관통 전극을 통하여 반도체 소자와 외부 출력 단자가 도통되어 있기 때문에, 소자의 출력을 장치 외부로 취출하기 위한 스페이스를 별도로 설치할 필요가 없다. 따라서, 반도체 장치를 웨이퍼 레벨의 칩 스케일 패키지로까지 소형화할 수 있다.
상기 본 발명에 따른 반도체 장치는, 또한, 상기 광 투과성 부재에 형성된 관통 구멍이 하나만인 구성으로 할 수 있다.
이 구성이면, 광 투과성 부재의 기계적 강도가 거의 저하되지 않기 때문에, 광 투과성 부재의 파손이 생기기 어렵다. 또한, 하나의 반도체 장치의 장기 사용성이 높아진다. 또한, 관통 구멍의 배치 패턴을 표지로 하여 반도체 장치의 전후 좌우 방향을 간단히 알 수 있기 때문에, 장치 이면을 확인하지 않아도, 그 장치 이면에 형성된 외부 출력 단자의 설계 배치 패턴을 인식할 수 있다고 하는 메리트가 있다. 이에 의해, 전자 기기에의 장치 실장 시의 확인 작업이 불필요하게 되어, 장치 실장에 대한 작업 효율이 향상된다.
상기 본 발명에 따른 반도체 장치는, 또한, 상기 광 투과성 부재에 형성된 관통 구멍이 2 이상이고, 상기 2 이상의 관통 구멍의 사이즈가 서로 다른 구성으로 할 수 있다.
이 구성이면, 중공의 통기성이 더욱 좋게 되기 때문에, 상술한 반도체 칩의 열화나 장치의 오작동을 한층 방지할 수 있다. 또한, 사이즈가 서로 다른 관통 구멍의 배치 패턴을 표지로 하여 반도체 장치의 전후 좌우 방향을 간단히 인식할 수 있기 때문에, 장치 이면을 확인하지 않아도, 그 장치 이면에 형성된 외부 출력 단자의 설계 배치 패턴을 파악할 수 있다. 이에 의해, 전자 기기에의 장치 실장 시의 확인 작업이 불필요하게 되어, 장치 실장에 대한 작업 효율이 향상된다. 또한, 관통 구멍의 구멍 수를 늘릴수록 중공의 통기성을 높게 할 수 있지만, 그 구멍 수는, 광 투과성 부재의 기계적 강도를 잃지 않을 정도에 머물게 해 놓은 것이 바람직하다.
상기 본 발명에 따른 반도체 장치는, 또한, 상기 반도체 소자가 수광 센서이고, 상기 광 투과성 부재가 글래스이며, 그 글래스의 표면에 적외선 컷트 필터가 코팅되어 있는 구성으로 할 수 있다.
이 구성이면, 적외선을 제거한 입사광을 수광 센서에서 검출할 수 있다.
또한, 본 발명에 따른 반도체 장치의 제조 방법은, 반도체 웨이퍼의 한 쪽 주면의 소자 영역에 반도체 소자를 형성하는 반도체 소자 형성 공정과, 상기 소자 영역을 둘러싸도록 하여, 상기 한 쪽 주면에 밀봉 부재를 형성하는 밀봉 부재 형성 공정과, 그 주면을 관통하는 관통 구멍이 형성된 광 투과성 부재와 상기 반도체 웨이퍼를, 상기 소자 영역과의 사이에 중공이 형성되도록, 또한 상기 관통 구멍의 내측 개구가 상기 중공에 개구하여 연통하도록 하고, 상기 밀봉 부재를 개재하여 접합하는 접합 공정과, 상기 접합 공정 후에, 상기 밀봉 부재를 가열 경화시키는 가열 경화 공정을 포함하는 것을 특징으로 한다.
반도체 장치의 제조 시에, 외기와 통기시키지 않고서 중공 구조를 밀봉 형성하면, 웨이퍼와 광 투과성 부재를 접합하는 접착제를 열 경화시킬 때에, 중공 내부 의 공기가 열팽창하여, 접착제의 패턴 형상이 변형되어 반도체 장치의 설계 정밀도가 저하되는 경우가 있다.
이에 대하여, 본 발명에 따른 상기 구성의 반도체 장치의 제조 방법이면, 관통 구멍의 내측 개구가 상기 중공에 개구하여 상기 중공 연통하고 있기 때문에, 가열 경화 공정 시에 열팽창하는 공기를 중공 내부로부터 외부로 내보낼 수 있기 때문에, 밀봉 부재의 패턴 형상의 변형을 억제할 수 있다.
상기 본 발명에 따른 반도체 장치의 제조 방법은, 또한, 상기 가열 경화 공정 후에, 상기 반도체 웨이퍼를 방열시키는 방열 공정을 더 포함하는 구성으로 할 수 있다.
반도체 장치의 제조 시에 외기와 통기시키지 않고서 중공을 밀봉 형성하면, 접착제의 열 경화 후의 방열 서냉에 수반하여 중공 내부가 부압으로 되어, 외부로부터 수분을 인입한다. 그 결과, 중공 내부에 습기가 차서, 반도체 칩이 열화되거나, 중공의 내면이 결로하여 장치가 오작동한다거나 한다. 이에 대하여, 본 발명에 따른 상기 구성의 반도체 장치의 제조 방법이면, 관통 구멍에 의해서 중공이 외부와 통기되어 있기 때문에, 방열 공정에서 중공이 부압으로 되는 것을 방지할 수 있다.
상기 본 발명에 따른 반도체 장치의 제조 방법은, 또한, 상기 반도체 소자가 수광 센서이고, 상기 밀봉 부재 형성 공정이, 상기 소자 영역과, 상기 소자 영역의 주연의 한 쪽 주면으로서 상기 반도체 소자가 형성되어 있지 않은 주연 영역을 둘러싸도록 하여 밀봉 부재를 형성하는 공정이며, 상기 광 투과성 부재의 관통 구멍 이, 상기 광 투과성 부재와 상기 반도체 웨이퍼를 접합한 경우에, 상기 광 투과성 부재의 관통 구멍의 내측 개구가 상기 주연 영역에 면하여 개구하고, 또한 상기 관통 구멍의 경로가 상기 소자 영역의 위쪽에 걸쳐지지 않도록 상기 광 투과성 부재에 형성되어 있는 구성으로 할 수 있다.
이 구성이면, 수광 센서에 입사하는 광의 경로 상을 방해하지 않는 위치에 관통 구멍이 배치되기 때문에, 수광 센서에의 입사광이 관통 구멍에 의해서 방해 내지 산란되는 일이 없는, 검출 정밀도가 높은 수광 반도체 장치가 제공된다.
상기 본 발명에 따른 반도체 장치의 제조 방법은, 또한, 상기 반도체 소자가 수광 센서이고, 상기 밀봉 부재 형성 공정이, 상기 소자 영역과, 상기 소자 영역의 주연의 한 쪽 주면으로서 상기 반도체 소자가 형성되어 있지 않은 주연 영역을 둘러싸도록 하여 밀봉 부재를 형성하는 공정이며, 상기 광 투과성 부재의 관통 구멍이, 상기 광 투과성 부재와 상기 반도체 웨이퍼를 접합한 경우에, 상기 광 투과성 부재의 관통 구멍의 내측 개구가 상기 주연 영역에만 면하여 개구하고, 또한 상기 관통 구멍의 경로가 상기 소자 영역의 위쪽에 걸쳐지지 않도록 상기 광 투과성 부재에 형성되어 있는 구성으로 할 수 있다.
이 구성이면, 모든 관통 구멍이, 수광 센서에 입사하는 광의 경로 상을 방해하지 않는 위치에 배치되기 때문에, 수광 센서에의 입사광이 관통 구멍에 의해서 산란되는 것을 확실하게 방지할 수 있는, 검출 정밀도가 한층 높은 수광 반도체 장치가 제공된다.
상기 본 발명에 따른 반도체 장치의 제조 방법은, 또한, 상기 방열 공정 후 에, 상기 광 투과성 부재의 관통 구멍의 내측 개구와 반대측의 외측 개구를 막도록 하고, 상기 광 투과성 부재에 접하여 표면 보호층을 형성하는 공정과, 상기 표면 보호층이 형성된 광 투과성 부재를 지지하고, 상기 반도체 웨이퍼의 한 쪽 주면과 반대측의 다른 쪽 주면을 연삭하여, 상기 반도체 웨이퍼를 반도체 기판으로 가공하는 공정과, 상기 연삭되어 이루어지는 반도체 기판 면에, 상기 반도체 소자와 도통하는 외부 출력 단자를 형성하는 공정과, 상기 표면 보호층을 제거하여 상기 광 투과성 부재의 한 쪽 주면을 노출시킨 후, 상기 관통 구멍의 외측 개구를 막도록 하고, 그 노출시킨 광 투과성 부재의 한 쪽 주면에 접하여 다이싱용 시트를 접착하거나, 상기 표면 보호층을 제거하지 않고서, 그 표면 보호층에 접하여 다이싱용 시트를 접착하는 다이싱용 시트 접착 공정과, 상기 다이싱용 시트 접착 공정 후, 상기 반도체 기판, 상기 밀봉 부재 및 상기 광 투과성 부재를 다이싱하는 공정을 포함하는 구성으로 할 수 있다.
이 구성이면, 관통 구멍의 외측 개구를 막으면서 반도체 웨이퍼의 연삭이나 다이싱을 행하기 때문에, 각 부재의 삭설이나, 연삭이나 다이싱 시에 공급하는 수분이, 그 관통 구멍으로부터 중공 내부로 침입하지 않는다. 따라서, 삭설이나 수분에 기인한 반도체 칩의 손상이나, 중공 내면에서의 결로의 발생이 확실하게 방지된다.
이상의 본 발명에 따르면, 반도체 소자가 봉입되어 있는 반도체 장치의 중공이, 광 투과성 부재에 형성된 관통 구멍에 의해 외기와 연결되기 때문에, 상기 중공의 통기성이 좋아, 그 내부에 습기가 차지 않는다. 따라서, 이러한 습기에 기인 하는, 반도체 칩의 열화나 장치의 오작동을 방지할 수 있다. 또한, 기판을 중공 용기에 수납하여 이루어지는 종래형의 반도체 장치와 달리, 기판 상에만 중공을 형성함으로써, 장치가 현저히 소형화된다.
<실시예>
본 발명에 따른 반도체 장치의 최량의 형태를 실시예 1을 예로서 설명한다.
[실시예 1]
본 실시예 1에 따른 반도체 장치(20)는, 도 1의 정면도에서 도시하는 바와 같이, 외형이 사각형판 형상인 주면 사이즈 5.0×4.2㎜, 두께 0.5㎜의 광 투과성 부재(2)와, 광 투과성 부재(2)와 외형이 동일하고, 두께 0.1㎜인 반도체 기판(1)을 구비하고 있다. 또한, 이 반도체 기판(1)의 한 쪽 주면의 소자 영역(22)에는, 촬상 소자(5)와 마이크로렌즈부(6)로 이루어지는 영역 사이즈 3.5×3.3㎜의 반도체 소자(21)가 형성되어 있다. 그리고, 이 소자 영역(22)에는, 후술하는 밀봉 부재(4)를 개재함으로써, 광 투과성 부재(2)가 접촉하지 않고, 그 소자 영역(22)의 위나, 소자 영역의 외측의 주연으로서 반도체 소자(21)가 형성되어 있지 않은 한 쪽 주면 부분인 주연 영역(23)의 위에, 중공(7)(사이즈 : 4.0×3.8㎜, 높이 : 0.05㎜)이 형성되어 있다.
광 투과성 부재(2)에는, 그 주면을 관통하는 관통 구멍(3)(외경 ø : 0.2㎜ø)이 2개소에 형성되어 있다. 그리고, 도 1의 A-B선 단면의 단면도인 도 2에서 도시하는 바와 같이, 이 관통 구멍(3)의 내측 개구가 주연 영역(23)의 위로 개구하고 있어, 중공 부분(7)이 외기와 연결되어 있다. 또한, 이 관통 구멍(3)은 주연 부분의 수직 방향으로 연신하고 있다. 또한, 후술하는 반도체 장치의 수광 정밀도를 높일 목적으로부터, 관통 구멍(3)의 구멍 직경을 주연 영역(23)의 폭보다 작게 되도록 설계해 두는 것이 바람직하다. 한편, 관통 구멍(3)의 횡단면 형상으로서는, 도 1에서 도시하는 바와 같은 원 형상에 특별히 한정되는 것이 아니고, 중공(7)을 외기에 통기시킬 수 있는 한, 어떠한 형상이어도 된다.
광 투과성 부재(2)와 반도체 기판(1)은 두께 0.05㎜의 밀봉 부재(4)를 개재하여 접착되어 있다. 또한, 반도체 기판(1)에는, 그 내부에 관통 전극(8)이, 그 한 쪽 주면과 반대측의 다른 쪽 주면에 이면 배선(9)이 형성되어 있고, 이 관통 전극(8)을 통하여 반도체 소자(21)와 이면 배선(9)이 도통되어 있다. 또한, 이면 배선(9)에는 외부 출력 단자로서의 땜납볼(11)이 접속되어 있고, 이 땜납볼(11)의 접속 개소 이외의 이면 배선 부분이나 반도체 기판의 다른 쪽 주면 부분은, 이면 보호막(10)에 의해 덮혀 있다.
보다 상세하게는, 도 3에서 도시하는 바와 같이, 반도체 기판(1)의 한 쪽 주면 부분이나 마이크로렌즈부(6)의 표면은 표면 보호막(14)으로 덮혀 있고, 반도체 기판(1)의 다른 쪽 주면 부분은 이면 절연막(15)으로 덮혀 있다. 또한, 관통 전극(8)과 반도체 기판(1) 사이에는, 관통 구멍 절연막(12)이 형성되어 있다. 또한, 땜납볼(11)과 반도체 소자(21)를 도통시킬 필요로부터, 관통 전극(8)과 이면 배선(9)의 접촉 부분에는 이면 절연막(15)이 배치되어 있지 않고, 반도체 기판(1)의 한 쪽 주면에 형성된, 반도체 소자(21)와 도통하는 전극 패드(13)와 관통 전극(8)의 접촉 부분에도, 표면 보호막(14)이 배치되어 있지 않다.
이러한 반도체 장치(20)에서는, 상기 관통 구멍(3)에 의해 반도체 소자(21)를 봉입한 중공(7)이 외기와 연결되기 때문에, 중공(7)의 통기성이 좋아, 중공 내부에 습기가 차기 어렵다. 따라서, 중공에 습기가 차는 것에 기인한, 반도체 소자(21)의 열화나, 중공 내면의 결로에 의한 장치의 오작동을 방지할 수 있다.
또한, 반도체 소자가 형성된 반도체 기판을 중공 용기 내에 수납하여 이루어지는 종래형의 반도체 장치와 달리, 반도체 소자(21)가 형성된 반도체 기판(1) 상에 중공(7)이 형성되어 있기 때문에, 패키지 사이즈가 소형화된다. 또한, 관통 전극(8)을 통하여 반도체 소자(21)와 땜납볼(11)이 도통되어 있기 때문에, 소자의 출력을 장치 외부로 취출하기 위한 스페이스를 별도로 설치할 필요가 없어, 장치를 웨이퍼 레벨의 칩 스케일 패키지로까지 충분히 소형화할 수 있다.
또한, 관통 구멍(3)의 내측 개구가 주연 영역(23)에 면하여 개구되고, 또한, 관통 구멍(3)이 주연 영역(23)의 수직 방향으로 연신하여 있기 때문에, 수광 센서에 입사하는 광의 경로 상을 방해하지 않는 위치에 관통 구멍(3)이 배치되게 되어, 외부로부터 광 투과성 부재(2)를 투과하여 반도체 소자(21)로 입사하는 광이, 관통 구멍(3)에 의해서 산란되는 일이 없다. 따라서, 반도체 장치의 수광 정밀도가 높다.
또한, 상기 광 투과성 부재(2)를, 글래스 리드의 표면에 적외선 컷트 필터가 코팅된 것으로 하면, 적외선을 제거한 입사광을 수광 센서에서 검출할 수도 있다.
본 실시예 1에 따른 CSP(칩 사이즈 패키지) 타입의 CCD 패키지를, 이하와 같이 하여 제작하였다.
우선, 웨이퍼(16)의 한 쪽 주면의 소자 영역(22)에, 촬상 소자(5)와 마이크로렌즈부(6)로 이루어지는 수광 센서(CCD 소자)로서의 반도체 소자(21), 이 반도체 소자(21)와 도통하는 전극 패드(13)를 포함하는 주변 회로(도시 생략)를 형성하고, 마이크로렌즈부(6)와, 전극 패드(13)의 일부와, 웨이퍼(16)의 한 쪽 주면을 SiO2나 Si3N4로 이루어지는 표면 보호막(14)으로 덮었다.
그 후, 웨이퍼(16)의 한 쪽 주면에 레지스트를 도포하고, 노광 및 현상을 행하여, 전극 패드(13) 상을 창개하였다. 다음으로, 레지스트 창개 부분의 에칭을 드라이 에칭으로 행하고, 창개 부분의 패드부, 그 패드부 아래의 절연막, 및 웨이퍼(16)의 Si를 제거하여 구멍부를 형성하였다. 그 후, 레지스트를 제거하였다.
계속해서, 예를 들면, CVD법에 의해 SiO2, Si3N4 등의 무기막을 구멍부 벽면을 따라 성막시켜, 관통 구멍 절연막(12)을 형성하였다. 그 후, 구멍부 내벽 및 바닥부를 포함하는 웨이퍼(16)의 한 쪽 주면 위에, Ti 및 Cu를 이용한 스퍼터법에 의해, 도금용 시드층과 배리어 메탈층을 겸한 금속층을 형성하였다.
금속층의 형성 후, 레지스트를 도포하고 노광과 현상을 행하여, 구멍부 및 전극 패드(13)의 형성 위치, 즉 매립 전극(17)을 형성할 위치를 창개하여 레지스트창부를 형성하였다.
그 후, 전해 Cu 도금에 의해, 레지스트창부 및 구멍부 내부의 금속층 상에 Cu를 퇴적시켜, 매립 전극(17)을 형성하였다. 마지막으로, 레지스트 및 불필요한 금속층을 제거하여, 도 4에서 도시하는 바와 같은 웨이퍼(16)를 마련하였다.
계속해서, 도 5에서 도시하는 바와 같이, 매립 전극(17)과 그 주연의 한 쪽 주면 부분을 덮도록, 에폭시 수지를 주성분으로 하는 페이스트상의 수지를 인쇄에 의해 전사함으로써, 반도체 소자(21)가 형성된 한 쪽 주면 부분인 소자 영역(22) 외에도, 소자 영역(22)의 주연으로서 반도체 소자(21)가 형성되어 있지 않은 한 쪽 주면 부분인 주연 영역(23)을 둘러싸도록 하여, 웨이퍼(16) 위에 밀봉 부재(4)를 형성하였다.
다음으로, 양측 주면 사이를 관통하는 관통 구멍(3)이 형성된 글래스로 이루어지는 광 투과성 부재(2)를, 밀봉 부재(4)를 개재하여 웨이퍼(16) 위에 재치한 후, 가열에 의해 밀봉 부재(4)의 수지 성분을 열경화시켰다. 또한, 이 광 투과성 부재(2)는, 주면 사이즈가 웨이퍼(16)의 주면 사이즈와 동일한 것을 이용하였다. 또한, 도 6에서 도시하는 바와 같이, 광 투과성 부재(2)의 관통 구멍(3)은, 광 투과성 부재(2)와 반도체 웨이퍼(16)를 접합한 경우에, 광 투과성 부재(2)의 관통 구멍(3)의 내측 개구가 주연 영역(23)에만 면하여 개구하고, 또한 관통 구멍(3)의 경로가 소자 영역(22)의 위쪽에 걸쳐지지 않게 연신하도록 형성되어 있다. 또한, 이 광 투과성 부재(2)와 반도체 웨이퍼(16)를 접합함으로써, 소자 영역(22)과 광 투과성 부재(2) 사이에 중공(7)을 형성하였다.
그 후, 웨이퍼(16)를 잠시 방치하고, 밀봉 부재(4)를 방열시켰다.
계속해서, 관통 구멍(3)의 내측 개구와 반대측의 외측 개구를 막도록 하고, 자외선에 의해서 박리가 가능한 재료로 이루어지는 표면 보호층(18)을 광 투과성 부재(2) 위에 배치한 후, 공지의 이면 연마법을 이용하여, 매립 전극(17)의 선단이 노출될 때까지 웨이퍼(16)의 상기 한 쪽 주면과 반대측의 다른 쪽 주면, 즉 이면을 연삭하여, 도 7에서 도시하는 바와 같이, 웨이퍼(16)를 반도체 기판(1)으로, 매립 전극(17)을 관통 전극(8)으로 가공하였다. 또한, 표면 보호층(18)은, 시트 형상의 보호막을 접착하여도 되고, 액상의 수지를 도포함으로써 배치하여도 된다. 또한, 이면 연마한 연마면을 화학 기계적 연마법(CMP법 : Chemical Mechanical Polishing Methods) 또는 드라이 에칭 또는 웨트 에칭 등의 에칭법을 이용하여 경면 가공(청정화)하여도 된다.
그 후, 도 8에서 도시하는 바와 같이, 반도체 기판(1)의 이면에, 이면 절연막(15)(도 3 참조)과, 관통 전극(8)에 도통하는 이면 배선(9)과, 이면 보호막(10)을 형성하였다.
여기서, 이면 절연막(15)이나 이면 보호막(10)은, 에폭시나 폴리벤즈옥사졸을 주성분으로 하는 감광성의 유기막 재료를 도포하고, 노광, 현상에 의해서 전극 간의 접촉에 필요로 되는 부분을 창개한 후, 열 처리에 의해 경화시켜 형성하여도 되고, SiO2나 Si3N4 등으로 이루어지는 무기막을 형성한 후, 포토레지스트 마스크를 이용한 에칭에 의해 창개하여 형성하여도 된다.
또한, 이면 배선(9)은, 도금용 시드층과 배리어 메탈층을 겸한 티탄(Ti)층 및 구리(Cu)층을 스퍼터법으로 형성한 후에, 포토레지스트 마스크를 이용한 에칭에 의해 구리 도금용의 창개를 행하고, 그 창개한 부분에 전계 도금법으로써 구리 배선을 도금 성장시킴으로써 형성하여도 되고, 구리(Cu), 니켈 구리(CuNi), 티탄(Ti) 등으로 이루어지는 금속층을 스퍼터법으로 형성한 후, 포토레지스트 마스크를 이용한 에칭에 의해 형성하여도 된다.
다음으로, 이면 보호막(10)의 창개 부분에 로진계의 플럭스를 도포한 후, 도 9에서 도시하는 바와 같이, 그 창개 부분에 주석(Sn)과 은(Ag)과 구리(Cu)로 이루어지는 땜납볼(11)을 열 처리하여 장착하였다. 또한, 플럭스는 땜납볼(11)의 장착 후에 세정 제거하였다.
마지막으로, 자외광의 조사에 의해서 표면 보호층(18)을 광 투과성 부재(2)로부터 떼어내고, 이것 대신에, 다이싱용 시트(19)를 광 투과성 부재(2)에 접착한 후, 다이싱 장치를 이용하여, 도 10에서 도시하는 바와 같이, 개개의 반도체 장치(20)를 잘라내었다. 또한, 다이싱 시에는, 표면 보호층(18)을 제거하지 않고서, 그 위에 다이싱용 시트(19)를 접착한 상태에서 기판을 지지하여도 된다. 또한, 표면 보호층(18)은 약제 등을 이용하여 제거할 수도 있지만, 관통 구멍(3)으로부터 중공(7)으로의 수분 침입을 확실하게 방지하기 위해서, 상기 자외광에 의한 제거 방법을 이용하는 것이 바람직하다.
이러한 본 실시예 1에 따른 반도체 장치의 제조 방법에서는, 관통 구멍(3)이 형성된 광 투과성 부재(2)와 웨이퍼(16)를, 관통 구멍(3)의 내측 개구가 중공(7)에 개구하여 중공(7)과 연통하도록 하고, 밀봉 부재(4)를 개재하여 접합함으로써, 밀봉 부재(4)의 가열 경화 시에 열팽창하는 공기를 중공(7)의 내부로부터 밖으로 배기할 수 있다. 이에 의해, 가열 경화 시에서의 밀봉 부재(4)의 패턴 형상의 변형을 현저히 방지할 수 있어, 반도체 장치의 설계 정밀도가 높아진다.
또한, 중공을 밀봉 형성하면, 접착제의 열 경화 후의 방열 서냉에 수반하여 중공 내부가 부압으로 되어, 외부로부터 수분을 인입하여 중공 내부에 습기를 차게 한 결과, 반도체 칩이 열화되거나, 중공의 내면이 결로하여 장치가 오작동한다거나 하는 일이 있지만, 본 실시예 1에 따른 반도체 장치의 제조 방법에서는, 상기 관통 구멍(3)을 통하여 중공(7)이 외기와 연결되기 때문에, 밀봉 부재(4)를 방열시키는 과정에서 중공이 부압화되어 외부로부터 수분을 인입하도록 하는 일이 없다.
또한, 관통 구멍(3)의 다른 쪽 개구를 막으면서 이면 연마나 다이싱하기 때문에, 각 구성 부재의 삭설이나, 이면 연마나 다이싱 시에 공급되는 수분이, 그 관통 구멍(3)으로부터 중공(7)으로 침입하지 않는다. 이에 의해, 삭설이나 수분에 기인한 반도체 칩의 손상이나, 장치의 오작동을 야기하는 중공 내면의 결로의 발생을 확실하게 방지할 수 있다.
또한, 중공에 외기를 통기시키는 측면으로부터는, 광 투과성 부재(2) 대신에 밀봉 부재(4)에 관통 구멍(3)을 형성하여도 되지만, 본 실시예 1과 같이 광 투과성 부재(2)에 형성하는 것이 바람직하다. 그 이유로서는, 밀봉 부재의 열 경화나 방열 시에 중공이 외기에 통기되어 있는 것이 중요하기 때문에, 열 경화 이전의 밀봉 부재에 관통 구멍을 형성해 놓을 필요가 있지만, 이 경우에는, 열 경화에 수반하여 관통 구멍이 용착 폐색하게 되는 경우가 있어, 충분한 통기 상태가 얻어지기 어려운 것을 들 수 있다. 또한, 다이싱 공정에서, 접착제가 도포되어 있지 않은 부분을 통하여, 중공 부분에 물이나 Si 가루가 침입하는 문제가 생긴다.
한편, 밀봉 부재를 관통시켜 중공관을 매립함으로써, 열 경화 시에도 안정된 통기 상태가 얻어지도록 하는 것은 할 수 있지만, 장치의 부품 수나 작업 공정 수가 증가하기 때문에 바람직하지 못하다.
이상 설명한 바와 같이, 본 실시예 1에서는, 중공 내부에 습기가 차기 어렵기 때문에, 반도체 소자의 열화나, 중공 내면의 결로에 의한 장치의 오작동이 방지된다. 또한, 웨이퍼 레벨의 칩 스케일 패키지로까지 충분히 소형화할 수 있다. 또한, 반도체 소자에 입사하는 광이 관통 구멍에 의해서 산란 등이 되는 일이 없다. 따라서, 반도체 장치의 수광 정밀도가 높다.
또한, 본 실시예 1에서는, 가열 경화에 의한 밀봉 부재의 패턴 형상의 변형이 현저히 방지된다. 또한, 이면 연마나 다이싱에 수반하는, 삭설이나 수분에 기인한 반도체 칩의 손상이나, 장치의 오작동을 야기하는 중공 내면의 결로의 발생이 확실하게 방지된다.
[실시예 2]
본 실시예 2는, 예를 들면, 도 13에서 도시하는 바와 같이, 광 투과성 부재(2)에 형성된 관통 구멍(3)이 하나만인 것 이외에는, 상기 실시예 1과 마찬가지의 반도체 장치이고, 관통 구멍을 가지면서도 광 투과성 부재의 기계적 강도가 더욱 높아 파손되기 어렵게 되기 때문에, 실시예 1과 마찬가지의 작용 효과 외에도, 반도체 장치의 장기 신뢰성의 향상 효과가 얻어지는 것이다.
또한, 관통 구멍(3)의 배치 패턴을 표지로 하여 반도체 장치(20)의 전후 좌우 방향을 간단히 인식할 수 있기 때문에, 장치 이면을 확인하지 않아도, 그 장치 이면에 형성된 땜납볼(11)의 설계 배치 패턴을 파악할 수 있다. 이에 의해, 전자 기기에의 장치 실장 시의 확인 작업이 불필요하게 되기 때문에, 실장에 대한 작업 효율이 높아진다.
[실시예 3]
본 실시예 3은, 예를 들면, 도 14에서 도시하는 바와 같이, 광 투과성 부재(2)에 형성된 2개의 관통 구멍(3)의 사이즈가 서로 다른 것 이외에는, 상기 실시예 1과 마찬가지의 반도체 장치이고, 사이즈가 서로 다른 관통 구멍(3)의 배치 패턴을 표지로 하여 반도체 장치(20)의 전후 좌우 방향을 간단히 알 수 있기 때문에, 실시예 1과 마찬가지의 작용 효과 외에도, 장치 이면을 확인하지 않아도, 그 장치 이면에 형성된 땜납볼(11)의 설계 배치 패턴을 인식할 수 있다고 하는 효과가 얻어지는 것이다.
또한, 관통 구멍(3)의 횡단면의 구멍 직경은, 상술한 바와 같이, 주연 영역(23)의 폭보다 작게 되도록 설정해 두는 것이 바람직하다. 또한, 그 형상에 대하여는, 특별히 한정되는 것은 아니다.
[실시예 4]
본 실시예 4는, 예를 들면, 도 15에서 도시하는 바와 같이, 광 투과성 부재(2)에 형성된 관통 구멍(3)이 4개인 것 이외에는, 상기 실시예 1과 마찬가지의 반도체 장치이고, 중공의 통기성이 더욱 좋게 되기 때문에, 실시예 1과 마찬가지의 작용 효과 외에도, 습기에 기인한, 반도체 칩의 열화나 장치의 오작동을 한층 방지할 수 있는 것이다.
또한, 이 광 투과성 부재의 관통 구멍은, 그 구멍 수를 늘릴수록 중공의 통 기성이 높게 되지만, 구멍 수가 지나치게 많게 되면 광 투과성 부재가 파손되기 쉽게 되기 때문에, 충분한 기계적 강도를 잃지 않을 정도의 구멍 수로 해 놓은 것이 바람직하다.
[추가 설명]
(1) 상기 실시예 1∼4에서는, 관통 구멍(3)의 경로가, 주연 영역(23)의 수직 방향으로 연신하고 있는 구조를 설명하였지만, 반도체 장치의 수광 정밀도를 높일 목적으로부터는, 반도체 소자(21)에 입사하는 광의 경로 상을 방해하지 않는 위치에 형성되어 있는 것이 중요하기 때문에, 예를 들면, 도 16 및 도 17에서 도시하는 바와 같이, 관통 구멍(3)의 경로가, 내측 개구를 기점으로 하여, 소자 영역(22)으로부터 멀어지는 방향으로 연신한 구조로 하여도 된다.
(2) 상기 실시예 1∼4에서는 속이 빈 구조의 관통 구멍을 설명하였지만, 중공(7)을 외기와 통기시킬 수 있는 한, 이러한 속이 빈 구조에 한하는 것이 아니고, 예를 들면, 그 부분에 공기 투과율이 높은 재료를 이용하는 등, 관통 구멍 내부의 통기성이 광 투과성 부재의 통기성보다 높게 되도록 조정된 구조이어도 된다.
(3) 상기 실시예 1∼4에서는, 광 투과성 부재(2)에 형성된 관통 구멍(3)이 밀봉 부재에 근접하여 있는 구조를 설명하였지만, 소자 영역의 외측의 주연으로서 반도체 소자(21)가 형성되어 있지 않은 한 쪽 주면 부분인 주연 영역(23)에 면하여 관통 구멍의 내측 개구가 개구되고, 또한 관통 구멍의 경로가 소자 영역의 위쪽에 걸쳐지지 않도록 연신하는 한, 이러한 구조에 한하는 것이 아니고, 복수의 소자 영역(22)을 섬 형상으로 점재시킨 경우에는, 광 투과성 부재의 중앙에 관통 구멍을 형성하고, 인접하는 소자 영역 사이의 주연 영역에 면하여 관통 구멍의 내측 개구를 개구시킨 구조로 하여도 된다.
(4) 상기 실시예 1∼4에서는, 광 투과성 부재(2)에 형성된 관통 구멍(3)의 내측 개구가 주연 영역(23)에만 면하여 개구하고 있는 경우를 설명하였지만, 이 내측 개구가 소자 영역(22)에 면하여 중공에 개구하고 있는 관통 구멍을 더 포함하도록 하는 장치 구조를 제외하는 것이 아니다. 단, 관통 구멍에 의한 입사광의 산란 등을 확실하게 방지하기 위해서는, 상기 실시예 1∼4에서 설명한 바와 같이, 모든 관통 구멍의 내측 개구가 주연 영역(23)에 면하여 개구하고 있는 구조로 하는 것이 바람직하다.
(5) 상기 실시예 1∼4에서는, 페이스트상의 수지를 인쇄에 의해 전사함으로써 밀봉 부재(4)를 형성하였지만, 에폭시, 폴리이미드 및 아크릴 등으로 이루어지는 감광성의 수지의 도포 후에 노광, 현상하여 형성하여도 된다. 또한, 중공(7)에 대응한 부분이 펀칭된 에폭시나 폴리이미드 등으로 이루어지는 시트 형상의 접착성 수지를 접착하여 형성하여도 된다.
이상 설명한 바와 같이, 본 발명에 따르면, 습기가 차기 어려운 중공 구조 내에 반도체 소자가 내포되어 있기 때문에, 반도체 소자의 열화나 장치의 오작동을 방지하는 것에도 이용할 수 있으므로, 그 산업상의 이용 가능성은 크다.
본 발명에 따르면, 반도체 소자가 봉입되어 있는 반도체 장치의 중공이, 광 투과성 부재에 형성된 관통 구멍에 의해 외기와 연결되기 때문에, 상기 중공의 통 기성이 좋아, 그 내부에 습기가 차지 않는다. 따라서, 이러한 습기에 기인하는, 반도체 칩의 열화나 장치의 오작동을 방지할 수 있다. 또한, 기판을 중공 용기에 수납하여 이루어지는 종래형의 반도체 장치와 달리, 기판 상에만 중공을 형성함으로써, 장치가 현저히 소형화된다.

Claims (19)

  1. 반도체 장치에 있어서,
    반도체 기판과,
    상기 반도체 기판의 한 쪽 주면의 소자 영역에 형성된 반도체 소자와,
    상기 한 쪽 주면에 형성되고, 상기 소자 영역을 둘러싸는 밀봉 부재와,
    상기 소자 영역과의 사이에 중공이 형성되도록 하고, 상기 밀봉 부재를 개재하여 상기 반도체 기판에 접합된 광 투과성 부재
    를 포함하고,
    상기 광 투과성 부재에는, 그 광 투과성 부재의 주면을 관통하는 관통 구멍이 형성되며,
    상기 관통 구멍은 상기 중공과 연통되어 있는 반도체 장치.
  2. 제1항에 있어서,
    상기 반도체 소자가 수광 센서이고,
    상기 소자 영역을 둘러싸는 밀봉 부재와 반도체 소자 사이에, 그 위쪽이 중공인 주연 영역이 존재하며,
    상기 광 투과성 부재의 관통 구멍의 내측 개구가 상기 주연 영역에 면하여 개구되고,
    또한, 상기 관통 구멍의 경로가 상기 소자 영역의 위쪽에 걸쳐지지 않도록 연신하고 있는 반도체 장치.
  3. 제1항에 있어서,
    상기 반도체 기판의 한 쪽 주면과 반대측의 다른 쪽 주면에 형성된 외부 출력 단자와,
    상기 반도체 기판의 주면을 관통하여, 상기 반도체 소자와 상기 외부 출력 단자를 도통시키는 관통 전극
    을 더 포함하는 반도체 장치.
  4. 제1항에 있어서,
    상기 광 투과성 부재에 형성된 관통 구멍이 하나만인 반도체 장치.
  5. 제1항에 있어서,
    상기 광 투과성 부재에 형성된 관통 구멍이 2 이상이고, 상기 2 이상의 관통 구멍의 사이즈가 서로 다른 반도체 장치.
  6. 제1항에 있어서,
    상기 반도체 소자가 수광 센서이고,
    상기 광 투과성 부재가 글래스이고, 그 글래스의 표면에 적외선 컷트 필터가 코팅되어 있는 반도체 장치.
  7. 제2항에 있어서,
    상기 관통 구멍의 경로가 상기 주연 영역의 수직 방향으로 연신하고 있는 반도체 장치.
  8. 제2항에 있어서,
    상기 관통 구멍의 경로가 상기 주연 영역의 바로 위쪽으로부터 외측으로 멀어지는 방향으로 연신하고 있는 반도체 장치.
  9. 제2항에 있어서,
    상기 광 투과성 부재에 형성된 관통 구멍은 내측 개구가 상기 주연 영역에 면하여 개구한 관통 구멍만으로 이루어지는 반도체 장치.
  10. 반도체 장치의 제조 방법에 있어서,
    반도체 웨이퍼의 한 쪽 주면의 소자 영역에 반도체 소자를 형성하는 반도체 소자 형성 공정과,
    상기 소자 영역을 둘러싸도록 하여 상기 한 쪽 주면에 밀봉 부재를 형성하는 밀봉 부재 형성 공정과,
    그 주면을 관통하는 관통 구멍이 형성된 광 투과성 부재와 상기 반도체 웨이퍼를, 상기 소자 영역과의 사이에 중공이 형성되도록, 또한 상기 관통 구멍의 내측 개구가 상기 중공에 개구하여 상기 개구와 연통하도록 하여, 상기 밀봉 부재를 개재하여 접합하는 접합 공정과,
    상기 접합 공정 후에, 상기 밀봉 부재를 가열 경화시키는 가열 경화 공정
    을 포함하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 가열 경화 공정 후에, 상기 반도체 웨이퍼를 방열시키는 방열 공정
    을 더 포함하는 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 반도체 소자가 수광 센서이고,
    상기 밀봉 부재 형성 공정은, 상기 소자 영역과, 상기 소자 영역의 주연의 한 쪽 주면으로서 상기 반도체 소자가 형성되어 있지 않은 주연 영역을 둘러싸도록 하여 밀봉 부재를 형성하는 공정이고,
    상기 광 투과성 부재의 관통 구멍은, 상기 광 투과성 부재와 상기 반도체 웨이퍼를 접합한 경우에, 상기 광 투과성 부재의 관통 구멍의 내측 개구가 상기 주연 영역에 면하여 개구하고, 또한 상기 관통 구멍의 경로가 상기 소자 영역의 위쪽에 걸쳐지지 않도록 상기 광 투과성 부재에 형성되어 있는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 광 투과성 부재의 관통 구멍의 내측 개구가, 상기 광 투과성 부재와 상기 반도체 웨이퍼를 접합한 경우에, 상기 주연 영역에만 면하여 개구하도록 하여, 상기 광 투과성 부재에 형성되어 있는 반도체 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 방열 공정 후에, 상기 광 투과성 부재의 관통 구멍의 내측 개구와 반대측의 외측 개구를 막도록 하고, 상기 광 투과성 부재에 접하여 표면 보호층을 형성하는 공정과,
    상기 표면 보호층이 형성된 광 투과성 부재를 지지하고, 상기 반도체 웨이퍼의 한 쪽 주면과 반대측의 다른 쪽 주면을 연삭하여, 상기 반도체 웨이퍼를 반도체 기판으로 가공하는 공정과,
    상기 연삭되어 이루어지는 반도체 기판 면에, 상기 반도체 소자와 도통하는 외부 출력 단자를 형성하는 공정과,
    상기 표면 보호층을 제거하여 상기 광 투과성 부재의 한 쪽 주면을 노출시킨 후, 상기 관통 구멍의 외측 개구를 막도록 하고, 그 노출시킨 광 투과성 부재의 한 쪽 주면에 접하여 다이싱용 시트를 접착하거나, 상기 표면 보호층을 제거하지 않고서, 그 표면 보호층에 접하여 다이싱용 시트를 접착하는 다이싱용 시트 접착 공정과,
    상기 다이싱용 시트 접착 공정 후, 상기 반도체 기판, 상기 밀봉 부재 및 상기 광 투과성 부재를 다이싱하는 공정
    을 더 포함하는 반도체 장치의 제조 방법.
  15. 제10항에 있어서,
    상기 반도체 소자가 수광 센서이고,
    상기 밀봉 부재 형성 공정은, 상기 소자 영역과, 상기 소자 영역의 주연의 한 쪽 주면으로서 상기 반도체 소자가 형성되어 있지 않은 주연 영역을 둘러싸도록 하여 밀봉 부재를 형성하는 공정이고,
    상기 광 투과성 부재의 관통 구멍은, 상기 광 투과성 부재와 상기 반도체 웨이퍼를 접합한 경우에, 상기 광 투과성 부재의 관통 구멍의 내측 개구가 상기 주연 영역에 면하여 개구하고, 또한 상기 관통 구멍의 경로가, 상기 소자 영역의 위쪽에 걸쳐지지 않도록, 상기 광 투과성 부재에 형성되어 있는 반도체 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 광 투과성 부재의 관통 구멍의 내측 개구가, 상기 광 투과성 부재와 상기 반도체 웨이퍼를 접합한 경우에, 상기 주연 영역에만 면하여 개구하도록 하여, 상기 광 투과성 부재에 형성되어 있는 반도체 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 방열 공정 후에, 상기 광 투과성 부재의 관통 구멍의 내측 개구와 반대측의 외측 개구를 막도록 하고, 상기 광 투과성 부재에 접하여 표면 보호층을 형성 하는 공정과,
    상기 표면 보호층이 형성된 광 투과성 부재를 지지하고, 상기 반도체 웨이퍼의 한 쪽 주면과 반대측의 다른 쪽 주면을 연삭하여, 상기 반도체 웨이퍼를 반도체 기판으로 가공하는 공정과,
    상기 연삭되어 이루어지는 반도체 기판 면에, 상기 반도체 소자와 도통하는 외부 출력 단자를 형성하는 공정과,
    상기 표면 보호층을 제거하여 상기 광 투과성 부재의 한 쪽 주면을 노출시킨 후, 상기 관통 구멍의 외측 개구를 막도록 하고, 그 노출시킨 광 투과성 부재의 한 쪽 주면에 접하여 다이싱용 시트를 접착하거나, 상기 표면 보호층을 제거하지 않고서, 그 표면 보호층에 접하여 다이싱용 시트를 접착하는 다이싱용 시트 접착 공정과,
    상기 다이싱용 시트 접착 공정 후, 상기 반도체 기판, 상기 밀봉 부재 및 상기 광 투과성 부재를 다이싱하는 공정
    을 더 포함하는 반도체 장치의 제조 방법.
  18. 제10항에 있어서,
    상기 광 투과성 부재의 관통 구멍의 내측 개구가, 상기 광 투과성 부재와 상기 반도체 웨이퍼를 접합한 경우에, 상기 주연 영역에만 면하여 개구하도록 하여, 상기 광 투과성 부재에 형성되어 있는 반도체 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 방열 공정 후에, 상기 광 투과성 부재의 관통 구멍의 내측 개구와 반대측의 외측 개구를 막도록 하고, 상기 광 투과성 부재에 접하여 표면 보호층을 형성하는 공정과,
    상기 표면 보호층이 형성된 광 투과성 부재를 지지하고, 상기 반도체 웨이퍼의 한 쪽 주면과 반대측의 다른 쪽 주면을 연삭하여, 상기 반도체 웨이퍼를 반도체 기판으로 가공하는 공정과,
    상기 연삭되어 이루어지는 반도체 기판 면에, 상기 반도체 소자와 도통하는 외부 출력 단자를 형성하는 공정과,
    상기 표면 보호층을 제거하여 상기 광 투과성 부재의 한 쪽 주면을 노출시킨 후, 상기 관통 구멍의 외측 개구를 막도록 하고, 그 노출시킨 광 투과성 부재의 한 쪽 주면에 접하여 다이싱용 시트를 접착하거나, 상기 표면 보호층을 제거하지 않고서, 그 표면 보호층에 접하여 다이싱용 시트를 접착하는 다이싱용 시트 접착 공정과,
    상기 다이싱용 시트 접착 공정 후, 상기 반도체 기판, 상기 밀봉 부재 및 상기 광 투과성 부재를 다이싱하는 공정
    을 더 포함하는 반도체 장치의 제조 방법.
KR1020050092140A 2004-10-04 2005-09-30 반도체 장치 및 그 제조 방법 KR100656327B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004291261A JP4381274B2 (ja) 2004-10-04 2004-10-04 半導体装置およびその製造方法
JPJP-P-2004-00291261 2004-10-04

Publications (2)

Publication Number Publication Date
KR20060051943A true KR20060051943A (ko) 2006-05-19
KR100656327B1 KR100656327B1 (ko) 2006-12-13

Family

ID=36124625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092140A KR100656327B1 (ko) 2004-10-04 2005-09-30 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20060071152A1 (ko)
JP (1) JP4381274B2 (ko)
KR (1) KR100656327B1 (ko)
TW (1) TW200629486A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006073085A1 (ja) * 2005-01-04 2006-07-13 I Square Reserch Co., Ltd. 固体撮像装置及びその製造方法
JP2008066702A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 固体撮像素子及びカメラ
JP2008103460A (ja) * 2006-10-18 2008-05-01 Sony Corp 半導体パッケージ及びその製造方法
US8076744B2 (en) * 2007-01-25 2011-12-13 Chien-Hung Liu Photosensitizing chip package and manufacturing method thereof
JP2009010261A (ja) 2007-06-29 2009-01-15 Fujikura Ltd 半導体パッケージおよびその製造方法
JP2009021307A (ja) * 2007-07-10 2009-01-29 Sharp Corp 半導体装置、撮像装置、およびそれらの製造方法
JP2009064839A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 光学デバイス及びその製造方法
US8211751B2 (en) * 2007-12-25 2012-07-03 Fujikura Ltd. Semiconductor device and method of manufacturing the same
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP2010040621A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 固体撮像デバイス及びその製造方法
US8125042B2 (en) 2008-11-13 2012-02-28 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
WO2011142059A1 (ja) * 2010-05-12 2011-11-17 パナソニック株式会社 半導体装置及びその製造方法
JP5706357B2 (ja) * 2012-02-24 2015-04-22 富士フイルム株式会社 基板モジュールおよびその製造方法
US9142695B2 (en) * 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
EP3029928B1 (en) * 2013-07-30 2019-08-14 Kyocera Corporation Imaging device
US10388684B2 (en) 2016-10-04 2019-08-20 Semiconductor Components Industries, Llc Image sensor packages formed using temporary protection layers and related methods
JP6465153B2 (ja) * 2017-05-25 2019-02-06 株式会社ニコン 撮像ユニット及び撮像装置
US11756977B2 (en) 2018-06-21 2023-09-12 Semiconductor Components Industries, Llc Backside illumination image sensors
US11637211B2 (en) 2021-02-02 2023-04-25 Rockwell Collins, Inc. Optically clear thermal spreader for status indication within an electronics package
WO2023162713A1 (ja) * 2022-02-22 2023-08-31 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器および半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2744273B2 (ja) * 1988-02-09 1998-04-28 キヤノン株式会社 光電変換装置の製造方法
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
GB9818474D0 (en) * 1998-08-26 1998-10-21 Hughes John E Multi-layer interconnect package for optical devices & standard semiconductor chips
US6215180B1 (en) * 1999-03-17 2001-04-10 First International Computer Inc. Dual-sided heat dissipating structure for integrated circuit package
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP3915873B2 (ja) * 2000-11-10 2007-05-16 セイコーエプソン株式会社 光学装置の製造方法
US6849916B1 (en) * 2000-11-15 2005-02-01 Amkor Technology, Inc. Flip chip on glass sensor package
US7242088B2 (en) * 2000-12-29 2007-07-10 Intel Corporation IC package pressure release apparatus and method
US7276798B2 (en) * 2002-05-23 2007-10-02 Honeywell International Inc. Integral topside vacuum package
JP2004363380A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP3782406B2 (ja) * 2003-07-01 2006-06-07 松下電器産業株式会社 固体撮像装置およびその製造方法
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers

Also Published As

Publication number Publication date
TWI301321B (ko) 2008-09-21
TW200629486A (en) 2006-08-16
JP2006108285A (ja) 2006-04-20
JP4381274B2 (ja) 2009-12-09
KR100656327B1 (ko) 2006-12-13
US20060071152A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
KR100656327B1 (ko) 반도체 장치 및 그 제조 방법
KR100755165B1 (ko) 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법
KR100840501B1 (ko) 반도체 장치 및 그 제조 방법, 카메라 모듈
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
US9034729B2 (en) Semiconductor device and method of manufacturing the same
US7397134B2 (en) Semiconductor device mounted on and electrically connected to circuit board
TWI302730B (en) Semiconductor device, manufacturing method of semiconductor device and module for optical device
US7378645B2 (en) Optical sensor module with semiconductor device for drive
US7986021B2 (en) Semiconductor device
KR100790996B1 (ko) 이미지 센서 패키지, 그 제조 방법 및 이를 포함하는이미지 센서 모듈
JP4693827B2 (ja) 半導体装置とその製造方法
US7589388B2 (en) Semiconductor device and method of manufacturing the same
US8194162B2 (en) Imaging device
JP2004363380A (ja) 光半導体装置およびその製造方法
JP2007165696A (ja) 半導体装置及びその製造方法
JP4828261B2 (ja) 半導体装置及びその製造方法
JP4354321B2 (ja) 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
US7781854B2 (en) Image sensor chip package structure and method thereof
JP2008153938A (ja) カメラモジュール及びその製造方法
JP2009076811A (ja) 半導体装置とその製造方法、およびそれを用いたカメラモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee