KR20060050315A

KR20060050315A - 박막 반도체 장치, 전기 광학 장치 및 전자 기기

Info

Publication number: KR20060050315A
Application number: KR1020050072627A
Authority: KR
Inventors: 츠카사 에구치; 히로시 세라
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 2004-09-29
Filing date: 2005-08-09
Publication date: 2006-05-19
Also published as: CN100451787C; TW200628913A; KR100714819B1; TWI302746B; JP2006098641A; CN1755468A; US7329901B2; US20060076560A1

Abstract

본 발명은 동일 기판 위에 형성된 TFT와 용량 소자에 대하여 높은 내전압을 확보하는 동시에, 용량 소자의 정전 용량이 향상 가능한 박막 반도체 장치, 전기 광학 장치 및 전자 기기를 제공하는 것을 과제로 한다.

TFT 어레이 기판(10)에서, 유전체막(2c)은 제 1 영역(1c)의 외측 영역에는 제 1 영역(201c)보다도 막 두께가 두꺼운 제 2 영역(202c)을 구비하고 있으므로, 축적 용량(70)의 내전압이 높다. 따라서, 축적 용량(70)에서는 높은 내전압이 얻어지는 동시에, 내전압을 높이기 위해 유전체막(2c)의 막 두께를 두껍게 한 것에 기인하는 정전 용량의 저하를 최소한으로 억제할 수 있다. 따라서, 동일 기판 위에 형성된 TFT(30)와 축적 용량(70)에 대하여 높은 내전압을 확보하는 동시에, 축적 용량(70)의 정전 용량을 향상시킬 수 있다.

박막 반도체, 전기 광학 장치, 축적 용량, 내전압, 정전 용량

Description

박막 반도체 장치, 전기 광학 장치 및 전자 기기{THIN-FILM SEMICONDUCTOR DEVICE, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}

도 1의 (a), (b)는 각각 본 발명의 제 1 실시예에 따른 액정 장치를 그 위에 형성된 각 구성 요소와 함께 대향 기판 측에서 본 평면도 및 대향 기판을 포함하여 나타내는 도 1의 (a)의 H-H′단면도.

도 2는 액정 장치의 전기적 구성을 나타내는 블록도.

도 3은 도 1에 나타내는 액정 장치의 TFT 어레이 기판에서 서로 인접하는 화소의 평면도.

도 4는 도 3의 A-A′선에 상당하는 위치에서의 단면도.

도 5는 도 1에 나타내는 액정 장치에서 주변 회로를 구성하는 TFT의 구성을 나타내는 단면도.

도 6은 본 발명을 적용한 TFT 어레이 기판의 제조 방법을 나타내는 공정 단면도.

도 7은 본 발명을 적용한 TFT 어레이 기판의 제조 방법을 나타내는 공정 단면도.

도 8은 본 발명의 제 2 실시예에 따른 액정 장치의 TFT 어레이 기판에서 서로 인접하는 화소의 평면도.

도 9는 도 8의 TFT 어레이 기판의 단면도.

도 10은 유기 EL 표시 장치의 전기적 구성을 나타내는 블록도.

도 11의 (a), (b)는 각각 본 발명에 따른 전기 광학 장치를 사용한 모바일형 퍼스널 컴퓨터를 나타내는 설명도 및 휴대 전화기의 설명도.

[도면의 주요 부분에 대한 부호의 설명]

1a, 1g, 160 : 반도체막

1f : 축적 용량의 제 1 전극

2a : 게이트 절연막

2c : 축적 용량의 유전체막

3a : 주사선

3b : 용량선

3c : 축적 용량의 제 2 전극

6a : 데이터선

10 : TFT 어레이 기판(박막 반도체 장치)

30 : 화소 스위칭용의 TFT

70 : 축적 용량(용량 소자)

100 : 액정 장치(전기 광학 장치)

201c : 유전체막의 제 1 영역

202c : 유전체막의 제 2 영역

본 발명은 박막 트랜지스터(이하, TFT라고 함)와 용량 소자가 동일 기판 위에 구비된 박막 반도체 장치, 이 박막 반도체 장치를 전기 광학 장치용 기판으로서 사용한 전기 광학 장치, 및 이 전기 광학 장치를 구비한 전자 기기에 관한 것이다. 또한, 상세하게는 용량 소자의 정전 용량 및 내전압의 향상 기술에 관한 것이다.

TFT와 용량 소자를 동일 기판 위에 형성하는 경우, TFT의 능동층과 같은 층의 반도체막을 도전화(導電化)하여 제 1 전극을 형성하고, 게이트 절연막과 같은 층의 절연막을 사용하여 유전체막을 형성하며, 게이트 전극과 같은 층의 도전막을 사용하여 제 2 전극을 형성하면, 적은 공정 수로 TFT와 용량 소자를 형성할 수 있다. 이러한 구조는 화소 스위칭용의 비선형 소자로서 TFT를 사용한 액정 장치(전기 광학 장치)의 소자 기판이나 각종 박막 반도체 장치에서 많이 사용되고 있다.

그러나, 용량 소자에서는 유전체막의 막 두께가 얇으면 큰 정전 용량을 얻을 수 있는 한편, TFT에서는 게이트 절연막이 얇으면 내전압이 저하되어 버린다. 그래서, 용량 소자 측에서 게이트 절연막과 동시 형성한 절연막을 박막화하여 유전체막을 형성한 구조가 제안되고 있다(예를 들어, 일본국 특개평6-130413호 공보 참조).

액정 장치에서는 화상의 고정세화(高精細化)에 따라 1화소당의 면적이 비약적으로 작아지고 있다. 그 때문에, 액정 용량이 점점 작아지고 있는 만큼 용량 소 자에 대해서는 더욱 큰 정전 용량이 요구되고 있다. 그러나, 용량 소자에서 유전체막을 얇게 하여 정전 용량을 증대시키면, 내전압이 저하되어 액정 장치의 제품 비율이나 신뢰성이 저하되어 버리는 문제점이 있다.

이러한 문제점은 용량 소자에서 유전체막을 두껍게 하여 내전압을 확보하는 한편, 제 1 전극과 제 2 전극의 대향 면적을 확장하여 정전 용량이 증대하면 해소될 수 있을 것 같다. 그러나, 액정 장치에 한정되지 않고 어떠한 박막 반도체 장치에서도 소자의 형성 면적을 확대하는 것이 공간적인 제약이 있어 곤란하다.

이상의 문제점을 감안하여, 본 발명의 과제는 동일 기판 위에 형성된 TFT와 용량 소자에 대하여 높은 내전압을 확보하는 동시에, 용량 소자의 정전 용량이 향상 가능한 박막 반도체 장치, 이 박막 반도체 장치를 전기 광학 장치용 기판으로서 사용한 전기 광학 장치, 및 이 전기 광학 장치를 구비한 전자 기기를 제공하는 것에 있다.

상기 과제를 해결하기 위해, 본 발명에서는 능동층, 게이트 절연막, 및 게이트 전극이 적층된 박막 트랜지스터와, 상기 능동층과 같은 층의 반도체막을 도전화하여 이루어지는 제 1 전극, 상기 게이트 절연막과 같은 층의 유전체막, 및 상기 게이트 전극과 같은 층의 제 2 전극이 적층된 용량 소자를 동일 기판 위에 구비한 박막 반도체 장치에서, 상기 용량 소자를 평면적으로 보았을 때, 상기 유전체막은 상기 제 1 전극의 외주 가장자리 및 상기 제 2 전극의 외주 가장자리보다 내측 영역에 상기 게이트 절연막보다 막 두께가 얇은 제 1 영역을 구비하고, 상기 제 1 영 역의 외측 영역에 상기 제 1 영역보다도 막 두께가 두꺼운 제 2 영역을 구비하고 있는 것을 특징으로 한다.

본원 명세서에서의 같은 층이란, 박막의 일부 혹은 전체가 기판 위의 동일 층간에 동일 형성된 구조를 의미한다.

본 발명에서는 TFT와 용량 소자에서 양쪽의 구성 요소를 같은 층으로 하고 있으므로, TFT와 용량 소자를 적은 공정 수로 형성할 수 있다. 여기서, 용량 소자의 유전체막은 TFT의 게이트 절연막과 같은 층이지만, 유전체막에는 게이트 절연막보다 막 두께가 얇은 제 1 영역을 형성하고 있음에도 불구하고, TFT의 내전압을 크게 저하시키지 않고도 용량 소자의 정전 용량을 향상시킬 수 있다. 유전체막은 제 1 전극의 외주 가장자리 또는 제 2 전극의 외주 가장자리의 영역에 대해서는 제 1 영역보다도 막 두께가 두꺼운 제 2 영역으로 되어 있으므로 내전압이 높다. 즉, 용량 소자의 내전압은 제 1 전극과 제 2 전극 사이 중, 제 1 전극의 단부에서의 유전체막의 막 두께, 및 제 2 전극의 단부에서의 유전체막의 막 두께에 크게 지배되는 경향에 있으므로, 본 발명에서는 이러한 지배적인 부분에 대해서는 선택적으로 유전체막의 막 두께를 두껍게 하고 있다. 따라서, 용량 소자에서는 높은 내전압이 얻어지는 동시에, 내전압을 높이기 위해 유전체막의 막 두께를 두껍게 한 것에 기인하는 정전 용량의 저하를 최소한으로 억제할 수 있다. 따라서, 동일 기판 위에 형성된 TFT와 용량 소자에 대하여 높은 내전압을 확보하는 동시에, 용량 소자의 정전 용량을 향상시킬 수 있다.

본 발명에서, 상기 유전체막은, 예를 들면, 상기 제 2 영역에서의 막 두께가 상기 게이트 절연막의 막 두께와 대략 동일하다.

본 발명에서, 상기 용량 소자를 평면적으로 보았을 때, 상기 제 2 전극이 상기 제 1 전극의 내측 영역에 형성되어 있는 구성을 채용할 수 있고, 이 경우에 상기 제 1 영역은 상기 제 2 전극의 내측 영역에 형성되게 된다. 또한, 상기 용량 소자를 평면적으로 보았을 때, 상기 제 1 전극이 상기 제 2 전극의 내측 영역에 형성된 구성을 채용할 수도 있고, 이 경우에 상기 제 1 영역은 상기 제 1 전극의 내측 영역에 형성되게 된다.

본 발명에 따른 박막 반도체 장치는, 예를 들면, 전기 광학 장치에서 전기 광학 물질을 유지하는 전기 광학 장치용 기판으로서 사용된다. 여기서, 상기 전기 광학 물질은, 예를 들면, 상기 전기 광학 장치용 기판과, 그 전기 광학 장치용 기판에 대향 배치된 대향 기판 사이에 유지된 액정이고, 상기 박막 트랜지스터 및 상기 용량 소자는 매트릭스 형상으로 배치된 복수의 화소 각각에 구성되어 있다. 또한, 상기 전기 광학 물질은 상기 전기 광학 장치용 기판 위에 구성된 유기 일렉트로루미네선스 재료일 수도 있고, 이 경우에도 상기 박막 트랜지스터 및 상기 용량 소자는 매트릭스 형상으로 배치된 복수의 화소 각각에 구성되게 된다.

본 발명에 따른 전기 광학 장치는 휴대형 컴퓨터나 휴대 전화기 등과 같은 전자 기기에서 표시부 등을 구성하는 데에 사용된다.

도면을 참조하여 대표적인 전기 광학 장치인 액정 장치에 본 발명을 적용한 예를 설명한다. 또한, 각 도면에서는 각 층이나 각 부재를 도면상에서 인식 가능할 정도의 크기로 하기 위해 각 층이나 각 부재마다 축척을 다르게 하고 있다.

[제 1 실시예]

(액정 장치의 전체 구성)

도 1의 (a), (b)는 각각 액정 장치를 그 위에 형성된 각 구성 요소와 함께 대향 기판 측에서 본 평면도 및 대향 기판을 포함하여 나타내는 도 1의 (a)의 H-H′단면도이다.

도 1의 (a), (b)에서, 액정 장치(100)(전기 광학 장치)에서는 TFT 어레이 기판(10)(박막 반도체 장치)과 대향 기판(20)이 대향 기판(20)의 가장자리를 따르도록 도포된 밀봉재(107)(도 1의 (a)의 우측 하부의 사선 영역)에 의해 서로 부착되어 있다. 또한, TFT 어레이 기판(10)과 대향 기판(20) 사이에는 전기 광학 물질로서의 액정(50)이 유지되어 있다. TFT 어레이 기판(10)의 외주 측에는 기판변 (111) 측에서 밀봉재(107)와 일부 겹치도록 데이터선 구동 회로(101)가 형성되고, 기판변(113, 114) 측에는 주사선 구동 회로(104)가 형성되어 있다. TFT 어레이 기판(10)에서 대향 기판(20)으로부터의 돌출 영역(10c)에는 다수의 단자(102)가 형성되어 있다. TFT 어레이 기판(10)에서 기판변(111)과 대향하는 기판변(112)에는 화상 표시 영역(10a)의 양측에 설치된 주사선 구동 회로(104)들을 연결하기 위한 복수의 배선(105)이 형성되어 있다. 또한, 대향 기판(20)의 4개의 코너부에는 TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 기판간 도통재(106)가 형성되고, 이 기판간 도통재(106)는 에폭시 수지계의 접착제 성분에 은가루나 금도금 파이버 등의 도전 입자가 배합된 것이다. 또한, 밀봉재(107)는 광경화 수지나 열경화성 수지 등으로 이루어지는 접착제로서, 양쪽 기판간의 거리 를 소정값으로 하기 위한 글래스 파이버(glass fiber) 또는 글래스 비드(glass bead) 등의 갭 재료가 배합되어 있다.

상세한 것은 후술하지만, TFT 어레이 기판(10)에는 화소 전극(9a)이 매트릭스 형상으로 형성되어 있다. 이것에 대하여, 대향 기판(20)에는 밀봉재(107)의 내측 영역에 차광성 재료로 이루어지는 주변 차단용의 차광막(108)이 형성되어 있다. 또한, 대향 기판(20)에서 TFT 어레이 기판(10)에 형성되어 있는 화소 전극(9a)의 종횡의 경계 영역과 대향하는 영역에는 블랙 매트릭스 또는 블랙 스트라이프 등으로 칭해지는 차광막(23)이 형성되고, 그 상층 측에는 ITO막으로 이루어지는 대향 전극(21)이 형성되어 있다.

이와 같이 구성한 액정 장치(100)에 대해서는 후술하는 바와 같이, 모바일 컴퓨터, 휴대 전화기, 액정 텔레비전 등과 같은 전자 기기의 컬러 표시 장치로서 사용하는 경우에는 대향 기판(20)에서 각 화소 전극(9a)에 대향하는 영역에 RGB의 컬러 필터(도시 생략) 등을 형성한다.

(액정 장치(100)의 구성 및 동작)

도 2는 액정 장치의 전기적 구성을 나타내는 블록도이다. 도 2에 나타낸 바와 같이, 구동 회로 내장형의 TFT 어레이 기판(10)에서는 서로 교차하는 복수의 데이터선(6a)과, 복수의 주사선(3a)이 교차하는 부분에 대응하여 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있다. 복수의 화소(100a) 각각에는 화소 전극(9a) 및 화소 전극(9a)을 제어하기 위한 화소 스위칭용의 TFT(30)가 형성되어 있고, 화소 신호를 공급하는 데이터선(6a)이 상기 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호 S1, S2, … Sn은 이 순서대로 선순차(線順次)로 공급한다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로 주사선(3a)에 펄스적으로 주사 신호 G1, G2 … Gm을, 이 순서대로 선순차로 인가하도록 구성되어 있다. 화소 전극(9a)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간 동안 그 온 상태로 함으로써, 데이터선(6a)으로부터 공급되는 화소 신호 S1, S2, … Sn을 각 화소에 소정의 타이밍으로 기입한다. 이와 같이 하여, 화소 전극(9a)을 통하여 액정에 기입된 소정 레벨의 화소 신호 S1, S2, … Sn은 도 1의 (b)에 나타내는 대향 기판(20)의 대향 전극(21) 사이에서 일정 기간 유지된다.

여기서, TFT 어레이 기판(10)에는 유지된 화소 신호가 누설되는 것을 방지하는 것을 목적으로, 화소 전극(9a)과 대향 전극(21) 사이에 형성되는 액정 용량과 병렬로 축적 용량(70)(용량 소자)이 부가되어 있다. 이 축적 용량(70)에 의해, 화소 전극(9a)의 전압은, 예를 들면, 소스 전압이 인가된 시간보다도 3 자릿수나 긴 시간만큼 유지된다. 이것에 의해, 전하의 유지 특성은 개선되어 콘트라스트비가 높은 표시를 행할 수 있는 액정 장치(100)가 실현된다. 또한, 축적 용량(70)에 대해서는 본 형태와 같이 용량선(3b)과의 사이에 형성하는 경우 이외에, 전단(前段)의 주사선(3a)과의 사이에 형성하는 경우도 있다.

(TFT 어레이 기판의 구성)

도 3은 TFT 어레이 기판에서 서로 인접하는 화소의 평면도이다. 도 4는 도 3의 A-A′선에 상당하는 위치에서의 단면도이다.

도 3에서, TFT 어레이 기판(10) 위에는 복수의 투명한 ITO(Indium Tin Oxide)막으로 이루어지는 화소 전극(9a)이 매트릭스 형상으로 형성되고, 이들 화소 전극(9a)에 대하여 화소 스위칭용의 TFT(30)가 각각 접속되어 있다. 또한, 화소 전극(9a)의 종횡의 경계를 따라 데이터선(6a), 주사선(3a) 및 용량선(3b)이 형성되고, TFT(30)는 데이터선(6a) 및 주사선(3a)에 대하여 접속되어 있다. 즉, 데이터선(6a)은 컨택트 홀을 통하여 TFT(30)의 고농도 소스 영역(1d)에 전기적으로 접속되고, 주사선(3a)은 그 돌출 부분이 TFT(30)의 게이트 전극을 구성하고 있다. 축적 용량(70)은 화소 스위칭용의 TFT(30)를 형성하기 위한 반도체막(1a)의 연장 설치 부분을 도전화한 것을 제 1 전극(1f)(하전극)으로 하고, 이 제 1 전극(1f)에 겹치는 용량선(3b)의 직사각형 부분을 제 2 전극(3c)(상전극)으로 하고 있다.

도 4에 나타낸 바와 같이, TFT 어레이 기판(10)에서는 그 기체로서 투명 기판(10b)이 사용되고, 이 투명 기판(10b)의 표면에는 두께가 300㎚ 내지 500㎚의 실리콘 산화막(절연막)으로 이루어지는 하지 보호막(11)이 형성되고, 이 하지 보호막(11)의 표면에는 두께가 30㎚ 내지 100㎚의 섬 형상의 반도체막(1a)이 형성되어 있다. 반도체막(1a)의 표면에는 두께가 약 50㎚ 내지 150㎚의 실리콘 산화막 등의 절연막(2)으로 이루어지는 게이트 절연막(2a)이 형성되고, 이 게이트 절연막(2a)의 표면에 두께가 300㎚ 내지 800㎚의 주사선(3a)이 형성되어 있다. 반도체막(1a) 중, 주사선(3a)에 대하여 게이트 절연막(2a)을 통하여 대치하는 영역이 채널 영역(1a′)(능동층)으로 되어 있다. 이 채널 영역(1a′)에 대하여 한쪽 측에는 저농도 소스 영역(1b) 및 고농도 소스 영역(1d)을 구비하는 소스 영역이 형성되고, 다른 쪽 측에는 저농도 드레인 영역(1c) 및 고농도 드레인 영역(1e)을 구비하는 드레인 영역이 형성되어 있다.

화소 스위칭용의 TFT(30)의 표면 측에는 두께가 300㎚ 내지 800㎚의 실리콘 산화막으로 이루어지는 층간 절연막(4)이 형성되고, 이 층간 절연막(4)의 표면에는 두께가 100㎚ 내지 300㎚의 실리콘 질화막으로 이루어지는 층간 절연막(5)이 형성되어 있다. 층간 절연막(4)의 표면에는 두께가 300㎚ 내지 800㎚의 데이터선(6a)이 형성되고, 이 데이터선(6a)은 층간 절연막(4)에 형성된 컨택트 홀을 통하여 고농도 소스 영역(1d)에 전기적으로 접속되어 있다. 층간 절연막(4)의 표면에는 데이터선(6a)과 동시 형성된 드레인 전극(6b)이 형성되고, 이 드레인 전극(6b)은 층간 절연막(4)에 형성된 컨택트 홀을 통하여 고농도 드레인 영역(1e)에 전기적으로 접속되어 있다.

층간 절연막(5)의 상층에는 투광성의 감광성 수지로 이루어지는 요철 형성층(13a)이 소정의 패턴으로 형성되어 있다. 요철 형성층(13a)의 표면에는 투광성의 감광성 수지로 이루어지는 상층 절연막(7a)이 형성되고, 이 상층 절연막(7a)의 표면에는 알루미늄막 등에 의해 반사 모드에서의 화상 표시를 가능하게 하는 광반사막(8a)이 형성되어 있다. 광반사막(8a)의 표면에는 요철 형성층(13a)의 요철이 반영되어 요철 패턴(8g)이 형성되고, 이 요철 패턴(8g)은 에지가 없는 완만한 형상으로 되어 있다. 광반사막(8a)의 상층에는 화소 전극(9a)이 형성되어 있다. 화소 전극(9a)은 광반사막(8a)의 표면에 직접 적층될 수도 있다. 또한, 화소 전극(9a)은 상층 절연막(7a), 요철 형성층(13a), 층간 절연막(5)에 형성된 컨택트 홀을 통 하여 드레인 전극(6b)에 전기적으로 접속되어 있다. 화소 전극(9a)의 표면 측에는 폴리이미드 막으로 이루어지는 배향막(12)이 형성되어 있다. 이 배향막(12)은 폴리이미드 막에 대하여 러빙 처리가 실시된 막이다. 또한, 도 3에는 요철 형성층(13a)의 평면 형상에 대해서는 육각형으로 나타내고 있지만, 그 형상에 대해서는 원형이나 팔각형 등의 다양한 형상의 것을 채용할 수 있다.

광반사막(8a)에는 화소 전극(9a)과 평면적으로 겹치는 영역의 일부에, 투과 모드에서의 화상 표시를 가능하게 하는 직사각형의 광투과창(8d)이 형성되고, 이 광투과창(8d)에 상당하는 부분에는 ITO로 이루어지는 화소 전극(9a)은 존재하지만, 광반사막(8a)은 존재하지 않는다.

고농도 드레인 영역(1e)으로부터의 연장 설치 부분(제 1 전극(1f))에 대하여는 게이트 절연막(2a)과 동시 형성된 절연막(유전체막(2c))을 통하여 용량선(3b)의 직사각형 부분이 제 2 전극(3c)으로서 대향함으로써, 축적 용량(70)이 구성되어 있다.

또한, TFT(30)는 바람직하게는 상술한 바와 같이 LDD 구조를 갖지만, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 상당하는 영역에 불순물 이온의 주입을 행하지 않는 오프셋 구조를 갖고 있어도 된다. 또한, TFT(30)는 게이트 전극(주사선(3a)의 일부)을 마스크로서 고농도로 불순물 이온을 주입하고, 자기 정합적으로 고농도의 소스 및 드레인 영역을 형성한 셀프얼라인형(self-aligned)의 TFT이어도 된다.

또한, 본 형태에서는 TFT(30)의 게이트 전극(주사선(3a))을 소스-드레인 영 역 사이에 1개만 배치한 싱글 게이트 구조로 했지만, 이들 간에 2개 이상의 게이트 전극을 배치하여도 된다. 이때, 각각의 게이트 전극에는 동일 신호가 인가되도록 한다. 이와 같이, 듀얼 게이트(더블 게이트) 또는 트리플 게이트 이상으로 TFT(30)를 구성하면 채널과 소스-드레인 영역의 접합부에서의 누설 전류를 방지할 수 있어 오프할 때의 전류를 저감할 수 있다. 이들 게이트 전극의 적어도 1개를 LDD 구조 또는 오프셋 구조로 하면, 오프 전류를 더 저감할 수 있어 안정된 스위칭 소자를 얻을 수 있다.

(축적 용량(70)의 상세한 구성)

도 3 및 도 4에 나타낸 바와 같이, TFT 어레이 기판(10) 및 축적 용량(70)을 평면적으로 보았을 때, 유전체막(2c)은 제 1 전극(1f)의 외주 가장자리 및 제 2 전극(3c)의 외주 가장자리보다 내측 영역에 게이트 절연막(2a)보다 막 두께가 얇은 제 1 영역(201c)을 구비하고, 제 1 영역(1c)의 외측 영역에는 제 1 영역(201c)보다도 막 두께가 두꺼운 제 2 영역(202c)을 구비하고 있다. 본 형태에서, 제 2 전극(3c)은 제 1 전극(1f)보다도 좁은 면적으로 제 1 전극(1f)의 내측 영역에 형성되어 있으므로, 제 1 영역(201c)은 제 2 전극(3c)의 내측 영역에 형성되어 있는 상태에 있다. 또한, 유전체막(2c)의 제 2 영역(202c)은 게이트 절연막(2a)과 대략 동일한 막 두께를 구비하고 있다.

이와 같이 구성한 TFT 어레이 기판(10)에서는 TFT(30)와 축적 용량(70)에서 양쪽의 구성 요소를 같은 층으로 하고 있으므로 제조 방법을 후술하는 바와 같이, TFT(30)와 축적 용량(70)을 적은 공정 수로 형성할 수 있다. 여기서, 축적 용량 (70)의 유전체막(2c)은 TFT(30)의 게이트 절연막(2a)과 같은 층이지만, 유전체막(2c)에는 게이트 절연막(2a)보다 막 두께가 얇은 제 1 영역(201c)을 형성하고 있으므로, 축적 용량(70)의 정전 용량을 향상시킬 수 있다.

또한, 유전체막(2c)에는 제 1 영역(201c)보다도 막 두께가 두꺼운 제 2 영역(202c)이 형성되어 있으므로, 축적 용량(70)의 내전압이 높다. 즉, 축적 용량(70)의 내전압은 제 1 전극(1f)과 제 2 전극(3c) 사이 중, 제 1 전극(1f)의 단부에서의 유전체막(2c)의 막 두께 또는 제 2 전극(3c)의 단부에서의 유전체막(2c)의 막 두께에 크게 지배되는 경향에 있으므로, 본 형태에서는 이러한 지배적인 부분에 대해서는 선택적으로 유전체막(2c)의 막 두께를 두껍게 하고 있다. 따라서, 축적 용량(70)에서는 높은 내전압이 얻어지는 동시에, 내전압을 높이기 위해 유전체막(2c)의 막 두께를 두껍게 한 것에 기인하는 정전 용량의 저하를 최소한으로 억제할 수 있다. 따라서, 동일 기판 위에 형성된 TFT(30)와 축적 용량(70)에 대하여 높은 내전압을 확보하는 동시에, 축적 용량(70)의 정전 용량을 향상시킬 수 있다.

(대향 기판(20)의 구성)

대향 기판(20)에서는 TFT 어레이 기판(10)에 형성되어 있는 화소 전극(9a)의 종횡의 경계 영역과 대향하는 영역에 블랙 매트릭스 또는 블랙 스트라이프 등으로 칭해지는 차광막(23)이 형성되고, 그 상층 측에는 ITO막으로 이루어지는 대향 전극(21)이 형성되어 있다. 또한, 대향 전극(21)의 상층 측에는 폴리이미드 막으로 이루어지는 배향막(22)이 형성되고, 이 배향막(22)은 폴리이미드 막에 대하여 러빙 처리가 실시된 막이다.

(구동 회로의 구성)

다시 도 1의 (a)에서, 본 형태의 액정 장치(100)에서는 TFT 어레이 기판(10)의 표면 측 중, 화상 표시 영역(10a)의 주변 영역을 이용하여 데이터선 구동 회로(101) 및 주사선 구동 회로(104) 등의 주변 회로가 형성되어 있다. 데이터선 구동 회로(101) 및 주사선 구동 회로(104)는 기본적으로는 도 5에 나타내는 N채널형의 TFT와 P채널형의 TFT에 의해 구성되어 있다.

도 5는 주사선 구동 회로(104) 및 데이터선 구동 회로(101) 등의 주변 회로를 구성하는 TFT의 구성을 나타내는 단면도이다. 도 5에서, 주변 회로를 구성하는 TFT는 P채널형의 TFT(180)와 N채널형의 TFT(190)로 이루어지는 상보형 TFT로서 구성되어 있다. 이들 구동 회로용의 TFT(180, 190)를 구성하는 반도체막(160)은 투명 기판(10b)의 하지 보호막(11)의 표면에 섬 형상으로 형성되어 있다. TFT(180, 190)에는 고전위선(171)과 저전위선(172)이 컨택트 홀(163, 164)을 통하여 반도체막(160)의 소스 영역에 전기적으로 각각 접속되어 있다. 또한, 입력 배선(166)은 공통의 게이트 전극(165)에 각각 접속되어 있고, 출력 배선(167)은 컨택트 홀(168, 169)을 통하여 반도체막(160)의 드레인 영역에 전기적으로 각각 접속되어 있다.

이러한 주변 회로 영역도 화상 표시 영역(10a)과 동일한 프로세스를 거쳐 형성되므로, 주변 회로 영역에도 층간 절연막(4, 5) 및 절연막(2)(게이트 절연막)이 형성되어 있다. 또한, 구동 회로용의 N형의 TFT(190)도 화소 스위칭용의 TFT(30)와 마찬가지로 LDD 구조를 갖고 있고, 채널 형성 영역(191)의 양측에는 고농도 소스 영역(192) 및 저농도 소스 영역(193)으로 이루어지는 소스 영역과, 고농도 드레 인 영역(194) 및 저농도 드레인 영역(195)으로 이루어지는 드레인 영역을 구비하고 있다. 구동 회로용의 P형의 TFT(180)도 N형의 TFT(190)와 마찬가지로 LDD 구조로 할 수도 있지만, 본 형태에서는 셀프얼라인 구조를 갖고 있어, 채널 형성 영역 (181)의 양측에는 고농도의 소스 영역(182)과 고농도의 드레인 영역(184)을 구비하고 있다.

(TFT 어레이 기판의 제조 방법)

도 6 및 도 7은 어느 것이든 본 형태의 TFT 어레이 기판(10)의 제조 방법을 나타내는 공정 단면도이다. 또한, 도 6 및 도 7은 어느 것이든 도 4 및 도 5에 대응하는 단면에 상당한다.

우선, 도 6의 (a)에 나타낸 바와 같이, 초음파 세정 등에 의해 청정화된 유리제 등의 투명 기판(10)을 준비한 후, 그 표면에 하지 보호막(11)을 형성하고, 다음에 섬 형상의 반도체막(1a, 160)을 형성한다. 이러한 반도체막(1a, 160)을 형성하기 위해서는, 예를 들면, 기판 온도가 150℃ 내지 450℃의 온도 조건하에서 하지 보호막(11)의 표면에 아모퍼스의 실리콘 막으로 이루어지는 반도체막을 플라즈마 CVD법에 의해 30㎚ 내지 100㎚의 두께로 형성한 후, 반도체막에 대하여 레이저광을 조사하여 레이저 어닐링을 실시한 후, 반도체막을 포토리소그래피 기술을 이용하여 패터닝한다.

다음에, 도 6의 (b)에 나타낸 바와 같이, 350℃ 이하의 온도 조건하에서 투명 기판(10)의 전체 면에 두께가 50㎚ 내지 150㎚의 실리콘 산화막 등의 절연막(2)(게이트 절연막(2a) 및 유전체막(2c))을 형성한다. 이 때의 원료 가스는, 예를 들면, TEOS와 산소 가스의 혼합 가스를 사용할 수 있다. 여기서 형성하는 절연막(2a)은 실리콘 산화막 대신에 실리콘 질화막이어도 된다.

다음에, 도 6의 (c)에 나타낸 바와 같이, 절연막(2)의 표면에 레지스트 마스크(401)를 형성한 후, 이 레지스트 마스크(401)를 통하여 반도체막(1a)의 연장 설치 부분에, 약 0.1×10¹³/cm² 내지 약 10×10¹³/cm²의 도스량으로 저농도 N형의 불순물 이온(인이온)을 주입하여 축적 용량(70)을 구성하기 위한 제 1 전극(1f)을 형성한다. 그 때, 고농도 N형의 불순물 이온을 주입하여 제 1 전극(1f)을 형성하여도 된다.

다음에, 도 6의 (d)에 나타낸 바와 같이, 도 3 및 도 4를 참조하여 설명한 유전체막(2c)의 제 1 영역(201c)을 형성하기 위한 레지스트 마스크(402)를 형성한 후, 이 레지스트 마스크(401)를 통하여 유전체막(2c)의 일부를 에칭하여 얇게 하고, 도 6의 (e)에 나타낸 바와 같이, 유전체막(2c)에 제 1 영역(201c)을 형성한다.그 때, 유전체막(2c) 중, 레지스트 마스크(401)로 덮여 있던 부분은 에칭되지 않고 제 2 영역(202c)으로 된다. 또한, 도 6의 (c)에 나타내는 공정과, 도 6의 (d), (e)에 나타내는 공정은 그 순서를 바꿔도 된다.

다음에, 도 7의 (f)에 나타낸 바와 같이, 스퍼터링법 등에 의해 투명 기판(10)의 전체 면에 알루미늄막, 탄탈막, 몰리브덴막 또는 이들의 금속 중 어느 하나를 주성분으로 하는 합금막으로 이루어지는 도전막(3)을 300㎚ 내지 800㎚의 두께로 형성한 후, 포토리소그래피 기술을 이용하여 레지스트 마스크(403)를 형성하고, 이 레지스트 마스크(403)를 통하여 도전막(3)을 드라이 에칭한다. 그 결과, 도 7의 (g)에 나타낸 바와 같이, 주사선(3a), 게이트 전극(165) 및 용량선(3b)(축적 용량(70)의 제 2 전극(3c))이 형성된다.

다음에, 도 7의 (h)에 나타낸 바와 같이, P채널형의 TFT(180)를 형성하기 위한 반도체막(160)을 레지스트 마스크(411)로 덮은 상태에서, 화소 스위칭용의 TFT(30)를 구성하는 반도체막(1a)과, 구동 회로용의 N채널형의 TFT(190)를 구성하는 반도체막(160)에 대하여, 주사선(3a)이나 게이트 전극(165)을 마스크로서, 약 0.1×10¹³/cm² 내지 약 10×10¹³/cm²의 도스량으로 저농도 N형의 불순물 이온(인이온)을 주입하여 주사선(3a) 및 게이트 전극(165)에 대하여 자기 정합적으로 저농도 소스 영역(1b, 193) 및 저농도 드레인 영역(1c, 195)을 형성한다. 여기서, 주사선(3a)이나 게이트 전극(165)의 바로 아래에 위치하고 있으므로, 불순물 이온이 도입되지 않은 부분은 반도체막(1a, 160) 그대로의 채널 영역(1a′, 191)으로 된다.

다음에, 도 7의 (i)에 나타낸 바와 같이, 주사선(3a) 및 게이트 전극(165)보다 폭이 넓고, 또한 P채널형의 TFT(180)를 형성하기 위한 반도체막(160)을 덮는 레지스트 마스크(412)를 형성하고, 이 상태에서 고농도 N형의 불순물 이온(인이온)을 약 0.1×10¹⁵/cm² 내지 약 10×10¹⁵/cm²의 도스량으로 주입하여 고농도 소스 영역(1d, 192) 및 드레인 영역(1e, 194)을 형성한다.

다음에, 도 7의 (j)에 나타낸 바와 같이, N채널형의 TFT(30, 190)를 형성하기 위한 반도체막(1a, 160)을 레지스트 마스크(413)로 덮은 상태에서, 구동 회로용 의 P채널형의 구동 회로용의 TFT(180)를 구성하는 반도체막(160)에 대하여, 게이트 전극(165)을 마스크로서 고농도 P형의 불순물 이온(보론 이온)을 약 0.1×10¹⁵/cm² 내지 약 10×10¹⁵/cm²의 도스량으로 주입하여 고농도 소스 영역(182) 및 드레인 영역(184)을 형성한다.

그 이후는 도 4 및 도 5에 나타낸 바와 같이, 투명 기판(10b)의 표면 전체에 실리콘 산화막 등으로 이루어지는 층간 절연막(4)을 형성한 후, 층간 절연막(4)에 컨택트 홀(163, 164, 168, 169) 등을 각각 형성하고, 그러한 뒤에 알루미늄막, 탄탈막, 몰리브덴막 등의 데이터선(6a) 및 드레인 전극(6b)을 형성하는 등의 복수의 공정을 행하여, 도 4 및 도 5에 나타내는 구조의 TFT 어레이 기판(10)으로 하지만, 이러한 공정에 대해서는 주지의 공정을 이용할 수 있으므로, 그 설명을 생략한다.

[제 2 실시예]

도 8은 본 발명의 제 2 실시예에 따른 전기 광학 장치의 TFT 어레이 기판에서 서로 인접하는 화소의 평면도이다. 도 9는 도 3 및 도 8의 A-A′선에 상당하는 위치에서의 단면을 나타내는 설명도이다. 또한, 본 형태의 전기 광학 장치는 그 기본적인 구성이 제 1 실시예와 동일하므로, 공통되는 부분에는 동일한 부호를 붙여 그 설명을 생략한다.

도 8 및 도 9에 나타낸 바와 같이, 본 형태에서도 TFT 어레이 기판(10) 및 축적 용량(70)을 평면적으로 보았을 때, 유전체막(2c)은 제 1 전극(1f)의 외주 가장자리 및 제 2 전극(3c)의 외주 가장자리보다 내측 영역에 게이트 절연막(2a)보다 막 두께가 얇은 제 1 영역(201c)을 구비하고, 제 1 전극(1f)의 외주 가장자리 및 제 2 전극(3c)과 겹치는 영역에는 제 1 영역(201c)보다도 막 두께가 두꺼운 제 2 영역(202c)을 구비하고 있다. 본 형태에서는 제 1 실시예와는 반대로 제 1 전극(1f)이 제 2 전극(3c)보다도 좁은 면적으로 제 2 전극(3c)의 내측 영역에 형성되어 있으므로, 제 1 영역(201c)은 제 1 전극(1f)의 내측 영역에 형성되어 있는 상태에 있다. 또한, 유전체막(2c)의 제 2 영역(202c)은 게이트 절연막(2a)과 대략 동일한 막 두께를 구비하고 있다.

이와 같이 구성한 TFT 어레이 기판(10)에서도 축적 용량(70)의 유전체막(2c)은 TFT(30)의 게이트 절연막(2a)과 같은 층이지만, 유전체막(2c)에는 게이트 절연막(2a)보다 막 두께가 얇은 제 1 영역(201c)을 형성하고 있으므로, 축적 용량(70)의 정전 용량을 향상시킬 수 있다. 또한, 유전체막(2c)은 제 1 전극(1f)의 외주 가장자리 및 제 2 전극(3c)과 겹치는 영역에서는 제 1 영역(201c)보다도 막 두께가 두꺼운 제 2 영역(202c)으로 되어 있으므로, 축적 용량(70)의 내전압이 높다. 따라서, 축적 용량(70)에서는 높은 내전압이 얻어지는 동시에, 내전압을 높이기 위해 유전체막(2c)의 막 두께를 두껍게 한 것에 기인하는 정전 용량의 저하를 최소한으로 억제할 수 있다. 따라서, 동일 기판 위에 형성된 TFT(30)와 축적 용량(70)에 대하여 높은 내전압을 확보하는 동시에, 축적 용량(70)의 정전 용량을 향상시킬 수 있다.

[기타 실시예]

상기 제 1, 2 실시예에서는 게이트 절연막(2a) 및 유전체막(2c)을 구성하는 절연막(2)이 1층의 예였지만, 실리콘 산화막과 실리콘 질화막의 적층막 등을 사용하여도 된다. 이 경우, 유전체막(2c) 일부의 영역에서 2개의 절연막 중 한쪽을 완전하게 제거하여 막 두께가 얇은 제 1 영역(201c)을 형성할 수도 있다.

또한, 상기 제 1, 2 실시예에서는 톱 게이트형의 TFT를 구비한 박막 반도체 장치의 예였지만, 보텀 게이트형의 TFT를 구비한 박막 반도체 장치에 본 발명을 적용하여도 된다.

또한, 박막 반도체 장치로서는 액정 장치의 전기 광학 장치용 기판 이외에, 이하에 설명하는 유기 EL 표시 장치 또는 전기 영동형의 표시 장치 등과 같은 전기 광학 장치에 본 발명을 적용하여도 된다.

도 10에 나타내는 유기 EL 표시 장치(500p)는 유기 반도체막에 구동 전류가 흐름으로써 발광하는 EL 소자를 TFT로 구동 제어하는 표시 장치로서, 이 타입의 표시 장치에 사용되는 발광 소자는 어느 것이든 자기 발광하므로 백라이트를 필요로 하지 않고, 또한 시야각 의존성이 적은 등의 이점이 있다. 여기에 나타내는 전기 광학 장치(500p)에서는 복수의 주사선(563p)과, 이 주사선(563p)의 연장 설치 방향에 대하여 교차하는 방향으로 연장 설치된 복수의 데이터선(564)과, 이들의 데이터선(564)에 병렬하는 복수의 공통 급전선(565)과, 데이터선(564)과 주사선(563p)의 교차점에 대응하는 화소(515p)가 구성되고, 화소(515p)는 화상 표시 영역(100)에 매트릭스 형상으로 배치되어 있다. 데이터선(564)에 대하여는 시프트 레지스터, 레벨 시프터, 비디오 라인, 아날로그 스위치를 구비하는 데이터선 구동 회로(551p)가 구성되어 있다. 주사선(563p)에 대하여는 시프트 레지스터 및 레벨 시프터를 구비하는 주사선 구동 회로(554p)가 구성되어 있다. 또한, 화소(515p)의 각각에는 주사선(563p)을 통하여 주사 신호가 게이트 전극에 공급되는 스위칭용 TFT(509)와, 이 스위칭용 TFT(509)를 통하여 데이터선(564)으로부터 공급되는 화상 신호를 유지하는 유지 용량(533p)과, 이 유지 용량(533p)에 의해 유지된 화상 신호가 게이트 전극에 공급되는 전류 TFT(510)와, 전류 TFT(510)를 통하여 공통 급전선(505)에 전기적으로 접속했을 때에 공통 급전선(565)으로부터 구동 전류가 유입되는 발광 소자(513)가 구성되어 있다. 발광 소자(513)는 화소 전극의 상층 측에는 정공 주입층, 유기 EL 재료층으로서의 유기 반도체막, 리튬 함유 알루미늄, 칼슘 등의 금속막으로 이루어지는 대향 전극이 적층된 구성으로 되어 있고, 대향 전극은 데이터선(564) 등을 넘어 복수 화소(515p)에 걸쳐 형성되어 있다.

이러한 유기 EL 표시 장치(500p)도 TFT와 용량 소자가 동일 기판 위에 형성된 박막 반도체 장치이므로, 본 발명을 적용하여도 된다.

[액정 장치의 전자 기기로의 적용]

본 발명을 적용한 액정 장치(100) 등의 전기 광학 장치는 각종 전자 기기의 표시부로서 사용할 수 있지만, 그 일례를 도 11의 (a), (b)를 참조하여 설명한다.

도 11의 (a)는 본 발명에 따른 전자 기기의 일실시예인 모바일형의 퍼스널 컴퓨터를 나타내고 있다. 여기에 나타내는 퍼스널 컴퓨터(80)는 키보드(81)를 구비한 본체부(82)와, 액정 표시 유닛(83)을 갖는다. 액정 표시 유닛(83)은 상술한 액정 장치(100)를 포함하여 구성된다.

도 11의 (b)는 본 발명에 따른 전자 기기의 다른 실시예인 휴대 전화기를 나 타내고 있다. 여기에 나타내는 휴대 전화기(90)는 복수의 조작 버튼(91)과, 상술한 액정 장치(100)로 이루어지는 표시부를 갖고 있다.

이상 설명한 바와 같이, 본 발명에 의하면 동일 기판 위에 형성된 TFT와 용량 소자에 대하여 높은 내전압을 확보하는 동시에, 용량 소자의 정전 용량이 향상 가능한 박막 반도체 장치, 전기 광학 장치 및 전자 기기를 제공할 수 있다.

Claims

능동층, 게이트 절연막, 및 게이트 전극이 적층된 박막 트랜지스터와, 상기 능동층과 같은 층의 반도체막을 도전화(導電化)하여 이루어지는 제 1 전극, 상기 게이트 절연막과 같은 층의 유전체막, 및 상기 게이트 전극과 같은 층의 제 2 전극이 적층된 용량 소자를 동일 기판 위에 구비한 박막 반도체 장치에 있어서,

상기 용량 소자를 평면적으로 보았을 때, 상기 유전체막은 상기 제 1 전극의 외주 가장자리 및 상기 제 2 전극의 외주 가장자리보다 내측 영역에 상기 게이트 절연막보다 막 두께가 얇은 제 1 영역을 구비하고, 상기 제 1 영역의 외측 영역에 상기 제 1 영역보다도 막 두께가 두꺼운 제 2 영역을 구비하고 있는 것을 특징으로 하는 박막 반도체 장치.
제 1 항에 있어서,

상기 유전체막은 상기 제 2 영역에서의 막 두께가 상기 게이트 절연막의 막 두께와 대략 동일한 것을 특징으로 하는 박막 반도체 장치.
제 1 항 또는 제 2 항에 있어서,

상기 용량 소자를 평면적으로 보았을 때, 상기 제 2 전극이 상기 제 1 전극의 내측 영역에 형성되고, 상기 제 1 영역은 상기 제 2 전극의 내측 영역에 형성되어 있는 것을 특징으로 하는 박막 반도체 장치.
제 1 항 또는 제 2 항에 있어서,

상기 용량 소자를 평면적으로 보았을 때, 상기 제 1 전극이 상기 제 2 전극의 내측 영역에 형성되고, 상기 제 1 영역은 상기 제 1 전극의 내측 영역에 형성되어 있는 것을 특징으로 하는 박막 반도체 장치.
제 1 항에 있어서,

상기 박막 트랜지스터에서는 상기 능동층, 상기 게이트 절연막, 및 상기 게이트 전극이 상기 기판 측으로부터 이 순서대로 적층되고,

상기 용량 소자에서는 상기 제 1 전극, 상기 유전체막, 및 상기 제 2 전극이 상기 기판 측으로부터 이 순서대로 적층되어 있는 것을 특징으로 하는 박막 반도체 장치.
제 1 항에 규정하는 박막 반도체 장치를 전기 광학 장치용 기판으로서 사용한 전기 광학 장치로서, 상기 전기 광학 장치용 기판에 전기 광학 물질이 유지되어 있는 것을 특징으로 하는 전기 광학 장치.
제 6 항에 있어서,

상기 전기 광학 물질은 상기 전기 광학 장치용 기판과, 그 전기 광학 장치용 기판에 대향 배치된 대향 기판 사이에 유지된 액정이고,

상기 박막 트랜지스터 및 상기 용량 소자는 매트릭스 형상으로 배치된 복수의 화소 각각에 구성되어 있는 것을 특징으로 하는 전기 광학 장치.
제 6 항에 있어서,

상기 전기 광학 물질은 상기 전기 광학 장치용 기판 위에 구성된 유기 일렉트로루미네선스 재료이고,

상기 박막 트랜지스터 및 상기 용량 소자는 매트릭스 형상으로 배치된 복수의 화소 각각에 구성되어 있는 것을 특징으로 하는 전기 광학 장치.
제 6 항 내지 제 8 항 중 어느 한 항에 규정하는 전기 광학 장치를 사용한 것을 특징으로 하는 전자 기기.