KR20060050186A - 정보 처리 장치 및 전력 제어 방법 - Google Patents
정보 처리 장치 및 전력 제어 방법 Download PDFInfo
- Publication number
- KR20060050186A KR20060050186A KR1020050063955A KR20050063955A KR20060050186A KR 20060050186 A KR20060050186 A KR 20060050186A KR 1020050063955 A KR1020050063955 A KR 1020050063955A KR 20050063955 A KR20050063955 A KR 20050063955A KR 20060050186 A KR20060050186 A KR 20060050186A
- Authority
- KR
- South Korea
- Prior art keywords
- power
- domain
- execution
- command
- power management
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2380/00—Specific applications
- G09G2380/14—Electronic books and readers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
본 발명은, 정보 처리 장치에서의 전력 제어를 보다 적절하게 행하는 것을 과제로 한다.
정보 처리 장치(1)는, 각 기능부에 전력을 공급하지 않는 상태를 기본으로 하여, 동작이 필요한 경우에만 전력을 공급하여 처리를 행하게 하고, 처리의 종료 후에는, 다시 전력의 공급을 정지하도록 전력 제어를 행하는 것이 가능하다. 따라서, 특히 리크 전류가 문제가 되는 CPU(20)에 대해서도, 전력을 공급하지 않는 상태를 기본으로 할 수 있다. 또, 각 기능부 각각을 대상으로 해서 전력 제어를 행하는 것보다, 회로 규모 및 제어의 용이성의 면에서 유리한 것이 된다. 또한, 각 기능부에 전력을 공급하지 않는 상태를 기본으로 하고 있기 때문에, 상태의 이행에 관한 처리가 경감되어, 서스펜드 모드 등을 사용하는 경우에 비해 조작을 행한 경우의 응답을 신속하게 할 수 있다. 즉, 정보 처리 장치(1)에서의 전력 제어를 보다 적절하게 행하는 것이 가능해진다.
Description
도 1은 본 발명에 따른 정보 처리 장치(1)의 외관 구성을 나타낸 도면,
도 2는 정보 처리 장치(1)의 내부 구성을 나타낸 기능 블록도,
도 3은 정보 처리 장치(1)가 실행하는 시스템 제어 처리를 나타낸 흐름도,
도 4는 시스템 제어 처리에서의 표시 화면예를 나타낸 도면이다.
〈도면의 주요 부분에 대한 부호의 설명〉
1…정보 처리 장치 2…본체
3…디스플레이 4…페이지 뒤로 버튼
5…페이지 앞으로 버튼 6…일람 표시 버튼
7…결정 버튼 8…통신 커넥터
9…메모리 카드 슬롯 10…파워 매니지먼트 회로
20…CPU 30…ROM
40…NVRAM 50…RAM
60…GA 70…디스플레이 컨트롤러
80…메모리 카드 컨트롤러 90…통신 컨트롤러
100…버스
본 발명은, 장치 내부에서의 전력의 공급을 자율적으로 제어 가능한 정보 처리 장치 및 그 전력 제어 방법에 관한 것이다.
최근 컴퓨터 시스템 기술 분야에서는, 처리를 행하고 있지 않은 경우에 장치내부에서의 전력의 공급을 정지하고, 장치에 대한 입력 조작이 행해진 경우 등, 처리의 필요가 발생한 경우에, 순간적으로 전력의 공급을 재개함으로써, 대기시의 소비 전력을 삭감하는 전력 제어 기술이 개발되어 있다.
예를 들면, PDA(Personal Digitl Assistant) 등의 휴대형 기기에 있어서는, 일정 시간 조작이 행해지지 않는 경우, CPU가 저 주파수로 동작하는 동시에, 주변 회로로의 전력의 공급을 정지하는 저 소비 전력 모드로 자동적으로 이행하고, 조작이 행해진 경우에, 통상의 상태로 복귀하여 처리를 행함으로써, 대기시의 소비 전력의 삭감을 도모하는 것이 알려져 있다.
또, 일반적인 PC(Personal Computer)에는, 서스펜드 모드 또는 스탠바이 모드와 같은 기능이 구비되어 있으며, 특히 노트북형 PC 등, 배터리에 의해 구동되는 기기에 있어서는, 장시간 사용되지 않는 경우의 불필요한 소비 전력의 삭감에 유효한 것이다.
또한, 서스펜드 모드 또는 스탠바이 모드와 같은 전력 제어에 관한 기술은, 일본 특개평 9-l14557호 공보에 개시되어 있다.
(특허 문헌 1) 일본 특개평 9-114557호 공보
그러나, 종래의 전력 제어 기술에 있어서는, 통상의 사용 상태에서는, CPU나 다른 기능부(디스플레이부나 메모리 등)에 전력이 공급되고 있는 것이 전제가 되어 있고, 직전의 조작으로부터 일정 시간이 경과하는 등, 특정 조건 하에서만 소비 전력의 삭감을 도모하는 것이었다.
그 때문에, 통상, 장치 각 부에서 동작하지 않는 부분이 존재함에도 불구하고, 직전의 조작으로부터 일정 시간이 경과하는 등, 특정 조건에 달할 때까지는 장치 각 부에 전력이 공급되게 되어, 불필요한 소비 전력이 발생하게 되어 있었다.
예를 들면, 사용자에 의해 간헐적으로 조작되는 것이 분명한 경우, 보다 구체적으로는, 전자 북이 열람되어, 어느 정도의 시간 간격으로 페이지를 넘기는 조작이 행해지는 것이 전제된 장치 등에 있어서도, 페이지를 넘기는 조작 후, 일정 시간이 경과할 때까지, 장치 각 부의 동작하지 않는 부분에 불필요한 전력이 공급되게 되어 있었다.
한편, 불필요한 소비 전력을 삭감하기 위해서, 스탠바이 모드 또는 서스펜드 모드를 사용하는 것도 생각할 수 있다.
그러나, 최근 반도체 프로세스의 미세화가 진전되고 있고, 그에 따른 리크 전류의 증가 경향이 발생하고 있는 바, 스탠바이 모드에서는, HALT 상태로 되어 있는 대기시에, CPU의 리크 전류에 의한 소비 전력을 무시할 수 없게 된다.
또, 서스펜드 모드에 있어서는, 상태의 복귀에 일정 시간을 요하기 때문에, 사용자가 행한 조작을 신속하게 실행할 수 없다는 문제가 있다.
본 발명의 과제는, 정보 처리 장치에서의 전력 제어를 보다 적절하게 행하는 것이다.
이상의 과제를 해결하기 위해서, 본 발명은,
장치를 구성하는 각 기능부에서의 전력의 공급을 자율적으로 제어하는 정보처리 장치로서, 소정의 상기 기능부(예를 들면, 도 2의 CPU(20), ROM(30), NVRAM(40), RAM(50), GA(60), 디스플레이 컨트롤러(70), 메모리 카드 컨트롤러(80) 또는 통신 컨트롤러(90) 등)로 이루어지고, 전력의 공급을 행할 때의 제어 단위가 되는 파워 매니지먼트 도메인(예를 들면, 도 2의 CPU 도메인, 불휘발성 도메인, 휘발성 도메인, 묘화 도메인, 메모리 카드 도메인 또는 통신 도메인 등)이 복수 구성되고, 상기 파워 매니지먼트 도메인마다 전력을 공급 가능한 전력 제어부(예를 들면, 도 2의 파워 매니지먼트 회로(10))와, 입력된 명령의 실행에 관계되는 상기 기능부를 포함하는 파워 매니지먼트 도메인에 대해, 상기 전력 제어부에 의해 전력을 공급하여 상기 명령을 실행하고, 상기 기능부에서의 명령의 실행이 종료하는 것에 대응하여, 상기 파워 매니지먼트 도메인에 대한 전력의 공급을 정지하는 실행 제어부(예를 들면, 도 2의 CPU(20))와, 상기 명령이 입력되는 것에 대응하여, 상기 실행 제어부를 포함하는 파워 매니지먼트 도메인에 대해, 상기 전력 제어부에 의해 전력을 공급하여, 입력된 상기 명령의 내용을 통지하는 동시에, 상기 실행 제어부에서의 상기 명령의 실행이 종료하는 것에 대응하여, 상기 실행 제어부에 대한 전 력의 공급을 정지하는 이벤트 매니지먼트부(예를 들면, 도 2의 파워 매니지먼트 회로(10))를 포함하는 것을 특징으로 하고 있다.
즉, 정보 처리 장치에 명령이 입력되면, 이벤트 매니지먼트부가 실행 제어부를 포함하는 파워 매니지먼트 도메인에 대해 전력을 공급하는 동시에 명령의 내용을 통지하고, 실행 제어부가, 명령의 내용에 따라서, 명령의 실행에 관계되는 기능부를 포함하는 파워 매니지먼트 도메인에 전력을 공급하여 명령을 실행시킨다. 그리고, 그 기능부에서의 명령의 실행이 종료하면, 실행 제어부는, 그 파워 매니지먼트 도메인에 대한 전력의 공급을 정지하고, 또한 실행 제어부에서의 명령의 실행이 종료하면, 이벤트 매니지먼트부가, 실행 제어부를 포함하는 파워 매니지먼트 도메인에 대해 전력의 공급을 정지한다.
이러한 구성에 의해, 각 기능부에 전력을 공급하지 않는 상태를 기본으로 해서, 동작이 필요한 경우에만 전력을 공급하여 처리를 행하게 하고, 처리의 종료 후에는, 다시 전력의 공급을 정지하도록 전력 제어를 행하는 것이 가능해진다.
따라서, 특히 리크 전류가 문제가 되는 프로세서를 포함하는 실행 제어부에 대해서도, 전력을 공급하지 않는 상태를 기본으로 할 수 있다. 또, 각 기능부 각각을 대상으로 해서 전력 제어를 행하는 것보다, 회로 규모 및 제어의 용이성의 면에서 유리한 것이 된다. 또한, 각 기능부에 전력을 공급하지 않는 상태를 기본으로 하고 있기 때문에, 상태의 이행에 관한 처리가 경감되어, 서스펜드 모드 등을 사용하는 경우에 비해 조작을 행한 경우의 응답을 신속하게 할 수 있다.
즉, 정보 처리 장치에서의 전력 제어를 보다 적절하게 행하는 것이 가능해진 다.
또, 상기 실행 제어부는, 입력된 명령이, 상이한 상기 파워 매니지먼트 도메인에 포함되는 복수의 기능부에 의해 복수 공정의 처리를 행하는 것인 경우에, 각 공정의 처리를 행하는 파워 매니지먼트 도메인 순으로, 전력을 공급하여 명령을 실행하는 동시에 명령의 실행이 종료하는 것에 대응하여 전력의 공급을 정지하는 것을 반복하여, 상기 복수 공정의 처리를 실행하는 것을 특징으로 하고 있다.
이러한 구성에 의해, 입력된 명령이, 정보 처리 장치의 일부의 기능부를 순차적으로 사용하여 처리를 행하는 것이어도, 적절하게 전력 제어를 행하는 것이 가능해진다.
또, 상기 파워 매니지먼트 도메인으로서, 정보를 불휘발적으로 기억하는 기능부로 이루어지는 불휘발성 도메인 및 정보를 휘발적으로 기억하는 기능부로 이루어지는 휘발성 도메인 중 적어도 어느 하나와, 상기 실행 제어부를 포함하는 실행 제어 도메인과, 정보의 표시를 위한 기능부로 이루어지는 표시 도메인을 적어도 갖고, 상기 이벤트 매니지먼트부는, 상기 명령이 입력되는 것에 대응하여, 상기 실행 제어 도메인, 상기 불휘발성 도메인 및 상기 휘발성 도메인에 전력을 공급하고, 상기 실행 제어부는, 상기 이벤트 매니지먼트부로부터 입력된 명령의 내용의 통지를 받아, 상기 명령의 실행에 있어서 정보의 표시를 행할 때, 상기 표시 도메인에 전력을 공급하여 표시를 행하는 것을 특징으로 하고 있다.
이러한 구성에 의해, 정보 처리 장치에 있어서, 정보의 표시를 행하는 경우에, 표시하는 데이터의 독출과 묘화 데이터의 래스터라이즈 등, 처리를 행하는 기 능부가 각각 상이한 경우에, 필요한 기능부에만 전력을 공급하여 순차적으로 처리하는 것이 가능해져, 소비 전력의 삭감을 도모하는 것이 가능해진다.
또, 상기 기능부로서, 표시하고 있는 정보를 불휘발적으로 유지하는 기억성 표시부를 포함하는 것을 특징으로 하고 있다.
이러한 구성에 의해, 정보 처리 장치를 기억성 표시체를 갖는 전자 북 리더로서 구성하는 경우 등에, 소비 전력을 더욱 삭감하는 것이 가능해진다.
또, 본 발명은,
장치를 구성하는 각 기능부에서의 전력의 공급을 자율적으로 제어하는 정보처리 장치에서의 전력 제어 방법으로서, 상기 정보 처리 장치 내에, 소정의 상기 기능부로 이루어지고, 전력의 공급을 행할 때의 제어 단위가 되는 파워 매니지먼트 도메인을 복수 구성해 두고, 상기 정보 처리 장치에 명령이 입력된 경우에, 상기 명령의 실행에 관계되는 상기 기능부를 포함하는 파워 매니지먼트 도메인에 전력을 공급하여 명령을 실행하고, 상기 기능부에서의 명령의 실행이 종료하는 것에 대응하여, 상기 파워 매니지먼트 도메인에 대한 전력의 공급을 정지하는 것을 특징으로 하고 있다.
이렇게 본 발명에 의하면, 정보 처리 장치에서의 전력 제어를 보다 적절하게 행하는 것이 가능해진다.
이하, 도면을 참조하여 본 발명에 따른 정보 처리 장치의 실시형태를 설명한다.
먼저 구성을 설명한다.
도 1은 본 발명에 따른 정보 처리 장치(1)의 외관 구성을 나타낸 도면이다.
또한, 본 실시형태에 있어서는, 정보 처리 장치(1)가 전자 북의 콘텐츠를 열람하기 위한 전자 북 리더로서 구성된 경우에 관해 설명한다.
도 1에 있어서, 정보 처리 장치(1)는, 본체(2)와, 디스플레이부(3)와, 페이지 뒤로 버튼(4)과, 페이지 앞으로 버튼(5)과, 일람 표시 버튼(6)과, 결정 버튼(7)과, 통신 커넥터(8)와, 메모리 카드 슬롯(9)을 포함하여 구성된다.
본체(2)는, 정보 처리 장치(1)를 구성하는 각종 기능부를 구비하고 있고, 전면에는, 디스플레이(3)와, 페이지 뒤로 버튼(4)과, 페이지 앞으로 버튼(5)과, 일람 표시 버튼(6)과, 결정 버튼(7)을 구비하고, 좌측면에는, 통신 커넥터(8)와, 메모리 카드 슬롯(9)을 구비하고 있다. 또, 본체(2)는, 내부에 후술하는 CPU(20) 또는 디스플레이 컨트롤러(70)와 같은 각종 기능을 실현하기 위한 장치를 구비하고 있다.
디스플레이(3)는, 예를 들면 A4 사이즈의 고 화소 밀도(다 픽셀)인 표시 장치에 의해 구성되며, 디스플레이 컨트롤러(70)의 제어에 따라, 소정 화소로 화소 데이터를 표시한다.
또, 디스플레이(3)는, 기억성 표시 장치(전원을 절단해도 표시 화면이 유지되는 표시 장치)이다. 그 때문에, 표시 화면의 상태를 유지하기 위해서는 전력이 불필요해지므로, 정보 처리 장치(1)를 보다 저 소비 전력화할 수 있다.
또한, 디스플레이(3)로서, 예를 들면 전기 영동 디스플레이, 콜레스테릭 액정 디스플레이, 대전 토너를 이용한 디스플레이, 트위스트 볼을 이용한 디스플레이 또는 일렉트로 디포지션 디스플레이 등을 채용 가능하다.
페이지 뒤로 버튼(4)은, 현재 표시되어 있는 페이지를 되돌리기 위한 버튼이고, 페이지 앞으로 버튼(5)은, 현재 표시되어 있는 페이지를 진행시키기 위한 버튼이다.
일람 표시 버튼(6)은, 메모리 카드에 기억되어 있는 콘텐츠에 포함되는 페이지를 일람 표시시키기 위한 버튼이다. 또한, 메모리 카드에 기억되어 있는 콘텐츠에는, 일람 표시용 페이지로서, 각 페이지의 화면이 축소된 데이터(이하, 「축소 화면 데이터」라고 한다)가 기억되어 있다.
결정 버튼(7)은, 사용자가 전면 표시시킬 페이지를 선택하기 위한 버튼이다.
이들, 페이지 뒤로 버튼(4), 페이지 앞으로 버튼(5), 일람 표시 버튼(6) 및 결정 버튼(7)의 누름 신호는, 후술하는 파워 매니지먼트 회로(10)를 통해 CPU(20)에 입력된다.
통신 커넥터(8)는, USB(Universal Serial Bus) 케이블을 접속하기 위한 커넥터이며, 접속된 통신 케이블을 통해, 정보의 송수신 또는 전력의 공급을 받는 것이 가능해진다.
메모리 카드 슬롯(9)은, 메모리 카드를 읽고 쓰기 위한 인터페이스이며, 전자 북의 콘텐츠를 기억한 메모리 카드가 장착됨으로써, 그 메모리 카드에 기억된 콘텐츠를 읽어들이는 것이 가능해진다.
다음에, 정보 처리 장치(1)의 내부 구성에 관해 설명한다.
도 2는 정보 처리 장치(1)의 내부 구성을 나타낸 기능 블록도이다.
도 2에 있어서, 정보 처리 장치(1)는, 파워 매니지먼트 회로(10)와, CPU (Central Processing Unit)(20)와, ROM(Read Only Memory)(30)과, NVRAM (Non-volatile RAM)(40)과, RAM(50)과, 그래픽 액셀러레이터(이하, 「GA」라고 한다)(60)와, 디스플레이 컨트롤러(70)와, 메모리 카드 컨트롤러(80)와, 통신 컨트롤러(90)를 포함하여 구성된다. 또한, 파워 매니지먼트 회로(10)를 제외한 이들 각 부는 버스(100)에 의해 접속되고, 파워 매니지먼트 회로(10)는 CPU(20)와 직접 접속되어 있다. 또, 파워 매니지먼트 회로(10)는, 파워 매니지먼트 도메인(후술) 각각과, 전력의 공급을 행하기 위한 급전 라인(도면중 점선)에 의해 접속되어 있다.
정보 처리 장치(1)에서의 각 기능부는, 전력의 공급에 관한 복수의 그룹을 구성하고 있기 때문에, 처음에 이 그룹(이하, 「파워 매니지먼트 도메인」이라고 한다)에 관해 설명한다.
본 발명에 따른 정보 처리 장치(1)는, 각 기능부에 전력을 공급하지 않는 상태를 기본으로 해서, 동작이 필요한 경우에만 전력을 공급하여 처리를 행하게 하고, 처리의 종료 후에는 다시 전력의 공급을 정지하는 전력 제어를 행하는 것이다.
이 때, 입력된 명령에 따른 처리를 실행함에 있어서, 동시에 동작할 가능성이 높은 기능부 또는 일련의 처리를 행하는 기능부 등, 기능적으로 밀접한 관계를 갖는 기능부를 동일한 파워 매니지먼트 도메인으로 해서 전력의 공급을 행하는 것으로 하고, 다른 파워 매니지먼트 도메인과는 독립적으로 전력의 공급을 제어한다.
이렇게, 기능적으로 밀접한 관계를 갖는 기능부를 동일한 파워 매니지먼트 도메인으로 해서 전력 제어를 행함으로써, 각 기능부 각각을 대상으로 하여 전력 제어를 행하는 것보다, 회로 규모 및 제어의 용이성의 면에서 유리한 것이 된다.
도 2에 나타낸 기능 구성에 있어서는, 상술한 관점에서, CPU(20)를 포함하는 CPU 도메인, ROM(30) 및 NVRAM(40)을 포함하는 불휘발성 도메인, RAM(50)을 포함하는 휘발성 도메인, GA(60), 디스플레이 컨트롤러(70) 및 디스플레이(3)를 포함하는 묘화 도메인, 메모리 카드 컨트롤러(80)를 포함하는 메모리 카드 도메인, 통신 컨트롤러(90)를 포함하는 통신 도메인이 형성되어 있고, 이들 각 도메인을 단위로 해서 파워 매니지먼트 회로(10)가 급전을 제어한다.
계속해서, 도 2에 나타낸 각 기능부에 관해 설명한다.
파워 매니지먼트 회로(10)는, 도시 생략한 배터리로부터 공급된 전력을 받아, 소정의 파워 매니지먼트 도메인에 전력을 공급한다.
구체적으로는, 파워 매니지먼트 회로(10)는, 페이지 뒤로 버튼(4), 페이지 앞으로 버튼(5), 일람 표시 버튼(6) 또는 결정 버튼(7)의 누름 신호나, 통신 커넥터(8)에서의 통신 케이블의 접속 또는 메모리 카드 슬롯(9)에서의 메모리 카드의 접속을 검출하는 신호를 받은 경우, 전력의 공급이 정지되어 있는 CPU(20)에 대해 전력을 공급한다. 그리고, 파워 매니지먼트 회로(10)는, 전력의 공급이 재개되어, 동작 상태에 있는 CPU(20)에 대해, 발생한 이벤트, 즉 어느 버튼의 누름 신호가 입력되었는지, 또는 통신 케이블의 접속이 검출되었는지, 또는 메모리 카드의 접속이 검출되었는지 중의 어느 하나를 나타내는 신호(이하, 「이벤트 통지 신호」라고 한다)를 송신한다.
또, 파워 매니지먼트 회로(10)는, CPU(20)에 의해, 어느 한 파워 매니지먼트 도메인에 대한 전력의 공급이 지시되면, 그 파워 매니지먼트 도메인에 대해 전력을 공급하고, CPU(20)에 의해, 어느 한 파워 매니지먼트 도메인에 대한 전력의 공급의 정지가 지시되면, 그 파워 매니지먼트 도메인에 대한 전력의 공급을 정지한다.
CPU(20)는, 정보 처리 장치(1) 전체를 제어하는 것이며, ROM(30)에 기억된 각종 프로그램을 독출하여 실행한다. 예를 들면 CPU(20)는, 파워 매니지먼트 회로(10)를 통해 입력되는 각종 신호에 대응하여, 후술하는 정보 처리 장치(1)의 시스템 제어 처리에서의 각종 처리를 위한 프로그램을 ROM(30)으로부터 독출하여 실행한다. 그리고, CPU(20)는 각종 처리 결과를 NVRAM(40) 또는 RAM(50)의 소정 영역에 격납한다.
ROM(30)은, 예를 들면 플래시 ROM 등의 불휘발성의 메모리에 의해 구성되고, ROM(30)에는 오퍼레이팅 시스템 프로그램(OS) 및 전자 북의 뷰어 등의 어플리케이션 프로그램이 기억되어 있다.
NVRAM(40)은, FRAM(Ferroelectric Randomn Access Memory) 또는 MRAM(Magnetoresistive Random Access Memory) 등의 불휘발성 메모리에 의해 구성되며, 예를 들면 전자 북의 콘텐츠가 열람되고 있는 경우이면, 열람중인 페이지 번호처럼, 정보 처리 장치(1)의 전원이 절단된 경우에도 저장해 둘 필요가 있는 데이터가 기억된다.
또한, NVRAM(40)은 상술한 바와 같이, 전원에 의한 백업이 불필요한 불휘발성 메모리로 구성하는 것이 가능한 것 외에, SRAM 등, 휘발성 메모리를 전용의 전원으로 백업함으로써, 의사적인 불휘발성 메모리로 하는 구성도 채용 가능하다.
RAM(50)은, DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 또는 SDRAM(Synchronous DRAM)과 같은 휘발성 메모리에 의해 구성되어, CPU(20)가 처리를 실행할 때 워크 에리어를 형성하는 동시에, 그 처리 결과를 기억한다.
또한, 여기서는, 일반적으로 NVRAM(40)보다 RAM(50) 쪽이 고속으로 동작하므로, 처리의 고속성을 고려하여, RAM(50)을 구비하는 것으로서 설명했으나, 보다 고속으로 동작하는 NVRAM(40)을 사용하는 것이 가능하면, RAM(50)의 기능을 NVRAM(40)에 겸용시켜, RAM(50)을 구비하지 않는 구성으로 하는 것도 가능하다.
GA(60)는, CPU(20)의 명령에 따라서, 디스플레이(3)에 표시하는 화상의 묘화 처리를 고속으로 행하는 하드웨어이다. 구체적으로는, GA(60)는 CPU(20)로부터 입력된 벡터 도형을 래스터 도형으로 전개하는 것과 같은 처리를 행한다. 그리고, GA(60)는, 묘화 처리를 행한 도형을 디스플레이(3)에 묘화하기 위한 묘화 데이터를 디스플레이 컨트롤러(70)에 출력한다.
디스플레이 컨트롤러(70)는, 디스플레이(3)를 직접 제어하여, GA(60)로부터 입력된 묘화 데이터를 디스플레이(3)에 표시시킨다.
구체적으로는, 디스플레이 컨트롤러(70)는, GA(60)로부터 입력된 묘화 데이터를 참조하여, 디스플레이(3)의 X 드라이버 및 Y 드라이버를 구동함으로써, 묘화 대상인 래스터 도형을 디스플레이(3)에 표시시킨다.
다음에, 동작을 설명한다.
본 실시형태에서의 정보 처리 장치(1)는, 상술한 구성 하에서 입력 조작이 행해진 경우 등, 동작이 필요한 경우에만 전원이 투입되고, 필요한 동작이 종료하 면 다시 전원이 절단된 상태가 된다. 또, 이 때 입력 조작의 내용에 따라, 동작시킬 필요가 있는 파워 매니지먼트 도메인에만 전력이 공급된다.
이하, 이러한 처리를 실현하기 위한 시스템 제어 처리에 관해 설명한다.
도 3은, 정보 처리 장치(1)가 실행하는 시스템 제어 처리를 나타낸 흐름도이다.
또, 도 4는 시스템 제어 처리에서의 표시 화면예를 나타낸 도면이다. 이하, 도 4에 나타낸 표시 화면을 적절하게 참조하면서, 시스템 제어 처리에 관해 설명한다.
도 3에 있어서, 사용자에 의해, 어느 한 버튼에 대한 조작, 통신 케이블의 접속 또는 메모리 카드의 접속이 행해지면(단계 S1), 파워 매니지먼트 회로(10)는, CPU 도메인, 불휘발성 도메인 및 휘발성 도메인에 전력을 공급한다(단계 S2).
그러면 CPU(20)는, ROM(30)에 기억된 OS 및 어플리케이션 프로그램의 실행을 시작하는 동시에, RAM(50)의 소정 영역을 워크 메모리로서 확보한다(단계 S3).
다음에, CPU(20)는 파워 매니지먼트 회로(10)로부터 이벤트 통지 신호를 취득하여(단계 S4), 발생한 이벤트의 내용을 판정한다(단계 S5).
단계 S5에 있어서, 발생한 이벤트가 어느 한 버튼에 대한 입력 조작이라고 판정한 경우, CPU(20)는 입력 조작된 버튼의 종별을 판정한다(단계 S6).
단계 S6에 있어서, 페이지 뒤로 버튼(4)이 입력 조작되었다고 판정한 경우, CPU(20)는, NVRAM(40)으로부터 현재 열람중인 페이지 번호를 취득하고(단계 S7), 그 페이지 번호에서 "1"을 빼서 현재 열람중인 페이지를 1페이지 되돌린다(단계 S8).
또, 단계 S6에 있어서, 페이지 앞으로 버튼(5)이 입력 조작되었다고 판정한 경우, CPU(20)는, NVRAM(40)으로부터 현재 열람중인 페이지 번호를 취득하여(단계 S9), 그 페이지 번호에 "1"을 가산하여 현재 열람중인 페이지를 1페이지 진행시킨다(단계 S10).
단계 S8 및 단계 S10 후에, 파워 매니지먼트 회로(10)는, 메모리 카드 도메인에 전력을 공급하여(단계 S11), 새롭게 현재 열람중인 페이지가 된 페이지의 데이터를 메모리 카드로부터 읽어들인다(단계 S12).
그리고, 파워 매니지먼트 회로(10)는, 메모리 카드 도메인에 대한 전력의 공급을 정지하고(단계 S13), 묘화 도메인에 전력을 공급한다(단계 S14).
그러면 CPU(20)는, 묘화 도메인의 각 부에 현재 열람중인 페이지를 표시(도 4(a) 참조)시키고(단계 S15), 파워 매니지먼트 회로(10)가, 묘화 도메인에 대한 전력의 공급을 정지한다(단계 S16).
그 후, 파워 매니지먼트 회로(10)는, CPU 도메인, 불휘발성 도메인 및 휘발성 도메인에 대한 전력의 공급을 정지하고(단계 S17), 이것에 대응하여, CPU(20)가 정지하고 RAM(50)의 데이터가 소거된다(단계 S18). 또한, 단계 S18에 있어서, NVRAM(40)에 기억된 데이터는, 전력의 공급 정지 후에도 유지된다.
또, 단계 S6에 있어서, 일람 표시 버튼(6)이 입력 조작되었다고 판정한 경우, CPU(20)는, 메모리 카드 도메인에 전력을 공급하여(단계 S19), 일람 표시용의 축소 화면 데이터를 읽어들인다(단계 S20).
그리고, 파워 매니지먼트 회로(10)는, 메모리 카드 도메인에 대한 전력의 공급을 정지하고(단계 S21), 묘화 도메인에 전력을 공급한다(단계 S22).
그러면 CPU(20)는, 묘화 도메인의 각 부에 축소 화면 데이터를 일람 표시(도 4(b) 참조)시키고(단계 S23), 파워 매니지먼트 회로(10)가 묘화 도메인에 대한 전력의 공급을 정지한다(단계 S24).
이어서, CPU(20)가, NVRAM(40)으로부터 현재 열람중인 페이지 번호를 취득하여(단계 S25), 일람 표시 화면에서 표시하는 페이지 선택용의 커서를 현재 열람중인 페이지에 설정한다(단계 S26).
그리고, 파워 매니지먼트 회로(10)는, 묘화 도메인에 전력을 공급하고(단계 S27), CPU(20)는 묘화 도메인의 각 부에 현재 열람중인 페이지 번호에 대응하는 축소 화면에 페이지 선택용의 커서를 표시(도 4(c) 참조)시킨다(단계 S28).
계속해서, 파워 매니지먼트 회로(10)는, 묘화 도메인에 대한 전력의 공급을 정지하고(단계 S29), CPU(20)가, 사용자에 의해 입력 조작된 버튼의 종별을 판정한다(단계 S30).
단계 S30에 있어서, 페이지 뒤로 버튼(4)이 입력 조작되었다고 판정한 경우, CPU(20)는, 페이지 선택용의 커서를 앞 페이지의 축소 화면으로 이동시키고(단계 S31), 페이지 앞으로 버튼(5)이 입력 조작되었다고 판정한 경우, CPU(20)는, 다음 페이지의 축소 화면으로 이동시킨다(단계 S32).
단계 S31, S32 후에, CPU(20)는 단계 S27의 처리로 이행한다.
또, 단계 S30에 있어서, 결정 버튼(7)이 입력 조작되었다고 판정한 경우, CPU(20)는, 커서가 설정된 축소 화면에 대응하는 페이지 번호를 현재 열람중인 페이지 번호로 설정하고(단계 S33), 단계 S11의 처리로 이행한다.
단계 S5에 있어서, 발생한 이벤트가 통신 케이블의 접속이라고 판정한 경우, 파워 매니지먼트 회로(10)는, 묘화 도메인에 전력을 공급하고(단계 S34), CPU(20)는 통신 케이블로부터 데이터를 수신중이라는 취지의 표시(도 4(d) 참조)를 행한다(단계 S35).
그리고, 파워 매니지먼트 회로(10)는, 묘화 도메인에 대한 전력의 공급을 정지하고(단계 S36), 계속해서, 통신 도메인에 전력을 공급한다(단계 S37).
다음에, 파워 매니지먼트 회로(10)는, 메모리 카드 도메인에 전력을 공급하고 (단계 S38), 통신 케이블로부터 데이터(콘텐츠)의 수신을 시작한다(단계 S39).
이어서, CPU(20)는, 통신 케이블로부터 수신한 데이터를 메모리 카드에 기록하고(단계 S40), 데이터의 수신이 종료했는지 여부의 판정을 행한다(단계 S41).
단계 S41에 있어서, 데이터의 수신이 종료하지 않았다고 판정한 경우, CPU(20)는 단계 S39의 처리로 이행하고, 데이터의 수신이 종료했다고 판정한 경우, 파워 매니지먼트 회로(10)는 메모리 카드 도메인에 대한 전력의 공급을 정지한다(단계 S42).
또한, 파워 매니지먼트 회로(10)는, 통신 도메인에 대한 전력의 공급을 정지하고(단계 S43), 계속해서, 묘화 도메인에 전력을 공급한다(단계 S44).
그리고, CPU(20)는, 묘화 도메인의 각 부에 통신 케이블로부터의 데이터의 수신이 종료했다는 취지의 표시(도 4(e) 참조)를 행하게 하고(단계 S45), 계속해 서, 파워 매니지먼트 회로(10)가 묘화 도메인에 대한 전력의 공급을 정지한다(단계 S46).
다음에, CPU(20)는 NVRAM(40)에 기억되어 있는 정보를 초기화하여, 현재 열람중인 페이지 번호를 "1"로 설정하고(단계 S47), 단계 S11의 처리로 이행한다.
또, 단계 S5에 있어서, 발생한 이벤트가 메모리 카드의 접속이라고 판정한 경우, CPU(20)는 단계 S47의 처리로 이행한다.
정보 처리 장치(1)는 상술한 처리를 반복함으로써, 사용자가 전원의 투입, 절단을 의식하여 행하지 않고, 절전으로 동작한다.
이상과 같이, 본 실시형태에 따른 정보 처리 장치(1)는, 각 기능부에 전력을 공급하지 않는 상태를 기본으로 해서, 동작이 필요한 경우에만 전력을 공급하여 처리를 행하고, 처리의 종료 후에는, 다시 전력의 공급을 정지하도록 전력 제어를 행하는 것이 가능하다.
따라서, 특히 리크 전류가 문제가 되는 CPU(20)에 대해서도, 전력을 공급하지 않는 상태를 기본으로 할 수 있다. 또, 각 기능부 각각을 대상으로 해서 전력 제어를 행하는 것보다, 회로 규모 및 제어의 용이성의 면에서 유리한 것이 된다. 또한, 각 기능부에 전력을 공급하지 않는 상태를 기본으로 하고 있기 때문에, 상태의 이행에 관한 처리가 경감되어, 서스펜드 모드 등을 사용하는 경우에 비해 조작을 행한 경우의 응답을 신속하게 할 수 있다.
즉, 정보 처리 장치(1)에서의 전력 제어를 보다 적절하게 행하는 것이 가능해진다.
Claims (5)
- 장치를 구성하는 각 기능부에서의 전력의 공급을 자율적으로 제어하는 정보처리 장치로서,소정의 상기 기능부로 이루어지고, 전력의 공급을 행할 때의 제어 단위가 되는 파워 매니지먼트 도메인이 복수 구성되고,상기 파워 매니지먼트 도메인마다에 전력을 공급 가능한 전력 제어부와,입력된 명령의 실행에 관계되는 상기 기능부를 포함하는 파워 매니지먼트 도메인에 대해, 상기 전력 제어부에 의해 전력을 공급하여 상기 명령을 실행하고, 상기 기능부에서의 명령의 실행이 종료하는 것에 대응하여, 상기 파워 매니지먼트 도메인에 대한 전력의 공급을 정지하는 실행 제어부와,상기 명령이 입력되는 것에 대응하여, 상기 실행 제어부를 포함하는 파워 매니지먼트 도메인에 대해, 상기 전력 제어부에 의해 전력을 공급하여, 입력된 상기 명령의 내용을 통지하는 동시에, 상기 실행 제어부에서의 상기 명령의 실행이 종료하는 것에 대응하여, 상기 실행 제어부에 대한 전력의 공급을 정지하는 이벤트 매니지먼트부를 포함하는 것을 특징으로 하는 정보 처리 장치.
- 제1항에 있어서, 상기 실행 제어부는,입력된 명령이, 상이한 상기 파워 매니지먼트 도메인에 포함되는 복수의 기 능부에 의해 복수 공정의 처리를 행하는 것인 경우에, 각 공정의 처리를 행하는 파워 매니지먼트 도메인 순으로, 전력을 공급하여 명령을 실행하는 동시에 명령의 실행이 종료하는 것에 대응하여 전력의 공급을 정지하는 것을 반복하여, 상기 복수 공정의 처리를 실행하는 것을 특징으로 하는 정보 처리 장치.
- 제1항에 있어서, 상기 파워 매니지먼트 도메인으로서, 정보를 불휘발적으로 기억하는 기능부로 이루어지는 불휘발성 도메인 및 정보를 휘발적으로 기억하는 기능부로 이루어지는 휘발성 도메인 중 적어도 어느 하나와, 상기 실행 제어부를 포함하는 실행 제어 도메인과, 정보의 표시를 위한 기능부로 이루어지는 표시 도메인을 적어도 갖고,상기 이벤트 매니지먼트부는,상기 명령이 입력되는 것에 대응하여, 상기 실행 제어 도메인 및 상기 불휘발성 도메인에 전력을 공급하고,상기 실행 제어부는,상기 이벤트 매니지먼트부로부터, 입력된 명령의 내용의 통지를 받아, 상기 명령의 실행에 있어서 정보의 표시를 행할 때, 상기 표시 도메인에 전력을 공급하여 표시를 행하는 것을 특징으로 하는 정보 처리 장치.
- 제1항에 있어서,상기 기능부로서, 표시하고 있는 정보를 불휘발적으로 유지하는 기억성 표시 부를 포함하는 것을 특징으로 하는 정보 처리 장치.
- 장치를 구성하는 각 기능부에서의 전력의 공급을 자율적으로 제어하는 정보처리 장치에 있어서의 전력 제어 방법으로서,상기 정보 처리 장치 내에, 소정의 상기 기능부로 이루어지고, 전력의 공급을 행할 때의 제어 단위가 되는 파워 매니지먼트 도메인을 복수 구성해 두고, 상기 정보 처리 장치에 명령이 입력된 경우에, 상기 명령의 실행에 관계되는 상기 기능부를 포함하는 파워 매니지먼트 도메인에 전력을 공급하여 명령을 실행하고, 상기 기능부에서의 명령의 실행이 종료하는 것에 대응하여, 상기 파워 매니지먼트 도메인에 대한 전력의 공급을 정지하는 것을 특징으로 하는 전력 제어 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004225162A JP2006048190A (ja) | 2004-08-02 | 2004-08-02 | 情報処理装置および電力制御方法 |
JPJP-P-2004-00225162 | 2004-08-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060050186A true KR20060050186A (ko) | 2006-05-19 |
KR100679536B1 KR100679536B1 (ko) | 2007-02-06 |
Family
ID=35134663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050063955A KR100679536B1 (ko) | 2004-08-02 | 2005-07-15 | 정보 처리 장치 및 전력 제어 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7383456B2 (ko) |
EP (1) | EP1624365A3 (ko) |
JP (1) | JP2006048190A (ko) |
KR (1) | KR100679536B1 (ko) |
CN (1) | CN100407105C (ko) |
TW (1) | TWI312933B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014003989A1 (en) * | 2012-06-29 | 2014-01-03 | Intel Corporation | Efficient integrated switching voltage regulator |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4341594B2 (ja) | 2005-06-30 | 2009-10-07 | セイコーエプソン株式会社 | 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム |
JP2007279847A (ja) * | 2006-04-03 | 2007-10-25 | Sharp Corp | コンテンツ再生装置、プログラム、及び記録媒体 |
JP4839936B2 (ja) * | 2006-04-12 | 2011-12-21 | セイコーエプソン株式会社 | 情報処理装置及び情報処理方法 |
JP4839938B2 (ja) * | 2006-04-14 | 2011-12-21 | セイコーエプソン株式会社 | 情報処理装置及び情報処理方法 |
JP5136272B2 (ja) * | 2008-08-07 | 2013-02-06 | ブラザー工業株式会社 | 携帯型表示端末及びプログラム |
JP2010039372A (ja) * | 2008-08-07 | 2010-02-18 | Brother Ind Ltd | 携帯型表示端末及びプログラム |
JP2010151868A (ja) * | 2008-12-24 | 2010-07-08 | Brother Ind Ltd | 表示制御装置、表示制御方法、及び表示制御プログラム |
JP2010186009A (ja) * | 2009-02-12 | 2010-08-26 | Brother Ind Ltd | 表示装置、表示方法及び表示プログラム。 |
JP5282595B2 (ja) * | 2009-02-12 | 2013-09-04 | ブラザー工業株式会社 | 表示装置、表示方法及び表示プログラム。 |
GB201003017D0 (en) | 2010-02-23 | 2010-04-07 | Icera Inc | Method and system for controlling a supply voltage |
TWI465890B (zh) * | 2010-03-26 | 2014-12-21 | Hon Hai Prec Ind Co Ltd | 電壓轉換裝置 |
CN102411422A (zh) * | 2010-09-25 | 2012-04-11 | 盛乐信息技术(上海)有限公司 | 电子书阅读器显示信息的方法 |
SG10201605470SA (en) * | 2012-01-23 | 2016-08-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US8947968B2 (en) * | 2013-07-08 | 2015-02-03 | Arm Limited | Memory having power saving mode |
TW201525668A (zh) * | 2013-12-24 | 2015-07-01 | Alpha Networks Inc | 能自動重置之電子裝置及其自動重置之方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0448350B1 (en) * | 1990-03-23 | 1996-12-27 | Matsushita Electric Industrial Co., Ltd. | Hand held data processing apparatus having reduced power consumption |
US6804791B2 (en) * | 1990-03-23 | 2004-10-12 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
JPH04211819A (ja) * | 1990-03-23 | 1992-08-03 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
US5452401A (en) * | 1992-03-31 | 1995-09-19 | Seiko Epson Corporation | Selective power-down for high performance CPU/system |
JPH08234872A (ja) * | 1995-02-23 | 1996-09-13 | Fuji Xerox Co Ltd | 情報処理装置 |
JP3453467B2 (ja) | 1995-10-13 | 2003-10-06 | キヤノン株式会社 | 情報処理装置と該情報処理装置のパワーマネジメント機能呼び出し方法 |
KR100236403B1 (ko) | 1997-09-08 | 1999-12-15 | 문창호 | 쌀을 주재로한 피자의 제조방법 |
KR19990048882A (ko) | 1997-12-11 | 1999-07-05 | 구본준 | 절전형 컴퓨터 |
JP2000315127A (ja) * | 1999-04-30 | 2000-11-14 | Fuji Xerox Co Ltd | ドキュメントビューワ装置 |
KR19990073440A (ko) | 1999-07-13 | 1999-10-05 | 최건 | 이동형컴퓨터시스템에서메모리의소비전력을절감하는방법과장치 |
JP3549471B2 (ja) | 2000-08-08 | 2004-08-04 | 株式会社デジタル | 電子回路ブロック |
JP5030339B2 (ja) | 2000-08-29 | 2012-09-19 | ソニー株式会社 | 電子機器 |
US6772355B2 (en) * | 2000-12-29 | 2004-08-03 | Stmicroelectronics, Inc. | System and method for reducing power consumption in a data processor having a clustered architecture |
JP4974202B2 (ja) * | 2001-09-19 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP2003271664A (ja) * | 2002-03-15 | 2003-09-26 | Matsushita Electric Ind Co Ltd | 電子表示装置のコンテンツ一覧表示方法及び電子表示装置 |
JP4142487B2 (ja) * | 2002-05-10 | 2008-09-03 | オリンパス株式会社 | データ処理装置 |
JP3654287B2 (ja) * | 2002-12-26 | 2005-06-02 | 株式会社日立製作所 | 記録再生装置、記録再生方法 |
KR100464368B1 (ko) * | 2003-01-06 | 2005-01-03 | 삼성전자주식회사 | 이종의 디바이스가 독립적 동작을 수행할 수 있는 복합단말기 및 이를 이용한 독립 동작 방법 |
JP2004295193A (ja) | 2003-03-25 | 2004-10-21 | Seiko Epson Corp | 情報処理装置、情報処理装置の制御方法及びプログラム |
-
2004
- 2004-08-02 JP JP2004225162A patent/JP2006048190A/ja active Pending
-
2005
- 2005-06-17 US US11/154,639 patent/US7383456B2/en not_active Expired - Fee Related
- 2005-06-22 TW TW094120806A patent/TWI312933B/zh not_active IP Right Cessation
- 2005-06-27 EP EP05013848A patent/EP1624365A3/en not_active Withdrawn
- 2005-07-15 KR KR1020050063955A patent/KR100679536B1/ko not_active IP Right Cessation
- 2005-08-02 CN CN200510089137XA patent/CN100407105C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014003989A1 (en) * | 2012-06-29 | 2014-01-03 | Intel Corporation | Efficient integrated switching voltage regulator |
US9003209B2 (en) | 2012-06-29 | 2015-04-07 | Intel Corporation | Efficient integrated switching voltage regulator comprising switches coupled to bridge drivers to provide regulated power supply to power domains |
US9477291B2 (en) | 2012-06-29 | 2016-10-25 | Intel Corporation | Efficient integrated switching voltage regulator |
US10203742B2 (en) | 2012-06-29 | 2019-02-12 | Intel Corporation | Efficient integrated switching voltage regulator comprising switches coupled to bridge drivers to provide regulated power supply to power domains |
Also Published As
Publication number | Publication date |
---|---|
TW200606639A (en) | 2006-02-16 |
JP2006048190A (ja) | 2006-02-16 |
CN1734399A (zh) | 2006-02-15 |
EP1624365A3 (en) | 2006-10-18 |
US7383456B2 (en) | 2008-06-03 |
EP1624365A2 (en) | 2006-02-08 |
US20060026445A1 (en) | 2006-02-02 |
CN100407105C (zh) | 2008-07-30 |
TWI312933B (en) | 2009-08-01 |
KR100679536B1 (ko) | 2007-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100679536B1 (ko) | 정보 처리 장치 및 전력 제어 방법 | |
KR100743824B1 (ko) | 정보 처리 장치 및 전력 제어 방법을 컴퓨터에 실행시키기위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체 | |
JPH04211819A (ja) | 情報処理装置 | |
US5590340A (en) | Apparatus and method for suspending and resuming software application on a computer | |
JP4743263B2 (ja) | 情報処理装置および情報処理方法 | |
JP2007010970A (ja) | 画像表示装置及び画像表示方法をコンピュータに実行させるためのプログラム | |
JP4341500B2 (ja) | 情報処理装置および電源投入方法 | |
JP4617879B2 (ja) | 情報処理装置および情報処理方法 | |
JP4839936B2 (ja) | 情報処理装置及び情報処理方法 | |
JPH06160805A (ja) | 液晶表示制御方式 | |
JP2008198101A (ja) | 情報処理装置、電力制御方法及びプログラム | |
JP2002108269A (ja) | 表示システムおよびデジタルペーパ並びに表示制御方法 | |
JP2003228063A (ja) | 液晶表示素子 | |
JP5104237B2 (ja) | Icカード、icカードの制御方法、および、icカードの制御プログラム | |
JP4423973B2 (ja) | 表示装置 | |
JP3541034B2 (ja) | 情報処理装置 | |
JP2006040296A (ja) | 情報処理装置 | |
JP2004185026A (ja) | 情報処理装置 | |
JP2003207781A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130118 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |