KR100743824B1 - 정보 처리 장치 및 전력 제어 방법을 컴퓨터에 실행시키기위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체 - Google Patents

정보 처리 장치 및 전력 제어 방법을 컴퓨터에 실행시키기위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체 Download PDF

Info

Publication number
KR100743824B1
KR100743824B1 KR1020060055717A KR20060055717A KR100743824B1 KR 100743824 B1 KR100743824 B1 KR 100743824B1 KR 1020060055717 A KR1020060055717 A KR 1020060055717A KR 20060055717 A KR20060055717 A KR 20060055717A KR 100743824 B1 KR100743824 B1 KR 100743824B1
Authority
KR
South Korea
Prior art keywords
power
power management
result
management domain
execution
Prior art date
Application number
KR1020060055717A
Other languages
English (en)
Other versions
KR20070003570A (ko
Inventor
요시유키 오노
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070003570A publication Critical patent/KR20070003570A/ko
Application granted granted Critical
Publication of KR100743824B1 publication Critical patent/KR100743824B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3877Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3237Power saving characterised by the action undertaken by disabling clock generation or distribution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

장치의 일부에 대한 급전을 정지하여 소비 전력을 저감하는 정보 처리 장치에 있어서, 급전이 정지된 부분이 다른 부분에 의한 제어에 의해 이루어진 동작의 결과를 알 수 있는 정보 처리 장치를 제공한다.
전력의 공급을 자율적으로 제어하는 정보 처리 장치에 있어서, 입력된 명령의 실행에 관한 GPU(61)를 포함하는 묘화 도메인에 대해서만 전력을 공급하고, 명령의 실행이 종료하는 것에 대응하여 묘화 도메인에 대한 전력의 공급을 정지하는 파워 매니지먼트 회로(10), 전력이 공급된 묘화 도메인이 명령을 실행함으로써 생긴 로그를, 파워 매니지먼트 회로(10)의 전력 공급 및 전력 공급 정지와 독립으로 보존하는 SRAM(201)을 포함하고, 묘화 도메인에 대한 전력의 공급이 정지된 후, 전력이 공급된 CPU(20)가 SRAM(201)에 보존되어 있는 결과를 독출한다.

Description

정보 처리 장치 및 전력 제어 방법을 컴퓨터에 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체{INFORMATION PROCESSING APPARATUS AND COMPUTER READABLE RECORDING MEDIUM HAVING RECORDED THEREIN PROGRAM FOR CAUSING COMPUTER TO EXECUTE POWER CONTROL METHOD}
도 1은 본 발명의 실시 형태에 따른 정보 처리 장치의 외관 구성을 도시하는 도면,
도 2는 도 1에 도시한 정보 처리 장치의 내부 구성을 도시하는 기능 블록도,
도 3은 도 1에 도시한 정보 처리 장치의 내부 구성을 도시하는 다른 기능 블록도,
도 4는 본 발명의 실시 형태에 따른 정보 처리 장치가 갖는 메모리 공간을 설명하기 위한 도면,
도 5는 도 4에 도시한 메모리 공간의 일부를 구체적으로 도시한 도면,
도 6은 도 5에 도시한 묘화 명령에 포함되는 커맨드 중, 주된 것의 의미를 나타낸 표,
도 7은 본 발명의 일 실시 형태의 정보 처리 장치의 전원 제어 상태를 도시한 도면,
도 8은 도 7 중에 기호 C로 나타낸 타이밍에서 CPU가 실행하는 처리를 설명 하기 위한 흐름도,
도 9는 본 발명의 일 실시 형태의 정보 처리 장치에서 묘화되는 화상을 설명하기 위한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
1…정보 처리 장치 2…본체
3…디스플레이 4…페이지 되돌리기 버튼
5…페이지 넘김 버튼 6…일람 표시 버튼
7…결정 버튼 8…통신 커넥터
9…메모리 카드 슬롯 10…파워 매니지먼트 회로
20…CPU 30…ROM
40…NVRAM 50…RAM
60, 61…GPU 70…디스플레이 컨트롤러
80…메모리 카드 컨트롤러 90…통신 컨트롤러
100…버스 201…SRAM
202…메모리 컨트롤러 203…배터리
601…커맨드 버퍼 602…로그 기록 영역
본 발명은, 장치 내부에 있어서의 전력의 공급을 자율적으로 제어 가능한 정 보 처리 장치 및 전력 제어 방법을 컴퓨터에 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체에 관한 것이다.
최근, 컴퓨터 시스템 기술의 분야에서는, 처리를 행하고 있지 않은 경우에 장치 내부에 있어서의 전력의 공급을 정지하고, 장치에 대한 입력 조작이 행해진 경우 등, 처리의 필요가 생긴 경우에, 순식간에 전력의 공급을 재개함으로써, 대기시에 있어서의 소비 전력을 삭감하는 전력 제어 기술이 개발되어 있다.
예를 들면, PDA(Personal Digital Assistant) 등의 휴대형의 기기에 있어서는, 일정 시간 조작이 행해지지 않은 경우, CPU가 저주파수로 동작하는 동시에, 주변 회로로의 전력의 공급을 정지하는 저소비 전력 모드로 자동적으로 이행하고, 조작이 행해진 경우에, 통상의 상태로 복귀하여 처리를 행함으로써, 대기시의 소비 전력의 삭감을 도모하는 것이 알려져 있다.
또, 일반적인 PC(Personal Computer)에는, 서스펜드 모드 혹은 스탠바이 모드와 같은 기능이 구비되고 있고, 특히, 노트형의 PC 등, 배터리에 의해 구동되는 기기에 있어서는, 장시간 사용되지 않는 경우에 있어서의 불필요한 소비 전력의 삭감에 유효한 것이다.
서스펜드 모드 혹은 스탠바이 모드에서는, 많은 경우, CPU와 CPU보다 하위의 제어부가 교대로 대기 또는 동작 상태가 된다. 이 때, CPU는, 하위의 제어부에 제어 명령을 내리고 대기 상태로 들어간다. 제어부는, 명령에 따라 동작하는 동시에, 동작 완료 후에 동작 결과를 레지스터 등에 기입하여 정지한다. 대기 상태로부터 동작 상태로 이동한 CPU는, 레지스터 등에 기입된 내용으로부터 동작의 결과 를 판단하여 다음의 제어로 이행한다.
또한, 서스펜드 모드 혹은 스탠바이 모드와 같은 전력 제어에 관한 기술은, 일본국 특개평 9-114557호 공보에 개시되어 있다.
(특허문헌 1) 일본국 특개평 9-114557호 공보
그런데, 최근, 반도체 프로세스의 미세화가 진전되고 있고, 그것에 따른 리크 전류의 증가 경향이 생기고 있다. 이 때문에, 이러한 스탠바이 모드의 종래 기술을 사용했다고 해도, HALT 상태로 되어 있는 대기시에, CPU의 리크 전류에 의한 소비 전력이 문제가 되는 경우가 있다.
이 때문에, 최근에는, 장치의 일부에만 전력이 공급되는 기간을 형성하고, 이 사이, 다른 부분에 대해서는 전력의 공급을 완전히 정지하는 기술도 제안되어 있다. 이와 같은 기술은, 예를 들면, 조작이 이루어질 때까지의 대기 시간이 비교적 긴 기억성 액정의 디스플레이를 사용한 전자북 장치 등에 적용한 경우, 특히 높은 전력 절약화의 효과를 얻을 수 있다.
그러나, 장치의 일부에 대한 급전을 완전히 정지하는 기술에 대해서 종래 기술을 적용한 경우, 하위의 제어부로의 급전 정지에 따라 레지스터에 보존되어 있었던 동작 결과의 정보가 없어지게 된다. 이 때문에, 제어부의 제어에 의해 이루어진 동작 중에 에러 등이 발생한 경우, CPU가 에러의 발생이나 원인 등을 알 수 없고, 에러에 의한 결과의 수복이나 재동작의 지시에 지장이 생기는 것을 생각할 수 있다.
본 발명은, 이러한 점을 감안하여 이루어진 것으로, 장치의 일부에 대한 급전을 정지하여 소비 전력을 저감하는 정보 처리 장치에 있어서, 급전이 정지된 부분이 다른 부분에 의한 제어에 의해 이루어진 동작의 결과를 알 수 있는 정보 처리 장치 및 전력 제어 방법을 컴퓨터에 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체를 제공하는 것을 목적으로 한다.
이상의 과제를 해결하기 위해서, 본 발명의 정보 처리 장치는, 복수의 기능부와, 당해 기능부에 전력의 공급을 행할 때의 제어 단위가 되는 파워 매니지먼트 도메인을 갖고, 당해 파워 매니지먼트 도메인에 대한 전력의 공급을 자율적으로 제어하는 정보 처리 장치로서, 입력된 명령의 실행에 관한 상기 기능부를 포함하는 파워 매니지먼트 도메인에 대해서만 전력을 공급하고, 상기 기능부에 있어서의 명령의 실행이 종료하는 것에 대응하여 상기 파워 매니지먼트 도메인에 대한 전력의 공급을 정지하는 전력 공급 제어부와, 상기 전력 공급 제어부에 의해 전력이 공급된 상기 파워 매니지먼트 도메인이 명령을 실행함으로써 생긴 결과를, 상기 전력 공급 제어부에 의한 전력 공급 및 전력 공급 정지와 독립으로 보존하는 실행 결과 보존부를 포함하고, 명령의 실행을 종료한 파워 매니지먼트 도메인에 대한 전력의 공급을 상기 전력 공급 제어부가 정지한 후, 전력이 공급된 다른 파워 매니지먼트 도메인이, 상기 실행 결과 보존부에 보존되어 있는 결과를 독출하는 것을 특징으로 한다.
이러한 발명에 의하면, 입력된 명령의 실행에 관한 상기 기능부를 포함하는 파워 매니지먼트 도메인에 대해서만 전력을 공급하고, 명령의 실행이 종료하는 것에 대응하여 파워 매니지먼트 도메인에 대한 전력의 공급을 정지할 수 있기 때문에, 동작하지 않는 파워 매니지먼트 도메인에 대한 전력 공급을 완전히 정지하여 장치 전체에 따른 소비 전력을 효과적으로 저감할 수 있다.
또, 전력 공급 제어부에 의해 전력이 공급된 파워 매니지먼트 도메인이 명령을 실행함으로써 생긴 결과를, 전력 공급 제어부에 의한 전력 공급 및 전력 공급 정지와 독립으로 보존할 수 있다. 이 때문에, 파워 매니지먼트 도메인이 명령을 실행한 후, 이 파워 매니지먼트 도메인에 대한 전력의 공급을 완전히 정지한 후에도 명령을 실행한 결과를 보존해 둘 수 있다. 또한, 전력이 공급된 다른 파워 매니지먼트 도메인이 보존되어 있는 결과를 독출할 수 있기 때문에, 명령의 실행이 적정하게 이루어졌는지의 여부를 뒤의 처리에서 판정하여, 명령의 부적당한 종료에 대해서 대처할 수 있다.
이러한 본 발명은, 장치의 일부에 대한 급전을 정지하여 소비 전력을 저감하는 정보 처리 장치에 있어서, 예를 들면 주제어부와 같은 하나의 제어부가, 묘화 전용의 제어부와 같은 다른 제어부에 의한 제어에 의해 이루어진 동작의 결과를 알 수 있는 정보 처리 장치를 제공할 수 있다.
또, 본 발명의 정보 처리 장치는, 상기 실행 결과 보존부가, 불휘발성의 기억 장치 또는 전원을 구비한 휘발성의 기억 장치로서, 명령을 실행한 파워 매니지먼트 도메인으로의 전력의 공급을 상기 전력 공급 제어부가 정지한 후에도 명령을 실행함으로써 생긴 결과를 보존하는 것을 특징으로 한다.
이러한 발명에 의하면, 실행 결과 보존부에 불휘발성의 기억 장치를 사용함으로써 실행 결과 보존부용의 전원이 정지되어 전력을 소비하지 않는 상태로 실행한 결과를 보존할 수 있다. 또, 실행 결과 보존부에 전원을 구비한 휘발성의 기억 장치를 사용함으로써 실행 결과 보존부를 비교적 저비용으로 또한 간이하게 구성할 수 있다.
또, 본 발명의 정보 처리 장치는, 상기 전력 공급 제어부가, 명령의 실행을 종료한 파워 매니지먼트 도메인이 명령을 실행함으로써 생긴 결과를 상기 실행 결과 보존부에 기입하는 동안에는 상기 파워 매니지먼트 도메인에 전력을 공급하고, 결과가 기입된 후에 상기 파워 매니지먼트 도메인에 대한 전력 공급을 정지하는 것을 특징으로 한다.
이러한 발명에 의하면, 명령을 실행함으로써 생긴 결과를 확실하게 파워 매니지먼트 도메인에 기입시킬 수 있다. 또, 결과를 기입한 후에는 파워 매니지먼트 도메인에 대한 전력 공급을 정지하여, 장치 전체의 전력 절약화를 도모할 수 있다.
또, 본 발명의 정보 처리 장치는, 상기 파워 매니지먼트 도메인과 상기 실행 결과 보존부가 버스로 접속되고, 상기 파워 매니지먼트 도메인은, 상기 버스를 사용하는 권한을 취득하여 상기 실행 결과 보존부에 명령을 실행함으로써 생긴 결과를 기입하는 것을 특징으로 한다.
이러한 발명에 의하면, 파워 매니지먼트 도메인 자신이 명령을 실행함으로써 생긴 결과를 실행 결과 보존부에 기입할 수 있다. 이 때문에, 주제어부에 걸리는 부하가 경감된다. 또, 명령의 실행 결과를 기입할 때마다 주제어부를 기동할 필요 가 없기 때문에, 효율적으로 전력 공급, 공급 정지 제어를 할 수 있다.
또, 본 발명의 정보 처리 장치는, 상기 실행 결과 보존부에 명령을 실행함으로써 생긴 결과를 기입하기 위한 기입 제어부를 구비하고, 상기 파워 매니지먼트 도메인이 당해 기입 제어부와 버스를 통해 접속되어 있는 경우, 상기 파워 매니지먼트 도메인은, 상기 기입 제어부와의 사이에서 설정되어 있는 버스 프로토콜을 사용해 결과를 기입하는 것을 특징으로 한다.
이러한 발명에 의하면, 기입 제어부를 파워 매니지먼트 도메인의 외부에 부착할 수 있기 때문에, 파워 매니지먼트 도메인의 기존의 구성을 변경하지 않고 본 발명의 정보 처리 장치를 실현할 수 있다.
또, 본 발명의 정보 처리 장치는, 상기 파워 매니지먼트 도메인의 적어도 하나가, 상기 실행 결과 보존부에 있어서의 상기 파워 매니지먼트 도메인이 명령을 실행함으로써 생긴 결과가 기입되어야 하는 영역을 설정하는 것을 특징으로 한다.
이러한 발명에 의하면, 장치 전체의 메모리 공간을 보다 유연하게 운용할 수 있다.
또, 본 발명의 전력 제어 방법을 컴퓨터에 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체는, 복수의 기능부와, 당해 기능부에 전력의 공급을 행할 때의 제어 단위가 되는 파워 매니지먼트 도메인을 갖고, 당해 파워 매니지먼트 도메인에 대한 전력의 공급을 자율적으로 제어하는 정보 처리 장치의 전력 제어 방법을 컴퓨터에 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체로서, 하나의 상기 파워 매니지먼트 도메인이, 다른 파워 매니지먼트 도메인이 명령을 실행함으로써 생긴 결과를 불휘발성 기억 장치로부터 독출하는 결과 독출 단계와, 상기 결과 독출 단계에 있어서 독출된 결과로부터 명령의 실행이 정상으로 이루어졌는지의 여부를 판정하는 실행 판정 공정과, 상기 실행 판정 공정에 있어서의 명령의 실행이 정상으로 이루어졌는지의 여부의 판정 결과에 기초해, 다음에 실행되어야 하는 명령을 상기 불휘발성 기억 장치에 기입하는 다음 명령 단계와, 상기 다음 명령 단계의 종료 후, 상기 하나의 파워 매니지먼트 도메인에 대한 전력의 공급을 정지시키는 급전 정지 단계를 포함하는 것을 특징으로 한다.
이러한 발명에 의하면, 하나의 파워 매니지먼트 도메인이, 다른 파워 매니지먼트 도메인이 명령을 실행함으로써 생긴 결과를 불휘발성 기억 장치로부터 독출하여, 독출된 결과로부터 명령의 실행이 정상으로 이루어졌는지의 여부를 판정할 수 있다. 또, 명령의 실행이 정상으로 이루어졌는지의 여부의 판정 결과에 기초해 다음의 명령을 기입하여, 자신에 대한 전력 공급을 정지할 수 있다. 이 때문에, 다른 파워 매니지먼트 도메인에 대해서 명령을 한 후, 명령을 한 하나의 파워 매니지먼트 도메인으로의 전력 공급을 정지할 수 있고, 동작하지 않는 파워 매니지먼트 도메인에 대한 전력 공급을 완전히 정지하여 장치 전체에 따른 소비 전력을 효과적으로 저감할 수 있다.
이하, 도면을 참조하여 본 발명에 따른 정보 처리 장치 및 전력 제어 방법을 컴퓨터에 실행시키기 위한 프로그램의 실시 형태를 설명한다.
우선, 구성을 설명한다.
도 1은, 본 발명에 따른 정보 처리 장치(1)의 외관 구성을 도시하는 도면이 다.
또한, 본 실시 형태에 있어서는, 정보 처리 장치(1)가 전자북의 콘텐츠를 열람하기 위한 전자북 리더로서 구성된 경우에 대해 설명한다.
도 1에 있어서, 정보 처리 장치(1)는, 본체(2)와, 디스플레이(3)와, 페이지 되돌리기 버튼(4)과, 페이지 넘김 버튼(5)과, 일람 표시 버튼(6)과, 결정 버튼(7)과, 통신 커넥터(8)와, 메모리 카드 슬롯(9)을 포함하여 구성된다.
본체(2)는, 정보 처리 장치(1)를 구성하는 각종 기능부를 구비하고 있고, 전면에는, 디스플레이(3)와, 페이지 되돌리기 버튼(4)과, 페이지 넘김 버튼(5)과, 일람 표시 버튼(6)과, 결정 버튼(7)을 구비하고, 좌측면에는, 통신 커넥터(8)와, 메모리 카드 슬롯(9)을 구비하고 있다. 또, 본체(2)는, 내부에 후술하는 CPU(20) 혹은 디스플레이 컨트롤러(70)와 같은 각종 기능을 실현하기 위한 장치를 구비하고 있다.
디스플레이(3)는, 예를 들면 A4 사이즈의 고화소 밀도(다픽셀)인 표시 장치에 의해 구성되고, 디스플레이 컨트롤러(70)의 제어에 따라, 소정 화소에 화소 데이터를 표시한다.
또, 디스플레이(3)는, 기억성의 표시 장치(전원을 절단해도 표시 화면이 유지되는 표시 장치)이다. 그 때문에, 표시 화면의 상태를 유지하기 위해서는 전력이 불필요해지므로, 정보 처리 장치(1)를 보다 저소비 전력화할 수 있다.
또한, 디스플레이(3)로서, 예를 들면, 전기 영동 디스플레이, 콜레스테릭 액정 디스플레이, 대전 토너를 이용한 디스플레이, 트위스트 볼을 이용한 디스플레이 혹은 일렉트로 디포지션 디스플레이 등이 채용 가능하다.
페이지 되돌리기 버튼(4)은, 현재 표시되어 있는 페이지를 되돌리기 위한 버튼이고, 페이지 넘김 버튼(5)은, 현재 표시되어 있는 페이지를 진행시키기 위한 버튼이다.
일람 표시 버튼(6)은, 메모리 카드에 기억되어 있는 콘텐츠에 포함되는 페이지를 일람 표시시키기 위한 버튼이다. 또한, 메모리 카드에 기억되어 있는 콘텐츠에는, 일람 표시용의 페이지로서, 각 페이지의 화면이 축소된 데이터(이하,「축소 화면 데이터」라고 한다)가 기억되어 있다.
결정 버튼(7)은, 유저가 전면 표시시키는 페이지를 선택하기 위한 버튼이다.
이러한, 페이지 되돌리기 버튼(4), 페이지 넘김 버튼(5), 일람 표시 버튼(6) 및 결정 버튼(7)의 가압 신호는, 후술하는 파워 매니지먼트 회로(10)를 통해, CPU(20)에 입력된다.
통신 커넥터(8)는, USB(Universal Serial Bus) 케이블을 접속하기 위한 커넥터이고, 접속된 통신 케이블을 통해, 정보의 송수신 혹은 전력의 공급을 받는 것이 가능해진다.
메모리 카드 슬롯(9)은, 메모리 카드를 기입하기 위한 인터페이스이고, 전자북의 콘텐츠를 기억한 메모리 카드가 장착됨으로써, 그 메모리 카드에 기억된 콘텐츠를 읽어 들이는 것이 가능해진다.
도 2는, 정보 처리 장치(1)의 내부 구성을 도시하는 기능 블록도이다.
도 2에 있어서, 정보 처리 장치(1)는, 파워 매니지먼트 회로(10)와, CPU(Central Processing Unit)(20)와, ROM(Read Only Memory)(30)과, NVRAM(Non-volatile RAM)(40)과, RAM(50)과, 그래픽스 프로세싱 유닛(이하,「GPU」라고 한다)(61)과, 디스플레이 컨트롤러(70)와, 메모리 카드 컨트롤러(80)와, 통신 컨트롤러(90)를 포함하여 구성된다. 또한, 파워 매니지먼트 회로(10)를 제외한 이들의 각 부는 버스(100)에 의해 접속되고, 파워 매니지먼트 회로(10)는, CPU(20)와 직접 접속되어 있다. 또, 파워 매니지먼트 회로(10)는, 파워 매니지먼트 도메인(후술) 각각과, 전력의 공급을 행하기 위한 급전 라인(도면 중 점선)에 의해 접속되어 있다.
정보 처리 장치(1)에 있어서의 각 기능부는, 전력의 공급에 관한 복수의 그룹을 구성하고 있기 때문에, 처음에, 이 그룹(이하,「파워 매니지먼트 도메인」이라고 한다)에 대해 설명한다.
본 발명에 따른 정보 처리 장치(1)는, 각 기능부에 전력을 공급하지 않는 상태를 기본으로 하고, 동작이 필요한 경우에만 전력을 공급하여 처리를 행하게 하고, 처리의 종료 후에는, 다시 전력의 공급을 정지하는 전력 제어를 행하는 것이다.
이 때, 입력된 명령에 따른 처리를 실행하는 데 있어서, 동시에 동작할 가능성이 높은 기능부 혹은 일련의 처리를 행하는 기능부 등, 기능적으로 밀접한 관계를 갖는 기능부를 동일한 파워 매니지먼트 도메인으로 하여 전력의 공급을 행하는 것으로 하고, 다른 파워 매니지먼트 도메인과는 독립하여 전력의 공급을 제어한다.
이와 같이, 기능적으로 밀접한 관계를 갖는 기능부를 동일한 파워 매니지먼트 도메인으로 하여 전력 제어를 행함으로써, 각 기능부 각각을 대상으로 하여 전 력 제어를 행하는 것보다, 회로 규모 및 제어의 용이성의 면에서 유리한 것이 된다.
도 2에 도시하는 기능 구성에 있어서는, 상술한 관점으로부터, CPU(20)를 포함하는 CPU 도메인, ROM(30) 및 NVRAM(40), 배터리(203)를 구비한 SRAM(Static RAM)(201)을 포함하는 불휘발성 도메인, RAM(50)을 포함하는 휘발성 도메인, GPU(61), 디스플레이 컨트롤러(70) 및 디스플레이(3)를 포함하는 묘화 도메인, 메모리 카드 컨트롤러(80)를 포함하는 메모리 카드 도메인, 통신 컨트롤러(90)를 포함하는 통신 도메인이 형성되어 있고, 이들 각 도메인을 단위로 하여, 파워 매니지먼트 회로(10)가, 이 파워 매니지먼트 도메인에 대한 전력의 공급을 자율적으로 제어한다.
또, 정보 처리 장치(1)에서는, 유저가, 페이지 되돌리기 버튼(4), 페이지 넘김 버튼(5), 일람 표시 버튼(6) 혹은 결정 버튼(7)을 가압함으로써 정보 처리 장치(1)에 명령을 입력한 경우, 파워 매니지먼트 회로(10)에 가압된 버튼에 따른 신호(이벤트 통지 신호)가 입력된다. 파워 매니지먼트 회로(10)는, CPU(20)와 협동하여 입력된 명령의 실행에 관한 기능부를 포함하는 파워 매니지먼트 도메인에 대해서만 전력을 공급한다. 또, 이 기능부에 있어서의 명령의 실행이 종료하는 것에 대응하여 파워 매니지먼트 도메인에 대한 전력의 공급을 정지하는 전력 공급 제어부로서 기능한다.
전력이 공급된 파워 매니지먼트 도메인은, 명령을 실행함으로써 생긴 결과를, 불휘발성 도메인에 포함되는 SRAM(201)에 기입한다. SRAM(201)은, 실행 결과 보존부로서 기능하고, 기입된 결과를 파워 매니지먼트 회로(10) 및 CPU(20)에 의한 각 파워 매니지먼트 도메인에 대한 전력 공급 및 전력 공급 정지와는 독립으로 보존한다. 또한, 명령을 실행함으로써 생긴 결과에 따른 정보를, 본 실시 형태에서는, 이후 로그 기록이라고 기록한다.
명령의 실행을 종료한 파워 매니지먼트 도메인에 대한 전력의 공급이 정지된 후, 전력이 공급된 다른 파워 매니지먼트 도메인은, SRAM(201)에 보존되어 있는 로그 기록을 독출한다. 이 파워 매니지먼트 도메인은, 로그 기록을 참조하여 명령된 처리가 정상으로 종료하였는지, 혹은 에러 등에 의해 정지하였는지 등의 정보를 얻을 수 있다.
계속해서, 도 2에 도시하는 각 기능부에 대해 설명한다.
파워 매니지먼트 회로(10)는, 도시하지 않은 배터리로부터 공급된 전력을 받아, 소정의 파워 매니지먼트 도메인에 전력을 공급한다.
구체적으로는, 파워 매니지먼트 회로(10)는, 페이지 되돌리기 버튼(4), 페이지 넘김 버튼(5), 일람 표시 버튼(6) 혹은 결정 버튼(7)의 가압 신호나, 통신 커넥터(8)에 있어서의 통신 케이블의 접속 혹은 메모리 카드 슬롯(9)에 있어서의 메모리 카드의 접속을 검출하는 신호를 받은 경우, 전력의 공급이 정지되어 있는 CPU(20)에 대해서 전력을 공급한다. 그리고, 파워 매니지먼트 회로(10)는, 전력의 공급이 재개되어, 동작 상태에 있는 CPU(20)에 대해서, 발생한 이벤트를 나타내는 이벤트 통지 신호를 송신한다.
또, 파워 매니지먼트 회로(10)는, CPU(20)에 의해, 어느 파워 매니지먼트 도 메인에 대한 전력의 공급이 지시되면, 그 파워 매니지먼트 도메인에 대해서 전력을 공급하고, CPU(20)에 의해, 어느 파워 매니지먼트 도메인에 대한 전력의 공급의 정지가 지시되면, 그 파워 매니지먼트 도메인에 대한 전력의 공급을 정지한다.
CPU(20)는, 정보 처리 장치(1) 전체를 제어하는 것으로, ROM(30)에 기억된 각종 프로그램을 독출하여 실행한다. 예를 들면, CPU(20)는, 파워 매니지먼트 회로(10)를 통해 입력되는 각종 신호에 대응하여, 후술하는 정보 처리 장치(1)의 시스템 제어 처리에 있어서의 각종 처리를 위한 프로그램을 ROM(30)으로부터 독출하여 실행한다. 그리고, CPU(20)는, 각종 처리 결과를 NVRAM(40) 혹은 RAM(50)의 소정 영역에 저장한다.
ROM(30)은, 예를 들면 플래시 ROM 등의 불휘발성의 메모리에 의해 구성되고, ROM(30)에는, 오퍼레이팅 시스템 프로그램(OS) 및 전자북의 뷰어 등의 어플리케이션 프로그램이 기억되어 있다.
NVRAM(40)은, FERAM(Ferroelectric Random Access Memory) 혹은 MRAM(Magnetoresistive Random Access Memory) 등의 불휘발성의 메모리에 의해 구성되고, 예를 들면 전자북의 콘텐츠가 열람되어 있는 경우이면, 열람 중의 페이지 번호와 같이, 정보 처리 장치(1)의 전원이 절단된 경우에도 보존해 둘 필요가 있는 데이터가 기억된다.
SRAM(201)은, 휘발성의 기억 장치이지만, 전용의 배터리(203)를 구비하고 있다. 이 때문에, 파워 매니지먼트 회로(10) 및 CPU(20)가 불휘발성 도메인에 대한 전력 공급을 정지한 경우에도 로그를 보존해 둘 수 있다.
또한, NVRAM(40)은, 상술한 바와 같이, 전원에 의한 백업이 불필요한 불휘발성 메모리로 구성하는 것이 가능한 것 외에, SRAM 등, 휘발성의 메모리를 전용의 전원으로 백업함으로써, 의사적(擬似的)인 불휘발성 메모리로 하는 구성도 채용 가능하다.
또, SRAM(201)은, 예를 들면 FERAM(Ferroelectric Random Access Memory)과 같은 불휘발성의 기억 장치를 설치하는 것이어도 물론 된다. 이러한 경우, 배터리(203)가 불필요하게 되어, 로그를 보존해 두기 위한 구성의 부품수를 억제할 수 있다.
또, 본 실시 형태에서는, 로그를 보존하는 메모리를 독립의 SRAM으로 하고 있지만, NVRAM(40)의 일부에 로그를 기록하는 영역을 형성하고, 이 영역을 실행 결과 보존부로서 기능시켜도 된다.
RAM(50)은, DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 혹은 SDRAM(Synchronous DRAM)과 같은 휘발성의 메모리에 의해 구성되고, CPU(20)가 처리를 실행할 때에 워크 영역을 형성하는 동시에, 그 처리 결과를 기억한다.
또한, 여기에서는, 일반적으로 NVRAM(40)보다 RAM(50) 쪽이 고속으로 동작하므로, 처리의 고속성을 고려하여, RAM(50)을 구비하는 것으로 하여 설명하였지만, 보다 고속으로 동작하는 NVRAM(40)을 사용하는 것이 가능하면, RAM(50)의 기능을 NVRAM(40)에 겸용시켜, RAM(50)을 구비하지 않는 구성으로 하는 것도 가능하다.
GPU(61)는, CPU(20)의 명령에 따라, 디스플레이(3)에 표시하는 화상의 묘화 처리를 고속으로 행하는 하드웨어이다. 구체적으로는, GPU(61)은, CPU(20)로부터 입력된 벡터 도형을 래스터 도형으로 전개하는 처리를 행한다. 그리고, GPU(61)는, 묘화 처리를 행한 도형을 디스플레이(3)에 묘화하기 위한 묘화 데이터를 디스플레이 컨트롤러(70)에 출력한다.
또, 도 2에 도시한 구성에서는, GPU(61)가 메모리 컨트롤러(202)를 내장하고 있다. 메모리 컨트롤러(202)는, SRAM(201)에 로그 기록을 기입하기 위한 기입 제어부로서 기능한다.
디스플레이 컨트롤러(70)는, 디스플레이(3)를 직접 제어하여, GPU(61)로부터 입력된 묘화 데이터를 디스플레이(3)에 표시시킨다.
구체적으로는, 디스플레이 컨트롤러(70)는, GPU(61)로부터 입력된 묘화 데이터를 참조하여, 디스플레이(3)의 X드라이버 및 Y드라이버를 구동함으로써, 묘화 대상인 래스터 도형을 디스프레이(3)에 표시시킨다.
또, 도 2에서는, GPU(61)가 메모리 컨트롤러(202)를 내장하도록 구성되어 있다. 그러나, 본 실시 형태는, 이러한 구성에 한정되는 것이 아니라, 메모리 컨트롤러(202)를 SRAM(201)의 외부에 부착해도 된다. 도 3은, 이와 같이 구성한 경우의 본 실시 형태의 정보 처리 장치를 도시하는 것이다.
도 3에 도시한 구성은, GPU(60)가 메모리 컨트롤러(202)와 버스(100)를 메모리 컨트롤러(202)와의 사이에서 설정되어 있는 버스 프로토콜을 사용해 로그를 기입함으로써, 도 2에 도시한 구성과 동일하게 SRAM(201)에 로그를 기입하는 것이 가능해진다. 이와 같은 구성에 의하면, 기존의 GPU(60)의 구성에 변경을 가하지 않 고, 본 실시 형태의 화상 처리 장치의 구성을 실현할 수 있다.
여기에서, 본 실시 형태의 정보 처리 장치(1)가 갖는 메모리 공간을, 도 4, 도 5를 사용해 설명한다. 도 4는, 정보 처리 장치(1) 전체가 갖는 메모리 공간을 도시하고, 도 5는 도 4에 도시한 메모리 공간의 일부를 구체적으로 도시한 도면이다.
정보 처리 장치(1)는, 도 2, 도 3에 도시한 바와 같이, ROM(30), NVRAM(40), SRAM(201), RAM(50)과 같은 메모리를 구비하고 있다. 또, 메모리 장치 외에, GPU(60)(GPU(61))나 주변 회로에도 레지스터가 설치되어 있다. 도 4에서는, ROM(30)의 메모리 공간을 ROM 공간, RAM(50)을 포함하는 휘발성 메모리의 메모리 공간을 휘발성 메모리 공간, SRAM(201)이나 NVRAM(40)을 포함하는 불휘발성 메모리의 메모리 공간을 불휘발성 메모리 공간, GPU(61) 등의 레지스터를 포함하는 메모리 공간을 퍼리퍼럴 공간으로 기록하고 있다.
SRAM(201)의 기억 영역은, 불휘발성 메모리 공간에 있어서, CPU(20)의 GPU(61)에 대한 묘화 명령이 기입되는 커맨드 버퍼(601), 로그 기록인 GPU 종료 스테이터스가 기입되는 로그 기록 영역(602)이 된다.
또, 도 6 중의 ROM 공간에 있는 어플리케이션 프로그램(603)은, 디스플레이(3)에 문서를 표시하기 위한 문서 표시 프로그램이다. 압축 데이터(604)는, 문서의 배경 등의 화상 데이터를 압축한 데이터이다.
휘발성 메모리 공간에 있는 GPU 워크 메모리(605)는, GPU(61)가 화상을 전개(디코드)하기 위해서 일시적으로 사용되는 메모리 공간이다. 또, 전개 데이터 (606)는, 전개된 데이터를 일시적으로 보존하는 메모리 공간이다. 화상의 디코드나 디코드된 화상을 보존하는 것에 필요한 공간은, 화상의 규모나 내용에 따라서 다르다. 이 때문에, 정보 처리 장치(1)에서는, 화상을 디코드하고 있는 과정에서 CPU 워크 메모리, 전개 데이터(606) 보존용의 메모리로서 설정된 영역이 부족함으로써 에러가 발생할 가능성이 있다.
시스템 유지 데이터(607)는, 각종 도메인에 대한 전력 공급이 정지한 경우에도 보존해 둘 필요가 있는 데이터를 말하고, 예를 들면, 페이지 번호 등이 포함된다. GPU 레지스터는, GPU(61)가 묘화 명령을 실행하기 위해서 필요한 정보가 기입되는 공간이다. GPU 레지스터에 기입되는 데이터와, 그 의미의 일례를 이하에 기록한다.
CMDADRS[31 : 0] 묘화 명령의 커맨드가 저장되어 있는 어드레스
CMDRUN 커맨드의 실행 개시(어떠한 값을 기입해도 된다)
LOGMODE[1 : 0] 로그의 출력 모드를 지정한다.
[0 : 0] 출력하지 않는다.
[0 : 1] 에러 발생시에만 출력한다.
[1 : 0] 정상 종료시에만 출력한다.
[1 : 1] 에러 발생시, 정상 종료시 모두 출력한다.
LOGADRS[31 : 0] 로그가 출력되는 메모리의 어드레스.
주변 회로 I/F 레지스터(609)는, 메모리 카드나 통신, 페이지 넘김 버튼(4) 등에 관한 정보의 레지스터로서 할당되는 메모리 공간이다.
도 5에 도시하는 바와 같이, 도 4에 도시한 메모리 공간은, 압축 데이터(604), GPU 워크 메모리(605) 등의 각 공간을, 어드레스의 선두를 지정함으로써 규정한다. 도 5에 도시한 예를 들면, GPU 커맨드 버퍼(601)의 선두 어드레스는 0x20010000이다. GPU 커맨트 버퍼(601)에는, CPU(20)가 GPU(61)에 대해서 한 묘화 명령이 기입된다. GPU(61)는, CPU(20)에 의해 기입된 묘화 명령을 독출하여 디스플레이(3)에 화상을 표시하는 처리를 실행한다.
도 5에 예시한 커맨드 버퍼는, 0x00020000의 어드레스에 있는 압축 데이터를 디코드하여, 0x10020000의 어드레스로부터 저장할 것을 명령하는 묘화 명령이다. 또, 예시한 묘화 명령은, 0x10020000의 어드레스에 들어가 있는 화상의 데이터로부터 (100, 100)∼(299, 299)의 데이터를 잘라내어, 디스플레이(3)에 표시되는 화상을 보존하는 메모리 공간에 할당된 (300, 300)∼(499, 499)에 덮어쓸 것을 명령하고 있다. 도 5에 도시한 묘화 명령에 포함되는 커맨드 중, 주된 것의 의미를 도 6에 도시한다. 또한, 도 6 중에 도시한 Finish 명령은, 묘화 명령의 종료를 나타내는 커맨드로서, 명령의 마지막에 반드시 기입된다.
또, 본 실시 형태에서는, 도 4에 도시한 메모리 공간에 있어서 로그의 기입에 할당되는 영역(개시 어드레스 혹은 개시 어드레스로부터 종료 어드레스까지의 메모리의 양)을, 예를 들면 묘화 도메인이 기입된 로그를 독출하는 측의 파워 매니지먼트 도메인(본 실시 형태에서는 CPU(20))이 설정할 수 있다.
이렇게 구성함으로써, 정보 처리 장치(1)의 메모리를 유연하게 운용할 수 있고, 묘화 처리의 종별이나 규모 등에 따라서 묘화 명령을 기입하는 데에 요하는 메 모리의 양이 상이한 경우에도 로그가 기입되는 영역을 확실하게 확보할 수 있다. 또, 메모리 공간을 효율적으로 사용할 수 있다.
다음에, 동작을 설명한다. 또한, 동작의 설명에 있어서는, 이상의 구성에 있어서, 예를 들면, 페이지 넘김 버튼(5)이 가압되어 다음 페이지를 표시시키는 이벤트 통지 신호가 입력된 경우를 예로 한다.
도 7은, 본 실시 형태의 정보 처리 장치(1)의 전원 제어 상태를 도시한 도면이다. 도면 중에 나타내는 화살표는, CPU(20), GPU(61), ROM(30), RAM(80)을 포함하는 휘발성 메모리, SRAM(201)을 포함하는 불휘발성 메모리, 주변 회로 I/F에 대해서 전력이 공급되어 있는 타이밍을 나타낸다.
또, 도면 중에 나타낸 기호 A는, 유저가 디스플레이(3)에 표시되어 있는 화상을 읽고 있는 등의 이유에 의해 정보 처리 장치(1)가 조작되지 않는 타이밍을 나타낸다. 기호 B는, 페이지 넘김 버튼(5) 혹은 페이지 되돌리기 버튼(4)이 가압된 타이밍을 나타내고, 기호 C는, CPU(20)가 메모리 카드 도메인으로부터 다음의 혹은 전의 페이지를 묘화하는 데에 필요한 데이터를 독출하여 묘화 명령을 SRAM(201)에 기입하는 타이밍을 나타내고 있다. 기호 D는, GPU(61)가 SRAM(201)에 기입된 커맨드를 독출하여, 커맨드에 따라 디스플레이(3)에 화상을 묘화하는 타이밍을 나타내고 있다.
도 7에 도시한 바와 같이, 본 실시 형태에서는, 유저가 정보 처리 장치(1)를 조작하지 않고 디스플레이(3)에 표시되어 있는 화상을 열람하고 있는 동안, CPU 도메인, 묘화 도메인, 휘발성 도메인, 파워 매니지먼트 도메인의 어디에도 전력을 공 급하는 일이 없다(A). 그리고, 유저가 페이지 넘김 버튼(5) 등을 조작함으로써 파워 매니지먼트 회로(10)에 이벤트 통지 신호가 입력되었을 때(B), 이벤트 통지 신호 입력에 대응하여 CPU(20)가 온된다(C).
CPU(20)는, 온되면, 이벤트 통지 신호를 디코드하여, 이벤트 통지에 대응하는 파워 매니지먼트 도메인에 전력을 공급하도록 파워 매니지먼트 회로(10)에 지시한다. 본 실시 형태에서는, CPU(20)는, 묘화 명령을 SRAM(201)에 저장한 후에, 파워 매니지먼트 회로(10)에 지시하여 묘화 도메인에 전력을 공급시킨다.
또, 파워 매니지먼트 회로(10)는, 묘화 도메인이 명령을 실행한 후, 명령을 실행함으로써 생긴 로그를 SRAM(201)에 기입하는 동안에는 묘화 도메인에 전력을 공급한다. 그리고, 결과가 기입된 후에 묘화 도메인에 대한 전력 공급을 정지하고 있다.
이러한 구성에 의해, 본 실시 형태는, 처리의 로그를 SRAM(201)에 확실하게 기입할 수 있다. 또, 기입한 후, 묘화 도메인을 오프하여 불필요한 전력이 소비되는 것을 확실하게 없앨 수 있다.
또, 이 때, 본 실시 형태에서는, CPU(20)와 GPU(61)와 SRAM(201)이 버스(100)로 접속되어 있고, 버스(100)를 사용하는 권한은, 기본적으로 CPU(20)가 갖고 있다. 이러한 경우, GPU(61)는, 버스(100)를 사용하는 권한을 취득하는, 소위 버스마스터 액세스에 의해 SRAM(201)에 액세스하여 로그를 기입하고 있다.
도 8은, 기호 C로 나타낸 타이밍에서 CPU(20)가 실행하는 처리를 설명하기 위한 흐름도이다. 도시한 바와 같이, CPU(20)는, C로 나타낸 기간 온하여, 처리를 개시한다(본 흐름도에서는 페이지 넘김의 지시가 입력된 것으로 한다). 그리고, 우선, 전회의 GPU(61)에 의해 이루어진 처리의 종료 결과를 조사하기 위해서, SRAM(201)에 저장되어 있는 GPU(61)의 로그를 독출한다(단계 S801).
로그는, SRAM(201)의 소정의 영역에 기록되어 있다. SRAM(201)에 있어서의 데이터와 기록 영역의 관계에 대해서는 후술하는 것으로 한다.
다음에, CPU(20)는, 독출된 로그로부터 전회 GPU(61)에서 행해진 처리가 정상으로 종료하였는지의 여부를 판단한다(단계 S802). 판단의 결과, 처리가 정상으로 종료하고 있었던 경우(단계 S802 : Yes), 디스플레이(3)에 표시되어 있는 페이지를 나타내는 페이지 번호를 1개 진행시킨다(단계 S805).
한편, 단계 S802에 있어서, 로그 기록이 전회의 GPU(61)의 처리에 에러가 발생한 것을 나타내고 있었던 경우(단계 S802 : No), CPU(20)는, 에러의 원인을 제거한다(단계 S803). 그리고, 에러가 발생한 묘화 처리를 재실행하기 위한 커맨드를 재차 GPU 커맨드 버퍼(601)에 기입한다(단계 S804).
예를 들면, 0x10000001이 로그 기록으로서 기록되어 있었던 경우, 이 로그 기록이, GPU(61)가 SRAM(201)으로부터 압축 데이터를 디코드할 때, SRAM(201)의 GPU 워크 메모리(605)로서 설정된 영역이 부족한 것을 나타낸다. 이러한 경우, CPU(20)는, GPU 워크 메모리(605)에 할당되는 메모리 공간량을 늘려 재설정한다. 또한, 에러를 제거하는 구체적인 방법은, 에러의 발생 원인에 따라서 다르다. 이 때문에, 에러를 제거하는 처리는 상기한 것에 한정되는 것이 아니라, 에러에 대응한 적정한 처리가 이루어지는 것은 말할 필요도 없다.
다음 페이지를 묘화하는 경우, 본 실시 형태의 정보 처리 장치(1)는, 전회 표시되어 있었던 화상과 다음에 표시해야 할 화상의 공통 부분이 있는 경우, 이 부분 이외의 부분만을 묘화하는, 부분 묘화를 행하고 있다. 부분 묘화은, 개서의 속도에 있어서 불리한 기억성 디스플레이의 개서 속도를 높이는 유효한 기술이다.
본 실시 형태의 정보 처리 장치에서는, 도 9에 도시하는 바와 같이, 텍스트를 나타내는 화상(전경 화상)과(도 9(a)), 텍스트 화상의 배경이 되는 화상(배경 화상)(도 9(b))으로 화상 전체(도 9(c))를 형성하고 있다. 배경 화상은, ROM 공간에 압축 데이터로서 보존되어 있다.
부분 묘화를 채용하는 경우, CPU(20)는, 메모리 카드로부터 다음 페이지에 묘화해야 할 화상의 데이터를 독출한다(S806). 그리고, 지금까지 묘화되어 있었던 페이지와 독출된 다음 페이지를 비교하여, 개서에 있어서 갱신된 화상을 검출한다(단계 S807). 단계 S807의 판단의 결과, 예를 들면, 전 페이지, 다음 페이지 모두에 배경 화상이 동일하고 전경 화상이 없는 경우, 현재 표시되어 있는 화상을 갱신할 필요가 없다고 판단한다.
또, 갱신할 필요가 있는 경우, 갱신 부분을 묘화하도록 지시하는 커맨드를 SRAM(201)의 커맨드 버퍼에 저장한다(단계 S808). 이 후, CPU(20)는, 묘화 종료를 의미하는 Finish 커맨드를 SRAM(201)의 커맨드 버퍼에 저장한다(단계 S809).
디코드의 도중에 에러가 발생한 경우, 묘화에 실패한 화상이 디스플레이(3)에 표시되는 일이 있다. 이러한 화상은, 소위 쓰레기라고 불리고, 디스플레이(3) 상의 화상 품질을 현저하게 열화시킨다. 본 흐름도의 처리에 의하면, 쓰레기가 발 생한 경우에도, 이 화상을 다음 처리에서 재차 다시 묘화하여 화상 품질의 저하를 방지할 수 있다.
다음에, CPU(20)는, 파워 매니지먼트 회로(10)에 GPU(61)의 전원 온을 의뢰한다(단계 S810). 그리고, GPU(61)의 레지스터에 대해서 처리에 필요한 파라미터를 세트한다(단계 S811). 이 세트에 있어서는, 커맨드 버퍼의 선두 어드레스, 로그의 출력 모드, 로그가 기록되는 메모리 어드레스가 세트된다.
CPU(20)는, CMDRUN 레지스터에 적당한 값을 기입함으로써 GPU(61)에 묘화 명령에 기초한 처리를 개시시킨다(단계 S812). 이 후, 파워 매니지먼트 회로(10)에 자신의 전원 오프를 의뢰하여(단계 S813), 전원이 오프될 때까지 HALT 명령을 실행한다(단계 S814).
이상 서술한 본 실시 형태의 정보 처리 장치(1)는, 전력이 공급된 묘화 도메인이 명령을 실행함으로써 생기 결과인 로그를, 전력 공급 및 전력 공급 정지와는 독립으로 SRAM(201)에 보존해 둘 수 있다. CPU(20)는, 보존되어 있는 로그를 독출하여 명령의 실행이 적정하게 이루어졌는지의 여부를 뒤의 처리에서 판정하여, 명령의 부적당한 종료에 대해서 대처할 수 있다.
또한, 이상 서술한 본 실시 형태의 전력 제어 방법을 컴퓨터에 실행시키기 위한 프로그램은, 인스톨 가능한 형식 또는 실행 가능한 형식의 파일로 CD-ROM, 플로피(등록 상표) 디스크(FD), DVD 등의 컴퓨터로 판독 가능한 기록 매체에 기록되어 제공된다. 또, 본 실시 형태의 전력 제어 방법을 컴퓨터에 실행시키기 위한 프로그램을, ROM, 플래시 메모리, 메모리 카드, USB 접속형 플래시 메모리 등의 컴퓨 터로 판독 가능한 메모리 디바이스에 기록하여 제공해도 된다. 또, 본 실시 형태의 전력 제어 방법을 컴퓨터에 실행시키기 위한 프로그램을, 인터넷 등의 네트워크에 접속된 컴퓨터 상에 저장하여, 네트워크 경유로 다운로드시킴으로써 제공하도록 구성해도 된다.
이상 서술한 본 실시 형태는, 장치의 일부에 대한 급전을 정지하여 소비 전력을 저감하는 정보 처리 장치에 있어서, CPU(20)가, 묘화 전용의 제어부 GPU를 포함하는 묘화 도메인에 의해 이루어진 동작의 결과를 알 수 있는 정보 처리 장치를 제공할 수 있다.
또, 입력된 명령의 실행에 관한 GPU를 포함하는 묘화 도메인에 대해서만 전력을 공급하여, 명령의 실행이 종료하는 것에 대응하여 묘화 도메인에 대한 전력의 공급을 정지할 수 있기 때문에, 동작하지 않는 묘화 도메인에 대한 전력 공급을 완전히 정지하여 장치 전체에 따른 소비 전력을 효과적으로 저감할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따르면, 장치의 일부에 대한 급전을 정지하여 소비 전력을 저감하는 정보 처리 장치에 있어서, 급전이 정지된 부분이 다른 부분에 의한 제어에 의해 이루어진 동작의 결과를 알 수 있는 효과가 있다.

Claims (7)

  1. 복수의 기능부와, 당해 기능부에 전력의 공급을 행할 때의 제어 단위가 되는 파워 매니지먼트 도메인을 갖고, 당해 파워 매니지먼트 도메인에 대한 전력의 공급을 자율적으로 제어하는 정보 처리 장치로서,
    입력된 명령의 실행에 관한 상기 기능부를 포함하는 파워 매니지먼트 도메인에 대해서만 전력을 공급하고, 상기 기능부에 있어서의 명령의 실행이 종료하는 것에 대응하여 상기 파워 매니지먼트 도메인에 대한 전력의 공급을 정지하는 전력 공급 제어부와,
    상기 전력 공급 제어부에 의해 전력이 공급된 상기 파워 매니지먼트 도메인이 명령을 실행함으로써 생긴 결과를, 상기 전력 공급 제어부에 의한 전력 공급 및 전력 공급 정지와 독립으로 보존하는 실행 결과 보존부를 포함하고,
    명령의 실행을 종료한 파워 매니지먼트 도메인에 대한 전력의 공급을 상기 전력 공급 제어부가 정지한 후, 전력이 공급된 다른 파워 매니지먼트 도메인이, 상기 실행 결과 보존부에 보존되어 있는 결과를 독출하는 것을 특징으로 하는 정보 처리 장치.
  2. 청구항 1에 있어서, 상기 실행 결과 보존부는, 불휘발성의 기억 장치 또는 전원을 구비한 휘발성의 기억 장치로서, 명령을 실행한 파워 매니지먼트 도메인으로의 전력의 공급을 상기 전력 공급 제어부가 정지한 후에도 명령을 실행함으로써 생긴 결과를 보존하는 것을 특징으로 하는 정보 처리 장치.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 전력 공급 제어부는, 명령의 실행을 종료한 파워 매니지먼트 도메인이 명령을 실행함으로써 생긴 결과를 상기 실행 결과 보존부에 기입하는 동안에는 상기 파워 매니지먼트 도메인에 전력을 공급하고, 결과가 기입된 후에 상기 파워 매니지먼트 도메인에 대한 전력 공급을 정지하는 것을 특징으로 하는 정보 처리 장치.
  4. 청구항 1 또는 청구항 2에 있어서, 상기 파워 매니지먼트 도메인과 상기 실행 결과 보존부가 버스로 접속되고, 상기 파워 매니지먼트 도메인은, 상기 버스를 사용하는 권한을 취득하여 상기 실행 결과 보존부에 명령을 실행함으로써 생긴 결과를 기입하는 것을 특징으로 하는 정보 처리 장치.
  5. 청구항 4에 있어서, 상기 실행 결과 보존부에 명령을 실행함으로써 생긴 결과를 기입하기 위한 기입 제어부를 구비하고, 상기 파워 매니지먼트 도메인이 당해 기입 제어부와 버스를 통해 접속되어 있는 경우, 상기 파워 매니지먼트 도메인은, 상기 기입 제어부와의 사이에서 설정되어 있는 버스 프로토콜을 사용해 결과를 기입하는 것을 특징으로 하는 정보 처리 장치.
  6. 청구항 1 또는 청구항 2에 있어서, 상기 파워 매니지먼트 도메인의 적어도 하나가, 상기 실행 결과 보존부에 있어서의 상기 파워 매니지먼트 도메인이 명령을 실행함으로써 생긴 결과가 기입되어야 하는 영역을 설정하는 것을 특징으로 하는 정보 처리 장치.
  7. 복수의 기능부와, 당해 기능부에 전력의 공급을 행할 때의 제어 단위가 되는 파워 매니지먼트 도메인을 갖고, 당해 파워 매니지먼트 도메인에 대한 전력의 공급을 자율적으로 제어하는 정보 처리 장치의 전력 제어 방법을 컴퓨터에 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체로서,
    하나의 상기 파워 매니지먼트 도메인이, 다른 파워 매니지먼트 도메인이 명령을 실행함으로써 생긴 결과를 불휘발성 기억 장치로부터 독출하는 결과 독출 단계와,
    상기 결과 독출 단계에 있어서 독출된 결과로부터, 명령의 실행이 정상으로 이루어졌는지의 여부를 판정하는 실행 판정 공정과,
    상기 실행 판정 공정에 있어서의 명령의 실행이 정상으로 이루어졌는지의 여부의 판정 결과에 기초해, 다음에 실행되어야 하는 명령을 상기 불휘발성 기억 장치에 기입하는 다음 명령 단계와,
    상기 다음 명령 단계의 종료 후, 상기 하나의 파워 매니지먼트 도메인에 대한 전력의 공급을 정지시키는 급전 정지 단계를 포함하는 것을 특징으로 하는 전력 제어 방법을 컴퓨터에 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체.
KR1020060055717A 2005-06-30 2006-06-21 정보 처리 장치 및 전력 제어 방법을 컴퓨터에 실행시키기위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체 KR100743824B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00191123 2005-06-30
JP2005191123A JP4341594B2 (ja) 2005-06-30 2005-06-30 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム

Publications (2)

Publication Number Publication Date
KR20070003570A KR20070003570A (ko) 2007-01-05
KR100743824B1 true KR100743824B1 (ko) 2007-07-30

Family

ID=36648794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055717A KR100743824B1 (ko) 2005-06-30 2006-06-21 정보 처리 장치 및 전력 제어 방법을 컴퓨터에 실행시키기위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체

Country Status (6)

Country Link
US (1) US7747880B2 (ko)
EP (1) EP1739523B1 (ko)
JP (1) JP4341594B2 (ko)
KR (1) KR100743824B1 (ko)
CN (1) CN100410848C (ko)
TW (1) TW200710641A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7917784B2 (en) 2007-01-07 2011-03-29 Apple Inc. Methods and systems for power management in a data processing system
US8667198B2 (en) * 2007-01-07 2014-03-04 Apple Inc. Methods and systems for time keeping in a data processing system
AU2011218741B2 (en) * 2007-01-07 2013-09-26 Apple Inc. Methods and systems for power management in a data processing system
JP2008249977A (ja) * 2007-03-30 2008-10-16 Seiko Epson Corp 電気光学表示装置の描画回路、電気光学表示装置の描画方法、電気光学表示装置及び電子機器
US8645740B2 (en) 2007-06-08 2014-02-04 Apple Inc. Methods and systems to dynamically manage performance states in a data processing system
US7711864B2 (en) 2007-08-31 2010-05-04 Apple Inc. Methods and systems to dynamically manage performance states in a data processing system
CN101414208B (zh) * 2007-10-16 2011-07-13 华硕电脑股份有限公司 电能分享电路
JP5104254B2 (ja) * 2007-11-30 2012-12-19 富士通セミコンダクター株式会社 集積回路装置
US8930733B2 (en) * 2009-06-12 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Separating power domains of central processing units
TWI405077B (zh) * 2009-08-14 2013-08-11 Via Tech Inc 可省電電腦系統、圖像處理模組及其省電方法
CN102411422A (zh) * 2010-09-25 2012-04-11 盛乐信息技术(上海)有限公司 电子书阅读器显示信息的方法
TWI639150B (zh) * 2011-11-30 2018-10-21 日商半導體能源研究所股份有限公司 半導體顯示裝置
CN103793038B (zh) * 2012-10-29 2016-06-01 英业达科技有限公司 电子装置与电源控制方法
WO2014107695A1 (en) * 2013-01-07 2014-07-10 Motorola Mobility Llc Controlling embedded image data in a smart display
JP6505356B2 (ja) * 2013-07-17 2019-04-24 住友建機株式会社 ショベル
US9383807B2 (en) * 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US9684367B2 (en) 2014-06-26 2017-06-20 Atmel Corporation Power trace port for tracing states of power domains

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265602A (ja) * 1992-03-16 1993-10-15 Nec Corp パワーマネージメント制御装置
JPH08166838A (ja) * 1994-12-13 1996-06-25 Fujitsu Ltd 通信端末における自動電源投入抑止装置
JP3213208B2 (ja) * 1995-06-22 2001-10-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置及びその制御方法
JP2003015783A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 情報処理装置およびそのパワーマネージメント方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02162457A (ja) * 1988-12-15 1990-06-22 Nec Corp マルチプロセッサシステム
JPH04211819A (ja) * 1990-03-23 1992-08-03 Matsushita Electric Ind Co Ltd 情報処理装置
DE69123770T2 (de) 1990-03-23 1997-06-19 Matsushita Electric Ind Co Ltd Hand-Datenverarbeitungsgerät mit reduziertem Leistungsverbrauch
US6795929B2 (en) 1990-03-23 2004-09-21 Matsushita Electric Industrial Co., Ltd. Data processing apparatus
US5452401A (en) * 1992-03-31 1995-09-19 Seiko Epson Corporation Selective power-down for high performance CPU/system
JP3102455B2 (ja) * 1993-07-26 2000-10-23 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 情報処理システム
US5798961A (en) * 1994-08-23 1998-08-25 Emc Corporation Non-volatile memory module
JP3453467B2 (ja) 1995-10-13 2003-10-06 キヤノン株式会社 情報処理装置と該情報処理装置のパワーマネジメント機能呼び出し方法
JP3857052B2 (ja) 1998-07-02 2006-12-13 株式会社ルネサステクノロジ マイクロプロセッサ
US6341354B1 (en) * 1999-04-16 2002-01-22 Smartpower Corporation Energy-conserving computer accessible remotely and instantaneously by providing keep-alive power to memory
US20020087225A1 (en) * 2001-01-03 2002-07-04 Howard Gary M. Portable computing device having a low power media player
US7010726B2 (en) * 2001-03-01 2006-03-07 International Business Machines Corporation Method and apparatus for saving data used in error analysis
US7184003B2 (en) * 2001-03-16 2007-02-27 Dualcor Technologies, Inc. Personal electronics device with display switching
JP2003036169A (ja) * 2001-07-25 2003-02-07 Nec Software Tohoku Ltd 複数の小規模プロセッサによって並列処理を行なうシングルチップマイクロプロセッサ
US8181118B2 (en) * 2001-11-28 2012-05-15 Intel Corporation Personal information device on a mobile computing platform
US6993674B2 (en) 2001-12-27 2006-01-31 Pacific Design, Inc. System LSI architecture and method for controlling the clock of a data processing system through the use of instructions
US7256788B1 (en) * 2002-06-11 2007-08-14 Nvidia Corporation Graphics power savings system and method
TW588236B (en) 2002-10-18 2004-05-21 Culture Com Technology Macao L Energy-saving electronic device and energy-saving method for use with the same
US8730230B2 (en) * 2002-10-19 2014-05-20 Via Technologies, Inc. Continuous graphics display method for multiple display devices during the processor non-responding period
JP2004215800A (ja) * 2003-01-14 2004-08-05 Nintendo Co Ltd ゲームメッセージ表示プログラム、ゲーム装置およびゲームメッセージ表示方法
KR100498029B1 (ko) 2003-01-29 2005-07-01 삼성전자주식회사 전원제어 기능을 갖는 모바일 디바이스 및 모바일디바이스의 전원제어방법
US7080271B2 (en) * 2003-02-14 2006-07-18 Intel Corporation Non main CPU/OS based operational environment
US6908484B2 (en) * 2003-03-06 2005-06-21 Spinecore, Inc. Cervical disc replacement
JP2004295193A (ja) 2003-03-25 2004-10-21 Seiko Epson Corp 情報処理装置、情報処理装置の制御方法及びプログラム
US20050114570A1 (en) * 2003-11-21 2005-05-26 Chi-Tung Chang Portable data storage device
JP4182928B2 (ja) 2004-07-07 2008-11-19 セイコーエプソン株式会社 情報処理装置、メモリ管理プログラムおよびメモリ管理方法
JP2006048190A (ja) 2004-08-02 2006-02-16 Seiko Epson Corp 情報処理装置および電力制御方法
JP4341500B2 (ja) 2004-08-09 2009-10-07 セイコーエプソン株式会社 情報処理装置および電源投入方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265602A (ja) * 1992-03-16 1993-10-15 Nec Corp パワーマネージメント制御装置
JPH08166838A (ja) * 1994-12-13 1996-06-25 Fujitsu Ltd 通信端末における自動電源投入抑止装置
JP3213208B2 (ja) * 1995-06-22 2001-10-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置及びその制御方法
JP2003015783A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 情報処理装置およびそのパワーマネージメント方法

Also Published As

Publication number Publication date
TWI331274B (ko) 2010-10-01
CN100410848C (zh) 2008-08-13
US20070016810A1 (en) 2007-01-18
JP2007011652A (ja) 2007-01-18
TW200710641A (en) 2007-03-16
EP1739523A2 (en) 2007-01-03
EP1739523A3 (en) 2010-01-20
JP4341594B2 (ja) 2009-10-07
US7747880B2 (en) 2010-06-29
CN1892534A (zh) 2007-01-10
EP1739523B1 (en) 2011-09-21
KR20070003570A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
KR100743824B1 (ko) 정보 처리 장치 및 전력 제어 방법을 컴퓨터에 실행시키기위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체
KR100679536B1 (ko) 정보 처리 장치 및 전력 제어 방법
US8949641B2 (en) Information processing apparatus and method for controlling information processing apparatus restoration order of images that reduces the waiting time when restoration from a hibernation state
KR101311624B1 (ko) 정보 처리 장치, 정보 처리 장치의 제어 방법 및 기록 매체
JP4743263B2 (ja) 情報処理装置および情報処理方法
US6851012B2 (en) Information processing system, information processing method and readable-by-computer recording medium
JP2007010970A (ja) 画像表示装置及び画像表示方法をコンピュータに実行させるためのプログラム
JP6590718B2 (ja) 情報処理装置及びその制御方法
JP2009276965A (ja) 外部記憶装置へのアクセスを制御する制御装置、制御装置の外部に接続される外部記憶装置、並びに、これらの制御方法、コンピュータプログラム、および、記録媒体
JP4631385B2 (ja) コントローラ、画像形成装置、及び電源制御方法
JP4839938B2 (ja) 情報処理装置及び情報処理方法
JP2018078485A (ja) 情報処理装置および情報処理装置の起動方法
JP4839936B2 (ja) 情報処理装置及び情報処理方法
JP4341500B2 (ja) 情報処理装置および電源投入方法
JP4617879B2 (ja) 情報処理装置および情報処理方法
JP5870947B2 (ja) 情報処理装置、及び情報処理方法、プログラム
JP2002108269A (ja) 表示システムおよびデジタルペーパ並びに表示制御方法
JP2008198101A (ja) 情報処理装置、電力制御方法及びプログラム
JP2011005812A (ja) 画像形成装置及びその制御方法
JP2006039851A (ja) プログラマブルコントローラ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee