JP2007011652A - 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム - Google Patents

情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム Download PDF

Info

Publication number
JP2007011652A
JP2007011652A JP2005191123A JP2005191123A JP2007011652A JP 2007011652 A JP2007011652 A JP 2007011652A JP 2005191123 A JP2005191123 A JP 2005191123A JP 2005191123 A JP2005191123 A JP 2005191123A JP 2007011652 A JP2007011652 A JP 2007011652A
Authority
JP
Japan
Prior art keywords
power
power management
management domain
processing apparatus
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005191123A
Other languages
English (en)
Other versions
JP4341594B2 (ja
Inventor
Yoshiyuki Ono
義之 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005191123A priority Critical patent/JP4341594B2/ja
Priority to TW095118303A priority patent/TW200710641A/zh
Priority to KR1020060055717A priority patent/KR100743824B1/ko
Priority to US11/476,044 priority patent/US7747880B2/en
Priority to EP06013482A priority patent/EP1739523B1/en
Priority to CNB2006100958514A priority patent/CN100410848C/zh
Publication of JP2007011652A publication Critical patent/JP2007011652A/ja
Application granted granted Critical
Publication of JP4341594B2 publication Critical patent/JP4341594B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3237Power saving characterised by the action undertaken by disabling clock generation or distribution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

【課題】 装置の一部に対する給電を停止して消費電力を低減する情報処理装置において、給電が停止された部分が他の部分による制御によってなされた動作の結果を知ることができる情報処理装置を提供する。
【解決手段】 電力の供給を自律的に制御する情報処理装置において、入力された命令の実行に関わるGPU61を含む描画ドメインに対してのみ電力を供給し、命令の実行が終了することに対応して描画ドメインに対する電力の供給を停止するパワーマネジメント回路10、電力が供給された描画ドメインが命令を実行したことによって生じたログを、パワーマネジメント回路10の電力供給及び電力供給停止と独立に保存するSRAM201とを含み、描画ドメインに対する電力の供給が停止された後、電力が供給されたCPU20がSRAM201に保存されている結果を読み出す。
【選択図】 図2

Description

本発明は、装置内部における電力の供給を自律的に制御可能な情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラムに関する。
近年、コンピュータシステム技術の分野においては、処理を行っていない場合に装置内部における電力の供給を停止し、装置に対する入力操作が行われた場合等、処理の必要が生じた場合に、瞬時に電力の供給を再開することにより、待機時における消費電力を削減する電力制御技術が開発されている。
例えば、PDA(Personal Digital Assistant)等の携帯型の機器においては、一定時間操作が行われない場合、CPUが低周波数で動作すると共に、周辺回路への電力の供給を停止する低消費電力モードに自動的に移行し、操作が行われた場合に、通常の状態に復帰して処理を行うことにより、待機時の消費電力の削減を図るものが知られている。
また、一般的なPC(Personal Computer)には、サスペンドモードあるいはスタンバイモードといった機能が備えられており、特に、ノート型のPC等、バッテリによって駆動される機器においては、長時間使用されない場合における不要な消費電力の削減に有効なものである。
サスペンドモードあるいはスタンバイモードでは、多くの場合、CPUとCPUより下位の制御部とが交互に待機または動作状態になる。このとき、CPUは、下位の制御部に制御命令を出して待機状態に入る。制御部は、命令に従って動作すると共に、動作完了後に動作結果をレジスタ等に書き込んで停止する。待機状態から動作状態に移ったCPUは、レジスタ等に書き込まれた内容から動作の結果を判断して次の制御に移行する。
なお、サスペンドモードあるいはスタンバイモードといった電力制御に関する技術は、特開平9−114557号公報に開示されている。
特開平9−114557号公報
ところで、近年、半導体プロセスの微細化が進展しており、それに伴うリーク電流の増加傾向が生じている。このため、このようなスタンバイモードの従来技術を用いたとしても、HALT状態とされている待機時に、CPUのリーク電流による消費電力が問題となる場合がある。
このため、近年では、装置の一部にのみ電力が供給される期間を設け、この間、他の部分に対しては電力の供給を完全に停止する技術も提案されている。このような技術は、例えば、操作がなされるまでの待機時間が比較的長い記憶性液晶のディスプレイを用いた電子ブック装置等に適用した場合、特に高い省電力化の効果を得ることができる。
しかしながら、装置の一部に対する給電を完全に停止する技術に対して従来技術を適用した場合、下位の制御部への給電停止に伴ってレジスタに保存されていた動作結果の情報が消えることになる。このため、制御部の制御によってなされた動作中にエラー等が発生した場合、CPUがエラーの発生や原因等を知ることができず、エラーによる結果の修復や再動作の指示に支障が生じることが考えられる。
本発明は、このような点に鑑みてなされたものであり、装置の一部に対する給電を停止して消費電力を低減する情報処理装置にあって、給電が停止された部分が他の部分による制御によってなされた動作の結果を知ることができる情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラムを提供することを目的とする。
以上の課題を解決するため、本発明の情報処理装置は、複数の機能部を有し、当該機能部が電力の供給を行う際の制御単位となるパワーマネジメントドメインを構成し、当該パワーマネジメントドメインに対する電力の供給を自律的に制御する情報処理装置であって、入力された命令の実行に関わる前記機能部を含むパワーマネジメントドメインに対してのみ電力を供給し、該機能部における命令の実行が終了することに対応して該パワーマネジメントドメインに対する電力の供給を停止する電力供給制御部と、前記電力供給制御部によって電力が供給された前記パワーマネジメントドメインが命令を実行したことによって生じた結果を、前記電力供給制御部による電力供給及び電力供給停止と独立に保存する実行結果保存部と、を含み、命令の実行を終了したパワーマネジメントドメインに対する電力の供給を前記電力供給制御部が停止した後、電力が供給された他のパワーマネジメントドメインが、前記実行結果保存部に保存されている結果を読み出すことを特徴とする。
このような発明によれば、入力された命令の実行に関わる前記機能部を含むパワーマネジメントドメインに対してのみ電力を供給し、命令の実行が終了することに対応してパワーマネジメントドメインに対する電力の供給を停止することができるので、動作しないパワーマネジメントドメインに対する電力供給を完全に停止して装置全体に係る消費電力を効果的に低減することができる。
また、電力供給制御部によって電力が供給されたパワーマネジメントドメインが命令を実行したことによって生じた結果を、電力供給制御部による電力供給及び電力供給停止と独立に保存することができる。このため、パワーマネジメントドメインが命令を実行した後、このパワーマネジメントドメインに対する電力の供給を完全に停止した後にも命令を実行した結果を保存しておくことができる。さらに、電力が供給された他のパワーマネジメントドメインが保存されている結果を読み出すことができるので、命令の実行が適正になされたか否かを後の処理で判定し、命令の不適正な終了に対して対処することができる。
このような本発明は、装置の一部に対する給電を停止して消費電力を低減する情報処理装置にあって、例えば主制御部といった一の制御部が、描画専用の制御部のような他の制御部による制御によってなされた動作の結果を知ることができる情報処理装置を提供することができる。
また、本発明の情報処理装置は、前記実行結果保存部が、不揮発性の記憶装置または電源を備えた揮発性の記憶装置であって、命令を実行したパワーマネジメントドメインへの電力の供給を前記電力供給制御部が停止した後も命令を実行したことによって生じた結果を保存することを特徴とする。
このような発明によれば、実行結果保存部に不揮発性の記憶装置を用いることによって実行結果保存部用の電源が停止され電力を消費しない状態で実行した結果を保存することができる。また、実行結果保存部に電源を備えた揮発性の記憶装置を用いることによって実行結果保存部を比較的低コストでかつ簡易に構成することができる。
また、本発明の情報処理装置は、前記電力供給制御部が、命令の実行を終了したパワーマネジメントドメインが命令を実行したことによって生じた結果を前記実行結果保存部に書き込む間は該パワーマネジメントドメインに電力を供給し、結果が書き込まれた後に該パワーマネジメントドメインに対する電力供給を停止することを特徴とする。
このような発明によれば、命令を実行したことによって生じた結果を確実にパワーマネジメントドメインに書き込ませることができる。また、結果を書き込んだ後にはパワーマネジメントドメインに対する電力供給を停止し、装置全体の省力化を図ることができる。
また、本発明の情報処理装置は、前記パワーマネジメントドメインと前記実行結果保存部とがバスで接続され、前記パワーマネジメントドメインは、前記バスを使用する権限を取得して前記実行結果保存部に命令を実行したことによって生じた結果を書き込むことを特徴とする。
このような発明によれば、パワーマネジメントドメイン自身が命令を実行したことによって生じた結果を実行結果保存部に書き込むことができる。このため、主制御部にかかる負荷が軽減される。また、命令の実行結果書きこみの都度主制御部を起動する必要がないので、効率的に電力供給、供給停止制御ができる。
また、本発明の情報処理装置は、前記実行結果保存部に命令を実行したことによって生じた結果を書き込むための書込制御部を備え、前記パワーマネジメントドメインが当該書込制御部とバスを介して接続されている場合、前記パワーマネジメントドメインは、前記書込制御部との間で設定されているバスプロトコルを使って結果を書き込むことを特徴とする。
このような発明によれば、書込制御部をパワーマネジメントドメインの外付けにすることができるので、パワーマネジメントドメインの既存の構成を変更することなく本発明の情報処理装置を実現することができる。
また、本発明の情報処理装置は、前記パワーマネジメントドメインの少なくとも一つが、前記実行結果保存部における前記パワーマネジメントドメインが命令を実行したことによって生じた結果が書き込まれるべき領域を設定することを特徴とする。
このような発明によれば、装置全体のメモリ空間をより柔軟に運用することができる。
また、本発明の電力制御方法をコンピュータに実行させるためのプログラムは、複数の機能部を有し、当該機能部が電力の供給を行う際の制御単位となるパワーマネジメントドメインを構成し、当該パワーマネジメントドメインに対する電力の供給を自律的に制御する電力制御方法をコンピュータに実行させるためのプログラムであって、一の前記パワーマネジメントドメインが、他のパワーマネジメントドメインが命令を実行したことによって生じた結果を不揮発性記憶装置から読み出す結果読出ステップと、前記結果読出ステップにおいて読み出された結果から命令の実行が正常になされたか否か判定する実行判定工程と、前記実行判定工程における命令の実行が正常になされたか否かの判定結果に基づいて、次に実行されるべき命令を前記不揮発性記憶装置に書き込む次命令ステップと、前記次命令ステップの終了後、前記一のパワーマネジメントドメインに対する電力の供給を停止させる給電停止ステップとを含むことを特徴とする。
このような発明によれば、一のパワーマネジメントドメインが、他のパワーマネジメントドメインが命令を実行したことによって生じた結果を不揮発性記憶装置から読み出し、読み出された結果から命令の実行が正常になされたか否か判定することができる。また、命令の実行が正常になされた否かの判定結果に基づいて次の命令を書き込み、自身に対する電力供給を停止することができる。このため、他のパワーマネジメントドメインに対して命令をした後、命令をした一のパワーマネジメントドメインへの電力供給を停止することができ、動作しないパワーマネジメントドメインに対する電力供給を完全に停止して装置全体に係る消費電力を効果的に低減することができる。
以下、図を参照して本発明に係る情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラムの実施の形態を説明する。
先ず、構成を説明する。
図1は、本発明に係る情報処理装置1の外観構成を示す図である。
なお、本実施の形態においては、情報処理装置1が電子ブックのコンテンツを閲覧するための電子ブックリーダとして構成された場合について説明する。
図1において、情報処理装置1は、本体2と、ディスプレイ3と、ページ戻りボタン4と、ページめくりボタン5と、一覧表示ボタン6と、決定ボタン7と、通信コネクタ8と、メモリカードスロット9とを含んで構成される。
本体2は、情報処理装置1を構成する各種機能部を備えており、前面には、ディスプレイ3と、ページ戻りボタン4と、ページめくりボタン5と、一覧表示ボタン6と、決定ボタン7とを備え、左側面には、通信コネクタ8と、メモリカードスロット9とを備えている。また、本体2は、内部に後述するCPU20あるいはディスプレイコントローラ70といった各種機能を実現するための装置を備えている。
ディスプレイ3は、例えばA4サイズの高画素密度(多ピクセル)である表示装置によって構成され、ディスプレイコントローラ70の制御に応じて、所定画素に画素データを表示する。
また、ディスプレイ3は、記憶性の表示装置(電源を切断しても表示画面が維持される表示装置)である。そのため、表示画面の状態を維持するためには電力が不要となることから、情報処理装置1をより低消費電力化することができる。
なお、ディスプレイ3として、例えば、電気泳動ディスプレイ、コレステリック液晶ディスプレイ、帯電トナーを利用したディスプレイ、ツイストボールを利用したディスプレイあるいはエレクトロデポジションディスプレイ等が採用可能である。
ページ戻りボタン4は、現在表示されているページを戻すためのボタンであり、ページめくりボタン5は、現在表示されているページを進めるためのボタンである。
一覧表示ボタン6は、メモリカードに記憶されているコンテンツに含まれるページを一覧表示させるためのボタンである。なお、メモリカードに記憶されているコンテンツには、一覧表示用のページとして、各ページの画面が縮小されたデータ(以下、「縮小画面データ」という。)が記憶されている。
決定ボタン7は、ユーザが全面表示させるページを選択するためのボタンである。
これら、ページ戻りボタン4、ページめくりボタン5、一覧表示ボタン6及び決定ボタン7の押下信号は、後述するパワーマネジメント回路10を介して、CPU20に入力される。
通信コネクタ8は、USB(Universal Serial Bus)ケーブルを接続するためのコネクタであり、接続された通信ケーブルを介して、情報の送受信あるいは電力の供給を受けることが可能となる。
メモリカードスロット9は、メモリカードを読み書きするためのインターフェースであり、電子ブックのコンテンツを記憶したメモリカードが装着されることにより、そのメモリカードに記憶されたコンテンツを読み込むことが可能となる。
図2は、情報処理装置1の内部構成を示す機能ブロック図である。
図2において、情報処理装置1は、パワーマネジメント回路10と、CPU(Central Processing Unit)20と、ROM(Read Only Memory)30と、NVRAM(Non-volatile RAM)40と、RAM50と、グラフィックスプロセッシングユニット(以下、「GPU」という。)61と、ディスプレイコントローラ70と、メモリカードコントローラ80と、通信コントローラ90とを含んで構成される。なお、パワーマネジメント回路10を除くこれらの各部はバス100によって接続され、パワーマネジメント回路10は、CPU20と直接接続されている。また、パワーマネジメント回路10は、パワーマネジメントドメイン(後述)それぞれと、電力の供給を行うための給電ライン(図中点線)によって接続されている。
情報処理装置1における各機能部は、電力の供給に関する複数のグループを構成しているため、初めに、このグループ(以下、「パワーマネジメントドメイン」という。)について説明する。
本発明に係る情報処理装置1は、各機能部に電力を供給しない状態を基本とし、動作が必要な場合にのみ電力を供給して処理を行わせ、処理の終了後には、再び電力の供給を停止する電力制御を行うものである。
このとき、入力された命令に応じた処理を実行する上で、同時に動作する可能性の高い機能部あるいは一連の処理を行う機能部等、機能的に密接な関係を有する機能部を同一のパワーマネジメントドメインとして電力の供給を行うこととし、他のパワーマネジメントドメインとは独立して電力の供給を制御する。
このように、機能的に密接な関係を有する機能部を同一のパワーマネジメントドメインとして電力制御を行うことにより、各機能部それぞれを対象として電力制御を行うより、回路規模及び制御の容易性の面で有利なものとなる。
図2に示す機能構成においては、上述の観点から、CPU20を含むCPUドメイン、ROM30及びNVRAM40、バッテリ203を備えたSRAM(Static RAM)201を含む不揮発性ドメイン、RAM50を含む揮発性ドメイン、GPU61、ディスプレイコントローラ70及びディスプレイ3を含む描画ドメイン、メモリカードコントローラ80を含むメモリカードドメイン、通信コントローラ90を含む通信ドメインが形成されており、これら各ドメインを単位として、パワーマネジメント回路10が、このパワーマネジメントドメインに対する電力の供給を自律的に制御する。
また、情報処理装置1では、ユーザが、ページ戻りボタン4、ページめくりボタン5、一覧表示ボタン6あるいは決定ボタン7を押下することによって情報処理装置1に命令を入力した場合、パワーマネジメント回路10に押下されたボタンに応じた信号(イベント通知信号)が入力される。パワーマネジメント回路10は、CPU20と協働して入力された命令の実行に関わる機能部を含むパワーマネジメントドメインに対してのみ電力を供給する。また、この機能部における命令の実行が終了することに対応してパワーマネジメントドメインに対する電力の供給を停止する電力供給制御部として機能する。
電力が供給されたパワーマネジメントドメインは、命令を実行したことによって生じた結果を、不揮発性ドメインに含まれるSRAM201に書き込む。SRAM201は、実行結果保存部として機能し、書き込まれた結果をパワーマネジメント回路10及びCPU20による各パワーマネジメントドメインに対する電力供給及び電力供給停止とは独立に保存する。なお、命令を実行したことによって生じた結果に係る情報を、本実施形態では、以降ログ記録と記す。
命令の実行を終了したパワーマネジメントドメインに対する電力の供給が停止された後、電力が供給された他のパワーマネジメントドメインは、SRAM201に保存されているログ記録を読み出す。このパワーマネジメントドメインは、ログ記録を参照して命令された処理が正常に終了したか、あるいはエラー等によって停止したか等の情報を得ることができる。
続いて、図2に示す各機能部について説明する。
パワーマネジメント回路10は、不図示のバッテリから供給された電力を受けて、所定のパワーマネジメントドメインに電力を供給する。
具体的には、パワーマネジメント回路10は、ページ戻りボタン4、ページめくりボタン5、一覧表示ボタン6あるいは決定ボタン7の押下信号や、通信コネクタ8における通信ケーブルの接続あるいはメモリカードスロット9におけるメモリカードの接続を検出する信号を受けた場合、電力の供給が停止されているCPU20に対して電力を供給する。そして、パワーマネジメント回路10は、電力の供給が再開され、動作状態にあるCPU20に対し、発生したイベントを示すイベント通知信号を送信する。
また、パワーマネジメント回路10は、CPU20によって、いずれかのパワーマネジメントドメインに対する電力の供給が指示されると、そのパワーマネジメントドメインに対して電力を供給し、CPU20によって、いずれかのパワーマネジメントドメインに対する電力の供給の停止が指示されると、そのパワーマネジメントドメインに対する電力の供給を停止する。
CPU20は、情報処理装置1全体を制御するものであり、ROM30に記憶された各種プログラムを読み出して実行する。例えば、CPU20は、パワーマネジメント回路10を介して入力される各種信号に対応して、後述する情報処理装置1のシステム制御処理における各種処理のためのプログラムをROM30から読み出して実行する。そして、CPU20は、各種処理結果をNVRAM40あるいはRAM50の所定領域に格納する。
ROM30は、例えばフラッシュROM等の不揮発性のメモリによって構成され、ROM30には、オペレーティングシステムプログラム(OS)及び電子ブックのビューア等のアプリケーションプログラムが記憶されている。
NVRAM40は、FERAM(Ferroelectric Random Access Memory)あるいはMRAM(Magnetoresistive Random Access Memory)等の不揮発性のメモリによって構成され、例えば電子ブックのコンテンツが閲覧されている場合であれば、閲覧中のページ番号といったように、情報処理装置1の電源が切断された場合にも保存しておく必要のあるデータが記憶される。
SRAM201は、揮発性の記憶装置であるが、専用のバッテリ203を備えている。このため、パワーマネジメント回路10及びCPU20が不揮発性ドメインに対する電力供給を停止した場合にもログを保存しておくことができる。
なお、NVRAM40は、上述のように、電源によるバックアップが不要な不揮発性メモリで構成することが可能である他、SRAM等、揮発性のメモリを専用の電源でバックアップすることにより、擬似的な不揮発性メモリとする構成も採用可能である。
また、SRAM201は、例えばFERAM(Ferroelectric Random Access Memory)のような不揮発性の記憶装置を設けるものであってももちろんよい。このような場合、バッテリ203が不要になって、ログを保存しておくための構成の部品点数を抑えることができる。
また、本実施形態では、ログを保存するメモリを独立のSRAMとしているが、NVRAM40の一部にログを記録する領域を設け、この領域を実行結果保存部として機能させてもよい。
RAM50は、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)あるいはSDRAM(Synchronous DRAM)といった揮発性のメモリによって構成され、CPU20が処理を実行する際にワークエリアを形成すると共に、その処理結果を記憶する。
なお、ここでは、一般にNVRAM40よりRAM50の方が高速に動作することから、処理の高速性を考慮し、RAM50を備えることとして説明したが、より高速に動作するNVRAM40を用いることが可能であれば、RAM50の機能をNVRAM40に兼用させ、RAM50を備えない構成とすることも可能である。
GPU61は、CPU20の命令に従って、ディスプレイ3に表示する画像の描画処理を高速に行うハードウェアである。具体的には、GPU61は、CPU20から入力されたベクトル図形をラスタ図形に展開するといった処理を行う。そして、GPU61は、描画処理を行った図形をディスプレイ3に描画するための描画データをディスプレイコントローラ70に出力する。
また、図2に示した構成では、GPU61がメモリコントローラ202を内蔵している。メモリコントローラ202は、SRAM201にログ記録を書き込むための書込制御部として機能する。
ディスプレイコントローラ70は、ディスプレイ3を直接制御し、GPU61から入力された描画データをディスプレイ3に表示させる。
具体的には、ディスプレイコントローラ70は、GPU61から入力された描画データを参照して、ディスプレイ3のXドライバ及びYドライバを駆動することにより、描画対象であるラスタ図形をディスプレイ3に表示させる。
また、図2では、GPU61がメモリコントローラ202を内蔵するよう構成されている。しかし、本実施形態は、このような構成に限定されるものでなく、メモリコントローラ202をSRAM201に外付けしてもよい。図3は、このように構成した場合の本実施形態の情報処理装置を示すものである。
図3に示した構成は、GPU60がメモリコントローラ202とバス100をメモリコントローラ202との間で設定されているバスプロトコルを使ってログを書き込むことにより、図2に示した構成と同様にSRAM201にログを書き込むことが可能になる。このように構成によれば、既存のGPU60の構成に変更を加えることなく、本実施形態の画像処理装置の構成を実現することができる。
ここで、本実施形態の情報処理装置1が有するメモリ空間を、図4、図5を使って説明する。図4は、情報処理装置1全体が有するメモリ空間を示し、図5は、図4に示したメモリ空間の一部を具体的に示した図である。
情報処理装置1は、図2、図3に示したように、ROM30、NVRAM40、SRAM201、RAM50といったメモリを備えている。また、メモリ装置の他、GPU60(GPU61)や周辺回路にもレジスタが設けられている。図4では、ROM30のメモリ空間をROM空間、RAM50を含む揮発性メモリのメモリ空間を揮発性メモリ空間、SRAM201やNVRAM40を含む不揮発性メモリのメモリ空間を不揮発性メモリ空間、GPU61等のレジスタを含むメモリ空間をペリフェラル空間と記している。
SRAM201の記憶領域は、不揮発性メモリ空間にあって、CPU20のGPU61に対する描画命令が書きこまれるコマンドバッファ601、ログ記録であるGPU終了ステータスが書きこまれるログ記録領域602となる。
また、図6中のROM空間にあるアプリケーションプログラム603は、ディスプレイ3に文書を表示するための文書表示プログラムである。圧縮データ604は、文書の背景等の画像データを圧縮したデータである。
揮発性メモリ空間にあるGPUワークメモリ605は、GPU61が画像を展開(デコード)するため一時的に使用されるメモリ空間である。また、展開データ606は、展開されたデータを一時的に保存するメモリ空間である。画像のデコードやデコードされた画像を保存することに必要な空間は、画像の規模や内容によって異なる。このため、情報処理装置1では、画像をデコードしている過程でGPUワークメモリ、展開データ606保存用のメモリとして設定された領域が不足することによってエラーが発生する可能性がある。
システム保持データ607は、各種ドメインに対する電力供給が停止した場合にも保存しておく必要があるデータをいい、例えば、ページ番号等が含まれる。GPUレジスタは、GPU61が描画命令を実行するために必要な情報が書きこまれる空間である。GPUレジスタに書きこまれるデータと、その意味の一例を以下に記す。
CMDADRS[31:0] 描画命令のコマンドが格納されているアドレス
CMDRUN コマンドの実行開始(どのような値を書きこんでもよい)
LOGMODE[1:0] ログの出力モードを指定する。
[0:0]出力しない。
[0:1]エラー発生時にのみ出力する。
[1:0]正常終了時にのみ出力する。
[1:1]エラー発生時、正常終了時共に出力する。
LOGADRS[31:0] ログが出力されるメモリのアドレス。
周辺回路I/Fレジスタ609は、メモリカードや通信、ページめくりボタン4等に関する情報のレジスタとして割り当てられるメモリ空間である。
図5に示すように、図4に示したメモリ空間は、圧縮データ604、GPUワークメモリ605等の各空間を、アドレスの先頭を指定することによって規定する。図5に示した例では、GPUコマンドバッファ601の先頭アドレスは0x20010000である。GPUコマンドバッファ601には、CPU20がGPU61に対してした描画命令が書き込まれる。GPU61は、CPU20によって書きこまれた描画命令を読み出してディスプレイ3に画像を表示する処理を実行する。
図5に例示したコマンドバッファは、0x00020000のアドレスにある圧縮データをデコードし、0x10020000のアドレスから格納することを命令する描画命令である。また、例示した描画命令は、0x10020000のアドレスに入っている画像のデータから(100,100)〜(299,299)のデータを切り出し、ディスプレイ3に表示される画像を保存するメモリ空間に割り当てられた(300,300)〜(499,499)に上書することを命令している。図5に示した描画命令に含まれるコマンドのうち、主なものの意味を図6に示す。なお、図6中に示したFinish命令は、描画命令の終了を表すコマンドであって、命令の最後に必ず書き込まれる。
また、本実施形態では、図4に示したメモリ空間においてログの書き込みに割り当てられる領域(開始アドレスあるいは開始アドレスから終了アドレスまでのメモリの量)を、例えば描画ドメインが書き込んだログを読み出す側のパワーマネジメントドメイン(本実施形態ではCPU20)が設定することができる。
このように構成することにより、情報処理装置1のメモリが柔軟に運用でき、描画処理の種別や規模等によって描画命令を書き込むのに要するメモリの量が相違する場合にもログが書き込まれる領域を確実に確保することができる。また、メモリ空間を効率的に使用することができる。
次に、動作を説明する。なお、動作の説明にあっては、以上の構成において、例えば、ページめくりボタン5が押下されて次ページを表示させるイベント通知信号が入力された場合を例にする。
図7は、本実施形態の情報処理装置1の電源制御状態を示した図である。図中に示す矢線は、CPU20、GPU61、ROM30、RAM80を含む揮発性メモリ、SRAM201を含む不揮発性メモリ、周辺回路I/Fに対して電力が供給されているタイミングを示す。
また、図中に示した記号Aは、ユーザがディスプレイ3に表示されている画像を読んでいる等の理由によって情報処理装置1が操作されないタイミングを示す。記号Bは、ページめくりボタン5あるいはページ戻りボタン4が押下されたタイミングを示し、記号Cは、CPU20がメモリカードドメインから次のあるいは前のページを描画するのに必要なデータを読み出して描画命令をSRAM201に書き込むタイミングを示している。記号Dは、GPU61がSRAM201に書き込まれたコマンドを読み出し、コマンドに従ってディスプレイ3に画像を描画するタイミングを示している。
図7に示したように、本実施形態では、ユーザが情報処理装置1を操作することなくディスプレイ3に表示されている画像を閲覧している間、CPUドメイン、描画ドメイン、揮発性ドメイン、いずれのパワーマネジメントドメインにも電力を供給することがない(A)。そして、ユーザがページめくりボタン5等を操作することによってパワーマネジメント回路10にイベント通知信号が入力されたとき(B)、イベント通知信号入力に対応してCPU20がオンされる(C)。
CPU20は、オンされると、イベント通知信号をデコードし、イベント通知に対応するパワーマネジメントドメインに電力を供給するようにパワーマネジメント回路10に指示する。本実施形態では、CPU20は、描画命令をSRAM201に格納した後に、パワーマネジメント回路10に指示して描画ドメインに電力を供給させる。
また、パワーマネジメント回路10は、描画ドメインが命令を実行した後、命令を実行したことによって生じたログをSRAM201に書き込む間は描画ドメインに電力を供給する。そして、結果が書き込まれた後に描画ドメインに対する電力供給を停止している。
このような構成により、本実施形態は、処理のログをSRAM201に確実に書き込むことができる。また、書き込んだ後、描画ドメインをオフして不要な電力が消費されることを確実になくすことができる。
また、このとき、本実施形態では、CPU20とGPU61とSRAM201とがバス100で接続されていて、バス100を使用する権限は、基本的にCPU20が持っている。このような場合、GPU61は、バス100を使用する権限を取得する、いわゆるバスマスタアクセスによってSRAM201にアクセスしてログを書き込んでいる。
図8は、記号Cで示したタイミングでCPU20が実行する処理を説明するためのフローチャートである。図示したように、CPU20は、Cで示した期間オンし、処理を開始する(本フローチャートではページめくりの指示が入力されたものとする)。そして、先ず、前回のGPU61によってなされた処理の終了結果を調べるため、SRAM201に格納されているGPU61のログを読み出す(S801)。
ログは、SRAM201の所定の領域に記録されている。SRAM201におけるデータと記録領域との関係については後述するものとする。
次に、CPU20は、読み出されたログから前回GPU61で行われた処理が正常に終了したか否か判断する(ステップS802)。判断の結果、処理が正常に終了していた場合(ステップS802:Yes)、ディスプレイ3に表示されているページを示すページ番号を1つ進める(ステップS805)。
一方、ステップS802において、ログ記録が前回のGPU61の処理にエラーが発生したことを示していた場合(ステップS802:No)、CPU20は、エラーの原因を取り除く(ステップS803)。そして、エラーが発生した描画処理を再実行するためのコマンドを再度GPUコマンドバッファ601に書き込む(ステップS804)。
例えば、0x10000001がログ記録として記されていた場合、このログ記録が、GPU61がSRAM201から圧縮データをデコードする際、SRAM201のGPUワークメモリ605として設定された領域が不足したことを示す。このような場合、CPU20は、GPUワークメモリ605に割り当てられるメモリ空間量を増やして再設定する。なお、エラーを取り除く具体的な方法は、エラーの発生原因によって異なる。このため、エラーを取り除く処理は上記したものに限定されるものでなく、エラーに対応した適正な処理がなされることはいうまでもない。
次ページを描画する場合、本実施形態の情報処理装置1は、前回表示されていた画像と次に表示すべき画像との共通部分がある場合、この部分以外の部分だけを描画する、部分描画を行っている。部分描画は、書換えの速度において不利な記憶性ディスプレイの書換え速度を高める有効な技術である。
本実施形態の情報処理装置では、図9に示すように、テキストを示す画像(前景画像)と(図9(a))、テキスト画像の背景となる画像(背景画像)(図9(b))とで画像全体(図9(c))を形成している。背景画像は、ROM空間に圧縮データとして保存されている。
部分描画を採用する場合、CPU20は、メモリカードから次ページに描画すべき画像のデータを読み出す(S806)。そして、今まで描画されていたページと読み出された次ページとを比較し、書換えにあたって更新された画像を検出する(ステップS807)。ステップS807の判断の結果、例えば、前ページ、次ページ共に背景画像が同一で前景画像がない場合、現在表示されている画像を更新する必要がないと判断する。
また、更新する必要がある場合、更新部分を描画するよう指示するコマンドをSRAM201のコマンドバッファに格納する(ステップS808)。この後、CPU20は、描画終了を意味するFinishコマンドをSRAM201のコマンドバッファに格納する(ステップS809)。
デコードの途中でエラーが発生した場合、描画に失敗した画像がディスプレイ3に表示されることがある。このような画像は、いわゆるゴミと呼ばれ、ディスプレイ3上の画像品質を著しく劣化させる。本フローチャートの処理によれば、ゴミが発生した場合にも、この画像を次の処理で再度描画しなおして画像品質の低下を防ぐことができる。
次に、CPU20は、パワーマネジメント回路10にGPU61の電源オンを依頼する(ステップS810)。そして、GPU61のレジスタに対して処理に必要なパラメータをセットする(ステップS811)。このセットにおいては、コマンドバッファの先頭アドレス、ログの出力モード、ログが記録されるメモリアドレスがセットされる。
CPU20は、CMDRUNレジスタに適当な値を書きこむことによってGPU61に描画命令に基づく処理の開始させる(ステップS812)。この後、パワーマネジメント回路10に自身の電源オフを依頼し(ステップS813)、電源がオフされるまでHALT命令を実行する(ステップS814)。
以上述べた本実施形態の情報処理装置1は、電力が供給された描画ドメインが命令を実行したことによって生じた結果であるログを、電力供給及び電力供給停止とは独立にSRAM201に保存しておくことができる。CPU20は、保存されているログを読み出して命令の実行が適正になされたか否かを後の処理で判定し、命令の不適正な終了に対して対処することができる。
なお、以上述べた本実施形態の電力制御方法をコンピュータに実行させるためのプログラムは、インストール可能な形式または実行可能な形式のファイルでCD−ROM、フロッピー(登録商標)ディスク(FD)、DVD等のコンピュータで読み取り可能な記録媒体に記録されて提供される。また、本実施形態の電力制御方法をコンピュータに実行させるためのプログラムを、ROM、フラッシュメモリ、メモリカード、USB接続型フラッシュメモリ等のコンピュータで読み取り可能なメモリデバイスに記録して提供してもよい。また、本実施形態の電力制御方法をコンピュータに実行させるためのプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。
以上述べた本実施形態は、装置の一部に対する給電を停止して消費電力を低減する情報処理装置にあって、CPU20が、描画専用の制御部GPUを含む描画ドメインによってなされた動作の結果を知ることができる情報処理装置を提供することができる。
また、入力された命令の実行に関わるGPUを含む描画ドメインに対してのみ電力を供給し、命令の実行が終了することに対応して描画ドメインに対する電力の供給を停止することができるので、動作しない描画ドメインに対する電力供給を完全に停止して装置全体に係る消費電力を効果的に低減することができる。
本発明の実施形態に係る情報処理装置の外観構成を示す図である。 図1に示した情報処理装置の内部構成を示す機能ブロック図である。 図1に示した情報処理装置の内部構成を示す他の機能ブロック図である。 本発明の実施形態に係る情報処理装置が有するメモリ空間を説明するための図である。 図4に示したメモリ空間の一部を具体的に示した図である。 図5に示した描画命令に含まれるコマンドのうち、主なものの意味を示した表である。 本発明の一実施形態の情報処理装置の電源制御状態を示した図である。 図7中に記号Cで示したタイミングでCPUが実行する処理を説明するためのフローチャートである。 本発明の一実施形態の情報処理装置で描画される画像を説明するための図である。
符号の説明
1 情報処理装置、2 本体、3 ディスプレイ、4 ページ戻りボタン、5 ページめくりボタン、6 一覧表示ボタン、7 決定ボタン、8 通信コネクタ、9 メモリカードスロット、10 パワーマネジメント回路、20 CPU、30 ROM、40 NVRAM、50 RAM、60、61 GPU、70 ディスプレイコントローラ、80 メモリカードコントローラ、90 通信コントローラ、100 バス、201 SRAM、202 メモリコントローラ、203 バッテリ、601 コマンドバッファ、602 ログ記録領域

Claims (7)

  1. 複数の機能部を有し、当該機能部が電力の供給を行う際の制御単位となるパワーマネジメントドメインを構成し、当該パワーマネジメントドメインに対する電力の供給を自律的に制御する情報処理装置であって、
    入力された命令の実行に関わる前記機能部を含むパワーマネジメントドメインに対してのみ電力を供給し、該機能部における命令の実行が終了することに対応して該パワーマネジメントドメインに対する電力の供給を停止する電力供給制御部と、
    前記電力供給制御部によって電力が供給された前記パワーマネジメントドメインが命令を実行したことによって生じた結果を、前記電力供給制御部による電力供給及び電力供給停止と独立に保存する実行結果保存部と、を含み、
    命令の実行を終了したパワーマネジメントドメインに対する電力の供給を前記電力供給制御部が停止した後、電力が供給された他のパワーマネジメントドメインが、前記実行結果保存部に保存されている結果を読み出すことを特徴とする情報処理装置。
  2. 前記実行結果保存部は、不揮発性の記憶装置または電源を備えた揮発性の記憶装置であって、命令を実行したパワーマネジメントドメインへの電力の供給を前記電力供給制御部が停止した後も命令を実行したことによって生じた結果を保存することを特徴とする請求項1に記載の情報処理装置。
  3. 前記電力供給制御部は、命令の実行を終了したパワーマネジメントドメインが命令を実行したことによって生じた結果を前記実行結果保存部に書き込む間は該パワーマネジメントドメインに電力を供給し、結果が書き込まれた後に該パワーマネジメントドメインに対する電力供給を停止することを特徴とする請求項1または2に記載の情報処理装置。
  4. 前記パワーマネジメントドメインと前記実行結果保存部とがバスで接続され、前記パワーマネジメントドメインは、前記バスを使用する権限を取得して前記実行結果保存部に命令を実行したことによって生じた結果を書き込むことを特徴とする請求項1から3のいずれか1項に記載の情報処理装置。
  5. 前記実行結果保存部に命令を実行したことによって生じた結果を書き込むための書込制御部を備え、前記パワーマネジメントドメインが当該書込制御部とバスを介して接続されている場合、前記パワーマネジメントドメインは、前記書込制御部との間で設定されているバスプロトコルを使って結果を書き込むことを特徴とする請求項4に記載の情報処理装置。
  6. 前記パワーマネジメントドメインの少なくとも一つが、前記実行結果保存部における前記パワーマネジメントドメインが命令を実行したことによって生じた結果が書き込まれるべき領域を設定することを特徴とする請求項1から5のいずれか1項に記載の情報処理装置。
  7. 複数の機能部を有し、当該機能部が電力の供給を行う際の制御単位となるパワーマネジメントドメインを構成し、当該パワーマネジメントドメインに対する電力の供給を自律的に制御する電力制御方法をコンピュータに実行させるためのプログラムであって、
    一の前記パワーマネジメントドメインが、他のパワーマネジメントドメインが命令を実行したことによって生じた結果を不揮発性記憶装置から読み出す結果読出ステップと、
    前記結果読出ステップにおいて読み出された結果から、命令の実行が正常になされたか否か判定する実行判定工程と、
    前記実行判定工程における命令の実行が正常になされたか否かの判定結果に基づいて、次に実行されるべき命令を前記不揮発性記憶装置に書き込む次命令ステップと、
    前記次命令ステップの終了後、前記一のパワーマネジメントドメインに対する電力の供給を停止させる給電停止ステップと、
    を含むことを特徴とする電力制御方法をコンピュータに実行させるためのプログラム。
JP2005191123A 2005-06-30 2005-06-30 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム Expired - Fee Related JP4341594B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005191123A JP4341594B2 (ja) 2005-06-30 2005-06-30 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム
TW095118303A TW200710641A (en) 2005-06-30 2006-05-23 Information processing apparatus and computer readable recording medium having recorded therein program for causing computer to execute power control method
KR1020060055717A KR100743824B1 (ko) 2005-06-30 2006-06-21 정보 처리 장치 및 전력 제어 방법을 컴퓨터에 실행시키기위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체
US11/476,044 US7747880B2 (en) 2005-06-30 2006-06-28 Information processing apparatus and program for causing computer to execute power control method
EP06013482A EP1739523B1 (en) 2005-06-30 2006-06-29 Information processing apparatus and power control method
CNB2006100958514A CN100410848C (zh) 2005-06-30 2006-06-30 信息处理装置以及用来让计算机执行功率控制方法的程序

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005191123A JP4341594B2 (ja) 2005-06-30 2005-06-30 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム

Publications (2)

Publication Number Publication Date
JP2007011652A true JP2007011652A (ja) 2007-01-18
JP4341594B2 JP4341594B2 (ja) 2009-10-07

Family

ID=36648794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005191123A Expired - Fee Related JP4341594B2 (ja) 2005-06-30 2005-06-30 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム

Country Status (6)

Country Link
US (1) US7747880B2 (ja)
EP (1) EP1739523B1 (ja)
JP (1) JP4341594B2 (ja)
KR (1) KR100743824B1 (ja)
CN (1) CN100410848C (ja)
TW (1) TW200710641A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008249977A (ja) * 2007-03-30 2008-10-16 Seiko Epson Corp 電気光学表示装置の描画回路、電気光学表示装置の描画方法、電気光学表示装置及び電子機器
JP2009134576A (ja) * 2007-11-30 2009-06-18 Fujitsu Microelectronics Ltd 集積回路装置
JP2018169619A (ja) * 2011-11-30 2018-11-01 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8667198B2 (en) * 2007-01-07 2014-03-04 Apple Inc. Methods and systems for time keeping in a data processing system
AU2011218741B2 (en) * 2007-01-07 2013-09-26 Apple Inc. Methods and systems for power management in a data processing system
US7917784B2 (en) * 2007-01-07 2011-03-29 Apple Inc. Methods and systems for power management in a data processing system
US8645740B2 (en) 2007-06-08 2014-02-04 Apple Inc. Methods and systems to dynamically manage performance states in a data processing system
US7711864B2 (en) 2007-08-31 2010-05-04 Apple Inc. Methods and systems to dynamically manage performance states in a data processing system
CN101414208B (zh) * 2007-10-16 2011-07-13 华硕电脑股份有限公司 电能分享电路
US8930733B2 (en) 2009-06-12 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Separating power domains of central processing units
TWI405077B (zh) * 2009-08-14 2013-08-11 Via Tech Inc 可省電電腦系統、圖像處理模組及其省電方法
CN102411422A (zh) * 2010-09-25 2012-04-11 盛乐信息技术(上海)有限公司 电子书阅读器显示信息的方法
CN103793038B (zh) * 2012-10-29 2016-06-01 英业达科技有限公司 电子装置与电源控制方法
WO2014107695A1 (en) * 2013-01-07 2014-07-10 Motorola Mobility Llc Controlling embedded image data in a smart display
JP6505356B2 (ja) * 2013-07-17 2019-04-24 住友建機株式会社 ショベル
US9383807B2 (en) * 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US9684367B2 (en) 2014-06-26 2017-06-20 Atmel Corporation Power trace port for tracing states of power domains

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02162457A (ja) * 1988-12-15 1990-06-22 Nec Corp マルチプロセッサシステム
JPH04211819A (ja) * 1990-03-23 1992-08-03 Matsushita Electric Ind Co Ltd 情報処理装置
JP2003036169A (ja) * 2001-07-25 2003-02-07 Nec Software Tohoku Ltd 複数の小規模プロセッサによって並列処理を行なうシングルチップマイクロプロセッサ
JP2004215800A (ja) * 2003-01-14 2004-08-05 Nintendo Co Ltd ゲームメッセージ表示プログラム、ゲーム装置およびゲームメッセージ表示方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782483B2 (en) * 1990-03-23 2004-08-24 Matsushita Electric Industrial Co., Ltd. Data processing apparatus
EP0448350B1 (en) * 1990-03-23 1996-12-27 Matsushita Electric Industrial Co., Ltd. Hand held data processing apparatus having reduced power consumption
JPH05265602A (ja) * 1992-03-16 1993-10-15 Nec Corp パワーマネージメント制御装置
US5452401A (en) * 1992-03-31 1995-09-19 Seiko Epson Corporation Selective power-down for high performance CPU/system
JP3102455B2 (ja) * 1993-07-26 2000-10-23 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 情報処理システム
US5798961A (en) * 1994-08-23 1998-08-25 Emc Corporation Non-volatile memory module
JPH08166838A (ja) * 1994-12-13 1996-06-25 Fujitsu Ltd 通信端末における自動電源投入抑止装置
JP3213208B2 (ja) * 1995-06-22 2001-10-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置及びその制御方法
JP3453467B2 (ja) 1995-10-13 2003-10-06 キヤノン株式会社 情報処理装置と該情報処理装置のパワーマネジメント機能呼び出し方法
JP3857052B2 (ja) * 1998-07-02 2006-12-13 株式会社ルネサステクノロジ マイクロプロセッサ
US6341354B1 (en) * 1999-04-16 2002-01-22 Smartpower Corporation Energy-conserving computer accessible remotely and instantaneously by providing keep-alive power to memory
US20020087225A1 (en) * 2001-01-03 2002-07-04 Howard Gary M. Portable computing device having a low power media player
US7010726B2 (en) * 2001-03-01 2006-03-07 International Business Machines Corporation Method and apparatus for saving data used in error analysis
US7184003B2 (en) * 2001-03-16 2007-02-27 Dualcor Technologies, Inc. Personal electronics device with display switching
JP3600556B2 (ja) * 2001-06-29 2004-12-15 株式会社東芝 情報処理装置
US8181118B2 (en) * 2001-11-28 2012-05-15 Intel Corporation Personal information device on a mobile computing platform
US6993674B2 (en) * 2001-12-27 2006-01-31 Pacific Design, Inc. System LSI architecture and method for controlling the clock of a data processing system through the use of instructions
US7256788B1 (en) * 2002-06-11 2007-08-14 Nvidia Corporation Graphics power savings system and method
TW588236B (en) 2002-10-18 2004-05-21 Culture Com Technology Macao L Energy-saving electronic device and energy-saving method for use with the same
US7245272B2 (en) * 2002-10-19 2007-07-17 Via Technologies, Inc. Continuous graphics display for dual display devices during the processor non-responding period
KR100498029B1 (ko) * 2003-01-29 2005-07-01 삼성전자주식회사 전원제어 기능을 갖는 모바일 디바이스 및 모바일디바이스의 전원제어방법
US7080271B2 (en) * 2003-02-14 2006-07-18 Intel Corporation Non main CPU/OS based operational environment
US6908484B2 (en) * 2003-03-06 2005-06-21 Spinecore, Inc. Cervical disc replacement
JP2004295193A (ja) 2003-03-25 2004-10-21 Seiko Epson Corp 情報処理装置、情報処理装置の制御方法及びプログラム
US20050114570A1 (en) * 2003-11-21 2005-05-26 Chi-Tung Chang Portable data storage device
JP4182928B2 (ja) * 2004-07-07 2008-11-19 セイコーエプソン株式会社 情報処理装置、メモリ管理プログラムおよびメモリ管理方法
JP2006048190A (ja) 2004-08-02 2006-02-16 Seiko Epson Corp 情報処理装置および電力制御方法
JP4341500B2 (ja) 2004-08-09 2009-10-07 セイコーエプソン株式会社 情報処理装置および電源投入方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02162457A (ja) * 1988-12-15 1990-06-22 Nec Corp マルチプロセッサシステム
JPH04211819A (ja) * 1990-03-23 1992-08-03 Matsushita Electric Ind Co Ltd 情報処理装置
JP2003036169A (ja) * 2001-07-25 2003-02-07 Nec Software Tohoku Ltd 複数の小規模プロセッサによって並列処理を行なうシングルチップマイクロプロセッサ
JP2004215800A (ja) * 2003-01-14 2004-08-05 Nintendo Co Ltd ゲームメッセージ表示プログラム、ゲーム装置およびゲームメッセージ表示方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008249977A (ja) * 2007-03-30 2008-10-16 Seiko Epson Corp 電気光学表示装置の描画回路、電気光学表示装置の描画方法、電気光学表示装置及び電子機器
JP2009134576A (ja) * 2007-11-30 2009-06-18 Fujitsu Microelectronics Ltd 集積回路装置
JP2018169619A (ja) * 2011-11-30 2018-11-01 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
TW200710641A (en) 2007-03-16
CN1892534A (zh) 2007-01-10
US7747880B2 (en) 2010-06-29
KR100743824B1 (ko) 2007-07-30
KR20070003570A (ko) 2007-01-05
EP1739523A2 (en) 2007-01-03
JP4341594B2 (ja) 2009-10-07
TWI331274B (ja) 2010-10-01
CN100410848C (zh) 2008-08-13
EP1739523A3 (en) 2010-01-20
EP1739523B1 (en) 2011-09-21
US20070016810A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
JP4341594B2 (ja) 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム
KR100679536B1 (ko) 정보 처리 장치 및 전력 제어 방법
TW201011524A (en) Method and controller for power management
JP4743263B2 (ja) 情報処理装置および情報処理方法
JP2007010970A (ja) 画像表示装置及び画像表示方法をコンピュータに実行させるためのプログラム
JP2009276965A (ja) 外部記憶装置へのアクセスを制御する制御装置、制御装置の外部に接続される外部記憶装置、並びに、これらの制御方法、コンピュータプログラム、および、記録媒体
JP4839938B2 (ja) 情報処理装置及び情報処理方法
JP2015215684A (ja) 情報処理装置及び情報処理プログラム
JP4631385B2 (ja) コントローラ、画像形成装置、及び電源制御方法
JP4839936B2 (ja) 情報処理装置及び情報処理方法
JP4341500B2 (ja) 情報処理装置および電源投入方法
JP4182928B2 (ja) 情報処理装置、メモリ管理プログラムおよびメモリ管理方法
JP4617879B2 (ja) 情報処理装置および情報処理方法
JP2008198101A (ja) 情報処理装置、電力制御方法及びプログラム
US7346789B2 (en) Multimedia reproducing apparatus having function for efficient use of memory
JP2006261996A (ja) 情報処理装置
JP5870947B2 (ja) 情報処理装置、及び情報処理方法、プログラム
JP2002108269A (ja) 表示システムおよびデジタルペーパ並びに表示制御方法
JP2006039851A (ja) プログラマブルコントローラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061227

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20081117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees