JP2009134576A - 集積回路装置 - Google Patents

集積回路装置 Download PDF

Info

Publication number
JP2009134576A
JP2009134576A JP2007310949A JP2007310949A JP2009134576A JP 2009134576 A JP2009134576 A JP 2009134576A JP 2007310949 A JP2007310949 A JP 2007310949A JP 2007310949 A JP2007310949 A JP 2007310949A JP 2009134576 A JP2009134576 A JP 2009134576A
Authority
JP
Japan
Prior art keywords
power
control unit
power supply
external interrupt
domain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007310949A
Other languages
English (en)
Other versions
JP5104254B2 (ja
Inventor
Masahiro Tatsumi
正弘 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007310949A priority Critical patent/JP5104254B2/ja
Priority to US12/325,148 priority patent/US8140875B2/en
Publication of JP2009134576A publication Critical patent/JP2009134576A/ja
Application granted granted Critical
Publication of JP5104254B2 publication Critical patent/JP5104254B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】複数の外部割り込みに対応して複数の電源ドメインに属する回路マクロの最適な電源制御を行う電源制御ユニットを有する集積回路装置を提供する。
【解決手段】複数の電源ドメインを有し,各電源ドメインに属する回路マクロを有する集積回路装置において,電源回路からの電源電圧を各電源ドメインに対して供給または遮断する電源スイッチと,前記電源スイッチを制御する電源制御ユニットとを有する。電源制御ユニットは,複数の外部割込信号に対応して起動すべき電源ドメインを示す電源ドメインデータを記憶した電源ドメインレジスタと,前記電源スイッチを制御する電源スイッチ制御部と,外部割込信号に応答して当該外部割込信号に対応する電源ドメインデータを電源スイッチ制御部に供給して電源スイッチ制御部に電源スイッチを制御させる割込制御部とを有する。
【選択図】図1

Description

本発明は,集積回路装置に関し,特に,複数の電源ドメインの電源制御を行う電源制御ユニットを有する半導体集積回路装置に関する。
システムLSIなど複数の回路マクロ(またはIPマクロ)を内蔵する半導体集積回路は,電力消費を節約するために,複数の電源ドメイン(電源領域)を設け,異なる電源ドメインに属する複数の回路マクロへの電源制御を電源制御ユニットにより行う。大規模化されたシステムLSIは,かならずしも全ての回路マクロを動作状態にする必要はなく,要求される処理の状況に応じて回路マクロが属する電源ドメインへの電源供給をオン,オフすることで省電力化することができる。
システムLSI内の回路マクロの電源を制御することについては,例えば,特許文献1,2などに記載されている。
特許文献1では,システムLSI内の電源制御ユニットが,外部割り込み信号に応答して,メモリ内に記憶されているコマンド列を読み出し,それに対応して電源ICにシステムLSI内の回路マクロの電源回路の起動を制御させる。これにより,電源制御ユニットは,動作を実行させる必要がある電源領域のみに電源を供給することができる。
特許文献2では,システムLSI内の電源制御ユニットが,IPマクロ毎に電源供給と遮断を制御するビットを格納する電源制御レジスタを有し,割り込みコントローラがIPマクロからの割込に応答して電源制御信号を電源制御ユニットに出力し,電源制御レジスタとの比較結果に応じてIPマクロの電源遮断を制御させる。また,電源供給の場合は,割り込みコントローラが電源制御信号を電源制御ユニットに出力し,IPマクロの電源遮断を制御させる。
特開2006−107127号公報 特開2006−237189号公報
携帯電話など省電力化が求められている電子機器に内蔵されるシステムLSIは,複数の回路マクロを内蔵し,様々な外部割り込みに応答して対応する処理を実行する。上記の特許文献1,2には,このような様々な外部割り込みに応答してどのように回路マクロの電源を制御するかについての記載はない。
そこで,本発明の目的は,複数の外部割り込みに対応して複数の電源ドメインに属する回路マクロの最適な電源制御を行う電源制御ユニットを有する集積回路装置を提供することにある。
上記の目的を達成するために,本発明の第1の側面によれば,複数の電源ドメインを有し,各電源ドメインに属する回路マクロを有する集積回路装置において,電源回路からの電源電圧を各電源ドメインに対して供給または遮断する電源スイッチと,前記電源スイッチを制御する電源制御ユニットとを有する。電源制御ユニットは,複数の外部割込信号に対応して起動すべき電源ドメインを示す電源ドメインデータを記憶した電源ドメインレジスタと,前記電源スイッチを制御する電源スイッチ制御部と,外部割込信号に応答して当該外部割込信号に対応する電源ドメインデータを電源スイッチ制御部に供給して電源スイッチ制御部に電源スイッチを制御させる割込制御部とを有する。
上記本発明の第1の側面における好ましい態様よれば,前記電源ドメインレジスタは,前記複数の電源ドメインの起動順を有する起動シーケンスデータを記憶し,前記電源スイッチ制御部は,前記外部割込信号に対応する電源ドメインデータの電源ドメインの電源スイッチを,前記起動シーケンスデータの起動順に導通制御する。
本発明によれば,複数種類の外部割込信号に対応して,最適な組み合わせの電源ドメインに電源を供給することができ,電力消費を低減することができる。また,好ましい態様によれば,最適な電源シーケンスの順番で複数の電源ドメインに電源を供給することができる。
以下,図面にしたがって本発明の実施の形態について説明する。但し,本発明の技術的範囲はこれらの実施の形態に限定されず,特許請求の範囲に記載された事項とその均等物まで及ぶものである。
[第1の実施の形態]
図1は,第1の実施の形態における半導体集積回路(以下,具体例としてシステムLSIと称する)の構成を示す図である。図1には,システムLSI2と,それに電源を供給する電源IC3と,外部割込信号s1,s2,s3をそれぞれ供給する電源検知回路19,タイマー回路20,制御ボタン検知回路21とが示されている。この例は,具体的には携帯電話の構成例である。
電源検知回路19は携帯電話全体の電源スイッチの起動と遮断とを検知し割込信号s1を発生する。タイマー回路20は通信状態をチェックするために設定時間経過毎に割込信号s2を発生する。そして,制御ボタン検知回路21は電源スイッチ以外の制御ボタンが押されたことを検知し割込信号s3を発生する。複数の制御ボタンに対応して複数の割込信号s3を発生してもよい。
電源IC3は,電源検知回路19が携帯電話全体の電源スイッチの起動に応答して出力する電源起動信号s1Aに応答して,LSI電源回路8を起動し,起動した電源電圧を電源配線PWLに出力する。また,電源IC3内の制御インターフェース7は,システムLSI2内のCPUや電源制御ユニット1からの制御に応答して,電源IC3内の電源回路8を制御する。
システムLSI2は,複数の電源ドメインDM1,DM9〜DM13を有し,電源ドメインDM1は電源配線PWLに接続されLSI電源回路8が起動すると常時電源を供給される。また,電源ドメインDM9〜DM13にはそれぞれ異なる回路マクロが設けられ,電源スイッチ14〜18を介して電源配線PWLに接続されている。電源ドメインDM9〜DM13に属する回路マクロは,例えば,アプリケーション用周辺回路9,アプリケーション用CPU10,メモリ11,通信用周辺回路12,通信用CPU13である。通信用CPU13は,主に通信制御を通信用周辺回路12と共に行う。アプリケーション用CPU10は,主に通信制御以外の各種アプリケーションの制御をアプリケーション用周辺回路9と共に行う。
電源制御ユニット(またはパワーマネージメントユニット:PMU)1と,電源スイッチ14〜18は,常時電源が供給される電源ドメインDM1内に属している。よって,電源検知回路19により全体の電源起動が検出された後は,電源電圧がLSI電源回路8から電源配線PWLを介して電源制御ユニット1に常時供給される。そして,電源制御ユニット1は,電源起動時の電源検知回路19からの外部割込信号s1,タイマー回路20からの外部割込信号s2,制御ボタン検知回路21からの外部割込信号s3に応答して,それぞれに最適な電源制御を,複数の電源ドメインDM9〜DM13に対して行う。
電源制御ユニット1は,電源スイッチ14〜18を制御する電源スイッチ制御部6と,複数の外部割込信号s1〜s3に対応して起動すべき電源ドメインのデータを記憶した電源ドメインレジスタ4と,外部割込信号s1〜s3に応答して当該外部割込信号に対応する電源ドメインデータを電源スイッチ制御部6に供給する割込制御部5とを有する。割込制御部5は,外部割込信号に応答して,それに対応する電源ドメインデータを電源ドメインレジスタ4から読み出し,起動信号s9と共に電源ドメインデータを有する電源ドメイン信号s10を電源スイッチ制御部6に供給する。電源スイッチ制御部6は,起動信号s9に応答して,電源ドメイン信号s10に含まれる電源ドメインデータに対応する電源スイッチを導通する制御を行い,導通制御完了後に終了タイミング信号s11を割込制御部5に出力する。これにより割込制御部5は,外部割込信号s1〜s3に対応する電源の割り込み制御を終了する。
また,通信用CPU13やアプリケーション用CPU10は,それぞれの処理状態に応じて,電源制御ユニット1に,電源スイッチ14〜18の起動と遮断を要求する。さらに,通信用CPU13やアプリケーション用CPU10は,それぞれの処理状態に応じて,電源制御ユニット1を介してまたは直接,電源IC3内の制御インターフェース7にLSI電源回路8の電源遮断,電源電圧の変更(昇圧または降圧)を指令する。制御インターフェース7は,その指令に応答してLSI電源回路8を制御する。LSI電源回路8は,電源レギレータ回路からなる。
図2は,電源ドメインレジスタ4の詳細構成図である。図2(A)に示されるとおり,電源ドメインレジスタ4は,外部割込信号s1,s2,s3それぞれに対応してレジスタR1,R2,R3を有する。各レジスタR1,R2,R3は,図2(B)に示されるとおり,複数の電源ドメインDM9〜DM13に属する回路マクロ,つまり,アプリケーション用周辺回路,アプリケーション用CPU,メモリ,通信用周辺回路,通信用CPUのいずれに電源起動すべきかを示す電源ドメインデータを記憶している。図2(B)の例では,外部割込信号s1に対応するレジスタR1は,アプリケーション用周辺回路,アプリケーション用CPU,メモリ,通信用周辺回路,通信用CPU全ての電源をONにする電源ドメインデータを,外部割込信号s2に対応するレジスタR2は,メモリ,通信用周辺回路,通信用CPUの電源をONにする電源ドメインデータを,外部割込信号s3に対応するレジスタR3は,アプリケーション用周辺回路,アプリケーション用CPUの電源をONにする電源ドメインデータを,それぞれ記憶している。
図3は,本実施の形態における電源制御ユニットPMUの割り込み処理を示すフローチャート図である。電源検知回路19からの外部割込信号s1に応答して(ST1のYES),電源制御ユニット1はレジスタR1の電源ドメインデータに対応する電源ドメインの電源ONの処理を行う(ST2)。その後,周辺回路の初期化処理が行われる(ST3)。
図4は,外部割込信号s1に対する電源制御ユニットPMUの信号波形図である。外部割込信号s1がHレベルになると,割込制御部5がレジスタR1の電源ドメインデータを読み出し,そのデータを含む電源ドメイン信号s10と起動タイミング信号s9とを電源スイッチ制御部6に出力する。起動タイミング信号s9に応答して,電源スイッチ制御部6は,電源スイッチ制御信号s4,s5,s6,s7,s8をHレベルにして,電源スイッチ14〜18を導通させる。そして,電源スイッチ制御部6は,電源スイッチの導通制御後に終了タイミング信号s11を割込制御部5に出力し,割込制御部5は割り込み制御処理を終了する。
電源が起動された各電源ドメインの回路マクロは,必要な初期化処理(ST3)を行う。そして,各回路マクロは,外部割込に対応する必要な処理を実行し,必要な処理実行後,CPU10,13は,適宜電源オフの要求を電源制御ユニット1に出力し,電源制御ユニット1の電源スイッチ制御部6は,電源供給の必要がなくなった回路マクロの電源ドメインDM9〜DM13の電源スイッチをオフにする。
図3に戻り,タイマー回路20からの外部割込信号s2に応答して(ST4のYES),電源制御ユニット1はレジスタR2の電源ドメインデータに対応する電源ドメインの電源ONの処理を行う(ST5)。その後,周辺回路の初期化処理が行われる(ST6)。タイマー回路20は,携帯電話端末に対する着信があるかどうかの確認を行う周期毎に外部割込信号s2を出力する。よって,外部割込信号s2に応答してシステムLSI2は,通信用CPU13と通信用周辺回路12とメモリ11の電源を起動する必要がある。
図5は,外部割込信号s2に対する電源制御ユニットPMUの信号波形図である。外部割込信号s2がHレベルになると,割込制御部5がレジスタR2の電源ドメインデータを読み出し,そのデータを含む電源ドメイン信号s10と起動タイミング信号s9とを電源スイッチ制御部6に出力する。起動タイミング信号s9に応答して,電源スイッチ制御部6は,電源スイッチ制御信号s4,s5,s6をHレベルにして,電源スイッチ18,17,16を導通させる。そして,電源スイッチ制御部6は,電源スイッチの導通制御後に終了タイミング信号s11を割込制御部5に出力し,割込制御部5は割り込み制御処理を終了する。
電源が起動された各電源ドメインの回路マクロは,必要な初期化処理(ST6)を行う。そして,各回路マクロは,外部割込に対応する必要な処理を実行し,必要な処理実行後,通信用CPU13は,適宜電源オフの要求を電源制御ユニット1に出力し,電源制御ユニット1の電源スイッチ制御部6は,電源供給の必要がなくなった回路マクロの電源ドメインDM11,12,13の電源スイッチ16,17,18をオフにする。
図3に戻り,制御ボタン検知回路21からの外部割込信号s3に応答して(ST7のYES),電源制御ユニット1はレジスタR3の電源ドメインデータに対応する電源ドメインの電源ONの処理を行う(ST8)。その後,周辺回路の初期化処理が行われる(ST9)。制御ボタン検知回路20は,携帯電話端末の制御ボタンが操作されたことを検知して外部割込信号s3をHレベルにする。よって,外部割込信号s3に応答してシステムLSI2は,アプリケーションCPU10とアプリケーション用周辺回路9の電源を起動する必要がある。このアプリケーションは,例えば,電話帳登録,メモ帳閲覧などである。
図6は,外部割込信号s3に対する電源制御ユニットPMUの信号波形図である。外部割込信号s3がHレベルになると,割込制御部5がレジスタR3の電源ドメインデータを読み出し,そのデータを含む電源ドメイン信号s10と起動タイミング信号s9とを電源スイッチ制御部6に出力する。起動タイミング信号s9に応答して,電源スイッチ制御部6は,電源スイッチ制御信号s7,s8をHレベルにして,電源スイッチ15,14を導通させる。そして,電源スイッチ制御部6は,電源スイッチの導通制御後に終了タイミング信号s11を割込制御部5に出力し,割込制御部5は割り込み制御処理を終了する。
電源が起動された各電源ドメインの回路マクロは,必要な初期化処理(ST9)を行う。そして,各回路マクロは,外部割込に対応する必要な処理を実行し,必要な処理実行後,アプリケーション用CPU10は,適宜電源オフの要求を電源制御ユニット1に出力し,電源制御ユニット1の電源スイッチ制御部6は,電源供給の必要がなくなった回路マクロの電源ドメインDM9,10の電源スイッチ14,15をオフにする。
図7は,本実施の形態における電源制御例を示す図である。横軸が時間,縦軸がシステムLSI2の消費電流である。図7の左から,携帯電話端末の電源スイッチがONされると外部割込信号s1が発生し,電源IC3内のLSI電源回路8が電源を起動する。それにより,システムLSI2内の電源配線PWLの電圧が上昇し,電源制御ユニット1が属する電源ドメインの電源が起動する。それに伴って,電源制御ユニット1は,外部割込信号s1に応答して,全ての電源スイッチ14〜18を導通状態に制御し,全ての回路マクロ9〜13が初期化動作を実行し,電源起動に伴う必要な処理を実行する。例えば,通信用CPU13と通信用周辺回路12とにより基地局との通信を確立し,携帯電話端末の位置を登録する。また,アプリケーション用CPU10とアプリケーション用周辺回路9とで,アプリケーションの初期化動作,例えばデータのダウンロードなど,を行う。
その後,CPU10,13が電源制御ユニット1に回路マクロ9〜13の電源オフを要求し,電源制御ユニット1が電源スイッチ14〜18をオフにする。ただし,電源IC3内のLSI電源回路8は電源配線PWLに電源電圧を供給しつづけるので,電源制御ユニット1が属する電源ドメインDM1の電源はオンのままである。よって,電源制御ユニットPMUの消費電流は継続して発生する。
次に,着信確認のためにタイマー回路20が外部割込信号s2を発生すると,前述のとおり,電源制御ユニット1が,通信用CPU13と通信用周辺回路12とメモリ11の電源ドメインDM13,DM12,DM11の電源スイッチ18,17,16をオン制御する。これにより,通信用CPU13,通信用周辺回路12,メモリ11とが着信確認に必要な動作を行い,それに伴い電流を消費する。一連の着信確認動作が終了すると,通信用CPU13は,電源制御ユニット1に電源スイッチ18,17,16をオフする要求を出力し,それに伴い,電源制御ユニット1はそれらのスイッチをオフに制御する。その結果,電源制御ユニットPMUのみが電流消費状態になる。
次に,携帯電話端末の制御ボタンが操作された場合,制御ボタン検知回路21が外部割込信号s3を生成し,それに応答して,電源制御ユニット1は,アプリケーション用CPU10とアプリケーション用周辺回路9とがそれぞれ属する電源ドメインDM10,DM9の電源スイッチ15,14をオン制御する。これにより,アプリケーション用CPU10とアプリケーション用周辺回路9とが必要なアプリケーションの処理を実行する。処理終了後,CPU10が電源制御ユニット1に回路マクロ9,10の電源オフを要求し,電源制御ユニット1が電源スイッチ14,15をオフにする。よって,電源制御ユニットPMUの消費電流は継続して発生する。
図7には,さらに,着信確認のためにタイマー回路20が外部割込信号s2を発生する場合に,通信用CPU13,通信用周辺回路12,メモリ11の電源スイッチ18,17,16が導通制御されて,それらの回路マクロに電流消費が発生したことが示されている。
以上のとおり,携帯電話端末の全体の電源起動時(外部割込s1)の場合は,電源制御ユニット1が全ての回路マクロの電源ドメインに電源起動し,回路マクロが初期動作と必要な電源起動時の動作を行った後は,電源制御ユニットPMUを除いて電源オフに制御する。また,それ以外の外部割込s2,s3では,電源制御ユニット1が,電源ドメインレジスタ4の電源ドメインデータに応じて必要な回路マクロの電源を起動し,回路マクロが必要な動作を行った後,それらの電源をオフに制御する。その後は,電源制御ユニットPMUには常時電源が供給される。このように,電源制御ユニット1は,電源起動時を含めて,外部割込s1,s2,s3に応じて異なる組み合わせの回路マクロに電源起動制御を行う。そのために,電源制御ユニット1は,電源起動すべき回路マクロの電源ドメインデータを記憶する電源ドメインレジスタ4と,割込制御部5とを有する。
上記の実施の形態は,一例であり,外部割込信号が4種類以上存在してもよく,電源ドメインレジスタは外部割込信号それぞれに対応して電源ドメインデータを記憶する。
[第2の実施の形態]
図8は,第2の実施の形態における半導体集積回路の構成を示す図である。図8には,図1と同様に,システムLSI2と,それに電源を供給する電源IC3と,外部割込信号s1,s2,s3をそれぞれ供給する電源検知回路19,タイマー回路20,制御ボタン検知回路21とが示されている。図1と異なるところは,電源制御ユニット1内の電源ドメインレジスタ4内に,外部割込信号s1,s2,s3に対応して起動が必要な電源ドメインデータに加えて,電源起動シーケンスデータが記憶されており,その電源シーケンス信号s12がレジスタ4から電源スイッチ制御部6に出力されていることである。それ以外は図1と同じである。
図9は,電源ドメインレジスタ4の詳細構成図である。第2の実施の形態の電源ドメインレジスタ4には,電源ドメインレジスタR1,R2,R3に加えて,シーケンスレジスタSRを有する。図9(B)に示されるとおり,電源ドメインレジスタR1,R2,R3は,外部割込信号s1,s2,s3に対応して,どの回路マクロの電源を起動すべきかの電源ドメインデータを記憶する。これは図2(B)と同様である。さらに,図9(C)に示されるとおり,シーケンスレジスタSRは,複数の回路マクロの電源ドメインの電源起動シーケンスの順番データを記憶する。図9(C)の例によれば,システムLSI内の全ての回路マクロの電源を起動する場合の起動シーケンスは,通信用周辺回路,メモリ,通信用CPU,アプリケーション用周辺回路,アプリケーション用CPUの順番になる。
よって,外部割込信号s1が発生した時は,電源ドメインレジスタR1でオンになっている回路マクロ,全ての回路マクロ9〜13の電源ドメインの電源スイッチがシーケンスレジスタSR内のシーケンス順に導通制御される。また,外部割込信号s2が発生した時は,電源ドメインレジスタR2でオンになっているメモリ,通信用周辺回路,通信用CPUの電源ドメインの電源スイッチがシーケンスレジスタSR内のシーケンス順に導通制御される。そして,外部割込信号s3が発生した時は,電源ドメインレジスタR3でオンになっているアプリケーション用周辺回路,アプリケーション用CPUの電源ドメインの電源スイッチがシーケンスレジスタSRのシーケンス順に導通制御される。
システムLSI2内の複数の回路マクロは,あらかじめ決められた電源シーケンスの順番で電源起動を行うことが求められる。回路マクロ間には,一方から他方へそして他方から一方へ信号の出力と入力を行う複数の信号配線が設けられている。そして,信号を出力する側の回路マクロの電源を信号を入力する側の回路マクロの電源よりも先に起動させることが望ましい。なぜなら,信号を出力する側の回路マクロの電源が先に起動されていれば,出力される信号が不定レベルになることが回避でき,信号を入力する側の回路マクロの誤動作を避けることができるからである。そこで,一般には,電源シーケンスの順番とは逆方向の信号配線には,信号が不定レベルにならないように電源起動時に出力信号レベルをHまたはLにクランプする回路が設けられている。
図9のシーケンスレジスタSRに格納されている電源シーケンスデータによれば,通信用周辺回路12,メモリ11,通信用CPU13,アプリケーション用周辺回路9,アプリケーション用CPU10の順番に電源が起動することを前提にして上記のクランプ回路が回路マクロ間に設けられている。よって,外部割込信号s1,s2,s3に応答して,全部または一部の回路マクロの電源を起動する場合は,上記の電源シーケンスの順番を維持することが必要になる。
図10は,本実施の形態における電源制御ユニットPMUの割り込み処理を示すフローチャート図である。電源制御ユニット1は,外部割込信号s1が発生すると(ST10のYES),それに対応する電源起動シーケンスを制御し(ST11〜ST16),外部割込信号s2が発生すると(ST18のYES),それに対応する電源起動シーケンスを制御し(ST19〜ST22),外部割込信号s3が発生すると(ST23のYES),それに対応する電源起動シーケンスを制御する(ST24〜ST26)。
図11,図12,図13は,外部割込信号s1,s2,s3に対する電源制御ユニットPMUの信号波形図である。図10の割り込み処理について,図11,図12,図13も参照しながら以下に説明する。
まず,外部割込信号s1が発生すると,電源電源制御ユニット1内の割込制御部5が,電源ドメインレジスタR1の電源ドメインデータを読み出し,それを電源ドメイン信号s10に含めて起動タイミング信号s9と共に電源スイッチ制御部6に出力する。起動タイミング信号s9に応答して,電源スイッチ制御部6は,電源ドメイン信号s10に含まれている電源起動対象の回路マクロ9〜13の電源スイッチ14〜18を導通する電源スイッチ制御信号s4〜s8を,電源シーケンス信号s12の順番にHレベルにする。つまり,電源スイッチ制御信号s5,s6,s4,s8,s7の順にHレベルになる。これに伴って,通信用周辺回路12,メモリ11,通信用CPU13,アプリケーション用周辺回路9,アプリケーション用CPU10の順に電源がオンになる(ST11〜ST15)。そして,電源スイッチ制御部6は,必要な電源スイッチ制御信号をHレベルにした後,終了タイミング信号s11を割込制御部5に出力し,割込制御部5は外部割込s1に対する電源起動制御を終了する。
全ての回路マクロの電源が起動すると,それらの初期化処理が実行され(ST16),必要な処理が実行される。この必要な実行処理は,例えば,通信用CPUによる基地局との通信による携帯電話端末の位置の登録処理などが含まれる。一連の処理が終了すると,CPU10,13が電源制御ユニット1に電源遮断要求を出力し,それに応答して電源制御ユニット1は回路マクロ9〜13の電源スイッチ14〜18をオフに制御する。その後は,電源制御ユニットPMUのみが電源配線PWLから電源電圧を供給される。
次に,外部割込信号s2が発生すると,電源電源制御ユニット1内の割込制御部5が,電源ドメインレジスタR2の電源ドメインデータを読み出し,それを電源ドメイン信号s10に含めて起動タイミング信号s9と共に電源スイッチ制御部6に出力する。起動タイミング信号s9に応答して,電源スイッチ制御部6は,電源ドメイン信号s10に含まれている電源起動対象の回路マクロ11,12,13の電源スイッチ16,17,18を導通する電源スイッチ制御信号s6,s5,s4を,電源シーケンス信号s12の順番にHレベルにする。つまり,電源スイッチ制御信号s5,s6,s4の順にHレベルになる。これに伴って,通信用周辺回路12,メモリ11,通信用CPU13の順に電源がオンになる(ST19〜ST21)。そして,電源スイッチ制御部6は,必要な電源スイッチ制御信号をHレベルにした後,終了タイミング信号s11を割込制御部5に出力し,割込制御部5は外部割込s2に対する電源起動制御を終了する。
必要な回路マクロの電源が起動すると,それらの初期化処理が実行され(ST22),必要な処理が実行される。この必要な実行処理は,例えば,通信用CPUによる着信確認処理などが含まれる。一連の処理が終了すると,通信用CPU13が電源制御ユニット1に電源遮断要求を出力し,それに応答して電源制御ユニット1は回路マクロ12,13の電源スイッチ17,18をオフに制御する。その後は,電源制御ユニットPMUのみが電源配線PWLから電源電圧を供給される。
最後に,外部割込信号s3が発生すると,電源電源制御ユニット1内の割込制御部5が,電源ドメインレジスタR3の電源ドメインデータを読み出し,それを電源ドメイン信号s10に含めて起動タイミング信号s9と共に電源スイッチ制御部6に出力する。起動タイミング信号s9に応答して,電源スイッチ制御部6は,電源ドメイン信号s10に含まれている電源起動対象の回路マクロ9,10の電源スイッチ14,15を導通する電源スイッチ制御信号s8,s7を,電源シーケンス信号s12の順番にHレベルにする。つまり,電源スイッチ制御信号s8,s7の順にHレベルになる。これに伴って,アプリケーション用周辺回路9,アプリケーション用CPU10の順に電源がオンになる(ST24〜ST25)。そして,電源スイッチ制御部6は,必要な電源スイッチ制御信号をHレベルにした後,終了タイミング信号s11を割込制御部5に出力し,割込制御部5は外部割込s3に対する電源起動制御を終了する。
必要な回路マクロの電源が起動すると,それらの初期化処理が実行され(ST26),必要な処理が実行される。この必要な実行処理は,例えば,制御操作されたボタンに対応するアプリケーション処理などが含まれる。一連の処理が終了すると,アプリケーション用CPU10が電源制御ユニット1に電源遮断要求を出力し,それに応答して電源制御ユニット1は回路マクロ9,10の電源スイッチ14,15をオフに制御する。その後は,電源制御ユニットPMUのみが電源配線PWLから電源電圧を供給される。
図14は,第2の実施の形態における電源ドメインレジスタ4の変型例を示す図である。図9と異なり,レジスタ4は,外部割込s1,s2,s3に対応してシーケンスレジスタSR1,SR2,SR3をそれぞれ有する。そして,シーケンスレジスタSR1には,全ての回路マクロに対する電源シーケンスデータが格納され,シーケンスレジスタSR2には,通信用周辺回路とメモリと通信用CPUの電源シーケンスデータが格納され,シーケンスレジスタSSR3には,アプリケーション用周辺回路とアプリケーション用CPUの電源シーケンスデータが格納されている。ただし,電源シーケンスの順番は,図9と同じである。
以上説明したとおり,第2の実施の形態によれば,電源制御ユニット1内のレジスタ4が,外部割込信号に対応して起動すべき電源ドメインを示す電源ドメインデータと,起動シーケンスデータとを有するので,外部割込信号に応じて,最適な組み合わせの回路マクロの電源ドメインを最適な起動シーケンスで起動することができる。その結果,電力消費を低減し,電源起動時の誤動作を避けることができる。特に,起動シーケンスの順番で複数の電源ドメインの電源起動を行うことで,複数の電源ドメインを同時に電源起動する場合に比較すると,瞬間的な消費電流が増大して電源ノイズが発生することが回避できる。
以上の実施の形態をまとめると,次の付記のとおりである。
(付記1)
電源電圧が個別に供給される複数の電源ドメインと,
前記複数の電源ドメインにそれぞれ属する複数の回路マクロと,
電源回路からの電源電圧を前記複数の電源ドメインそれぞれに対して供給または遮断する複数の電源スイッチと,
前記電源スイッチを制御する電源制御ユニットとを有し,
前記電源制御ユニットは,前記電源スイッチを制御する電源スイッチ制御部と,複数の外部割込信号に対応して起動すべき電源ドメインを示す電源ドメインデータを記憶した電源ドメインレジスタと,外部割込信号に応答して当該外部割込信号に対応する電源ドメインデータを電源スイッチ制御部に供給する割込制御部とを有し,
前記電源スイッチ制御部に前記電源ドメインデータに対応する電源スイッチを導通制御することを特徴とする集積回路装置。
(付記2)
付記1に記載の集積回路装置において,
前記電源ドメインレジスタは,第1の外部割込信号に対応して第1の電源ドメイン群を指定する第1の電源ドメインデータと,第2の外部割込信号に対応して第2の電源ドメイン群を指定する第2の電源ドメインデータとをそれぞれ記憶し,
前記電源スイッチ制御部は,前記第1の外部割込信号発生時に前記第1の電源ドメイン群の電源スイッチを導通制御し,前記第2の外部割込信号発生時に前記第2の電源ドメイン群の電源スイッチを導通制御することを特徴とする集積回路装置。
(付記3)
付記2に記載の集積回路装置において,
前記電源ドメインレジスタは,第3の外部割込信号に対応して全ての電源ドメインを指定する第3の電源ドメインデータを記憶し,
前記電源スイッチ制御部は,前記第3の外部割込信号発生時に全ての電源ドメインの電源スイッチを導通制御することを特徴とする集積回路装置。
(付記4)
付記3に記載の集積回路装置において,
前記電源制御ユニットが属する電源ドメインは,前記電源回路からの電源電圧を常時供給されることを特徴とする集積回路装置。
(付記5)
付記1に記載の集積回路装置において,
前記電源ドメインレジスタは,前記複数の電源ドメインの起動順を有する起動シーケンスデータを記憶し,
前記電源スイッチ制御部は,前記外部割込信号に対応する電源ドメインデータの電源ドメインの電源スイッチを,前記起動シーケンスデータの起動順に導通制御することを特徴とする集積回路装置。
(付記6)
付記1に記載の集積回路装置において,
前記電源ドメインレジスタは,前記外部割込信号に対応して起動すべき電源ドメインの起動順を有する起動シーケンスデータを記憶し,
前記電源スイッチ制御部は,前記外部割込信号に対応する電源ドメインデータの電源ドメインの電源スイッチを,前記外部割込信号に対応する起動シーケンスデータの起動順に導通制御することを特徴とする集積回路装置。
(付記7)
付記3のいずれかに記載の集積回路装置において,
前記複数の回路マクロは,通信用CPUと,アプリケーション用CPUとを少なくとも有し,
前記第3の外部割込信号は電源オン操作に対応して発生し,前記電源スイッチ制御部は,前記第3の外部割込信号発生時に前記通信用CPUとアプリケーション用CPUの電源ドメインの電源スイッチを導通制御し,
前記第1の外部割込信号は所定周期毎に発生し,前記電源スイッチ制御部は,前記第1の外部割込信号発生時に前記通信用CPUの電源ドメインの電源スイッチを導通制御し,
前記第2の外部割込信号はアプリケーション処理操作に対応して発生し,前記電源スイッチ制御部は,前記第2の外部割込信号発生時に前記アプリケーション用CPUの電源ドメインの電源スイッチを導通制御することを特徴とする集積回路装置。
(付記8)
付記3のいずれかに記載の集積回路装置において,
前記複数の回路マクロは,通信用CPUと,通信用周辺回路と,アプリケーション用CPUと,アプリケーション用周辺回路とを少なくとも有し,
前記第3の外部割込信号は電源オン操作に対応して発生し,前記電源スイッチ制御部は,前記第3の外部割込信号発生時に前記通信用CPUと通信用周辺回路とアプリケーション用CPUとアプリケーション用周辺回路の電源ドメインの電源スイッチを導通制御し,
前記第1の外部割込信号は所定周期毎に発生し,前記電源スイッチ制御部は,前記第1の外部割込信号発生時に前記通信用CPUと通信用周辺回路の電源ドメインの電源スイッチを導通制御し,
前記第2の外部割込信号はアプリケーション処理操作に対応して発生し,前記電源スイッチ制御部は,前記第2の外部割込信号発生時に前記アプリケーション用CPUとアプリケーション用周辺回路の電源ドメインの電源スイッチを導通制御することを特徴とする集積回路装置。
第1の実施の形態における半導体集積回路の構成を示す図である。 電源ドメインレジスタ4の詳細構成図である。 本実施の形態における電源制御ユニットPMUの割り込み処理を示すフローチャート図である。 外部割込信号s1に対する電源制御ユニットPMUの信号波形図である。 外部割込信号s2に対する電源制御ユニットPMUの信号波形図である。 外部割込信号s3に対する電源制御ユニットPMUの信号波形図である。 本実施の形態における電源制御例を示す図である。 第2の実施の形態における半導体集積回路の構成を示す図である。 電源ドメインレジスタ4の詳細構成図である。 本実施の形態における電源制御ユニットPMUの割り込み処理を示すフローチャート図である。 外部割込信号s1に対する電源制御ユニットPMUの信号波形図である。 外部割込信号s2に対する電源制御ユニットPMUの信号波形図である。 外部割込信号s3に対する電源制御ユニットPMUの信号波形図である。 第2の実施の形態における電源ドメインレジスタ4の変型例を示す図である。
符号の説明
1:電源制御ユニット 2:集積回路装置,システムLSI
3:電源IC 4:電源ドメインレジスタ
5:割込制御部 6:電源スイッチ制御部
9〜13:回路マクロ 14〜18:電源スイッチ
s1,s2,s3:外部割込信号 s4〜s8:電源スイッチ制御信号
DM9〜DM13:電源ドメイン DM1:常時電源オンの電源ドメイン

Claims (6)

  1. 電源電圧が個別に供給される複数の電源ドメインと,
    前記複数の電源ドメインにそれぞれ属する複数の回路マクロと,
    電源回路からの電源電圧を前記複数の電源ドメインそれぞれに対して供給または遮断する複数の電源スイッチと,
    前記電源スイッチを制御する電源制御ユニットとを有し,
    前記電源制御ユニットは,前記電源スイッチを制御する電源スイッチ制御部と,複数の外部割込信号に対応して起動すべき電源ドメインを示す電源ドメインデータを記憶した電源ドメインレジスタと,外部割込信号に応答して当該外部割込信号に対応する電源ドメインデータを電源スイッチ制御部に供給する割込制御部とを有し,
    前記電源スイッチ制御部に前記電源ドメインデータに対応する電源スイッチを導通制御することを特徴とする集積回路装置。
  2. 請求項1に記載の集積回路装置において,
    前記電源ドメインレジスタは,第1の外部割込信号に対応して第1の電源ドメイン群を指定する第1の電源ドメインデータと,第2の外部割込信号に対応して第2の電源ドメイン群を指定する第2の電源ドメインデータとをそれぞれ記憶し,
    前記電源スイッチ制御部は,前記第1の外部割込信号発生時に前記第1の電源ドメイン群の電源スイッチを導通制御し,前記第2の外部割込信号発生時に前記第2の電源ドメイン群の電源スイッチを導通制御することを特徴とする集積回路装置。
  3. 請求項2に記載の集積回路装置において,
    前記電源ドメインレジスタは,第3の外部割込信号に対応して全ての電源ドメインを指定する第3の電源ドメインデータを記憶し,
    前記電源スイッチ制御部は,前記第3の外部割込信号発生時に全ての電源ドメインの電源スイッチを導通制御することを特徴とする集積回路装置。
  4. 請求項3に記載の集積回路装置において,
    前記電源制御ユニットが属する電源ドメインは,前記電源回路からの電源電圧を常時供給されることを特徴とする集積回路装置。
  5. 請求項1に記載の集積回路装置において,
    前記電源ドメインレジスタは,前記複数の電源ドメインの起動順を有する起動シーケンスデータを記憶し,
    前記電源スイッチ制御部は,前記外部割込信号に対応する電源ドメインデータの電源ドメインの電源スイッチを,前記起動シーケンスデータの起動順に導通制御することを特徴とする集積回路装置。
  6. 請求項1に記載の集積回路装置において,
    前記電源ドメインレジスタは,前記外部割込信号に対応して起動すべき電源ドメインの起動順を有する起動シーケンスデータを記憶し,
    前記電源スイッチ制御部は,前記外部割込信号に対応する電源ドメインデータの電源ドメインの電源スイッチを,前記外部割込信号に対応する起動シーケンスデータの起動順に導通制御することを特徴とする集積回路装置。
JP2007310949A 2007-11-30 2007-11-30 集積回路装置 Active JP5104254B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007310949A JP5104254B2 (ja) 2007-11-30 2007-11-30 集積回路装置
US12/325,148 US8140875B2 (en) 2007-11-30 2008-11-29 Integrated circuit apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007310949A JP5104254B2 (ja) 2007-11-30 2007-11-30 集積回路装置

Publications (2)

Publication Number Publication Date
JP2009134576A true JP2009134576A (ja) 2009-06-18
JP5104254B2 JP5104254B2 (ja) 2012-12-19

Family

ID=40676997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007310949A Active JP5104254B2 (ja) 2007-11-30 2007-11-30 集積回路装置

Country Status (2)

Country Link
US (1) US8140875B2 (ja)
JP (1) JP5104254B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238231A (ja) * 2010-05-07 2011-11-24 Samsung Electronics Co Ltd システムオンチップ、それを含む装置、及び該システムオンチップの電力制御方法
JP2013251884A (ja) * 2012-01-23 2013-12-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014003594A (ja) * 2012-05-25 2014-01-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
JP2014503097A (ja) * 2011-01-04 2014-02-06 クアルコム,インコーポレイテッド ポータブルコンピューティングデバイス内の割込みコントローラのスリープ状態を管理するための方法およびシステム
JP2014174984A (ja) * 2013-03-08 2014-09-22 Intel Corp モバイルデバイスにおけるバッテリー限界ステータスの表示
JP2018505494A (ja) * 2015-02-13 2018-02-22 アマゾン テクノロジーズ インコーポレイテッド マルチモード・システム・オン・チップ
KR101835615B1 (ko) * 2010-05-07 2018-03-09 삼성전자주식회사 시스템 온 칩, 이를 포함하는 장치들, 및 상기 시스템 온 칩의 전력 제어 방법
US10637349B2 (en) 2017-10-12 2020-04-28 Canon Kabushiki Kaisha Image forming apparatus and control method of image forming apparatus controlling a power factor correction circuit
US11474922B2 (en) 2016-07-21 2022-10-18 Nec Platforms, Ltd. Fault content identification device, fault content identification method, and recording medium in which fault content identification program is stored
JP7518041B2 (ja) 2021-06-22 2024-07-17 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5285643B2 (ja) * 2010-03-15 2013-09-11 シャープ株式会社 半導体集積回路および電子情報機器
US9471121B2 (en) * 2011-11-14 2016-10-18 Texas Instruments Incorporated Microprocessor based power management system architecture
US9507406B2 (en) * 2012-09-21 2016-11-29 Atmel Corporation Configuring power domains of a microcontroller system
US9898070B2 (en) * 2013-05-14 2018-02-20 Nec Corporation Semiconductor integrated circuit and power supply control method therefor
WO2015044717A1 (en) * 2013-09-27 2015-04-02 Freescale Semiconductor, Inc. Electronic device and apparatus and method for power management of an electronic device
US9383807B2 (en) 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US9483100B2 (en) * 2014-02-28 2016-11-01 Cavium, Inc. Method and apparatus for power gating hardware components in a chip device
US9684367B2 (en) 2014-06-26 2017-06-20 Atmel Corporation Power trace port for tracing states of power domains
US9395797B2 (en) * 2014-07-02 2016-07-19 Freescale Semiconductor, Inc. Microcontroller with multiple power modes
US10915484B2 (en) * 2017-02-24 2021-02-09 Digital 14 Llc Peripheral disconnection switch system and method
KR102456982B1 (ko) * 2020-12-15 2022-10-20 현대모비스 주식회사 차량의 전원장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07141074A (ja) * 1993-06-28 1995-06-02 Mitsubishi Electric Corp 半導体集積回路
JP2001022480A (ja) * 1999-07-09 2001-01-26 Seiko Epson Corp 情報処理装置
JP2002132397A (ja) * 2000-10-27 2002-05-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2002182807A (ja) * 2000-12-13 2002-06-28 Matsushita Electric Ind Co Ltd プロセッサの電力制御装置
JP2006107127A (ja) * 2004-10-05 2006-04-20 Nec Electronics Corp 半導体集積回路装置
WO2006088167A2 (en) * 2005-02-16 2006-08-24 Matsushita Electric Industrial Co., Ltd. Power supply control circuit and electronic circuit
JP2007011652A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム
JP2007079881A (ja) * 2005-09-14 2007-03-29 Nec Corp 電源供給システム、携帯機器及びそれらに用いる電源投入順序制御方法
JP2008181329A (ja) * 2007-01-24 2008-08-07 Matsushita Electric Ind Co Ltd 半導体集積回路及びその電源供給制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7305639B2 (en) * 2005-02-11 2007-12-04 International Business Machines Corporation Method and apparatus for specifying multiple voltage domains and validating physical implementation and interconnections in a processor chip
JP4713901B2 (ja) 2005-02-24 2011-06-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07141074A (ja) * 1993-06-28 1995-06-02 Mitsubishi Electric Corp 半導体集積回路
JP2001022480A (ja) * 1999-07-09 2001-01-26 Seiko Epson Corp 情報処理装置
JP2002132397A (ja) * 2000-10-27 2002-05-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2002182807A (ja) * 2000-12-13 2002-06-28 Matsushita Electric Ind Co Ltd プロセッサの電力制御装置
JP2006107127A (ja) * 2004-10-05 2006-04-20 Nec Electronics Corp 半導体集積回路装置
WO2006088167A2 (en) * 2005-02-16 2006-08-24 Matsushita Electric Industrial Co., Ltd. Power supply control circuit and electronic circuit
JP2007011652A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム
JP2007079881A (ja) * 2005-09-14 2007-03-29 Nec Corp 電源供給システム、携帯機器及びそれらに用いる電源投入順序制御方法
JP2008181329A (ja) * 2007-01-24 2008-08-07 Matsushita Electric Ind Co Ltd 半導体集積回路及びその電源供給制御方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101835615B1 (ko) * 2010-05-07 2018-03-09 삼성전자주식회사 시스템 온 칩, 이를 포함하는 장치들, 및 상기 시스템 온 칩의 전력 제어 방법
JP2011238231A (ja) * 2010-05-07 2011-11-24 Samsung Electronics Co Ltd システムオンチップ、それを含む装置、及び該システムオンチップの電力制御方法
KR101503628B1 (ko) 2011-01-04 2015-03-18 퀄컴 인코포레이티드 휴대용 컴퓨팅 디바이스에서 인터럽트 제어기들의 슬립 상태들을 관리하는 방법 및 시스템
JP2014503097A (ja) * 2011-01-04 2014-02-06 クアルコム,インコーポレイテッド ポータブルコンピューティングデバイス内の割込みコントローラのスリープ状態を管理するための方法およびシステム
US9804645B2 (en) 2012-01-23 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Systems and methods for individually controlling power supply voltage to circuits in a semiconductor device
US11209880B2 (en) 2012-01-23 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017084355A (ja) * 2012-01-23 2017-05-18 株式会社半導体エネルギー研究所 電子機器
JP2013251884A (ja) * 2012-01-23 2013-12-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP2018101436A (ja) * 2012-01-23 2018-06-28 株式会社半導体エネルギー研究所 電子機器
US11934243B2 (en) 2012-01-23 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014003594A (ja) * 2012-05-25 2014-01-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
JP2016066361A (ja) * 2013-03-08 2016-04-28 インテル・コーポレーション モバイルデバイスにおけるバッテリー限界ステータスの表示
US9335808B2 (en) 2013-03-08 2016-05-10 Intel Corporation Indicating critical battery status in mobile devices
US9798369B2 (en) 2013-03-08 2017-10-24 Intel Corporation Indicating critical battery status in mobile devices
JP2014174984A (ja) * 2013-03-08 2014-09-22 Intel Corp モバイルデバイスにおけるバッテリー限界ステータスの表示
JP2018505494A (ja) * 2015-02-13 2018-02-22 アマゾン テクノロジーズ インコーポレイテッド マルチモード・システム・オン・チップ
US11200192B2 (en) 2015-02-13 2021-12-14 Amazon Technologies. lac. Multi-mode system on a chip
US11474922B2 (en) 2016-07-21 2022-10-18 Nec Platforms, Ltd. Fault content identification device, fault content identification method, and recording medium in which fault content identification program is stored
US10637349B2 (en) 2017-10-12 2020-04-28 Canon Kabushiki Kaisha Image forming apparatus and control method of image forming apparatus controlling a power factor correction circuit
JP7518041B2 (ja) 2021-06-22 2024-07-17 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US8140875B2 (en) 2012-03-20
JP5104254B2 (ja) 2012-12-19
US20090144571A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
JP5104254B2 (ja) 集積回路装置
EP2239647B1 (en) Motherboard with electronic device for reducing power consumption during sleep mode of computer motherboard
US7752467B2 (en) Integrated circuit device
US7882376B2 (en) Power control for a core circuit area of a semiconductor integrated circuit device
JP2008040559A (ja) 半導体集積回路
JP2006180486A (ja) パワーダウンモードでレギュレータによる電力消耗を防止する電子装置及び電力消耗防止方法
US20150046729A1 (en) Semiconductor apparatus and control method therof
JP5810170B2 (ja) 電源切替装置、電源システム、及びコンピュータシステム
JP5198475B2 (ja) データ通信機能内蔵デバイス
JP2005323479A (ja) 電源回路及びその電源回路を有する機器
US7847441B2 (en) Semiconductor integrated circuit
JP4421390B2 (ja) 半導体集積回路
JP2017167609A (ja) 集積回路システム及び集積回路
JP6410253B2 (ja) 電子機器
US8296592B2 (en) Semiconductor integrated circuit
JPWO2012042588A1 (ja) プログラマブルコントローラシステム
US8856558B2 (en) Electronic apparatus having stand-by mode and operation method thereof
US8677164B2 (en) Microcomputer and control method thereof
JP6477535B2 (ja) 電子制御装置
JP2002341976A (ja) 多電源半導体装置及び該装置の電源制御方法
JP2013041347A (ja) 電子回路
WO2012004863A1 (ja) データ処理装置およびデータ処理システム
JP2006350483A (ja) 計算機装置
JP4761950B2 (ja) 入出力処理装置
JP2019159856A (ja) 電源装置、電子機器及び電源装置の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120613

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Ref document number: 5104254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350