KR20060048555A

KR20060048555A - 표면 발광형 반도체 레이저 및 그 제조 방법

Info

Publication number: KR20060048555A
Application number: KR1020050055696A
Authority: KR
Inventors: 나오타카 무코야마; 노부아키 우에키
Original assignee: 후지제롯쿠스 가부시끼가이샤
Priority date: 2004-06-29
Filing date: 2005-06-27
Publication date: 2006-05-18
Also published as: JP4899344B2; KR100725562B1; US7366218B2; US20050286597A1; JP2006049829A

Abstract

본 발명은 확대각이 작고, 소신호 특성 및 모드 파티션 노이즈가 적으며, 또한 제조 안정성이 뛰어난 표면 발광형 반도체 레이저 및 그 제조 방법을 제공하는 것을 과제로 한다.

본 발명에 따른 VCSEL은 기판(102) 위에 하부 반사경(104)과, 활성 영역(106)과, 상기 하부 반사경과 함께 공진기(共振器)를 구성하는 상부 반사경(110)과, 상부 반사경 위에 형성되어 활성 영역에서 발생한 레이저광의 출사 영역을 확정하는 제 1 개구부(116)를 포함하는 상부 전극(114)과, 상부 전극(114)과 하부 반사경(104) 사이에 설치되어 레이저광의 발광 영역을 확정하는 제 2 개구부를 갖는 광폐입 영역(108, 122)을 갖고, 상부 반사경(110)은 기판 측에 볼록 형상면을 갖는 렌즈 형상 매질(124)을 포함한다.

표면 발광형 반도체 레이저, 상부 반사경, 하부 반사경, 층간 절연막, 렌즈 형상 매질, 콘택트층

Description

표면 발광형 반도체 레이저 및 그 제조 방법{VERITICAL CAVITY SURFACE EMITTING LASER DIODE AND METHOD FOR FABRICATING THE SAME}

도 1의 (a)는 본 발명의 제 1 실시예에 따른 VCSEL의 구성을 나타내는 단면도이고, (b)는 VCSEL의 모식적인 상면도.

도 2는 콘택트층의 막두께를 설명하기 위한 도면.

도 3의 (a)는 제 2 실시예에 따른 VCSEL의 구성을 나타내는 단면도이고, (b)는 렌즈 형상 매질의 모식적인 확대 단면도.

도 4는 본 발명의 제 3 실시예에 따른 VCSEL의 구성을 나타내는 단면도.

도 5는 본 발명의 제 4 실시예에 따른 VCSEL의 제조 공정을 모식적으로 나타내는 단면도.

도 6은 본 발명의 제 4 실시예에 따른 VCSEL의 제조 공정을 모식적으로 나타내는 단면도.

도 7은 본 발명의 제 4 실시예에 따른 VCSEL의 제조 공정을 모식적으로 나타내는 단면도.

도 8은 본 발명의 제 4 실시예에 따른 VCSEL의 제조 공정을 모식적으로 나타내는 단면도.

도 9는 본 발명의 제 4 실시예에 따른 VCSEL의 제조 공정을 모식적으로 나타 내는 단면도.

도 10은 본 발명의 제 4 실시예에 따른 VCSEL의 제조 공정을 모식적으로 나타내는 단면도.

도 11은 본 발명의 제 4 실시예에 따른 VCSEL의 제조 공정을 모식적으로 나타내는 단면도.

도 12는 본 발명의 제 4 실시예에 따른 VCSEL의 제조 공정을 모식적으로 나타내는 단면도.

도 13은 본 발명의 제 5 실시예에 따른 VCSEL의 제조 공정을 모식적으로 나타내는 단면도.

도 14는 본 발명의 제 6 실시예에 따른 멀티 스폿형의 어레이 구조를 갖는 VCSEL을 설명하는 도면.

도 15는 멀티 스폿형의 VCSEL의 구동 회로의 예를 나타내는 도면.

도 16은 본 발명의 제 7 실시예에 따른 광 모듈의 모식적인 완성도.

도 17은 VCSEL이 형성된 반도체칩을 실장(實裝)한 패키지의 구성을 나타내는 개략 단면도.

도 18은 다른 패키지의 구성을 나타내는 개략 단면도.

도 19는 도 17에 나타내는 패키지를 사용한 광송신 장치의 구성을 나타내는 단면도.

도 20은 공간 광전송 시스템의 구성을 나타내는 도면.

도 21은 광전송 시스템의 구성을 나타내는 블록도.

도 22는 광전송 장치의 외관 구성을 나타내는 도면.

도 23은 광전송 장치의 내부 구성을 나타내고, (a)는 윗면을 잘라 냈을때의 내부 구조를, (b)는 측면을 잘라 냈을때의 내부 구조를 나타내는 도면.

도 24는 도 22의 광전송 장치를 이용한 영상 전송 시스템을 나타내는 도면.

도 25는 도 22의 영상 전송 시스템의 뒤쪽에서 나타낸 도면.

도 26은 종래의 VCSEL의 구성을 나타내는 단면도.

도 27은 종래의 VCSEL의 구성을 나타내는 단면도.

*도면의 주요 부분에 대한 부호의 설명*

100 : n측 전극

102 : GaAs 기판

104 : 하부 반사경

106 : 활성 영역

108 : AlAs층

110 : 상부 반사경

112 : 콘택트층

114 : 상부 전극

116 : 출사구

118 : 포스트(메사(mesa))

120 : 층간 절연막

122 : 산화 영역

124, 140 : 렌즈 형상 매질

130 : 오목부

132 : 평탄한 상면

142 : 주변부

150 : 에치 스톱층

200 : 마스크 패턴

202 : 질화막

d1 : 상부 전극의 개구부의 직경

d2 : AlAs층의 개구부의 직경

본 발명은 표면 발광형 반도체 레이저에 관하여, 특히 광정보 처리나 광통신용의 광원, 또는 광(光)을 사용하여 형성되는 데이터 기억 장치의 광원으로서 사용되는 표면 발광형 반도체 레이저에 관한 것이다.

표면 발광형 반도체 레이저(Veritical Cavity Surface Emitting Laser diode:이하 VCSEL이라 칭함)는 반도체 기판의 표면으로부터 광이 출사(出射)되는 레이저 다이오드로서, 단면(端面) 발광형 레이저 다이오드와 비교하여 (1) 구동 전류가 낮고, (2) 웨이퍼 레벨에서의 특성 검사가 가능하며, (3) 실장(實裝)을 용이하게 할 수 있다는 특징을 갖고 있다.

VCSEL은 도 26에 나타낸 바와 같이, 하부 전극(1)이 형성된 기판(2) 위에 하부 반사경(3), 활성 영역(4), AlAs층(5), 및 상부 반사경(6)의 순으로 반도체 박막이 퇴적되어 있다. 상부 반사경(6)의 최상층은 콘택트층(7)이며, 이 콘택트층(7)을 통하여 상부 전극(8)이 배치되어 있다. 상부 전극(8)의 중앙에는 레이저광의 출사창을 규정하는 원형 형상의 개구(9)가 형성되어 있다. 기판(2) 위에는 상부 반사경(6)으로부터 하부 반사경(3)의 일부에 이르기까지 원통 형상의 메사(mesa) 또는 포스트(10)가 형성되며, 포스트(10)의 저부, 측벽 및 정상부의 일부는 층간 절연막(11)에 의해 덮여 있다. 또한, 포스트(10) 내부에서 높은 이득(利得) 분포를 얻기 위해 AlAs층(5)의 주위를 산화시킨 산화 영역(12)이 형성되어 있다.

그런데, 최근 데이터 통신 용량의 증대에 따라, 광파이버와의 결합을 용이하게 실현할 수 있고, 또한 고속 응답성이 뛰어난 VCSEL이 지금까지보다 그 이상으로 요구되고 있다. 광파이버, 특히 플라스틱 파이버와의 결합 효율을 향상시킨 VCSEL로서는, 기둥 형상의 반도체 퇴적체의 윗면의 레이저 출사면이 볼록 렌즈 형상으로 되어 있는 VCSEL이 특허문헌 1에 제안되어 있다. 상기 특허문헌 1에서는 반도체 퇴적체 위에 볼록 렌즈면을 형성한 VCSEL을 사용함으로써, 특히 전반(傳搬) 손실이 큰 플라스틱 광파이버에 레이저를 입사시킬 때에, 레이저 출력이 증가하여도 레이저의 확대각을 작게할 수 있도록 하고 있다.

또한, 특허문헌 2에서는 도 26의 상부 전극(8)에 개구(9)에 상당하는 개구 직경(d1)과 전류 협착(狹窄) 구조(산화 애퍼쳐(aperture))(12)를 규정하는 개구 직경(d2)이 특정 범위에 있는 VCSEL이 제안되어 있다. 이 구조를 채용함으로써, 전 류 협착 구조에서 발생한 레이저 모드 중, 발광 스폿 주변부에 강한 전자계 분포를 갖는 고차(高次) 모드가 차폐(遮蔽)되어 확대각을 작게 할 수 있고, 이것에 의해 광파이버와의 결합 효율을 향상시키고 있다.

특허문헌 3은, 광학 손실을 일으키는 광학 공동(空洞) 및 광학 공동에 결합된 손실 결정 소자를 포함하는 VCSEL을 개시하고 있다. 손실 결정 소자는 광학 축으로부터 옆쪽 거리가 증가함에 따라, 광학 공동의 광학 손실을 점진적으로 증가시켜, 그것에 의해 레이저 전류가 증가하여도, 멀티 모드로의 이행을 억제하고 단일 모드로의 고출력을 가능하게 하고 있다.

한편, VCSEL이 단면 발광형 레이저 다이오드와 다른 특징은 활성층의 체적이 작기 때문에, 막두께 방향의 모드, 즉 세로 모드가 단일 모드 발진(發振)하는데 대하여, 가로 모드가 멀티 모드 발진하기 쉬운 점에 있다. 특히, 이 가로 모드에 대해서는 비특허문헌 1에서 서술한 바와 같이, 특정 모드가 선택적으로 제거되면 모드 사이의 광출력의 흔들림이 불안정해지고, 모드 파티션 노이즈라고 칭하는 데이터 송신시의 잡음이 증가하는 것이 알려져 있다.

가로 모드 제어의 관점에서 제안되고 있는 발명예로서는, 특허문헌 4에 있는 것과 같은 4분의 파장의 홀수배의 두께를 갖는 패터닝된 제 1 재료층, 4분의 파장의 홀수배의 두께를 갖는 제 2 재료층 및 제 1 재료층에 인접하고, 또한, 제 1 재료층보다도 굴절률이 높은 제 3 재료층이 배치되어 있는 공진 반사경으로 형성되어 있는 VCSEL을 들 수 있다. 이 발명에서는, 도 27에 나타낸 바와 같이 제 1 재료층(300)을 리플로우에 의해 곡면 형상으로 형성한 후에, 제 2 재료층(302) ,또한 필 요에 따라 반사 필터(304)를 피복하고 있다. 제 1 재료층(300)은 반사경의 정상부에 볼록 형상의 모드 제어 공진 반사경을 구성하여, 그 굴절율이 측부(側部)에서 광축을 향하여 서서히 커지도록 변화되고 있다. 이 굴절율의 매끄러운 천이(遷移)에 의해 모드 제어를 행하고 있다.

[특허문헌 1] 일본국 특허 공개 2000-76682호 공보.

[특허문헌 2] 일본국 특허 공개 2004-63707호 공보.

[특허문헌 3] 일본국 특허 공개평 10-56233호 공보.

[특허문헌 4] 미국 특허 제 6727520 호.

[비특허문헌 1] IEEE Journal of Quantum Electronics, Vol.38, No.8, pp1089~1096

그러나, 종래의 표면 발광형 반도체 레이저에는 다음과 같은 과제가 있다. 특허문헌 1에 나타내는 VCSEL의 렌즈면은 기본적으로 출사구 측의 곡률 반경이 활성 영역 측의 곡률 반경보다도 작은, 이른바 상방으로 볼록 형상면을 갖는 구조로 되어 있다. 렌즈면이 상방으로 볼록 형상이면, 층간 절연막이나 상부 전극 금속막을 균일한 막두께로 또한 충분한 밀착력을 갖게 하여 형성하는 것은 제조 프로세스적으로 보아 어렵다. 따라서, 재현성이 뛰어난 층간 절연막이나 상부 전극 재료의 패턴을 형성한 VCSEL을 얻는 것이 곤란하다. 특허문헌 4에서도 같은 과제를 갖고 있다.

또한, 특허문헌 1 및 특허문헌 4는 리플로우에 의해 윗쪽으로 볼록 형상면을 형성하는 방법을 채용하고 있지만, 상기 방법으로 형성한 패턴은 기본적으로 면내 편차가 커서, 확대각의 면내 편차가 크다. 따라서, 결합 효율의 균일성이 요구되는 VCSEL의 어레이 용도로는, 제조 안정성이 우수한 구조라고는 말하기 어렵다.

또한, 비특허문헌 1에서 서술되는 모드 파티션 노이즈는 대신호 특성, 특히 아이 패턴의 혼란의 원인이 되며, 멀티 모드의 데이터 통신에서는 발광된 모든 발진 모드가 출사되는 것이 권장되고 있다. 레이저로부터 모든 발진 모드가 출력되는 수단으로서는, 상부 전극에 의해 규정되는 개구 직경(d1)이 전류 협착 구조를 규정하는 개구 직경(d2)과 동등 이상으로 함으로써 실현할 수 있으나, 확대각이 크게 되어 광파이버와의 결합 효율이 저하되는 과제를 갖고 있다.

지금까지는, 재현성 및 제조 안정성이 뛰어나고, 확대각이 작으며, 소신호 특성이 뛰어나고, 또한 모드 파티션 노이즈가 적은 VCSEL이 제안되고 있지 않은 것이 현재 상황이다.

본 발명은 상기 종래의 과제를 해결하고, 확대각이 작으며, 소신호 특성 및 모드 파티션 노이즈가 적고, 또한 제조 안정성이 뛰어난 표면 발광형 반도체 레이저 및 그 제조 방법을 제공하는 것이다.

본 발명에 따른 표면 발광형 반도체 레이저는 상부 반사경과 상부 전극으로서 기능하는 금속부 사이에, 하측에 볼록 형상의 면을 갖는 렌즈 형상 물질을 삽입함으로써, 제조 안정성이 뛰어나고, 확대각이 작으며, 소신호 특성 뿐만 아니라 모드 파티션 노이즈가 적은 대신호 특성이 뛰어난 VCSEL을 제공한다.

본 발명에 따른 표면 발광형 반도체 레이저는 하부 반사경과, 활성 영역과, 상기 하부 반사경과 함께 공진기를 구성하는 상부 반사경과, 상부 반사경 위에 형성되어 활성 영역에서 발생한 레이저광의 출사 영역을 확정하는 제 1 개구부를 포함하는 금속부와, 금속부와 하부 반사경 사이에 설치되어 레이저광의 발광 영역을 확정하는 제 2 개구부를 갖는 광폐입 영역을 가지며, 상부 반사경은 하부 반사경 측에 볼록 형상면을 갖는 렌즈 형상 매질을 포함하는 것이다.

바람직하게는, 상부 반사경은 금속부와 접촉하는 콘택트층을 포함하며, 상기 콘택트층 내의 일부에 렌즈 형상 매질이 형성된다. 또한, 렌즈 형상 매질은 볼록 형상면과 대향하는 평탄한 면을 포함하고, 이 평탄한 면은 콘택트 층의 표면과 대략 동일한 높이를 갖는 것이 바람직하다

볼록 형상면이란, 반드시 전면이 구면(球面) 형상일 필요는 없으며, 부분적으로, 예를 들어 주변부(엣지)만 구면 또는 곡면을 포함하는 것이어도 좋다. 예를 들어, 볼록 형상면은 대략 구면이어도 좋고, 비구면 형상이어도 좋다. 또한, 볼록 형상면의 평면 형상은 제 1 개구부에 대응하는 형상인 것이 바람직하다. 예를 들어, 제 1 개구부가 원형이면 볼록 형상면의 평면 형상은 원형인 것이 바람직하다.

바람직하게는, 볼록 형상면의 외경은 제 1 및 제 2 개구부의 직경보다도 크고, 또한 제 1 개구부의 직경은 제 2 개구부의 직경보다도 작다. 제 1 개구부의 직경을 제 2 개구부의 직경보다도 작게 함으로써, 레이저광의 확대각을 작게 할 수 있음과 동시에, 멀티 모드 발진을 용이하게 한다. 또한, 볼록 형상면의 외경을 제 1 개구부의 직경보다도 작게 함으로써, 광축으로부터 떨어진 고차 모드의 광을 금 속부로 차폐하지 않고 제 1 개구부로부터 출사시킨다. 여기서, 개구부의 직경이란, 개구부의 평면 형상이 원일 경우는 그 직경을 의미하고, 개구부가 타원일 때에는 그 긴 직경과 짧은 직경의 평균값을 의미한다. 개구부가 직사각형 형상일 때에는 그 대각선의 평균값을 의미하는 것으로 한다. 볼록 형상면의 외경도 마찬가지로 정의된다.

표면 발광형 반도체 레이저는 기판 위에 복수의 포스트를 어레이 모양으로 형성한 멀티 스폿 타입어어도 좋다. 각각의 포스트의 정상부에는 제 1 개구부가 형성되어, 거기로부터 동시에 레이저광을 출사시킬 수 있다. 각 포스트 정상부로부터 출사되는 각각의 레이저광은 확대각이 억제되기 때문에, 멀티 스폿광의 전체의 확대각도 억제할 수 있다. 이 때문에, 광파이버와의 결합 효율도 뛰어나다.

표면 발광형 반도체 레이저 장치는, 예를 들면 발광부인 포스트를 포함하는 영역 또는 칩 전체가 포팅 또는 몰드에 의해 수지 밀봉된다. 수지 봉지할 때, 출사하는 레이저광의 파장을 투과할 수 있는 수지가 선택된다. 수지 밀봉 이외에도, 캔밀봉, 세라믹 밀봉 등이 가능하다.

본 발명에 따른 표면 발광형 반도체 레이저의 제조 방법은, 이하의 공정을 포함한다. 적어도 하부 반사경, 활성 영역 및 상부 반사경을 포함하는 복수의 반도체층을 포함하는 반도체 적층체를 기판 위에 형성하는 공정과, 반도체 적층체 위에 기판 측을 향하여 볼록 형상면의 오목부를 갖는 마스크 패턴을 형성하는 공정과, 마스크 패턴을 사용하여 반도체 적층체를 에칭하고, 마스크 패턴 형상을 반영한 볼록 형상면의 오목부를 반도체 적층체의 표면에 형성하는 공정과, 반도체 적층 체의 볼록 형상면의 오목부를 포함하는 영역 위에 렌즈 형상 매질을 구성하는 층을 피복하는 공정과, 렌즈 형상 매질의 일부를 제거함으로써, 적어도 반도체 적층체 표면의 볼록 형상면의 오목부 내에 렌즈 형상 매질을 남기는 공정을 포함한다.

바람직하게는, 마스크 패턴은 포지티브형 레지스트로 구성되고, 상기 레지스트를 노광할 때에 중앙부보다도 주변부의 노광 에너지를 작게함으로써, 볼록 형상면의 오목부를 형성한다. 또는, 투과율이 다른 그레이 스케일(gray scale) 마스크를 사용하여 레지스트를 노광하도록 하여도 좋다.

또한, 본 발명의 다른 제조 방법은 이하의 공정을 포함한다. 적어도 하부 반사경, 활성층, 상부 반사경을 포함하는 복수의 반도체층을 포함하는 반도체 적층체를 기판 위에 형성하는 공정과, 반도체 적층체 위에 마스크 패턴을 형성하는 공정과, 마스크 패턴을 사용하여 반도체 적층체의 일부를 등방성 에칭하여 주변부에 곡면을 갖는 오목부를 형성하는 공정과, 반도체 적층체의 오목부를 포함하는 영역 위에 렌즈 형상 매질을 피복하는 공정과, 렌즈 형상 매질의 일부를 제거함으로써, 적어도 반도체 적층체의 오목부 내에 렌즈 형상 매질을 남기는 공정을 포함한다.

이하, 본 발명에 따른 표면 발광형 반도체 레이저의 실시예를 도면을 참조하여 상세하게 설명한다.

[실시예]

도 1(a)는 제 1 실시예에 따른 VCSEL의 단면 구조를 나타내는 도면이며, 도 1(b)는 VCSEL의 모식적인 상면도이다. 동 도면에 나타낸 바와 같이, n측 하부 전극(100)이 형성된 GaAs 기판(102) 위에 n형의 하부 반사경(104), 활성 영역(106), p형의 AlAs층(108), p형의 상부 반사경(110)의 순서로 반도체 박막이 퇴적되어 있다. 상부 반사경(110)의 최상층에는 p형의 GaAs로 이루어지는 콘택트층(112)이 형성되어 있다. 콘택트층(112) 위에는 p측의 상부 전극(114)이 형성되고, 상부 전극(114)의 중앙에는 원형 형상의 출사구(116)가 형성되어 있다. 또한, 기판 위에는 하부 반사경(104)의 일부에 이르기까지 원통 형상의 메사 또는 포스트(118)가 형성되며, 포스트(118)의 저부, 측면 및 정상부의 일부는 층간 절연막(120)에 의해 덮여 있다. 포스트(118) 내의 AlAs층(108)의 주위에는 산화 영역(122)이 형성되어 광폐입 영역 또는 전류 협착층이 형성되어 있다.

본 실시예에서의 VCSEL의 하나의 특징은, 상부 반사경(110) 위의 콘택트층(112)의 일부가 구면 형상 또는 곡면 형상으로 제거되어 있다. 이 제거된 영역 내에 렌즈 형상 매질(124)이 충전되고, 또는 그 영역이 렌즈 형상 매질에 의해 덮여 있다. 렌즈 형상 매질(124)과 콘택트층(112)의 경계면은 기판 측을 향한 볼록 형상면으로 이루어지며, 볼록 형상면과 대향하는 평탄한 면은 콘택트층(112)과 동일한 높이를 갖고 있다.

본 실시예에서는 발광 스폿 주변부(광축으로부터 떨어진 위치)에 강한 전자계 분포를 갖는 고차 모드광이 상부 전극(114)의 바로 아래에 있는 볼록 형상면을 갖는 렌즈 형상 매질(124)과 콘택트층(112)과의 경계에서 광축 방향을 향하여 굴절된다. 이것에 의해 고차 모드광은 상부 전극(114)에 차폐되지 않고 출사구(116)로부터 방사된다. 따라서, VCSEL의 활성 영역으로부터 발진되는 모든 모드가 출사구(116)로부터 출력되고, 모드 파티션 노이즈가 억제된 VCSEL을 얻을 수 있다. 동시 에, 방사되는 고차 모드가 굴절에 의해 구부러지기 때문에, 확대각의 증가가 억제되어 광파이버와의 결합 효율이 향상된다.

또한, 본 실시예에서는, 렌즈 형상 매질(124)은 하측이 볼록한 구조로 되어 있기 때문에, 종래와 같이 상측이 볼록한 구조의 렌즈가 형성되어 있을 때와 비교하여, 층간 절연막(120)이나 상부 전극(114)을 균일한 막두께로 또한 충분한 밀착성으로 재현성이 좋게 형성할 수 있다. 보다 구체적으로는, 렌즈 형상 매질(124)의 형성 후에 포스트(118)가 형성되고, 그 후에 층간 절연막(120) 및 상부 전극(114)의 패터닝이 행하여지지만, 재료의 피복, 포토리소그래피 및 에칭 등의 공정이 포스트 정상부의 평탄한 면에 대하여 이루어지기 때문에, 그 제어성 및 재현성이 양호해지며 정밀도가 높은 패턴을 형성할 수 있다.

렌즈 형상 매질을 구성하는 물질로서는 SiO₂, TiO₂, Al₂O₃, MgO, Ta₂O₅, MgF₂, HfO₂, ZrO_S 등의 유전체막, SiN, SiON, SiN_x, SiN_xO_y, TiN, ITO 등의 질화막 또는 투명 도전체막을 사용할 수 있으나, VCSEL에 걸리는 응력을 최저한으로 억제할 수 있는 SiN, SiON, SiN_x, SiN_xO_y의 실리콘 질화막을 사용하는 것이 바람직하다.

렌즈 형상 매질(124)의 곡률 반경(r)의 범위로서는, 고차 모드가 효율 좋게 굴절되고, 또한 가공 제어성이 용이한 5㎛이상, 2000㎛이하가 바람직하며, 보다 바람직하게는 100㎛이상, 1000㎛이하이다. 특히, 곡률 반경(r)이 5㎛미만이 되면, 가공 시에 상부 반사경에까지 데미지가 들어가 바람직하지 않다.

또한, 렌즈 형상 매질(124)은 콘택트층(12) 내, 즉 상부 전극(114)의 출사구 (116)를 규정하는 개구부의 직경(d1)의 바로 아래에 형성되어 있음과 동시에, 직경(d1)이 산화 영역(122)에 의해서 포위된 산화 애퍼쳐(AlAs층(108))의 개구부의 직경(d2)보다도 작은 구조를 취하는 것이 바람직하다. 직경(d1)을 직경(d2)보다도 작게 함으로써 확대각이 낮아져, 특히 저온에서의 변조 특성이 뛰어난 VCSEL을 얻을 수 있다. 저온 시에 양호한 변조 특성이 얻어지는 이유는 활성층 영역에 일부 전극부가 겹쳐짐으로써, 저온 시에는 활성층 주변부에 편재(偏在)하고 있는 캐리어가 활성층 중심부로 보다 쉽게 이동할 수 있기 때문이라고 생각된다. 단, 렌즈 형상 매질에 의해서 굴절된 고차 모드가 상부 전극(114)에 의해 차폐되지 않는 범위인 것이 바람직하다.

상부 전극(114)의 개구부(출사부(116))의 직경(d1)은 개구부의 평면 형상이 원일 때에는 그 직경을 의미하고, 타원형 형상일 때에는 긴 직경과 짧은 직경의 평균값을 의미하며, 직사각형 형상일 때에는 2개의 대각선의 평균값을 의미한다. 산화 애퍼쳐의 직경(d2)에 대해서도 마찬가지로 정의된다. 렌즈 형상 매질(124)의 외형은 바람직하게는 출사구(116)의 형상에 대응하고, 출사구(116)가 원형 형상이면 렌즈 형상 매질(124)의 외형은 원형 형상이다.

출사구(116)의 개구 직경(d1)으로서는 5㎛이상, 30㎛이하가 바람직하지만, 산화 애퍼쳐의 개구 직경(d2)보다도 작은 개구 직경을 갖고 있는 쪽이 캐리어가 활성층 전체 면에 균일하게 분포하는 경향을 나타내고, 특히 저온에서의 확대각의 증가를 제어할 수 있다. 따라서, 산화 애퍼쳐의 개구 직경(d2)으로서는 5㎛이상, 20㎛이하가 바람직하고, 보다 바람직하게는 7㎛이상, 15㎛이하이다. 5㎛미만이 되면 VCSEL의 정전 내압이 내려가고, 또한 20㎛를 초과하면 고속 응답성이 저하하는 경향을 나타내기 때문이다.

또한, 전류 협착 구조로서는 표면으로부터 수소 이온을 조사(照射)함으로써 부분적으로 전기 전도도를 저하시키는 인프라형 VCSEL, AlAs층(108)을 외측으로부터 산화시켜서 절연막을 형성하는 산화형 VCSEL 등의 공지의 방법으로부터 적절히 선택할 수 있다. 바람직하게는, 소비 전력이 작고, 전류-광출력 특성에 꼬임이 나타나지 않는 고속 응답성이 뛰어난 특성을 갖는 산화에 의한 고저항화 영역을 포함하는 전류 협착부를 구비하는 것이 바람직하다.

렌즈 형상 매질(124)과 접합면을 갖는 콘택트층(112)의 막두께를 도 2를 사용하여 설명한다. 콘택트층(112)은 그 표면의 일부가 곡면 형상 또는 구면 형상으로 제거된 오목부(130)와, 제거되지 않은 평탄한 상면(132)을 갖는다. 평탄한 상면(132)에서의 막두께를 T1, 콘택트층(112)의 중심 부분의 막두께를 T2라고 한다. 막두께 T1은 콘택트층(112)의 최대 막두께이며, 이 두께 T1은 50㎚이상, 500㎚이하, 보다 바람직하게는 100㎚이상, 300㎚이하이다. 최대 막두께 T1이 500㎚를 초과하면 고차 모드가 콘택트층(112)에서 흡수되어 방사되지 않게 되며, 50㎚미만이면 고차 모드가 렌즈 형상 매질(124)과의 경계면에서 충분히 굴절하지 않고, 확대각의 저감 및 모드 파티션 노이즈의 저감 효과가 낮아진다.

또한, 콘택트층(112)의 막두께 T1과 콘택트층(112)의 바로 아래의 상부 반사경(110)의 최상층의 합이 λ/(4n_eff)의 홀수배와 대략 동등하면, 공진기로서의 기능 을 손상시키지 않고 레이저 발진하기 때문에, 특히 바람직하다. 여기서, λ는 발진파장, n_eff는 콘택트층 및 상부 반사경의 최상층의 막두께 및 굴절율에 의해 결정되는 실효 굴절율을 가리킨다.

또한, 콘택트층(112)의 중심 부분의 막두께 T2는 최소 막두께이다. 막두께 T2는 50㎚이하가 바람직하고, 보다 바람직하게는 20㎚이하이다. 최소 막두께가 50㎚를 초과하면 저차(低次) 모드가 흡수되어 광출력이 불충분해진다. 막두께 T2는 콘택트층(112)이 모두 에칭된 상태, 즉 제로를 포함한다.

다음으로, 본 발명의 제 2 실시예에 대하여 설명한다. 도 3(a)는 제 2 실시예에 따른 VCSEL의 단면을 나타내고, 도 3(b)는 렌즈 형상 매질의 모식적인 확대 단면도이다. 제 1 실시예의 VCSEL과의 상이점은 렌즈 형상 매질의 형상이며, 환언하면, 콘택트층(112)의 오목부의 형상이다. 렌즈 형상 매질(140)은 기판 측에 볼록 형상면을 갖고 있지만, 상기 볼록 형상면은 렌즈 형상 매질(140)의 원둘레 방향의 주변부(142)에만 곡면을 갖고, 주변부(142) 이외의 영역(144)에 평탄한 면을 갖고 있다. 이 경우, 콘택트층(112)의 두께 T1, T2는 도 2에 나타내는 바람직한 조건에 따르지만, 콘택트층(112)의 오목부(130)에서의 막두께 T2는 일정한 두께를 가지고 있어도 좋고, 두께가 제로가 되어서 하지층을 노출시켜도 좋다.

제 2 실시예에 의한 렌즈 형상 매질(140)에서도, 제 1 실시예와 마찬가지로, 광축으로부터 떨어진 위치에서 생성되는 고속 모드광이 렌즈 형상 매질의 주변부(142)의 곡면에 의해서 광축 방향으로 굴절되어, 출사구(116)로부터 출사시키는 것 이 가능하며, 이것에 의해 멀티 모드의 모든 모드를 출사시키고, 또한 확대 각도를 제어하는 것이 가능하다.

다음으로, 본 발명의 제 3 실시예에 따른 VCSEL 단면 구조를 도 4에 나타낸다. 제 3 실시예의 VCSEL은 제 1 실시예의 VCSEL의 콘택트층(112)의 바로 아래에 에치 스톱층(150)을 개재시키고 있으며, 그 이외의 구성은 동일하다. 렌즈 형상 매질(124)을 형성할 때에, 콘택트층(112)의 표면의 일부에 오목부(130)(도 2 참조)를 형성한다. 이 때, 중심부의 막두께 T2는 제로여도 좋지만, 그 에칭을 정밀도가 좋게 제어하는 것이 어려우므로, 에치 스톱층(150)을 개재시킴으로써, 오버 에치에 의한 하지층인 반사경에 대한 데미지를 방지하는 것이다. 에치 스톱층(150)의 재료는 콘택트층(112)과의 양호한 에칭 선택비가 있는 것을 사용한다.

또한, 제 1 실시예에 따른 VCSEL 뿐만 아니라, 제 2 실시예에 따른 VCSEL에서도 에치 스톱층을 개재시킬 수 있다.

다음으로, 본 발명의 제 4 실시예에 대하여 설명한다. 제 4 실시예는 상기한 제 3 실시예의 VCSEL의 제조 방법에 관한 것으로, 이것을 도 5 내지 도 12를 참조하여 설명한다. 도 5에 나타낸 바와 같이, 유기 금속 기상(氣相) 성장(MOCVD)법에 의해, n형의 GaAs 기판(102)의 [100]면 위에 n형의 Al_0.8Ga_0.2As층과 n형의 Al_0.1Ga_0.9As층의 복수층 적층체로 이루어지는 하부 반사경(104)과, 언도프(undoped)의 Al_0.4Ga_0.6As층으로 이루어지는 스페이서층, 언도프의 Al_0.2Ga_0.8As층으로 이루어지는 장벽층 및 언도프의 GaAs층으로 이루어지는 양자 우물층과의 적층체로 이루어지 는 활성 영역(106)과, p형의 AlAs층(108), p형의 Al_0.8Ga_0.2As층과 p형의 Al_0.1Ga_0.9As층의 복수층 적층체로 이루어지는 상부 반사경(110), GaInP로 이루어지는 에치 스톱층(150) 및 p형의 GaAs층으로 이루어지는 콘택트층(112)을 순차적으로 적층한다.

하부 반사경(104)은 n형의 Al_0.8Ga_0.2As층과 n형의 Al_0.1Ga_0.9As층의 복수층 적층체로 이루어지지만, 각 층의 두께는 λ/4n_r(단, λ은 발진 파장, n_r은 매질 안의 광학 굴절율)에 상당하고, 혼정비(混晶比)가 다른 층이 교대로 36.5 주기로 적층되어 있다. n형 불순물로서 실리콘을 도핑한 후의 캐리어 농도는 3×10¹⁸㎝^-3이다.

활성 영역(106)은 언도프의 GaAs층으로 이루어지는 두께 8㎚의 양자 우물 활성층과 언도프의 Al_0.2Ga_0.8As층으로 이루어지는 두께 5㎚의 장벽층을 교대로 적층한(단, 외층은 장벽층) 적층체가 언도프의 Al_0.4Ga_0.6AS층으로 이루어지는 스페이서층의 중앙부에 배치되고, 양자 우물 활성층과 장벽층을 포함하는 스페이서층의 막두께가 λ/4n_r의 정수배가 되도록 설계되어 있다. 이러한 구성의 활성 영역(106)으로부터는 파장 850㎚의 방사광이 얻어진다.

상부 반사경(110)은 p형의 Al_0.8Ga_0.2As층과 p형의 Al_0.1Ga_0.9As층의 복수 반도체층으로 이루어지는 적층이다. 각 층의 두께는 하부 반사경(104)과 마찬가지로 λ/4n_r이며, 혼정비가 다른 층을 교대로 22주기로 적층되고 있다. 이 주기수는 하층에 설치한 AlAs층(108) 및 상층에 설치한 콘택트층(112)을 더한 수이다. 단, AlAs층(108)에 관해서는 막두께 λ/4n_r을 구성하는 재료가 모두 AlAs로 이루어질 필연성은 없으며, 반대로 AlAs층(108)이 필요 이상으로 두꺼우면 광학적 산란 손실이 증가하는 문제를 발생하는 경우가 있다. 따라서, 여기에서는 AlAs층(108)은 두께 30㎚로 하고, 나머지 부분은 Al_0.9Ga_0.1As로 하였다. p형 불순물로서 탄소를 도핑한 후의 캐리어 농도는 3×10¹⁸㎝^-3이다.

GaInP으로 이루어지는 에치 스톱층(150)은 드라이 에칭시에 오버 에칭한 경우에도, 하지층인 상부 반사경에 대한 데미지를 방지하는 기능을 갖기 위한 것이다. p형 GaAS층으로 이루어지는 콘택트층(112)은 두께 200㎚, p형 불순물로서 도핑한 아연의 캐리어 농도는 1×10¹⁹㎝^-3이다.

다음으로, 반도체 기판(102) 위에 하부 반사경(104), 활성 영역(106), AlAs층(108), 에치 스톱층(150) 및 콘택트층(112)을 포함하는 상부 반사경(110)을 적층한 레이저 기판을 성장실로부터 꺼내, 콘택트층(112) 위에 레지스트 등의 마스크를 사용함으로써 곡면 형상의 패턴을 형성한다.

도 6의 (a)에 나타낸 바와 같이, 상부 반사경(110)의 최상층인 콘택트층(112) 위에 볼록 형상면의 오목부를 갖는 레지스트 등의 마스크 패턴(200)을 형성한 후에, 도 6의 (b)에 나타낸 바와 같이, 마스크 패턴(200)의 형상이 그대로 하지층의 콘택트층(112)에 전사되도록, 마스크 패턴(200)과 콘택트층(112)을 드라이 에칭한다. 그리고, 마스크 패턴(200)을 제거하면, 도 6의 (c)에 나타낸 바와 같이, 구면 형상 또는 곡면 형상의 오목부(130)를 갖는 콘택트층(112)이 형성된다.

볼록 형상면의 오목부를 갖는 마스크 패턴의 형성 방법으로서는, 예를 들어 포지티브형 레지스트를 마스크로서 사용하는 경우에는, 노광 에너지를 약하게 설정한 후에 노광부의 레지스트가 모두 소실되기 직전까지 현상하는 방법이 있다. 또는, 도트 조밀(粗密) 또는 은(銀) 원자의 농도가 국소적으로 제어된 그레이 스케일 마스크(광투과율이 다른 마스크)를 사용하여 레지스트를 노광함으로써, 중앙에 곡면 형상의 경사를 갖는 마스크 패턴을 형성할 수 있다.

이렇게 하여, 반도체 적층체의 표면에 오목부(130)가 형성된다(도 7 참조). 다음으로, 도 8에 나타낸 바와 같이, 오목부(130)를 포함하는 콘택트층(112) 위에 SiN 등으로 이루어지는 질화막(202)을 소정의 막두께로 형성한다. 질화막(202)은 오목부(130)를 충분히 덮는 정도의 막두께로 한다.

다음으로, 도 9에 나타낸 바와 같이, CMP 등의 평탄화 처리에 의해 질화막(202) 및 콘택트층(112)의 일부를 제거하고, 콘택트층(112)의 오목부(130) 내에 질화막(202)을 남긴다. 콘택트층(112)의 윗면은 평탄한 면을 형성하고, 그 표면의 일부에 기판 측에 볼록 형상면을 갖는 렌즈 형상 매질(124)이 형성된다.

다음으로, 포토리소그래피와 이방성 에칭에 의한 가공을 행하고, 도 10에 나타낸 바와 같이, 원기둥 형상의 포스트(118)를 형성한다. 이 때의 에칭 깊이는 활성 영역(106)의 일부에 도달할 때까지로 하였으나, 이것은 후단의 산화 공정에 의해 AlAs층(108)을 포스트 측면으로부터 산화시키기 위한 것이다. 즉, 산화형 VCSEL의 경우, 포스트 측면으로부터 적어도 AlAs층(108)이 노출되어 있으면 좋고, 에칭 깊이는 활성 영역(106)을 초과하여 하부 반사경(104)의 일부까지 연장하여도 좋다.

기판 위에 포스트(118)를 형성한 후, 도 11에 나타낸 바와 같이, 질소를 포함하는 캐리어 가스(유량:2리터/분)로 340℃의 수증기 분위기에서 반도체 기판을 40분간 노출하고, 산화 처리를 행한다. 상부 반사경(110)의 일부를 구성하는 AlAs층(108)은, 마찬가지로 그 일부를 구성하는 Al_0.8Ga_0.2As층이나 Al_0.1Ga_0.9As층과 비교하여 현저하게 산화 속도가 빠르다. 이 때문에, 포스트 내의 일부인 활성 영역(106)의 바로 위 부분에 포스트 형상을 반영한 원형 형상의 산화 영역(122)이 형성되고, 산화되지 않고 남은 비산화 영역(산화 애퍼쳐)이 전류 주입 영역 또는 도전 영역으로 된다. 즉, 산화 영역(122)은 전류 협착부가 되지만, 동시에 주위의 반도체층에 비해 광학 굴절율이 반 정도가 되기 때문에, 광폐입 영역으로서도 기능한다.

그 후, 노출한 포스트 측면을 포함하는 기판 상면에 실리콘 산화물 등으로 이루어지는 절연막을 형성한 후, 포스트 정상부의 일부분에만 콘택트층(112)을 노출시키기 위해 절연막을 패터닝하여 이것을 제거하고, 도 12에 나타낸 바와 같이 층간 절연막(120)을 형성한다. 이 때, 포스트 정상부는 평탄한 면이기 때문에, 층간 절연막(120)의 막두께를 균일하게 하고, 또한 밀착성을 높일 수 있다.

계속하여, 도 4에 나타낸 바와 같이 콘택트층(112)과 전기적인 접속을 할 수 있도록, 포스트 정상부에 p형 상부 전극(114)을 형성한다. 상부 전극(114)은 중앙 에 원형 형상의 개구부, 즉 출사구(116)가 형성되도록 패터닝된다. 마지막으로 기판(102)의 이면(裏面)에 n측 전극(100)을 형성하여, 제 3 실시예에 따른 VCSEL을 얻는다.

다음으로, 본 발명의 제 5 실시예에 대하여 설명한다. 제 5 실시예는 상기한 제 2 실시예에 따른 VCSEL의 제조 방법에 관한 것이다. 제 4 실시예의 경우와 마찬가지로, 반도체 기판(102) 위에 하부 반사경(104), 활성 영역(106), AlAs층(108), 상부 반사경(110), 에치 스톱층(150), 및 콘택트층(112)을 적층한다. 제 5 실시예에서는 제 4 실시예와 달리, 에치 스톱층(150)으로서 AlAs를 사용한다.

복수의 반도체를 적층한 기판을 성장실로부터 꺼내고, 콘택트층(112) 위에 레지스트 등의 마스크를 사용하여 마스크 패턴을 형성한다. 다음으로, 콘택트층(112)에 대하여 황산 등 에천트(etchant)를 사용한 등방성 웨트 에칭을 실시하고, 도 13에 나타낸 바와 같이, 콘택트층(112)의 주변부만 곡면 형상이 되는 오목부 패턴을 형성한다. 콘택트층(112)의 중앙부의 막두께(T2)는 바람직하게는 50㎚이하이며, 완전히 에칭에 의해 제거되어도 좋다. 콘택트층(112)의 바로 아래에는 GaAs층과 선택비가 다른 AlAs의 에치 스톱층(150)이 개재하고 있으므로, 하지층에 에칭에 의한 데미지가 부여되는 것이 방지된다.

이후의 공정은 제 4 실시예와 마찬가지로 행하여지고, 최종적으로 주연부(周緣部)에만 곡면을 갖는 렌즈 형상 매질을 구비한 VCSEL을 얻을 수 있다.

또한, 제 5 실시예에서는 콘택트층(112)에의 오목부 패턴을 웨트 에칭에 의해 형성하는 예를 나타냈지만, 등방성 드라이 에칭에 의해 형성하여도 좋다. 에치 스톱층의 재료로서는, 웨트 에칭을 사용하는 경우는 AlAs가 바람직하고, 드라이 에칭으로 가공하는 경우에는 GaInP가 바람직하다. 단, 콘택트층(112)과의 양호한 에칭 선택비가 얻어지면, 상기에 한정되지 않는다.

이와 같이, 본 발명의 실시예에 의하면, 콘택트층(112) 위의 층간 절연막(120) 및 상부 전극(114)을 형성할 때에, 기본적으로 포스트 정상부가 평탄하기 때문에, 균일한 막두께로 또한 제조 안정성이 뛰어난 VCSEL을 재현할 수 있다.

본 발명의 각 실시예에서, 양자 우물층을 구성하는 재료로서 GaAs를 사용했지만, 본 발명은 이 재료에 한정되는 것은 아니며, 예를 들어 AlGaAs, InGaAs, 또는 GaInNAs 등의 3-5족 화합물 반도체 재료를 사용할 수도 있다. 또한, 결정 성장 방법으로서 MOCVD법을 사용하는 경우에 대하여 서술했으나, 본 발명은 이 방법에 한정되지 않고, 다른 방법에 의해 반도체층의 적층을 행하여도 좋다. 예를 들어, 분자선 빔 에피택시(MBE)법 등을 사용할 수 있다.

또한, 렌즈 형상 매질의 평탄화 처리에서 CMP를 사용하는 예를 나타냈지만, 이 외에도 공지의 에치백에 의한 평탄화 처리를 행할 수도 있다.

다음으로, 본 발명의 제 6 실시예에 대하여 설명한다. 제 1 내지 제 5 실시예에서는 기판 위에 단일 포스트를 형성하고, 포스트 정상부로부터 레이저광이 출사하는 싱글 스폿형의 VCSEL을 나타냈지만. 제 6 실시예에서는 도 14에 나타낸 바와 같이, 멀티 스폿형의 어레이 구조를 갖는 VCSEL이다. 동 도면에 나타낸 바와 같이, n형의 GaAs 웨이퍼(210)에는 복수의 칩(212)이 형성되며, 각 칩(212)에는 복수의 포스트(또는 메사)(220)이 어레이 형상으로 형성되어 있다. 도면의 예는 일 례로서 3×3의 행렬 형상으로 배열한 포스트(220)를 나타내고 있지만, 포스트의 수 및 배열은 목적이나 용도에 따라 적당히 변경할 수 있다. 배열은 1차원적(선형 형상)인 것이어도 좋다.

도 15는 멀티 스폿형의 VCSEL을 구동하는 회로의 구성을 나타내는 도면이다. 레이저 다이오드·드라이버(LDD)(230)는 입력된 구동 제어 신호에 응답하여, 기판 위에 형성된 복수의 포스트(220-1∼220-n)에 대하여 동일한 구동 신호(240)을 공급한다. 이 동일한 구동 신호(240)는 VCSEL의 n측 전극(100) 및 각 포스트의 p측 전극(114)에 공통으로 전기적으로 접속되어 있다. 이것에 의해, 각 포스트가 동시에 구동되어 포스트 정상부의 출사구(116)을 통하여, 기판과 수직 방향으로 복수의 레이저광이 동시에 출사된다. LDD(230)의 구동 신호(240)는 광신호로 변환되어, 전체로 하여 하나의 광신호로서, 예를 들면 광파이버 등에 입사된다.

다음으로, 본 발명의 제 7 실시예에 따른 멀티 스폿형의 VCSEL의 광 모듈에 대하여 설명한다. 도 16은 본 실시예의 광 모듈을 모식적으로 나타내는 도면이다. 포스트(발광부)를 어레이 형상으로 배열한 VCSEL 어레이칩(250)은 리드프레임(252)의 마운트부에 도전성 접착제 등을 통하여 마운트되며, 칩 위의 전극과 리드프레임측 전극이 본딩 와이어에 의해 전기적으로 접속되고, 그 후, 에폭시계 수지 등의 재료에 의해 포팅 또는 몰드된다. 수지 밀봉하는 재료는 포스트로부터 출사되는 파장의 광에 대하여 투과성인 것을 사용할 수 있다.

트림 및 폼 공정을 거친 후, VCSEL 어레이칩(250)을 구동하면서, 광파이버(254)를 배트 커플링에 의해 결합 효율이 최대가 되도록, 커넥터(256)를 통하여 얼 라인먼트한다. 여기서는, 1개의 광파이버에 대하여, 멀티 스폿형의 복수의 포스트로부터 출사된 복수의 레이저광이 입사되는 상태를 나타내고 있다. 이에 따라, 광파이버(254) 및 VCSEL 어레이칩(250)으로 이루어지는 광 모듈(260)을 얻을 수 있다.

특히, 본 실시예의 표면 발광형 레이저의 구조는, 상부 반사경이 하부 반사경 측으로 볼록 형상면을 갖는 렌즈 형상 매질을 포함하기 때문에, 각 표면 발광형 레이저의 출사구와 광파이버의 결합 효율의 편차가 적어지고, 데이터 신호의 품질 편차가 적은 안정한 광 모듈을 얻을 수 있다. 또한, 어레이칩(250)은 수지 밀봉 이외에도, 캔밀봉이나 세라믹 밀봉으로 하는 것도 가능하다.

도 17은 싱글 스폿 또는 멀티 스폿의 VCSEL 칩을 실장한 패키지의 구성을 나타내는 단면도이다. 패키지(300)는 VCSEL이 형성된 칩(310)을 도전성 접착제(320)를 사용하여 원반 형상의 금속 스템(330) 위에 고정한다. 도전성의 리드(340, 342)는 스템(330)에 형성된 관통 구멍(도시 생략)에 삽입되며, 한쪽 리드(340)는 칩(310)의 뒷면에 형성된 n측 전극에 전기적으로 접속되고, 다른 쪽의 리드(342)는 칩(310)의 표면에 형성된 p측 전극에 본딩 와이어 등을 통하여 전기적으로 접속된다.

칩(310)을 포함하는 스템(330) 위에 사각형 형상의 중공(中空)의 캡(350)이 고정되며, 캡(350) 중앙의 개구 내에 볼렌즈(360)가 고정되어 있다. 볼렌즈(360)의 광축은 칩(310)의 어레이의 중심과 거의 일치하도록 위치 결정된다. 리드(340, 342) 사이에 순방향의 전압이 인가되면, 칩(310)의 각 메사로부터 레이저광이 출사 된다. 칩(310)과 볼렌즈(360)와의 거리는 칩(310)으로부터 레이저광의 방사 각도 θ내에 볼렌즈(360)가 포함되도록 조정된다. 또한, 캡 내에 VCSEL의 발광 상태를 모니터하기 위한 수광 소자를 포함시켜도 좋다.

도 18은 다른 패키지의 구성을 나타내는 도면으로, 바람직하게는 후술하는 공간 전송 시스템에 사용된다. 동 도면에 나타내는 패키지(302)는 볼렌즈(360)를 사용하는 대신에, 캡(350)의 중앙의 개구 내에 평판 글래스(362)를 고정하고 있다. 평판 글래스(362)의 중심은 칩(310)의 중심과 거의 일치하도록 위치 결정된다. 칩(310)과 평판 글래스(362)와의 거리는 평판 글래스(362)의 개구 직경이 칩(310)으로부터 레이저광의 방사 각도 θ이상이 되도록 조정된다.

도 19는 도 17에 나타내는 패키지 또는 모듈을 광송신 장치에 적용했을 때의 구성을 나타내는 단면도이다. 광송신 장치(400)는 스템(330)에 고정된 원통 형상의 하우징(410), 하우징(410)의 끝면에 일체로 형성된 슬리브(420), 슬리브(420)의 개구(422) 내에 유지되는 페룰(430) 및 페룰(430)에 의해 유지되는 광파이버(440)를 포함하여 구성된다. 스템(330)의 원주 방향으로 형성된 플랜지(332)에는 하우징(410)의 단부가 고정된다. 페룰(430)은 슬리브(420)의 개구(422)에 정확하게 위치 결정되고, 광파이버(440)의 광축이 볼렌즈(360)의 광축에 정합(整合)된다. 페룰(430)의 관통 구멍(432) 내에 광파이버(440)의 심지 선이 유지되고 있다.

칩(310)의 표면으로부터 출사된 레이저광은 볼렌즈(360)에 의해 집광되고, 집광된 광은 광파이버(440)의 심지 선에 입사되어 송신된다. 상기 예에서는 볼렌즈(360)를 사용하고 있지만, 이 이외에도 양쪽 볼록 렌즈나 평면-볼록 렌즈 등의 다른 렌즈를 사용할 수 있다. 또한, 광송신 장치(400)는 리드(340, 342)에 전기 신호를 인가하기 위한 구동 회로를 포함하는 것이어도 좋다. 또한, 광신호 장치(400)는 광파이버(400)를 통하여 광신호를 수신하기 위한 수신 기능을 포함하는 것이어도 좋다.

도 20은 도 18에 나타낸 패키지를 공간 전송 시스템에 사용했을 때의 구성을 나타내는 도면이다. 공간 전송 시스템(500)은 패키지(302)와, 집광 렌즈(510)와, 확산판(520)과, 반사 미러(530)를 포함하고 있다. 집광 렌즈(510)에 의해 집광된 빛은 반사 미러(530)의 개구(532)를 통하여 확산판(520)에 반사되고, 그 반사광이 반사 미러(530)를 향해서 반사된다. 반사 미러(530)는 그 반사광을 소정의 방향을 향하여 반사시켜, 광전송을 행한다. 멀티 스폿형의 VCSEL을 사용함으로써, 고출력으로 확대각이 억제된 레이저광을 광전송에 사용할 수 있다.

도 21은 VCSEL을 광원으로 이용한 광전송 시스템의 일구성예를 나타내는 도면이다. 광전송 시스템(600)은 멀티 스폿형 VCSEL이 형성된 칩(310)을 포함하는 광원(610)과, 광원(610)으로부터 방출된 레이저광의 집광 등을 행하는 광학계(620)와, 광학계(620)로부터 출력된 레이저광을 수광(受光)하는 수광부(630)와, 광원(610)의 구동을 제어하는 제어부(640)를 갖는다. 제어부(640)는 VCSEL을 구동하기 위한 구동 펄스 신호를 광원(610)에 공급한다. 광원(610)으로부터 방출된 광은 광학계(620)를 통하여 광파이버나 공간 전송용 반사 미러 등에 의해 수광부(630)에 전송된다. 수광부(630)는 수광된 광을 포토 디텍터 등에 의해 검출한다. 수광부(630)는 제어 신호(650)에 의해 제어부(640)의 동작(예를 들면, 광전송의 시작 타 이밍)을 제어할 수 있다. 본 발명에 의한 멀티 스폿 측의 VCSEL은, 모든 영역에 있어서 큰 출력 저하가 없는 빔 프로파일을 갖고 있기 때문에, 수광부(630)는 어느 영역에서도 적절하게 레이저광의 검출을 행할 수 있다.

다음으로, 광전송 시스템에 이용되는 광전송 장치의 구성에 대하여 설명한다. 도 22는 광전송 장치의 외관 구성을 나타내는 도면이고, 도 23은 그 내부 구성을 모식적으로 나타내는 도면이다. 광전송 장치(700)는 케이스(710), 광신호 송신/수신 커넥터 접합부(720), 발광/수광 소자(730), 전기 신호 케이블 접합부(740), 전원 입력부(750), 동작 중을 표시하는 LED(760), 이상 발생을 표시하는 LED(770), DVI 커넥터(780), 송신 회로 기판/수신 회로 기판(790)을 갖고 있다.

광전송 장치(700)를 사용한 영상 전송 시스템을 도 24 및 도 25에 나타낸다. 이들 도면에서, 영상 전송 시스템(800)은 영상 신호 발생 장치(810)에서 발생된 영상 신호를 액정 디스플레이 등의 화상 표시 장치(820)에 전송하기 위해, 도 22에 나타낸 광전송 장치를 이용하고 있다. 즉, 영상 전송 시스템(800)은 영상 신호 발생 장치(810), 화상 표시 장치(820), DVl용 전기 케이블(830), 송신 모듈(840), 수신 모듈(850), 영상 신호 전송 광신호용 커넥터(860), 광파이버(870), 제어 신호용 전기 케이블 커넥터(880), 전원 어댑터(890), DVI용 전기 케이블(900)을 포함하고 있다.

상기 영상 전송 시스템에서는, 영상 신호 발생 장치(810)와 송신 모듈(840) 및 수신 모듈(850)과 화상 표시 장치(820) 사이를 전기 케이블(830, 900)에 의한 전기 신호의 전송으로 하였지만, 이들 사이의 전송을 광신호에 의해 행하는 것도 가능하다. 예를 들면, 전기-광 변환 회로 및 광-전기 변환 회로를 커넥터에 포함하는 신호 송신용 케이블을 전기 케이블(830, 900) 대신에 사용하여도 좋다.

상기 실시예는 예시적인 것이며, 이것에 의해 본 발명의 범위가 한정적으로 해석되어야 하는 것은 아니며, 본 발명의 구성 요건을 만족하는 범위 내에서 다른 방법에 의해서도 실현 가능한 것은 물론이다.

본 발명에 따른 표면 발광형 반도체 레이저에 의하면, 상부 반사경과 금속부 사이에, 활성 영역 측의 곡률 반경이 전극부 측의 곡률 반경보다도 작은 볼록 형상면을 포함하는 렌즈 형상 매질을 삽입함으로써, 광축으로부터 떨어진 고차 모드의 레이저광을 광축 방향을 향하여 굴절시켜 확대각을 작게 할 수 있다. 이 때문에, 광파이버와의 결합 효율이 향상되고, 또한 소신호 특성 뿐만 아니라, 모드 파티션 노이즈가 적은 대신호 특성이 뛰어난 VCSEL을 제공할 수 있다. 또한, 렌즈 형상 매질이 하부 반사경 측을 향한 볼록 형상면을 가지고 있기 때문에, 상측에 볼록 형상의 면을 갖는 렌즈 형상 매질과 비교하여, 층간 절연막이나 금속부를 균일하게, 또한 충분한 밀착성을 갖고 재현성이 좋게 형성할 수 있기 때문에, 제조 안정성을 개선할 수 있다.

또한, 본 발명은 리플로우가 아닌, 반도체 프로세스로 확립되고 있는 웨트 또는 드라이 에칭법에 의해, 볼록 형상면을 형성하고 있다. 따라서, 면내 편차가 적고, 확대각이 넓은, 광파이버와의 결합 효율이 균일한 표면 발광형 반도체 레이저 어레이를 제공할 수 있다.

본 발명에 따른 표면 발광형 반도체 레이저는 기판 위에 단일 또는 이차원 어레이 형상으로 배열되어, 광통신이나 광기록 등의 광원 등에 이용할 수 있다.

Claims

하부 반사경(反射鏡)과,

활성 영역과,

상기 하부 반사경과 함께 공진기(共振器)를 구성하는 상부 반사경과,

상부 반사경 위에 형성되어, 활성 영역에서 발생한 레이저광의 출사(出射) 영역을 확정하는 제 1 개구부를 포함하는 금속부와,

금속부와 하부 반사경 사이에 설치되어, 레이저광의 발광(發光) 영역을 확정하는 제 2 개구부를 갖는 광폐입 영역을 갖고,

상부 반사경은 하부 반사경 측에 볼록 형상면을 갖는 렌즈 형상 매질(媒質)을 포함하는 표면 발광형 반도체 레이저.
제 1 항에 있어서,

상부 반사경은 금속부와 접촉하는 콘택트층을 포함하고, 상기 콘택트층 내의 일부에 렌즈 형상 매질이 형성되는 표면 발광형 반도체 레이저.
제 1 항 또는 제 2 항에 있어서,

렌즈 형상 매질은 불록 형상면과 대향하는 평탄한 면을 갖는 표면 발광형 반도체 레이저.
제 2 항에 있어서,

콘택트층의 표면과 렌즈 형상 매질의 평탄한 면은 대략 동일한 높이를 갖는 표면 발광형 반도체 레이저.
제 1 항 또는 제 2 항에 있어서,

렌즈 형상 매질의 볼록 형상면은 구면(球面) 형상인 표면 발광형 반도체 레이저.
제 5 항에 있어서,

렌즈 형상 매질의 곡률 반경은 5㎛이상, 2000㎛이하인 표면 발광형 반도체 레이저.
제 1 항 또는 제 2 항에 있어서,

렌즈 형상 매질의 볼록 형상면은 주변부에만 곡면(曲面)을 갖는 표면 발광형 반도체 레이저.
제 2 항에 있어서,

콘택트층에서의 렌즈 형상 매질과 접하지 않는 부분의 막두께 T1은 50㎚≤T1≤500㎚이며, 렌즈 형상 매질과 접하는 부분의 막두께 T2는 T2≤50㎚ 이하인 표면 발광형 반도체 레이저.
제 1 항에 있어서,

렌즈 형상 매질의 볼록 형상면의 외형은 제 1 개구부 및 제 2 개구부의 직경보다도 큰 표면 발광형 반도체 레이저.
제 1 항에 있어서,

제 1 개구부의 직경이 제 2 개구부의 직경보다도 작은 표면 발광형 반도체 레이저.
제 1 항 또는 제 2 항에 있어서,

렌즈 형상 매질은 유전체막, 질화막 또는 투명 도전체막 중 적어도 하나를 포함하는 표면 발광형 반도체 레이저.
제 11 항에 있어서,

렌즈 형상 매질은, SiO₂, TiO₂, Al₂O₃, Ta₂O₅, MgO, MgF₂, HfO₂, ZrO₂, SiN, SiON, TiN, ITO 중 어느 하나를 포함하는 표면 발광형 반도체 레이저.
제 2 항에 있어서,

콘택트층은 GaAs를 포함하며, 상기 콘택트층의 바로 아래에 AlAs층 또는 GaInP층을 포함하는 표면 발광형 반도체 레이저.
제 1 항 또는 제 2 항에 있어서,

표면 발광형 반도체 레이저는 멀티 모드 발진(發振)하는 표면 발광형 반도체 레이저.
제 1 항 또는 제 2 항에 있어서,

광폐입 영역은 Al이 산화된 고저항화 영역과 상기 고저항화 영역에 의해 둘러싸인 도전 영역을 포함하는 표면 발광형 반도체 레이저.
제 1 항 또는 제 2 항에 있어서,

기판 상에 복수의 제 1 개구부가 어레이 형상으로 형성된 레이저 어레이를 포함하는 표면 발광형 반도체 레이저.
제 16 항에 있어서,

복수의 제 1 개구부는 기판 상에 형성된 복수의 포스트의 정상부에 위치하는 표면 발광형 반도체 레이저.
제 1 항 또는 제 2 항에 기재된 표면 발광형 반도체 레이저 소자가 형성된 반도체 칩을 실장한 패키지.
제 1 항 또는 제 2 항에 기재된 표면 발광형 반도체 레이저 소자가 형성된 반도체 칩과 반도체 칩으로부터 발생되는 레이저광과 결합되는 광전송 매체를 포함하는 광 모듈.
제 18 항에 기재된 패키지와, 패키지로부터 발생되는 광을 송신하는 송신 수단을 구비한 광전송 장치.
적어도 하부 반사경, 활성 영역 및 상부 반사경을 포함하는 복수의 반도체층을 포함하는 반도체 적층체를 기판 위에 형성하는 공정과,

반도체 적층체 위에 기판측을 향하여 볼록 형상면의 오목부를 갖는 마스크 패턴을 형성하는 공정과,

마스크 패턴을 사용하여 반도체 적층체를 에칭하고, 마스크 패턴 형상을 반영한 볼록 형상면의 오목부를 반도체 적층체의 표면에 형성하는 공정과,

반도체 적층제의 볼록 형상면의 오목부를 포함하는 영역 위에 렌즈 형상 매질을 형성하는 층을 피복하는 공정과,

렌즈 형상 매질의 일부를 제거함으로써, 적어도 반도체 적층체의 볼록 형상면의 오목부 내에 렌즈 형상 매질을 남기는 공정을 포함하는 표면 발광형 반도체 레이저의 제조 방법.
제 21 항에 있어서,

렌즈 형상 매질은 유전체막, 질화막, 또는 투명 도전체막에서 선택되는 하나 또는 복수의 막인 표면 발광형 반도체 레이저의 제조 방법.
제 21 항에 있어서,

마스크 패턴은 포지티브형 레지스트로 구성되고, 상기 레지스트를 노광(露光)할 때에 중앙부보다도 주변부의 노광 에너지를 작게 함으로써, 볼록 형상면의 오목부를 형성하는 표면 발광형 반도체 레이저의 제조 방법.
제 21 항에 있어서,

마스크 패턴은 레지스트로 형성되고, 상기 레지스트는 투과율이 다른 그레이스케일 마스크를 사용하여 노광되어, 볼록 형상면의 오목부가 형성되는 표면 발광형 반도체 레이저의 제조 방법.
제 23 항 또는 제 24 항에 있어서,

반도체 적층체의 표면에 볼록 형상면의 오목부를 형성하는 공정은 레지스트 패턴과 반도체 적층체를 동시에 드라이 에칭하는 공정을 포함하는 표면 발광형 반도체 레이저의 제조 방법.
적어도 하부 반사경, 활성 영역, 상부 반사경을 포함하는 복수의 반도체층을 포함하는 반도체 적층체를 기판 위에 형성하는 공정과,

반도체층 적층체 위에 마스크 패턴을 형성하는 공정과,

마스크 패턴을 사용하여 반도체 적층체의 일부를 등방성(等方性) 에칭하여, 주변부에 곡면을 갖는 오목부를 형성하는 공정과,

반도체 적층체의 오목부를 포함하는 영역 위에 렌즈 형상 매질을 피복하는 공정과,

렌즈 형상 매질의 일부를 제거함으로써, 적어도 반도체 적층체의 오목부 내에 렌즈 형상 매질을 남기는 공정을 포함하는 표면 발광형 반도체 레이저의 제조 방법.
제 21 항 또는 제 26 항에 있어서,

렌즈 형상 매질을 제거하는 공정은 CMP에 의한 평탄화 처리를 포함하는 표면 발광형 반도체 레이저의 제조 방법.
제 21 항 또는 제 26 항에 있어서,

렌즈 형상 매질을 제거하는 공정은 에치백(etch back)에 의한 평탄화 처리를 포함하는 표면 발광형 반도체 레이저의 제조 방법.
제 21 항 또는 제 26 항에 있어서,

반도체 적층체는 볼록 형상면의 오목부 또는 주변부에 곡면을 갖는 오목부가 형성되는 층의 바로 아래에 에치 스톱층을 포함하는 표면 발광형 반도체 레이저의 제조 방법.
제 21 항 또는 제 26 항에 있어서,

제조 방법은 반도체 적층체를 에칭하여 기판 위에 포스트를 형성하는 공정과, 포스트 내의 적어도 Al을 포함하는 층을 산화하여 전류 협착층(狹窄層)을 형성하는 공정을 더 포함하는 표면 발광형 반도체 레이저의 제조 방법.
제 30 항에 있어서,

기판 위에 복수의 포스트가 어레이 형상으로 형성되는 표면 발광형 반도체 레이저의 제조 방법.