JP4915197B2 - 面発光型半導体レーザおよびその製造方法 - Google Patents

Description

本発明は、光情報処理あるいは高速光通信の光源として利用される面発光型半導体レーザ（Vertical-Cavity Surface-Emitting Laser diode：以下ＶＣＳＥＬと呼ぶ）に関する。

光通信や光記録等の技術分野において、面発光型半導体レーザへの関心が高まっている。ＶＣＳＥＬは、しきい値電流が低く消費電力が小さい、円形の光スポットが容易に得られる、ウエハ状態での評価や光源の二次元アレイ化が可能であるといった、端面発光型半導体レーザにはない優れた特長を有する。これらの特長を生かし、通信分野における光源としての需要がとりわけ期待されている。

ＶＣＳＥＬから発せられるレーザ光は、シングル横モードまたは基本横モードであることが望まれる。これは、基本横モードがマルチモードと比較して放射角が小さく、光ファイバ等との結合効率が高いためである。このため、従来よりレーザ光の高次横モードを抑制するための提案が成されている。

特許文献１は、ＶＣＳＥＬの上部ミラーの最上層に反射率調整層を形成し、光軸から離れた周縁部分の高次横モードの発振を抑制する技術を開示している。特許文献２は、レーザ光の高次横モードにおける共振器の光学損失とレーザ光の基本横モードにおける共振器の光学損失との差が大きくなるように上部電極の開口径と電流狭窄部の開口径を決定する技術を開示している。特許文献３は、上部反射鏡の上面に発生する横モードの発光パターンの暗部の形状と一致する平面形状に上部電極を形成し、安定した横モードを得る技術を開示している。

また、ＶＣＳＥＬは、温度が上昇すると光出力が低下する特性をもつ。このため、ＶＣＳＥＬの温度上昇を抑制し、光出力を改善する提案も成されている。例えば、特許文献４は、上部ＤＢＲ上にＧａＡｓ層の代わりに発振波長λの１／４のＩｎＧａＰの保護層を形成することで、レーザ光の吸収を抑制し、温度上昇を防止している。

特開２００１−２８４７２２号 特開２００２−２０８７５５号 特開２００４−２４１４２２号 特開２０００−１６４９８２号

ＶＣＳＥＬを一定の駆動電流で駆動するとき、室温に対する高温での光出力の低減を改善する手段として利得オフセット法がある。利得オフセット法は、活性層の利得ピーク波長を共振器の共振波長よりも短波長に設定し、温度上昇時に両者の波長を一致させ、所望の動作温度範囲における閾値電流の温度依存性を小さくするものである。

図２１に示すように、ある温度Tαでの活性層の利得ピーク波長をλgとすると、温度がTαからTβに上昇した時に、Tβにおける活性層の利得ピーク波長が共振器の発振波長λcと一致するように、Tα時における利得ピーク波長を、発振波長λcより短波長側に設定しておく。温度上昇による利得ピークの波長シフト量をΔλとすると、λg=λc−Δλに設定され、温度がTαからTβに上昇した時、活性層の利得ピーク波長と共振器の発振波長λcが一致し、動作温度範囲において、温度Tβの時、閾値電流が最小となる。

図２２に、Δλの長さをパラメータとした閾値電流の温度依存性を示す。ここでは、Δλをオフセットという表現に置き換える。同図において、オフセットがλ2であって、温度T2の活性層の利得ピーク波長と共振器の発振波長λcが一致する時、閾値はT2で最小となる。オフセットがλ1のように短い場合、閾値が最小になる温度はT2より低い温度T1であり、オフセットがλ3のように長い場合は、閾値が最小になる温度はT2より高い温度T3となる。このようにオフセットの長さを変化させることで、閾値電流の最小値を変化させることができる。

また、閾値の変化およびオフセットが電流−光特性にどのような影響を及ぼすかを図２３に示す。同図は、オフセットの長さ（Δλ：λ１＜λ２＜λ３）による電流−光出力の違いを示している。同図Ａに示すようにオフセットの長さが短いλ1の場合は、閾値は温度と供に増加し、効率も低減するため、一定の駆動電流時（Iop）における光出力は温度と供に減少し、T2時における光出力に対して、高温であるT3時における光出力の割合はかなり小さくなる。

同図Ｂに示すように、オフセットの長さがλ1より長いλ2になると、閾値はT2で最小となる。温度の低いT1では閾値は増加するが、温度が低いほど利得は向上するため、効率は大きくなる。温度の高いT3における閾値は、λ1の時より小さくなり、効率が改善するため、一定の駆動電流時（Iop）における光出力に関しては、T2時における光出力に対して、高温であるT3時における光出力の割合はλ1の時より向上する。

さらにオフセットの長いλ3の場合では、同図Ｃに示すようになる。一定の駆動電流時（Iop）における光出力に関して、T2時における光出力に対して、高温であるT3時における光出力の割合はλ2のときよりさらに向上するが、温度の低いT1において、閾値が大幅に大きくなり、光出力も大きく低減してしまう。

このように、利得オフセット法は、オフセットが短くなると一定駆動電流時における高温での閾値が上昇しかつ光出力時が低下し、オフセットが長くなると、一定駆動電流時の高温時の光出力の低下を改善することは可能であるが、低温時における閾値の上昇および光出力の低下を招くという課題がある。

本発明は、上記従来の課題を解決し、オフセットの長さに強く依存することなく幅広い動作温度範囲で安定した特性で動作することができる面発光型半導体レーザを提供することを目的とする。

本発明に係る面発光型半導体レーザは、基板上に、少なくとも第１導電型の第１の半導体多層膜、活性層および第1の半導体多層膜とともに共振器を構成する第２導電型の第２の半導体多層膜が形成され、第１および第２の半導体多層膜は、アルミニウムの組成の異なるＡｌ_xＧａ_1-xＡｓ層（０≦ｘ≦１）とＡｌ_yＧａ_1-yＡｓ層（０≦ｙ≦１、ｘ＜ｙ）とを交互に積層した半導体層を含み、Ａｌ_xＧａ_1-xＡｓ層のバンドギャップエネルギーと活性層の組成で決まる利得ピーク波長のエネルギーとの差分Ｓは０．１ｅＶ≦Ｓ≦０．３ｅＶの関係にある。

好ましくは面発光型半導体レーザはさらに、第２の半導体多層膜の最上層であるＡｌ_xＧａ_1-xＡｓ層上に第２導電型のコンタクト層を含み、レーザ光の発振波長をλとしたとき、前記最上層とコンタクト層とを合わせた光学膜厚Ｔが、０．１５λ≦Ｔ＜０．２５λである。

好ましくは最上層の膜厚は１／４λ未満であり、前記最上層を除く第２の半導体多層膜のＡｌ_xＧａ_1-xＡｓ層とＡｌ_yＧａ_1-yＡｓ層の膜厚は、それぞれ１／４λである。面発光型半導体レーザはさらに、コンタクト層上にレーザ光を出射する開口部が形成された金属層を含む。

本発明に係る面発光型半導体レーザの製造方法は、基板上に、Ａｌ_xＧａ_1-xＡｓ層（０≦ｘ≦１）とＡｌ_yＧａ_1-yＡｓ層（０≦ｙ≦１、ｘ＜ｙ）とを交互に積層した第１導電型の第１の半導体多層膜を形成するステップと、第１の半導体多層膜上に活性層を形成するステップと、活性層上に、Ａｌ_xＧａ_1-xＡｓ層（０≦ｘ≦１）とＡｌ_yＧａ_1-yＡｓ層（０≦ｙ≦１、ｘ＜ｙ）とを交互に積層した第２導電型の第２の半導体多層膜を形成するステップとを有し、Ａｌ_xＧａ_1-xＡｓ層のバンドギャップエネルギーと活性層の組成で決まる利得ピーク波長のエネルギーとの差分Ｓが０．１ｅＶ≦Ｓ≦０．３ｅＶの関係にある。

本発明によれば、共振器を構成する半導体多層膜のＡｌ組成の低い半導体膜または高屈折率の半導体膜のバンドギャップエネルギーと活性層の組成で決まる利得ピーク波長のエネルギーとの差分を、約０．１ｅＶ以上０．３ｅＶ以下の範囲にすることで、広い動作範囲において一定駆動電流時における光出力の低減および閾値の上昇を抑制し、安定したレーザ光出力を得ることができる。

以下、本発明を実施するための最良の形態について図面を参照して説明する。

図１は本発明の実施例に係るＶＣＳＥＬの平面図、図２は図１のＡ−Ａ線断面図である。ＶＣＳＥＬ１００は、図１および図２に示すように、ｎ型のＧａＡｓ基板１０２の裏面にｎ側電極１５０を含み、さらに基板１０２上に、ｎ型のＧａＡｓバッファ層１０４、ｎ型のＡｌＧａＡｓの半導体多層膜からなる下部ＤＢＲ（Distributed Bragg Reflector:分布ブラッグ型反射鏡）１０６、活性領域１０８、ｐ型のＡｌＡｓからなる電流狭窄層１１０、ｐ型のＡｌＧａＡｓの半導体多層膜からなる上部ＤＢＲ１１２、ｐ型のＧａＡｓコンタクト層１１４を含む半導体層が積層されている。

基板１０２には、半導体層をエッチングして形成されたリング状の溝１１６が形成され、溝１１６は、コンタクト層１１４から下部ＤＢＲ１０６の一部に到達する深さを有している。この溝１１６により、レーザ光の発光部である円筒状のポストＰが規定され、また、ポストＰと隔てられてパッド形成領域１１８が形成されている。ポストＰは、下部ＤＢＲ１０６と上部ＤＢＲ１１２により共振器構造を構成し、これらの間に、活性領域１０８および電流狭窄層１１０を介在させている。電流狭窄層１１０は、ポストＰの側面において露出されたＡｌＡｓの外縁を選択的に酸化させた酸化領域１１０ａと酸化領域によって包囲された導電領域を含み、導電領域内に電流および光の閉じ込めを行う。導電領域を平面的に見た形状は、ポストＰの外形を反映した円形である。

溝１１６を含む基板全面に層間絶縁膜１２０が形成されている。層間絶縁膜１２０は、ポストＰの表面、溝１１６により露出されたポストＰの側面、溝１１６、溝１１６によって露出されたパッド形成領域１１８の側面、パッド形成領域１１８の表面を覆っている。ポストＰの頂部において、層間絶縁膜１２０には環状のコンタクトホールが形成され、コンタクトホールを介してｐ側の円形状の上部電極１３０がコンタクト層１１４に電気的に接続されている。ｐ側の上部電極１３０は、金またはチタン／金から成り、その中央にレーザ光の出射領域を規定する円形状の開口１３２が形成されている。図２の例では、開口１３２は層間絶縁膜１２０によって塞がれ、ＧａＡｓコンタクト層１１４が外部に露出されないように保護されているが、開口１３２は、必ずしも層間絶縁膜１２０により塞がれず、露出されていてもよい。

パッド形成領域１１８には、層間絶縁膜１２０を介して円形状の電極パッド１３４が形成されている。電極パッド１３４は、溝１１６を延在する引き出し電極配線１３６を介してｐ側の上部電極１３０に接続されている。

次に、本発明の第１の実施例に係るＶＣＳＥＬのＤＢＲと活性領域との関係を詳細に説明する。図３は、図２のポストの部分拡大断面図である。活性領域１０８は、アンドープ下部Ａｌ_0.6Ｇａ_0.4Ａｓスぺーサー層１０８ａと、アンドープ量子井戸活性層１０８ｂ(膜厚６ｎｍＧａＡｓ量子井戸層３層と膜厚８ｎｍＡｌ_0.3Ｇａ_0.7Ａｓ障壁層４層とで構成されている)と、アンドープ上部Ａｌ_0.6Ｇａ_0.4Ａｓスぺーサー層１０８ｃとで構成され、活性領域１０８の膜厚は媒質内波長である。量子井戸活性層１０８ｂの組成で決まる利得ピーク波長は、８３５ｎｍであり、そのときのエネルギーは、１．４８５ｅＶである。

一方、上部ＤＢＲ１１２は、Ａｌ組成の高いＡｌ_0.9Ｇａ_0.1Ａｓ層１１２ａとＡｌ組成の低いＡｌ_0.15Ｇａ_0.85Ａｓ層１１２ｂとを、それぞれの膜厚が媒質内波長の１／４となるように交互に２３周期積層している。上部ＤＢＲ１１２の最終層または最上層であるＡｌ_0.15Ｇａ_0.85Ａｓ層１１２ｃの膜厚Ｔ_ｃは、他のＡｌ_0.15Ｇａ_0.85Ａｓ層１１２ｂの膜厚よりも薄く形成されている。そして、最終層であるＡｌ_0.15Ｇａ_0.85Ａｓ層１１２ｃの膜厚Ｔ_ｃとＧａＡｓコンタクト層１１４の膜厚を合わせた光学膜厚Ｔ（以下、これを「最上層膜厚Ｔ」という）は、λ／４ｎ_ｒより小さくなっている。Ａｌ含有率の低いＡｌＧａＡｓ層の方が酸化がし難く、電気的なコンタクトをとり易いため、Ａｌ_0.15Ｇａ_0.85Ａｓ層１１２ｃ上にコンタクト層１１４が形成されている。コンタクト層１１４の膜厚Ｔ_ｇは、例えば２０ナノメータ（ｎｍ）である。ここで、λは、レーザ光の発振波長であり、本例では、約８５０ｎｍである。ｎ_ｒは、媒質の屈折率であり、最上層１１２ｃの屈折率ｎ_１、コンタクト層の屈折率ｎ_２とすると、最上層膜厚Ｔ＝ｎ_１Ｔ_ｃ＋ｎ_２Ｔ_ｇ＜λ／４である。

Ａｌ組成の低い高屈折率のＡｌ_0.15Ｇａ_0.85Ａｓ層１１２ｂ、１１２ｃのバンドギャップエネルギーは、１．６１１ｅＶであり、量子井戸活性層１０８ｂとの差分を０．１２６ｅＶにしている。これにより、後述するように、ＶＣＳＥＬを一定駆動電流で駆動したとき、室温に対する高温での光出力比の低下を抑制することができる。

図４は、第１の実施例に係るＶＣＳＥＬと従来例のＶＣＳＥＬでのＤＢＲを構成する半導体多層膜のＡｌ組成の低いＡｌＧａＡｓ層と活性層のエネルギーおよび室温に対する高温での光出力の割合を比較した表である。図５は、分布型ブラッグ反射鏡（ＤＢＲ）のペア数を同じにして、活性層の組成で決まる利得ピーク波長８３５ｎｍのエネルギー（１．４８５ｅＶ）に対して、ＤＢＲを構成する半導体多層膜のＡｌ組成の低いＡｌＧａＡｓ半導体層のＡｌ組成を０．１０(バンドギャップエネルギー：１．５４９ｅＶ)から０．３０(バンドギャップエネルギー：１．７９８ｅＶ)まで変化させたときの一定駆動電流における室温(２５℃)に対する８５℃での光出力比である。図５Ａは、Ａｌ組成と光出力比との関係を示し、図５Ｂは、エネルギー差分と光出力比との関係を示している。

第１の実施例のＶＣＳＥＬの構成によりエネルギーの差分が０．１２６ｅＶであるとき、図５Ｂから明らかなように、８５℃での光出力の割合は、約０．６８となる。これに対し、従来のＶＣＳＥＬは、Ａｌ組成の低いＡｌＧａＡｓ層のＡｌ組成を０．１２としたときのバンドギャップエネルギーは、１．５７４ｅＶであり、活性層１０８ｂとのエネルギー差分は０．０８９ｅＶとなり、８５℃における光出力の割合は、約０．６０である。このことから、第１の実施例のＶＣＳＥＬの高温時の光出力比の低下が改善されていることがわかる。

ここで、図５のグラフに示すように、エネルギーの差分が０．１ｅＶ未満の場合は、分布型ブラッグ反射鏡を構成するＡｌ組成の低いＡｌＧａＡｓ半導体層による光吸収により発熱が増加し、高温時における光出力の割合が０．６５よりも減少する。他方、エネルギーの差分が０．３ｅＶを越える場合は、分布型ブラッグ反射鏡を構成する各半導体層の屈折率差が低減することで反射率が低くなり閾値が上昇するため、一定駆動電流における高温時の光出力が低下し、その割合が０．６５を下回る。反射率を上げるためにペア数を増加させることも可能であるが、そうすると素子抵抗が上昇するため発熱が増加し、一定駆動電流における高温時の光出力が低下してしまう。このような理由から、分布型ブラッグ反射鏡を構成するＡｌ組成の低いＡｌＧａＡｓ層のバンドギャップエネルギーと活性層の組成で決まる利得ピーク波長のエネルギーとのエネルギーの差分は、０．１ｅＶ以上０．３ｅＶ以下であることが望ましい。

次に、本発明の第２の実施例に係るＶＣＳＥＬのＤＢＲと活性領域との関係を詳細に説明する。図６は、上部ＤＢＲと活性領域との関係を示す断面図である。図７は、第２の実施例のＶＳＣＥＬと従来例のＶＣＳＥＬでのＤＢＲを構成する半導体多層膜のＡｌ組成の低いＡｌＧａＡｓ層と活性層のエネルギーおよび室温に対する高温時の光出力の割合を比較した表である。図８は、ＤＢＲのペア数を同じにして活性層の組成で決まる利得ピーク波長７６５ｎｍのエネルギー（１．６２１ｅＶ）に対して、ＤＢＲを構成する半導体多層膜のＡｌ組成の低いＡｌＧａＡｓ半導体層のＡｌ組成を０．２(バンドギャップエネルギー：１．６７３ｅＶ)から０．４５（バンドギャップエネルギー：１．９８５ｅＶ）まで変化させた時の一定駆動電流における室温（２５℃）に対する６０℃での光出力比を示している。

第２の実施例では、ＤＢＲのＡｌ組成の低いＡｌＧａＡｓ半導体層のＡｌ組成を０．３とし、このときのバンドギャップエネルギーは、１．７９８ｅＶである。また、量子井戸活性層１０８ｂの組成で決まる利得ピーク波長を７６５ｎｍとし、このときのエネルギーは、１．６２１ｅＶである。ＡｌＧａＡｓ層と活性層のエネルギー差分を０．１７７ｅＶにすることで、一定駆動電流における室温に対する６０℃での光出力の割合は、図８に示すように、約０．８５となる。一方、従来のＶＣＳＥＬでは、Ａｌ組成を０．２２とし、活性層とのエネルギー差分が０．０７８ｅＶであり、そのときの光出力の割合は、約０．７５である。このことから、第２の実施例に係るＶＣＳＥＬの一定駆動電流時における高温時の光出力比が従来例に比べて改善することがわかる。

次に、本発明の第３の実施例に係るＶＣＳＥＬのＤＢＲと活性領域との関係を詳細に説明する。図９は、上部ＤＢＲと活性領域との関係を示す断面図である。図１０は、ＤＢＲのペア数を同じにして活性層の組成で決まる利得ピーク波長９６５ｎｍのエネルギー（１．２８５ｅＶ）に対して、ＤＢＲを構成する半導体多層膜のＡｌ組成の低いＡｌＧａＡｓ半導体層のＡｌ組成を０(バンドギャップエネルギー：１．４２４ｅＶ)から０．１５（バンドギャップエネルギー：１．６１１ｅＶ）まで変化させた時の一定駆動電流における室温（２５℃）に対する８５℃での光出力比を示している。

第３の実施例では、ＤＢＲのＡｌ組成の低いＡｌＧａＡｓ半導体層のＡｌ組成を０（すなわち、ＧａＡｓ）とし、このときのバンドギャップエネルギーは、１．４２４ｅＶである。また、量子井戸活性層１０８ｂの組成で決まる利得ピーク波長を９６５ｎｍとし、このときのエネルギーは、１．２８５ｅＶである。ＡｌＧａＡｓ層と活性層のエネルギー差分を０．１３９ｅＶにすることで、一定の駆動電流における室温に対する８５℃での光出力の割合は、図１０に示すように、約０．６８となる。図１０のグラフに示すようにエネルギー差分が０.３ｅＶを越える場合はその割合が０.６５を下回る。

次に、最上層膜厚Ｔとその反射率の関係を図１１を参照して説明する。横軸は、最上層膜厚Ｔ（上部ＤＢＲの最上層１１２ｃとコンタクト層とを合わせた膜厚）であり、縦軸は反射率である。グラフには、上部電極として金層を用いたときの曲線と金層がないときの曲線が示されている。図から明らかなように、金層が形成されていない場合には、最上層膜厚Ｔが変化してもその反射率はほとんど変化しない。言い換えれば、上部金属１３０に形成された開口１３２の光軸近傍では、反射率はほとんど変化することなく、９９％以上の高い反射率である。

一方、上部電極１３０である金層が形成された領域において、最上層膜厚Ｔがλ／４近傍のとき、反射率は、金層がない領域に比べて若干低い。この反射率は、最上層膜厚Ｔが０．２１５λ程度まで減少しても変化しない。最上層膜厚Ｔが０．１９５λより小さくなるに従い、その反射率が顕著に低下し、最上層膜厚Ｔが０．１５λ付近のときに、反射率が約９０％と最小となる。最上層膜厚Ｔが０．１５λよりもさらに小さくなると、反射率は再び上昇する。

金層が存在しない、すなわち開口１３２の光軸近傍の反射率と、金層が存在する光軸から離れた領域の反射率の差を、従来のＶＣＳＥＬ（最上層膜厚Ｔがλ／４または最上層１１２ｃがλ／４）のときの反射率の差よりも大きくすることで、高次横モードの発振を効果的に抑制し、低次横モードの発振しきい値の上昇が抑制することができる。最上層膜厚Ｔを、０．１５λ以上０．２５λ未満の範囲にすることが望ましい。これにより、例えば図２３Ｃに示すように、利得オフセット法において低温時の閾値が上昇するときに、これを抑制することができる。

このように、共振器を構成する半導体多層膜のＡｌ組成の低いＡｌＧａＡｓ層と活性層とのエネルギーの差分を０．１ｅＶ以上０．３ｅＶ以下にすることで、ＶＣＳＥＬを一定駆動電流で動作させたときの室温に対する高温での光出力比の低下を抑制することができる。また、最上層膜厚Ｔを、０．１５λ以上０．２５λ未満の範囲にすることで低温での閾値の上昇を抑制し、ひいては光出力の低下も抑制することが期待できる。

なお上記実施例では、ＡｌＧａＡｓ系およびＩｎＧａＡｓ系の化合物半導体を用いたＶＣＳＥＬを例示したが、他のＩＩＩ−Ｖ族化合物半導体を用いたＶＣＳＥＬに適用することも可能である。ＶＣＳＥＬに形成された電流狭窄層は、単一の層としたが、複数の層であってもよく、活性層近傍に配されることが望ましい。また、ポストの形状は、円筒状の他、矩形状であってもよい。さらに、単一チップ上に複数のポストを形成して複数のレーザ光を同時に出射するマルチスポット型のＶＣＳＥＬであってもよい。

次に、第１の実施例に係るＶＣＳＥＬの製造方法について図１２ないし図１４を参照して説明する。先ず、図１２Ａに示すように、有機金属気相成長(ＭＯＣＶＤ)法により、ｎ型ＧａＡｓ基板１０２上に、キャリア濃度１×１０¹⁸ｃｍ^-3、膜厚０．２μｍ程度のｎ型ＧａＡｓバッファ層１０４を積層し、その上に、Ａｌ_0.9Ｇａ_0.1ＡｓとＡｌ_0.15Ｇａ_0.85Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に４０．５周期積層し、キャリア濃度１×１０¹⁸ｃｍ^-3で総膜厚が約４μｍとなる下部ｎ型ＤＢＲ１０６、アンドープ下部Ａｌ_0.6Ｇａ_0.4Ａｓスぺーサー層とアンドープ量子井戸活性層(膜厚６ｎｍＧａＡｓ量子井戸層３層と膜厚８ｎｍＡｌ_0.3Ｇａ_0.7Ａｓ障壁層４層とで構成されている)とアンドープ上部Ａｌ_0.6Ｇａ_0.4Ａｓスぺーサー層とで構成された膜厚が媒質内波長となる活性領域１０８、その上にｐ型のＡｌ_0.9Ｇａ_0.1ＡｓとＡｌ_0.15Ｇａ_0.85Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に２３周期積層したキャリア濃度が１×１０¹⁸ｃｍ^-3、総膜厚が約２μｍとなる上部ｐ型ＤＢＲ１１２を順次積層する。上部ＤＢＲ１１２の最上層の上にはコンタクト層１１４を形成し、コンタクト層１１４は、キャリア濃度１×１０¹⁹ｃｍ^-3となる膜厚２０ｎｍ程のｐ型のＧａＡｓが望ましい。

ここで、スぺーサー層に近接するＡｌ_0.9Ｇａ_0.1Ａｓは、酸化による電流狭窄を可能とするためＡｌＡｓ層１１０に置き換える。また、上部ｐ型ＤＢＲ１１２の最終層であるＡｌ_0.15Ｇａ_0.85Ａｓ層１１２ｃの膜厚を、他のＡｌ_0.15Ｇａ_0.85Ａｓ層１１２ｂの膜厚より薄くなる膜厚で堆積する。膜厚は、堆積時間を制御することで実現される。さらに、下部ＤＢＲ１０６のＡｌ組成の低いＡｌ_0.15Ｇａ_0.85Ａｓ層、上部ＤＢＲ１１２のＡｌ組成の低いＡｌ_0.15Ｇａ_0.85Ａｓ層、１１２ｂ、１１２ｃと、量子井戸活性層とのエネルギー差分は、０．１〜０．３ｅＶの範囲内に設定される。

さらに、詳しくは述べないが、ＤＢＲ層の電気的抵抗を下げるために、Ａｌ_0.9Ｇａ_0.1ＡｓとＡｌ_0.15Ｇａ_0.85Ａｓの界面にＡｌ組成を０．９から０．１５に段階的に変化させた膜厚が２０ｎｍ程度の領域を設けることも可能である。原料ガスとしては、トリメチルガリウム、トリメチルアルミニウム、アルシン、ドーパント材料としては，ｐ型用にシクロペンタジニウムマグネシウム、ｎ型用にシランを用い、成長時の基板温度は７５０℃とし、真空を破ることなく、原料ガスを順次変化し、連続して成膜を行った。

次に、図１２Ｂに示すように、フォトリソ工程により結晶成長層上にレジストマスクＲを形成し、三塩化ホウ素をエッチングガスとして用いた反応性イオンエッチングにより下部ＤＢＲ１０６の途中までエッチングし、図１２Ｃに示すように、環状の溝１１６を形成する。これにより、基板上に複数の１０〜３０μｍ程度の径の円柱もしくは角柱の半導体柱（ポスト）Ｐと、その周囲にパッド形成領域１１８を形成する。

次に、図１３Ａに示すように、例えば３４０℃の水蒸気雰囲気に基板を一定時間晒し、酸化処理を行う。電流狭窄層１１０を構成するＡｌＡｓ層は、同じくその一部を構成するＡｌ_0.9Ｇａ_0.1Ａｓ層やＡｌ_0.15Ｇａ_0.85Ａｓ層と比べ著しく酸化速度が速いため、ポストＰの側面からポスト形状を反映した酸化領域１１０ａが形成され、酸化されずに残った非酸化領域(導電領域)が電流注入領域あるいは導電領域となる。

次に、レジストＲを除去した後、図１３Ｂに示すように、プラズマＣＶＤ装置を用いて、溝１１６および外周溝１４０を含む基板全面にＳｉＮからなる層間絶縁膜１２０を蒸着する。その後、図１３Ｃに示すように、通常のフォトリソ工程およびバッファーフッ酸を用いて層間絶縁膜１２０をエッチングし、ポストＰの頂部の層間絶縁膜１２０を除去し、そこに円形状のコンタクトホール１２０ａを形成する。あるいは、コンタクトホール１２０ａをリング状とし、図２に示したように、出射領域となる上部ＤＢＲのコンタクト層をＳｉＮで保護するようにしてもよい。

その後、図１４Ａに示すように、フォトリソ工程を用いてポストＰの上部中央にレジストパターンＲ１を形成し、その上方からＥＢ蒸着機を用いて、ｐ側電極材料としてＡｕを１００〜１０００ｎｍ、望ましくは６００ｎｍ蒸着する。次に、レジストパターンＲ１を剥離すると、図１４Ｂに示すように、レジストパターンＲ１上のＡｕが取り除かれ、上部電極１３０、電極パッド１３４および引き出し配線１３６が完成する。ｐ側電極のない部分、すなわちポスト中央部の開口１３２からレーザ光が出射されるが、この開口１３２の口径は３〜２０μｍぐらいが好ましい。ここでは詳しく述べないが、ポストＰ上に形成される金属の開口部は、ポスト形成前に作成されても良い。

そして、基板裏面には、ｎ電極としてＡｕ／Ｇｅが蒸着される。その後、アニール温度２５０℃〜５００℃、望ましくは３００℃〜４００℃で１０分間アニールを行う。尚、アニール時間は１０分に限定されるわけではなく、０〜３０分の間であればよい。また、蒸着方法としてＥＢ蒸着機に限定されるものではなく、抵抗加熱法、スパッタリング法、マグネトロンスパッタリング法、ＣＶＤ法を用いてもよい。また、アニール方法として通常の電気炉を用いた熱アニールに限定されるものではなく、赤外線によるフラッシュアニールやレーザアニール、高周波加熱、電子ビームによるアニール、ランプ加熱によるアニールにより、同等の効果を得ることも可能である。

第２の実施例に係るＶＣＳＥＬ（図６を参照）の製造方法は、基本的に第１の実施例の工程と同一である。但し、ＶＣＳＥＬの発振波長λに応じて、基板上に形成される半導体層の組成を異にしている。すなわち、第２の実施例では、ｎ型ＧａＡｓ基板１０２上に、ｎ型ＧａＡｓバッファ層１０４を形成し、その上に、Ａｌ_0.9Ｇａ_0.1ＡｓとＡｌ_0.3Ｇａ_0.7Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に４７．５周期積層し、キャリア濃度１×１０¹⁸ｃｍ^-3で総膜厚が約５μｍとなる下部ｎ型ＤＢＲ１０６、アンドープ下部Ａｌ_0.6Ｇａ_0.4Ａｓスぺーサー層とアンドープ量子井戸活性層(膜厚８ｎｍＡｌ_0.11Ｇａ_0.89Ａｓ量子井戸層３層と膜厚７ｎｍＡｌ_0.36Ｇａ_0.64Ａｓ障壁層４層とで構成されている)とアンドープ上部Ａｌ_0.6Ｇａ_0.4Ａｓスぺーサー層とで構成された膜厚が媒質内波長となる活性領域１０８、その上にｐ型のＡｌ_0.9Ｇａ_0.1ＡｓとＡｌ_0.3Ｇａ_0.7Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に２４周期積層したキャリア濃度が１×１０¹⁸ｃｍ^-3、総膜厚が約３μｍとなる上部ｐ型ＤＢＲ１１２を順次積層する。なお、上部ＤＢＲ１１２の最上層の上にキャリア濃度１×１０¹⁹ｃｍ^-3となる膜厚２０ｎｍ程度のｐ型ＧａＡｓコンタクト層１１４が形成されていることが望ましい。

第３の実施例に係るＶＣＳＥＬ（図９を参照）の製造方法は、基本的に第１の実施例の工程と同一である。但し、ＶＣＳＥＬの発振波長λに応じて、基板上に形成される半導体層の組成を異にしている。すなわち、第３の実施例では、ｎ型ＧａＡｓ基板１０２上に、ｎ型ＧａＡｓバッファ層１０４を形成し、その上に、Ａｌ_0.9Ｇａ_0.1ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に３５．５周期積層し、キャリア濃度１×１０¹⁸ｃｍ^-3で総膜厚が約４μｍとなる下部ｎ型ＤＢＲ１０６、アンドープ下部Ａｌ_0.3Ｇａ_0.7Ａｓスぺーサー層とアンドープ量子井戸活性層(膜厚８ｎｍＩｎ_0.15Ｇａ_0.85Ａｓ量子井戸層３層と膜厚１０ｎｍＧａＡｓ障壁層４層とで構成されている)とアンドープ上部Ａｌ_0.3Ｇａ_0.7Ａｓスぺーサー層とで構成された膜厚が媒質内波長となる活性領域１０８、その上にｐ型のＡｌ_0.9Ｇａ_0.1ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に２０周期積層したキャリア濃度が１×１０¹⁸ｃｍ^-3、総膜厚が約３μｍとなる上部ｐ型ＤＢＲ１１２を順次積層する。なお、上部ＤＢＲ１１２の最上層の上に、キャリア濃度１×１０¹⁹ｃｍ^-3となる膜厚２０ｎｍ程度のｐ型ＧａＡｓコンタクト層１１４が形成されていることが望ましい。

図１５Ａは、ＶＣＳＥＬチップが実装された半導体レーザ装置のパッケージ（モジュール）例を示す概略断面を示す図である。パッケージ３００では、金属ステム３３０上のサブマウント３２０上に、ＶＣＳＥＬが形成されたチップ３１０が固定されている。導電性のリード３４０、３４２は、ステム３３０の貫通孔（図示省略）内に挿入され、一方のリード３４０は、チップ３１０の裏面に形成されたｎ側の下部電極１５０に電気的に接続され、他方のリード３４２は、チップ３１０の上面に形成されたｐ側電極１３０（電極パッド１３４）にボンディングワイヤ等を介して電気的に接続される。

キャップ３５０の出射窓３５２内にボールレンズ３６０が固定されている。ボールレンズ３６０の光軸は、上部電極１３０の開口１３２のほぼ中心と一致するように位置決めされる。また、チップ３１０とボールレンズ３６０との距離は、チップ３１０からのレーザ光の放射角度θ内にボールレンズ３６０が含まれるように調整される。リード３４０、３４２間に順方向の電圧が印加されると、チップ３１０からレーザ光が出射され、ボールレンズ３６０を介して外部へ出力される。なお、キャップ内に、ＶＣＳＥＬの発光状態をモニターするための受光素子を含ませるようにしてもよい。

図１５Ｂは、さらに他のパッケージを示す図であり、パッケージ３０２は、ボールレンズ３６０の代わりに、キャップ３５０の中央の出射窓３５２内に平板ガラス３６２を固定している。平板ガラス３６２の中心は、チップ３１０の光軸と一致するように位置決めされる。チップ３１０と平板ガラス３６２との距離は、平板ガラス３６２の開口径がチップ３１０からのレーザ光の放射角度θ以上になるように調整されている。

図１６は、図１５Ａに示すパッケージまたはモジュールを光送信装置に適用したときの構成を示す断面図である。光送信装置４００は、ステム３３０に固定された円筒状の筐体４１０と、筐体４１０の端面に一体に形成されたスリーブ４２０と、スリーブ４２０の開口４２２内に保持されるフェルール４３０と、フェルール４３０によって保持される光ファイバ４４０とを含んで構成される。

ステム３３０の円周方向に形成されたフランジ３３２には、筐体４１０の端部が固定される。フェルール４３０は、スリーブ４２０の開口４２２に正確に位置決めされ、光ファイバ４４０の光軸がボールレンズ３６０の光軸に整合される。フェルール４３０の貫通孔４３２内に光ファイバ４４０の芯線が保持されている。

チップ３１０の表面から出射されたレーザ光は、ボールレンズ３６０によって集光され、集光された光は、光ファイバ４４０の芯線に入射され、送信される。上記例ではボールレンズ３６０を用いているが、これ以外にも両凸レンズや平凸レンズ等の他のレンズを用いることができる。さらに、光送信装置４００は、リード３４０、３４２に電気信号を印加するための駆動回路を含むものであってもよい。

図１７は、図１５Ｂに示すパッケージを空間伝送システムに用いたときの構成を示す図である。空間伝送システム５００は、パッケージ３００と、集光レンズ５１０と、拡散板５２０と、反射ミラー５３０とを含んでいる。空間伝送システム５００では、パッケージ３００に用いられたボールレンズ３６０を用いる代わりに、集光レンズ５１０を用いている。集光レンズ５１０によって集光された光は、反射ミラー５３０の開口５３２を介して拡散板５２０で反射され、その反射光が反射ミラー５３０へ向けて反射される。反射ミラー５３０は、その反射光を所定の方向へ向けて反射させ、光伝送を行う。空間伝送の光源の場合には、マルチスポット型のＶＣＳＥＬを用い、高出力を得るようにしてもよい。

図１８は、ＶＣＳＥＬを光源に利用した光伝送システムの一構成例を示す図である。光伝送システム６００は、ＶＣＳＥＬが形成されたチップ３１０を含む光源６１０と、光源６１０から放出されたレーザ光の集光などを行う光学系６２０と、光学系６２０から出力されたレーザ光を受光する受光部６３０と、光源６１０の駆動を制御する制御部６４０とを有する。制御部６４０は、ＶＣＳＥＬを駆動するための駆動パルス信号を光源６１０に供給する。光源６１０から放出された光は、光学系６２０を介し、光ファイバや空間伝送用の反射ミラーなどにより受光部６３０へ伝送される。受光部６３０は、受光した光をフォトディテクターなどによって検出する。受光部６３０は、制御信号６５０により制御部６４０の動作（例えば光伝送の開始タイミング）を制御することができる。

次に、光伝送システムに利用される光伝送装置の構成について説明する。図１９は、光伝送装置の外観構成を示している。光伝送装置７００は、ケース７１０、光信号送信／受信コネクタ接合部７２０、発光／受光素子７３０、電気信号ケーブル接合部７４０、電源入力部７５０、動作中を示すＬＥＤ７６０、異常発生を示すＬＥＤ７７０、ＤＶＩコネクタ７８０、送信回路基板／受信回路基板７９０を有している。

光伝送装置７００を用いた映像伝送システムを図２０に示す。映像伝送システム８００は、映像信号発生装置８１０、画像表示装置８２０、ＤＶＩ用電気ケーブル８３０、送信モジュール８４０、受信モジュール８５０、映像信号伝送光信号用コネクタ８６０、光ファイバ８７０、制御信号用ケーブルコネクタ８８０、電源アダプタ８９０、ＤＶＩ用電気ケーブル９００を含んでいる。映像信号発生装置８１０で発生された映像信号を液晶ディスプレイなどの画像表示装置８２０に伝送するため、図２０に示す光伝送装置を利用している。

以上、本発明の好ましい実施の形態について詳述したが、本発明に係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

本発明に係る面発光型半導体レーザは、光情報処理や光高速データ通信の分野で利用することができる。

本発明の実施例に係るＶＣＳＥＬの平面図である。 図１のＡ−Ａ線線断面図である。 第１の実施例に係る上部ＤＢＲと活性領域との関係を詳細に示す図である。 第１の実施例のＶＣＳＥＬと従来例のＶＣＳＥＬのエネルギーを比較する表である。 一定駆動電流における室温に対する高温でのレーザ光の光出力比を示すグラフであり、同図ＡはＡｌ組成と光出力比の関係を示し、同図Ｂはエネルギー差分と光出力比の関係を示す。 第２の実施例に係る上部ＤＢＲと活性領域との関係を詳細に示す図である。 第２の本実施例のＶＣＳＥＬと従来のＶＣＳＥＬのエネルギーを比較する表である。 一定駆動電流における室温に対する高温でのレーザ光の光出力比を示すグラフであり、同図ＡはＡｌ組成と光出力比の関係を示し、同図Ｂはエネルギー差分と光出力比の関係を示す。 第３の実施例に係る上部ＤＢＲと活性領域との関係を詳細に示す図である。 一定駆動電流における室温に対する高温でのレーザ光の光出力比を示すグラフであり、同図ＡはＡｌ組成と光出力比の関係を示し、同図Ｂはエネルギー差分と光出力比の関係を示す。 最上層膜厚と反射率との関係を示す図である。 本発明の第１の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。 本発明の第１の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。 本発明の第１の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。 図１５Ａは、ＶＣＳＥＬが形成された半導体チップを実装したパッケージの構成を示す概略断面図、図１５Ｂは、他のパッケージの構成を示す概略断面図である。 図１５Ａに示すパッケージを用いた光送信装置の構成を示す概略断面図である。 図１５Ｂに示すパッケージを空間伝送システムに用いたときの構成を示す図である。 光伝送システムの構成を示すブロック図である。 光伝送装置の外観構成を示す図である。 図１９の光伝送装置を利用した映像伝送システムを示す図である。 利得オフセット法を説明する図である。 オフセットの長さをパラメータとしたときの閾値電流の温度依存性を示すグラフである。 閾値の変化およびオフセットの長さによる電流−光特性の関係を示すグラフである。

符号の説明

１００：ＶＣＳＥＬ １０２：基板
１０４：バッファ層 １０６：下部ＤＢＲ
１０８：活性領域 １１０：電流狭窄層
１１２：上部ＤＢＲ
１１２ａ：Ａｌ組成の高いＡｌＧａＡｓ層
１１２ｂ：Ａｌ組成の低いＡｌＧａＡｓ層
１１２ｃ：最上層のＡｌＧａＡｓ層
１１４：コンタクト層 １１６：溝
１１８：パッド形成領域 １２０：層間絶縁膜
１３０：ｐ側上部電極 １３２：開口
１３４：電極パッド １３６：配線電極
１５０：ｎ側下部電極 Ｐ：ポスト

Claims (17)

1. 基板上に、少なくとも第１導電型の第１の半導体多層膜、活性層および第1の半導体多層膜とともに共振器を構成する第２導電型の第２の半導体多層膜が形成された面発光型半導体レーザであって、
   第１および第２の半導体多層膜は、アルミニウムの組成の異なるＡｌ_xＧａ_1-xＡｓ層（０≦ｘ≦１）とＡｌ_yＧａ_1-yＡｓ層（０≦ｙ≦１、ｘ＜ｙ）とを交互に積層した半導体膜を含み、
   Ａｌ_xＧａ_1-xＡｓ層のバンドギャップエネルギーと活性層の組成で決まる利得ピーク波長のエネルギーとの差分Ｓは、０．１ｅＶ≦Ｓ≦０．３ｅＶの関係にあり、
   活性層の利得ピーク波長は、第１の温度において前記共振器の発振波長よりも短波長側に設定され、第１の温度よりも大きい第２の温度になったとき前記利得ピーク波長が前記発振波長に一致するようにシフトされ、
   第２の半導体多層膜は、最上層であるＡｌ _x Ｇａ _1-x Ａｓ層上に第２導電型のコンタクト層を含み、前記発振波長をλとしたとき、前記最上層とコンタクト層とを合わせた光学膜厚Ｔが０．１５λ≦Ｔ＜０．２５λであり、
   前記コンタクト層上には、レーザ光を出射するための開口部を含む金属層が形成される、
   面発光型半導体レーザ。
2. 前記金属層は、金層を用いて形成される、請求項１に記載の面発光型半導体レーザ。
3. 前記最上層の膜厚は１／４λ未満であり、前記最上層を除く第２の半導体多層膜のＡｌ_xＧａ_1-xＡｓ層とＡｌ_yＧａ_1-yＡｓ層の膜厚は、それぞれ１／４λである、請求項１または２に記載の面発光型半導体レーザ。
4. 前記活性層は、ＧａＡｓ、ＡｌＧａＡｓまたはＩｎＧａＡｓの量子井戸層および障壁層を含む、請求項１に記載の面発光型半導体レーザ。
5. 面発光型半導体レーザはさらに、コンタクト層と基板との間に電流狭窄層を含み、電流狭窄層は、高抵抗領域と当該高抵抗領域によって囲まれた導電領域を含む、請求項１ないし４いずれか１つに記載の面発光型半導体レーザ。
6. 少なくとも第２の半導体多層膜および電流狭窄層を含むポストが基板上に形成され、電流狭窄層の高抵抗領域は、ポスト側面から酸化された酸化領域である、請求項５記載の面発光型半導体レーザ。
7. 発振波長λは、７８０ｎｍ帯、８５０ｎｍ帯、または９８０ｎｍ帯のいずれかである、請求項１ないし６いずれか１つに記載の面発光型半導体レーザ。
8. 面発光型半導体レーザはさらに、第１および第２の半導体多層膜に電気的に接続された第１および第２の電極を含み、第１および第２の電極には駆動回路から一定の駆動電流が供給される、請求項１ないし７いずれか１つに記載の面発光型半導体レーザ。
9. 請求項１ないし８いずれか１つに記載の面発光型半導体レーザと光学部材を実装したモジュール。
10. 請求項９に記載されたモジュールと、モジュールから発せられたレーザ光を光媒体を介して送信する送信手段とを備えた、光送信装置。
11. 請求項９に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送装置。
12. 請求項９に記載されたモジュールと、モジュールから発せられたレーザ光を送信する送信手段とを備えた、光送信システム。
13. 請求項９に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送システム。
14. 面発光型半導体レーザの製造方法であって、
    基板上に、Ａｌ_xＧａ_1-xＡｓ層（０≦ｘ≦１）とＡｌ_yＧａ_1-yＡｓ層（０≦ｙ≦１、ｘ＜ｙ））とを交互に積層した第１導電型の第１の半導体多層膜を形成するステップと、
    第１の半導体多層膜上に活性層を形成するステップと、
    活性層上に、Ａｌ_xＧａ_1-xＡｓ層（０≦ｘ≦１）とＡｌ_yＧａ_1-yＡｓ層（０≦ｙ≦１、ｘ＜ｙ）とを交互に積層した第２導電型の第２の半導体多層膜を形成するステップと、
    第２の半導体多層膜上に、レーザ光を出射するための開口部を含む金属層を形成するステップとを有し、
    Ａｌ_xＧａ_1-xＡｓ層のバンドギャップエネルギーと活性層の組成で決まる利得ピーク波長のエネルギーとの差分Ｓが０．１ｅＶ≦Ｓ≦０．３ｅＶであり、
    活性層の利得ピーク波長は、第１の温度において第１および第２の半導体多層膜を含む共振器の発振波長よりも短波長側に設定され、第１の温度よりも大きい第２の温度になったとき前記利得ピーク波長が前記発振波長に一致するようにシフトされ、
    第２の半導体多層膜は、最上層であるＡｌ _x Ｇａ _1-x Ａｓ層上に第２導電型のコンタクト層を含み、前記発振波長をλとしたとき、前記最上層とコンタクト層とを合わせた光学膜厚Ｔが０．１５λ≦Ｔ＜０．２５λである、面発光型半導体レーザの製造方法。
15. 前記金属層は、金層を用いて形成される、請求項１４に記載の製造方法。
16. 前記最上層の膜厚は１／４λ未満であり、前記最上層を除く第２の半導体多層膜のＡｌ_xＧａ_1-xＡｓ層とＡｌ_yＧａ_1-yＡｓ層の膜厚は、それぞれ１／４λである、請求項１４または１５に記載の製造方法。
17. 前記製造方法はさらに、電流狭窄層を形成するステップと、基板上に形成された半導体層をエッチングして基板上にポストを形成するステップと、ポスト側面から電流狭窄層の外縁を酸化するステップとを含む、請求項１４ないし１６いずれか１つに記載の製造方法。

Images