KR20060047308A - 반도체 기판의 제조 방법 및 전기 광학 장치의 제조 방법 - Google Patents

반도체 기판의 제조 방법 및 전기 광학 장치의 제조 방법 Download PDF

Info

Publication number
KR20060047308A
KR20060047308A KR1020050033012A KR20050033012A KR20060047308A KR 20060047308 A KR20060047308 A KR 20060047308A KR 1020050033012 A KR1020050033012 A KR 1020050033012A KR 20050033012 A KR20050033012 A KR 20050033012A KR 20060047308 A KR20060047308 A KR 20060047308A
Authority
KR
South Korea
Prior art keywords
substrate
wiring
manufacturing
semiconductor
wiring board
Prior art date
Application number
KR1020050033012A
Other languages
English (en)
Other versions
KR100657074B1 (ko
Inventor
스구루 아카가와
츠요시 요다
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060047308A publication Critical patent/KR20060047308A/ko
Application granted granted Critical
Publication of KR100657074B1 publication Critical patent/KR100657074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/23—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings
    • F21K9/235—Details of bases or caps, i.e. the parts that connect the light source to a fitting; Arrangement of components within bases or caps
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/60—Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction
    • F21K9/68—Details of reflectors forming part of the light source
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/60—Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction
    • F21K9/69—Details of refractors forming part of the light source
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V15/00—Protecting lighting devices from damage
    • F21V15/04—Resilient mountings, e.g. shock absorbers 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Die Bonding (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 소자를 파손, 손상시키는 일없이, 소자와 배선 기판의 도통을 확실히 얻을 수 있는 반도체 기판의 제조 방법을 제공하는 것으로, 배선 기판(10)과 소자 기판(20)을 접합한 후, 소자 기판(20)의 제 2 기판(20a)을 반도체 소자(13)로부터 박리하고, 해당 박리에 의해 노출된 소자측 단자(61)와, 반도체 소자(13)의 외측에 위치하는 배선측 단자(14)를 무전해 도금에 의해 전기적으로 접속하는 공정을 포함하는 것을 특징으로 한다.

Description

반도체 기판의 제조 방법 및 전기 광학 장치의 제조 방법{METHOD FOR MANUFACTURING A SEMICONDUCTOR SUBSTRATE AND METHOD FOR MANUFACTURING AN ELECTRO-OPTICAL DEVICE}
도 1은 반도체 기판 및 전기 광학 장치의 개략 구성을 나타내는 단면도,
도 2는 반도체 기판의 개략 구성을 나타내는 평면도(a) 및 단면도(b),
도 3은 소자 기판의 개략 구성을 나타내는 평면도(a) 및 단면도(b),
도 4는 본 발명의 반도체 기판의 제조 공정을 단면으로써 나타내는 설명도,
도 5는 본 발명의 반도체 기판의 제조 공정을 단면으로써 나타내는 설명도,
도 6은 본 발명의 반도체 기판의 제조 공정을 평면으로써 나타내는 설명도,
도 7은 본 발명의 반도체 기판의 제조 공정을 평면으로써 나타내는 설명도,
도 8은 반도체 소자의 구성의 변형예를 나타내는 단면도,
도 9는 절연벽의 구성을 나타내는 단면도,
도 10은 반도체 소자의 구성의 변형예를 나타내는 평면도이다.
도면의 주요 부분에 대한 부호의 설명
3 : 반도체 기판 10 : 배선 기판
10a : 제 1 기판 13 : 반도체 소자
14 : 배선측 단자 20 : 소자 기판
20a : 제 2 기판 61 : 소자측 단자
본 발명은 반도체 기판의 제조 방법, 전기 광학 장치의 제조 방법에 관한 것이다.
일반적으로, 액정 표시 장치나 유기 전계 발광(이하, EL이라 함) 장치 등의 전기 광학 장치로서, 박막 트랜지스터(이하, TFT라 함) 등의 반도체 소자를 기판 상에 구비한 구성을 포함하는 것이 알려져 있다. 이러한 반도체 소자를 포함하는 반도체 기판의 제조 시에는, 고온 프로세스를 필요로 하는 경우가 많기 때문에, 해당 반도체 소자를 기판 상에 형성하여 전기 광학 장치를 구성하면, 기판의 열변형이나 주변 회로 소자의 파괴, 수명 저하를 초래하여, 결과적으로 당해 전기 광학 장치의 특성 저하를 야기할 우려가 있었다.
그래서, 최근에는, 고온 프로세스를 포함하는 종래의 반도체 제조 기술을 이용하여 TFT 등의 반도체 소자를 내열성의 기초 기판 상에 형성한 후에, 당해 기초 기판으로부터 TFT가 형성되어 있는 소자 형성막(층)을 박리하고, 이것을 배선 기판에 접착함으로써 전기 광학 장치를 제조하는 전사 기술이 제안되어 있다(예컨대, 특허 문헌 1 참조). 이러한 전사 기술을 이용함으로써, 비교적 내열성이 낮은 플 라스틱 기판 등의 위에 반도체 소자를 형성할 수 있고, 당해 전기 광학 장치의 설계의 폭이 넓어지며, 또한 주변의 회로 소자가 고온 프로세스에 노출되지 않아, 결과적으로 기판의 열 변형이나 회로 소자의 파괴를 억제하여, 바람직한 전기 광학 장치를 제공할 수 있게 된다.
(특허 문헌 1) 일본 특허 공개 제2003-031778호 공보
상기 특허 문헌 1에 있어서는, 배선 기판 상에 형성한 범프 상에 도전성 입자를 인쇄하여 배치하고, 또한 경화성 수지를 거쳐 TFT 기판을 전사한 후에, 가열 가압에 의해 배선 기판과 TFT를 접합시키고 있다. 그러나, 상기 전사 기술에 있어서는, 배선 기판과 TFT의 접합에 있어, 범프의 높이 정밀도, 도전성 입자의 인쇄 정밀도(인쇄량, 형상, 위치 정밀도), 가열 가압에 의한 전사 시의 기판 휨, 도전성 입자의 포착율 등의 정밀도가 나쁘면, TFT의 도통을 확보할 수 없어, 오픈 불량(open defect)이 발생할 우려가 있었다. 또한, 이 오픈 불량을 회피하도록, 전사 시의 가열 가압량을 높이면, TFT가 파손, 손상될 우려가 있었다.
본 발명은 상술한 과제에 감안해서 이루어진 것으로, 소자를 파손, 손상시키는 일없이, 소자와 배선 기판의 도통을 확실히 얻을 수 있는 반도체 기판의 제조 방법, 그 위에 전기 광학 장치의 제조 방법을 제공하는 것을 목적으로 하고있다.
상기 과제를 해결하기 위해, 본 발명의 반도체 기판의 제조 방법은 배선 기판 상에 반도체 소자가 실장되어 이루어지는 반도체 기판의 제조 방법으로서, 제 1 기판의 표면에 배선측 단자를 갖는 배선 기판을 제조하는 공정과, 소자측 단자를 갖는 반도체 소자를, 제 2 기판에 대하여, 상기 소자측 단자가 해당 제 2 기판의 표면에 면하도록 형성하여 소자 기판을 제조하는 공정과, 상기 제 1 기판 중 상기 배선측 단자가 형성된 면과, 상기 제 2 기판 중 상기 반도체 소자가 형성된 면을 각각 대향시키면서, 상기 배선측 단자가 기판면 내에서 상기 반도체 소자의 외측에 위치하도록, 상기 배선 기판과 상기 소자 기판을 접합하는 공정과, 상기 접합 후에, 상기 제 2 기판을 상기 반도체 소자로부터 박리하는 공정과, 상기 제 2 기판의 박리에 의해 노출된 소자측 단자와, 상기 반도체 소자의 외측에 위치하는 배선측 단자를 무전해 도금에 의해 전기적으로 접속하는 공정을 포함하는 것을 특징으로 한다.
이러한 제조 방법에 의하면, 배선측 단자가 위쪽(접합면 측)을 향하고, 또한 소자측 단자가 위쪽(접합면의 반대측)을 향하도록 반도체 소자를 배선 기판에 전사한 후, 각각 위쪽을 향한 배선측 단자와 소자측 단자 사이에 무전해 도금에 의해 전기적으로 접속을 취하는 것으로 하고 있기 때문에, 접속을 위해 가열 가압량을 높여 소자를 파손, 손상시키는 불량을 수반하는 일없이, 도통성을 한층 더 높이는 것이 가능해진다. 또한, 각 단자간 접속부가 위쪽을 향하고 있기 때문에, 외관, 촉침식 검사 방법 등에 의한 접속 상황의 확인을 용이하게 실행할 수 있게 된다. 또한, 가령 접속 불량이 발생한 경우에도, 접속부가 위쪽을 향하고 있기 때문에, 그 복구 작업도 간이한 것으로 된다.
상기 배선 기판의 형성 공정에서, 복수의 배선측 단자로 구성되는 단자군을 형성하고, 상기 접합 공정에서, 상기 단자군의 면내 내측 영역을 접합면으로 하여, 해당 내측 영역에 접착제를 도포하고, 해당 접착제를 통해 상기 배선 기판과 상기 소자 기판을 접합하는 것으로 할 수 있다. 이와 같은 접합을 실행함으로써 해당 접합의 강도를 높일 수 있고, 또한 배선측 단자의 단자군의 내측 영역에 접착제를 도포하는 것으로 하고 있기 때문에, 해당 배선측 단자가 접착제에 의해 피복되는 것도 방지 내지 억제되며, 그 결과, 소자측 단자와의 접속성을 양호하게 유지할 수 있게 된다. 또, 여기서 말하는 배선측 단자의 단자군의 내측 영역이란, 소자 기판이 접합될 수 있는 영역, 즉, 소자 기판과의 접합면을 형성하는 영역으로서, 구체적으로는 복수의 배선측 단자로 구성되는 단자군을 환상(環狀)으로 구성하고, 그 환상의 내측 영역에 접착제를 도포하는 것으로 할 수 있어, 해당 환상의 내측 영역을 접합면으로 할 수 있다.
상기 단자끼리를 전기적으로 접속하는 공정에서, 양 단자로부터 도금 성장시켜 접속을 행하는 것으로 할 수 있다. 이러한 방법에 의하면, 접속 공정의 처리 시간을 단축할 수 있고, 또한 배선측 단자와 소자측 단자의 양쪽으로부터 석출한 도금이 연결되는 것에 의해 전기적 접속이 행해지기 때문에, 양자의 접속성(도통성)을 높이는 것이 가능해진다.
상기 단자끼리를 전기적으로 접속하는 공정 전에, 상기 반도체 소자의 주위 에 위치하는 배선측 단자의 외측에, 도금의 외측으로의 확대를 규제하기 위한 절연벽을 형성할 수 있다. 이와 같이 절연벽을 형성하는 것에 의해, 도금을 충분히 석출시킬 수 있어, 도통성의 향상을 더욱 도모할 수 있게 된다. 예컨대, 배선측 단자와 소자측 단자와의 거리가 설계대로가 아니더라도(즉, 전사 위치가 어긋났다고 해도), 도통성을 양호하게 확보할 수 있게 된다.
다음에, 상기 과제를 해결하기 위해, 본 발명의 전기 광학 장치의 제조 방법은 발광 소자를 구동하기 위한 스위칭 소자가 배선 기판에 실장되어 이루어지는 전기 광학 장치의 제조 방법으로서, 상기 스위칭 소자로서 반도체 소자를 이용하고, 해당 반도체 소자를 상기 배선 기판에 실장하는 공정으로서, 상술한 반도체 기판의 제조 방법을 이용하는 것을 특징으로 한다. 이러한 방법에 의해 얻어진 전기 광학 장치는 소자 특성이 양호하고 매우 신뢰성이 높은 것으로 된다.
이하, 본 발명이 바람직한 실시예에 대하여, 도면을 참조하면서 설명한다. 또, 이하의 설명에 이용하는 각 도면에서는, 각 부재를 인식 가능한 크기로 하기 위해, 각 부재의 축척을 적절히 변경하고 있다.
우선, 본 발명에 따른 반도체 기판의 제조 방법을 이용하여 제조된 전기 광학 장치의 구성에 대하여, 도 1을 참조하여 설명한다. 도 1은 전기 광학 장치의 개략 구성을 나타내는 단면도로서, 전기 광학 장치(1)는 적어도 기판 접합체(2)를 구비하고 있고, 해당 기판 접합체(2)는 반도체 기판(3)과 유기 EL 기판(4)이 접합된 구성을 구비하고 있다.
반도체 기판(3)은 배선 기판(10)과, 배선 기판(10)에 형성된 소정 형상의 배선 패턴(11)과, 배선 패턴(11)에 접속된 회로부(12)와, 유기 EL 소자(124)를 구동시키는 TFT(반도체 소자)(13)와, TFT(13)와 배선 패턴(11)을 전기적으로 접속시키기 위한 TFT 접속부(배선측 단자)(14)와, 유기 EL 소자(124)와 배선 패턴(11)을 접합하는 유기 EL 접속부(15)에 의해 구성되어 있다. 또, TFT 접속부(14)는 TFT(13)의 단자 패턴에 의해 형성되는 것이다.
유기 EL 기판(4)은 광이 투과하는 투명 기판(120)과, 광을 산란시키는 광산란부(121)와, ITO 등의 투명 금속으로 이루어지는 양극(122)과, 정공 주입/수송층(123)과, 유기 EL 소자(124)와, 음극(cathode)(125)과, 음극 분리기(126)로 구성되어 있다. 여기서, 양극(122)과, 정공 주입/수송층(123)과, 유기 EL 소자(124)와, 음극(125)은 유기 EL 소자(124)에 대하여 정공 또는 전자를 공급하여 발광시키는, 이른바 발광 기능 소자이다. 또, 이러한 발광 기능 소자의 상세한 구조는 공지 기술이 채용된다. 또한, 유기 EL 소자(124)와 음극(125) 사이에 전자 주입/수송층을 형성하여도 좋다.
반도체 기판(3)과 유기 EL 기판(4) 사이에는, 밀봉 페이스트(30)가 충전되어 있고, 또한 유기 EL 접속부(15) 및 음극(125) 사이를 전기적으로 도통시키는 도전성 페이스트(31)가 마련된다. 또, 본 실시예에 있어서는, 발광 소자 기판으로서 유기 EL 기판을 채용한 경우에 대하여 설명하지만, 이것에 한정되지 않고, LED 등의 고체 발광 소자를 갖는 발광 소자 기판을 채용하여도 좋다.
다음에, 도 1에 나타내는 전기 광학 장치(1)의 제조 방법에 대하여 설명한 다.
본 실시예의 전기 광학 장치(1)의 제조 방법은 주로 반도체 기판(3)의 제조 프로세스와, 유기 EL 기판(4)의 제조 프로세스와, 이들 반도체 기판(3)과 유기 EL 기판(4)을 접합하는 프로세스를 갖고 있다. 이하, 각 프로세스에 대하여 설명하지만, 본 실시예는 특히 반도체 기판(3)의 제조 프로세스에 대하여 특징을 갖는 것이다.
(1. 반도체 기판의 제조 프로세스)
우선, 반도체 기판(3)의 제조 프로세스에 있어서는, 반도체 소자의 형성 방법으로서, 배선 기판(10)에 대하여 반도체 소자인 TFT(13)를 전사시키는 방법을 채용하고 있다. 즉, TFT 접속부(14)를 갖는 배선 기판(10)에 대하여, TFT(13)를 갖는 기판(소자 기판)을 접합시키고, 해당 TFT(13)를 배선 기판(10) 측으로 전사시킴으로써 반도체 기판(3)을 얻고 있다. 그래서, 이들 배선 기판(10)과 소자 기판(20)(도 3 참조)의 제조 공정을 설명한 후에, 이들 배선 기판(10)과 소자 기판(20)의 접합 공정 및 TFT(13)의 전사 공정 등에 대하여, 순서대로 설명한다.
도 2는 배선 기판(10)의 구성을 나타내는 평면도(도 2(a)) 및 그 A-A'선 단면도(도 2(b))이며, 도 3은 소자 기판(20)의 구성을 나타내는 평면도(도 3(a)) 및 그 B-B'선 단면도(도 3(b))이다. 또한, 도 4 내지 도 5는 각 기판(10, 20)의 접합 공정 내지 TFT(13)의 전사 공정을 단면으로 나타내는 도면, 도 6, 도 7은 도 4, 도 5에 나타내는 접합 공정 내지 전사 공정을 평면으로 나타내는 도면이다.
(1-1. 배선 기판의 제조 공정)
우선, 도 2에 나타내는 배선 기판(10)의 제조 공정에 대하여 설명한다.
처음에, 유리 기판(제 1 기판)(10a)을 준비한다. 유리 기판(10a)으로는, 석영 유리, 소다 유리 등으로 이루어지는 투광성 내열 기판이 바람직하다. 그리고, 이 유리 기판(10a)의 표면에 CVD(화학적 기상 성장)법을 이용하여 산화 실리콘막(도시 생략)을 형성한 후, 해당 산화 실리콘막 상에 배선 패턴(11)을 형성한다.
다음에, 배선 패턴(11) 상에 수지 절연막(도시 생략)을 형성한 후, 해당 수지 절연막의 일부를 제거함으로써 개구부를 형성하고, 배선 패턴(11)의 노출부를 형성한다. 그리고, 개구부를 TFT 접속부(14)로 한다. 이상의 공정에 의해, 도 2에 나타내는 배선 기판(10)을 얻을 수 있다.
또, TFT 접속부(14)는 소정 패턴으로 형성하는 것으로 하고, 구체적으로는 도 2(a)에 나타내는 바와 같이, 복수의 TFT 접속부(14)가 평면에서 보아 구형(矩形) 환상의 접속부군(단자군)을 구성하고, 해당 접속부군의 내측 영역에 접합 영역(13a)을 갖는 형태로 형성되어 있다.
여기서는, TFT 접속부(14)는 1칩(하나의 TFT(13))당 10개가 형성되고, 그 배치는, 도 2에 나타내는 바와 같이, 5×2열의 배치로 되어 있다. 또한, TFT 접속부(14)의 크기는 (5㎛∼30㎛)×(5㎛∼30㎛)로 하고, TFT 접속부(14, 14) 사이의 공간은 10∼25㎛로 했다.
(1-2. 소자 기판의 제조 공정)
다음에, 도 3에 나타내는 소자 기판(20)의 제조 공정에 대하여 설명한다.
처음에, 유리 기판(제 2 기판)(20a)을 준비한다. 유리 기판(20a)으로는 석영 유리, 소다 유리 등으로 이루어지는 투광성 내열 기판이 바람직하다. 그리고, 이 유리 기판(20a)의 표면에 TFT(13)를 형성한다. TFT(13)의 제조 방법은 고온 프로세스를 포함하는 공지의 기술이 채용되므로, 설명을 생략한다. 또, 여기서는 TFT(13)의 접속 단자(61)가 유리 기판(20a)의 바로 위에 위치하도록, 즉 TFT(13)의 접속 단자(61)가 유리 기판(20a)의 표면에 면하도록, 해당 TFT(13)를 공지의 고온 프로세스 기술로 형성하는 것으로 하고 있다.
또, 유리 기판(20a)의 TFT(13)가 형성된 표면에는, 박리층(41)이 형성되어 있다. 박리층(41)은 레이저광 등의 조사에 의해 당해 층내나 계면에 있어서 박리(「층내 박리」 또는 「계면 박리」라고도 함)가 생기는 재료로 이루어진다. 즉, 일정한 강도의 광을 조사함으로써, 구성 물질을 구성하는 원자 또는 분자에 있어서의 원자간 또는 분자간 결합력이 소실되거나 또는 감소하여, 제거(ablation) 등이 발생해서, 박리를 일으키는 것이다. 또한, 조사광의 조사에 의해, 박리층(41)에 함유되어 있던 성분이 기체로 되어 방출되어 분리에 이르는 경우와, 박리층(41)이 광을 흡수하여 기체가 되고, 그 증기가 방출되어 분리에 이르는 경우가 있다.
박리층(41)의 조성으로는, 여기서는 비정질 실리콘(a-Si)이 채용되고, 또한, 당해 비정질 실리콘 중에 수소(H)가 함유되어 있더라도 좋다. 수소가 함유되어 있으면, 광의 조사에 의해, 수소가 방출됨으로써 박리층(41)에 내압이 발생하고, 이 것이 박리를 촉진시키므로 바람직하다. 이 경우의 수소의 함유량은 2at% 정도 이상인 것이 바람직하고, 2∼20at%인 것이 더 바람직하다. 수소의 함유량은 성막 조건, 예컨대, CVD 법을 이용하는 경우에는, 그 가스 조성, 가스 압력, 가스 분위기, 가스 유량, 가스 온도, 기판 온도, 투입하는 파워 등의 조건을 적절히 설정함으로써 조정한다. 이밖의 박리층 재료로는, 산화규소 또는 규산화합물, 질화규소, 질화알루미늄, 질화티탄 등의 질화세라믹, 유기 고분자 재료(광의 조사에 의해 이들 원자간 결합이 절단되는 것), 금속, 예컨대, Al, Li, Ti, Mn, In, Sn, Y, La, Ce, Nd, Pr, Gd 또는 Sm, 또는 이들 중 적어도 일종을 포함하는 합금을 들 수 있다.
박리층(41)의 두께로는, 1㎚∼20㎛ 정도인 것이 바람직하고, 10㎚∼2㎛ 정도인 것이 보다 바람직하고, 20㎚∼1㎛ 정도인 것이 더욱 더 바람직하다. 박리층(41)의 두께가 지나치게 얇으면, 형성된 막 두께의 균일성을 잃어 박리에 얼룩이 발생하기 때문이며, 박리층(41)의 두께가 지나치게 두꺼우면, 박리에 필요한 조사광의 파워(광량)를 크게 할 필요가 있거나, 또한, 박리 후에 남겨진 박리층(41)의 잔류물을 제거하는데 시간이 필요하다.
박리층(41)의 형성 방법은 균일한 두께로 박리층(41)을 형성할 수 있는 방법이면 좋고, 박리층(41)의 조성이나 두께 등의 제반 조건에 따라 적절히 선택하는 것이 가능하다. 예컨대, CVD(MOCCVD, 저압 CVD, ECR-CVD 포함)법, 증착, 분자선 증착(MB), 스퍼터링법, 이온 도핑법, PVD법 등의 각종 기상 성막법, 전기 도금, 침지 도금(디핑), 무전해 도금 법 등의 각종 도금법, LB(Langmuir Blodgett)법, 스핀 코팅법, 스프레이 코팅법, 롤코팅법 등의 도포법, 각종 인쇄법, 전사법, 잉크젯법, 분말젯법 등을 적용할 수 있다. 이들 중 2종 이상의 방법을 조합시켜도 좋다.
특히, 박리층(41)의 조성이 비정질 실리콘(a-Si)인 경우에는, CVD법, 특히 저압 CVD나 플라즈마 CVD에 의해 성막하는 것이 바람직하다. 또한, 박리층(41)을 졸겔(Geld)법에 의해 세라믹을 이용하여 성막하는 경우나 유기 고분자 재료로 구성하는 경우에는, 도포법, 특히 스핀 코팅에 의해 성막하는 것이 바람직하다.
(1-3. 접합 공정)
이상과 같은 방법에 의해 제조한 배선 기판(10)과 소자 기판(20)의 접합을 행한다. 여기서는, 우선, 도 4(a) 및 도 6(a)에 나타내는 바와 같이, 배선 기판(10)의 유리 기판(10a) 상에 있어서, 복수의 TFT 접속부(14)로 구성되는 접속부군의 내측 영역(접합 영역)(13a)에 접착제(51)를 도포한다. 접착제(51)의 도포 방법은, 예컨대, 디스펜스법, 포토리소그래피법 혹은 잉크젯 장치를 이용한 액적 토출법 등으로써 실행할 수 있다.
접착제(51)의 도포 부분은 유리 기판(10a)의 TFT 접속부(14)가 형성된 영역을 피한 위치이며, 후술하는 TFT(13)를 접합했을 때에, 접착제(51)가 해당 TFT 접속부(14)로 흘러 들어가지 않는 위치로 하고 있다. 또한, 접착제(51)의 도포량은 마찬가지로 TFT 접속부(14)로 흘러 들어가지 않는 정도의 양으로 하고 있다.
또, 접착제(51)의 도포는 소자 기판(20) 측에도 실행할 수 있고, 그 위에 배선 기판(10) 및 소자 기판(20)의 쌍방에 실행하는 것으로 하여도 좋다. 또한, 접착제(51)의 도포 형상은 평면에서 보아 정사각형 형상이나 원형 형상의 외에, 점이 나 선을 산재시킨 것이어도 좋다. 접착제(51)로는 열가소성 수지 외에, 광경화형 수지를 이용하여도 좋고, 또한 접착제(51) 중에 충전재나 입자를 함유시킨 것을 이용하여도 좋다.
다음에, 도포한 접착제(51)를 통해, 배선 기판(10)과 소자 기판(20)을 접합한다. 구체적으로는, 도 4(b) 및 도 6(b)에 나타내는 바와 같이, 배선 기판(10) 측의 유리 기판(10a) 중 TFT 접속부(14)가 형성된 면과, 소자 기판(20) 측의 유리 기판(20a) 중 접속 단자(61)가 형성된 면을 각각 대향시키면서 각 기판(10, 20)을 접합하는 것으로 하고 있다. 따라서, TFT(13)가 배선 기판(10)의 표면에 접촉되는 것으로 된다. 또한, 특히 TFT 접속부(14)가 기판면 내에서 TFT(13)의 외측에 위치하도록, 즉 접합 영역(13a) 내에 TFT(13)가 위치하도록 접합을 행하는 것으로 하고 있다.
(1-4. 전사 공정)
다음에, 유리 기판(20a) 측에 형성된 TFT(13)를 유리 기판(10a) 측(배선 기판(10) 측)에 전사하기 위해, 유리 기판(20a)의 박리를 행한다. 구체적으로는, 도 4(c)에 나타내는 바와 같이, 유리 기판(20a)의 이면측(소자 기판(20)의 TFT(13)가 형성되어 있지 않은 쪽의 면)으로부터, 레이저광 L을 조사한다. 그렇게 하면, 박리층(41)의 원자나 분자의 결합이 약해지고, 또한, 박리층(41) 내의 수소가 분자화하여, 결정 결합으로부터 분리되며, 즉, TFT(13)와 유리 기판(20a)의 결합력이 완전히 없어져, 레이저광 L이 조사된 부분의 유리 기판(20a)과 TFT(13)의 결합(접착) 을 용이하게 분리할 수 있게 된다.
이상과 같은 레이저광 조사에 의해, TFT(13)로부터 유리 기판(20a)을 박리하는 것에 의해, 도 5(a) 및 도 7(a)에 나타내는 바와 같이, TFT(13)가 배선 기판(10)에 전사된다. 그리고, 동 도면에 나타내는 바와 같이, 배선 기판(10)의 접속 단자(TFT 접속부)(14)의 표면과, 소자 기판(20)의 접속 단자(61)의 표면이 각각 같은 방향(위 방향)을 지향하는 형태로 배치되게 된다.
(1-5. 단자의 접속 공정)
이상의 전사를 행한 후, 각 접속 단자(14, 61)간 전기적 접속을 행한다. 여기서는, 무전해 도금 처리법을 이용하여 접속하는 것으로 하고 있다. 우선, 각 접속 단자(14, 61) 표면의 습윤성 향상 및 잔류물을 제거하기 위해 처리액에 침지한다. 본 실시예에서는, 플루오르화수소산이 0.01%∼0.1% 및 황산이 0.01%∼0.1% 함유된 수용액 중에 1분 내지 5분간 침지한다. 또는 0.1%∼10%의 수산화나트륨 등의 알칼리베이스의 수용액에 1분 내지 10분 침지하여도 좋다.
다음에, 수산화 나트륨베이스로 pH가 9∼13인 알칼리성 수용액을 20℃∼60℃로 가열한 용액 중에 1초∼5분간 침지하여, 표면의 산화막을 제거한다. 또는 5%∼30% 질산(nitric acid)을 베이스로 한 pH1∼3의 산성 수용액을 20℃∼60℃로 가열한 용액 중에 1초∼5분간 침지하여도 좋다.
또한, ZnO를 함유한 pH11∼13의 진게이트액 중에 1초∼2분간 침지하고, 단자 표면을 Zn으로 치환한다. 그 후, 5%∼30%의 질산 수용액에 1초∼60초 침지하여, Zn을 박리한다. 그리고, 재차 진게이트액 중에 1초∼2분 침지하여, 치밀한 Zn입자를 Al 표면에 석출시킨다. 그 후, 무전해 Ni 도금 욕조에 침지하여, Ni 도금을 형성한다.
도금 높이는 2㎛∼10㎛ 정도 석출시킨다. 도금 욕조는 차아인산(hypophosphorous acid)을 환원제로 포함하며, pH4∼5, 욕조 온도는 80℃∼95℃이다.
이러한 공정에서는, 차아인산 욕(浴)을 행하므로, 인(P)이 공석(共析)된다. 도금 금속은 배선 기판(3)의 접속 단자(TFT 접속부)(14) 및 TFT(13)의 접속 단자(61)의 쌍방으로부터 등방 성장하기 때문에, 쌍방의 단자(14, 61)에서 성장한 도금 금속이 각 단자의 높이 갭의 절반의 두께까지 성장됨으로써 접합한다. 또, 접속 면적을 늘리기 위해, 접합 후에도 어느 정도 도금을 계속하는 것으로 하고 있다.
모든 단자(14, 61)끼리가 접속되면, 마지막으로 치환 Au 도금 욕조 중에 침지하여, Ni 표면을 Au로 한다. Au는 0.05㎛∼0.3㎛ 정도로 형성한다. Au조는 시안 프리 타입을 이용하고, pH6∼8, 욕조 온도 50℃∼80℃로 1분∼30분간 침지한다. 이와 같이 하여, 쌍방의 접속 단자(14, 61) 상에 Ni-Au 도금 범프를 형성한다.
이상에 의해, 도 5(b) 및 도 7(b)에 나타내는 바와 같이, 쌍방의 접속 단자(14, 61)는 무전해 도금에 의해 성장한 범프(71, 72)에 의해 상호 전기적으로 접속되고, 배선 기판(10) 상에 반도체 소자인 TFT(13)가 실장된 반도체 기판(3)을 얻을 수 있다.
이와 같이, 본 실시예에서는, 각 단자(14, 61)가 각각 위쪽을 향하도록 TFT(13)를 배선 기판(10)에 전사한 후, 각각 위쪽을 향한 단자(14, 61) 사이에서 무전해 도금에 의해 전기적으로 접속을 취하는 것으로 하고 있기 때문에, 외관, 촉침식 검사 방법 등에 의한 접속 상황의 확인을 용이하게 실행할 수 있게 된다. 또한, 가령 접속 불량이 발생한 경우에도, 접속부가 위쪽을 향하고 있기 때문에, 그 복구 작업도 간편하게 된다.
(2. 유기 EL 기판의 제조 프로세스)
다음에, 반도체 기판(3)과 대향하여 접합되는 유기 EL 기판의 제조 프로세스에 대하여 설명한다. 여기서는, 공지의 유기 EL 기판의 제조 방법을 채용할 수 있고, 구체적으로는, 투명 기판(120) 상에 양극(122), 음극 분리기(126), 정공 주입 수송층(123), 유기 EL 소자(124), 음극(125)을 각각, 도 1에 나타내는 바와 같이, 형성하는 것에 의해, 유기 EL 기판(4)을 얻고 있다.
(3. 반도체 기판과 유기 EL 기판의 접합 프로세스)
다음에, 상기 반도체 기판(3)과 유기 EL 기판(4)을 접합하여, 최종적으로 도 1에 나타내는 전기 광학 장치(1)를 형성하는 공정에 대하여 설명한다.
우선, 반도체 기판(3) 상에, 도전성 재료로 구성되는 유기 EL 접속부(15)를 형성하고, 해당 유기 EL 접속부(15) 상에는 은페이스트로 이루어지는 도전성 페이스트(31)를 형성한다.
다음에, 유기 EL 기판(4)의 음극(125)이 반도체 기판(3)의 도전성 페이스트 (31)와 접촉하도록, 유기 EL 기판(4)과 반도체 기판(3)을 접합한다. 또, 접합 시에는, 양 기판 사이의 공간에 밀봉 페이스트(30)를 봉입하고, 또한, 양 기판의 주변을 봉지제(32)에 의해 밀봉하고 있다.
이상과 같은 각 프로세스에 의해, 도 1에 나타내는 전기 광학 장치(1)가 완성된다.
이 전기 광학 장치(1)는 유기 EL 기판(4)에 있어서의 반도체 기판(3) 측으로부터, 순서대로 음극(125), 유기 EL 소자(124), 정공 주입/수송층(123), 양극(122)이 배치된, 양극(122) 측으로부터 발광을 취출하는 탑에미션형 유기 EL 장치로 된다.
이상, 본 실시예를 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니다. 예컨대, 본 실시예에서는, 각 단자(14, 61)간을 전기적으로 접속시키기 위해, 각 단자(14, 61)에 있어서 각각 무전해 도금을 실시하고 있지만, 각 단자(14, 61)의 한쪽에만 무전해 도금을 실시하고, 해당 한쪽으로부터 도금을 석출시켜 접합하여도 좋다. 즉, 단자(14, 61)의 한쪽을, 도금이 석출되기 어려운 재질이나 도금 석출이 불가능한 재질로 구성할 수 있다. 또, 이들 단자(14, 61)를 구성하는 재료로는, 예컨대, Al, Cu 등의 금속 도전 재료 외에, TiN 등의 질화막을 이용하여도 좋다.
또한, 각 단자(14, 61)의 도금 접속을 용이하게 하기 위해, 도 8(a)에 나타내는 바와 같이, TFT(13)의 형상을 단면 테이퍼 형상으로 구성하는 것으로 하여도 좋다. 즉, 배선 기판(10) 측을 향해, 스프레드 형상의 TFT(13)로 함으로써, 도 8(b)에 나타내는 바와 같이, 도금(70)이 각 단자(14, 61)간의 단차를 넘어 접합되기 쉽게 되어, 한층 더 신뢰성이 높은 전기적 접속을 실현할 수 있게 된다.
또한, 도금은 버섯형 등방 성장이기 때문에, 배선 기판(10)의 단자(14)간 피치가 좁은 경우나, 단자(14)와 단자(61)의 거리가 커 도금 석출량을 많이 해야 하는 경우에는, 도 9에 나타내는 바와 같은 절연벽(91)을 형성하면 좋다.
또한, 본 실시예에서는, 구형상(矩形狀)의 TFT(칩)(13)를 이용하는 경우를 설명했지만, 예컨대, 도 10에 나타내는 바와 같이, 원형의 TFT(칩)를 이용하여도 좋다. 이 경우도, 각 단자(14, 61)를 위쪽으로 지향시켜, 무전해 도금에 의해 각 단자(14, 61)를 전기적으로 접속할 수 있다. 그리고, 이러한 원형의 TFT(칩)를 이용함으로써 접착제(51)가 등방적으로 넓어지게 되어, 접착제(51)가 접합면으로부터 밀려나오는 불량을 효과적으로 억제할 수 있게 된다.
본 발명에 따르면, 소자를 파손, 손상시키는 일없이, 소자와 배선 기판의 도통을 확실히 얻을 수 있는 반도체 기판의 제조 방법 및 전기 광학 장치의 제조 방법을 제공할 수 있다.

Claims (5)

  1. 배선 기판 상에 반도체 소자가 실장되어 이루어지는 반도체 기판의 제조 방법으로서,
    제 1 기판의 표면에 배선측 단자를 갖는 배선 기판을 제조하는 공정과,
    소자측 단자를 갖는 반도체 소자를, 제 2 기판에 대하여, 상기 소자측 단자가 해당 제 2 기판의 표면에 면하도록 형성하여 소자 기판을 제조하는 공정과,
    상기 제 1 기판 중 상기 배선측 단자가 형성된 면과, 상기 제 2 기판 중 상기 반도체 소자가 형성된 면을 각각 대향시키면서, 상기 배선측 단자가 기판면 내에서 상기 반도체 소자의 외측에 위치하도록, 상기 배선 기판과 상기 소자 기판을 접합하는 공정과,
    상기 접합 후에, 상기 제 2 기판을 상기 반도체 소자로부터 박리하는 공정과,
    상기 제 2 기판의 박리에 의해 드러난 소자측 단자와, 상기 반도체 소자의 외측에 위치하는 배선측 단자를 무전해 도금에 의해 전기적으로 접속하는 공정
    을 포함하는 것을 특징으로 하는 반도체 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 배선 기판 형성 공정에서, 복수의 배선측 단자로 구성되는 단자군을 형 성하고,
    상기 접합 공정에서, 상기 단자군의 면내 내측 영역을 접합면으로 하여, 해당 내측 영역에 접착제를 도포하고, 해당 접착제에 의해 상기 배선 기판과 상기 소자 기판을 접합하는 것
    을 특징으로 하는 반도체 기판의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 단자끼리를 전기적으로 접속하는 공정에서, 배선측 단자와 소자측 단자의 쌍방으로부터 도금을 성장시켜 접속을 행하는 것을 특징으로 하는 반도체 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 단자끼리를 전기적으로 접속하는 공정 전에, 상기 반도체 소자의 주위에 위치하는 배선측 단자의 외측에, 도금의 외측으로의 확장을 규제하기 위한 절연벽을 형성하는 것을 특징으로 하는 반도체 기판의 제조 방법.
  5. 발광 소자를 구동하기 위한 스위칭 소자가 배선 기판에 실장되어 이루어지는 전기 광학 장치의 제조 방법으로서,
    상기 스위칭 소자로서 반도체 소자를 이용하고, 해당 반도체 소자를 상기 배선 기판에 실장하는 공정으로서, 청구항 1에 기재된 반도체 기판의 제조 방법을 이용하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
KR1020050033012A 2004-04-22 2005-04-21 반도체 기판의 제조 방법 및 전기 광학 장치의 제조 방법 KR100657074B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004126965A JP3956955B2 (ja) 2004-04-22 2004-04-22 半導体基板の製造方法、電気光学装置の製造方法
JPJP-P-2004-00126965 2004-04-22

Publications (2)

Publication Number Publication Date
KR20060047308A true KR20060047308A (ko) 2006-05-18
KR100657074B1 KR100657074B1 (ko) 2006-12-13

Family

ID=35239966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050033012A KR100657074B1 (ko) 2004-04-22 2005-04-21 반도체 기판의 제조 방법 및 전기 광학 장치의 제조 방법

Country Status (4)

Country Link
US (1) US7326639B2 (ko)
JP (1) JP3956955B2 (ko)
KR (1) KR100657074B1 (ko)
CN (1) CN100495644C (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581664B2 (ja) * 2004-12-08 2010-11-17 セイコーエプソン株式会社 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法
JP2009111340A (ja) * 2007-10-11 2009-05-21 Hitachi Chem Co Ltd 接着剤付きウエハ、接着剤組成物及び接着剤付きウエハの製造方法
JP6163782B2 (ja) 2013-02-26 2017-07-19 セイコーエプソン株式会社 配線構造体、配線構造体の製造方法、液滴吐出ヘッドおよび液滴吐出装置
JP6160119B2 (ja) 2013-02-26 2017-07-12 セイコーエプソン株式会社 配線構造体、配線構造体の製造方法、液滴吐出ヘッドおよび液滴吐出装置
JP6354188B2 (ja) * 2014-02-10 2018-07-11 セイコーエプソン株式会社 導通構造、導通構造の製造方法、液滴吐出ヘッドおよび印刷装置
JP6314519B2 (ja) 2014-02-10 2018-04-25 セイコーエプソン株式会社 導通構造、導通構造の製造方法、液滴吐出ヘッドおよび印刷装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH629002A5 (en) * 1979-05-04 1982-03-31 Ebauches Electroniques Sa Passive electrooptic display cell and method for manufacture thereof
JPH01140652A (ja) 1987-11-26 1989-06-01 Sharp Corp 立体型半導体装置
JP2772157B2 (ja) 1991-05-28 1998-07-02 三菱重工業株式会社 半導体装置の配線方法
JPH0786340A (ja) 1993-06-29 1995-03-31 Nippon Chemicon Corp 半導体素子の接続方法
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP4019305B2 (ja) 2001-07-13 2007-12-12 セイコーエプソン株式会社 薄膜装置の製造方法
JP2003098977A (ja) 2001-09-19 2003-04-04 Sony Corp 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法
US7101729B2 (en) 2002-03-28 2006-09-05 Seiko Epson Corporation Method of manufacturing a semiconductor device having adjoining substrates
JP2003347524A (ja) 2002-05-28 2003-12-05 Sony Corp 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2004031669A (ja) 2002-06-26 2004-01-29 Seiko Epson Corp 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器
JP4748986B2 (ja) * 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
CN1691280A (zh) 2005-11-02
US20050250306A1 (en) 2005-11-10
JP2005311122A (ja) 2005-11-04
CN100495644C (zh) 2009-06-03
KR100657074B1 (ko) 2006-12-13
JP3956955B2 (ja) 2007-08-08
US7326639B2 (en) 2008-02-05

Similar Documents

Publication Publication Date Title
US7354803B2 (en) Method for manufacturing substrate conjugate, substrate conjugate, method for manufacturing electro-optical apparatus, and electro optical apparatus
KR100657074B1 (ko) 반도체 기판의 제조 방법 및 전기 광학 장치의 제조 방법
US7342179B2 (en) Electronic device and method for producing the same
US20220102262A1 (en) Semiconductor device having chip stacked and molded
KR100711377B1 (ko) 기판 접합체의 제조 방법, 기판 접합체, 및 전기 광학 장치
JP2004158701A (ja) 素子チップ実装用のバンプ構造及びその形成方法
JP4581664B2 (ja) 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法
JP4506460B2 (ja) 有機エレクトロルミネッセンス装置の製造方法及び電子機器
KR100690530B1 (ko) 반도체 장치, 반도체 장치의 제조 방법,일렉트로루미네선스 장치 및 일렉트로루미네선스 장치의제조 방법
JP2006080182A (ja) 配線基板と半導体素子の接続方法、半導体基板の製造方法、半導体基板の補修方法及び電気光学装置の製造方法
TW202209927A (zh) 具有貫通孔的玻璃基板製造方法及顯示裝置製造方法
JP2005114917A (ja) 基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2005109000A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2005316275A (ja) 半導体基板の製造方法、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、電子機器
JP2005106981A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2005268500A (ja) 配線基板の製造方法、配線基板及び電気光学装置
JP2005183031A (ja) 基板接合体、基板接合体の製造方法、電気光学装置、及電子機器
JP2005134453A (ja) 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
JP2005175170A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、電子機器、並びにバンプ電極構造
JP2005268501A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法及び電気光学装置
JP2005129836A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器
JP2005106982A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2005175002A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器
JP2005129834A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器
JP2005259866A (ja) 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8