KR20060047180A - 광학디바이스 및 그 제조방법 - Google Patents

광학디바이스 및 그 제조방법 Download PDF

Info

Publication number
KR20060047180A
KR20060047180A KR1020050031923A KR20050031923A KR20060047180A KR 20060047180 A KR20060047180 A KR 20060047180A KR 1020050031923 A KR1020050031923 A KR 1020050031923A KR 20050031923 A KR20050031923 A KR 20050031923A KR 20060047180 A KR20060047180 A KR 20060047180A
Authority
KR
South Korea
Prior art keywords
base
terminal portion
chip
optical device
optical element
Prior art date
Application number
KR1020050031923A
Other languages
English (en)
Other versions
KR100665786B1 (ko
Inventor
마사노리 미나미오
도시유키 후쿠다
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20060047180A publication Critical patent/KR20060047180A/ko
Application granted granted Critical
Publication of KR100665786B1 publication Critical patent/KR100665786B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00—Parts, details or accessories of cooking-vessels
    • A47J36/02—Selection of specific materials, e.g. heavy bottoms with copper inlay or with insulating inlay
    • A47J36/027—Cooking- or baking-vessels specially adapted for use in microwave ovens; Accessories therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Food Science & Technology (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 집약도가 높은 광학디바이스 및 그 제조방법을 제공하는 것이다.
광학디바이스는, 베이스(10)와, 베이스(10)에 설치된 광학소자 칩(5)과, 광학소자 칩(5)의 이면 상에 설치된 집적회로 칩(50)과, 투광성 부재(창 부재(6))를 구비한다. 베이스(10) 내에는 배선(12)이 매입되며, 배선(12)은, 내부단자부(12a), 외부단자부(12b), 및 중간단자부(12c)를 갖는다. 광학소자 칩(5)의 패드전극(5b)과 내부단자부(12a)는, 범프(8)를 개재하고 접속되며, 집적회로 칩(50)의 패드전극(50b)과 중간단자부(12c)는 금속세선(52)을 개재하고 접속된다.

Description

광학디바이스 및 그 제조방법{OPTICAL DEVICE AND METHOD FOR FABRICATING OPTICAL DEVICE}
도 1의 (a), (b)는, 차례로 제 1 실시예에 관한 광학디바이스의 IA-IA선에서의 단면도 및 이면도.
도 2의 (a)∼(g)는, 제 1 실시예에 관한 광학디바이스의 제조공정을 나타내는 단면도.
도 3의 (a), (b)는, 제 1 실시예에 관한 광학디바이스의 제조공정 중 몰딩공정을 나타내는 단면도.
도 4의 (a), (b)는, 차례로 제 2 실시예에 관한 광학디바이스의 IVA-IVA선에서의 단면도 및 이면도.
도 5의 (a), (b)는, 차례로 제 3 실시예에 관한 광학디바이스의 VA-VA선에서의 단면도 및 이면도.
도 6의 (a)∼(e)는, 제 3 실시예에 관한 광학디바이스의 제조공정을 나타내는 단면도.
도 7은 종래의 광학디바이스 구조를 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
2 : 개구부 5 : 촬상소자
5a : 주면 5b : 패드전극
6 : 창 부재 7, 15 : 실링 수지
8 : 범프 10 : 베이스
10a : 위치결정공 10b : 단차부
12 : 배선 12a : 내부단자부
12b : 외부단자부 12c : 중간단자부
12d : 굴곡보강용 단자부 13 : 땜볼
20 : 봉입테이프 30 : 몰딩 금형
30a : 다이 캐비티 30b : 구획부
30c : 핀 부재 30d : 볼록부
40 : 홀로그램 40a : 본체부
40b : 홀로그램영역 50 : 집적회로 칩
51 : 절연체층 52 : 금속세선
본 발명은 고체촬상장치나, 광 픽업시스템에 이용되는 수광디바이스나, 홀로그램유닛 등의 광학디바이스 및 그 제조방법에 관한 것이다.
최근, 비디오카메라, 디지털카메라, 디지털스틸카메라 등에 내장되는 광학디바이스는, CCD 등의 촬상소자를, 절연성재료로 이루어진 베이스 등의 어댑터 부재 에 탑재시킨 상태에서, 수광영역이 투광판으로 피복 실장되어, 실장체로서 제공된다.
그런데, 광학디바이스의 소형화를 위해, 촬상소자는, 베어칩인 채로 베이스 등의 어댑터 부재에 탑재된다(예를 들어 일특개 2000-58805호 공보 참조).
도 7은 종래의 광학디바이스 구조를 나타내는 단면도이다. 도 7에 나타내는 바와 같이, 광학디바이스는 주요부재로서, 세라믹 또는 가소성 수지로 이루어지며 중앙부에 개구부(132)를 갖는 틀 형상의 베이스(131)와, 베이스(131)의 하면 쪽에 설치된 CCD 등으로 구성되는 촬상소자(135)와, 베이스(131)의 상면 쪽에 개구부(132)를 사이에 두고 촬상소자(135)와 대향하도록 설치된 유리로 이루어지는 투광판(136)을 구비한다.
베이스(131) 하면의 개구부(132) 둘레를 따른 영역에는 오목부(133)가 형성되며, 베이스(131) 하면의 개구부(132) 근방에서 베이스(131)의 외주 쪽 면에 걸치는 영역을 피복하는, 금도금층으로 된 배선(134)이 배치된다. 촬상소자(135)는 베이스(131)의 하면 중 오목부(133)의 주연부에 설치되며, 수광영역(135a)이 개구부(132)로 노출되도록 배치된다.
또 촬상소자(135) 상면의 외주 부근에는, 촬상소자(135)와 외부기기 사이에서 신호를 수수하기 위한 전극패드(도시 생략)가 설치된다. 또한 배선(134)에서의 개구부(132)에 인접된 단부에 내부단자부가 형성되며, 배선(134)의 내부단자부와 전극패드가 범프(돌기전극)(138)를 개재하고 전기적으로 접속된다. 그리고 촬상소자(135), 배선(134) 및 범프(138)는, 베이스(131)의 하면 상에서 촬상소자(135)의 주위에 배치된 실링 수지(137)에 의해 밀봉된다.
이상과 같이 촬상소자(135)의 수광영역(135a)은, 개구부(132)에 형성된 폐쇄공간 내에 배치된다. 이 광학디바이스는, 도 7에 나타내는 바와 같이, 투광판(136)을 위로 향하게 한 상태에서 회로기판 상에 탑재된다. 그리고 배선(134)에서 오목부(133)보다 바깥쪽으로 나온 영역 중 베이스(131)의 하면 상에 위치하는 부분에 외부단자부가 형성되며, 이 외부단자부가 회로기판 상의 전극과 접속되기 위해 사용된다.
또 도 7에는 나타내지 않지만, 투광판(136)의 위쪽에는, 촬상광학계가 내장된 거울통이 장착된다. 이 거울통과 수광영역(135a)의 상호 위치관계는, 소정의 오차 내에서 안정되도록 그 요구정밀도가 정해진다.
그리고 거울통에 내장된 촬상광학계를 통해, 피촬상대상으로부터의 광이 촬상소자(135)의 수광영역(135a)에 집광되어, 촬상소자(135)에 의해 광전변환 된다.
여기서, 도 7에 나타내는 베이스(131)의 구조와는 달리, 촬상소자(135)가 탑재되는 면에 오목부(133)가 형성되지 않은, 전체적으로 평탄한 평판형상을 갖는 베이스를 이용한 광학디바이스의 예도 알려져 있다(예를 들어, 일특개 2002-43554호 공보 참조). 이 경우에는, 베이스의 개구부 둘레보다 바깥쪽의 외주부에 배치된 외부단자부와 회로기판 상의 전극은, 지름이 큰 땜볼 등에 의해 접속된다. 그리고 땜볼에 의해, 촬상소자의 하면과 회로기판 상면과의 간격이 조절된다.
이와 같은 구조의 고체촬상장치는, 패키지의 높이나 점유면적이 작아, 고밀도 실장에 적합하다.
또 DVD, CD, MD 등의 기록매체 사이에서 정보의 기입, 판독, 기입변경 등을 실행하는 광 픽업 시스템에 이용되는 수광 디바이스나, 광 픽업 중의 복수 요소를 일체화한 홀로그램유닛 등의 광학디바이스에 있어서도, 기본적으로는 마찬가지의 구성이 채용되고 있다.
그러나 도 7에 나타내는 종래의 광학디바이스 구조에서는, 고체촬상장치나 광 픽업 등의 시스템 전체적인 집약도가 충분하지 않으며, 아직 개선의 여지가 있다.
본 발명의 목적은, 집약도가 높은 광학디바이스 및 그 제조방법을 제공하는 데 있다.
본 발명의 광학디바이스는, 개구부 주변의 영역에 단차부를 갖는 베이스와, 베이스의 개구부를 사이에 두고 설치된 광학소자 칩 및 투광성 부재와, 단차부에 설치되어 외부단자부보다 위로 올려진 내부단자부를 갖는 배선을 구비한다.
이로써 전체적으로 두께가 얇은, 집약도 높은 광학디바이스를 얻을 수 있다. 또 광학디바이스가 내장되는 시스템 전체의 소형화, 원가의 저감을 도모할 수 있다.
내부단자부의 상하면과, 베이스의 내부단자부에 인접하는 영역의 상하면이 실질직으로 동일 평면에 있음으로써, 수지봉입 공정을 이용하여 내부단자부를 위로 올릴 수 있다.
광학소자 칩은, 배선의 단자부 상에 플립칩 접속됨으로써, 광학디바이스가 보다 소형화된다.
배선의 내부단자부-외부단자부간에 보강용 단자부를 설치하는 것이 바람직하다.
또 광학소자 칩의 이면 상에 집적회로 칩을 설치할 수도 있다.
본 발명의 광학디바이스 제조방법은, 배선패턴을 갖는 리드프레임과 배선이 될 리드프레임을 몰딩해두고, 각각 개구부를 둘러싸는 복수의 광학디바이스형성영역에 광학소자 칩을 설치하여, 광학소자 칩과 베이스간을 봉함하며, 또 베이스에, 개구부를 사이에 두고 투광성 부재를 광학소자 칩과 대향하도록 설치하여 양자간을 봉함시키는 방법에 있어서, 몰딩공정에서는, 배선패턴의 내부단자부를 몰딩금형 하형의 볼록부 상에 설치하여, 내부단자부를 상형과 하형 사이에 개재시킨 상태에서 수지봉입을 하는 방법이다.
이 방법으로써, 전체적인 두께가 얇은 집약도 높은 광학디바이스를 쉽게 형성할 수 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
(실시예)
(제 1 실시예)
-광학디바이스의 구조-
도 1의 (a), (b)는, 차례로 제 1 실시예에 관한 광학디바이스의 IA-IA선에서 의 단면도 및 이면도이다. 단 도 1의 (a)와 도 1의 (b)는 서로 다른 척도로 도시된다.
도 1에 나타내는 바와 같이, 본 실시예의 광학디바이스는, 에폭시수지 등의 가소성수지로 이루어지며, 중앙부에 개구부(2)를 갖는 틀 모양의 베이스(10)와, 베이스(10)의 하면 쪽에 설치된 광학소자 칩(5)과, 광학소자 칩(5)의 이면 상에 접착제로 이루어지는 절연체층(51)을 개재하고 설치된 집적회로 칩(50)과, 베이스(10)의 상면 쪽에 개구부(2)를 사이에 두고 광학소자 칩(5)과 대향하도록 설치된, 유리 등으로 이루어진 투광성부재인 창 부재(6)와, 땜볼(13)을 구비한다. 베이스(10)는, 광학디바이스의 광학소자 칩과 투광성부재를 연결하는 부재이다. 이 구조는, 몰딩 공정을 행하고 나서 광학소자 칩을 베이스 상에 탑재하는 순서로 형성되므로, 이른바 프리몰딩 구조라 불린다.
본 실시예에서 광학소자 칩(15)은, CCD 등의 고체촬상소자가 탑재되며, 광학디바이스는 비디오카메라, 디지털카메라, 디지털스틸카메라 등에 이용되는 고체촬상장치이다.
단, 광학소자 칩이, 고체촬상소자 대신에 복수의 수광소자를 이산적으로 배치한 것이나, 발광소자만을 탑재시킨 것이라도 되며, 이 경우 광학디바이스는, DVD, CD, MD 등을 구비한 시스템에 이용되는 광 픽업에 배치되는 수광디바이스 또는 발광디바이스이다.
집적회로 칩(50)에는 집적회로가 탑재되며, 집적회로는 광학소자 칩(5)의 구동회로, 각종 논리회로, 프론트엔드회로, 타이밍생성기 등의 주변회로나 메모리 등 이다.
또 베이스(10) 내에는 배선(12)이 매입되며, 배선(12)의 한쪽 단부는 베이스(10) 하면의 개구부(2) 부근 영역에서 베이스(10)를 구성하는 몰딩 수지에서 노출되어 내부단자부(12a)가 되며, 배선(12)의 다른 쪽 단부는 베이스(10) 하면의 둘레부에서 베이스(10)를 구성하는 몰딩 수지에서 노출되어 외부단자부(12b)가 된다. 또 배선(12)에 따라서는, 내부단자부(12a) 대신에 또는 내부단자부(12a)와 함께, 내부단자부(12a)보다 바깥쪽 위치에, 몰딩 수지에서 노출된 중간단자부(12c)가 형성된다.
여기서 배선(12)은, 내부단자부(12a)에서 다른 부분보다 위쪽으로 위치하도록 올려지며, 베이스(10)의 하면에는, 개구부(2)의 주변영역에서 오목형상이 되는 단차부(10b)가 형성된다. 그리고 내부단자부(12a)의 주위에서는, 베이스(10)의 상면 위치가 배선(12)의 상면 위치와 동일하며, 베이스(10)의 하면 위치는 배선(12) 내부단자부(12a)의 하면 위치와 실질적으로 동일하거나, 내부단자부(12a)의 하면 위치보다 위쪽에 있다. 이와 같은 구조는, 후술하는 제조공정을 채용함으로써 실현된다.
또한 베이스(10)에는, 광학디바이스의 X·Y방향 중심위치를 결정하는 기준이 되는 위치결정공(10a)이 2 개소에 형성되며, 후술하는 제조공정에서 칩 탑재 시의 기준위치나, 렌즈 등의 광학계를 수납한 거울통의 설치위치 기준으로서 이용된다. 이 위치결정공(10a)은, 2 개소 이상 있으면 광학디바이스의 중심위치를 알 수 있으므로, 위치결정 기능을 수행할 수 있다. 혹은, 위치결정공(10a) 대신에 베이스 (10)의 외주부에 위치결정용 단차부를 형성해도 동일기능을 수행할 수 있다. 단, 본 발명의 기본적인 효과는, 위치결정용 구멍이나 위치결정용 단차부 등의 위치결정수단이 구성되지 않아도 발휘할 수 있다.
광학소자 칩(5)은, 베이스(10)의 하면 중 개구부(2)의 주변에 위치하는 영역에, 그 수광영역이 형성된 주면(5a)이 개구부(2)에 노출되도록 설치된다. 광학소자 칩(5) 주면(5a)의 외주부근에는, 광학소자 칩(5)과 외부기기 사이에서 신호를 수수하기 위한 전극패드(5b)가 배치된다. 그리고 배선(12)의 내부단자부(12a)와 광학소자 칩(5)의 전극패드(5b)가 범프(돌기전극)(8)를 사이에 두고 전기적으로 접속된다.
또 집적회로 칩(50)은, 집적회로를 구성하는 트랜지스터 등의 반도체소자가 형성된 주면(50a)을 하방으로 향하게 하여, 광학소자 칩(5)의 이면 상에 적층된다. 집적회로 칩(50)의 주면(50a) 외주 부근에는, 집적회로 칩(50)과, 광학소자 칩(5) 또는 외부기기 사이에서 신호를 수수하기 위한 전극패드(50b)가 배치된다. 그리고 배선(12)의 중간단자부(12c)와 전극패드(50b)가 금속세선(52)에 의해 전기적으로 접속된다.
여기서 배선(12)은, 내부단자부(12a)와 외부단자부(12b)를 접속하는 것, 내부단자부(12a)와 중간단자부(12c)를 접속하는 것, 중간단자부(12c)와 외부단자부(12b)를 접속하는 것, 내부단자부(12a)와 중간단자부(12c)와 외부단자부(12b)를 접속하는 것 등이 있다. 도 1의 (a)에서는, 내부단자부(12a)와 중간단자부(12c)와 외부단자부(12b)를 접속하는 배선(12)을 나타내며, 배선(12)은 위치결정공(10a)을 우회하여 형성된다.
그리고 광학소자 칩(5), 집적회로 칩(50), 배선(12), 금속세선(52) 및 범프(8)는 베이스(10)의 하면 상에서 광학소자 칩(5) 및 집적회로 칩(50)의 주위에 배치된 실링 수지(7)에 의해 봉입된다. 한편, 베이스(10)의 상면 상에서는, 베이스(10)와 창 부재(6) 사이의 간격이, 창 부재(6)의 주위에 배치된 실링 수지(15)에 의해 매입되며, 실링 수지(7, 15)에 의해 내부공간(개구부(2))이 밀봉되어, 실장체가 구성된다.
본 실시예에서 실장체 전체의 두께는, 예를 들어 2㎜ 이하로 설정된다. 그리고 집적회로 칩(50)의 크기는, 세로 0.5∼10㎜, 가로 0.5∼10㎜, 두께 0.05∼0.3㎜의 범위이며, 광학소자 칩(5)의 크기는, 세로 0.5∼10㎜, 가로 0.5∼10㎜, 두께 0.05∼0.3㎜의 범위이다. 집적회로 칩(50)은 광학소자 칩(5)과 같은 정도의 크기라도 되며, 광학소자 칩(5)보다 크거나 작아도 상관없다. 어느 경우든, 광학소자 칩(5) 상에 집적회로 칩(50)을 적층하는 구조를 취할 수 있기 때문이다.
본 실시예의 광학디바이스에 의하면, 광학소자 칩(5)과, 집적회로를 탑재한 집적회로 칩(50)을 1 패키지화할 수 있어, 이른바 SIP(System In Package)를 실현할 수 있다. 즉, 고체촬상소자, 수광디바이스, 발광디바이스 등과, 이를 제어하는 집적회로 등을 1 패키지화 함으로써, 집약도가 높은 광학디바이스를 얻을 수 있다. 또 광학디바이스가 내장되는 카메라 등 시스템 전체의 소형화와 제조원가의 저감을 도모할 수 있다.
특히, 광학소자 칩(5) 및 집적회로 칩(50)이 위로 올려짐으로써, 다음과 같 은 효과도 발휘할 수 있다.
첫째로, 실링 수지(7)의 최하면과 땜볼(13)의 최하면과의 차, 즉 틈새(Q)를 충분히 크게 확보할 수 있다. 특히, 내부단자부(12a)의 상면이 베이스(10)의 상면과 실질적으로 같은 위치로 될 때까지, 내부단자부(12a)를 위로 올림으로써, 광학디바이스 전체적인 두께를 크게 하는 일없이, 광학소자 칩(5) 및 집적회로 칩(50)을 가능한 한 위쪽으로 올릴 수 있다. 따라서 틈새(Q)의 확대에 의해 광학디바이스를 모기판에 실장할 때, 땜볼(13)에 의한 모기판 배선과의 접속 신뢰성이 향상하게 된다. 또 이로써 땜볼(13)의 지름을 작게 할 수 있으므로, 광학디바이스 전체의 높이 치수를 축소시킬 수 있다.
둘째로, 집적회로 칩(50)의 패드전극(50b)과, 배선(12) 중간단자부(12c) 사이의 거리가 가까워짐으로써, 금속세선(52)의 루프 단차를 저감할 수 있으므로, 와이어본딩을 보다 정확하게 행할 수 있다.
셋째로, 창 부재(6)의 저면과 광학소자(10) 상면과의 거리가 단축됨으로써, 창 부재(6)의 위쪽에 배치되는 렌즈의 초점거리를 조정하기 위한 렌즈의 이동범위를 크게 확보할 수 있어, 광학디바이스가 배치되는 시스템의 설계 자유도가 증대된다.
-광학디바이스의 제조공정-
도 2의 (a)∼(g)는 본 발명의 제 1 실시예에 관한 광학디바이스의 제조공정을 나타내는 단면도이다. 단, 도 2의 (a)∼(g)에 나타내는 공정에서는 1 개의 광학디바이스 형성영역만 표시되지만, 실제로는 다수의 광학디바이스 형성영역을 바 둑판형태로 갖는 리드프레임을 이용하여 제조공정이 진행된다.
또 도 3의 (a), (b)는 본 실시예에 관한 광학디바이스 제조공정 중 몰딩공정을 나타내는 단면도이다.
우선 도 2의 (a)에 나타내는 공정에서, 배선패턴이 형성된 리드프레임(12)을 봉입테이프(20) 상에 탑재한다. 리드프레임(12)의 대부분은, 그 하부에 하프에칭 또는 프레스가공으로 이루어지는 오목부가 형성되며, 내부단자부(12a), 외부단자부(12b) 및 중간단자부(12c)로 될 부분만이, 오목부의 저면에서 하방으로 돌출된 구조이다. 봉입테이프(20) 중 일부는, 중간단자부(12c)의 하방에 위치하는 영역보다 안쪽 부분은, 절단된다. 단, 이 부분이 절단되지 않고 연속되는 봉입테이프를 이용해도 된다.
다음으로 도 2의 (b)에 나타내는 공정에서 몰딩 공정을 실시한다. 즉, 도 3의 (a), (b)에 나타내는 바와 같이, 리드프레임(배선(12))에 봉입테이프(20)를 붙인 것을 몰딩 금형(30)에 장착하고, 에폭시수지 등의 가소성수지(몰딩 수지)를 몰딩 금형(30)의 다이 캐비티(30a)에 충전시켜, 리드프레임(배선(12))의 내부단자부(12a), 외부단자부(12b) 및 중간단자부(12c) 이외의 부분을 몰딩 수지 내에 매입시켜 베이스(10)를 형성한다. 이 때, 몰딩 금형(30)의 각 다이 캐비티(30a) 사이를 가르는 구획부(30b)에서, 하형의 일부가 다른 부분보다 위쪽으로 돌출되는 볼록부(30d)로 되며, 리드프레임(배선(12))의 내부단자부(12a)가 이 볼록부(30d) 상에 탑재되고, 또 상형과 접촉된 상태에서 수지봉입이 이루어진다. 또 몰딩 금형(30)에는, 광학디바이스의 위치결정공(10a)을 형성하기 위한 핀 부재(30c)가 배치된다.
이 몰딩 금형(30)을 사용하여 수지를 봉입하면, 몰딩 금형(30)의 각 다이 캐비티(30a)간을 가르는 구획부(30b)와 핀부재(30a)에는 몰딩 수지가 충전되지 않으므로, 베이스(10)의 각 광학디바이스 형성영역에는, 광학소자를 설치하기 위한 개구부(2)와 위치결정공(10a)이 형성된다. 또 베이스(10)에는 볼록부(30d) 형상에 대응한 단차부(10b)가 형성된다. 이 시점에서는, 리드프레임(배선(12))과 베이스(10)로 구성되며, 다수의 광학디바이스 형성영역을 갖는 성형체가 형성된다.
다음에 도 2의 (c)에 나타내는 공정에서, 봉입테이프(20)를 성형체로부터 벗긴 후, 성형체를 내부단자부(12a), 외부단자부(12b) 및 중간단자부(12c)가 노출된 면이 위쪽으로 향하도록 설치하고 외부단자부(12b) 상에 땜볼(13)을 형성한다.
다음, 도시하지 않지만 블레이드(blade)로, 성형체의 서로 인접하는 광학디바이스 형성영역간 경계부분을 절단부 중앙부분에서 절단하여, 성형체를 개개의 광학디바이스로 분할한다.
다음으로 도 2의 (d)에 나타내는 공정에서, 베이스(10) 상에 광학소자 칩(5)을 그 주면(5a)이 아래쪽으로 향하도록 탑재한다. 이 때, 각 베이스(10)의 내부단자부(12a) 상에 범프(8)를 설치하고, 범프(8) 상에 광학소자 칩(5)의 전극패드(5b)를 접속시켜 플립칩 접속을 행한다. 이 때, 위치결정공(10a)을 기준으로 광학소자 칩(5)의 위치를 결정할 수 있다.
다음에, 도 2의 (e)에 나타내는 공정에서, 접착제를 광학소자 칩(5)의 이면에 도포하고, 그 위에 주면(50a)이 위쪽을 향하도록 집적회로 칩(50)을 탑재한다. 또 집적회로 칩(50)의 패드전극(50b)과 배선(12) 중간단자부(12c)와의 사이를 금속 세선(52)으로 접속한다. 이 때, 위치결정공(10a)을 기준으로 집적회로 칩(50)의 패드전극(50b) 위치를 정해두고 와이어본딩공정을 실시할 수 있다.
다음으로 도 2의 (f)에 나타내는 공정에서, 베이스(10), 광학소자 칩(5) 및 집적회로 칩(50)의 외주부, 배선(12)의 내부단자부(12a), 중간단자부(12c), 금속세선(52), 범프(8) 및 각 패드전극(5b, 50b)을 실링 수지(7)로 피복함과 동시에, 접속부의 틈새를 메운다.
다음 도 2의 (g)에 나타내는 공정에서, 베이스(10)의 광학소자 칩(5) 및 집적회로 칩(50)이 탑재된 쪽(베이스(10)의 하면)이 아래쪽으로 향하도록, 베이스(10)의 상면에 개구부(2)를 피복하는, 유리로 된 창 부재(6)를 탑재시키고, 실링 수지(15)에 의해 창 부재(6)와 베이스(10) 사이를 봉입하여, 개구부(12)를 밀봉한다.
본 실시예의 제조방법에 의하면, 광학소자 칩(5)의 패드전극(5b)과 베이스(10) 배선(12)의 내부단자부(12a)를, 범프(8)를 개재하고 접속시키고, 집적회로 칩(50)을 광학소자 칩(5)의 이면 상에, 주면(50a)이 아래쪽으로 향하도록 탑재함으로써, 즉, 집적회로 칩(50)과 광학소자 칩(5)의 이면을 서로 절연체층(51)을 끼고 중첩시킴으로써, 집약도가 높은 광학디바이스를 형성할 수 있다.
또 광학소자 칩(5)에 도체 부재가 형성된 스루홀을 형성해두고, 집적회로 칩(50)의 패드전극(50b)과 광학소자 칩(5)의 패드전극(5b)을 스루홀을 통해 전기적으로 접속하는 것도 가능하며, 이 경우 금속세선(52)은 필요 없다.
특히 본 실시예의 제조방법에 의하면, 몰딩 금형(30)의 볼록부(30d) 상에 내 부단자부(12a)를 탑재시킨 상태에서 수지봉입 공정을 실시함으로써, 별도 리드프레임의 내부단자부(12a)를 위로 올리기 위해 프레스가공 등의 공정을 추가하는 일없이, 내부단자부(12a)를 올릴 수 있고, 또 베이스(10)에 볼록부(30d) 형상에 대응한 단차부(10b)를 형성할 수 있다. 더욱이 내부단자부(12a)의 상면을 몰딩 금형(30) 상형의 하면에 접촉시켜, 상하금형의 조임력에 의해 내부단자부(12a)를 가압하면서 수지를 봉입함으로써, 내부단자부(12a)에 수지 버어(burr) 가 생기지 않는다.
도 2의 (d)에 나타내는 공정에서, 베이스(10)에 형성한 위치결정공(10a)을 기준으로 하여 광학소자 칩(5)의 배치 위치를 정하는 동시에, 도 2의 (e)에 나타내는 공정에서, 집적회로 칩(50)의 패드전극(50b) 위치를 결정할 수 있으므로, 광학소자 칩(5)의 광축 위치정밀도나, 집적회로 칩(50)에의 와이어본딩 시 각 금속세선 길이의 대칭성 정밀도 등이 향상된다. 또 이미 서술한 바와 같이, 광학디바이스의 형성 후에 위치결정공(10a)을 광학계 거울통의 위치결정(광축의 설정)에도 이용할 수 있으므로, 광학디바이스 전체적으로, 광축의 평면적 또는 입체적인 이동을 행할 때의 정밀도나, 위치정밀도가 향상된다. 이미 서술한 바와 같이, 위치결정공(10a) 대신에 위치결정용 단차부를 베이스(10)의 외주부에 형성할 경우도 마찬가지의 효과를 발휘할 수 있다. 특히 관통공을 형성한 경우에는, 집적회로 칩(50)의 위치결정 기준으로서 이용하는데도 적합하다.
여기서 절단공정은, 도 2의 (f)에 나타내는 광학소자 칩의 설치공정 후, 또는 도 2의 (g)에 나타내는 창 부재(6) 설치공정 후에 실시하는 것도 가능하다.
또 실시예의 제조공정에서는, 리드프레임을 봉입테이프 상에 탑재시킨 상태 에서 몰딩 공정을 실시하지만, 반드시 봉입테이프를 이용할 필요는 없다. 단, 봉입테이프를 이용할 경우에는, 리드프레임의 상하면을, 상부금형 및 하부금형으로 클램핑함으로써, 금형면과 리드프레임의 상하면이 밀착된 상태를 안정되게 얻을 수 있다. 그 결과, 성형에 의한 수지 버어의 발생이 효과적으로 억제됨과 동시에, 외부단자부가 봉입수지에서 돌출된 구조가 얻어지므로, 광학디바이스를 모기판에 설치할 때의 땜 접합이 용이해지는 등, 실장의 용이화, 신속화를 도모할 수 있다.
(제 2 실시예)
도 4의 (a), (b)는 차례로 제 2 실시예에 관한 광학디바이스의 IVA-IVA선에서의 단면도 및 이면도이다. 단, 도 4의 (a)와 (b)는 서로 다른 척도로 도시된다.
도 4에 나타내는 바와 같이, 본 실시예의 광학디바이스는 에폭시수지 등의 가소성수지로 이루어지며, 중앙부에 개구부(2)를 갖는 틀모양의 베이스(10)와, 베이스(10)의 하면 쪽에 설치된 광학소자 칩(5)과, 광학소자 칩(5)의 이면 상에 접착제로 이루어진 절연체층(51)을 개재하고 설치된 집적회로 칩(50b)과, 베이스(10)의 상면 쪽에 개구부(2)를 사이에 두고 광학소자 칩(5)과 대향하도록 설치된 광학용 수지 등으로 된 투광성 부재인 홀로그램(40)과, 땜볼(13)을 구비한다. 베이스(10)는, 광학디바이스의 광학소자 칩과 홀로그램을 연결하는 부재이다. 이 구조는, 몰딩 공정을 실시하고 나서 광학소자 칩을 베이스 상에 탑재하는 순서로 형성되므로, 이른바 프리몰딩 구조라 불린다.
본 실시예에서 광학소자 칩(5)은, 발광다이오드 등의 발광소자와 수광소자를 탑재시켜 구성되며, 광학디바이스는, DVD, CD, MD 등을 구비한 시스템에 이용되는 광 픽업 중의 복수 요소를 내장시킨 홀로그램 유닛이다.
집적회로 칩(50)에는 집적회로가 탑재되며, 집적회로는 광학소자 칩(5)의 구동회로, 각종 논리회로, 프론트엔드회로, 타이밍생성기 등의 주변회로나 메모리 등이다.
홀로그램(40)은, 예를 들어 광학용 수지 등의 투광성재료로 이루어지는 본체부(40a)와, 본체부(40a)의 상면에 형성된 홀로그램영역(40b)을 갖는다. 홀로그램(40) 본체부(40a)의 외주부 및 하면에서 접착제(15)에 의해 베이스(10)의 상단부에 고정된다. 그리고 접착제(15)에 의해 홀로그램(40)과 베이스(10)의 틈새가 메워진다.
홀로그램(40)의 높이는 예를 들어 0.5∼10㎜의 범위이며, 실장체 전체의 두께는, 예를 들어 5㎜ 이하로 설정된다. 그리고 집적회로 칩(51)의 크기는 제 1 실시예와 마찬가지이며, 광학소자 칩(5)의 크기는, 세로 0.5∼5㎜, 가로 0.5∼5㎜, 두께 0.05∼0.5㎜의 범위이다.
또 베이스(10) 내에는 배선(12)이 매입되며, 배선(12)의 한쪽 단부는 베이스(10) 하면의 개구부(2) 부근 영역에서 베이스(10)를 구성하는 몰딩 수지로부터 노출되어 내부단자부(12a)가 되며, 배선(12)의 다른 쪽 단부는 베이스(10) 하면의 외연부에서 베이스(10)를 구성하는 몰딩 수지로부터 노출되어 외부단자부(12b)가 된다. 또한 배선(12)에 따라서는, 내부단자부(12a) 대신 또는 내부단자부(12a)와 함께, 내부단자부(12a)보다 바깥쪽 위치에, 몰딩 수지로부터 노출된 중간단자부(12c)가 형성된다.
여기서 배선(12)은, 내부단자부(12a)에서 다른 부분보다 위쪽으로 위치하도록 올려지며, 베이스(10)의 하면에는, 개구부(2)의 주변영역에서 오목형상이 되는 단차부(10b)가 형성된다. 그리고 내부단자부(12a)의 주위에서 베이스(10)의 상면 위치는 배선(12)의 상면 위치와 동일하며, 베이스(10)의 하면 위치는 배선(12) 내부단자부(12a)의 하면 위치와 실질적으로 동일하거나, 내부단자부(12a)의 하면 위치보다 위쪽에 있다. 이와 같은 구조는, 후술하는 제조공정을 채용함으로써 실현된다.
또 베이스(10)에는, 광학디바이스의 X·Y방향 중심위치를 결정하는 기준이 되는 위치결정공(10a)이 2 개소에 형성되며, 후술하는 제조공정에서 칩 탑재 시의 기준위치나, 홀로그램 설치위치의 기준으로서 이용된다. 이 위치결정공(10a)은, 2 개소 이상 있으면 광학디바이스의 중심위치를 알 수 있으므로, 위치결정 기능을 수행할 수 있다. 혹은, 위치결정공(10a) 대신에 베이스(10)의 외주부에 위치결정용 단차부를 형성하여, 이 위치결정용 단차부에 홀로그램을 맞물리게 해도 동일기능을 수행할 수 있다. 단, 본 발명의 기본적인 효과는, 위치결정공이나 위치결정용 단차부 등 위치결정수단이 구성되지 않아도 발휘할 수 있다.
광학소자 칩(5)은, 베이스(10)의 하면 중 개구부(2)의 주변에 위치하는 영역에, 그 수광영역이 형성된 주면(5a)이 개구부(2)에 노출되도록 설치된다. 광학소자 칩(5) 주면(5a)의 외주부근에는, 광학소자 칩(5)과 외부기기 사이에서 신호를 수수하기 위한 전극패드(5b)가 배치된다. 그리고 배선(12)의 내부단자부(12a)와 광학소자 칩(5)의 전극패드(5b)가 범프(돌기전극)(8)를 사이에 두고 전기적으로 접 속된다.
또 집적회로 칩(50)은, 집적회로를 구성하는 트랜지스터 등의 반도체소자가 형성된 주면(50a)이 아래쪽으로 향하도록 하여, 광학소자 칩(5)의 이면 상에 적층된다. 집적회로 칩(50) 주면(50a)의 외주 부근에는, 집적회로 칩(50)과, 광학소자 칩(5) 또는 외부기기 사이에서 신호를 수수하기 위한 전극패드(50b)가 배치된다. 그리고 배선(12)의 중간단자부(12c)와 전극패드(50b)가 금속세선에 의해 전기적으로 접속된다.
여기서 배선(12)은, 내부단자부(12a)와 외부단자부(12b)를 접속하는 것, 내부단자부(12a)와 중간단자부(12c)를 접속하는 것, 중간단자부(12c)와 외부단자부(12b)를 접속하는 것, 내부단자부(12a)와 중간단자부(12c)와 외부단자부(12b)를 접속하는 것 등이 있다. 도 4의 (a)에서는, 내부단자부(12a)와 중간단자부(12c)와 외부단자부(12b)를 접속하는 배선(12)을 나타내며, 배선(12)은 위치결정공(10a)을 우회하여 형성된다.
그리고 광학소자 칩(5), 집적회로 칩(50), 배선(12), 금속세선(52) 및 범프(8)는 베이스(10)의 하면 상에서 광학소자 칩(5) 및 집적회로 칩(50)의 주위에 배치된 실링 수지(7)에 의해 봉입되며, 실링 수지(7, 15)에 의해 내부공간(개구부(2))이 밀봉되어, 실장체가 구성된다. 이 때, 땜볼(13)의 리플로우에 의한 모기판에의 실장을 원활하게 행하기 위해, 실링 수지(7)의 하단부는 땜볼(13)의 하단부보다 매우 위쪽에 위치하며, 커다란 틈새(Q)가 확보된다.
본 실시예의 광학디바이스에 의하면, 광학소자 칩(5)과, 집적회로를 탑재한 집적회로 칩(50)과 홀로그램(40)을 1 패키지화할 수 있어, 이른바 SIP(System In Package)를 실현할 수 있다. 즉, 발광소자, 수광소자, 이를 제어하는 집적회로, 홀로그램 등을 1 패키지화 함으로써, 집약도가 높은 광학디바이스(홀로그램유닛)를 얻을 수 있다. 또 홀로그램유닛이 내장되는 광 픽업 시스템 전체의 소형화와 제조원가의 저감을 도모할 수 있다.
본 실시예의 광학디바이스 제조공정의 도시는 생략하지만, 제 1 실시예의 도 2의 (g)에 나타낸 공정에서, 창 부재(6) 대신에 홀로그램(40)을 베이스(10)에 설치함으로써, 도 4의 (a), (b)에 나타내는 구조를 용이하게 실현할 수 있다. 홀로그램을 설치할 때는, 위치결정공(10a)을 기준으로 홀로그램(40)의 홀로그램영역(40b) 위치를 결정할 수 있다.
따라서 본 실시예의 제조공정에서는, 광학소자 칩(5), 집적회로 칩(50) 및 홀로그램(40)을 설치할 경우에, 위치결정공(10a)을 기준으로 위치결정을 행할 수 있으므로, 제 1 실시예의 제조방법과 마찬가지 효과를 발휘할 수 있음과 동시에, X·Y 정밀도가 우수한 홀로그램 유닛을 실현할 수 있다.
(제 3 실시예)
-광학디바이스의 구조-
도 5의 (a), (b)는 차례로 제 3 실시예에 관한 광학디바이스의 VA-VA선에서의 단면도 및 이면도이다. 단, 도 5의 (a)와 (b)는, 서로 다른 척도로 도시된다.
도 5에 나타내는 바와 같이 본 실시예의 광학디바이스에서도, 제 1 실시예와 마찬가지로 배선(12)의 내부단자부(12a)가 위로 올려져, 베이스(10)의 하면에서 개 구부(2)를 둘러싸는 영역에 단차부(10b)가 형성된다. 즉, 베이스(10)의 두께가 개구부(2)를 둘러싸는 영역에서 얇아지므로, 광학소자 칩(5)이 위로 올려진다. 배선(12)은, 내부단자부(12a)에서 다른 부분보다 위쪽에 위치하도록 올려지며, 베이스(10)의 하면에는, 개구부(2)의 주변영역에서 오목부가 되는 단차부(10b)가 형성된다. 그리고 내부단자부(12a)의 주위에서는, 베이스(10)의 상면 위치가 배선(12)의 상면 위치와 동일하며, 베이스(10)의 하면 위치는 배선(12)의 내부단자부(12a) 하면 위치와 실질적으로 동일하거나, 내부단자부(12a)의 하면 위치보다 위쪽에 있다. 이와 같은 구조는, 제 1 실시예의 제조공정을 채용함으로써 실현된다.
또 본 실시예에서는, 배선(12)으로서, 제 1, 제 2 실시예의 중간단자부(12c) 대신, 굴곡보강 단자부(12d)가 구성된다. 즉, 굴곡보강 단자부(12d)에 의해, 리드프레임을 굴곡시킬 때의 리드프레임 전체적인 왜곡 등을 없애도록 한다.
그리고 본 실시예에서는, 광학소자 칩(5)의 하면이, 외부단자부(12b)나 굴곡보강 단자부(12d)의 하면보다 하방에 위치한다. 또 본 실시예에서는 제 1, 제 2 실시예와 달리, 집적회로 칩, 금속세선, 땜볼 등은 구성되지 않는다.
다른 부분의 구조는 제 1 실시예에서 도 1의 (a), (b)에 대하여 설명한 바와 같다.
본 실시예에 의하면, 광학소자 칩(5)의 하면이, 외부단자부(12b)나 굴곡보강 단자부(12d)의 하면보다 하방에 위치하므로, 땜볼을 구성시키지 않아도, 외부단자부(12b)를 모기판의 배선 상에 설치하여 리플로우 납땜에 의한 단자-배선간의 전기적, 기계적 접속을 행할 수 있다.
그리고 창 부재(6)의 저면과 광학소자(5) 상면과의 거리가 단축됨으로써, 창 부재(6)의 위쪽에 배치되는 렌즈의 초점거리를 조정하기 위한 렌즈의 이동범위를 크게 확보할 수 있어, 광학디바이스가 배치되는 시스템의 설계 자유도가 증대된다.
또 본 실시예에서도, 광학소자 칩(5)으로서, 발광다이오드 등의 발광소자와 수광소자를 탑재시킨 것을 이용하여, 투광성부재로서 창 부재(6) 대신에 홀로그램(40)(도 5의 (a)의 일점쇄선 참조)을 이용할 수 있다. 이 경우, 광학디바이스는, DVD, CD, MD 등을 구비한 시스템에 이용되는 광 픽업 중의 복수 요소를 내장시킨 홀로그램 유닛이다. 이 경우에도 베이스(10)에 위치결정공(10a)(또는 위치결정용 단차부)이 형성됨으로써, 홀로그램의 위치정밀도가 향상된다.
-광학디바이스의 제조공정-
도 6의 (a)∼(e)는 본 발명의 제 3 실시예에 관한 광학디바이스의 제조공정을 나타내는 단면도이다. 단, 도 6의 (a)∼(e)에 나타내는 공정에서는 1 개의 광학디바이스 형성영역만이 표시되지만, 실제로는, 다수의 광학디바이스 형성영역을 바둑판 모양으로 갖는 리드프레임을 이용하여 제조공정이 진행된다.
본 실시예에서는 도 6의 (a)∼(c)에 나타내는 공정에서, 제 1 실시예의 도 2의 (a)∼(c)에 나타낸 공정과 마찬가지의 공정이 실시된다.
다음으로, 본 실시예에서는 땜볼을 구성시키지 않으므로, 도 6의 (c)에 나타내는 공정에서, 광학소자 칩(5)을 탑재시키고, 그 후, 도 6의 (d), (e)에서 이미 설명한 제 1 실시예의 도 2의 (f)∼(g)와 마찬가지의 공정을 실시한다.
본 실시예의 제조방법에 의해, 도 5의 (a)에 나타내는 광학디바이스 구조를 실현할 수 있다. 특히, 도 6의 (b)에 나타내는 공정에서 리드프레임(배선(12))의 내부단자부(12a)를 하형의 볼록부(30d) 상에 탑재하여 수지를 봉입함으로써, 별도 프레스가공 공정을 실시하는 일없이, 광학디바이스(5)를 위로 올리기 위한 단차부(10b)를 용이하게 실현할 수 있다.
본 발명의 광학디바이스 및 그 제조방법에 의하면, 전체적으로 두께가 얇은, 집약도 높은 광학디바이스를 얻을 수 있다.
또 본 발명에 관한 광학디바이스는, 비디오카메라, 디지털카메라, 디지털스틸카메라 등의 부품, 혹은 DVD, CD, MD 등을 이용하는 시스템의 광 픽업에 이용할 수 있다.

Claims (14)

  1. 개구부를 가지며, 하면에서 개구부를 둘러싸는 영역이 오목부로 되는 단차부가 형성된, 몰딩수지로 이루어지는 베이스와,
    일부가 상기 몰딩수지에 매입되며, 상기 베이스의 외주부에 구성된 외부단자부와, 상기 베이스 단차부의 오목부 쪽에 배치되고, 상기 외부단자부보다 위쪽으로 올려진 내부단자부를 갖는 배선과,
    상기 베이스의 상면 상에 설치되어, 상기 개구부를 폐쇄하는 투광성 부재와,
    주면이 상기 개구부를 사이에 두고 상기 투광성 부재와 대향하도록, 상기 베이스의 상기 단차부 면상에 설치되어, 상기 배선의 내부단자부에 전기적으로 접속된 광학소자를 탑재한 광학소자 칩을 구비하는 광학디바이스.
  2. 제 1 항에 있어서,
    상기 내부단자부의 상하면과, 상기 베이스의 상기 내부단자부에 인접하는 영역의 상하면이 실질적으로 동일 평면에 있는, 광학디바이스.
  3. 제 1 항에 있어서,
    상기 광학소자 칩은, 상기 베이스의 배선 단자부 상에 플립칩 접속되는, 광학디바이스.
  4. 제 1 항에 있어서,
    상기 배선의 내부단자부-외부단자부간에 구성된 보강용 단자부를 추가로 구비하는, 광학디바이스.
  5. 제 1 항에 있어서,
    상기 광학소자 칩의 이면 상에 설치되어, 상기 배선의 단자부에 전기적으로 접속된 반도체소자를 탑재한 집적회로 칩을 추가로 구비하는, 광학디바이스.
  6. 제 1 항에 있어서,
    상기 베이스에는, 상기 베이스에 설치하는 부재의 위치결정 기준이 될 위치결정수단이 구성되는, 광학디바이스.
  7. 제 6 항에 있어서,
    상기 위치결정수단은, 상기 베이스에 형성된 관통공인, 광학디바이스.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 광학소자 칩은, 촬상소자가 탑재되며,
    고체촬상장치인, 광학디바이스.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 광학소자 칩은, 발광소자 또는 수광소자 중 어느 한쪽이 탑재되며,
    광 픽업장치에 내장되는, 광학디바이스.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 투광성부재는 홀로그램이며,
    상기 광학소자 칩은, 수광소자와 발광소자가 탑재되고,
    홀로그램 유닛인, 광학디바이스.
  11. 배선패턴을 갖는 리드프레임을 몰딩하여, 각각 개구부를 둘러싸는 복수의 광학디바이스 형성영역을 갖는 베이스의 성형체를 형성하는 공정(a)과,
    상기 공정(a) 후, 상기 베이스의 성형체 또는 성형체로부터 분할된 분리체의 각 광학디바이스 형성영역에, 상기 개구부를 폐쇄하도록 광학소자 칩을 설치하는 공정(b)과,
    상기 공정(b) 후, 상기 광학소자 칩, 집적회로 칩 및 상기 성형체 혹은 성형체 분리체의 접속부를 제 1 수지부재로 봉착시키는 공정(c)과,
    상기 공정(a) 후, 상기 개구부를 개재하고 상기 광학소자 칩과 대향하도록, 투광성부재를 상기 성형체 또는 성형체의 분리체에 설치하는 공정(d)과,
    상기 공정(d) 후, 또는 상기 공정(d)과 동시에, 상기 투광성부재와 상기 베이스의 성형체 또는 분리체를 제 2 수지부재로 봉입하는 공정(e)을 포함하며,
    상기 공정(a)에서는, 배선패턴의 내부단자부를 몰딩금형 하형의 볼록부 위에 탑재시켜, 내부단자부를 상형과 하형 사이에 둔 상태에서 수지를 봉착시키는, 광학디바이스의 제조방법.
  12. 제 11 항에 있어서,
    상기 공정(b)에서는, 상기 광학소자 칩을 상기 배선패턴의 일부에 플립칩 접속하는, 광학디바이스의 제조방법.
  13. 제 11 항에 있어서,
    상기 공정(b) 후이며 상기 공정(c) 전에, 상기 광학소자 칩의 이면 상에 집적회로 칩을 설치하는 공정을 추가로 포함하며,
    상기 공정(c)에서는, 상기 제 1 수지 부재에 의해, 상기 광학소자 칩, 집적회로 칩 및 상기 성형체 혹은 성형체 분리체의 접속부를 제 1 수지 부재로 봉함하는, 광학디바이스의 제조방법.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 공정(a)에서는, 상기 배선이 될 리드프레임을 봉입테이프 상에 탑재시킨 상태에서 양자의 몰딩 금형에 설치하여 수지몰딩을 실시하는, 광학디바이스의 제조방법.
KR1020050031923A 2004-05-14 2005-04-18 광학디바이스 및 그 제조방법 KR100665786B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004144523A JP4606063B2 (ja) 2004-05-14 2004-05-14 光学デバイスおよびその製造方法
JPJP-P-2004-00144523 2004-05-14

Publications (2)

Publication Number Publication Date
KR20060047180A true KR20060047180A (ko) 2006-05-18
KR100665786B1 KR100665786B1 (ko) 2007-01-09

Family

ID=35308608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050031923A KR100665786B1 (ko) 2004-05-14 2005-04-18 광학디바이스 및 그 제조방법

Country Status (5)

Country Link
US (2) US7436053B2 (ko)
JP (1) JP4606063B2 (ko)
KR (1) KR100665786B1 (ko)
CN (1) CN100459138C (ko)
TW (1) TWI278992B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230030759A (ko) * 2021-08-26 2023-03-07 주식회사 아이에이네트웍스 허메틱 실링 패키지 모듈 및 그 제조 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
JP4686134B2 (ja) * 2004-04-26 2011-05-18 パナソニック株式会社 光学デバイスおよびその製造方法
US7368695B2 (en) * 2004-05-03 2008-05-06 Tessera, Inc. Image sensor package and fabrication method
CN100561282C (zh) * 2005-09-09 2009-11-18 鸿富锦精密工业（深圳）有限公司 数码相机模组
TW200737506A (en) 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
JP4828261B2 (ja) * 2006-03-07 2011-11-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP4451864B2 (ja) * 2006-07-11 2010-04-14 浜松ホトニクス株式会社 配線基板及び固体撮像装置
JP5258567B2 (ja) * 2006-08-11 2013-08-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
WO2008032404A1 (en) * 2006-09-15 2008-03-20 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing same
JP5010247B2 (ja) 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device
US20080128879A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Film-on-wire bond semiconductor device
SG149709A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Microelectronic imagers and methods of manufacturing such microelectronic imagers
GB2451077A (en) * 2007-07-17 2009-01-21 Zetex Semiconductors Plc Semiconductor chip package
US8125619B2 (en) 2007-07-25 2012-02-28 Eminent Electronic Technology Corp. Integrated ambient light sensor and distance sensor
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8043894B2 (en) * 2008-08-26 2011-10-25 Stats Chippac Ltd. Integrated circuit package system with redistribution layer
WO2010047807A1 (en) 2008-10-22 2010-04-29 Tom Chang Light detection circuit for ambient light and proximity sensor
WO2010056210A1 (en) * 2008-11-17 2010-05-20 Advanpack Solutions Private Limited Semiconductor substrate, package and device and manufacturing methods thereof
US9059050B2 (en) 2008-11-17 2015-06-16 Advanpack Solutions Pte. Ltd. Manufacturing methods of semiconductor substrate, package and device
JP5378781B2 (ja) * 2008-12-26 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2010085487A1 (en) * 2009-01-20 2010-07-29 Tom Chang Light-proximity-inertial sensor combination
WO2011072364A1 (en) * 2009-12-14 2011-06-23 Nortel Networks Limited Integrated transmit and receive modules for a coherent optical transmission system
JP5461356B2 (ja) * 2010-09-30 2014-04-02 京セラＳｌｃテクノロジー株式会社 配線基板
KR20140083993A (ko) * 2011-08-19 2014-07-04 아이엠아이 유에스에이, 인코포레이션 플립-칩 본딩된 이미저 다이
EP3627553B1 (en) * 2012-02-07 2022-07-20 Nikon Corporation Imaging unit and imaging apparatus
US10636714B2 (en) * 2015-11-05 2020-04-28 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method of semiconductor device, and electronic apparatus
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
US9899290B2 (en) * 2016-03-23 2018-02-20 Nxp Usa, Inc. Methods for manufacturing a packaged device with an extended structure for forming an opening in the encapsulant
US10763290B2 (en) * 2017-02-22 2020-09-01 Elwha Llc Lidar scanning system
EP3989531A4 (en) * 2019-08-01 2022-07-27 Ningbo Sunny Opotech Co., Ltd. PHOTOSENSITIVE DEVICE, IMAGE CAPTURE MODULE AND METHOD OF MANUFACTURE THEREOF

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
US4766095A (en) * 1985-01-04 1988-08-23 Oki Electric Industry Co., Ltd. Method of manufacturing eprom device
US4874722A (en) * 1987-04-16 1989-10-17 Texas Instruments Incorporated Process of packaging a semiconductor device with reduced stress forces
US5264393A (en) * 1988-11-25 1993-11-23 Fuji Photo Film Co., Ltd. Solid state image pickup device and method of manufacturing the same
JPH0590549A (ja) * 1991-09-27 1993-04-09 Sanyo Electric Co Ltd 固体撮像素子及びその製造方法
JPH06203403A (ja) * 1992-10-22 1994-07-22 Matsushita Electron Corp 半導体レーザ装置および光ピックアップ装置
US5748658A (en) * 1993-10-22 1998-05-05 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and optical pickup head
WO1997005660A1 (fr) * 1995-08-02 1997-02-13 Matsushita Electronics Corporation Dispositif de prise de vues a semi-conducteurs et fabrication dudit dispositif
JP3443406B2 (ja) * 1997-02-10 2003-09-02 松下電器産業株式会社 樹脂封止型半導体装置
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
JP4372241B2 (ja) 1998-08-05 2009-11-25 パナソニック株式会社 固体撮像装置の製造方法
US6130448A (en) * 1998-08-21 2000-10-10 Gentex Corporation Optical sensor package and method of making same
US6147389A (en) * 1999-06-04 2000-11-14 Silicon Film Technologies, Inc. Image sensor package with image plane reference
US6489178B2 (en) * 2000-01-26 2002-12-03 Texas Instruments Incorporated Method of fabricating a molded package for micromechanical devices
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
JP2001358997A (ja) * 2000-06-12 2001-12-26 Mitsubishi Electric Corp 半導体装置
TW454309B (en) 2000-07-17 2001-09-11 Orient Semiconductor Elect Ltd Package structure of CCD image-capturing chip
JP3540281B2 (ja) 2001-02-02 2004-07-07 シャープ株式会社 撮像装置
JP4359072B2 (ja) * 2002-05-07 2009-11-04 三井化学株式会社 固体撮像素子装着用パッケージ
JP3980933B2 (ja) * 2002-05-23 2007-09-26 ローム株式会社 イメージセンサモジュールの製造方法
US7150569B2 (en) * 2003-02-24 2006-12-19 Nor Spark Plug Co., Ltd. Optical device mounted substrate assembly
DE10318501A1 (de) * 2003-04-24 2005-01-05 Robert Bosch Gmbh Chipaufbau in einem Premold-Gehäuse

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230030759A (ko) * 2021-08-26 2023-03-07 주식회사 아이에이네트웍스 허메틱 실링 패키지 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
US20080304790A1 (en) 2008-12-11
US7436053B2 (en) 2008-10-14
CN100459138C (zh) 2009-02-04
US20050253211A1 (en) 2005-11-17
CN1697190A (zh) 2005-11-16
TW200537685A (en) 2005-11-16
JP4606063B2 (ja) 2011-01-05
JP2005327893A (ja) 2005-11-24
TWI278992B (en) 2007-04-11
US7563644B2 (en) 2009-07-21
KR100665786B1 (ko) 2007-01-09

Similar Documents

Publication Publication Date Title
KR100665786B1 (ko) 광학디바이스 및 그 제조방법
KR100671094B1 (ko) 광학디바이스 및 그 제조방법
US7755030B2 (en) Optical device including a wiring having a reentrant cavity
KR100710964B1 (ko) 광학 디바이스의 제조방법
US7154156B2 (en) Solid-state imaging device and method for producing the same
JP4290134B2 (ja) 固体撮像装置と固体撮像装置の製造方法
KR20060056851A (ko) 광학 디바이스 및 광학장치
US7242538B2 (en) Optical device
JP4444931B2 (ja) 光学デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee