JP2005327893A - 光学デバイスおよびその製造方法 - Google Patents

光学デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2005327893A
JP2005327893A JP2004144523A JP2004144523A JP2005327893A JP 2005327893 A JP2005327893 A JP 2005327893A JP 2004144523 A JP2004144523 A JP 2004144523A JP 2004144523 A JP2004144523 A JP 2004144523A JP 2005327893 A JP2005327893 A JP 2005327893A
Authority
JP
Japan
Prior art keywords
optical device
terminal portion
base
optical
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004144523A
Other languages
English (en)
Other versions
JP4606063B2 (ja
Inventor
Masanori Nano
匡紀 南尾
Toshiyuki Fukuda
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004144523A priority Critical patent/JP4606063B2/ja
Priority to US11/102,736 priority patent/US7436053B2/en
Priority to KR1020050031923A priority patent/KR100665786B1/ko
Priority to CNB2005100712384A priority patent/CN100459138C/zh
Priority to TW094115671A priority patent/TWI278992B/zh
Publication of JP2005327893A publication Critical patent/JP2005327893A/ja
Priority to US12/191,639 priority patent/US7563644B2/en
Application granted granted Critical
Publication of JP4606063B2 publication Critical patent/JP4606063B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47JKITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00Parts, details or accessories of cooking-vessels
    • A47J36/02Selection of specific materials, e.g. heavy bottoms with copper inlay or with insulating inlay
    • A47J36/027Cooking- or baking-vessels specially adapted for use in microwave ovens; Accessories therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Food Science & Technology (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】集約度の高い光学デバイス及びその製造方法を提供する。
【解決手段】光学デバイスは、基台10と、基台10に取り付けられた光学素子チップ5と、光学素子チップ5の裏面上に取り付けられた集積回路チップ50と、透光性部材(窓部材6)とを備えている。基台10内には配線12が埋め込まれており、配線12は、内部端子部12a,外部端子部12b及び中間端子部12cを有している。光学素子チップ5のパッド電極5bと内部端子部12aとはバンプ8を介して接続され、集積回路チップ50のパッド電極50bと中間端子部12cとは金属細線52を介して接続されている。
【選択図】 図1

Description

本発明は、固体撮像装置や、光ピックアップシステムに用いられる受光デバイスや、ホログラムユニットなどの光学デバイスおよびその製造方法に関する。
近年、ビデオカメラ,デジタルカメラ,デジタルスチルカメラ等に内蔵されている光学デバイスは、CCD等の撮像素子を絶縁性材料からなる基台などのアダプタ部材に搭載した状態で、受光領域を透光板で覆ってパッケージされ、パッケージ体として提供される。
ところで、光学デバイスの小型化のために、撮像素子は、ベアチップのままで基台などのアダプタ部材に搭載される(例えば、特許文献1を参照)。
図7は、従来の光学デバイスの構造を示す断面図である。同図に示すように、光学デバイスは、主要部材として、セラミックまたは可塑性樹脂からなり、中央部に開口部132を有する枠状の基台131と、基台131の下面側に取り付けられたCCD等からなる撮像素子135と、基台131の上面側に開口部132を挟んで撮像素子135に対向するように取り付けられたガラスからなる透光板136とを備えている。
基台131の下面における開口部132の周縁に沿った領域には凹部133が形成されており、基台131の下面における開口部132の近傍から基台131の外周側面に亘る領域を覆う,金メッキ層からなる配線134が設けれている。撮像素子135は、基台131の下面のうち凹部133の周縁部に取り付けられており、受光領域135aが開口132に露出するように配置されている。
また、撮像素子135の上面における外周付近には、撮像素子135と外部機器との間で信号を授受するための電極パッド(図示せず)が設けられている。また、配線134における開口部132に隣接した端部に内部端子部が形成されており、配線134の内部端子部と電極パッドとがバンプ(突起電極)138を挟んで電気的に接続されている。そして、撮像素子135,配線134及びバンプ138は、基台131の下面上で撮像素子135の周囲に設けられたシール樹脂137によって密封されている。
以上のように、撮像素子135の受光領域135aは、開口部132に形成された閉鎖空間内に配置されている。この光学デバイスは、同図に示されるように、透光板136を上方に向けた状態で回路基板上に搭載される。そして、配線134における凹部133よりも外側にはみ出た領域のうち基台131の下面上に位置する部分に外部端子部が形成されており、この外部端子部が回路基板上の電極と接続するために用いられる。
また、同図には示されていないが、透光板136の上方には、撮像光学系が組み込まれた鏡筒が装着される。この鏡筒と受光領域135aとの相互の位置関係は、所定の誤差内に収まるように、その要求精度が定められている。
そして、鏡筒に組み込まれた撮像光学系を通して、被撮像対象からの光が撮像素子135の受光領域135aに集光され、撮像素子135によって光電変換される。
なお、図7に示される基台131の構造とは異なり、撮像素子135が搭載される面に凹部133が形成されていない,全体として平坦な平板形状を有する基台を用いた光学デバイスの例も知られている(例えば、特許文献2を参照)。その場合には、基台の開口部周縁からはみ出た外周部に配置された外部端子部と、回路基板上の電極とは、径の大きいハンダボール等により接続される。そして、ハンダボールにより、撮像素子の下面と回路基板の上面との間隔が調節される。
このような構造の固体撮像装置は、パッケージの高さや占有面積が小さく、高密度実装に適している。
また、DVD,CD,MD等の記録媒体との間で情報の書き込み,読み出し,書き換えなどを行なう光ピックアップシステムに用いられる受光デバイスや、光ピックアップ中の複数の要素を一体化したホログラムユニットなどの光学デバイスにおいても、基本的には同様の構成が採用されている。
特開2000−58805号公報 特開2002−43554号公報
しかしながら、図7に示される従来の光学デバイスの構造では、固体撮像装置や光ピックアップなどのシステム全体としての集約度が十分でなく、まだ改善の余地がある。
本発明の目的は、集約度の高い光学デバイス及びその製造方法を提供することにある。
本発明の光学デバイスは、開口部周辺の領域に段差部を有する基台と、基台の開口部を挟んで取り付けられた光学素子チップ及び透光性部材と、段差部に設けられ外部端子部よりも上方にアップセットされた内部端子部を有する配線とを備えている。
これにより、全体の厚みの薄い,集約度の高い光学デバイスを得ることができる。また、光学デバイスが組み込まれるシステム全体の小型化,コストの低減を図ることができる。
内部端子部の上下面と、基台の内部端子部に隣接する領域における上下面とが実質的に同一の平面にあることにより、樹脂封止工程を利用して内部端子部をアップセットすることができる。
光学素子チップは、配線の端子部の上にフリップチップ接続されていることにより、光学デバイスがより小型化される。
配線の内部端子部−外部端子部間に補強用端子部を設けることが好ましい。
また、光学素子チップの裏面上に集積回路チップを設けることもできる。
本発明の光学デバイスの製造方法は、配線パターンを有するリードフレームと配線となるリードフレームとをモールドしておいて、各々開口部を囲む複数の光学デバイス形成領域に、光学素子チップを取り付け、光学素子チップと基台との間を封着し、さらに、基台に透光性部材を開口部を隔てて光学素子チップに対向するように取り付け、両者間の封着する方法において、モールド工程では、配線パターンの内部端子部をモールド金型の下型の凸部の上に載置して、内部端子部を上型と下型とによって挟み込んだ状態で樹脂封止を行なう方法である。
この方法により、全体の厚みが薄い集約度の高い光学デバイスを容易に形成することができる。
本発明の光学デバイス及びその製造方法によれば、全体の厚みの薄い,集約度の高い光学デバイスを得ることができる。
(第1の実施形態)
−光学デバイスの構造−
図1(a),(b)は、順に、第1の実施形態に係る光学デバイスのIA−IA線における断面図及び裏面図である。ただし、図1(a)と図1(b)とは、互いに異なる縮尺で描かれている。
同図に示すように、本実施形態の光学デバイスは、エポキシ樹脂等の可塑性樹脂からなり中央部に開口部2を有する枠状の基台10と、基台10の下面側に取り付けられた光学素子チップ5と、光学素子チップ5の裏面上に接着剤からなる絶縁体層51を介して設置された集積回路チップ50と、基台10の上面側に開口部2を挟んで光学素子チップ5に対向するように取り付けられたガラスなどからなる透光性部材である窓部材6と、半田ボール13とを備えている。基台10は、光学デバイスの光学素子チップと透光性部材とを連結する部材である。この構造は、モールド工程を行なってから光学素子チップを基台上に搭載する手順により形成されるので、いわゆるプリモールド構造といわれている。
本実施形態においては、光学素子チップ15は、CCD等の固体撮像素子を搭載しており、光学デバイスは、ビデオカメラ,デジタルカメラ,デジタルスチルカメラ等に用いられる固体撮像装置である。
ただし、光学素子チップが、固体撮像素子に代えて複数の受光素子を離散的に配置したものや、発光素子だけを搭載したものでもよく、その場合には、光学デバイスは、DVD,CD,MDなどを備えたシステムに用いられる光ピックアップに配置される受光デバイス又は発光デバイスである。
集積回路チップ50には、集積回路が搭載されており、集積回路は、光学素子チップ5のドライバ回路,各種ロジック回路,フロントエンド回路,タイミングジェネレータなどの周辺回路や、メモリなどである。
また、基台10内には配線12が埋め込まれており、配線12の一方の端部は基台10の下面の開口部2付近の領域で基台10を構成するモールド樹脂から露出して内部端子部12aとなり、配線12の他方の端部は基台10の下面の外縁部において基台10を構成するモールド樹脂から露出して外部端子部12bとなっている。また、配線12によっては、内部端子部12aに代えて又は内部端子部12aと共に、内部端子部12aよりも外側の位置に、モールド樹脂から露出した中間端子部12cが設けられている。
ここで、配線12は、内部端子部12aにおいて他の部分よりも上方に位置するようにアップセットされており、基台10の下面には、開口部2の周辺領域で谷側になる段差部10bが形成されている。そして、内部端子部12aの周囲においては、基台10の上面位置は配線12の上面位置と同じであり、基台10の下面位置は配線12の内部端子部12aの下面位置と実質的に同じか、内部端子部12aの下面位置よりも上方にある。このような構造は、後述する製造工程を採用することにより実現される。
また、基台10には、光学デバイスのX・Y方向の中心位置を定める基準となる位置決め用穴10aが2カ所に形成されていて、後述する製造工程におけるチップ搭載時の基準位置や、レンズなどの光学系を収納した鏡筒の取り付け位置の基準として利用される。この位置決め用穴10aは、2カ所以上あれば、光学デバイスの中心位置がわかるので、位置決め機能を果たすことができる。あるいは、位置決め用穴10aの代わりに基台10の外周部に位置決め用段差部を設けても同様の機能を果たすことができる。ただし、本発明の基本的な効果は、位置決め用穴や位置決め用段差部などの位置決め手段が設けられていなくても、発揮することができる。
光学素子チップ5は、基台10の下面のうち開口部2の周辺に位置する領域に、その受光領域が設けられた主面5aが開口部2に露出するように取り付けられている。光学素子チップ5の主面5aにおける外周付近には、光学素子チップ5と外部機器との間で信号を授受するための電極パッド5bが設けられている。そして、配線12の内部端子部12aと光学素子チップ5の電極パッド5bとがバンプ(突起電極)8を挟んで電気的に接続されている。
また、集積回路チップ50は、集積回路を構成するトランジスタ等の半導体素子が形成された主面50aを下方に向けて、光学素子チップ5の裏面上に積み重ねられている。集積回路チップ50の主面50aにおける外周付近には、集積回路チップ50と、光学素子チップ5又は外部機器との間で信号を授受するための電極パッド50bが設けられている。そして、配線12の中間端子部12cと電極パッド50bとが金属細線52により電気的に接続されている。
なお、配線12は、内部端子部12aと外部端子部12bとを接続するもの、内部端子部12aと中間端子部12cとを接続するもの、中間端子部12cと外部端子部12bとを接続するもの、内部端子部12aと中間端子部12cと外部端子部12bとを接続するものなどがある。図1(a)においては、内部端子部12aと中間端子部12cと外部端子部12bとを接続する配線12を表しており、配線12は位置決め穴10aを迂回して形成されている。
そして、光学素子チップ5,集積回路チップ50,配線12,金属細線52及びバンプ8は、基台10の下面上で光学素子チップ5及び集積回路チップ50の周囲に設けられたシール樹脂7によって封着されている。一方、基台10の上面上では、基台10と窓部材6との間の間隙が、窓部材6の周囲に設けられたシール樹脂15によって埋められており、シール樹脂7,15により、内部空間(開口部2)が密封されて、パッケージ体が構成されている。
本実施形態において、パッケージ体全体の厚みは、例えば 2mm以下に設定されている。そして、集積回路チップ50の大きさは、縦0.5〜10mm,横0.5〜10mm,厚さ0.05〜0.3mmの範囲であり、光学素子チップ5の大きさは、縦0.5〜10mm,横0.5〜10mm,厚さ0.05mm〜0.3mmの範囲である。集積回路チップ50は、光学素子チップ5と同じ程度の大きさであってもよいし、光学素子チップ5よりも大きくても、小さくてもかまわない。いずれの場合にも、光学素子チップ5の上に集積回路チップ50を積み重ねる構造を採ることができるからである。
本実施形態の光学デバイスによると、光学素子チップ5と、集積回路を搭載した集積回路チップ50とを1パッケージ化することができ、いわゆるSIP(System In Package)を実現することができる。すなわち、固体撮像素子,受光デバイス,発光デバイスなどとこれを制御する集積回路などを1パッケージ化することにより、集約度の高い光学デバイスを得ることができる。また、光学デバイスが組み込まれるカメラ等のシステム全体の小型化と製造コストの低減とを図ることできる。
特に、光学素子チップ5及び集積回路チップ50がアップセットされていることにより、以下のような効果をも発揮することができる。
第1に、シール樹脂7の最下面と半田ボール13の最下面との差つまりクリアランスQを十分大きく確保することができる。特に、内部端子部12aの上面が基台10の上面と実質的に同じ位置になるまで、内部端子部12aをアップセットすることにより、光学デバイス全体の厚みを大きくすることなく、光学素子チップ5及び集積回路チップ50をできるだけ上方にアップセットすることができる。したがって、クリアランスQの拡大により、光学デバイスを母基板に実装する際に、半田ボール13による母基板の配線との接続の信頼性が向上することになる。また、このことにより、半田ボール13の径を小さくすることができるので、光学デバイス全体の高さ寸法を縮小することができる。
第2に、集積回路チップ50のパッド電極50bと、配線12の中間端子部12cとの間の距離が近づくことにより、金属細線52のループ段差を低減することができるので、ワイヤボンディングをより正確に行なうことができる。
第3に、窓部材6の底面と光学素子5の上面との距離が短縮されることにより、窓部材6の上方に配置されるレンズの焦点距離を調整するためのレンズの移動範囲を大きく確保することができ、光学デバイスが配置されるシステムの設計の自由度が増す。
−光学デバイスの製造工程−
図2(a)〜(g)は、本発明の第1の実施形態に係る光学デバイスの製造工程を示す断面図である。ただし、図2(a)〜(g)に示す工程においては、1個の光学デバイス形成領域のみが表示されているが、実際には、多数の光学デバイス形成領域を碁盤目状に有するリードフレームを用いて製造工程が進められる。
また、図3(a),(b)は、本実施形態に係る光学デバイスの製造工程のうちモールド工程を示す断面図である。
まず、図2(a)に示す工程で、配線パターンが形成されたリードフレーム12を封止テープ20の上に載置する。リードフレーム12の大部分は、その下部にハーフエッチ又はプレスされてなる凹部が設けられ、内部端子部12a,外部端子部12b及び中間端子部12cとなる部分だけが、凹部の底面から下方に突出した構造となっている。封止テープ20のうち一部は、中間端子部12cの下方に位置する領域よりも内側の部分は、カットされている。ただし、この部分がカットされずに連続している封止テープを用いてもよい。
次に、図2(b)に示す工程で、モールド工程を行なう。すなわち、図3(a),(b)に示すように、リードフレーム(配線12)に封止テープ20を取り付けたものを、モールド金型30に装着し、エポキシ樹脂などの可塑性樹脂(モールド樹脂)をモールド金型30のダイキャビティ30aに充填して、リードフレーム(配線12)の内部端子部12a,外部端子部12b及び中間端子部12c以外の部分をモールド樹脂内に埋め込んで基台10を形成する。このとき、モールド金型30の各ダイキャビティ30a間を隔てる仕切部30bにおいて、下型の一部が他の部分よりも上方に突出する凸部30dとなっており、リードフレーム(配線12)の内部端子部12aがこの凸部30dの上に搭載され、かつ、上型と接触した状態で樹脂封止が行なわれる。また、モールド金型30には、光学デバイスの位置決め用穴10aを形成するためのピン部材30cが設けられている。
このモールド金型30を用いて樹脂封止を行なうと、モールド金型30の各ダイキャビティ30a間を隔てる仕切部30bとピン部材30cとにはモールド樹脂が充填されないので、基台10の各光学デバイス形成領域には、光学素子を取り付けるための開口部2と、位置決め用穴10aとが形成される。また、基台10には凸部30dの形状に対応した段差部10bが形成される。この時点では、リードフレーム(配線12)と基台10とからなり、多数の光学デバイス形成領域を有する成形体が形成されている。
次に、図2(c)に示す工程で、封止テープ20を成形体から剥がした後、成形体を内部端子部12a,外部端子部12b及び中間端子部12cが露出している面を上方に向けて設置して、外部端子部12bの上に半田ボール13を形成する。
次に、図示しないが、ブレードにより、成形体の相隣接する光学デバイス形成領域間の境界部分を切り込み部の中央部分で切断して、成形体を個々の光学デバイスに分割する。
次に、図2(d)に示す工程で、基台10の上に光学素子チップ5をその主面5aを下方に向けて搭載する。そのとき、各基台10の内部端子部12aの上にバンプ8を設けて、バンプ8の上に光学素子チップ5の電極パッド5bを接続させて、フリップチップ接続を行なう。その際、位置決め用穴10aを基準にして、光学素子チップ5の位置決めを行なうことができる。
次に、図2(e)に示す工程で、接着剤を光学素子チップ5の裏面に塗布し、その上に主面50aを上方に向けて、集積回路チップ50を搭載する。また、集積回路チップ50のパッド電極50bと配線12の中間端子部12cとの間を金属細線52により接続する。その際、位置決め用穴10aを基準にして、集積回路チップ50のパッド電極50bの位置を定めておいて、ワイヤボンディング工程を行なうことができる。
次に、図2(f)に示す工程で、基台10,光学素子チップ5及び集積回路チップ50の外周部,配線12の内部端子部12a,中間端子部12c,金属細線52,バンプ8及び各パッド電極5b,50bをシール樹脂7によって覆うとともに、接続部の間隙を埋める。
次に、図2(g)に示す工程で、基台10の光学素子チップ5及び集積回路チップ50が搭載された側(基台10の下面)を下方に向けて、基台10の上面に開口部2を覆う,ガラスからなる窓部材6を載置して、シール樹脂15によって窓部材6と基台10との間を封着して、開口部12を密封する。
本実施形態の製造方法によると、光学素子チップ5のパッド電極5bと基台10の配線12の内部端子部12aとをバンプ8を介して接続し、集積回路チップ50を光学素子チップ5の裏面上に、主面50aを下方に向けて搭載することにより、つまり、集積回路チップ50と光学素子チップ5との裏面同士を絶縁体層51を挟んで重ね合わせることにより、集約度の高い光学デバイスを形成することができる。
なお、光学素子チップ5に導体部材が形成されたスルーホールを形成しておいて、集積回路チップ50のパッド電極50aと光学素子チップ5のパッド電極5bとをスルーホールを介して電気的に接続することも可能であり、その場合には金属細線52は不要である。
特に、本実施形態に製造方法によると、モールド金型30の凸部30dの上に内部端子部12aを載せた状態で樹脂封止工程を行なうことにより、別途リードフレームの内部端子部12aをアップセットするためのプレスなどの工程を追加することなく、内部端子部12aをアップセットすることができ、かつ、基台10に凸部30dの形状に対応した段差部10bを形成することができる。しかも、内部端子部12aの上面をモールド金型30の上型の下面に接触させて、上下金型の締め付け力によって内部端子部12aを加圧しながら樹脂封止を行なうことにより、内部端子部12aに樹脂ばりが生じない。
また、図2(d)に示す工程で、基台10に形成した位置決め用穴10aを基準にして光学素子チップ5の配置位置を定めるとともに、図2(e)に示す工程で、集積回路チップ50のパッド電極50bの位置を定めることができるので、光学素子チップ5の光軸の位置精度や集積回路チップ50へのワイヤボンディング時の各金属細線の長さの対称性精度などが向上する。また、すでに述べたように、光学デバイスの形成後において、位置決め用穴10aを光学系の鏡筒の位置決め(光軸の設定)にも用いることができるので、光学デバイス全体としてのいわゆるアオリ(光軸の平面的又は立体的な移動)を行ったときの精度や、位置精度が向上する。すでに述べたように、位置決め用穴10aに代えて、位置決め用段差部を基台10の外周部に設けたときも同様の効果を発揮することができる。特に、貫通穴を設けた場合には、集積回路チップ50の位置決めの基準として用いるのにも適している。
なお、切断工程は、図2(f)に示す光学素子チップの取り付け工程の後、又は、図2(g)に示す窓部材6の取り付け工程の後で行なうことも可能である。
なお、実施形態における製造工程においては、リードフレームを封止テープの上に載置した状態でモールド工程を行なったが、必ずしも封止テープを用いる必要はない。ただし、封止テープを用いた場合には、リードフレームの上下面を、上金型および下金型でクランプすることにより、金型面とリードフレームの上下面が密着した状態を安定して得ることができる。その結果、成形による樹脂ばりの発生が効果的に抑制されるとともに、外部端子部が封止樹脂から突出した構造が得られるので、光学デバイスをマザーボードに取り付ける際の半田接合が容易になるなど、実装の容易化,迅速化を図ることができる。
(第2の実施形態)
図4(a),(b)は、順に、第2の実施形態に係る光学デバイスのIVA−IVA線における断面図及び裏面図である。ただし、図4(a)と図4(b)とは、互いに異なる縮尺で描かれている。
同図に示すように、本実施形態の光学デバイスは、エポキシ樹脂等の可塑性樹脂からなり、中央部に開口部2を有する枠状の基台10と、基台10の下面側に取り付けられた光学素子チップ5と、光学素子チップ5の裏面上に接着剤からなる絶縁体層51を介して設置された集積回路チップ50と、基台10の上面側に開口部2を挟んで光学素子チップ5に対向するように取り付けられた光学用樹脂などからなる透光性部材であるホログラム40と、半田ボール13とを備えている。基台10は、光学デバイスの光学素子チップとホログラムとを連結する部材である。この構造は、モールド工程を行なってから光学素子チップを基台上に搭載する手順により形成されるので、いわゆるプリモールド構造といわれている。
本実施形態においては、光学素子チップ5は、発光ダイオードなどの発光素子5cと受光素子5dとを搭載して構成されており、光学デバイスは、DVD,CD,MDなどを備えたシステムに用いられる光ピックアップ中の複数の要素を組み込んだホログラムユニットである。
集積回路チップ50には、集積回路が搭載されており、集積回路は、光学素子チップ5のドライバ回路,各種ロジック回路,フロントエンド回路,タイミングジェネレータなどの周辺回路や、メモリなどである。
ホログラム40は、例えば光学用樹脂などの透光性材料からなる本体部40aと、本体部40の上面に設けられたホログラム領域40bとを有している。ホログラム40の本体部40aの外周部及び下面において接着剤15によって基台10の上端部に固着されている。そして、接着剤15によりホログラム40と基台10との間隙が埋められている。
ホログラム40の高さは例えば0.5〜10mmの範囲であり、パッケージ体全体の厚みは、例えば5mm以下に設定されている。なお、集積回路チップ51の大きさは第1の実施形態と同じであり、光学素子チップ5の大きさは、縦0.5〜5mm,横0.5〜5mm,厚さ0.05〜0.5mmの範囲である。
また、基台10内には配線12が埋め込まれており、配線12の一方の端部は基台10の下面の開口部2付近の領域で基台10を構成するモールド樹脂から露出して内部端子部12aとなり、配線12の他方の端部は基台10の下面の外縁部において基台10を構成するモールド樹脂から露出して外部端子部12bとなっている。また、配線12によっては、内部端子部12aに代えて又は内部端子部12aと共に、内部端子部12aよりも外側の位置に、モールド樹脂から露出した中間端子部12cが設けられている。
ここで、配線12は、内部端子部12aにおいて他の部分よりも上方に位置するようにアップセットされており、基台10の下面には、開口部2の周辺領域で谷側になる段差部10bが形成されている。そして、内部端子部12aの周囲においては、基台10の上面位置は配線12の上面位置と同じであり、基台10の下面位置は配線12の内部端子部12aの下面位置と実質的に同じか、内部端子部12aの下面位置よりも上方にある。このような構造は、後述する製造工程を採用することにより実現される。
また、基台10には、光学デバイスのX・Y方向の中心位置を定める基準となる位置決め用穴10aが2カ所に形成されていて、後述する製造工程におけるチップ搭載時の基準位置や、ホログラムの取り付け位置の基準として利用される。この位置決め用穴10aは、2カ所以上あれば、光学デバイスの中心位置がわかるので、位置決め機能を果たすことができる。あるいは、位置決め用穴10aの代わりに基台10の外周部に位置決め用段差部を設け、この位置決め用段差部にホログラムを嵌合させても同じ機能を果たすことができる。ただし、本発明の基本的な効果は、位置決め用穴や位置決め用段差部などの位置決め手段が設けられていなくても、発揮することができる。
光学素子チップ5は、基台10の下面のうち開口部2の周辺に位置する領域に、その受光領域が設けられた主面5aが開口部2に露出するように取り付けられている。光学素子チップ5の主面5aにおける外周付近には、光学素子チップ5と外部機器との間で信号を授受するための電極パッド5bが設けられている。そして、配線12の内部端子部12aと光学素子チップ5の電極パッド5bとがバンプ(突起電極)8を挟んで電気的に接続されている。
また、集積回路チップ50は、集積回路を構成するトランジスタ等の半導体素子が形成された主面50aを下方に向けて、光学素子チップ5の裏面上に積み重ねられている。集積回路チップ50の主面50aにおける外周付近には、集積回路チップ50と、光学素子チップ5又は外部機器との間で信号を授受するための電極パッド50bが設けられている。そして、配線12の中間端子部12cと電極パッド50bとが金属細線52により電気的に接続されている。
なお、配線12は、内部端子部12aと外部端子部12bとを接続するもの、内部端子部12aと中間端子部12cとを接続するもの、中間端子部12cと外部端子部12bとを接続するもの、内部端子部12aと中間端子部12cと外部端子部12bとを接続するものなどがある。図4(a)においては、内部端子部12aと中間端子部12cと外部端子部12bとを接続する配線12を表しており、配線12は位置決め穴10aを迂回して形成されている。
そして、光学素子チップ5,集積回路チップ50,配線12,金属細線52及びバンプ8は、基台10の下面上で光学素子チップ5及び集積回路チップ50の周囲に設けられたシール樹脂7によって封着されており、シール樹脂7,15によって内部空間(開口部2)が密封されて、パッケージ体が構成されている。このとき、半田ボール13のリフローによる母基板への実装を円滑に行なうために、シール樹脂7の下端部は半田ボール13の下端部よりもかなり上方に位置しており、大きなクリアランスQが確保されている。
本実施形態の光学デバイスによると、光学素子チップ5と、集積回路を搭載した集積回路チップ50と、ホログラム40とを1パッケージ化することができ、いわゆるSIP(System In Package)を実現することができる。すなわち、発光素子,受光素子,これを制御する集積回路,ホログラムなどを1パッケージ化することにより、集約度の高い光学デバイス(ホログラムユニット)を得ることができる。また、ホログラムユニットが組み込まれる光ピックアップシステム全体の小型化と製造コストの低減とを図ることできる。
本実施形態の光学デバイスの製造工程の図示は省略するが、第1の実施形態における図2(g)に示す工程で、窓部材6に代えて、ホログラム40を基台10に取り付けることにより、図4(a),(b)に示す構造を容易に実現することができる。ホログラムを取り付ける際には、位置決め用穴10aを基準としてホログラム40のホログラム領域40bの位置決めを行なうことができる。
したがって、本実施形態の製造工程においては、光学素子チップ5,集積回路50及びホログラム40を取り付ける際に、位置決め用穴10aを基準として位置決めを行なうことができるので、第1の実施形態の製造方法と同じ効果を発揮することができると共に、X・Y精度の優れたホログラムユニットを実現することができる。
(第3の実施形態)
−光学デバイスの構造−
図5(a),(b)は、順に、第3の実施形態に係る光学デバイスのVA−VA線における断面図及び裏面図である。ただし、図5(a)と図5(b)とは、互いに異なる縮尺で描かれている。
同図に示すように、本実施形態の光学デバイスにおいても、第1の実施形態と同様に、配線12の内部端子部12aがアップセットされ、基台10の下面において開口部2を囲む領域に段差部10bが形成されている。つまり、基台10の厚さが開口部2を囲む領域では薄くなっているので、光学素子チップ5がアップセットされている。配線12は、内部端子部12aにおいて他の部分よりも上方に位置するようにアップセットされており、基台10の下面には、開口部2の周辺領域で谷側になる段差部10bが形成されている。そして、内部端子部12aの周囲においては、基台10の上面位置は配線12の上面位置と同じであり、基台10の下面位置は配線12の内部端子部12aの下面位置と実質的に同じか、内部端子部12aの下面位置よりも上方にある。このような構造は、第1の実施形態の製造工程を採用することにより実現される。
また、本実施形態においては、配線12には、第1,第2の実施形態における中間端子部12cに代えて、曲げ補強用端子部12dが設けられている。すなわち、曲げ補強用端子部12dにより、リードフレームを曲げる際のリードフレーム全体のゆがみなどをなくすようにしている。
そして、本実施形態においては、光学素子チップ5の下面は、外部端子部12bや曲げ補強用端子部12dの下面よりも下方に位置している。また、本実施形態においては、第1,第2の実施形態とは異なり、集積回路チップ,金属細線,半田ボールなどは設けられていない。
他の部分の構造は、第1の実施形態における図1(a),(b)について説明したとおりである。
本実施形態によると、光学素子チップ5の下面が、外部端子部12bや曲げ補強用端子部12dの下面よりも下方に位置しているので、半田ボールを設けなくても、外部端子部12bを母基板の配線上に設置して半田のリフローによる端子−配線間の電気的,機械的接続を行なうことができる。
そして、窓部材6の底面と光学素子5の上面との距離が短縮されることにより、窓部材6の上方に配置されるレンズの焦点距離を調整するためのレンズの移動範囲を大きく確保することができ、光学デバイスが配置されるシステムの設計の自由度が増す。
なお、本実施形態においても、光学素子チップ5として、発光ダイオードなどの発光素子と受光素子を搭載したものを用い、透光性部材として窓部材6に代えてホログラム40(図5(a)の一点鎖線参照)を用いることができる。その場合には、光学デバイスは、DVD,CD,MDなどを備えたシステムに用いられる光ピックアップ中の複数の要素を組み込んだホログラムユニットである。その場合にも、基台10に位置決め用穴10a(又は位置決め用段差部)が設けられていることにより、ホログラムの位置精度が向上する。
−光学デバイスの製造工程−
図6(a)〜(f)は、本発明の第3の実施形態に係る光学デバイスの製造工程を示す断面図である。ただし、図6(a)〜(f)に示す工程においては、1個の光学デバイス形成領域のみが表示されているが、実際には、多数の光学デバイス形成領域を碁盤目状に有するリードフレームを用いて製造工程が進められる。
本実施形態においては、図6(a)〜(c)に示す工程で、第1の実施形態における図2(a)〜(c)に示す工程と同じ工程が行なわれる。
次に、本実施形態においては、半田ボールは設けないので、図6(d)に示す工程で、光学素子チップ5を搭載し、その後、集積回路チップを搭載せずに、図6(e),(f)で、すでに説明した,第1の実施形態における図2(f)〜(g)と同じ工程を行なう。
本実施形態の製造方法により、図5(a)に示す光学デバイスの構造を実現することができる。特に、図6(b)に示す工程で、リードフレーム(配線12)の内部端子部12aを下型の凸部30d上に載置して樹脂封止を行なうことにより、別途プレス工程を行なうことなく、光学デバイス5をアップセットするための段差部10bを容易に実現することができる。
本発明に係る光学デバイスは、ビデオカメラ,デジタルカメラ,デジタルスチルカメラ等の部品、あるいは、DVD,CD,MDなどを利用するシステムの光ピックアップに利用することができる。
(a),(b)は、順に、第1の実施形態に係る光学デバイスのIA−IA線における断面図及び裏面図である。 (a)〜(g)は、第1の実施形態に係る光学デバイスの製造工程を示す断面図である。 (a),(b)は、第1の実施形態に係る光学デバイスの製造工程のうちモールド工程を示す断面図である。 (a),(b)は、順に、第2の実施形態に係る光学デバイスのIVA−IVA線における断面図及び裏面図である。 (a),(b)は、順に、第3の実施形態に係る光学デバイスのVA−VA線における断面図及び裏面図である。 (a)〜(h)は、第3の実施形態に係る光学デバイスの製造工程を示す断面図である。 従来の光学デバイスの構造を示す断面図である。
符号の説明
2 開口部
5 撮像素子
5a 主面
5b パッド電極
6 窓部材
7 シール樹脂
8 バンプ
10 基台
10a 位置決め用穴
10b 段差部
12 配線
12a 内部端子部
12b 外部端子部
12c 中間端子部
12d 曲げ補強用端子部
13 半田ボール
15 シール樹脂
20 封止テープ
30 モールド金型
30a ダイキャビティ
30b 仕切部
30c ピン部材
30d 凸部
40 ホログラム
40a 本体部
40b ホログラム領域
50 集積回路チップ
51 絶縁体層
52 金属細線

Claims (14)

  1. 開口部を有し、下面において開口部を囲む領域が谷側となる段差部が形成された,モールド樹脂からなる基台と、
    一部が上記モールド樹脂に埋め込まれており、上記基台の外周部に設けられた外部端子部と、上記基台の段差部の谷側に設けられ、上記外部端子部よりも上方にアップセットされた内部端子部とを有する配線と、
    上面上に取り付けられた透光性部材と、
    上記段差部の谷側の面に、主面を上記透光性部材に向けて取り付けられ、開口を塞ぐ透光性部材と、
    主面が上記開口を隔てて上記透光性部材に対向するように、上記基台の上記第2の面上に設置され、上記配線の内部端子部に電気的に接続された光学素子を搭載した光学素子チップと
    を備えている光学デバイス。
  2. 請求項1記載の光学デバイスにおいて、
    上記内部端子部の上下面と、上記基台の上記内部端子部に隣接する領域における上下面とが実質的に同一の平面にある,光学デバイス。
  3. 請求項1又は2記載の光学デバイスにおいて、
    上記光学素子チップは、上記基台の配線の端子部の上にフリップチップ接続されている,光学デバイス。
  4. 請求項1〜3のうちいずれか1つに記載の光学デバイスにおいて、
    上記配線の内部端子部−外部端子部間に設けられた補強用端子部をさらに備えている,光学デバイス。
  5. 請求項1〜4のうちいずれか1つに記載の光学デバイスにおいて、
    上記光学素子チップの裏面上に設置され、上記配線の端子部に電気的に接続された半導体素子を搭載した集積回路チップをさらに備えている,光学デバイス。
  6. 請求項1〜5のうちいずれか1つに記載の光学デバイスにおいて、
    上記基台には、上記基台に取り付ける部材の位置決めの基準となる位置決め手段が設けられている,光学デバイス。
  7. 請求項6記載の光学デバイスにおいて、
    上記位置決め手段は、上記基台に設けられた貫通穴である,光学デバイス。
  8. 請求項1〜7のうちいずれか1つに記載の光学デバイスにおいて、
    上記光学素子チップは、撮像素子を搭載しており、
    固体撮像装置である,光学デバイス。
  9. 請求項1〜7のうちいずれか1つに記載の光学デバイスにおいて、
    上記光学素子チップは、発光素子又は受光素子のいずれか一方を搭載しており、
    光ピックアップ装置に組み込まれている,光学デバイス。
  10. 請求項1〜7のうちいずれか1つに記載の光学デバイスにおいて、
    上記透光性部材は、ホログラムであり、
    上記光学素子チップは、受光素子と発光素子とを搭載しており、
    ホログラムユニットである,光学デバイス。
  11. 配線パターンを有するリードフレームをモールドして、各々開口部を囲む複数の光学デバイス形成領域を有する基台の成形体を形成する工程(a)と、
    上記工程(a)の後、上記基台の成形体又は成形体から分割された分離体の各光学デバイス形成領域に、上記開口部を塞ぐように光学素子チップを取り付ける工程(b)と、
    上記工程(b)の後、上記光学素子チップ及び上記成形体もしくは成形体の分離体の接続部を第1の樹脂部材により封着する工程(c)と、
    上記工程(a)の後、上記開口部を隔てて上記光学素子チップに対向するように、透光性部材を上記成形体又は成形体の分離体に取り付ける工程(d)と、
    上記(d)の後又は上記工程(d)と同時に、上記透光性部材と上記基台の成形体又は分離体とを第2の樹脂部材により封着する工程(e)とを含み、
    上記工程(a)では、配線パターンの内部端子部をモールド金型の下型の凸部の上に載置して、内部端子部を上型と下型とによって挟み込んだ状態で樹脂封止を行なう,光学デバイスの製造方法。
  12. 請求項11記載の光学デバイスの製造方法において、
    上記工程(b)では、上記光学素子チップを上記配線パターンの一部にフリップチップ接続する,光学デバイスの製造方法。
  13. 請求項11又は12記載の光学デバイスの製造方法において、
    上記工程(b)の後で上記工程(c)の前に、上記光学素子チップの裏面上に集積回路チップを取り付ける工程をさらに含み、
    上記工程(c)では、上記第1の樹脂部材により、上記光学素子チップ,集積回路チップ及び上記成形体もしくは成形体の分離体の接続部を第1の樹脂部材により封着する,光学デバイスの製造方法。
  14. 請求項11〜13のうちいずれか1つに記載の光学デバイスの製造方法において、
    上記工程(a)では、上記配線となるリードフレームを封止テープの上に載置した状態で両者のモールド金型に取り付けて、樹脂モールドを行なう,光学デバイスの製造方法。
JP2004144523A 2004-05-14 2004-05-14 光学デバイスおよびその製造方法 Expired - Fee Related JP4606063B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004144523A JP4606063B2 (ja) 2004-05-14 2004-05-14 光学デバイスおよびその製造方法
US11/102,736 US7436053B2 (en) 2004-05-14 2005-04-11 Optical device and method for fabricating the same
KR1020050031923A KR100665786B1 (ko) 2004-05-14 2005-04-18 광학디바이스 및 그 제조방법
CNB2005100712384A CN100459138C (zh) 2004-05-14 2005-05-13 光学器件及其制造方法
TW094115671A TWI278992B (en) 2004-05-14 2005-05-13 Optical device and method for fabricating the same
US12/191,639 US7563644B2 (en) 2004-05-14 2008-08-14 Optical device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004144523A JP4606063B2 (ja) 2004-05-14 2004-05-14 光学デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2005327893A true JP2005327893A (ja) 2005-11-24
JP4606063B2 JP4606063B2 (ja) 2011-01-05

Family

ID=35308608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004144523A Expired - Fee Related JP4606063B2 (ja) 2004-05-14 2004-05-14 光学デバイスおよびその製造方法

Country Status (5)

Country Link
US (2) US7436053B2 (ja)
JP (1) JP4606063B2 (ja)
KR (1) KR100665786B1 (ja)
CN (1) CN100459138C (ja)
TW (1) TWI278992B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242813A (ja) * 2006-03-07 2007-09-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2008032404A1 (en) * 2006-09-15 2008-03-20 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing same
US8102039B2 (en) 2006-08-11 2012-01-24 Sanyo Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
US8766408B2 (en) 2006-03-07 2014-07-01 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
JP2014527722A (ja) * 2011-08-19 2014-10-16 アイエムアイ ユーエスエー, インコーポレイテッドImi Usa, Inc. フリップ・チップ実装された撮像チップ

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
JP4686134B2 (ja) * 2004-04-26 2011-05-18 パナソニック株式会社 光学デバイスおよびその製造方法
US7368695B2 (en) * 2004-05-03 2008-05-06 Tessera, Inc. Image sensor package and fabrication method
CN100561282C (zh) * 2005-09-09 2009-11-18 鸿富锦精密工业(深圳)有限公司 数码相机模组
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP4451864B2 (ja) * 2006-07-11 2010-04-14 浜松ホトニクス株式会社 配線基板及び固体撮像装置
JP5010247B2 (ja) 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device
US20080128879A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Film-on-wire bond semiconductor device
SG149709A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Microelectronic imagers and methods of manufacturing such microelectronic imagers
GB2451077A (en) * 2007-07-17 2009-01-21 Zetex Semiconductors Plc Semiconductor chip package
US8125619B2 (en) * 2007-07-25 2012-02-28 Eminent Electronic Technology Corp. Integrated ambient light sensor and distance sensor
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8043894B2 (en) * 2008-08-26 2011-10-25 Stats Chippac Ltd. Integrated circuit package system with redistribution layer
US7960699B2 (en) * 2008-10-22 2011-06-14 Eminent Electronic Technology Corp. Light detection circuit for ambient light and proximity sensor
TWI578465B (zh) * 2008-11-17 2017-04-11 先進封裝技術私人有限公司 半導體導線元件、半導體封裝元件與半導體裝置之製造方法
US9059050B2 (en) 2008-11-17 2015-06-16 Advanpack Solutions Pte. Ltd. Manufacturing methods of semiconductor substrate, package and device
JP5378781B2 (ja) * 2008-12-26 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2010085487A1 (en) * 2009-01-20 2010-07-29 Tom Chang Light-proximity-inertial sensor combination
WO2011072364A1 (en) * 2009-12-14 2011-06-23 Nortel Networks Limited Integrated transmit and receive modules for a coherent optical transmission system
JP5461356B2 (ja) * 2010-09-30 2014-04-02 京セラSlcテクノロジー株式会社 配線基板
WO2013118501A1 (ja) * 2012-02-07 2013-08-15 株式会社ニコン 撮像ユニットおよび撮像装置
WO2017077792A1 (ja) 2015-11-05 2017-05-11 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
US9899290B2 (en) * 2016-03-23 2018-02-20 Nxp Usa, Inc. Methods for manufacturing a packaged device with an extended structure for forming an opening in the encapsulant
US10763290B2 (en) * 2017-02-22 2020-09-01 Elwha Llc Lidar scanning system
KR102610614B1 (ko) * 2021-08-26 2023-12-07 주식회사 아이에이네트웍스 허메틱 실링 패키지 모듈 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590549A (ja) * 1991-09-27 1993-04-09 Sanyo Electric Co Ltd 固体撮像素子及びその製造方法
JPH06203403A (ja) * 1992-10-22 1994-07-22 Matsushita Electron Corp 半導体レーザ装置および光ピックアップ装置
WO1997005660A1 (fr) * 1995-08-02 1997-02-13 Matsushita Electronics Corporation Dispositif de prise de vues a semi-conducteurs et fabrication dudit dispositif
JP2001210754A (ja) * 1997-02-10 2001-08-03 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
JP2001358997A (ja) * 2000-06-12 2001-12-26 Mitsubishi Electric Corp 半導体装置
JP2004031932A (ja) * 2002-05-07 2004-01-29 Mitsui Chemicals Inc 固体撮像素子装着用パッケージ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
US4766095A (en) * 1985-01-04 1988-08-23 Oki Electric Industry Co., Ltd. Method of manufacturing eprom device
US4874722A (en) * 1987-04-16 1989-10-17 Texas Instruments Incorporated Process of packaging a semiconductor device with reduced stress forces
US5264393A (en) * 1988-11-25 1993-11-23 Fuji Photo Film Co., Ltd. Solid state image pickup device and method of manufacturing the same
US5748658A (en) * 1993-10-22 1998-05-05 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and optical pickup head
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
JP4372241B2 (ja) 1998-08-05 2009-11-25 パナソニック株式会社 固体撮像装置の製造方法
US6130448A (en) * 1998-08-21 2000-10-10 Gentex Corporation Optical sensor package and method of making same
US6147389A (en) * 1999-06-04 2000-11-14 Silicon Film Technologies, Inc. Image sensor package with image plane reference
US6489178B2 (en) * 2000-01-26 2002-12-03 Texas Instruments Incorporated Method of fabricating a molded package for micromechanical devices
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
TW454309B (en) 2000-07-17 2001-09-11 Orient Semiconductor Elect Ltd Package structure of CCD image-capturing chip
JP3540281B2 (ja) 2001-02-02 2004-07-07 シャープ株式会社 撮像装置
JP3980933B2 (ja) * 2002-05-23 2007-09-26 ローム株式会社 イメージセンサモジュールの製造方法
US7150569B2 (en) * 2003-02-24 2006-12-19 Nor Spark Plug Co., Ltd. Optical device mounted substrate assembly
DE10318501A1 (de) * 2003-04-24 2005-01-05 Robert Bosch Gmbh Chipaufbau in einem Premold-Gehäuse

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590549A (ja) * 1991-09-27 1993-04-09 Sanyo Electric Co Ltd 固体撮像素子及びその製造方法
JPH06203403A (ja) * 1992-10-22 1994-07-22 Matsushita Electron Corp 半導体レーザ装置および光ピックアップ装置
WO1997005660A1 (fr) * 1995-08-02 1997-02-13 Matsushita Electronics Corporation Dispositif de prise de vues a semi-conducteurs et fabrication dudit dispositif
JP2001210754A (ja) * 1997-02-10 2001-08-03 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
JP2001358997A (ja) * 2000-06-12 2001-12-26 Mitsubishi Electric Corp 半導体装置
JP2004031932A (ja) * 2002-05-07 2004-01-29 Mitsui Chemicals Inc 固体撮像素子装着用パッケージ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242813A (ja) * 2006-03-07 2007-09-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8766408B2 (en) 2006-03-07 2014-07-01 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
US8102039B2 (en) 2006-08-11 2012-01-24 Sanyo Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
JP5258567B2 (ja) * 2006-08-11 2013-08-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
WO2008032404A1 (en) * 2006-09-15 2008-03-20 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing same
US7939361B2 (en) 2006-09-15 2011-05-10 Fujitsu Semiconductor Limited Semiconductor device and method for fabricating semiconductor device
JP5218058B2 (ja) * 2006-09-15 2013-06-26 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2014527722A (ja) * 2011-08-19 2014-10-16 アイエムアイ ユーエスエー, インコーポレイテッドImi Usa, Inc. フリップ・チップ実装された撮像チップ

Also Published As

Publication number Publication date
JP4606063B2 (ja) 2011-01-05
KR20060047180A (ko) 2006-05-18
US7436053B2 (en) 2008-10-14
KR100665786B1 (ko) 2007-01-09
CN100459138C (zh) 2009-02-04
TWI278992B (en) 2007-04-11
US20050253211A1 (en) 2005-11-17
TW200537685A (en) 2005-11-16
US20080304790A1 (en) 2008-12-11
CN1697190A (zh) 2005-11-16
US7563644B2 (en) 2009-07-21

Similar Documents

Publication Publication Date Title
JP4606063B2 (ja) 光学デバイスおよびその製造方法
JP4686134B2 (ja) 光学デバイスおよびその製造方法
US7755030B2 (en) Optical device including a wiring having a reentrant cavity
US8077248B2 (en) Optical device and production method thereof
US7154156B2 (en) Solid-state imaging device and method for producing the same
US6864117B2 (en) Method for producing solid-state imaging device
JP2005217337A (ja) 光学デバイス
JP4196937B2 (ja) 光学装置
JP4444931B2 (ja) 光学デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees