KR20060045807A

KR20060045807A - 구동 회로

Info

Publication number: KR20060045807A
Application number: KR1020050031804A
Authority: KR
Inventors: 슈헤이 가와이
Original assignee: 산요덴키가부시키가이샤
Priority date: 2004-04-19
Filing date: 2005-04-18
Publication date: 2006-05-17
Also published as: CN1691507A; JP2005310854A; TW200605508A; KR100641260B1; US20050231263A1

Abstract

본 발명은, 발광 소자를 구동하는 구동 회로의 효율을 향상하는 것을 목적으로 한다. 이를 위해, 본 발명의 구동 회로는, 백색 LED(20)를 구동하는 것으로, 전하 전송 소자와 이 전하 전송 소자에 결합된 컨덴서를 포함하고, 컨덴서에 인가되는 클럭 CLK에 따라 전하 전송 소자에 입력되는 전원 전압 Vdd를 1.5Vdd로 변환하는 승압 회로(50)를 구비한다. 이 승압 회로(50)로부터의 구동 전압은 백색 LED(20)에 공급된다. 또한, 백색 LED(20)에 흐르는 구동 전류 ID를 제어하여, 백색 LED(20)의 휘도 조정을 행하기 위해, 휘도 조정용 펄스 BP를 검출하는 펄스 검출 회로(40), 구동 전류 ID의 스위칭 회로(30)를 구비한다. 그리고, 스위칭 회로(30)에 의한 휘도 조정에 의해 구동 전류 ID가 저하되면, 이에 따라 클럭 CLK의 주파수를 저감하도록 주파수 변환이 가능한 분주기(60)를 구비하는 것이다.

오피 앰프, 백색 LED, 스위칭 회로, 펄스 검출 회로, 승압 회로

Description

구동 회로{DRIVING CIRCUIT}

도 1은 본 발명의 제1 실시예에 따른 구동 회로의 회로도.

도 2는 본 발명의 제1 실시예에 따른 구동 회로의 분주기의 회로도.

도 3은 본 발명의 제1 실시예에 따른 구동 회로의 동작을 설명하는 도면.

도 4는 본 발명의 제1 실시예에 따른 구동 회로의 동작을 설명하는 타이밍도.

도 5는 본 발명의 제1 실시예에 따른 구동 회로의 승압 회로의 회로도.

도 6은 본 발명의 제1 실시예에 따른 구동 회로의 승압 회로의 동작을 설명하는 타이밍도.

도 7은 본 발명의 제2 실시예에 따른 구동 회로의 회로도.

도 8은 본 발명의 제2 실시예에 따른 구동 회로의 -0.5Vdd 발생 회로의 회로도.

도 9는 본 발명의 제2 실시예에 따른 구동 회로의 -0.5Vdd 발생 회로의 동작 타이밍도.

도 10은 본 발명의 제3 실시예에 따른 구동 회로의 회로도.

도 11은 본 발명의 제3 실시예에 따른 구동 회로의 전압 조정 회로의 회로도.

도 12는 본 발명의 제3 실시예에 따른 구동 회로의 동작을 설명하는 도면.

도 13은 본 발명의 제4 실시예에 따른 구동 회로의 회로도.

도 14는 종래예에 따른 구동 회로의 회로도.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : 오피 앰프

20 : 백색 LED

30 : 스위칭 회로

40 : 펄스 검출 회로

50 : 승압 회로

60 : 분주기

70 : 발진기

80 : -0.5Vdd 발생 회로

[특허 문헌 1] 일본 특개 제2001-231249호 공보

본 발명은, 구동 회로에 관한 것으로, 특히 발광 소자를 구동하기 위한 구동 회로에 관한 것이다.

종래, 액정 표시 패널의 백 라이트용으로서 백색 발광 다이오드(이하, 백색 LED라 함)가 이용되고 있다. 이 백색 LED는 3.2V∼3.8V의 VF(순방향 전압 강하)를 갖기 때문에, 백색 LED를 발광시키기 위해, 이 VF 정도의 전압을 백색 LED의 애노드/캐소드 사이에 인가할 필요가 있다. 그런데, 백색 LED의 구동 회로의 동작 전원 전압의 규격으로서, 예를 들면 2.7V∼5.5V라는 전원 전압 범위가 요구되어 있기 때문에, 전원 전압 Vdd가 어느 정도 낮은 경우에는 전원 전압 Vdd를 1.5배로 승압하여 백색 LED에 공급하고 있었다.

도 14는, 이러한 백색 LED를 구동하기 위한 구동 회로의 회로도이다. 도 14에서, 백색 LED(150)의 애노드에는 1.5Vdd 승압 회로(160)로부터 1.5Vdd라는 승압 전압이 공급되며, 백색 LED(150)의 캐소드에는 드라이버 트랜지스터(170)를 통해 접지 전압 Vss(0V)가 인가된다. 1.5Vdd 승압 회로(160)는, 전원 전압 Vdd로부터 1.5Vdd를 생성하는 회로이다. 이러한 1.5Vdd 승압 회로(160)는, 특허 문헌 1에 개시되어 있다.

백색 LED를 고휘도로 발광시키기 위해서는 큰 구동 전류가 필요하며, 그 때문에 1.5Vdd 승압 회로(160)를 구성하는 트랜지스터의 사이즈를 크게 할 필요가 있다. 그 때문에, 트랜지스터에 부수하는 기생 용량이 증가한다. 그렇게 하면, 백색 LED의 휘도 조정에 의해 1.5Vdd 승압 회로(160)의 출력 전류를 저하시키면, 트랜지스터에 의한 기생 용량의 충방전 전류를 무시할 수 없게 되어서, 1.5Vdd 승압 회로(160)의 효율이 악화된다는 문제가 있었다.

따라서, 본 발명의 구동 회로는, 발광 소자를 구동하는 것으로, 전하 전송 소자와 이 전하 전송 소자에 결합된 컨덴서를 포함하며, 컨덴서에 인가되는 클럭에 따라 전하 전송 소자에 입력되는 입력 전압을 소정의 구동 전압으로 변환하는 전압 변환 회로를 구비한다. 이 전압 변환 회로로부터의 구동 전압은 발광 소자에 공급된다. 또한, 발광 소자에 흐르는 구동 전류를 제어하여, 발광 소자의 휘도 조정을 행하는 휘도 조정 회로를 구비한다. 그리고, 이 휘도 조정 회로에 의한 휘도 조정에 의해 구동 전류가 저하되면, 이에 따라 전압 변환 회로에 공급되는 클럭의 주파수를 저감하도록 주파수 변환을 행하는 주파수 전환 회로를 구비하는 것이다.

〈실시예〉

다음으로 본 발명의 제1 실시예에 대하여, 도면을 참조하면서 설명한다. 도 1은, 이 실시예에 따른 구동 회로의 회로도이다.

볼티지 팔로워용 오피 앰프(10)의 플러스 입력 단자(+)에는 기준 전압 Vset이 인가되며, 그 출력은 N채널형 MOS 트랜지스터 M21의 게이트에 인가되고, 마이너스 입력 단자(-)는 N채널형 MOS 트랜지스터 M21의 소스에 접속되어 있다. M21의 소스와 접지 전압 Vss 사이에 저항 R1이 접속되어 있다. 따라서, M21의 소스 전압 Vx는 기준 전압 Vset과 동일하게 되도록 오피 앰프(10)에 의해 제어되며, 그 결과, 저항 R1에는 전류 I(=Vset/R1)가 발생한다. 이 전류 I는, 제1 커런트 미러 회로를 구성하는 한쌍의 P채널형 MOS 트랜지스터 M22, M23(전류비 1 : m)에 흐른다.

그리고, 제1 커런트 미러 회로에서 m배로 증폭된 전류 mI는, 제1 커런트 미러 회로가 절첩된 제2 커런트 미러 회로에 입력된다. 제2 커런트 미러 회로는 N채 널형 MOS 트랜지스터 M24와 20개의 N채널형 MOS 트랜지스터 M31∼M50으로 구성된다. N채널형 MOS 트랜지스터 M31∼M50 각각은 스위칭 회로(30)에 의해, N채널형 MOS 트랜지스터 M24와 커런트 미러를 구성할지의 여부가 전환된다.

예를 들면, N채널형 MOS 트랜지스터 M31의 게이트는 스위치 SW1에 의해 N채널형 MOS 트랜지스터 M24의 게이트에 접속되거나, 접지 전압 Vss에 접속되도록 전환된다. N채널형 MOS 트랜지스터 M31의 게이트가 N채널형 MOS 트랜지스터 M24의 게이트에 접속되면, 이들 트랜지스터는 커런트 미러 관계로 되어서, N채널형 MOS 트랜지스터 M31에는 N채널형 MOS 트랜지스터 M24에 흐르는 전류의 n배의 전류 mnI가 흐른다.

한편, N채널형 MOS 트랜지스터 M31의 게이트가 접지 전압 Vss에 접속되면, N채널형 MOS 트랜지스터 M31에는 전류가 흐르지 않는다. 다른 N채널형 MOS 트랜지스터 M32∼M50과 스위치 SW2∼SW20의 관계도 마찬가지이다. 스위치 SW1∼SW20은, 각각 인버터 회로로 구성할 수 있다.

이와 같이 하여, N채널형 MOS 트랜지스터 M31∼M50 중에서 선택된 MOS 트랜지스터 각각에, 전류 I가 m×n배된 전류 mnI가 흐르고, 이 큰 전류 mnI가, N채널형 MOS 트랜지스터 M31∼M50에 접속된 백색 LED(20)에 공급되게 된다. 이와 같이 하여 백색 LED(20)의 휘도 조정이 행해진다.

상기 스위칭 회로(30)의 스위치 SW1∼SW20의 전환은, 후술하는 바와 같이 펄스 검출 회로(40)로부터의 펄스 검출 신호 P1, P2,…, P10에 따라 행해진다. 펄스 검출 회로(40)는, 휘도 조정용 단자(41)에 인가되는 휘도 조정 펄스 BP를 카운트하 는 회로이다.

또한, 백색 LED(20)로 승압된 전원 전압을 공급하는 승압 회로(50)가 설치되어 있다. 승압 회로(50)는, 전하 전송 소자와 이 전하 전송 소자에 결합된 컨덴서를 포함하며, 컨덴서에 인가되는 클럭 CLK에 따라 전하 전송 소자에 입력되는 전원 전압 Vdd를 1.5Vdd로 변환하는 회로이다. 그 상세한 회로 구성과 동작에 대해서는 후술한다.

이 승압 회로(50)에는 클럭 CLK가 분주기(60)로부터 공급된다. 분주기(60)는 발진기(OSC)(70)로부터의 원진 클럭 OCLK를 분주하여, 주파수 fo, fo/2, fo/4, fo/8, fo/16를 갖는 복수 종류의 클럭을 생성함과 함께, 이들 클럭을 펄스 검출 회로(40)의 검출 결과에 따라 선택적으로 출력하는 기능을 구비한 회로이다. 이 분주기(60)는 도 2에 도시한 바와 같이, 제1 내지 제4 플립 플롭 FF1, FF2, FF3, FF4를 갖고 있다.

원진 클럭 OCLK로부터는 주파수 fo를 갖는 제1 클럭이 얻어지며, 제1 플립 플롭 FF1의 출력 단자 Q1로부터는 주파수 fo/2를 갖는 제2 클럭이 얻어지고, 제2 플립 플롭 FF2의 출력 단자 Q2로부터는 주파수 fo/4를 갖는 제3 클럭이 얻어지며, 제3 플립 플롭 FF3의 출력 단자 Q3으로부터는 주파수 fo/8를 갖는 제4 클럭이 얻어지고, 제4 플립 플롭 FF4의 출력 단자 Q4로부터는 주파수 fo/16를 갖는 제5 클럭이 얻어진다.

그리고, 펄스 검출 회로(40)로부터의 주파수 전환 신호 CS에 의해 온/오프가 제어된 스위치 CSW1, CSW2, CSW3, CSW4, CSW5를 통해 상기 제1 내지 제5 클럭 중 어느 하나가 선택되어서, 클럭 CLK로서 출력된다.

또한, 전술한 바와 같이, 발진기(OSC)(70)로부터의 원진 클럭 OCLK를 분주기(60)에 의해 분주하는 것은 아니며, 주파수를 가변 제어 가능한 발진기(예를 들면, 전압 제어형 발진기)를 이용하여도 된다.

다음으로, 전술한 구동 회로의 동작에 대하여 도 3 및 도 4를 참조하여 설명한다. 휘도 조정용 단자(41)에 1개째의 휘도 조정 펄스 BP가 인가되면, 펄스 검출 회로(40)로부터의 펄스 검출 신호 P1, P2,…, P10은, 스위칭 회로(30)를 인버터 회로로 구성한 경우, 모두 L 레벨(로우 레벨)로 되어서, 20개의 N채널형 MOS 트랜지스터 M31∼M50 전체가 온, 즉 N채널형 MOS 트랜지스터 M31∼M50 전체가 N채널형 MOS 트랜지스터 M24와 커런트 미러를 구성하도록, 스위치 SW1∼SW20이 전환된다. 이에 따라, N채널형 MOS 트랜지스터 M31∼M50 전체에 구동 전류가 흘러서, 백색 LED(20)의 구동 전류 ID는 최대값(100%)으로 된다. 이 때, 펄스 검출 회로(40)로부터의 주파수 전환 신호 CS에 의해 분주기(60)의 스위치 CSW1이 온되고, 분주기(60)로부터 주파수 fo를 갖는 클럭 CLK가 출력되어서, 승압 회로(50)에 공급된다.

다음으로, 2개째의 휘도 조정 펄스 BP가 인가되면, 펄스 검출 회로(40)로부터의 펄스 검출 신호 P1이 H 레벨(하이 레벨)로 변화되며, 20개의 N채널형 MOS 트랜지스터 M31∼M50 중, 16개가 온되어서, 이들이 N채널형 MOS 트랜지스터 M24와 커런트 미러를 구성하도록, 스위치 SW1∼SW20이 전환된다.

이에 따라, 20개의 N채널형 MOS 트랜지스터 M31∼M50 중, 16개에만 구동 전류가 흐르기 때문에, 백색 LED(20)의 구동 전류 ID는 최대값의 80%로 저하된다.

마찬가지로 하여 휘도 조정용 단자(41)에 휘도 조정 펄스 BP가 인가될 때마다, 펄스 검출 회로(40)로부터의 펄스 검출 신호 P1, P2,…, P10이 순차적으로 H 레벨로 변화되어, 20개의 N채널형 MOS 트랜지스터 M31∼M50 중에서 온되는 트랜지스터의 수가 감소됨으로써, 백색 LED(20)의 구동 전류 ID가 감소되어서, 그 발광 휘도가 저하되어 간다. 여기서, 백색 LED(20)의 구동 전류 ID는 최대값의 60%∼100%인 경우에는, 분주기(60)로부터 주파수 fo를 갖는 클럭 CLK가 출력된다. 이것은, 이 구동 전류 범위에서는, 승압 회로(50)의 출력 전류가 상당히 클 것이 요구되기 때문이다.

그리고, 5개째의 휘도 조정 펄스 BP가 인가되면, 20개의 N채널형 MOS 트랜지스터 M31∼M50 중, 10개에만 구동 전류가 흐르기 때문에, 백색 LED(20)의 구동 전류 ID는 최대값의 50%까지 저하된다. 이 때, 펄스 검출 회로(40)로부터의 주파수 전환 신호 CS에 의해 분주기(60)의 스위치 CSW1이 오프되고, 그 대신 스위치 CSW2가 온되어, 분주기(60)로부터 주파수 fo/2를 갖는 클럭 CLK가 출력되어서, 승압 회로(50)에 공급된다. 여기서, 백색 LED(20)의 구동 전류 ID가 최대값의 30%∼50%인 경우에는, 분주기(60)로부터 주파수 fo/2를 갖는 클럭 CLK가 출력된다.

그리고, 8개째의 휘도 조정 펄스 BP가 인가되면, 20개의 N채널형 MOS 트랜지스터 M31∼M50 중, 4개에만 구동 전류가 흐르기 때문에, 백색 LED(20)의 구동 전류 ID는 최대값의 20%까지 저하된다. 이 때, 펄스 검출 회로(40)로부터의 주파수 전환 신호 CS에 의해 분주기(60)의 스위치 CSW2가 오프되고, 그 대신 스위치 CSW3이 온되어, 분주기(60)로부터 주파수 fo/4를 갖는 클럭 CLK가 출력되어서, 승압 회로 (50)에 공급된다. 마찬가지로 하여, 9개째의 휘도 조정 펄스 BP가 인가되면, 20개의 N채널형 MOS 트랜지스터 M31∼M50 중, 2개에만 구동 전류가 흐르기 때문에, 백색 LED(20)의 구동 전류 ID는 최대값의 10%까지 저하된다.

이 때, 펄스 검출 회로(40)로부터의 주파수 전환 신호 CS에 의해 분주기(60)의 스위치 CSW3이 오프되고, 그 대신 스위치 CSW4가 온되어, 분주기(60)로부터 주파수 fo/8를 갖는 클럭 CLK가 출력되어서, 승압 회로(50)에 공급된다. 그리고, 또한 10개째의 휘도 조정 펄스 BP가 인가되면, 20개의 N채널형 MOS 트랜지스터 M31∼M50 중, 2개에만 구동 전류가 흐르기 때문에, 백색 LED(20)의 구동 전류 ID는 최대값의 5%까지 저하된다. 이 때, 펄스 검출 회로(40)로부터의 주파수 전환 신호 CS에 의해 분주기(60)의 스위치 CSW4가 오프되고, 그 대신 스위치 CSW5가 온되어, 분주기(60)로부터 주파수 fo/16를 갖는 클럭 CLK가 출력되어서, 승압 회로(50)에 공급된다.

다음으로, 승압 회로(50)의 구체적인 회로 구성 및 동작에 대하여 도 5 및 도 6을 참조하여 설명한다. 도 5의 (a)는, 전술한 분주기(60)로부터 클럭 드라이버 CD로 입력되는 클럭 CLK가 H 레벨인 경우를, 나타내며 도 5의 (b)는 클럭 CLK가 L 레벨인 경우를 나타내고 있다.

제1 스위칭용 MOS 트랜지스터 M11의 소스에 전원 전압 Vdd가 인가되며, 이 제1 스위칭용 MOS 트랜지스터 M11의 드레인은, 제2 스위칭용 MOS 트랜지스터 M12의 소스에 접속되어 있다. 제1 스위칭용 MOS 트랜지스터 M11 및 제2 스위칭용 MOS 트랜지스터 M12는, 전하 전송 소자로서 기능한다.

여기서, 제1 스위칭용 MOS 트랜지스터 M11 및 제2 스위칭용 MOS 트랜지스터 M2는, 모두 P채널형이다. 그 이유는, 제1 스위칭용 MOS 트랜지스터 M11 및 제2 스위칭용 MOS 트랜지스터 M12를 온/오프시키기 위한 전압을 동일한 회로 내로부터 얻기 위해서이다. 제1 스위칭용 MOS 트랜지스터 M11 및 제2 스위칭용 MOS 트랜지스터 M12를 온시키기 위해서는 이들 게이트에 접지 전압 Vss를 인가하면 되며, 오프시킬 경우에는 이들 게이트에 이 회로의 출력 전압 Vout(=1.5Vdd)을 인가하면 된다.

또한, 제1 컨덴서 C1의 한쪽 단자에는, 클럭 드라이버 CD의 출력이 접속되어 있다. 클럭 드라이버 CD는, 전원 전압 Vdd와 접지 전압 Vss 사이에, P채널형 MOS 트랜지스터 M16, N채널형 MOS 트랜지스터 M17을 직렬로 접속하여 CMOS 인버터로서 구성된다. 그리고, 클럭 드라이버 CD에는 클럭 CLK가 인가되며, 이 클럭 CLK는 클럭 드라이버 CD에 의해 반전된다. 그 반전 클럭 *CLK가, 클럭 드라이버 CD의 출력으로서 제1 컨덴서 C1의 한쪽 단자에 인가된다.

또한, 제2 컨덴서 C2는, 그 한쪽 단자가 제1 및 제2 스위칭용 MOS 트랜지스터 M11, M12의 접속점에 접속되어 있다. 제3 스위칭용 MOS 트랜지스터 M13은, 제2 컨덴서 C2의 다른쪽 단자와 전원 전압 Vdd 사이에 접속되어 있다.

또한, 제4 스위칭용 MOS 트랜지스터 M14는, 제1 컨덴서 C1의 다른쪽 단자와 제2 컨덴서 C2의 다른쪽 단자 사이에 접속되어 있다. 제5 스위칭용 MOS 트랜지스터 M15는, 제1 컨덴서 C1의 다른쪽 단자와 제2 스위칭용 MOS 트랜지스터 M12의 드레인인 출력 단자에 접속되어 있다. 그리고, 이 회로는, 제2 스위칭용 MOS 트랜지 스터 M12의 드레인으로부터 출력 전압 Vout(=1.5Vdd)을 얻는 것이다.

여기서, 제3 및 제5 스위칭용 MOS 트랜지스터 M13, M15는 P채널형, 제4 스위칭용 MOS 트랜지스터 M14는 N채널형이다. 제3 및 제5 스위칭용 MOS 트랜지스터 M13, M15를 P채널형으로 한 이유는, 전술한 바와 같이, 제3 스위칭용 MOS 트랜지스터 M13 및 제5 스위칭용 MOS 트랜지스터 M15를 온/오프시키기 위한 전압을 동일한 회로 내로부터 얻기 위해서이다.

또한, 제1 및 제2 컨덴서 C1, C2는 서로 동일한 용량값을 갖고 있는 것으로 한다. 또한, 제1, 제2, 제3, 제4, 제5 스위칭용 MOS 트랜지스터 M11, M12, M13, M14, M15는, 클럭 CLK의 전압 레벨에 따라, 제어 회로(도시 생략)에 의해 게이트 전압을 제어함으로써, 후술하는 바와 같이 이들의 온(ON), 오프(OFF)가 제어되어 있다.

다음으로, 이 회로의 동작에 대하여 도 5의 (a) 및 (b), 도 6을 참조하면서 설명한다. 도 6은 이 챠지 펌프 회로의 정상 상태에서의 동작 타이밍도이다. 먼저, 클럭 CLK가 H 레벨일 때의 챠지 펌프 회로의 동작에 대하여 설명한다(도 5의 (a), 도 6 참조). 이 때, 클럭 드라이버 CD의 N채널형 MOS 트랜지스터 M17은 온되며, 반전 클럭 *CLK는 L 레벨(0V)로 된다. 또한, 제1, 제4 스위칭용 MOS 트랜지스터 M11, M14를 온하고, 제2, 제3, 제5 스위칭용 MOS 트랜지스터 M12, M13, M15를 오프한다.

이와 같이 하면, 도 5의 (a) 중 굵은 파선으로 나타낸 바와 같이, 전원 전압 Vdd로부터, 제1 스위칭용 MOS 트랜지스터 M11, 제2 컨덴서 C2, 제4 스위칭용 MOS 트랜지스터 M14, 제1 컨덴서 C1, 클럭 드라이버 CD의 N채널형 MOS 트랜지스터 M17을 통과하는 경로로, 제1 컨덴서 C1 및 제2 컨덴서 C2가 직렬 접속되어 충전된다. 이에 따라, 제2 컨덴서 C2의 한쪽 단자의 전압 V11은 Vdd로 충전되며, 그 다른쪽 단자의 전압 V12는 0.5Vdd로 충전되고, 제1 컨덴서 C1의 다른쪽 단자의 전압 V13도 0.5Vdd로 충전된다.

다음으로, 클럭 CLK가 L 레벨일 때의 챠지 펌프 회로의 동작에 대하여 설명한다(도 5의 (b), 도 6 참조). 이 때, 클럭 드라이버 CD의 P채널형 MOS 트랜지스터 M7은 온되며, 반전 클럭 *CLK는 H 레벨로 된다. 또한, 제1, 제4 스위칭용 MOS 트랜지스터 M11, M14를 오프하고, 제2, 제3, 제5 스위칭용 MOS 트랜지스터 M12, M13, M15를 온한다.

이와 같이 하면, 도 5의 (b) 중의 굵은 선으로 나타낸 바와 같이, 2개의 경로로부터 출력 단자에 1.5Vdd가 공급된다. 1개의 경로는, 전원 전압 Vdd로부터, 제3 스위칭용 MOS 트랜지스터 M13, 제2 컨덴서 C2, 제2 스위칭용 MOS 트랜지스터 M12를 통해, 제2 컨덴서 C2의 전하가 방전되고, 출력 단자에 1.5Vdd가 공급된다. 이것은, 제2 컨덴서 C2의 다른쪽 전압 V12는 클럭 CLK가 H 레벨일 때에 0.5Vdd로 충전되어 있어서, 제3 스위칭용 MOS 트랜지스터 M13이 온됨으로써, 전압 V12가 0.5Vdd로부터 Vdd로 변화되는 것에 수반하여, 제2 컨덴서 C2의 용량 결합에 의해, 제2 컨덴서의 한쪽 단자의 전압 V11은 Vdd로부터 1.5Vdd로 승압되기 때문이다.

다른 하나의 경로는, 전원 전압 Vdd로부터, 클럭 드라이버 CD의 P채널형 MOS 트랜지스터 M16, 제1 컨덴서 C1, 제5 스위칭용 MOS 트랜지스터 M15를 통해, 제1 컨 덴서 C1의 전하가 방전되고, 출력 단자에 1.5Vdd가 공급된다.

이것은, 클럭 CLK가 H 레벨일 때에, 제1 컨덴서 C1의 다른쪽 단자의 전압 V13은 0.5Vdd로 충전되는데, 클럭 CLK가 L 레벨로 변화되면, P채널형 MOS 트랜지스터 M16이 온됨으로써, 제1 컨덴서 C1의 한쪽 단자의 전압이 0V로부터 Vdd로 변화되는 것에 수반하여, 제1 컨덴서 C1의 용량 결합에 의해, 제1 컨덴서 C1의 다른쪽 단자의 전압 V13은 0.5Vdd로부터 1.5Vdd로 승압되기 때문이다.

이 클럭 CLK가 L 레벨일 때의 동작과, H 레벨일 때의 동작을 교대로 반복함으로써, 출력 전압 Vout으로서, 전원 전압 Vdd를 1.5배한 1.5Vdd가 얻어진다.

여기서, 승압 회로(50)의 기생 용량을 Cp, 클럭 CLK의 주파수를 f, 진폭 전압을 V로 하면, 승압 회로(50)의 내부에서 소비되는 자기 소비 전류 Ip는, Ip=Cp×f×V로 표시된다. 클럭 CLK의 주파수 f를 저감함으로써 자기 소비 전류 Ip를 작게 할 수 있다. 승압 회로(50)의 기생 용량인 Cp는 주로, 승압 회로(50)를 구성하는 전하 전송 소자(제1 스위칭용 MOS 트랜지스터 M11 및 제2 스위칭용 MOS 트랜지스터 M2)나 클럭 드라이버 CD 등의 기생 용량(주로, 게이트 용량)이다.

현재, 승압 회로(50)의 자기 소비 전류 Ip가 5㎃, 출력 전류 Iout가 100㎃라고 하면, 승압 회로(50)의 효율(=Iout×100/(Iout+Ip))은 100×100/(100+5)=95% 정도로 되지만, 클럭 CLK의 주파수 f를 그대로로 하고, 출력 전류 Iout를 5㎃까지 감소시키면, 승압 회로(50)의 효율은, 5×100/(5+5)=50% 정도로 저하된다. 따라서, 예를 들면, 출력 전류 Iout를 5㎃까지 감소시켰을 때에는, 클럭 CLK의 주파수 f를 1/16로 감소시킴으로써 자기 소비 전류 Ip를 저감하여, 승압 회로(50)의 효율을 향 상시킬 수 있다. 이 경우의 효율은, 5×100/(5+0.3)=94%로 된다.

이와 같이, 본 실시예의 구동 회로에 의하면, 백색 LED(20)의 구동 전류 ID가 저하되면, 그에 따라 승압 회로(50)에 공급되는 클럭 CLK의 주파수도 저감되기 때문에, 승압 회로(50)를 구성하는 전하 전송 소자(제1 스위칭용 MOS 트랜지스터 M11 및 제2 스위칭용 MOS 트랜지스터 M12)나 클럭 드라이버 CD 등의 기생 용량(주로, 게이트 용량)의 충방전 전류도 저감되어서, 승압 회로(50)의 효율이 향상되며, 나아가서는 구동 회로의 효율이 향상된다.

다음으로, 본 발명의 제2 실시예에 대하여 설명한다. 도 7은, 이 실시예에 따른 구동 회로의 회로도이다. 본 실시예에서는, 제1 실시예의 승압 회로(50) 대신, -0.5Vdd 발생 회로(80)를 이용한 것이다. 이 실시예에서는, 백색 LED(20)의 애노드에 Vdd를 인가하고, 그 캐소드에 -0.5Vdd를 인가하도록 하였다. 백색 LED(20)의 애노드/캐소드 간에 걸리는 전압은 제1 실시예와 마찬가지로 1.5Vdd이다. 또한, N채널형 MOS 트랜지스터 M24, M31∼M50의 소스에 -0.5Vdd가 인가되도록 하고 있다.

또한, 스위칭 회로(30)의 스위치 SW1∼SW20에 대해서도, N채널형 MOS 트랜지스터 M31∼M50을 오프로 할 때에는, -0.5Vdd를 N채널형 MOS 트랜지스터 M31∼M50의 소스에 인가하도록 변경되어 있다. 다른 구성에 대해서는 제1 실시예와 동일하다.

다음으로, -0.5Vdd 발생 회로(80)의 구체적인 회로 구성 및 동작에 대하여 도면을 참조하면서 설명한다. 도 8은, -0.5Vdd 발생 회로(80)의 회로도이며, 도 8의 (a)는, 클럭 드라이버 CD의 입력 클럭인 클럭 CLK가 L 레벨(로우 레벨)인 경우 를 나타내며, 도 8의 (b)는 클럭 CLK가 H 레벨(하이 레벨)인 경우를 나타내고 있다.

제1 스위칭용 MOS 트랜지스터 M1의 소스에 접지 전압 Vss(0V)가 인가되고, 이 제1 스위칭용 MOS 트랜지스터 M1의 드레인은, 제2 스위칭용 MOS 트랜지스터 M2의 소스에 접속되어 있다. 제1 스위칭용 MOS 트랜지스터 M1 및 제2 스위칭용 MOS 트랜지스터 M2는, 전하 전송 소자로서 기능한다.

여기서, 제1 스위칭용 MOS 트랜지스터 M1 및 제2 스위칭용 MOS 트랜지스터 M2는, 모두 N채널형이다. 이는, 제1 스위칭용 MOS 트랜지스터 M1 및 제2 스위칭용 MOS 트랜지스터 M2를 온/오프시키기 위한 전압을 동일한 회로 내로부터 얻기 위해서이다. 제1 스위칭용 MOS 트랜지스터 M1 및 제2 스위칭용 MOS 트랜지스터 M2를 온시키기 위해서는 이들 게이트에 전원 전압 Vdd를 인가하면 되고, 오프시킬 경우에는 이들 게이트에 이 회로의 출력 전압 Vout(=-0.5Vdd)을 인가하면 된다.

또한, 제1 컨덴서 C1의 한쪽 단자에는, 클럭 드라이버 CD의 출력이 접속되어 있다. 클럭 드라이버 CD는, 전원 전압 Vdd와 접지 전압 Vss 사이에, P채널형 MOS 트랜지스터 M6, N채널형 MOS 트랜지스터 M7을 직렬로 접속하여 CMOS 인버터로서 구성된다. 그리고, 클럭 드라이버 CD에는 클럭 CLK가 입력되며, 이 클럭 CLK는 클럭 드라이버 CD에 의해 반전된다. 그 반전 클럭 *CLK가, 클럭 드라이버 CD의 출력으로서 제1 컨덴서 C1의 한쪽 단자에 인가된다.

또한, 클럭 드라이버 CD의 관통 전류를 저감하기 위해, P채널형 MOS 트랜지스터 M6의 게이트에 클럭 CLK를 인가하고, N채널형 MOS 트랜지스터 M7의 게이트에 클럭 CLK를 지연한 클럭 CLK'를 인가하도록 구성하여도 된다.

또한, 제2 컨덴서 C2는, 그 한쪽 단자가 제1 및 제2 스위칭용 MOS 트랜지스터 M1, M2의 접속점에 접속되어 있다. 제3 스위칭용 MOS 트랜지스터 M3은, 제2 컨덴서 C2의 다른쪽 단자와 접지 전압 Vss(0V) 사이에 접속되어 있다.

또한, 제4 스위칭용 MOS 트랜지스터 M4는, 제1 컨덴서 C1의 다른쪽 단자와 제2 컨덴서 C2의 다른쪽 단자 사이에 접속되어 있다. 제5 스위칭용 MOS 트랜지스터 M5는, 제1 컨덴서 C1의 다른쪽 단자와 제2 스위칭용 MOS 트랜지스터 M2의 드레인인 출력 단자에 접속되어 있다. 그리고, 이 회로는, 제2 스위칭용 MOS 트랜지스터 M2의 드레인으로부터 출력 전압 Vout(=-0.5Vdd)을 얻는 것이다.

여기서, 제3, 제5 스위칭용 MOS 트랜지스터 M3, M5는, N채널형이다. 이것은, 제1 스위칭용 MOS 트랜지스터 M1 및 제2 스위칭용 MOS 트랜지스터 M2와 마찬가지로, 이들 트랜지스터를 온/오프시키기 위한 전압을 동일한 회로 내로부터 얻기 위해서이다. 즉, 제3 스위칭용 MOS 트랜지스터 M3 및 제5 스위칭용 MOS 트랜지스터 M5를 온시키기 위해서는 이들 게이트에 전원 전압 Vdd를 인가하면 되고, 오프시킬 경우에는 이들 게이트에 이 회로의 출력 전압 Vout(=-0.5Vdd)을 인가하면 된다.

제4 스위칭용 MOS 트랜지스터 M4에 대해서는, P채널형이던지 N채널형이던지 상관없지만, 패턴 면적을 작게 하기 위해서는 N채널형인 것이 바람직하다. 제4 스위칭용 MOS 트랜지스터 M4가 N채널형인 경우, 이것을 온시키기 위해서는, 그 게이트에 전원 전압 Vdd를 인가하면 되고, 오프시킬 경우에는 그 게이트에 이 회로의 출력 전압 Vout(=-0.5Vdd)을 인가하면 된다. 제4 스위칭용 MOS 트랜지스터 M4가 P 채널형인 경우, 이것을 온시키기 위해서는, 그 게이트에 접지 전압 Vss, 혹은 출력 전압 Vout을 인가하면 되고, 오프시킬 경우에는 그 게이트에 전원 전압 Vdd를 인가하면 된다.

또한, 제1 및 제2 컨덴서 C1, C2는 서로 동일한 용량값을 갖고 있는 것으로 한다. 또한, 제1, 제2, 제3, 제4, 제5 스위칭용 MOS 트랜지스터 M1, M2, M3, M4, M5는, 클럭 CLK의 전압 레벨에 따라, 제어 회로(도시 생략)에 의해 게이트 전압을 제어함으로써, 후술하는 바와 같이 이들의 온(ON), 오프(OFF)가 제어되어 있다.

다음으로, 이 -0.5Vdd 발생 회로(40)의 동작에 대하여 도 8의 (a) 및 (b), 도 9를 참조하면서 설명한다. 도 9는 이 -0.5Vdd 발생 회로(40)의 정상 상태에서의 동작 타이밍도이다.

먼저, 클럭 CLK가 L 레벨일 때의 챠지 펌프 회로의 동작에 대하여 설명한다(도 8의 (a), 도 9 참조). 이 때, 클럭 드라이버 CD의 P채널형 MOS 트랜지스터 M6은 온되고, N채널형 MOS 트랜지스터 M7은 오프되기 때문에, 반전 클럭 *CLK는 H 레벨(Vdd 레벨)로 된다. 또한, 제1, 제4 스위칭용 MOS 트랜지스터 M1, M4를 온하고, 제2, 제3, 제5 스위칭용 MOS 트랜지스터 M2, M3, M5를 오프한다.

이와 같이 하면, 도 8의 (a) 중 굵은 선으로 나타낸 바와 같이, 클럭 드라이버 CD의 P채널형 MOS 트랜지스터 M6, 제1 컨덴서 C1, 제4 스위칭용 MOS 트랜지스터 M4, 제2 컨덴서 C2, 제1 스위칭용 MOS 트랜지스터 M1, 접지 전압 Vss를 통하는 경로로, 제1 컨덴서 C1 및 제2 컨덴서 C2가 직렬 접속되어 충전된다.

이에 따라, 제1 컨덴서 C1의 한쪽 단자는 Vdd로 충전되며, 그 다른쪽 단자의 전압 V1은 +0.5Vdd로 충전되고, 제2 컨덴서 C2의 다른쪽 단자의 전압 V1도 +0.5Vdd로 충전된다.

다음으로, 클럭 CLK가 H 레벨일 때의 회로 동작에 대하여 설명한다(도 8의 (b), 도 9 참조). 이 때, 클럭 드라이버 CD의 N채널형 MOS 트랜지스터 M7이 온되고, P채널형 MOS 트랜지스터 M6이 오프되기 때문에, 반전 클럭 *CLK는 L 레벨로 된다(Vss 레벨). 또한, 제1, 제4 스위칭용 MOS 트랜지스터 M1, M4를 오프하고, 제2, 제3, 제5 스위칭용 MOS 트랜지스터 M2, M3, M5를 온한다.

이와 같이 하면, 도 8의 (b) 중 굵은 파선으로 나타낸 바와 같이, 2개의 경로로부터 출력 단자에 -0.5Vdd가 공급된다. 1개의 경로는, 접지 전압 Vss로부터, 제3 스위칭용 MOS 트랜지스터 M3, 제2 컨덴서 C2, 제2 스위칭용 MOS 트랜지스터 M2를 통해, 제2 컨덴서 C2의 전하가 방전되고, 출력 단자에 -0.5Vdd가 공급된다. 이것은, 제2 컨덴서 C2의 다른쪽 전압 V3은 클럭 CLK가 L 레벨일 때에 +0.5Vdd로 충전되어 있어서, 제3 스위칭용 MOS 트랜지스터 M3이 온됨으로써, 전압 V3이 +0.5Vdd로부터 Vss로 변화되는 것에 수반하여, 제2 컨덴서 C2의 용량 결합에 의해, 제2 컨덴서 C2의 한쪽 단자의 전압 V2는 Vss(0V)로부터 -0.5Vdd로 강압되기 때문이다.

다른 하나의 경로는, 접지 전압 Vss로부터, 클럭 드라이버 CD의 N채널형 MOS 트랜지스터 M7, 제1 컨덴서 C1, 제5 스위칭용 MOS 트랜지스터 M5를 통해, 제1 컨덴서 C1의 전하가 방전되고, 출력 단자에 -0.5Vdd가 공급된다. 이것은, 클럭 CLK가 L 레벨일 때에, 제1 컨덴서 C1의 다른쪽 단자의 전압 V1은 +0.5Vdd로 충전되는데, 클럭 CLK가 H레벨로 변화되면, N채널형 MOS 트랜지스터 M7이 온됨으로써, 제1 컨덴 서 C1의 한쪽 단자의 전압이 Vdd로부터 Vss로 변화되는 것에 수반하여, 제1 컨덴서 C1의 용량 결합에 의해, 제1 컨덴서 C1의 다른쪽 단자의 전압 V1은 +0.5Vdd로부터 -0.5Vdd로 강압되기 때문이다.

이 클럭 CLK가 L 레벨일 때의 동작과, H 레벨일 때의 동작을 교대로 반복함으로써, 출력 전압 Vout으로서, 전원 전압 Vdd를 -0.5배한 -0.5Vdd가 얻어진다. 이와 같이, -0.5Vdd 발생 회로(80)를 채용하였기 때문에, N채널형 MOS 트랜지스터가 다용되는 결과, 종래와 동등한 LED(25)의 구동 전류 mnI를 얻기 위한 회로의 패턴 면적을 작게 할 수 있으며, 또한 효율 개선을 실현하고 있다.

이와 같이, 본 실시예의 구동 회로에서도, 백색 LED(20)의 구동 전류 ID의 구동 전류가 저하되면, 그에 따라 승압 회로(50)에 공급되는 클럭 CLK의 주파수도 저감되므로, 승압 회로(50)를 구성하는 전하 전송 소자(제1 스위칭용 MOS 트랜지스터 M1 및 제2 스위칭용 MOS 트랜지스터 M2)나 클럭 드라이버 CD 등의 기생 용량(주로, 게이트 용량)의 충방전 전류도 저감되어, 승압 회로(50)의 효율이 향상되며, 나아가서는 구동 회로의 효율이 향상된다.

다음으로, 본 발명의 제3 실시예에 대하여 설명한다. 도 10은, 이 실시예에 따른 구동 회로의 회로도이다. 제1 및 제2 실시예에서는, 백색 LED(20)의 휘도 조정을 위해, 백색 LED(20)의 구동 전류 ID를, 스위칭 회로(30)를 이용하여 디지털적으로 제어하고 있는 데 대하여, 본 실시예에서는 전압 조정 회로(90)를 설치하고, 백색 LED(20)의 구동 전류 ID를 아날로그적으로 제어하도록 한 것이다. 다른 구성에 대해서는 제1 실시예와 마찬가지이다. 전압 조정 회로(90)는, 펄스 검출 회로 (40)로부터의 전압 조정 신호 PS에 따라, 기준 전압 Vset을 기준 전압 VS로 전압 변환하는 회로이다.

도 11은 전압 조정 회로(90)의 회로도이다. 오피 앰프(91)의 플러스 입력 단자(+)에는 기준 전압 Vset이 인가되어 있다. 오피 앰프(91)의 출력과 접지 전압 Vss 사이에는 11개의 저항 r1, r2,…, r11이 직렬로 접속되어 있다. 이들 저항의 각 접속점과 오피 앰프(91)의 마이너스 입력 단자(-) 사이에는, 10개의 N채널형 MOS 트랜지스터 T1, T2,…, T10이 각각 접속되어 있다.

또한, 펄스 검출 회로(40)로부터의 전압 조정 신호 PS에 상당하는 4 비트의 전압 조정 데이터(B1, B2, B3, B4)가 디코더(92)에 입력된다. 디코더(92)의 출력 신호는 10개의 N채널형 MOS 트랜지스터 T1, T2,…, T10의 게이트에 인가되며, 이 전압 조정 데이터(B1, B2, B3, B4)에 기초하여, 어느 하나의 트랜지스터가 온된다.

도 12는, 이 구동 회로의 동작을 설명하는 도면이다. 펄스 검출 회로(40)의 휘도 조정용 단자(41)에 1개째의 휘도 조정 펄스 BP가 인가되면, 펄스 검출 회로(40)로부터 전압 조정 데이터(0, 0, 0, 0)가 전압 조정 회로(90)에 공급된다. 이에 따라, N채널형 MOS 트랜지스터 T1만이 온되어서, VS=VS1이 발생한다. VS1은 다음 식으로 표시된다.

VS1=Vset×(R+r11)/r11

여기서, R=r1+r2+…+r10이다.

그리고, N채널형 MOS 트랜지스터 M22의 소스 전압 Vx는 기준 전압 VS와 동일하게 되도록 오피 앰프(10)에 의해 제어되며, 그 결과, 저항 R1에는 전류 I1(=VS1/R1)이 발생한다. 이 전류 I1은, 제1 커런트 미러 회로를 구성하는 한쌍의 P채널형 MOS 트랜지스터 M22, M23(전류비 1 : m)에 흐른다. 그리고, 제1 커런트 미러 회로에서 m배로 증폭된 전류 mI1은, 제1 커런트 미러 회로가 절첩된 제2 커런트 미러 회로에 입력된다. 제2 커런트 미러 회로는, 한쌍의 N채널형 MOS 트랜지스터 M24, M25(전류비 1 : n)로 구성된다. 전류 mI1은 이 제2 커런트 미러 회로에 의해, 또한 n배되어서, 백색 LED(20)의 구동 전류 ID로 된다(ID=mnI1).

또한, 펄스 검출 회로(40)의 휘도 조정용 단자(41)에 2개째의 휘도 조정 펄스 BP가 인가되면, 펄스 검출 회로(40)로부터 전압 조정 데이터(1, 0, 0, 0)가 전압 조정 회로(90)에 공급된다. 이에 따라, N채널형 MOS 트랜지스터 T2만이 온하여, 이것에 따라 VS=VS2가 발생한다. 여기서, VS2는 VS1보다 작아진다. 이에 따라, 저항 R1에 흐르는 전류 I2(=VS2/R1)도 전류 I1보다도 작아진다. 따라서, 백색 LED(20)의 구동 전류 ID도 마찬가지로 하여 작아진다.

이와 같이 하여, 전압 조정 회로(90)를 이용하여 백색 LED(20)의 구동 전류 ID가 아날로그적으로 조정된다. 여기서, 백색 LED(20)의 구동 전류 ID는, 도 12와 같이 전압 조정 데이터(B1, B2, B3, B4)에 기초하여, 100%∼5%까지 변화되도록, 저항 r1, r2,…, r11의 각 저항값이 설정된다.

그리고, 펄스 검출 회로(40)로부터의 주파수 전환 신호 CS에 의해, 승압 회로(50)에 공급되는 클럭 CLK의 주파수 f가 제어되는 점은 제1 실시예와 전적으로 마찬가지이다.

다음으로, 본 발명의 제4 실시예에 대하여 설명한다. 도 13은, 이 실시예에 따른 구동 회로의 회로도이다. 이 실시예에서는, 제3 실시예의 승압 회로(50) 대신, -0.5Vdd 발생 회로(80)를 이용한 것이다. 이 실시예에서는, 백색 LED(20)의 애노드에 Vdd를 인가하고, 그 캐소드에 -0.5Vdd를 인가하도록 하였다. 백색 LED(20)의 애노드/캐소드 간에 걸리는 전압은 제3 실시예와 마찬가지로 1.5Vdd이다. 그 밖의 점에 대해서는 제3 실시예와 동일하다.

또한, 본 발명은 백색 LED(20)에 한하지 않으며, 적색 LED, 녹색 LED, 청색 LED, 애노드와 캐소드를 갖는 다른 발광 소자의 구동 회로에도 폭넓게 적용할 수 있는 것이다.

본 발명에 따르면, 발광 소자의 구동 전류가 저하되면, 그에 따라 전압 변환 회로(예를 들면, 승압 회로)에 공급되는 클럭의 주파수도 저감하기 때문에, 전압 변환 회로를 구성하는 전하 전송 소자나 클럭 드라이버 등의 기생 용량의 충방전 전류도 저감되어서, 구동 회로의 효율이 향상된다.

Claims

전하 전송 소자와 이 전하 전송 소자에 결합된 컨덴서를 포함하며, 상기 컨덴서에 인가되는 클럭에 따라 상기 전하 전송 소자에 입력되는 입력 전압을 소정의 구동 전압으로 변환하는 전압 변환 회로와,

상기 전압 변환 회로로부터의 상기 구동 전압이 공급된 발광 소자와,

상기 발광 소자에 흐르는 구동 전류를 제어하여 상기 발광 소자의 휘도 조정을 행하는 휘도 조정 회로와,

상기 휘도 조정 회로에 의한 휘도 조정에 의해 상기 구동 전류가 저하되면, 이에 따라 상기 클럭의 주파수를 저감하도록 주파수 변환을 행하는 주파수 전환 회로

를 구비하는 것을 특징으로 하는 구동 회로.
제1항에 있어서,

상기 휘도 조정 회로는, 상기 발광 소자에 전류를 공급하는 복수의 전류 공급 트랜지스터와, 외부로부터 입력되는 휘도 조정용 펄스를 검출하는 펄스 검출 회로와, 상기 펄스 검출 회로의 펄스 검출 결과에 따라 상기 복수의 전류 공급 트랜지스터를 선택적으로 활성화시키는 제1 스위칭 회로를 구비하는 것을 특징으로 하는 구동 회로.
제2항에 있어서,

상기 주파수 전환 회로는, 클럭을 분주하여 주파수가 상이한 복수의 클럭을 발생하는 분주기와, 상기 펄스 검출 회로의 펄스 검출 결과에 따라, 복수의 클럭 중 어느 하나의 클럭을 선택하여 상기 전압 변환 회로에 공급하는 제2 스위칭 회로를 구비하는 것을 특징으로 하는 구동 회로.
제1항에 있어서,

상기 휘도 조정 회로는, 상기 발광 소자에 전류를 공급하는 전류 공급 트랜지스터와, 소정 전압을 상기 전류 공급 트랜지스터에 흐르는 전류로 변환하는 전류 전압 변환 회로와, 외부로부터 입력되는 휘도 조정용 펄스를 검출하는 펄스 검출 회로와, 상기 펄스 검출 회로의 펄스 검출 결과에 따라 상기 소정 전압을 조정하는 전압 조정 회로를 구비하는 것을 특징으로 하는 구동 회로.
제4항에 있어서,

상기 주파수 전환 회로는, 클럭을 분주하여 주파수가 상이한 복수의 클럭을 발생하는 분주기와, 상기 펄스 검출 회로의 펄스 검출 결과에 따라, 복수의 클럭 중 어느 하나의 클럭을 선택하여 상기 전압 변환 회로에 공급하는 스위칭 회로를 구비하는 것을 특징으로 하는 구동 회로.
제1항 내지 제5항 중 어느 한 항에 있어서,

상기 전압 변환 회로가 전원 전압 Vdd를 1.5Vdd로 변환하는 것을 특징으로 하는 구동 회로.
제1항 내지 제5항 중 어느 한 항에 있어서,

상기 전압 변환 회로가 전원 전압 Vdd를 -0.5Vdd로 변환하는 것을 특징으로 하는 구동 회로.
제1항 내지 제5항 중 어느 한 항에 있어서,

상기 발광 소자가 백색 발광 다이오드인 것을 특징으로 하는 구동 회로.