CN100578596C - 驱动电路、操作状态检测电路和显示装置 - Google Patents
驱动电路、操作状态检测电路和显示装置 Download PDFInfo
- Publication number
- CN100578596C CN100578596C CN200510074307A CN200510074307A CN100578596C CN 100578596 C CN100578596 C CN 100578596C CN 200510074307 A CN200510074307 A CN 200510074307A CN 200510074307 A CN200510074307 A CN 200510074307A CN 100578596 C CN100578596 C CN 100578596C
- Authority
- CN
- China
- Prior art keywords
- output
- circuit
- control signal
- operation state
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Amplifiers (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
根据本发明的一个方面,提供一种用于驱动电容负载的驱动电路。所述驱动电路包括:放大电路,用于放大一个输入信号并把已放大信号输出给电容负载;和操作状态检测电路,用于检测放大电路中向电容负载的输出操作的操作状态。可变电阻连接在放大电路和电容负载之间并按照检测到的操作状态改变阻抗值。
Description
技术领域
本发明涉及一种驱动电路、一种操作状态检测电路和一种显示装置,并且更具体地说涉及用于驱动诸如液晶板之类的电容负载的一种驱动电路和一种操作状态检测电路以及一种显示装置。
背景技术
近年来,液晶板在从便携式游戏的小面板到大屏幕电视机面板的多种多样的领域中已经有了各色各样的以及找得到的应用。因此,用于驱动液晶板的驱动电路在各种负载状态之下执行期望的操作是有必要的。
不但在不同形状液晶板的情况下,而且当液晶板是同一形状时,在制造工艺中在液晶板之间都有制造变形。结果,对于液晶板的每一个驱动线路,即,对于驱动电路的每个输出,用于驱动液晶板的驱动电路的负载状态都不同。此外,在驱动电路中,当液晶板的水平点数目不可被驱动电路的输出数目除尽时,多余的输出端被用于打开状态,并且这种情况,对于驱动电路的每个输出,负载状态也不同。此外,驱动电路的属性估计在驱动电路的制造工艺中由测试人员实施,并且在测试人员的这些估计期间负载状态完全不同于液晶板的负载状态。因此,有各种不同的驱动电路的负载状态,并且那些状态有时对于甚至在单个驱动电路中的每个输出端不同。
以电压输出器的方式连接的一个运算放大器通常被使用作为提供于这些驱动电路的输出部分中的一个输出电路。在运算放大器中,由于驱动的负载状态的波动,相位余量变化。如果使用于驱动电路中的运算放大器中的相位余量恶化,则运算放大器开始振荡并在液晶板显示器中引起缺点。由于这个原因,考虑到要被连接到上述驱动电路输出上的所有的负载状态来设计使用于驱动电路中的运算放大器。
镜像电容的相位补偿通常是通常所说的用于增加运算放大器相位余量的一个装置。镜像电容的相位补偿分离运算放大器的第一极点和第二极点以便实现期望的相位特性。在这种方法中,相位补偿电容越高,则相位余量越大。如果用一个从上述负载状态波动的立场看足够了的电容值来补偿相位,则运算放大器的相位余量增加并且没有振荡出现。
可是,驱动电路同时要求低功率消耗以及高负载驱动能力。使用于输出电路中的运算放大器的功耗的减少以及高负载驱动性能的改善是用于减少驱动电路的功耗以及改善驱动电路的高负载驱动能力的强制条件。运算放大器的转换速率(SR)、差动级电流(Id)和相位补偿电容值(Cc)满足如下公式1的关系:[公式1]
SR=ld/Cc
因此,增加相位补偿电容值以便保持运算放大器的相位余量降低了驱动能力。为了防止驱动性能下降,运算放大器的功耗不得不增加。换言之,从实现一个低功率消耗和高负载驱动能力的立场看,期望运算放大器的相位补偿电容值很小。把一个电阻串联连接到电容负载的一种技术已知会相对于电容负载增加运算放大器的相位余量。
在这里,将解释运算放大器中的振荡机件。图5是通用反馈电路的基本方框图。参见图5,附图标记24表示运算放大器而附图标记23表示一个反馈部分。如图5所示,在运算放大器24的反馈的情况下,闭环电压增益将由如下公式2表示,在此,Ao代表运算放大器24的开环电压增益而β代表反馈部分23的反馈系数:[公式2]
从此公式中,接着是:当Aoβ=-1,即,当|Ao|=|1/β|,时,如果输入和输出的相位反向,那么由于反馈,运算放大器开始振荡。另外,图6示出了表示如图5所示反馈电路的频率特性的波德(Bode)图。在如图6所示的波德图中,如果在Ao和1/β相交的点处梯度差值是40dB/dec或更高,则运算放大器24在相交点的频率f0处振荡。
图7示出了说明常规反馈电路示例的一个框图。使用于驱动电路的输出电路中的运算放大器被使用于如图7所示的电压跟随器连接中。参见图7,附图标记25表示运算放大器,26表示运算放大器的输出电阻R0,27表示用于改良相位余量的电阻RL,而28表示负载电容CL。在这个示例中,I/beta由如下公式3表示,并且波德图假定如图8所示的形状。[公式3]
如图8所示,如果电阻RL与运算放大器的负载电容CL串联连接,则相位余量被改善并且由于连接的电阻RL的阻抗值的增加,1/β的斜率变小。因此,如果电阻RL的阻抗值增加,则1/β和Ao的梯度差值降低。因此,改善相位余量的效果变得更重要。
可是,如上所述,同时需要驱动电路既具有低功率消耗又具有高负载驱动能力。换言之,需要降低使用于输出电路中的运算放大器的功率消耗并且改善高负载驱动能力。把一个电阻串联连接到运算放大器的负载引起运算放大器的驱动能力的恶化,并且必须增加运算放大器的功率消耗以便防止驱动能力的恶化。换言之,为了实现低功率消耗以及高负载驱动能力,所希望的是使用与运算放大器的负载串联连接的一个小的电阻阻抗值。
已知一种方法,其中连接到运算放大器的负载的阻抗值被切换以满足在前所述的要求。图9是说明传统液晶显示装置的驱动电路以及显示板的结构示例的框图。图10是说明常规驱动电路的结构示例的框图。下面将参考那些附图进行解释。
如图9所示,液晶显示装置包括控制电路29、分级电压电源30、扫描线驱动电路31、数据线驱动器电路32和由扫描线驱动电路31与数据线驱动器电路32驱动的显示板33。
在这里,显示板33是使用薄膜MOS晶体管(TFT)38作为开关元件的有源矩阵彩色液晶板。在这个板中,像素在行方向和列方向上以各自规定的距离提供的扫描线35和数据线34的交点处按行以及按列排列。像素包括液晶电容36和TFT 38,液晶电容36是一个等效的电容负载,TFT 38的栅极连接到扫描线35,液晶电容36和TFT 38串联连接在数据线34和公共电极线37之间。由扫描线驱动电路31生成的扫描脉冲基于水平同步信号和垂直同步信号而被施加到显示板33的扫描线35的每一行。在一个公共电位Vcom被施加到公共电极线37上的一个状态中,数据线驱动电路32基于数字显示数据为每个颜色生成的一个模拟数据信号被施加到显示板的数据线34的每一列。结果,彩色文本或图像被显示在显示板33上。
下面将描述数据线驱动电路32。数据线驱动电路32包括一个D/A转换电路39和一个输出电路41,D/A转换电路39用于通过选择电压的一个分级级别来把分别的数字信号转换(D/A转换)为每一列显示数据的模拟信号,输出电路41改变阻抗以便驱动每一数据线34并输出一个模拟显示数据信号。
如图9和图10所示,输出电路41包括具有满摆幅输入输出并分别以一个电压输出器的方式连接的的多个运算放大器401,连接在数据线驱动电路32的输出Vout和运算放大器401的输出端Sout之间的一个开关402,并联连接到开关402的一个开关403,以及用于把一个公共偏压提供到运算放大器401的一个公共偏置电路40。当开关402被接通(ON)时它变成一个非常低阻抗值的电阻(低电阻),并且当开关403被接通(ON)时它变成一个很高阻抗值的电阻(高电阻)。例如,当外部控制信号S1处于低电平时开关402被接通,并且当外部控制信号S2处于高电平时开关403被接通。
图11是一个说明驱动电路的操作的时间图。例如,在如图11所示的t2持续时间中,即当运算放大器401位于负载驱动状态时,一个低电阻值的开关402和一个高阻值的开关403由外部控制信号S1、S2控制而被接通。结果,从D/A转换电路39中输出并且输入到运算放大器401的分级电压(gradation voltage)通过开关402和开关403被输入到显示板33中并且驱动将被进行到期望电压。
在这个时候,因为开关402和开关403并联连接并且开关402的阻抗值非常低,运算放大器401的输出开关(开关402和开关403)的总阻抗值假定一个几乎等于开关402的阻抗值的数值。由于这个原因,运算放大器401的输出开关具有一个低电阻并且能够具有高驱动能力。减少运算放大器401的输出开关的阻抗值实现了一个高驱动能力,但是降低了运算放大器401的相位余量。可是,当液晶板负载被驱动时,运算放大器401位于瞬时状态中并且不需要考虑相位余量。由于这个原因,减少输出开关的阻抗值实现高驱动能力,而没有引起问题。
另外,在如图11所示的t1和t2之外的其它持续时间中,即当运算放大器401位于稳定状态中时,具有低阻抗的第一开关402和具有高阻抗的第二开关403由外部控制信号S1、S2控制以便分别被切断和接通。结果,从D/A转换电路39输入到运算放大器401中的分级电压被保持并经由具有高阻抗的开关403输出。
如上所述,在运算放大器401的输出和负载之间连接一个高阻抗元件增加了运算放大器401的相位余量并降低了负载状态波动的影响的灵敏度。因此,当运算放大器401位于稳定状态中时,具有高阻抗的第二开关403扮演用于改善相位余量的电阻的角色。因此,好的相位余量甚至相对于负载波动也能够被保持。
现在已经发现:与表示上述传统技术的数据线驱动电路32相关的问题是:用于实施阻抗值切换的控制信号的定时是恒定的,并且只能够对应特定的负载状态以便相同地控制数据线驱动电路32的所有输出。
对于传统技术,上述外部控制信号S1、S2通常是根据数据线驱动电路32内提供的逻辑电路(图中未示出)中的内部时钟生成的定时,并且多个运算放大器401从而被一起控制。因为这个逻辑电路的操作由数据线驱动电路32的制造过程确定,所以外部控制信号S1、S2的控制定时也同时被确定。
因此,在与负载传导有关的某些假设下外部控制信号S1、S2的控制定时变成预先由数据线驱动电路32的设计者设计的定时。因此,处理料想不到的负载状态是不可能的。例如,在负载驱动期间输出电路401的输出信号Vout的斜率根据负载状态来波动并且负载驱动持续时间t2的长度也波动。因此,当运算放大器401被设计时,该设计必须通过考虑负载状态的扩展而为相位余量提供某些备用量。
另外,诸如液晶板的制造过程中数据线之间的扩展以及数据线驱动电路32的输出电路401输出的输出之间的电压中的差值之类的负载状态(负载条件)对于运算放大器的每个输出不同。此外,在数据线输出电路32中,对于某些分辨率的液晶板,所有的输出有时未连接到液晶板。
例如,在使用384输出数据线驱动电路32的XGA(1024×768)分辨率的液晶板的情况下,数据线驱动电路32的所有输出通过使用八个数据线驱动电路32连接到液晶板。在UXGA(1600×1200)分辨率的液晶板的情况下,总数为13个的数据线驱动电路32被使用,但是在数据线驱动电路32之一中,384个输出中的192个输出未连接到液晶板并且使用于打开状态中。换言之,数据线驱动电路32的运算放大器401的192个输出驱动液晶板负载,此负载是一个重负载;并且剩余的192个输出驱动一个寄生元件负载,此负载是一个轻负载。
在这种情况下,如常规数据线驱动电路32中那样,由于系统一起控制多个运算放大器401,所以处理每个插头(pin)的负载状态的波动是不可能的。因为那些运算放大器401必须被设计使得在所有的多种负载状态之下都具有一个优良的相位余量,所以设计必须通过考虑负载状态的这个多样性来为相位余量提供某些备用量。
保持运算放大器401的相位余量的此类备用量需要一个大的相位补偿电容。显示装置的驱动电路的运算放大器401以数据线驱动电路32的每一单片400或更多的比值而被排列。因此,为运算放大器401提供一个大的相位补偿电容防碍了集成度的增加。此外,一个大的相位补偿电容引起运算放大器401的驱动能力的降低,并且功率消耗中的增加是必需的以便保持运算放大器401的驱动能力。
此外,即使当与数据线控制电路32分开独立地控制外部控制信号时,也难以考虑各种类型和使用条件的扩展并且难以精确地确定运算放大器的负载状态。此外,控制信号的布线增加,从而阻碍了集合度的增加。
日本未审查专利公开No.11-85113(日本专利No.3488054)和2000-295044中公开的驱动电路被认为是液晶显示装置的传统驱动电路。
因此,与液晶显示装置的常规驱动电路相关的问题是:用于切换阻抗值的控制信号的定时是恒定的,能够实施来相等地控制所有多个输出的操作只对应于特定的负载状态,并且相位余量和驱动能力有时由于负载状态而下降。
发明内容
根据本发明的一个方面,提供一个用于驱动电容负载的驱动电路,包括:一个放大电路,用于放大一个输入信号并把已放大信号输出给电容负载,一个操作状态检测电路,用于检测放大电路中向电容负载的输出操作的操作状态,和一个可变电阻,它连接在放大电路和电容负载之间并按照检测到的操作状态改变阻抗值。
利用此驱动电路,取决于电容负载的负载状态而变化的放大电路的操作状态被检测以使放大电路和电容负载之间的阻抗值能够根据负载状态被切换到适当的数值。因此,驱动电路的相位余量或驱动能力能够被改善。
根据本发明的另一方面,提供一个操作状态检测电路,用于检测用于驱动电容负载的驱动电路的操作状态,所述操作状态检测电路根据驱动电路的输出来检测电容负载被充电或放电的一个驱动状态、以及电容负载既不被充电又不被放电的非驱动状态。
利用此操作状态检测,取决于电容负载的负载状态而变化的驱动电路的操作状态相应于驱动电路的输出而被检测。因此,能够以优良的效率检测操作状态。
根据本发明的仍然另一方面,提供一个显示装置,包括:一个显示板,它具有多个像素和用于传送信号给所述多个像素的多个线路;和连接到用于输出信号给多个像素的所述多个线路的多个驱动电路。多个驱动电路的每一个包括:一个放大电路,用于放大一个输入信号并经由所述线路把已放大信号输出给像素;一个操作状态检测电路,用于检测放大电路向像素的电容负载的输出操作的操作状态;一个可变电阻,它连接在放大电路和像素之间并按照检测到的操作状态改变阻抗值。利用此显示装置,取决于像素的电容负载的负载状态而变化的放大电路的操作状态被检测以使放大电路和电容负载之间的阻抗值能够根据负载状态被切换到适当的数值。因此,驱动电路的相位余量或驱动能力能够被改善并且显示装置的性能能够被改善。
附图说明
结合附图从如下详细说明中将更显然了解本发明上面的以及其他目的、特征和优点,其中:
图1是说明根据本发明的驱动电路的结构框图;
图2是说明根据本发明的驱动电路的结构的电路图;
图3是说明根据本发明的驱动电路的操作的时间图;
图4是说明根据本发明的驱动电路的结构框图;
图5是传统反馈电路的基本框图;
图6是说明传统反馈电路的频率特性的波德图;
图7是说明传统反馈电路的结构示例的框图;
图8是说明传统反馈电路的频率特性的波德图;
图9是说明传统显示装置的结构框图;
图10是说明传统驱动电路的结构框图;和,
图11是说明传统驱动电路的操作的时间图。
具体实施方式
实施例1
首先,将解释本发明实施例的实施例1的驱动电路的结构。图1是说明本实施例的驱动电路的结构概述的框图。图2是更详细示出本实施例的驱动电路结构的电路图。
本实施例的驱动电路是用于驱动电容负载的一个驱动电路。如图9所示,此驱动电路被使用作为用于驱动显示板33的数据线驱动电路32的输出电路41。例如,为每个数据线38提供本实施例的驱动电路。
如图1所示,本实施例的驱动电路包括:能够满摆幅(rail-to-rail)输入和输出并且以电压跟随器的方式连接的一个运算放大器1;连接到运算放大器1的一个操作状态检测电路2;和连接在驱动电路的输出端Vout和运算放大器1的输出端Sout之间并由操作状态检测电路2控制的一个可变电阻3。运算放大器1放大输入信号并经由可变电阻3把放大信号输出给电容负载(像素)。操作状态检测电路2检测运算放大器1中向电容负载的输出操作的操作状态。操作状态检测电路2通过参考运算放大器1的输出信号来检测与电容负载的负载状态对应的运算放大器1的操作状态并执行可变电阻3的阻抗值的切换。而且,操作状态检测电路2检测运算放大器1的操作状态是充电/放电电容负载的驱动状态还是电容负载既不被充电又不被放电的稳定状态(非驱动状态)。可变电阻3连接在运算放大器1和电容负载之间并且按照用操作状态检测电路2检测到的操作状态来改变它的阻抗值。按照操作状态检测电路2的控制,当运算放大器1的操作状态是驱动状态时可变电阻3减少阻抗值,而当操作状态是稳定状态时增加阻抗值。
如图2所示,运算放大器1包括:第一差分放大器4和第二差分放大器5,它们分别具有公共连接的它们的非反相输入端子Vin(+)和反相输入端子Vin(-);第一P沟道MOS晶体管(输出级晶体管)9,它的源极连接到一个正电源VDD2,漏极连接到输出端Sout,栅极连接到第一差分放大器4的输出端(节点)V1;第一N沟道MOS晶体管(输出级晶体管)10,它的源极连接到负电源VSS2,漏极连接到输出端Sout,而栅极连接到第二差分放大器5的输出端(节点)V2;一个连接在节点V1与节点V2之间的AB类的控制电路6;和连接在节点V2和输出端Sout之间的第二电容器8。
提供第一差分放大器4和第二差分放大器5以使从正电源VDD2的电位到负电源VSS2的电位之间的范围内的信号位于操作区域中。在输入到输入端Vin(+)中的信号之中,在正电源VDD2的电位一侧上的信号经由第一差分放大器4被第一P沟道MOS晶体管9放大,并且在负电源VSS2的电位一侧上的信号经由第二差分放大器5被第一N沟道MOS晶体管10放大。因此,运算放大器1是一个推挽型放大器。由运算放大器1放大的信号从输出端Sout中输出。
AB类控制电路6是一个用于控制第一P沟道MOS晶体管9和第一N沟道MOS晶体管10的偏置电流以便使运算放大器1操作为AB类放大器的电路。例如,当负载被充电时,主要地,第一P沟道MOS晶体管9操作并且第一N沟道MOS晶体管10没有操作,但是即使在这种情况下,一个小的偏置电流被传到第一N沟道MOS晶体管10,从而减少了切换失真的发生。另外,为了减少切换失真,优选地,运算放大器1操作为AB类放大器,但是可替代地,A类放大器或B类放大器也可以被使用。
第一电容器7和第二电容器8是镜像电容,实现相位补偿和改良的相位余量。
操作状态检测电路2包括:第二P沟道MOS晶体管11,它的源极连接到一个正电源VDD2并且它的栅极连接到节点V1;第二N沟道MOS晶体管12,它的源极连接到负电源VSS2并且它的栅极连接到节点V2;一个连接在正电源VDD2和第二P沟道MOS晶体管11的漏极之间的第一恒流电源13;一个连接在负电源VSS2和第二N沟道MOS晶体管12之间的第二恒流电源14;第一反向器15,它使它的一个输入连接到第二P沟道MOS晶体管11的漏极;第一两输入″与″门16,它使它的输入端连接到第一反向器15的输出和第二N沟道MOS晶体管12的漏极;第一两输入或非门,它使它的输入端连接到一个外部控制信号ROB和第一两输入″与″门16的输出端;和第二反向器18,它使它的输入端连接到第一两输入或非门17的输出端。一个阻抗值控制信号RO2从两输入或非门17中被输出,并且一个阻抗值控制信号RO2B从反向器18中被输出,它是阻抗值控制信号RO2的一个反相信号。阻抗值控制信号RO2和RO2B是用于控制可变电阻3的阻抗值的控制信号。如果阻抗值控制信号RO2和RO2B的信号电平被切换,则可变电阻3的阻抗值被切换。
外部控制信号ROB是通过把外部控制信号RO反向获得的一个信号。外部控制信号RO和ROB是在提供于数据线驱动电路32中的一个逻辑电路中生成的控制信号,类似于如图10所示的传统电路中的外部控制信号S1和S2。例如,外部控制信号RO和ROB按照内部时钟来生成。
可变电阻3包括:第三P沟道MOS晶体管19,它的源极连接到运算放大器1的输出端Sout,它的漏极连接到驱动电路的输出端Vout,并且它使它的栅极连接到从操作状态检测电路2中输出的阻抗值控制信号RO2B;第三N沟道MOS晶体管20,它的源极连接到运算放大器1的输出端Sout,它的漏极连接到驱动电路的输出端Vout,并且它使它的漏极连接到从操作状态检测电路2中输出的阻抗值控制信号RO2;第四P沟道MOS晶体管21,它的源极连接到运算放大器1的输出端Sout,它的漏极连接到驱动电路的输出端Vout,并且它使它的栅极连接到外部控制信号ROB;和第四N沟道MOS晶体管22,它的源极连接到运算放大器1的输出端Sout,它的漏极连接到驱动电路的输出端Vout,并且它使它的栅极连接到外部控制信号Ro。
设置可变电阻3的晶体管以使当晶体管被接通时阻抗值不同。例如,如此设置以致当第三P沟道MOS晶体管19和第三N沟道MOS晶体管20被接通时获得的阻抗值以及当第四P沟道MOS晶体管21和第四N沟道MOS晶体管22被接通时获得的阻抗值不同。另外,选择的晶体管被接通/关闭并且基于从操作状态检测电路2中输入的阻抗值控制信号RO和RO2来改变可变电阻3的阻抗值。例如,第三P沟道MOS晶体管19和第三N沟道MOS晶体管20同时被接通/关闭并且当它们被接通时,它们操作为一个具有规定阻抗值的电阻。同样地,第四P沟道MOS晶体管21和第四N沟道MOS晶体管22也同时被接通/关闭,并且当它们被接通时,它们操作为一个具有规定阻抗值的电阻。在这个示例中,当第三P沟道MOS晶体管19和第三N沟道MOS晶体管20被接通时获得的阻抗值低于当第四P沟道MOS晶体管21和第四N沟道MOS晶体管22被接通时获得的阻抗值。
下面将描述操作状态检测电路2的操作。运算放大器1的第一P沟道MOS晶体管9和操作状态检测电路2的第二P沟道MOS晶体管11被配置为具有共同连接的源极和共同连接的栅极。结果,第二P沟道MOS晶体管11的漏极电流Idp可以被如下公式4表示,在此W1/L1代表第一P沟道MOS晶体管9的栅极尺寸,Isp代表它的漏极电流,而W2/L2代表第二P沟道MOS晶体管11的栅极尺寸:[公式4]
连接到第二P沟道MOS晶体管11的漏极的第一恒流电源13用来产生一个恒定电流Irp的流。在这种情况下,第二P沟道MOS晶体管11和第一恒流电源13作为第一电流比较器,它根据各自的电流值改变它的输出。
另外,运算放大器1的第一N沟道MOS晶体管10和操作状态检测电路2的第二N沟道MOS晶体管12具有这样一个结构:其中,它们的各自的源极和栅极被共同连接。结果,第二N沟道MOS晶体管12的漏极电流Idn可以被如下公式5表示,在此,W3/L3代表第一N沟道MOS晶体管10的栅极尺寸,Isn代表它的漏极电流,而W4/L4代表第二N沟道MOS晶体管12的栅极尺寸。[公式5]
连接到第二N沟道MOS晶体管12的漏极的第二恒流电源14用来产生一个恒定电流Irn的流。在这种情况下,第二N沟道MOS晶体管12和第二恒流电源14操作为第二电流比较器,它按照各自的电流值改变输出。
从而,在本实施例中,第一P沟道MOS晶体管9和第二P沟道MOS晶体管11之间的栅极尺寸比值、以及第一N沟道MOS晶体管10和第二N沟道MOS晶体管12之间的栅极尺寸比值被设置为预定值。与栅极尺寸比值成比例的漏极电流生成,并且运算放大器1的输出信号中的变化通过漏极电流中的变化而被检测到。按照连接到运算放大器1的负载状态而变化的运算放大器1的操作状态通过漏极电流的变化而被检测。此外,在本实施例中,第一P沟道MOS晶体管9、第一N沟道MOS晶体管10的栅压(控制信号)或输出信号被参考并且基于所述参考信号检测运算放大器1的操作状态。根据这个参考信号(栅压)生成的电流(Idp,Idn)与规定的参考值(Irp,Irn)比较以便决定操作状态是一个驱动状态还是稳定状态。例如,当根据栅压生成的电流大于规定的参考值时,判断操作状态是驱动状态,而当电流小于规定的参考值时,判断操作状态是稳定状态。
在这个示例中,根据第一P沟道MOS晶体管9和第一N沟道MOS晶体管10的栅压生成的漏极电流分别与参考电流比较,但是栅压可以直接与参考电压比较。例如,第一P沟道MOS晶体管9或第一N沟道MOS晶体管10的栅压可以被输入到反向器中并且反向器的阈值电压被使用作为一个参考电压。当反向器的阈值电压被使用作为参考电压时,电路结构可以进一步被简化,但是阈值电压的精确度必须被确保。
另外,不但第一P沟道MOS晶体管9或第一N沟道MOS晶体管10的栅压可以被参考,而且其它信号也可以被参考。启用运算放大器1的操作状态的检测的任何信号都可以被使用。例如,第一P沟道MOS晶体管9的漏极电流Isp和第一N沟道MOS晶体管10的漏极电流Isn或者运算放大器401的输出端Sout可以被直接参考。可是,在这种情况下,需要用于检测漏极电流Isp和漏极电流Isn或输出端Sout的电平的另外一个装置。
图3示出了一个时间图,它说明了本实施例的驱动电路的操作。参见图3,t3和t4是其中运算放大器1位于负载驱动状态的持续时间,t3是负载充电持续时间(负载的电充电),而t4是负载放电持续时间(负载的电放电)。其它时间是运算放大器1位于稳定状态(非驱动状态)中的持续时间,在所述持续时间内既没有实施负载的充电也没有负载的放电。在t1持续时间中,运算放大器1和负载的连接被断掉。例如,在t1中复位负载充电。在t1和下一t1之间的数据对应于显示数据。
如图3所示,在除了t3和t4持续时间以外的持续时间中,即当运算放大器1位于稳定状态时,在输入电压Vin(+)和输入电压Vin(-)之间没有差值。因此,在第一P沟道MOS晶体管9中流动的电流Isp大约为几个微安。结果,在第二P沟道MOS晶体管11中流动的电流Isp也变成大约为几个微安。另外,第一恒流电源13的电流值Irp被设计为大约几十微安。因此,当运算放大器1位于稳定状态时,第一恒流电源13动作来提供的电流Irp大于第二P沟道MOS晶体管11动作来传递的电流Idp。结果,第一电流比较器(第二P沟道MOS晶体管11和第一恒流电源13)输出一个低电平。
类似地,当运算放大器1位于稳定状态时,流经第一N沟道MOS晶体管10的电流Isn通常大约为几个微安。结果,流经第二N沟道MOS晶体管12的电流Idn也变成大约几个微安。另外,第二恒流电源14的电流值Irn被设计为大约几十微安。因此,当运算放大器1是稳定状态时,第二恒流电源14动作来提供的电流Irn大于第二N沟道MOS晶体管12动作来传递的电流Idn。结果,第二电流比较器(第二N沟道MOS晶体管12和第二恒流电源14)输出一个高电平。
那些第一和第二比较器的输出被反向器15、第一两输入″与″门16、第一两输入或非门17以及第二反向器18转换成可变电阻控制信号,导致操作状态检测电路2的输出的阻抗值控制信号RO2假定一个低电平而阻抗值控制信号RO2B假定一个高电平。
因此,反向器15接收来自第一电流比较器的一个低电平并且输出一个高电平。然后,第一两输入″与″门16接受来自反向器15和第二电流比较器中的一个高电平并且输出一个高电平。然后,第一两输入或非门17被施加来自第一两输入″与″门16的一个高电平并且把阻抗值控制信号RO2设置为一个低电平。然后,第二反向器18接收来自第一两输入或非门17的低电平并把阻抗值控制信号RO2B设置为高电平。
如图3所示,在t3持续时间中,即当运算放大器1对负载进行充电的负载驱动状态期间,在输入电压Vin(+)和输入电压Vin(-)之间出现一个差值。结果,在第一P沟道MOS晶体管9中流动的电流Isp上升到数百微安。因此,在第二P沟道MOS晶体管11中流动的电流Idp也上升到数百微安。此外,第一恒流电源13的电流值Irp被设计为大约几十微安。因此,运算放大器1对负载进行充电的负载驱动状态期间,第一恒流电源13动作来提供的电流Irp小于第二P沟道MOS晶体管11动作来传递的电流Idp。结果,第一电流转换器输出高电平。
此外,在运算放大器1对负载进行充电的负载驱动状态期间,在运算放大器1的第一N沟道MOS晶体管10中流动的电流Isn与稳定状态期间的相同。因此,第二电流比较器继续输出高电平。
那些第一和第二比较器的输出被以如上所述相同的方式实施的反向器15、第一两输入″与″门16、第一两输入或非门17以及第二反向器18转换成可变电阻控制信号,导致当外部控制信号ROB处于高电平时阻抗值控制信号RO2以低电平被输出而当外部控制信号ROB处于低电平时以高电平被输出。当外部控制信号ROB处于高电平时阻抗值控制信号RO2B以高电平被输出而当外部控制信号ROB处于低电平时以低电平被输出。
因此,向反向器15提供来自第一电流比较器中的一个高电平并且反向器15输出一个低电平。然后,第一两输入″与″门16接收来自反向器15的低电平并输出一个低电平。然后,因为第一两输入或非门17接收来自第一两输入″与″门16的低电平,所以当外部控制信号处于高电平时它输出一个低电平作为阻抗值控制信号RO2而当外部控制信号ROB处于低电平时输出一个高电平作为阻抗值控制信号RO2。然后,当从第一两输入或非门17中呈现一个低电平时第二反向器18输出一个高电平作为阻抗值控制信号RO2B而当从第一两输入或非门17中呈现一个高电平时输出一个低电平。
另外,因为外部控制信号ROB是一个反向的外部控制信号RO,所以在t1持续时间期间外部控制信号ROB处于高电平而在t3持续时间期间处于低电平。因此,在t3持续时间内,RO2处于高电平而RO2B处于低电平。由于从输出端Sout到输入端Vin(-)的反馈,在t3持续时间的末端处,输入电压Vin(+)和输入电压Vin(-)之间的差值消失并且与上述稳定状态中的那个操作对应的操作被执行。
如图3所示,在t4持续时间中,即当运算放大器1对负载进行放电的负载驱动状态期间,在输入电压Vin(+)和输入电压Vin(-)之间出现一个差值。因此,在第一N沟道MOS晶体管10中流动的电流Isn增加到数百微安,并且因此,第二N沟道MOS晶体管12中流动的电流Idn也增加到数百微安。此外,第二恒流电源14的电流值Irn被设计为几十微安。因此,在运算放大器1对负载进行放电的负载驱动状态期间,第二恒流电源14动作来提供的电流Irn小于第二N沟道MOS晶体管12动作来传递的电流Idn。结果,第二电流转换器将输出一个低电平。
在运算放大器1对负载进行放电的负载驱动状态期间,在运算放大器1的第一P沟道MOS晶体管9中流动的电流Isp与稳定状态中的相同。因此,第一电流比较器仍然输出一个低电平。
通过以与如上所述相同的方式把第一和第二电流转换器的那些输出转换成为可变电阻控制信号,当外部控制信号ROB处于高电平时阻抗值控制信号RO2以低电平被输出而当外部控制信号ROB处于低电平时以高电平被输出。当外部控制信号ROB处于高电平时阻抗值控制信号RO2B以高电平被输出而当外部控制信号ROB处于低电平时以低电平被输出。
另外,类似于上述过程,因为在t4持续时间中外部控制信号ROB处于低电平,所以在t4持续时间中阻抗值控制信号RO2处于高电平并且阻抗值控制信号RO2B处于低电平。类似于t3,在t4持续时间之后,输入电压Vin(+)和输入电压Vin(-)之间的差值消失并且与上述稳定状态中的那个操作对应的操作被执行。
根据操作状态检测电路2的输出信号,可变电阻3操作使得在负载充电持续时间t3和负载放电持续时间t4期间降低阻抗值。因此,可变电阻3实施控制如此以使输出开关的阻抗值降低同时阻抗值控制信号RO2处于高电平而阻抗值控制信号RO2B处于低电平,并且实施控制以使在其它持续时间期间输出开关的阻抗值增加。
例如,在稳定状态中,由于外部控制信号RO处于高电平并且外部控制信号ROB处于低电平,所以第四P沟道MOS晶体管21和第四N沟道MOS晶体管22被接通,并且由于阻抗值控制信号RO2处于低电平而阻抗值控制信号RO2B处于高电平,所以第三N沟道MOS晶体管20和第三P沟道MOS晶体管19被切断。结果,阻抗只由第四P沟道MOS晶体管21和第四N沟道MOS晶体管22确定并且获得一个更高的阻抗值。
在一个负载驱动状态中,由于阻抗值控制信号RO2处于高电平并且阻抗值控制信号RO2B处于低信号,所以第三N沟道MOS晶体管20和第三P沟道MOS晶体管19被接通。结果,阻抗值变成几乎等于第三N沟道MOS晶体管20和第三P沟道MOS晶体管19产生的阻抗值并且获得一个更低的阻抗值。
因此,在本实施例的驱动电路中,使用于驱动电路的输出电路中的运算放大器1对负载进行充电和放电的持续时间,即不需要为运算放大器1考虑相位余量的持续时间被第一和第二电流比较器自动检测,可变电阻3的阻抗值控制信号RO2被控制为高电平,可变电阻3的阻抗值控制信号RO2B被控制为低电平,并且连接到运算放大器1的输出上的可变电阻3的阻抗值会被减少。此外,在运算放大器1的稳定状态中,即,在应该考虑相位余量的那个持续时间内,可变电阻3的阻抗值控制信号RO2被控制为低电平,可变电阻3的阻抗值控制信号RO2B被控制为高电平,并且连接到运算放大器1的输出上的可变电阻3的阻抗值会增加。结果,即使当由驱动电路驱动的负载对于每个输出插头改变时,每个输出的运算放大器都自动地检测它。因此,当运算放大器本身位于负载驱动状态中时,通过减少输出开关的阻抗可以实现对一个更高驱动能力的转移,通过增加输出开关的阻抗可以保持一个稳定的相位余量。因此,处理上述负载变化的每一个是可能的。
因此,因为不需要使用考虑运算放大器的负载状态来保持余量的设计,所以运算放大器的相位补偿电容值能够被减少。减少运算放大器的相位补偿电容意味着负载能够以一个弱电流迅速地被充电和放电,从而实现功耗的降低以及驱动性能的改善。此外,减少相位补偿电容使其能够增加需要集成大量运算放大器的一个显示装置的驱动电路的芯片组装密度。
实施例2
下面参考图4描述本实施例的实施例2的驱动电路的结构。图4示出了一个电路图,它说明了本实施例的驱动电路的结构。此驱动电路类似于图1和图2中示出的驱动电路,包括一个运算放大器1、一个操作状态检测电路2和一个可变电阻3。因为可变电阻3和如2图所示的相同,所以在此处它未被示出。
如图4所示,运算放大器1包括P沟道MOS晶体管44-51,N沟道MOS晶体管52-59,恒流电源60-62,恒压电源63-66,以及电容器67、68。
一个反相输入端子Vin(-)连接到N沟道MOS晶体管52的栅极,非反相输入端子Vin(+)连接到N沟道MOS晶体管53的栅极,并且恒流电源60连接在N沟道MOS晶体管52、53的源极以及负电源VSS2之间。反相输入端子Vin(-)连接到P沟道MOS晶体管44的栅极,非反相输入端子Vin(+)连接到P沟道MOS晶体管45的栅极,并且恒流电源61连接在P沟道MOS晶体管44、45的源极和正电源VDD2之间。
P沟道MOS晶体管46、47的源极连接到正电源VDD2,它们的栅极彼此连接。P沟道MOS晶体管46的漏极经由节点A连接到沟道MOS晶体管52的漏极,而P沟道MOS晶体管47的漏极经由节点B连接到N沟道MOS晶体管53的漏极。
P沟道MOS晶体管48的源极连接到P沟道MOS晶体管46的漏极,它的漏极连接到P沟道MOS晶体管46、47的栅极,而它的栅极连接到P沟道MOS晶体管49的栅极,其中它的栅极由恒压电源64的恒定电压被偏置为比正电源VDD2的电位更低。P沟道MOS晶体管49的源极连接到P沟道MOS晶体管47的漏极,而类似于P沟道MOS晶体管48,它的栅极由恒压电源64的恒定电压被偏置为比正电源VDD2的电位更低。
N沟道MOS晶体管54、55的源极连接到负电源VSS2,它们的栅极彼此连接。N沟道MOS晶体管54的漏极经由节点C连接到P沟道MOS晶体管44的漏极,而N沟道MOS晶体管55的漏极经由节点D连接到P沟道MOS晶体管45的漏极。
N沟道MOS晶体管56的源极连接到N沟道MOS晶体管54的漏极,它的漏极连接到N沟道MOS晶体管54、55的栅极,而它的栅极连接到N沟道MOS晶体管57的栅极,其中它的栅极由恒压电源66的恒定电压被偏置为比负电源VSS2的电位更高。N沟道MOS晶体管57的源极连接到N沟道MOS晶体管55的漏极,而类似于N沟道MOS晶体管56,它的栅极由恒压电源66的恒定电压被偏置为比负电源VSS2的电位更高。
恒流电源62连接在P沟道MOS晶体管48的漏极和N沟道MOS晶体管56的漏极之间,P沟道MOS晶体管50的源极连接到P沟道MOS晶体管49的漏极,它的栅极由恒压电源63的恒定电压被偏置为比正电源VDD2的电位更低,并且它的漏极连接到N沟道MOS晶体管57的漏极。N沟道MOS晶体管58的源极连接到N沟道MOS晶体管57的漏极,它的栅极由恒压电源65的恒定电压被偏置为比负电源VSS2的电位更低,并且它的漏极连接到P沟道MOS晶体管49的漏极。
P沟道MOS晶体管51的源极连接到正电源VDD2,它的栅极连接到P沟道MOS晶体管49的漏极,而它的漏极连接到输出端Sout。N沟道MOS晶体管59的源极连接到负电源VSS2,它的栅极连接到N沟道MOS晶体管57的漏极,而它的漏极连接到输出端Sout。
电容67连接在P沟道MOS晶体管47的漏极和输出端Sout之间,而电容68连接在N沟道MOS晶体管55的漏极和输出端Sout之间。
操作状态检测电路2具有一个如图2所示的结构相同的结构。在这里,第一反向器15、第一二输入″与″门16、第一两输入或非门17和第二反向器18形成一个控制电路。P沟道MOS晶体管51的栅极PG连接到操作状态检测电路2的P沟道MOS晶体管11的栅极,而N沟道MOS晶体管59的栅极NG连接到操作状态检测电路2的N沟道MOS晶体管12的栅极。
本实施例的驱动电路按照相同于如图2所示的驱动电路的操作原理来操作。P沟道MOS晶体管51是一个与如图2所示的P沟道MOS晶体管9相同的元件,N沟道MOS晶体管59是一个与如图2所示的N沟道MOS晶体管10相同的元件,电容67是一个与如图2所示的电容7相同的元件,电容68是一个与如图2所示的电容8相同的元件,P沟道MOS晶体管50和N沟道MOS晶体管58是与如图2所示的AB级控制电路6相同的元件,N沟道MOS晶体管52、53和恒定电流电源60是与如图2所示的第一差分放大器4相同的元件,而P沟道MOS晶体管44、45和恒定电流电源61是与如图2所示的第二差分放大器5相同的元件。至于其它组件,通过增加N沟道MOS晶体管52、53的输出电流和P沟道MOS晶体管44、45的输出电流来实现在P沟道MOS晶体管51和N沟道MOS晶体管59中流动的导电电流之间的平衡。
因此,根据本发明的操作状态检测电路适用于具有诸如图2或图4所示之类推挽式输出电路的所有运算放大器并且实现了较低的功率消耗、改善了的驱动性能以及在具有推挽式输出电路的运算放大器中的更高密度。例如,如果运算放大器在输出级中具有栅极驱动晶体管,则利用操作状态检测电路,能够类似地检测取决于负载状态波动的操作状态,并且可变电阻的阻抗值能够被改变。
如上所述,发明了一个运算放大器使其能够减小传统非常高性能的运算放大器的设计限度,所述运算放大器具有用于自动检测驱动电路的每个输出的操作状态并控制输出电阻的装置,并且它被设计来对应于由近年来各色各样的驱动电路驱动的负载状态。因此,能够极大改进传统运算放大器的诸如功率消耗、驱动性能以及集成度之类的特性。
另外,在上述实施例中,可变电阻3有两个要被切换的阻抗值,因为运算放大器的操作状态可以是稳定状态和负载驱动状态,但是这个数量不是限制的,可以使用任意数量的阻抗值。当使用一个大数量的阻抗值时,阻抗值的一个更精细调整是可能的,但是操作状态检测电路的结构变得复杂并且电路面积增加。
另外,在描述示例中,根据本发明的驱动电路被使用在提供于液晶显示板的数据线驱动电路中的输出电路中,但是这种应用不是限制的,根据本发明的驱动电路可以被使用在别的电路中,只要它们被设计用于驱动一个电容负载。例如,它可用于液晶显示板的扫描线驱动电路或者有机EL显示装置的驱动电路中。
Claims (12)
1.一种用于驱动电容负载的驱动电路,包括:
放大电路,用于放大一个输入信号并把已放大信号输出给电容负载;
操作状态检测电路,用于检测放大电路的操作状态是电容负载被充电或放电的驱动状态还是电容负载既不充电又不放电的非驱动状态;和
可变电阻,它连接在放大电路和电容负载之间并按照检测到的操作状态改变阻抗值;
其中放大电路包括用于输出放大电路的输出信号的输出级晶体管;
操作状态检测电路参考输出级晶体管的控制信号并基于参考的控制信号检测操作状态;以及
当检测到的操作状态是驱动状态时,相对于当检测到的操作状态是非驱动状态时的阻抗值,可变电阻降低阻抗值。
2.根据权利要求1的驱动电路,其中:当参考信号大于规定的参考值时操作状态检测电路检测驱动状态,并且当参考信号小于规定参考值时检测非驱动状态。
3.根据权利要求1的驱动电路,其中:
操作状态检测电路基于与所述的参考的控制信号对应的一个电流来检测操作状态。
4.根据权利要求3的驱动电路,其中:
当对应于参考信号的电流大于规定的参考值时操作状态检测电路检测驱动状态,并且当对应于所述的参考的控制信号的电流小于规定参考值时检测非驱动状态。
5.根据权利要求1的驱动电路,其中:
操作状态检测电路包括:
输出参考晶体管,用于接收输出级晶体管的控制信号;
比较器,用于将输出参考晶体管的电流值和规定的参考值比较;和
电阻控制输出电路,用于输出一个阻抗控制信号,该阻抗控制信号用于基于比较器的输出来控制可变电阻的阻抗值。
6.根据权利要求5的驱动电路,其中:
放大电路包括在输出级晶体管前一个级中的差分放大器;和
输出级晶体管的输出被反馈给差分放大器。
7.根据权利要求1的驱动电路,其中:
放大电路包括在输出放大电路的输出信号的一个推挽电路中的第一和第二输出级晶体管;并且操作状态检测电路包括:
第一输出参考晶体管,用于接收第一输出级晶体管的控制信号;
第一比较器,用于将第一输出参考晶体管的电流值与第一参考值比较;
第二输出参考晶体管,用于接收第二输出级晶体管的控制信号;
第二比较器,用于将第二输出参考晶体管的电流值与第二参考值比较;和
电阻控制输出电路,用于输出阻抗控制信号,该阻抗控制信号用于基于第一和第二比较器的输出来控制可变电阻的阻抗值。
8.根据权利要求7的驱动电路,其中:
放大电路在第一输出级晶体管前一级中包括第一差分放大器并且在第二输出级晶体管前一级中包括第二差分放大器;和
第一和第二输出级晶体管的输出被反馈给第一和第二差分放大器。
9.根据权利要求5或7的驱动电路,其中:
可变电阻包括具有不同阻抗值的多个晶体管,可变电阻接通/切断从多个晶体管中选择的一个晶体管,并且基于来自操作状态检测电路中的阻抗控制信号改变阻抗值。
10.一种用于驱动电容负载的驱动电路,包括:
放大电路,用于放大一个输入信号并把已放大信号输出给电容负载;
操作状态检测电路,用于检测放大电路的操作状态是电容负载被充电或放电的驱动状态还是电容负载既不充电又不放电的非驱动状态;和
可变电阻,它连接在放大电路和电容负载之间并按照检测到的操作状态改变阻抗值;
其中放大电路包括用于输出放大电路的输出信号的输出级晶体管;和
操作状态检测电路参考输出级晶体管的输出信号并基于所述的参考的输出信号来检测操作状态。
11.一种操作状态检测电路,用于检测用于驱动电容负载的驱动电路的操作状态,其中,放大电路包括用于输出放大电路的输出信号的输出级晶体管;操作状态检测电路参考输出级晶体管的控制信号并基于参考的控制信号检测其中电容负载被充电或放电的操作状态以及其中电容负载即不被充电又不被放电的非驱动状态。
12.一种显示装置,包括:
显示板,它具有多个像素和用于传送信号给所述多个像素的多个线路;和
连接到用于输出信号给多个像素的所述多个线路的多个驱动电路,其中多个驱动电路的每一个包括:
放大电路,用于放大一个输入信号并经由所述线路把已放大信号输出给像素;
操作状态检测电路,用于检测放大电路的操作状态是像素的电容负载被充电或放电的驱动状态还是电容负载既不充电又不放电的非驱动状态;和
可变电阻,它连接在放大电路和像素之间并按照检测到的操作状态改变阻抗值;
其中放大电路包括用于输出放大电路的输出信号的输出级晶体管;
操作状态检测电路参考输出级晶体管的控制信号并基于参考的控制信号检测操作状态;以及
当检测到的操作状态是驱动状态时,相对于当检测到的操作状态是非驱动状态时的阻抗值,可变电阻降低阻抗值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004154439 | 2004-05-25 | ||
JP2004154439A JP4515821B2 (ja) | 2004-05-25 | 2004-05-25 | 駆動回路、動作状態検出回路及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1702729A CN1702729A (zh) | 2005-11-30 |
CN100578596C true CN100578596C (zh) | 2010-01-06 |
Family
ID=35424642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200510074307A Expired - Fee Related CN100578596C (zh) | 2004-05-25 | 2005-05-25 | 驱动电路、操作状态检测电路和显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7760180B2 (zh) |
JP (1) | JP4515821B2 (zh) |
CN (1) | CN100578596C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI398098B (zh) * | 2010-02-04 | 2013-06-01 | Novatek Microelectronics Corp | 可提高穩定性之輸出緩衝電路 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4842564B2 (ja) * | 2005-05-18 | 2011-12-21 | 株式会社 日立ディスプレイズ | 表示装置 |
JP4757623B2 (ja) * | 2005-12-21 | 2011-08-24 | パナソニック株式会社 | 電源回路 |
JP2007281876A (ja) * | 2006-04-06 | 2007-10-25 | Nec Electronics Corp | 比較回路及びその増幅回路 |
JP5057868B2 (ja) * | 2007-07-06 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | 表示装置、及び表示パネルドライバ |
JP4953948B2 (ja) * | 2007-07-09 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 表示装置のデータドライバ、そのテスト方法及びプローブカード |
TW200905642A (en) * | 2007-07-16 | 2009-02-01 | Mstar Semiconductor Inc | Liquid crystal driving device capable of self-adjusting driving force and its method |
CN101359456B (zh) * | 2007-08-03 | 2012-09-05 | 晨星半导体股份有限公司 | 液晶驱动装置及驱动方法 |
JP5001805B2 (ja) * | 2007-11-30 | 2012-08-15 | ラピスセミコンダクタ株式会社 | 増幅回路 |
JP5086153B2 (ja) * | 2008-03-31 | 2012-11-28 | オンセミコンダクター・トレーディング・リミテッド | 位相補償増幅回路 |
JP5172434B2 (ja) * | 2008-04-01 | 2013-03-27 | ラピスセミコンダクタ株式会社 | 表示用駆動装置、及び駆動回路のレイアウト方法 |
JP5187150B2 (ja) * | 2008-11-13 | 2013-04-24 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
KR20100112861A (ko) * | 2009-04-10 | 2010-10-20 | 삼성전자주식회사 | 영상표시장치 |
CN102195635A (zh) * | 2010-03-04 | 2011-09-21 | 联咏科技股份有限公司 | 可提高稳定性的输出缓冲电路 |
CN103856202A (zh) * | 2010-03-04 | 2014-06-11 | 联咏科技股份有限公司 | 可提高稳定性的输出缓冲电路 |
JP2012088550A (ja) | 2010-10-20 | 2012-05-10 | Canon Inc | 画像表示装置及びその制御方法 |
US9768774B2 (en) * | 2014-06-30 | 2017-09-19 | Fujitsu Limited | Impedance matching driver |
KR102192722B1 (ko) * | 2014-07-08 | 2020-12-18 | 삼성디스플레이 주식회사 | 표시장치 |
TWI569243B (zh) * | 2016-01-29 | 2017-02-01 | 瑞鼎科技股份有限公司 | 驅動電路 |
TWI595466B (zh) * | 2016-01-29 | 2017-08-11 | 立錡科技股份有限公司 | 具有測試功能之顯示裝置及其中之驅動電路及其驅動方法 |
JP2017181701A (ja) * | 2016-03-30 | 2017-10-05 | ラピスセミコンダクタ株式会社 | 表示ドライバ |
JP6737256B2 (ja) * | 2017-11-29 | 2020-08-05 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
CN109410807B (zh) * | 2018-11-21 | 2020-08-28 | 惠科股份有限公司 | 驱动电路和显示面板 |
KR102623677B1 (ko) * | 2018-12-11 | 2024-01-11 | 삼성전자주식회사 | 피엠아이씨(pmic) 모델링 시스템 및 이의 구동 방법 |
US11069282B2 (en) * | 2019-08-15 | 2021-07-20 | Samsung Display Co., Ltd. | Correlated double sampling pixel sensing front end |
CN112825241B (zh) * | 2019-11-20 | 2022-10-25 | 联詠科技股份有限公司 | 电子装置与显示驱动晶片 |
CN112702024B (zh) * | 2020-12-29 | 2024-01-26 | 武汉邮电科学研究院有限公司 | 一种高线性度的分布式光驱动电路 |
CN113643652B (zh) * | 2021-08-05 | 2022-10-14 | 深圳市合科泰电子有限公司 | 内置有电荷泵的驱动芯片 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61177009A (ja) * | 1985-01-31 | 1986-08-08 | Omron Tateisi Electronics Co | スイツチト・カレント・ミラ− |
JPH03166589A (ja) * | 1989-11-27 | 1991-07-18 | Toshiba Micro Electron Kk | 差動増幅回路 |
FR2700614B1 (fr) * | 1993-01-19 | 1995-04-14 | Sextant Avionique | Accéléromètre capacitif à circuit de correction de l'effet perturbateur de capacités parasites. |
JP2812162B2 (ja) * | 1993-11-11 | 1998-10-22 | 日本電気株式会社 | 電流比較器 |
US5673001A (en) * | 1995-06-07 | 1997-09-30 | Motorola, Inc. | Method and apparatus for amplifying a signal |
JPH09219636A (ja) * | 1996-02-09 | 1997-08-19 | Sharp Corp | 駆動回路 |
JP3488054B2 (ja) * | 1997-09-12 | 2004-01-19 | Necエレクトロニクス株式会社 | 液晶駆動用装置 |
IT1298054B1 (it) * | 1997-11-19 | 1999-12-20 | Sgs Thomson Microelectronics | Stadio di uscita cmos in classe ab per amplificatore operazionale |
JP3478989B2 (ja) * | 1999-04-05 | 2003-12-15 | Necエレクトロニクス株式会社 | 出力回路 |
ITTO20010157A1 (it) * | 2001-02-21 | 2002-08-21 | St Microelectronics Srl | Metodo e circuito di rilevamento di spostamenti tramite sensori micro-elettro-meccanici con compensazione di capacita' parassite e di movime |
JP3791355B2 (ja) * | 2001-06-04 | 2006-06-28 | セイコーエプソン株式会社 | 駆動回路、及び駆動方法 |
JP3707680B2 (ja) * | 2002-01-25 | 2005-10-19 | 松下電器産業株式会社 | 駆動電圧制御装置 |
KR100560652B1 (ko) * | 2003-01-14 | 2006-03-16 | 삼성전자주식회사 | 전원 전압과 온도 변화에 둔감한 온도 검출 회로 |
-
2004
- 2004-05-25 JP JP2004154439A patent/JP4515821B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-13 US US11/128,390 patent/US7760180B2/en active Active
- 2005-05-25 CN CN200510074307A patent/CN100578596C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI398098B (zh) * | 2010-02-04 | 2013-06-01 | Novatek Microelectronics Corp | 可提高穩定性之輸出緩衝電路 |
US8803600B2 (en) | 2010-02-04 | 2014-08-12 | Novatek Microelectronics Corp. | Output buffer circuit capable of enhancing stability |
Also Published As
Publication number | Publication date |
---|---|
US7760180B2 (en) | 2010-07-20 |
CN1702729A (zh) | 2005-11-30 |
JP2005341018A (ja) | 2005-12-08 |
US20050264510A1 (en) | 2005-12-01 |
JP4515821B2 (ja) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100578596C (zh) | 驱动电路、操作状态检测电路和显示装置 | |
US6664941B2 (en) | Amplifier circuit and liquid-crystal display unit using the same | |
CN100472959C (zh) | 差动放大器、数字/模拟转换器和显示装置 | |
US7521971B2 (en) | Buffer circuit | |
US5818295A (en) | Operational amplifier with stabilized DC operations | |
CN100437676C (zh) | 驱动电路 | |
US6794940B2 (en) | Operational amplifier circuit | |
US6600483B1 (en) | Driving circuit | |
JP4103468B2 (ja) | 差動回路と増幅回路及び該増幅回路を用いた表示装置 | |
EP1189191A2 (en) | Charge/discharge circuit for a flat panel display driver | |
US20120019502A1 (en) | Source driver for a liquid crystal display device and liquid crystal display device using the same | |
CN102113216B (zh) | 电容负载驱动电路和具备该电容负载驱动电路的显示装置 | |
KR20010029617A (ko) | 출력회로 | |
US8476977B2 (en) | LCD driving circuit using operational amplifier and LCD display apparatus using the same | |
CN101178883A (zh) | 数据驱动器及显示装置 | |
KR20190001563A (ko) | 디스플레이 장치, 소스 구동 회로 및 그 제어 방법 | |
US6542033B2 (en) | Differential amplifier circuit requiring small amount of bias current in a non-signal mode | |
US8289071B2 (en) | Charge pump | |
CN100454362C (zh) | 显示装置的驱动电路 | |
US8310428B2 (en) | Display panel driving voltage output circuit | |
US8384641B2 (en) | Amplifier circuit and display device including same | |
US20020171490A1 (en) | Amplifier | |
JPH07235844A (ja) | アナログドライバicの出力バッファ回路 | |
JP4159935B2 (ja) | オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置 | |
US20040145413A1 (en) | CMOS operational amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: RENESAS ELECTRONICS CORPORATION Free format text: FORMER NAME: NEC CORP. |
|
CP01 | Change in the name or title of a patent holder |
Address after: Kanagawa Patentee after: Renesas Electronics Corporation Address before: Kanagawa Patentee before: NEC Corp. |
|
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100106 Termination date: 20140525 |