JP2812162B2 - 電流比較器 - Google Patents
電流比較器Info
- Publication number
- JP2812162B2 JP2812162B2 JP5282238A JP28223893A JP2812162B2 JP 2812162 B2 JP2812162 B2 JP 2812162B2 JP 5282238 A JP5282238 A JP 5282238A JP 28223893 A JP28223893 A JP 28223893A JP 2812162 B2 JP2812162 B2 JP 2812162B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- mirror circuit
- output terminal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電流比較器に関し、特
に、カレントミラー回路を主体に構成した電流比較器に
関する。
に、カレントミラー回路を主体に構成した電流比較器に
関する。
【０００２】
【従来の技術】電流比較器は、比較の対象となる入力電
流と比較の基準となる一定の基準電流とを比較し、その
大小をデジタル値に対応した電圧値として出力するもの
であって、従来、カレントミラー回路を主体に構成した
比較器が知られている。
流と比較の基準となる一定の基準電流とを比較し、その
大小をデジタル値に対応した電圧値として出力するもの
であって、従来、カレントミラー回路を主体に構成した
比較器が知られている。
【０００３】図４（ａ）に、この種の従来の電流比較器
の一例（以下、従来例１と記す）の回路図を示す。この
図に示される比較器は、アイイーイーイー・ジャーナル
・オブ・ソリッドステート・サーキッツ（ＩＥＥＥ Ｊ
ｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒ
ｃｕｉｔｓ），第２５巻、第４号、１９９０年、第９９
７頁〜第１００４頁に記載されているもので、入力電流
Ｉ1 と基準電流Ｉ2 との相対的な大きさによって決まる
節点Ａの電位の高低を直接、インバータＩＮＶの論理し
きい値電圧をしきい値として判定することにより、入力
電流の大小を判定する回路である。
の一例（以下、従来例１と記す）の回路図を示す。この
図に示される比較器は、アイイーイーイー・ジャーナル
・オブ・ソリッドステート・サーキッツ（ＩＥＥＥ Ｊ
ｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒ
ｃｕｉｔｓ），第２５巻、第４号、１９９０年、第９９
７頁〜第１００４頁に記載されているもので、入力電流
Ｉ1 と基準電流Ｉ2 との相対的な大きさによって決まる
節点Ａの電位の高低を直接、インバータＩＮＶの論理し
きい値電圧をしきい値として判定することにより、入力
電流の大小を判定する回路である。
【０００４】図４（ｂ）に、従来の電流比較器の他の例
（以下、従来例２と記す）の回路図を示す。この比較器
は、特願平４−３９８３７号公報に開示されたもので、
入力電流Ｉ1 と基準電流Ｉ2 との差電流を増幅した電流
Ｉ6 が抵抗Ｒを流れるときの電圧降下による電位変化を
インバータＩＮＶの論理しきい値電圧で判定する回路で
ある。
（以下、従来例２と記す）の回路図を示す。この比較器
は、特願平４−３９８３７号公報に開示されたもので、
入力電流Ｉ1 と基準電流Ｉ2 との差電流を増幅した電流
Ｉ6 が抵抗Ｒを流れるときの電圧降下による電位変化を
インバータＩＮＶの論理しきい値電圧で判定する回路で
ある。
【０００５】
【発明が解決しようとする課題】上述した従来の技術に
よる電流比較器では、以下のような問題点がある。
よる電流比較器では、以下のような問題点がある。
【０００６】図４（ａ）に示す従来例１の比較器の場
合、入力電流Ｉ1 と基準電流Ｉ2 の差電流が小さい場合
には、結局、電圧判定をおこなうインバータＩＮＶの入
力電圧の振幅変化は電流Ｉ3 と電流Ｉ4 との比でほぼ決
まり小さいので、インバータＩＮＶの論理しきい値電圧
のばらつきや変動により誤判定をおこし易い。したがっ
て、電流分解能が悪いという問題がある。
合、入力電流Ｉ1 と基準電流Ｉ2 の差電流が小さい場合
には、結局、電圧判定をおこなうインバータＩＮＶの入
力電圧の振幅変化は電流Ｉ3 と電流Ｉ4 との比でほぼ決
まり小さいので、インバータＩＮＶの論理しきい値電圧
のばらつきや変動により誤判定をおこし易い。したがっ
て、電流分解能が悪いという問題がある。
【０００７】図４（ｂ）に示す従来例２の比較器では、
差電流Ｉ5 をトランジスタＭ5 ，Ｍ6 からなるカレント
ミラー回路で増幅することにより、従来例１の比較器よ
り電流分解能は高くできる。しかし、図４（ｂ）中の節
点Ａの電位は通常、入力電流Ｉ1 と基準電流Ｉ2 の大小
にかかわらず（厳密には入力電流Ｉ1 が基準電流Ｉ2よ
り十分小さいときを除く）、トランジスタＭ6 のしきい
値電圧より大きいため、定常的に電流Ｉ6 （オフセット
電流）が流れてしまう。それゆえ、負荷抵抗Ｒとインバ
ータＩＮＶの論理しきい値電圧の設定が困難となる。そ
の上、従来例１と同様に、インバータＩＮＶの論理しき
い値電圧のばらつきや変動に弱いという問題がある。し
かも、電流分解能を上げようとすると、負荷抵抗Ｒを大
きくせねばならないので入力電流Ｉ1 の高速な変化に追
従できなくなり、比較器としての動作速度が低下すると
いう問題もある。
差電流Ｉ5 をトランジスタＭ5 ，Ｍ6 からなるカレント
ミラー回路で増幅することにより、従来例１の比較器よ
り電流分解能は高くできる。しかし、図４（ｂ）中の節
点Ａの電位は通常、入力電流Ｉ1 と基準電流Ｉ2 の大小
にかかわらず（厳密には入力電流Ｉ1 が基準電流Ｉ2よ
り十分小さいときを除く）、トランジスタＭ6 のしきい
値電圧より大きいため、定常的に電流Ｉ6 （オフセット
電流）が流れてしまう。それゆえ、負荷抵抗Ｒとインバ
ータＩＮＶの論理しきい値電圧の設定が困難となる。そ
の上、従来例１と同様に、インバータＩＮＶの論理しき
い値電圧のばらつきや変動に弱いという問題がある。し
かも、電流分解能を上げようとすると、負荷抵抗Ｒを大
きくせねばならないので入力電流Ｉ1 の高速な変化に追
従できなくなり、比較器としての動作速度が低下すると
いう問題もある。
【０００８】これらの従来例はいずれも、定常的に流れ
ている電流の変化分による電圧変化をインバータの論理
しきい値電圧を基準として検出するため、入力電流Ｉ1
と基準電流Ｉ2 との差が小さい場合にはインバータの論
理しきい値電圧のばらつきや時間的変動の影響を受けや
すいという問題がある。特に、半導体集積回路における
インバータ等の論理しきい値電圧の製造ばらつきは大き
く、電流分解能が低くなる。
ている電流の変化分による電圧変化をインバータの論理
しきい値電圧を基準として検出するため、入力電流Ｉ1
と基準電流Ｉ2 との差が小さい場合にはインバータの論
理しきい値電圧のばらつきや時間的変動の影響を受けや
すいという問題がある。特に、半導体集積回路における
インバータ等の論理しきい値電圧の製造ばらつきは大き
く、電流分解能が低くなる。
【０００９】以上述べたように、従来例の電流比較器は
入力電流と基準電流の差が小さいほど、電圧判定をおこ
なうインバータの論理しきい値電圧のばらつきや変動に
弱く、電流分解能を上げることと動作速度を上げること
とを両立させることが困難であるという問題があった。
入力電流と基準電流の差が小さいほど、電圧判定をおこ
なうインバータの論理しきい値電圧のばらつきや変動に
弱く、電流分解能を上げることと動作速度を上げること
とを両立させることが困難であるという問題があった。
【００１０】
【課題を解決するための手段】本発明は、入力電流を入
力側の電流源とする第１のカレントミラー回路の電流出
力端と外部から与えられる一定の基準電流を入力側の電
流源とする第２のカレントミラー回路の電流出力端とを
接続することによってこれら共通の電流出力端に前記入
力電流と前記基準電流との差電流を取り出し、取り出さ
れた差電流をこの差電流を入力側電流源とする第３のカ
レントミラー回路によって電流増幅し前記第３のカレン
トミラー回路の電流出力端に出力するように構成した差
電流増幅段と、前記第３のカレントミラー回路の電流出
力端に電流を供給する電流源と、入力端電位の変化の有
無を検出し、その変化の有無に対応した二値電圧信号を
この電流比較器の出力信号として出力する電圧判定段
と、前記電圧判定段の入力端と前記第３のカレントミラ
ー回路の電流出力端との間に設けられた第１のスイッチ
と、前記電圧判定段の入力端と一定電圧供給端子との間
に設けられた第２のスイッチとを含んでなり、前記第１
のスイッチと前記第２のスイッチとが同期して互いに反
対の導通状態になるように構成されたことを特徴とす
る。
力側の電流源とする第１のカレントミラー回路の電流出
力端と外部から与えられる一定の基準電流を入力側の電
流源とする第２のカレントミラー回路の電流出力端とを
接続することによってこれら共通の電流出力端に前記入
力電流と前記基準電流との差電流を取り出し、取り出さ
れた差電流をこの差電流を入力側電流源とする第３のカ
レントミラー回路によって電流増幅し前記第３のカレン
トミラー回路の電流出力端に出力するように構成した差
電流増幅段と、前記第３のカレントミラー回路の電流出
力端に電流を供給する電流源と、入力端電位の変化の有
無を検出し、その変化の有無に対応した二値電圧信号を
この電流比較器の出力信号として出力する電圧判定段
と、前記電圧判定段の入力端と前記第３のカレントミラ
ー回路の電流出力端との間に設けられた第１のスイッチ
と、前記電圧判定段の入力端と一定電圧供給端子との間
に設けられた第２のスイッチとを含んでなり、前記第１
のスイッチと前記第２のスイッチとが同期して互いに反
対の導通状態になるように構成されたことを特徴とす
る。
【００１１】
【作用】本発明では、電圧判定手段に定常的に流れよう
とするオフセット電流の効果を見えなくするように電流
補償を行うことによって、電流分解能を向上させ動作速
度を高速化させる。
とするオフセット電流の効果を見えなくするように電流
補償を行うことによって、電流分解能を向上させ動作速
度を高速化させる。
【００１２】すなわち、電流補償を施して入力電流が基
準電流より大きいときのみ（あるいは、小さいときの
み）電圧判定手段に電流が流れるようにしているので、
電圧判定手段の極めて小さい入力容量に初期電荷を与え
て電位を固定し、その蓄積電荷を引き抜くか否かによっ
て生じる電位変化を電圧判定手段で検出させることがで
きる。これにより、入力電流と基準電流との差電流が極
めて小さいときでも、電圧判定手段の入力振幅を十分大
きくし、判定結果が電圧判定手段での論理しきい値電圧
のばらつきや変動の影響を受けないようにして、電流分
解能を向上させることができる。
準電流より大きいときのみ（あるいは、小さいときの
み）電圧判定手段に電流が流れるようにしているので、
電圧判定手段の極めて小さい入力容量に初期電荷を与え
て電位を固定し、その蓄積電荷を引き抜くか否かによっ
て生じる電位変化を電圧判定手段で検出させることがで
きる。これにより、入力電流と基準電流との差電流が極
めて小さいときでも、電圧判定手段の入力振幅を十分大
きくし、判定結果が電圧判定手段での論理しきい値電圧
のばらつきや変動の影響を受けないようにして、電流分
解能を向上させることができる。
【００１３】しかも、上記電流補償の結果、電圧判定手
段の入力電位を定常的に固定するような抵抗が不要にな
り、代りに電圧判定手段の入力端子をプリチャージする
スイッチとディスチャージするスイッチとを設けるの
で、入力容量の充放電のＣＲ時定数が小さくなり動作が
高速化される。
段の入力電位を定常的に固定するような抵抗が不要にな
り、代りに電圧判定手段の入力端子をプリチャージする
スイッチとディスチャージするスイッチとを設けるの
で、入力容量の充放電のＣＲ時定数が小さくなり動作が
高速化される。
【００１４】
【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１は、本発明の基本的な回路構
成を示す回路図である。又、図２（ａ）は、図１に示す
回路における電流源１をカレントミラー回路で構成し、
スイッチＳＷ1 ，ＳＷ2 をＭＯＳトランジスタを用いた
アナログスイッチで構成した例を示す第１の実施例の回
路図である。図２（ａ）に示す第１の実施例の場合は、
入力電流Ｉ1 が基準電流Ｉ2 より大きいとき出力“Ｈ”
となり、入力電流Ｉ1 が基準電流Ｉ2 より小さいとき出
力“Ｌ”となる。
を参照して説明する。図１は、本発明の基本的な回路構
成を示す回路図である。又、図２（ａ）は、図１に示す
回路における電流源１をカレントミラー回路で構成し、
スイッチＳＷ1 ，ＳＷ2 をＭＯＳトランジスタを用いた
アナログスイッチで構成した例を示す第１の実施例の回
路図である。図２（ａ）に示す第１の実施例の場合は、
入力電流Ｉ1 が基準電流Ｉ2 より大きいとき出力“Ｈ”
となり、入力電流Ｉ1 が基準電流Ｉ2 より小さいとき出
力“Ｌ”となる。
【００１５】図２（ｂ）は、第１の実施例のクロックφ
のタイミングを示す図であり、このクロックφの１周期
の間に１回の判定がおこなわれる。この例の場合、クロ
ックφが“Ｌ”の期間はプリチャージ期間（リセット期
間）であり、電圧判定段のインバータＩＮＶの入力端子
（節点Ｂ）の電位はＭＯＳスイッチＭ8 により電源電位
にプリチャージされ、出力は“Ｌ”となる。次に、クロ
ックφが“Ｈ”になると判定期間に入り、入力電流Ｉ1
と基準電流Ｉ2 とを比較判定する。
のタイミングを示す図であり、このクロックφの１周期
の間に１回の判定がおこなわれる。この例の場合、クロ
ックφが“Ｌ”の期間はプリチャージ期間（リセット期
間）であり、電圧判定段のインバータＩＮＶの入力端子
（節点Ｂ）の電位はＭＯＳスイッチＭ8 により電源電位
にプリチャージされ、出力は“Ｌ”となる。次に、クロ
ックφが“Ｈ”になると判定期間に入り、入力電流Ｉ1
と基準電流Ｉ2 とを比較判定する。
【００１６】図２（ａ）に示す第１の実施例の回路の動
作をさらに具体的に説明する。入力電流Ｉ1 、基準電流
Ｉ2 はそれぞれ、ＰＭＯＳトランジスタＭ1 ，Ｍ3 から
なるカレントミラー回路２およびＮＭＯＳトランジスタ
Ｍ2 ，Ｍ4 からなるカレントミラー回路３により電流Ｉ
3 、電流Ｉ4 となり、節点Ａで電流Ｉ3 から電流Ｉ4が
減算される。そして、その差電流と、ある大きさをもつ
オフセット電流の和が電流Ｉ5 としてＮＭＯＳトランジ
スタＭ5 に流れる。ここで、オフセット電流とは、入力
電流Ｉ1 と基準電流Ｉ2 とが等しいときでも、トランジ
スタＭ5 が存在するためにこのトランジスタＭ5 に流れ
る電流である。つまり、このときＩ3 ＝Ｉ4 は成立しな
い。
作をさらに具体的に説明する。入力電流Ｉ1 、基準電流
Ｉ2 はそれぞれ、ＰＭＯＳトランジスタＭ1 ，Ｍ3 から
なるカレントミラー回路２およびＮＭＯＳトランジスタ
Ｍ2 ，Ｍ4 からなるカレントミラー回路３により電流Ｉ
3 、電流Ｉ4 となり、節点Ａで電流Ｉ3 から電流Ｉ4が
減算される。そして、その差電流と、ある大きさをもつ
オフセット電流の和が電流Ｉ5 としてＮＭＯＳトランジ
スタＭ5 に流れる。ここで、オフセット電流とは、入力
電流Ｉ1 と基準電流Ｉ2 とが等しいときでも、トランジ
スタＭ5 が存在するためにこのトランジスタＭ5 に流れ
る電流である。つまり、このときＩ3 ＝Ｉ4 は成立しな
い。
【００１７】電流Ｉ5 はＮＭＯＳトランジスタＭ5 ，Ｍ
6 よりなるカレントミラー回路４により増幅され、電流
Ｉ6 として流れる。この増幅は、例えば、トランジスタ
Ｍ5とトランジスタＭ6 のサイズをかえることで実現さ
れる。ところで電流Ｉ6 は差電流の電流成分とオフセッ
ト電流の電流成分とからなるが、電流源１からの補償電
流Ｉ7 をそのオフセット電流成分の効果はこの補償電流
Ｉ7 により打ち消すことができる。この補償電流Ｉ7 は
単にカレントミラー回路４の電流経路の電流Ｉ6 を増減
するというものではなく、他の電流経路（節点Ｂから節
点Ｃへの経路）にオフセット電流成分による電流が流れ
るのを阻止するようにはたらくという点に特徴がある。
その結果、クロックφが“Ｌ”のときに予め電源電位に
プリチャージされていた節点Ｂの電荷は、判定期間（図
２（ｂ）参照）にＭＯＳスイッチＭ7 がオンすると、電
流Ｉ6 に含まれている差電流成分が正であるか負である
かにより、引き抜かれる（電流Ｉ8 が流れる）かそのま
ま（電流Ｉ8 は流れない）かになる。
6 よりなるカレントミラー回路４により増幅され、電流
Ｉ6 として流れる。この増幅は、例えば、トランジスタ
Ｍ5とトランジスタＭ6 のサイズをかえることで実現さ
れる。ところで電流Ｉ6 は差電流の電流成分とオフセッ
ト電流の電流成分とからなるが、電流源１からの補償電
流Ｉ7 をそのオフセット電流成分の効果はこの補償電流
Ｉ7 により打ち消すことができる。この補償電流Ｉ7 は
単にカレントミラー回路４の電流経路の電流Ｉ6 を増減
するというものではなく、他の電流経路（節点Ｂから節
点Ｃへの経路）にオフセット電流成分による電流が流れ
るのを阻止するようにはたらくという点に特徴がある。
その結果、クロックφが“Ｌ”のときに予め電源電位に
プリチャージされていた節点Ｂの電荷は、判定期間（図
２（ｂ）参照）にＭＯＳスイッチＭ7 がオンすると、電
流Ｉ6 に含まれている差電流成分が正であるか負である
かにより、引き抜かれる（電流Ｉ8 が流れる）かそのま
ま（電流Ｉ8 は流れない）かになる。
【００１８】入力電流Ｉ1 が基準電流Ｉ2 より大きい場
合には、差電流は正だから、電流Ｉ8 によってインバー
タＩＮＶの入力端子（節点Ｂ）から電荷が引き抜かれ、
インバータＩＮＶは入力電位が大幅に下がり出力が
“Ｈ”となる。一方、入力電流Ｉ1 が基準電流Ｉ2 より
小さい場合には、差電流は負であり、電流Ｉ6 は補償電
流Ｉ7 より小さいので、節点Ｃの電位は上がり電流Ｉ8
はほとんど流れず、インバータＩＮＶの入力端子の電位
はほとんど変化しないので出力は“Ｌ”のままである。
補償電流Ｉ7 は、入力電流と基準電流とが等しいときに
トランジスタＭ6 に流れようとする電流Ｉ6 （オフセッ
ト電流）とほぼ同じ大きさか、あるいはオフセット電流
より大きければ上記の電流補償の目的は達せられる。図
２（ａ）に示す回路では、補償電流Ｉ7 は、ＰＭＯＳト
ランジスタＭ9 ，Ｍ10及びＮＭＯＳトランジスタＭ11か
らなる簡単なカレントミラー回路による電流源１により
供給している。
合には、差電流は正だから、電流Ｉ8 によってインバー
タＩＮＶの入力端子（節点Ｂ）から電荷が引き抜かれ、
インバータＩＮＶは入力電位が大幅に下がり出力が
“Ｈ”となる。一方、入力電流Ｉ1 が基準電流Ｉ2 より
小さい場合には、差電流は負であり、電流Ｉ6 は補償電
流Ｉ7 より小さいので、節点Ｃの電位は上がり電流Ｉ8
はほとんど流れず、インバータＩＮＶの入力端子の電位
はほとんど変化しないので出力は“Ｌ”のままである。
補償電流Ｉ7 は、入力電流と基準電流とが等しいときに
トランジスタＭ6 に流れようとする電流Ｉ6 （オフセッ
ト電流）とほぼ同じ大きさか、あるいはオフセット電流
より大きければ上記の電流補償の目的は達せられる。図
２（ａ）に示す回路では、補償電流Ｉ7 は、ＰＭＯＳト
ランジスタＭ9 ，Ｍ10及びＮＭＯＳトランジスタＭ11か
らなる簡単なカレントミラー回路による電流源１により
供給している。
【００１９】次に、図１におけるオフセット電流成分補
償用電流源１の構成を変形して、回路がより確実に動作
するようにした本発明の第２の実施例について説明す
る。図３は本発明の第２の実施例の回路図である。同図
を参照すると、本実施例は、図２（ａ）に示す第１の実
施例に対して、電流源１（ＰＭＯＳトランジスタＭ9 ，
Ｍ10及びＮＭＯＳトランジスタＭ11からなるカレントミ
ラー回路）の電流出力端すなわちＰＭＯＳトランジスタ
Ｍ9 のドレイン電極（節点Ｄ）とカレントミラー回路４
（ＮＭＯＳトランジスタＭ5 ，Ｍ6 からなる）の電流出
力端すなわちＮＭＯＳトランジスタＭ6 のドレイン電極
（節点Ｃ）との間に、新たにスイッチが設けられている
点が異っている。このスイッチは、ＮＭＯＳトランジス
タＭ12からなるアナログスイッチであって、ゲート電極
にクロックφが入力されている。従って、スイッチＭ7
とスイッチＭ12とは連動してオン・オフする。
償用電流源１の構成を変形して、回路がより確実に動作
するようにした本発明の第２の実施例について説明す
る。図３は本発明の第２の実施例の回路図である。同図
を参照すると、本実施例は、図２（ａ）に示す第１の実
施例に対して、電流源１（ＰＭＯＳトランジスタＭ9 ，
Ｍ10及びＮＭＯＳトランジスタＭ11からなるカレントミ
ラー回路）の電流出力端すなわちＰＭＯＳトランジスタ
Ｍ9 のドレイン電極（節点Ｄ）とカレントミラー回路４
（ＮＭＯＳトランジスタＭ5 ，Ｍ6 からなる）の電流出
力端すなわちＮＭＯＳトランジスタＭ6 のドレイン電極
（節点Ｃ）との間に、新たにスイッチが設けられている
点が異っている。このスイッチは、ＮＭＯＳトランジス
タＭ12からなるアナログスイッチであって、ゲート電極
にクロックφが入力されている。従って、スイッチＭ7
とスイッチＭ12とは連動してオン・オフする。
【００２０】上述のように、スイッチＭ7 とスイッチＭ
12とが連動してオン・オフすることから、本実施例にお
いては、プリチャージ期間（図２（ｂ）参照）から判定
期間（同）への遷移途中で、節点Ｂから節点Ｄを介し
て、電圧判定段のインバータＩＮＶの入力側から電流源
１側に電流が逆流することはない。つまり、電圧判定段
の入力容量に蓄積された電荷の放電がない。これによ
り、電流源１が理想的でないときに生じ易い誤動作を防
止し、分解能を第１の実施例に比べてより高めることが
できる。
12とが連動してオン・オフすることから、本実施例にお
いては、プリチャージ期間（図２（ｂ）参照）から判定
期間（同）への遷移途中で、節点Ｂから節点Ｄを介し
て、電圧判定段のインバータＩＮＶの入力側から電流源
１側に電流が逆流することはない。つまり、電圧判定段
の入力容量に蓄積された電荷の放電がない。これによ
り、電流源１が理想的でないときに生じ易い誤動作を防
止し、分解能を第１の実施例に比べてより高めることが
できる。
【００２１】尚、これまで述べた実施例はいずれも、電
圧判定段にインバータを用いたものであるが、この電圧
判定段は、例えば、差動増幅器を用いて構成し、二つの
入力端子のうちの一方に比較の基準になる一定電圧を与
え、他方を電圧判定段の入力端子とするように変形する
こともできる。
圧判定段にインバータを用いたものであるが、この電圧
判定段は、例えば、差動増幅器を用いて構成し、二つの
入力端子のうちの一方に比較の基準になる一定電圧を与
え、他方を電圧判定段の入力端子とするように変形する
こともできる。
【００２２】尚又、実施例で用いたカレントミラー回路
は全て、基本的な回路構成のものであるが、一般に知ら
れているような、性能改良を目的としてより複雑な構成
としたものであってもよいことは勿論である。
は全て、基本的な回路構成のものであるが、一般に知ら
れているような、性能改良を目的としてより複雑な構成
としたものであってもよいことは勿論である。
【００２３】これまでの説明から、実施例において、Ｍ
ＯＳトランジスタに代えてバイポーラトランジスタやＪ
ＦＥＴなどの能動素子を用いても、それぞれの作用、効
果にはなんら異るところがないことは明らかであろう。
ＯＳトランジスタに代えてバイポーラトランジスタやＪ
ＦＥＴなどの能動素子を用いても、それぞれの作用、効
果にはなんら異るところがないことは明らかであろう。
【００２４】
【発明の効果】以上説明したように、本発明の電流比較
器は電流補償により、入力電流と基準電流との大小を、
電圧判定段に電流が流れるか否かによって判定できるよ
うにしている。
器は電流補償により、入力電流と基準電流との大小を、
電圧判定段に電流が流れるか否かによって判定できるよ
うにしている。
【００２５】このことにより、本発明によれば、スイッ
チ回路をもちいたプリチャージ、ディスチャージによる
ダイナミック動作を行なうことができ、入力電流と基準
電流との差電流が非常に小さくても電圧判定段の入力振
幅を十分大きくできるので、従来の技術による電流比較
器に比べて、電圧判定段のしきい値電圧のばらつきや変
動に強く、電流分解能が高く、高速で動作する電流比較
器を提供できる。
チ回路をもちいたプリチャージ、ディスチャージによる
ダイナミック動作を行なうことができ、入力電流と基準
電流との差電流が非常に小さくても電圧判定段の入力振
幅を十分大きくできるので、従来の技術による電流比較
器に比べて、電圧判定段のしきい値電圧のばらつきや変
動に強く、電流分解能が高く、高速で動作する電流比較
器を提供できる。
【図１】本発明の基本的な構成を示す回路図である。
【図２】本発明の第１の実施例の回路構成及びクロック
タイミングを示す図である。
タイミングを示す図である。
【図３】本発明の第２の実施例の回路図である。
【図４】従来の電流比較器の一例及び他の例の回路構成
を示す図である。
を示す図である。
１ 電流源 ２，３，４ カレントミラー回路 ＩＮＶ インバータ
Claims (3)
- 【請求項１】 入力電流を入力側の電流源とする第１の
カレントミラー回路の電流出力端と外部から与えられる
一定の基準電流を入力側の電流源とする第２のカレント
ミラー回路の電流出力端とを接続することによってこれ
ら共通の電流出力端に前記入力電流と前記基準電流との
差電流を取り出し、取り出された差電流をこの差電流を
入力側電流源とする第３のカレントミラー回路によって
電流増幅し前記第３のカレントミラー回路の電流出力端
に出力するように構成した差電流増幅段と、 前記第３のカレントミラー回路の電流出力端に電流を供
給する電流源と、 入力端電位の変化の有無を検出し、その変化の有無に対
応した二値電圧信号をこの電流比較器の出力信号として
出力する電圧判定段と、 前記電圧判定段の入力端と前記第３のカレントミラー回
路の電流出力端との間に設けられた第１のスイッチと、 前記電圧判定段の入力端と一定電圧供給端子との間に設
けられた第２のスイッチとを含んでなり、 前記第１のスイッチと前記第２のスイッチとが同期して
互いに反対の導通状態になるように構成されたことを特
徴とする電流比較器。 - 【請求項２】 請求項１記載の電流比較器において、 前記第３のカレントミラー回路の電流出力端と前記電流
源の出力端との間に、前記第１のスイッチに同期してこ
の第１のスイッチと同一の導通状態となるように動作す
る第３のスイッチを設けたことを特徴とする電流比較
器。 - 【請求項３】 ソース電極が高位電源線に接続されたｐ
チャネル型の第１のＭＯＳトランジスタを入力側トラン
ジスタとし、ｐチャネル型の第２のＭＯＳトランジスタ
を出力側トランジスタとする第１のカレントミラー回路
と、 ソース電極が低位電源線に接続されたｎチャネル型の第
３のＭＯＳトランジスタを入力側トランジスタとし、ｎ
チャネル型の第４のＭＯＳトランジスタを出力側トラン
ジスタとし、電流出力端が前記第１のカレントミラー回
路の電流出力端に接続された第２のカレントミラー回路
と、 ソース電極が前記低位電源線に接続されたｎチャネル型
の第５のＭＯＳトランジスタを入力側トランジスタと
し、ｎチャネル型の第６のＭＯＳトランジスタを出力側
トランジスタとし、電流入力端が前記第１のカレントミ
ラー回路及び前記第２のカレントミラー回路の共通の電
流出力端に接続された第３のカレントミラー回路と、 ソース電極が前記低位電源線に接続されゲート電極とド
レイン電極とが共通にされたダイオード接続でｎチャネ
ル型の第７のＭＯＳトランジスタを電流源とし、ソース
電極が前記高位電源線に接続されたｐチャネル型の第８
のＭＯＳトランジスタを入力側トランジスタとし、ｐチ
ャネル型の第９のＭＯＳトランジスタを出力側トランジ
スタとする第４のカレントミラー回路と、 インバータ回路と、 前記インバータ回路の入力端と前記第３のカレントミラ
ー回路の電流出力端との間に設けられたｎチャネル型Ｍ
ＯＳトランジスタからなり、導通状態が外部から入力さ
れるクロック信号により制御される第１のアナログスイ
ッチと、 前記インバータ回路の前記入力端と前記高位電源線との
間に設けられたｐチャネル型ＭＯＳトランジスタからな
り、導通状態が前記クロック信号により制御される第２
のアナログスイッチと、 前記第３のカレントミラー回路の電流出力端と前記第４
のカレントミラー回路の電流出力端との間に設けられた
ｎチャネル型ＭＯＳトランジスタからなり、導通状態が
前記クロック信号により制御される第３のアナログスイ
ッチとを含んでなり、 前記第１のカレントミラー回路の電流入力端に外部から
の入力電流を入力し、前記第２のカレントミラー回路の
電流入力端に外部から一定の基準電流を与え、前記イン
バータ回路の出力端から出力信号を取り出すように構成
したことを特徴とする電流比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5282238A JP2812162B2 (ja) | 1993-11-11 | 1993-11-11 | 電流比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5282238A JP2812162B2 (ja) | 1993-11-11 | 1993-11-11 | 電流比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07135452A JPH07135452A (ja) | 1995-05-23 |
| JP2812162B2 true JP2812162B2 (ja) | 1998-10-22 |
Family
ID=17649859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5282238A Expired - Lifetime JP2812162B2 (ja) | 1993-11-11 | 1993-11-11 | 電流比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2812162B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2679658B2 (ja) * | 1995-01-13 | 1997-11-19 | 日本電気株式会社 | Ａ／ｄ変換器 |
| EP0834117B1 (de) * | 1995-06-09 | 2001-02-28 | Infineon Technologies AG | Schaltungsanordnung zum vergleich zweier elektrischer grössen, die von einem ersten neuron-mos-feldeffekttransistor und einer referenzquelle zur verfügung gestellt werden |
| KR100574910B1 (ko) * | 1997-08-22 | 2006-07-25 | 삼성전자주식회사 | 전류보상기능을갖는비교기 |
| JP2947256B1 (ja) * | 1998-03-12 | 1999-09-13 | 日本電気株式会社 | 電圧判定回路及びこれを備える電池パック |
| JP4025434B2 (ja) | 1998-09-22 | 2007-12-19 | 富士通株式会社 | 電流源スイッチ回路 |
| JP3760863B2 (ja) * | 2001-12-27 | 2006-03-29 | 富士電機デバイステクノロジー株式会社 | 電流増幅型コンパレータ |
| JP4515821B2 (ja) | 2004-05-25 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 駆動回路、動作状態検出回路及び表示装置 |
| KR100746293B1 (ko) | 2006-02-01 | 2007-08-03 | 삼성전자주식회사 | 캐스코드형 전류 모드 비교기, 이를 구비하는 수신 회로 및반도체 장치 |
| KR100866623B1 (ko) | 2006-10-16 | 2008-11-03 | 삼성전자주식회사 | 저전압에서 동작할 수 있는 비휘발성 메모리 장치의 센스앰프 회로 및 이를 포함하는 비휘발성 메모리 장치 |
| EP2120123A1 (en) * | 2008-05-12 | 2009-11-18 | Stmicroelectronics SA | Slew rate control |
| KR101158505B1 (ko) * | 2009-12-14 | 2012-06-21 | (주)실리콘인사이드 | 고속 전류비교기 및 이를 이용한 고속 전류비교방법 |
| JP2011203111A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | 電流検出回路 |
| JP2011203112A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | 電流検出回路 |
-
1993
- 1993-11-11 JP JP5282238A patent/JP2812162B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07135452A (ja) | 1995-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4202504B2 (ja) | ディファレンシャルスイッチング回路およびディジタルアナログ変換器 | |
| EP0594305B1 (en) | Comparator circuit | |
| EP0434090B1 (en) | C-MOS differential sense amplifier | |
| JP2812162B2 (ja) | 電流比較器 | |
| US7403045B2 (en) | Comparator circuit with reduced switching noise | |
| US4677321A (en) | TTL compatible input buffer | |
| KR20030041660A (ko) | 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로 | |
| KR950001430B1 (ko) | 전류 감지 증폭 회로 | |
| JP3109560B2 (ja) | ばらつき補償技術による半導体集積回路 | |
| US7196552B2 (en) | Comparator circuit with offset cancellation | |
| US4598215A (en) | Wide common mode range analog CMOS voltage comparator | |
| JP2885177B2 (ja) | 電源モニタ回路 | |
| US6304120B1 (en) | Buffer circuit operating with a small through current and potential detecting circuit using the same | |
| US6879198B2 (en) | Differential input receiver with hysteresis | |
| JPH07170163A (ja) | 変換器回路 | |
| JP3389291B2 (ja) | 高速電流感知増幅器 | |
| US20200244256A1 (en) | Low-Power Sense Amplifier | |
| US6456121B2 (en) | Sense amplifier for integrated circuits using PMOS transistors | |
| US7157946B2 (en) | Chopper comparator circuit | |
| US5825212A (en) | High speed single ended bit line sense amplifier | |
| JPH10229331A (ja) | 入力回路 | |
| JP2001094425A (ja) | チョッパ型コンパレータ及びそれを用いたａ／ｄコンバータ | |
| JP3077664B2 (ja) | 入力回路 | |
| JPH02220294A (ja) | 半導体装置における出力回路 | |
| KR950003282B1 (ko) | 교차 결합 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |