JP3794312B2 - 電源電圧周波数制御回路 - Google Patents
電源電圧周波数制御回路 Download PDFInfo
- Publication number
- JP3794312B2 JP3794312B2 JP2001343168A JP2001343168A JP3794312B2 JP 3794312 B2 JP3794312 B2 JP 3794312B2 JP 2001343168 A JP2001343168 A JP 2001343168A JP 2001343168 A JP2001343168 A JP 2001343168A JP 3794312 B2 JP3794312 B2 JP 3794312B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- power supply
- supply voltage
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 82
- 230000008859 change Effects 0.000 claims description 55
- 230000007423 decrease Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 22
- 230000001902 propagating effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 102220465380 NF-kappa-B inhibitor beta_S23A_mutation Human genes 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 101000710013 Homo sapiens Reversion-inducing cysteine-rich protein with Kazal motifs Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101000911772 Homo sapiens Hsc70-interacting protein Proteins 0.000 description 1
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- 108090000237 interleukin-24 Proteins 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、所定の電源電圧の供給を受け、システムクロックに同期して所定の処理を行うターゲット回路に供給するシステムクロックのクロック周波数および電源電圧を制御する電源電圧周波数制御回路に関するものである。
【０００２】
【従来の技術】
電子回路システムの消費電力は、クロック周波数と電源電圧の２乗に比例する。そこで、システムの動作状態に基づき、処理すべきタスクの負荷に応じてクロック周波数を変化させ、それに応じて電源電圧を供給することにより、消費電力を低減させることができる。
【０００３】
具体的には、負荷の重いとき、すなわちターゲット回路の処理すべきタスクが多い場合には、高い電源電圧ＶDDを供給し、高速なクロック周波数に切り替える。
負荷の軽いとき、すなわち、ターゲット回路の処理すべきタスクが少ない場合には、低速なクロック周波数に切り替え、低い電源電圧ＶDDを供給する。
たとえば、クロック周波数ｆがｆ１のときにターゲット回路の動作を保証できる最低限の電源電圧ＶDDをＶ１、クロック周波数ｆがｆ２（＜ｆ１）のときにターゲット回路の動作を保証できる最低限の電源電圧ＶDDをＶ２（＜Ｖ１）とすると、システムクロック周波数ｆがｆ１のときはＶ１以上の電源電圧ＶDDを供給し、システムクロック周波数ｆがｆ１より低いｆ２のときは、Ｖ２以上の電源電圧ＶDDを供給する。
このようにすることにより、必要以上の電力消費を抑えることが可能となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、電源電圧ＶDDを変化させるにはある程度の時間が必要であり、たとえば図１８（Ａ）〜（Ｃ）に示すように、電源電圧ＶDDがＶ１に収束する時刻Ｔ１までの間、ターゲット回路にはｆ１の周波数のクロックが供給されているが、ターゲット回路の動作を保証する電源電圧ＶDDが供給されないことになり、この間、ターゲット回路の動作が保証されないことになる。
したがって、従来の電子回路システムでは、上述したように、周波数を切替えながらシステムを動作させる場合には、その動作を保証できない場合が発生するという問題がある。
【０００５】
また、上述したようにシステムの動作状態に基づき、ターゲット回路の処理すべきタスクの負荷に応じてクロック周波数を変化させ、それに応じて電源電圧ＶDDを供給する場合、その都度ＣＰＵなどの制御回路が指示を出し、可変なクロック周波数のクロックを供給できるクロック供給回路または、可変な電源電圧を供給できる電源回路がクロック周波数ｆおよび電源電圧ＶDDを変更する。
この場合、一般的には、ＣＰＵはあらかじめ定められた時刻に指示を出すように構成されるが、あらかじめ定められた時刻を知るには、タイマからの割り込み処理を必要とする。この場合、ＣＰＵは本来処理しているタスクの処理を中断することになる。
したがって、従来の電子回路システムでは、定まったスケジュールに応じてクロック周波数と電源電圧を制御する場合、その都度タスクの処理を中断し、クロック供給回路と電源電圧供給回路にそれぞれ指示を送るという処理上のオーバーヘッドが発生するという問題がある。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、その第１の目的は、処理すべきタスクの負荷に応じてクロック周波数を変化させ、それに応じて電源電圧を供給する場合にターゲット回路の動作を保証することができる電源電圧周波数制御回路を提供することにある。
【０００７】
また、本発明の第２の目的は、定まったスケジュールに応じてクロック周波数と電源電圧を制御する場合に処理上のオーバーヘッドの発生を抑止でき、ターゲット回路の制御系の処理を軽減することができる電源電圧周波数制御回路を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点の電源電圧周波数制御回路によれば、システムクロックに同期して、プロセッサと周辺回路とが連動して要求されたタスクを処理し、上記プロセッサは周波数変更値と変更時間を指示するターゲット回路と、複数のクロック周波数のシステムクロックを供給可能で、システムクロックに同期して処理を行う上記ターゲット回路に対して、第１の制御信号を受けたときに、当該第１の制御信号に応じたクロック周波数のシステムクロックを供給するクロック供給回路と、第２の制御信号を受けたときに、当該第２の制御信号に応じた値の電源電圧を上記ターゲット回路に供給する電源電圧供給回路と、上記ターゲット回路からの周波数変更値と変更時間の指示に従い、上記第１の制御信号を上記クロック供給回路に出力し、上記第２の制御信号を上記電源電圧供給回路に出力する制御手段と、を有し、上記制御手段は、上記クロック供給回路が供給しているクロックの周波数と上記ターゲット回路のプロセッサにより指示された周波数変更値とを比較し、比較結果に応じて周波数を高くするか低くするかを判定して、上記第１の制御信号により上記クロック供給回路に指示し、周波数を高くする判定を行った場合には、指示された時刻より早い時刻において電源電圧を上げるように上記第２の制御信号を上記電源電圧供給回路に出力し、指示された時刻にシステムクロック周波数を指示された周波数値に上げるように上記第１の制御信号を上記クロック供給回路に出力し、上記クロック供給回路は、システムクロックを供給し続けつつ、指示された時刻に周波数値を上げたシステムクロックを連続的に供給する。
【０００９】
第１の観点では、好適には、上記制御手段は、周波数を低くする指示をする場合には、周波数を低くように第１の制御信号によりクロック供給回路に指示するとともに、次に変更する周波数に対して、システムの動作が保証できる電源電圧に低くするように上記第２の制御信号により電源電圧供給回路に指示する。
【００１０】
本発明の第２の観点の電源電圧周波数制御回路によれば、供給されたクロック周波数に対して電源電圧が高いか低いかを判断し、高い場合には電源電圧を下げるように、低い場合には上げるように指示する電圧指示信号を出力する周波数−電圧変換回路と、周波数変更値の指示に従い、周波数変更を指示する制御信号を出力する制御手段と、複数のクロック周波数のシステムクロックを供給可能で、システムクロックに同期して処理を行う上記ターゲット回路および上記周波数−電圧変換回路に対して、上記制御信号を受けたときに、当該制御信号に応じたクロック周波数のシステムクロックをそれぞれ独立して供給するクロック供給回路と、上記電圧指示信号を受けたときに、上記電圧指示信号に応じた値の電源電圧を上記ターゲット回路および周波数−電圧変換回路に供給する電源電圧供給回路と、を有し、上記制御手段は、周波数を高くする指示を受けた場合には、上記周波数−電圧変換回路に供給するクロック周波数を上げ、電源電圧が上がるのに十分な時間が経過した後において上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示し、上記クロック供給回路は、システムクロックを供給し続けつつ、指示された上記十分な時間経過後の時刻に周波数値を上げたシステムクロックを連続的に供給する。
【００１１】
本発明の第２の観点では、上記制御手段は、上記ターゲット回路のプロセッサから指示される周波数変更値から、上記ターゲット回路に供給する電源電圧値を算出し、上記第２の制御信号により上記電源電圧供給回路に指示する。
【００１２】
本発明の第２の観点では、上記制御手段は、上記ターゲット回路に供給するシステムクロックの周波数値と上記ターゲット回路に供給する電源電圧値の関係のテーブルを保持しており、指示された周波数値に応じた電圧を選択して、上記第２の制御信号により上記電源電圧供給回路に指示する。
【００１３】
本発明の第２の観点では、上記制御手段は、指示された上記ターゲット回路に供給するシステムクロックの周波数値から、周波数−電圧変換を行い、変換して得られた電源電圧値を、上記第２の制御信号により上記電源電圧供給回路に指示する。
【００１４】
本発明の第２の観点では、上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、上記制御手段は、上記ターゲット回路のプロセッサから指示された周波数変更時間を上記タイマに設定し、当該タイマによる一致信号を入力すると、上記第１の制御信号を上記クロック供給回路に出力する。
【００１５】
本発明の第２の観点では、上記制御手段は、上記クロック供給回路が供給しているクロックの周波数と上記ターゲット回路のプロセッサにより指示された周波数変更値とを比較し、比較結果に応じて周波数を高くするか低くするかを判定して、上記第１の制御信号により上記クロック供給回路に指示する。
【００１６】
本発明の第２の観点では、上記制御手段は、周波数を高くする判定を行った場合には、指示された時刻より早い時刻において電源電圧を上げるように上記第２の制御信号を上記電源電圧供給回路に出力し、指示された時刻にシステムクロック周波数を指示された周波数値に上げるように上記第１の制御信号を上記クロック供給回路に出力する。
【００１７】
本発明の第２の観点では、上記制御手段は、周波数を低くする判定を行った場合には、指示された時刻にシステムクロック周波数を指示された周波数値に下げるように上記第１の制御信号を上記クロック供給回路に出力し、電源電圧を下げるように上記第２の制御信号を上記電源電圧供給回路に出力する。
【００１８】
本発明の第２の観点では、上記制御手段は、周波数を高くする判定を行った場合には、指示された時刻より早い時刻において電源電圧を上げるように上記第２の制御信号を上記電源電圧供給回路に出力し、指示された時刻にシステムクロック周波数を指示された周波数値に上げるように上記第１の制御信号を上記クロック供給回路に出力し、周波数を低くする判定を行った場合には、指示された時刻にシステムクロック周波数を指示された周波数値に下げるように上記第１の制御信号を上記クロック供給回路に出力し、電源電圧を下げるように上記第２の制御信号を上記電源電圧供給回路に出力する。
【００１９】
本発明の第２の観点では、上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、上記制御手段は、周波数を高くする時刻から電源電圧を上げる時刻を算出し、算出した時刻に基づく時間を上記タイマに設定し、当該タイマによる一致信号を入力すると、上記第２の制御信号を上記電源電圧供給回路に出力する。
【００２１】
本発明の第３の観点では、上記制御手段は、周波数を高くする指示を受けた場合には、上記周波数−電圧変換回路に供給するクロック周波数を上げ、電源電圧が上がるのに十分な時間が経過した後において上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する。
【００２２】
本発明の第３の観点では、上記制御手段は、周波数を低くする指示を受けた場合には、上記ターゲット回路に供給するクロック周波数を下げ、続いて、上記周波数−電圧変換回路に供給するクロック周波数を下げるように上記制御信号により上記クロック供給回路に指示する。
【００２３】
本発明の第３の観点では、上記制御手段は、周波数を低くする指示を受けた場合には、上記周波数−電圧変換回路に供給するクロック周波数と、上記ターゲット回路に供給するクロック周波数を同時に下げるように上記制御信号により上記クロック供給回路に指示する。
【００２４】
本発明の第３の観点では、上記制御手段は、周波数を高くする指示を受けた場合には、上記周波数−電圧変換回路に供給するクロック周波数を上げ、電源電圧が上がるのに十分な時間が経過した後において上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示し、周波数を低くする指示を受けた場合には、上記ターゲット回路に供給するクロック周波数を下げ、続いて、上記周波数−電圧変換回路に供給するクロック周波数を下げるように上記制御信号により上記クロック供給回路に指示する。
【００２５】
本発明の第３の観点では、上記制御手段は、周波数を高くする指示を受けた場合には、上記周波数−電圧変換回路に供給するクロック周波数を上げ、電源電圧が上がるのに十分な時間が経過した後において上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示し、周波数を低くする指示を受けた場合には、上記周波数−電圧変換回路に供給するクロック周波数と、上記ターゲット回路に供給するクロック周波数を同時に下げるように上記制御信号により上記クロック供給回路に指示する。
【００２６】
本発明の第３の観点では、上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、上記制御手段は、周波数を高くする時刻から電源電圧を上げる時刻を算出し、算出した時刻に基づく時間を上記タイマに設定し、当該タイマによる一致信号を入力すると、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する。
【００２７】
本発明の第３の観点では、上記制御手段は、電源電圧が上がったことを検知し、電源電圧が上がったことを確認した後、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する。
【００２８】
本発明の第３の観点では、上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、上記制御手段は、周波数を高くする時刻から電源電圧を上げる時刻を算出し、算出した時刻に基づく時間を上記タイマに設定し、当該タイマによる一致信号を入力し、かつ電源電圧が上がったことを検知し、電源電圧が上がったことを確認した後、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する。
【００２９】
本発明によれば、たとえば制御手段では、周波数を高く指示する場合には、次に変更する周波数に対して、システムの動作が保証できる電源電圧に事前に高くするように第２の制御信号により電源電圧供給回路に指示が出されてから、周波数を高くするように第１の制御信号によりクロック供給回路に指示が出される。すなわち、制御手段では、電源電圧供給回路が電源電圧を変更するのに要するセットアップ時間が考慮され、低い周波数から高い周波数に切り替える場合は、そのタイミングからセットアップ時間だけ早い時点で電源電圧供給回路に対して、高い周波数に応じた電源電圧に上げるように第２の制御信号により指示が出される。
また、制御手段は、周波数を低くする指示をする場合には、周波数を低くするように第１の制御信号によりクロック供給回路に指示が出されるとともに、次に変更する周波数に対して、システムの動作が保証できる電源電圧に低くするように第２の制御信号により電源電圧供給回路に指示が出される。
したがって、周波数を切り替えてもシステムの動作を保証することができる。
【００３０】
また、本発明によれば、たとえば所定時刻にてシステムクロック周波数を低くする（下げる）場合、時刻情報を含む周波数変更指示が制御手段に供給される。制御手段では、ターゲット回路による周波数変更指示を受けると、ターゲット回路から指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定が行われる。
この場合、現在の周波数を下げる変更であることが判断される。
制御手段では、指示された周波数値から、ターゲット回路に供給すべき電源電圧値が求められとともに、たとえば周波数を下げる時刻がタイマに設定される。そして、タイマからの一致信号を検知した時点で、指定された時刻になったものとして、指示された周波数に下げるように、第１の制御信号によりクロック供給回路に指示され、求めた電源電圧値に下げるように、第２の制御信号により電源電圧供給回路に指示される。
これにより、クロック供給回路において、クロック周波数が切り替えれ、周波数が下げられたシステムクロックがターゲット回路に供給される。
また、電源電圧供給回路において、電源電圧が切り替えられて、ターゲット回路に供給される。
【００３１】
また、所定時刻にてシステムクロック周波数を上げる場合、ターゲット回路から時刻情報を含む周波数変更指示が制御手段に供給される。
制御手段では、ターゲット回路による周波数変更指示を受けると、指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定が行われる。
この場合、現在の周波数を上げる変更であることが判断される。
制御手段では、周波数を上げる場合には、周波数を変更する以前に電源電圧を上げておく必要がある。
そこで、制御手段では、指示された周波数値から、ターゲット回路に供給すべき電源電圧値が求められるとともに、ターゲット回路から指示された時刻から電源電圧を高くする（上げる）時刻が算出され、算出した時刻がタイマに設定される。
そして、タイマからの一致信号を検知した時点で、指定された時刻Ｔ１になったものとして、求めた電源電圧値に上げるように、第２の制御信号により電源電圧供給回路に指示される。
次に、周波数を上げる時刻がタイマに設定される。そして、タイマからの一致信号を検知した時点で、指定された時刻になったものとして、指示された周波数に上げるように、第１の制御信号によりクロック供給回路に指示される。
これにより、クロック供給回路において、クロック周波数が切り替えられ、周波数が上げられたシステムクロックがターゲット回路に供給される。
また、電源電圧供給回路において、電源電圧が切り替えられて、ターゲット回路に供給される。
【００３２】
また、本発明によれば、たとえば所定時刻において、ターゲット回路に供給するシステムクロックの周波数を上げる場合、制御手段では、周波数変更指示を受けると、周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定が行われる。
この場合、周波数を上げる変更であることが判断される。
制御手段では、所定時刻よりも早い時刻において、周波数−電圧変換回路へのクロックの周波数を上げるように制御信号によりクロックパルス発生回路に指示される。
これにより、クロックパルス発生回路では、周波数−電圧変換回路へのクロックの周波数が上げられる。
なお、このとき、たとえばその周波数で電源電圧を上げるために必要な時間がタイマに設定される。
周波数−電圧変換回路では、周波数に対して電源電圧が低いため、電源電圧発生回路に電圧を上げるように電圧指示信号により指示が出される。
これにより、ターゲット回路および周波数−電圧変換回路に供給される電源電圧が、周波数に必要な電源電圧に収束する。
そして、制御手段は、タイマからの一致信号を検知した時点で、ターゲット回路へのシステムクロックの周波数を上げるように、制御信号によりクロックパルス発生回路に指示される。
そして、所定時刻において制御手段により指示を受けたクロックパルス発生回路により、ターゲット回路へのシステムクロックの周波数が上げられる。
この場合、ターゲット回路に供給される電源電圧は高い値に遷移しているが、ターゲット回路は周波数のクロックに同期して動作しており、周波数に対して必要最低限の電源電圧より高いため、その動作は保証される。
【００３３】
また、所定時刻においてターゲット回路に供給するシステムクロックの周波数を下げる場合、制御手段では、周波数を下げる変更であることが判断される。
これにより、制御手段では、ターゲット回路に供給すべきシステムクロックの周波数を下げるように、制御信号によりクロックパルス発生回路に指示される。
これにより、クロックパルス発生回路では、ターゲット回路へのシステムクロックの周波数が下げられる。
続いて、制御手段では、周波数−電圧変換回路へのクロックの周波数を下げるように制御信号によりクロックパルス発生回路に指示される。
これにより、クロックパルス発生回路では、周波数−電圧変換回路へのクロックの周波数が下げられる。
なお、クロックパルス発生回路がターゲット回路へ供給するシステムクロックと周波数−電圧変換回路に供給するクロックを同時に切り替えることが可能ならば、同時に切り替えても構わない。
【００３４】
【発明の実施の形態】
第１実施形態
図１は、本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第１の実施形態を示すブロック図である。
【００３５】
本回路システム１０は、図１に示すように、ターゲット回路１１、クロック供給回路１２、電源電圧供給回路１３、および制御回路１４を有している。
【００３６】
ターゲット回路１１は、クロック周波数および電源電圧ＶDDの制御対象となるシステムを構成し、後述するように、クロック周波数においてシステムの動作を保証する最低の電源電圧を供給することが可能な電源電圧供給回路１３から電源電圧ＶDDの供給を受け、多階調のクロック周波数を生成することができるクロック供給回路１２から供給されるシステムクロックＳＹＳＣＬＫに同期して動作し、所望の処理を行う。
【００３７】
本第１の実施形態に係るターゲット回路１１では、ＣＰＵ１１１とタイマ１１２を含むその周辺回路１１３が連動して要求されたタスクを処理する。
ＣＰＵ１１１は、タイマ１１２の計時時刻を受けて、任意の時刻において、周波数の変更後の値と周波数を変更する時刻を制御回路１４に信号Ｓ１１１として指示する。すなわち、ＣＰＵ１１１は、変更する周波数の値を指示するだけ、電源電圧は考慮していない。
【００３８】
タイマ１１２は、周波数が固定のクロックＦＸＣＬＫに同期して動作することにより、一定の時間を計測し、計測結果を一致信号Ｓ１１２ａとして制御回路１４に出力する。また、タイマ１１２は計測時刻を信号Ｓ１１２ｂとしてＣＰＵ１１１に報知する。
【００３９】
図２は、図１のタイマの具体的な構成例を示す図である。
このタイマ１１２は、図２に示すように、クロックＦＸＣＬＫに同期して動作するカウンタ１１２１、カウンタ１１２１のカウント値ＶＣＮＴと比較する比較値ＶＣＭＰを保持しておくコンペアレジスタ１１２２、カウンタ１１２１のカウント値ＶＣＮＴとコンペアレジスタ１１２２に保持された比較値ＶＣＭＰとを比較するコンパレータ１１２３により構成されている。
【００４０】
このタイマ１１２においては、コンペアレジスタ１１２２に保持される比較値ＶＣＭＰは制御回路１４により信号Ｓ１４３として設定され、カウンタ１１２１のカウント値ＶＣＮＴが比較値ＶＣＭＰと一致した時点で、一致したことを報知する一致信号Ｓ１１２ａがコンパレータ１１２３から制御回路１４に出力される。
制御回路１４は、この一致信号Ｓ１１２ａを検知することにより時間の経過を知り得る。
また、カウンタ１１２１の値は、ＣＰＵ１１１および制御回路１４が共に読み出すことが可能で、ＣＰＵ１１１および制御回路１４は読み出したカウンタ１１２１の値に必要な経過時間を加算した時間をコンペアレジスタ１１２２に設定する。
【００４１】
クロック供給回路１２は、多階調のクロック周波数のシステムクロックＳＹＳＣＬＫを生成することが可能で、制御回路１４による第１の制御信号Ｓ１４１により指示されたクロック周波数のシステムクロックＳＹＳＣＬＫを、ターゲット回路１１に供給する。
【００４２】
図３は、図１のクロック供給回路の具体的な構成例を示す図である。
このクロック供給回路１２は、図３に示すように、所定周波数のクロックを発振する位相同期回路（ＰＬＬ回路）１２１、複数の分周比にて複数、たとえば４種類のクロック周波数ｆ０，ｆ１，ｆ２，ｆ３のクロックを生成する分周器１２２、および制御回路１４による第１の制御信号Ｓ１４１により指示されたクロック周波数のシステムクロックを選択して出力するセレクタ１２３により構成されている。
【００４３】
このクロック供給回路１２においては、ＰＬＬ回路１２１のたとえば周波数３００ＭＨｚの発振クロックが分周器１２２に供給される。
分周器１２２では、複数の分周比、たとえば１／３、１／４、１／６、１／１２の分周比にてＰＬＬ回路１２１の発振クロックが分周されることにより、たとえばｆ０（＝１００ＭＨｚ），ｆ１（＝７５ＭＨｚ），ｆ２（＝５０ＭＨｚ），ｆ３（＝２５ＭＨｚ）のクロック周波数のクロックが生成され、セレクタ１２３に供給される。
そして、セレクタ１２３においては、制御回路１４による第１の制御信号Ｓ１４１に従って、所望の周波数のクロックが選択され、システムクロックＳＹＳＣＬＫとしてターゲット回路１１に供給される。
【００４４】
電源電圧供給回路１３は、多階調の電源電圧ＶDDを供給することが可能で、制御回路１４の第２の制御信号Ｓ１４２に応じた値の電源電圧ＶDDをターゲット回路１１に供給する。
【００４５】
制御回路１４は、ターゲット回路１１のＣＰＵ１１１による時刻情報を含む周波数変更指示信号Ｓ１１１を受けると、ＣＰＵ１１１から指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定を行い、周波数を上げる場合には、指示された周波数値から、ターゲット回路１１に供給すべき電源電圧値を求めるとともに、ＣＰＵ１１１から指示された時刻から電源電圧ＶDDを高くする（上げる）時刻を算出し、算出した時刻をタイマ１１２のコンペアレジスタ１１２２に設定し、タイマからの一致信号Ｓ１１２ａを検知した時点で、求めた電源電圧値に上げるように、第２の制御信号Ｓ１４２により電源電圧供給回路１３に指示し、次に、周波数を上げる時刻をタイマ１１２のコンペアレジスタ１１２２に設定し、タイマからの一致信号Ｓ１１２ａを検知した時点で、指示された周波数に上げるように、第１の制御信号Ｓ１４１によりクロック供給回路１２に指示する。
また、制御回路１４は、周波数を下げる動作をすべきものと判定した場合には、指示された周波数値から、ターゲット回路１１に供給すべき電源電圧値を求めるとともに、周波数を下げる時刻をタイマ１１２のコンペアレジスタ１１２２に設定し、タイマからの一致信号Ｓ１１２ａを検知した時点で、指示された周波数に下げるように、第１の制御信号Ｓ１４１によりクロック供給回路１２に指示し、求めた電源電圧値に下げるように、第２の制御信号Ｓ１４２により電源電圧供給回路１３に指示する。
【００４６】
このように、制御回路１４は、クロック周波数に応じて必要な電源電圧を指示する。これにより、ＣＰＵ１１１は、変更する周波数の値および時刻を指示するだけで済み、電源電圧を考慮する必要がなくなる。
【００４７】
制御回路１４では、クロック周波数の値からそれに必要な電源電圧を算出するには、たとえば図４に示すように、クロック供給回路１２が生成できるそれぞれのクロック周波数においてシステムの動作が保証できる電源電圧の値の関係をテーブルとして内部に保持しておく方法が採用される。
図４の例では、クロック周波数ｆ０のとき電源電圧ＶDDはＶ０、クロック周波数ｆ１のとき電源電圧ＶDDはＶ１、クロック周波数ｆ２のとき電源電圧ＶDDはＶ２、クロック周波数ｆ３のとき電源電圧ＶDDはＶ３をそれぞれ供給するようにあらかじめ定められている。ただし、ｆ０＞ｆ１＞ｆ２＞ｆ３、Ｖ０＞Ｖ１＞Ｖ２＞Ｖ３なる関係を満足する。
【００４８】
あるいは、制御回路１４では、クロックを入力とし、そのクロック周期に応じた電源電圧または、電源電圧設定値を出力する機能を有する周波数−電圧変換回路を備える方法などが採用される。
また、制御回路１４は、電源電圧を変更する場合にはある程度の時間を要するため、事前に電源電圧を制御する必要がある場合がある。この必要な時間も内部のレジスタに保持しておくことにより、周波数の変更時刻から自動的に電源電圧の変更時刻を算出することが可能となる。
【００４９】
また、制御回路１４は、電源電圧供給回路１３が電源電圧を変更するのに要するセットアップ時間を考慮し、低い周波数から高い周波数に切り替える場合は、そのタイミングからセットアップ時間だけ早い時点で電源電圧供給回路１３に対して、高い周波数に応じた電源電圧に上げるように第２の制御信号Ｓ１４２により指示する。
また、高い周波数から低い周波数に切り替える場合は、そのタイミングにあわせて電源電圧供給回路１３に対して、低い周波数に応じた電源電圧に下げるように第２の制御信号Ｓ１４２により指示する。
このタイミングにて電源電圧を制御することにより、周波数を切り替えてもシステムの動作を保証することができる。
制御回路１４は、タイマ１１２を用いた時間計測により、適切なタイミングにおいて電源電圧を制御することができる。
【００５０】
図５は、本第１の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのタイミングチャートである。また、図６は、本第１の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【００５１】
以下に、上記構成による動作を、制御回路１４の制御機能を中心に、図５のタイミングチャートおよび図６のフローチャートに関連付けて説明する。
【００５２】
図５（Ａ）および（Ｂ）に示すように、時刻Ｔ１にてシステムクロック周波数ｆをｆ１からｆ２に下げる場合、ターゲット回路１１のＣＰＵ１１１から時刻Ｔ１より早い時刻Ｔ４において、時刻Ｔ１にて周波数をｆ２に変更するように指示する時刻情報を含む周波数変更指示信号Ｓ１１１が制御回路１４に出力される。
【００５３】
制御回路１４では、ターゲット回路１１のＣＰＵ１１１による周波数変更指示信号Ｓ１１１を受けると、ＣＰＵ１１１から指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定が行われる（図６のＳＴ１）。
この場合、現在の周波数ｆ１の値からｆ２に下げる変更であることが判断される。
制御回路１４では、指示された周波数値から、ターゲット回路１１に供給すべき電源電圧値を求められとともに、周波数を下げる時刻がタイマ１１２のコンペアレジスタ１１２２に設定される。そして、タイマ１１２からの一致信号Ｓ１１２ａを検知した時点で（図６のＳＴ２）、指定された時刻Ｔ１になったものとして、指示された周波数に下げるように、第１の制御信号Ｓ１４１によりクロック供給回路１２に指示され（図６のＳＴ３）、求めた電源電圧値に下げるように、第２の制御信号Ｓ１４２により電源電圧供給回路１３に指示される（図６のＳＴ４）。
【００５４】
これにより、クロック供給回路１２において、クロック周波数ｆがｆ１からｆ２に切り替えられ、周波数ｆ２のシステムクロックＳＹＳＣＬＫがターゲット回路１１に供給される。
また、電源電圧供給回路１３において、電源電圧ＶDDがＶ１からＶ２に切り替えられて、ターゲット回路１１に供給される。
【００５５】
また、図５（Ａ）および（Ｂ）に示すように、時刻Ｔ２にてシステムクロック周波数ｆをｆ２からｆ１に上げる場合、ＣＰＵ１１１から時刻Ｔ２より早い時刻Ｔ５において、時刻Ｔ５にて周波数をｆ１に変更するよう指示する時刻情報を含む周波数変更指示信号Ｓ１１１が制御回路１４に出力される。
【００５６】
制御回路１４では、ターゲット回路１１のＣＰＵ１１１による周波数変更指示信号Ｓ１１１を受けると、ＣＰＵ１１１から指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定が行われる（図６のＳＴ１）。
この場合、現在の周波数ｆ２の値からｆ１に上げる変更であることが判断される。
【００５７】
制御回路１４では、周波数を上げる場合には、周波数を変更する以前に電源電圧を上げておく必要がある。
そこで、制御回路１４では、指示された周波数値から、ターゲット回路１１に供給すべき電源電圧値が求められるとともに、ＣＰＵ１１１から指示された時刻Ｔ５から電源電圧ＶDDを高くする（上げる）時刻Ｔ３が算出され（図６のＳＴ５）、算出した時刻がタイマ１１２のコンペアレジスタ１１２２に設定される。
そして、タイマ１１２からの一致信号Ｓ１１２ａを検知した時点で、指定された時刻Ｔ１になったものとして（図６のＳＴ６）、求めた電源電圧値に上げるように、第２の制御信号Ｓ１４２により電源電圧供給回路１３に指示される（図６のＳＴ７）。
次に、周波数を上げる時刻Ｔ２がタイマ１１２のコンペアレジスタ１１２２に設定される。そして、タイマ１１２からの一致信号Ｓ１１２ａを検知した時点で、指定された時刻Ｔ２になったものとして（図６のＳＴ８）、指示された周波数に上げるように、第１の制御信号Ｓ１４１によりクロック供給回路１２に指示される（図６のＳＴ９）。
【００５８】
これにより、クロック供給回路１２において、クロック周波数ｆがｆ２からｆ１に切り替えられ、周波数ｆ１のシステムクロックＳＹＳＣＬＫがターゲット回路１１に供給される。
また、電源電圧供給回路１３において、電源電圧ＶDDがＶ２からＶ１に切り替えられて、ターゲット回路１１に供給される。
【００５９】
なお、ＣＰＵ１１１から周波数変更の指示を送る時刻Ｔ４およびＴ５は、電源電圧ＶDDおよびクロック周波数ｆが変更される時刻より早ければ、いつでも問題はない。
したがって、処理しているタスクのスケジューリング上任意の時刻に指示を送ればよいので、タスクを中断されることは発生しない。
通常のシステムではＯＳやアプリケーションなどにより時間の管理が異なる。絶対時刻でタスクの処理を管理するシステムもあれば、逐次的に処理を行い、相対時刻でタスクの処理を管理するシステムもある。
なお、制御回路１４は、タイマ１１２のカウンタ１１２１の値を読むことが可能であるため、周波数変更時刻Ｔ１およびＴ２の指定は、タイマ１１２により管理されている絶対時刻でも、ＣＰＵ１１１から指示される時刻Ｔ４およびＴ５からの相対時刻でも問題はない。絶対時刻で制御時刻を指示される場合には、その時刻をタイマ１１２のコンペアレジスタ１１２２に設定する。相対時刻で制御時刻を制御される場合には、現在の時刻を読みこみ、指定の時間を加算してコンペアレジスタ１１２２に設定する。
【００６０】
以上説明したように、本第１の実施形態によれば、複数のクロック周波数のシステムクロックを供給可能で、システムクロックに同期して処理を行うターゲット回路１１に対して、第１の制御信号Ｓ１５１に応じたクロック周波数のシステムクロックを供給するクロック供給回路１２と、第２の制御信号Ｓ１５２に応じた値の電源電圧をターゲット回路１１に供給する電源電圧供給回路１３と、ターゲット回路１１のＣＰＵ１１１から周波数変更の指示を受けると、周波数変更値から周波数を上げる変更か否かを判断し、周波数を上げる変更の場合は、指示された時刻より早い時刻において電源電圧を上げるように第２の制御信号Ｓ１４２を出力し、指示された時刻にシステムクロック周波数を指示された周波数値に上げるように第１の制御信号Ｓ１４１を出力し、周波数を下げる変更の場合は、指示された時刻にシステムクロック周波数を指示された周波数値に下げるように第１の制御信号Ｓ１４１を出力し、電源電圧を下げるように第２の制御信号Ｓ１４２を出力する制御回路１４を設けたので、以下の効果を得ることができる。
【００６１】
すなわち、ＣＰＵなどターゲット回路１１（システム）の制御を行っている回路が時間を管理しながら、制御する必要がなく、割り込み処理等が発生せず、システム側の負荷が軽減される。
また、システム側は周波数の制御のみ考慮すればよく、電源電圧の制御のための負荷がない。
システム側は任意の時刻に変更の指示をだすことが可能であり、通常の処理の空いているときに処理すればよく、スケジューリングの負荷が小さいという利点がある。
【００６２】
また、本実施形態によれば、制御回路１４は、電源電圧供給回路１３が電源電圧を変更するのに要するセットアップ時間を考慮し、低い周波数から高い周波数に切り替える場合は、そのタイミングからセットアップ時間だけ早い時点で電源電圧供給回路１３に対して、高い周波数に応じた電源電圧に上げるように第２の制御信号Ｓ１４２により指示し、高い周波数から低い周波数に切り替える場合は、そのタイミングにあわせて電源電圧供給回路１３に対して、低い周波数に応じた電源電圧に下げるように第２の制御信号Ｓ１４２により指示し、このタイミングにて電源電圧を制御することから、周波数を切り替えてもシステムの動作を保証することができる。
制御回路１４は、タイマ１１２を用いた時間計測により、適切なタイミングにおいて電源電圧を制御することができる。
【００６３】
第２実施形態
図７は、本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第２の実施形態を示すブロック図である。
【００６４】
本第２の実施形態が上述した第１の実施形態と異なる点は、ターゲット回路１１のＣＰＵ１１１と通信しているタイマ１１２とは別に制御回路１４により制御され、ＣＰＵ１１１がそのカウンタ値を読み込むことが可能なタイマ１５を独立に配置したことにある。
【００６５】
図１の構成では、ＣＰＵ１１１と連動して所定のタスクを処理しているタイマ１１２に制御回路１４用のコンパレータとコンペアレジスタを追加する修正を必要とするが、既に既存のシステムに対して本発明の回路を追加するような状況では、タイマの修正が困難な場合がある。また、システムが処理するタスクによっては、タイマを独占的に使用したい場合も想定される。
そのような場合には、本第２の実施形態に係る図７に示す構成のように、ＣＰＵ１１１と通信しているタイマ１１２とは別に制御回路１４により制御され、ＣＰＵ１１１がそのカウンタ値を読み込むことが可能なタイマ１５を独立に配置することにより、上述した第１の実施形態の効果と同様の効果を得ることができることはもとより、既存のシステムに容易かつ柔軟に対応できるという利点がある。
【００６６】
第３実施形態
図８は、本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第３の実施形態を示すブロック図である。
【００６７】
本回路システム２０は、図８に示すように、ターゲット回路２１、クロックパルス発生回路２２、周波数−電圧変換回路２３、電源電圧発生回路２４、タイマ２５、周波数制御回路２６を有している。
【００６８】
ターゲット回路２１は、クロック周波数および電源電圧ＶDDの制御対象となるシステムを構成し、後述するように、クロック周波数においてシステムの動作を保証する最低の電源電圧を供給することが可能な電源電圧発生回路２４から電源電圧ＶDDの供給を受け、多階調のクロック周波数を生成することができるクロッパルス発生回路２２から供給されるシステムクロックＳＹＳＣＬＫに同期して動作し、所望の処理を行う。
【００６９】
クロックパルス発生回路２２は、多階調のクロック周波数のクロックを発生することが可能で、周波数制御回路２６による制御信号Ｓ２６１により独立して指示された周波数のシステムクロックＳＹＳＣＬを発生して、指示されたタイミングでターゲット回路２１に供給し、独立して指示された周波数のクロックＣＬＫを指示されたタイミングで周波数−電圧変換回路２３に供給する。
なお、クロックパルス発生回路２２は、ターゲット回路２１に供給する必要最低限の電源電圧を決定するために、周波数−電圧変換回路２３にもシステムクロックＳＹＳＣＬＫと周波数が同じクロックＣＬＫを供給する。
【００７０】
図９は、図８のクロックパルス発生回路の具体的な構成例を示す図である。
このクロックパルス発生回路２２は、図９に示すように、所定周波数のクロックを発振する位相同期回路（ＰＬＬ回路）２２１、複数の分周比にて複数、たとえば４種類のクロック周波数ｆ０，ｆ１，ｆ２，ｆ３のクロックを生成する分周器２２２、周波数制御回路２６による制御信号Ｓ２６１により指示されたクロック周波数のシステムクロックＳＹＳＣＬＫを選択してターゲット回路２１に出力するセレクタ２２３、および周波数制御回路２６による制御信号Ｓ２６１により指示されたクロック周波数のクロックＣＬＫを選択して周波数−電圧変換回路２３に出力するセレクタ２２４により構成されている。
【００７１】
クロックパルス発生回路２２は、周波数制御回路２６の制御信号Ｓ２６１によりシステムクロックＳＹＳＣＬＫを上げる指示を受けた場合には、セレクタ２２４で指定の周波数、たとえばｆ１のクロックＣＬＫを選択して周波数−電圧変換回路２３に出力し、電源電圧ＶDDが周波数ｆ１おける動作を保証できるＶ１に上がるのに十分な時間が経過した後において、セレクタ２２３で指定の周波数ｆ１のクロックを選択して、システムクロックＳＹＳＣＬＫとしてターゲット回路２１に供給する。
【００７２】
クロックパルス発生回路２２は、周波数制御回路２６の制御信号Ｓ２６１によりシステムクロックＳＹＳＣＬＫを下げる指示を受けた場合には、セレクタ２２３で指定の周波数、たとえばｆ２のクロックを選択してシステムクロックＳＹＳＣＬＫとしてターゲット回路２１に供給し、続いて、セレクタ２２４で指定の周波数ｆ２のクロックを選択して、クロックＣＬＫとして周波数−電圧変換回路２３に供給する。
あるいは、クロックパルス発生回路２２は、周波数制御回路２６の制御信号Ｓ２６１によりシステムクロックＳＹＳＣＬＫを下げる指示を受けた場合には、セレクタ２２３で指定の周波数、たとえばｆ２のクロックを選択してシステムクロックＳＹＳＣＬＫとしてターゲット回路２１に供給するとともに、セレクタ２２４で指定の周波数ｆ２のクロックを選択して、クロックＣＬＫとして周波数−電圧変換回路２３に供給する。
【００７３】
このクロックパルス発生回路２２においては、ＰＬＬ回路２２１のたとえば周波数３００ＭＨｚの発振クロックが分周器２２２に供給される。
分周器２２２では、複数の分周比、たとえば１／３、１／４、１／６、１／１２の分周比にてＰＬＬ回路２２１の発振クロックが分周されることにより、たとえばｆ０（＝１００ＭＨｚ），ｆ１（＝７５ＭＨｚ），ｆ２（＝５０ＭＨｚ），ｆ３（＝２５ＭＨｚ）のクロック周波数のクロックが生成され、セレクタ２２３およびセレクタ２２４に供給される。
そして、セレクタ２２３においては、周波数制御回路２６による制御信号Ｓ２６１に従って、所望の周波数のクロックが指定のタイミングで選択され、システムクロックＳＹＳＣＬＫとしてターゲット回路１１に供給される。
セレクタ２２４においては、周波数制御回路２６による制御信号Ｓ２６１に従って、所望の周波数のクロックが指定のタイミングで選択され、クロックＣＬＫとして周波数−電圧変換回路２３に供給される。
【００７４】
周波数−電圧変換回路２３は、クロックパルス発生回路２２により供給されたクロックＣＬＫの周波数に対して、電源電圧発生回路２４から供給される電源電圧ＶDDが高いか低いかを判断し、電源電圧が高い場合には、電源電圧発生回路２４に電源電圧を下げるように電圧指示信号Ｓ２３により指示し、供給されたクロック周波数に対して、電源電圧が低い場合には、電源電圧発生回路２４に電源電圧を上げるように電圧指示信号Ｓ２３により指示する。
このような周波数−電圧変換回路の構成方法としては、たとえばターゲット回路に含まれるクリティカルパスを抜き出す、多段の遅延素子列を構成する方法などにより、その遅延情報を取得する方法がとられている。
【００７５】
図１０は、図８の周波数−電圧変換回路の具体的な構成例を示す図である。
この周波数−電圧変換回路２３は、図１０に示すように、レプリカ回路２３１、遅延検出回路２３２、および制御回路２３３を有している。
【００７６】
周波数−電圧変換回路２３では、レプリカ回路２３１は、ターゲット回路２１のクリティカルパスと同じ伝送特性の伝送路を持つように構成される。
そして、レプリカ回路２３１にクロックパルス発生回路２２によるクロックＣＬＫを供給し、遅延検出回路２３２において、レプリカ回路２３１を伝播してくる信号の遅延時間を検出する。
遅延検出回路２３２は、レプリカ回路２３１を伝播してくる信号をクロックＣＬＫの次のサイクルにてラッチすることにより、レプリカ回路２３１を伝播してくる信号とクロックＣＬＫの位相差、すなわちクロック１サイクルに対するレプリカ回路の遅延時間を検出することが可能である。
【００７７】
制御回路２３３は、遅延検出回路２３２にて検出された遅延情報をもとに、電源電圧発生回路２４に電圧値を指示する。
レプリカ回路２３１を伝播してくる信号の遅延時間がクロック１サイクルより十分短い場合は、さらに電源電圧ＶDDを下げることが可能であり、制御回路２３３は、現状の電源電圧ＶDDより低い電源電圧値を電源電圧発生回路２４に指示する。
レプリカ回路２３１を伝播してくる信号の遅延時間がクロック１サイクルより長い場合は、さらに電源電圧ＶDDを上げる必要があり、制御回路２３３は、現状の電源電圧ＶDDより高い電源電圧値を電源電圧発生回路２４に指示する。
【００７８】
電源電圧発生回路２４から供給される電源電圧ＶDDによりレプリカ回路２３１の遅延特性が変化し、レプリカ回路２３１を伝播してくる信号の遅延時間がクロック１サイクル分になるように、電源電圧ＶDDが収束する。
したがって、この周波数−電圧変換回路２３に供給するクロックＣＬＫの周波数を変更することにより、レプリカ回路２３１を伝播してくる信号の遅延時間が、そのクロック１サイクル分となる電源電圧ＶDDが電源電圧発生回路２４から供給されるようになる。
【００７９】
電源電圧発生回路２４は、周波数−電圧変換回路２３からの指示に従い、電源電圧ＶDDを上げ下げしてターゲット回路２１および周波数−電圧変換回路２３に供給する。
【００８０】
タイマ２５は、周波数が固定のクロックＦＸＣＬＫに同期して動作することにより、周波数制御回路２６により設定され一定の時間を計測し、計測結果を一致信号Ｓ２５として周波数制御回路２６に出力する。
【００８１】
図１１は、図８のタイマの具体的な構成例を示す図である。
このタイマ２５は、図１１に示すように、クロックＦＸＣＬＫに同期して動作するカウンタ２５１、カウンタ２５１のカウント値ＶＣＮＴと比較する比較値ＶＣＭＰを保持しておくコンペアレジスタ２５２、カウンタ２５１のカウント値ＶＣＮＴとコンペアレジスタ２５２に保持された比較値ＶＣＭＰとを比較するコンパレータ２５３により構成されている。
【００８２】
このタイマ２５においては、コンペアレジスタ２５２に保持される比較値ＶＣＭＰは周波数制御回路２６により信号Ｓ２６２として設定され、カウンタ２５１のカウント値ＶＣＮＴが比較値ＶＣＭＰと一致した時点で、一致したことを報知する一致信号Ｓ２５がコンパレータ２５３から周波数制御回路２６に出力される。
周波数制御回路２６は、この一致信号Ｓ２５を検知することにより時間の経過を知り得る。
【００８３】
周波数制御回路２６は、図示しない制御系からターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数変更指示を受けると、指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定を行い、周波数を上げる場合には、周波数−電圧変換回路２３へのクロックＣＬＫの周波数を上げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示し、その周波数で電源電圧ＶDDを上げるために必要な時間を、タイマ２５のコンペアレジスタ２５２に設定し、タイマ２５からの一致信号Ｓ２５を検知した時点で、ターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数を上げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示する。
また、周波数制御回路２６は、周波数を下げる動作をすべきものと判定した場合には、ターゲット回路２１に供給すべきシステムクロックＳＹＳＣＬＫの周波数を下げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示し、周波数−電圧変換回路２３へのクロックＣＬＫの周波数を下げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示する。
【００８４】
このように、周波数制御回路２６は、クロックパルス発生回路２２に対して、ターゲット回路２１に供給するシステムクロックＳＴＳＣＬＫ、および周波数−電圧変換回路２３に供給するクロックＣＬＫの周波数を独立して指示することができる。
また、周波数制御回路２６２は、タイマ２５用いて、時間の経過を計測することができる。
【００８５】
図１２は、本第３の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのタイミングチャートである。また、図１３は、本第３の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【００８６】
以下に、上記構成による動作を、周波数制御回路２６の制御機能を中心に、図１２のタイミングチャートおよび図１３のフローチャートに関連付けて説明する。
なお、クロック周波数がｆ１のときにターゲット回路２１の動作を保証できる最低限の電源電圧をＶ１、クロック周波数がｆ２のときにターゲット回路の動作を保証できる最低限の電源電圧をＶ２とする。このとき、ｆ１＞ｆ２ならば、Ｖ１＞Ｖ２となる。
【００８７】
まず、図１２（Ｂ）に示すように、時刻Ｔ１において、ターゲット回路２１に供給するシステムクロックＳＹＳＣＬＫの周波数をｆ２からｆ１に上げる場合について説明する。
【００８８】
周波数制御回路２６では、周波数変更指示を受けると、周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定が行われる（図１３のＳＴ１１）。
この場合、周波数をｆ２からｆ１に上げる変更であることが判断される。
周波数制御回路２６では、図１２（Ａ）に示すように、時刻Ｔ１よりも早い時刻Ｔ０において、周波数−電圧変換回路２３へのクロックＣＬＫの周波数を上げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示される。
これにより、クロックパルス発生回路２２では、図１２（Ｃ）に示すように、周波数−電圧変換回路２３へのクロックＣＬＫの周波数がｆ２からｆ１に上げられる（図１３のＳＴ１２）。
なお、このとき、その周波数ｆ１で電源電圧ＶDDを上げるために必要な時間をがタイマ２５のコンペアレジスタ２５２に設定される。
【００８９】
周波数−電圧変換回路２３では、周波数ｆ１に対して電源電圧が低いため、電源電圧発生回路２４に電圧を上げるように電圧指示信号Ｓ２３により指示が出される。
これにより、ターゲット回路２１および周波数−電圧変換回路２３に供給される電源電圧ＶDDが、周波数ｆ１に必要な電源電圧Ｖ１に収束する。
【００９０】
そして、周波数制御回路２６は、タイマ２５からの一致信号Ｓ２５を検知した時点で（図１３のＳＴ１３）、ターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数を上げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示される。
そして、図１２（Ｂ）および（Ｄ）に示すように、時刻Ｔ１において周波数制御回路２６により指示を受けたクロックパルス発生回路２２により、ターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数がｆ２からｆ１に上げられる（図１３のＳＴ１４）。
【００９１】
この場合、時刻Ｔ０からＴ１への間、図１２（Ｅ）に示すように、ターゲット回路２１に供給される電源電圧ＶDDはＶ２からＶ１に遷移しているが、ターゲット回路２１は周波数ｆ２のクロックに同期して動作しており、周波数ｆ２に対して必要最低限の電源電圧Ｖ２より高いため、その動作は保証される。
【００９２】
電源電圧ＶDDがＶ２からＶ１に遷移するのに要する時間は、周波数−電圧変換回路２３から電源電圧発生回路２４に指示するタイミングと、電源電圧発生回路２４の電源電圧を供給する能力、電源電圧を変動させる刻みにより算出することが可能であるため、周波数制御回路２６はあらかじめ算出しておいた時間をタイマ２５により計測することが可能となる。
したがって、周波数制御回路２６は、上述したように時刻Ｔ０において、クロックパルス発生回路２２に周波数−電圧変換回路２３へのクロック周波数をｆ２からｆ１に上げるよう指示し、タイマ２５にて算出しておいた時間の経過を検知し、その後、クロックパルス発生回路２２にターゲット回路２１に供給するシステムクロックＳＹＳＣＬＫの周波数をｆ２からｆ１に上げるよう指示することにより、この動作が実現される。
【００９３】
次に、図１２（Ｂ）に示すように、時刻Ｔ２においてターゲット回路２１に供給するシステムクロックＳＹＳＣＬＫの周波数をｆ１からｆ２に下げる場合について説明する。
【００９４】
この場合、周波数制御回路２６では、周波数をｆ１からｆ２に下げる変更であることが判断される。
これにより、周波数制御回路２６では、ターゲット回路２１に供給すべきシステムクロックＳＹＳＣＬＫの周波数を下げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示される（図１３のＳＴ１５）。
これにより、クロックパルス発生回路２２では、図１２（Ｄ）に示すように、ターゲット回路２２へのシステムクロックＳＹＳＣＬＫの周波数がｆ１からｆ２に下げられる（図１３のＳＴ１５）。
続いて、周波数制御回路２６では、周波数−電圧変換回路２３へのクロックＣＬＫの周波数を下げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示される（図１３のＳＴ１６）。
これにより、クロックパルス発生回路２２では、図１２（Ｃ）に示すように、周波数−電圧変換回路２３へのクロックＣＬＫの周波数がｆ１からｆ２に下げられる。
【００９５】
なお、クロックパルス発生回路２２がターゲット回路２１へ供給するシステムクロックＳＹＳＣＬＫと周波数−電圧変換回路２３に供給するクロックＣＬＫを同時に切り替えることが可能ならば、同時に切り替えても構わない。
【００９６】
以上説明したように、本第３の実施形態によれば、多階調のクロック周波数のクロックを発生することが可能で、周波数制御回路２６による制御信号Ｓ２６１により独立して指示された周波数のシステムクロックＳＹＳＣＬを発生して、指示されたタイミングでターゲット回路２１に供給し、独立して指示された周波数のクロックＣＬＫを指示されたタイミングで周波数−電圧変換回路に供給するクロックパルス発生回路２２と、クロックパルス発生回路２２により供給されたクロックＣＬＫの周波数に対して、電源電圧発生回路２４から供給される電源電圧ＶDDが高いか低いかを判断し、電源電圧が高い場合には、電源電圧発生回路２４に電源電圧を下げるように信号Ｓ２３により指示し、供給されたクロック周波数に対して、電源電圧が低い場合には、電源電圧発生回路２４に電源電圧を上げるように信号Ｓ２３により指示する周波数−電圧変換回路２３と、周波数−電圧変換回路２３からの指示に従い、電源電圧ＶDDを上げ下げしてターゲット回路２１および周波数−電圧変換回路２３に供給する電源電圧発生回路２４と、周波数−電圧変換回路に供給するクロック周波数と、ターゲット回路２１に供給するクロック周波数を独立して制御可能で、周波数を上げる場合には、周波数−電圧変換回路２３に供給するクロック周波数を上げ、電源電圧が上がるのに十分な時間が経過した後においてターゲット回路２１供給するクロック周波数を上げさせ、周波数を下げる場合には、ターゲット回路２１に供給するクロック周波数を下げさせ、続いて、周波数−電圧変換回路２３に供給するクロック周波数を下させる周波数制御回路２３とを設けたので、以下の効果を得ることができる。
【００９７】
すなわち、ターゲット回路２１と周波数−電圧変換回路２３に供給するクロックを独立して制御することができることにより、ターゲット回路２１の周波数を切り替える前に、電源電圧をあげておくことができる。
また、周波数−電圧変換回路２３による低消費電力化技術を複数クロックのシステムに応用することができる。
また、タイマの時間計測により、事前に電源電圧を上げておく時間を最小限にとどめることができる。
さらに、周波数−電圧変換回路２３のデータを利用することにより、電源電圧を観測することができ、システムの信頼性が高まるという利点がある。
【００９８】
第４実施形態
図１４は、本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第４の実施形態を示すブロック図である。
【００９９】
本第４の実施形態が上述した第３の実施形態と異なる点は、タイマを設けていない点にある。
【０１００】
そのため、本第４の実施形態に係る周波数−電圧変換回路２３Ａは、供給されたクロックＣＬＫの周波数に対して、電源電圧発生回路２４から供給される電源電源電圧ＶDDが高いか低いかを判断し、その結果を信号Ｓ２３Ａにより周波数制御回路２６に報知するように構成されている。
第３の実施形態に係る周波数制御回路２６は、タイマ２５により、電源電圧がＶ１に収束した時刻Ｔ１を検知していたのに対して、本第４の実施形態に係る周波数制御回路２６Ａは、周波数−電圧変換回路２３の判断結果により、その時刻Ｔ１を検知し、換言すれば、電源電圧ＶDDがＶ１に収束したかどうかを判断し、電源電圧ＶDDがＶ１に収束した（上がった）ことを確認した後、ターゲット回路２１に供給するシステムクロックＳＹＳＣＬＫの周波数を上げるように指示を出す。
周波数−電圧変換回路２３Ａが、電源電圧を上げるように指示している期間は、また電源電圧が収束していないからである。
【０１０１】
図１５は、本第４の実施形態に係る周波数制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【０１０２】
本第４の実施形態に係る周波数制御回路２６Ａは、図示しない制御系からターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数変更指示を受けると、指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定を行い（図１５のＳＴ２１）、周波数を上げる場合には、周波数−電圧変換回路２３ＡへのクロックＣＬＫの周波数を上げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示し（図１５のＳＴ２２）、周波数−電圧変換回路２３Ａからの信号Ｓ２３Ａにより電源電圧ＶDDの収束を確認した時点で（図１５のＳＴ２３）、ターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数を上げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示する（図１５のＳＴ２４）。
また、周波数制御回路２６Ａは、周波数を下げる動作をすべきものと判定した場合には、ターゲット回路２１に供給すべきシステムクロックＳＹＳＣＬＫの周波数を下げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示し（図１５のＳＴ２５）、周波数−電圧変換回路２３へのクロックＣＬＫの周波数を下げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示する（図１５のＳＴ２６）。
【０１０３】
本第４の実施形態によれば、上述した第３の実施形態の効果と同様の効果を得ることができる。
【０１０４】
第５実施形態
図１６は、本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第５の実施形態を示すブロック図である。
【０１０５】
本第５の実施形態では、上述した第３の実施形態に係るタイマ２５により時間を計測してターゲット回路２１に供給するシステムクロックＳＹＳＣＬＫの周波数を上げる時刻Ｔ１を検知する方法と、上述した第４の実施実施形態に係る周波数−電圧変換回路２３Ｂの判断結果により電源電圧の遷移が収束したことを知る方法の両方を兼ね備えた構成となっている。
【０１０６】
図１７は、本第５の実施形態に係る周波数制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【０１０７】
本第５の実施形態に係る周波数制御回路２６Ｂは、図示しない制御系からターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数変更指示を受けると、指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定を行い（図１７のＳＴ３１）、周波数を上げる場合には、周波数−電圧変換回路２３ＡへのクロックＣＬＫの周波数を上げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示し（図１７のＳＴ３２）、その周波数で電源電圧ＶDDを上げるために必要な時間を、タイマ２５のコンペアレジスタ２５２に設定し、タイマ２５からの一致信号Ｓ２５を検知し（図１７のＳＴ３３）、かつ周波数−電圧変換回路２３Ａからの信号Ｓ２３Ａにより電源電圧ＶDDの収束を確認した時点で（図１７のＳＴ３４）、ターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数を上げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示する（図１７のＳＴ３５）。
また、周波数制御回路２６Ｂは、周波数を下げる動作をすべきものと判定した場合には、ターゲット回路２１に供給すべきシステムクロックＳＹＳＣＬＫの周波数を下げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示し（図１７のＳＴ３６）、周波数−電圧変換回路２３へのクロックＣＬＫの周波数を下げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示する（図１７のＳＴ３７）。
【０１０８】
本第５の実施形態によれば、タイマ２５により、ターゲット回路２１に供給するシステムクロックＳＹＳＣＬＫの周波数を上げる時刻Ｔ１を検知し、周波数−電圧変換回路２３Ａの判断結果から電源電圧が所望の値に収束したことを確認でき、より信頼性の高い周波数制御を実現できる利点がある。
【０１０９】
【発明の効果】
以上説明したように、本発明によれば、ＣＰＵなどターゲット回路（システム）の制御を行っている回路が時間を管理しながら、制御する必要がなく、割り込み処理等が発生せず、システム側の負荷が軽減される。
また、ターゲット回路側は周波数の制御のみ考慮すればよく、電源電圧の制御のための負荷がない。
また、ターゲット回路側は任意の時刻に変更の指示をだすことが可能であり、通常の処理の空いているときに処理すればよく、スケジューリングの負荷が小さい。
【０１１０】
本発明によれば、ターゲット回路と周波数−電圧変換回路に供給するクロックを独立して制御することができることから、ターゲット回路の周波数を切り替える前に、電源電圧をあげておくことができる。
また、周波数−電圧変換回路による低消費電力化技術を複数クロックのシステムに応用することができる。
また、タイマの時間計測により、事前に電源電圧を上げておく時間を最小限にとどめることができる。
さらに、周波数−電圧変換回路のデータを利用することにより、電源電圧を観測することができ、システムの信頼性が高まるという利点がある。
【図面の簡単な説明】
【図１】本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第１の実施形態を示すブロック図である。
【図２】本第１の実施形態に係るタイマの具体的な構成例を示す図である。
【図３】本第１の実施形態に係るクロック供給回路の具体的な構成例を示す図である。
【図４】本実施形態においてクロック周波数と電源電圧との関係の一例を示す図である。
【図５】本第１の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのタイミングチャートである。
【図６】本第１の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【図７】本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第２の実施形態を示すブロック図である。
【図８】本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第３の実施形態を示すブロック図である。
【図９】本第３の実施形態に係るクロックパルス発生回路の具体的な構成例を示す図である。
【図１０】本第３の実施形態に係る周波数−電圧変換回路の具体的な構成例を示す図である。
【図１１】本第３の実施形態に係るタイマの具体的な構成例を示す図である。
【図１２】本第３の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのタイミングチャートである。
【図１３】本第３の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【図１４】本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第４の実施形態を示すブロック図である。
【図１５】本第４の実施形態における周波数制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【図１６】本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第５の実施形態を示すブロック図である。
【図１７】本第５の実施形態における周波数制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【図１８】従来の課題を説明するための図である。
【符号の説明】
１０，１０Ａ…電子回路システム、１１…ターゲット回路、１１１…ＣＰＵ，１１２…タイマ、１１２１…カウンタ、１１２２…コンペアレジスタ、１１２３…コンパレータ、１１３…周辺回路、１２…クロック供給回路、１２１…位相同期回路（ＰＬＬ回路）、１２２…分周器、１２３…セレクタ、１３…電源電圧供給回路、１４…制御回路、１５…タイマ、２０，２０Ａ，２０Ｂ…電子回路システム、２１…ターゲット回路、２２…クロックパルス発生回路、２３，２３Ａ…周波数−電圧変換回路、２４…電源電圧発生回路、２５…タイマ、２５１…カウンタ、２５２…コンペアレジスタ、２５３…コンパレータ、２６，２６Ａ，２６Ｂ…周波数制御回路。
【発明の属する技術分野】
本発明は、所定の電源電圧の供給を受け、システムクロックに同期して所定の処理を行うターゲット回路に供給するシステムクロックのクロック周波数および電源電圧を制御する電源電圧周波数制御回路に関するものである。
【０００２】
【従来の技術】
電子回路システムの消費電力は、クロック周波数と電源電圧の２乗に比例する。そこで、システムの動作状態に基づき、処理すべきタスクの負荷に応じてクロック周波数を変化させ、それに応じて電源電圧を供給することにより、消費電力を低減させることができる。
【０００３】
具体的には、負荷の重いとき、すなわちターゲット回路の処理すべきタスクが多い場合には、高い電源電圧ＶDDを供給し、高速なクロック周波数に切り替える。
負荷の軽いとき、すなわち、ターゲット回路の処理すべきタスクが少ない場合には、低速なクロック周波数に切り替え、低い電源電圧ＶDDを供給する。
たとえば、クロック周波数ｆがｆ１のときにターゲット回路の動作を保証できる最低限の電源電圧ＶDDをＶ１、クロック周波数ｆがｆ２（＜ｆ１）のときにターゲット回路の動作を保証できる最低限の電源電圧ＶDDをＶ２（＜Ｖ１）とすると、システムクロック周波数ｆがｆ１のときはＶ１以上の電源電圧ＶDDを供給し、システムクロック周波数ｆがｆ１より低いｆ２のときは、Ｖ２以上の電源電圧ＶDDを供給する。
このようにすることにより、必要以上の電力消費を抑えることが可能となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、電源電圧ＶDDを変化させるにはある程度の時間が必要であり、たとえば図１８（Ａ）〜（Ｃ）に示すように、電源電圧ＶDDがＶ１に収束する時刻Ｔ１までの間、ターゲット回路にはｆ１の周波数のクロックが供給されているが、ターゲット回路の動作を保証する電源電圧ＶDDが供給されないことになり、この間、ターゲット回路の動作が保証されないことになる。
したがって、従来の電子回路システムでは、上述したように、周波数を切替えながらシステムを動作させる場合には、その動作を保証できない場合が発生するという問題がある。
【０００５】
また、上述したようにシステムの動作状態に基づき、ターゲット回路の処理すべきタスクの負荷に応じてクロック周波数を変化させ、それに応じて電源電圧ＶDDを供給する場合、その都度ＣＰＵなどの制御回路が指示を出し、可変なクロック周波数のクロックを供給できるクロック供給回路または、可変な電源電圧を供給できる電源回路がクロック周波数ｆおよび電源電圧ＶDDを変更する。
この場合、一般的には、ＣＰＵはあらかじめ定められた時刻に指示を出すように構成されるが、あらかじめ定められた時刻を知るには、タイマからの割り込み処理を必要とする。この場合、ＣＰＵは本来処理しているタスクの処理を中断することになる。
したがって、従来の電子回路システムでは、定まったスケジュールに応じてクロック周波数と電源電圧を制御する場合、その都度タスクの処理を中断し、クロック供給回路と電源電圧供給回路にそれぞれ指示を送るという処理上のオーバーヘッドが発生するという問題がある。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、その第１の目的は、処理すべきタスクの負荷に応じてクロック周波数を変化させ、それに応じて電源電圧を供給する場合にターゲット回路の動作を保証することができる電源電圧周波数制御回路を提供することにある。
【０００７】
また、本発明の第２の目的は、定まったスケジュールに応じてクロック周波数と電源電圧を制御する場合に処理上のオーバーヘッドの発生を抑止でき、ターゲット回路の制御系の処理を軽減することができる電源電圧周波数制御回路を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点の電源電圧周波数制御回路によれば、システムクロックに同期して、プロセッサと周辺回路とが連動して要求されたタスクを処理し、上記プロセッサは周波数変更値と変更時間を指示するターゲット回路と、複数のクロック周波数のシステムクロックを供給可能で、システムクロックに同期して処理を行う上記ターゲット回路に対して、第１の制御信号を受けたときに、当該第１の制御信号に応じたクロック周波数のシステムクロックを供給するクロック供給回路と、第２の制御信号を受けたときに、当該第２の制御信号に応じた値の電源電圧を上記ターゲット回路に供給する電源電圧供給回路と、上記ターゲット回路からの周波数変更値と変更時間の指示に従い、上記第１の制御信号を上記クロック供給回路に出力し、上記第２の制御信号を上記電源電圧供給回路に出力する制御手段と、を有し、上記制御手段は、上記クロック供給回路が供給しているクロックの周波数と上記ターゲット回路のプロセッサにより指示された周波数変更値とを比較し、比較結果に応じて周波数を高くするか低くするかを判定して、上記第１の制御信号により上記クロック供給回路に指示し、周波数を高くする判定を行った場合には、指示された時刻より早い時刻において電源電圧を上げるように上記第２の制御信号を上記電源電圧供給回路に出力し、指示された時刻にシステムクロック周波数を指示された周波数値に上げるように上記第１の制御信号を上記クロック供給回路に出力し、上記クロック供給回路は、システムクロックを供給し続けつつ、指示された時刻に周波数値を上げたシステムクロックを連続的に供給する。
【０００９】
第１の観点では、好適には、上記制御手段は、周波数を低くする指示をする場合には、周波数を低くように第１の制御信号によりクロック供給回路に指示するとともに、次に変更する周波数に対して、システムの動作が保証できる電源電圧に低くするように上記第２の制御信号により電源電圧供給回路に指示する。
【００１０】
本発明の第２の観点の電源電圧周波数制御回路によれば、供給されたクロック周波数に対して電源電圧が高いか低いかを判断し、高い場合には電源電圧を下げるように、低い場合には上げるように指示する電圧指示信号を出力する周波数−電圧変換回路と、周波数変更値の指示に従い、周波数変更を指示する制御信号を出力する制御手段と、複数のクロック周波数のシステムクロックを供給可能で、システムクロックに同期して処理を行う上記ターゲット回路および上記周波数−電圧変換回路に対して、上記制御信号を受けたときに、当該制御信号に応じたクロック周波数のシステムクロックをそれぞれ独立して供給するクロック供給回路と、上記電圧指示信号を受けたときに、上記電圧指示信号に応じた値の電源電圧を上記ターゲット回路および周波数−電圧変換回路に供給する電源電圧供給回路と、を有し、上記制御手段は、周波数を高くする指示を受けた場合には、上記周波数−電圧変換回路に供給するクロック周波数を上げ、電源電圧が上がるのに十分な時間が経過した後において上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示し、上記クロック供給回路は、システムクロックを供給し続けつつ、指示された上記十分な時間経過後の時刻に周波数値を上げたシステムクロックを連続的に供給する。
【００１１】
本発明の第２の観点では、上記制御手段は、上記ターゲット回路のプロセッサから指示される周波数変更値から、上記ターゲット回路に供給する電源電圧値を算出し、上記第２の制御信号により上記電源電圧供給回路に指示する。
【００１２】
本発明の第２の観点では、上記制御手段は、上記ターゲット回路に供給するシステムクロックの周波数値と上記ターゲット回路に供給する電源電圧値の関係のテーブルを保持しており、指示された周波数値に応じた電圧を選択して、上記第２の制御信号により上記電源電圧供給回路に指示する。
【００１３】
本発明の第２の観点では、上記制御手段は、指示された上記ターゲット回路に供給するシステムクロックの周波数値から、周波数−電圧変換を行い、変換して得られた電源電圧値を、上記第２の制御信号により上記電源電圧供給回路に指示する。
【００１４】
本発明の第２の観点では、上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、上記制御手段は、上記ターゲット回路のプロセッサから指示された周波数変更時間を上記タイマに設定し、当該タイマによる一致信号を入力すると、上記第１の制御信号を上記クロック供給回路に出力する。
【００１５】
本発明の第２の観点では、上記制御手段は、上記クロック供給回路が供給しているクロックの周波数と上記ターゲット回路のプロセッサにより指示された周波数変更値とを比較し、比較結果に応じて周波数を高くするか低くするかを判定して、上記第１の制御信号により上記クロック供給回路に指示する。
【００１６】
本発明の第２の観点では、上記制御手段は、周波数を高くする判定を行った場合には、指示された時刻より早い時刻において電源電圧を上げるように上記第２の制御信号を上記電源電圧供給回路に出力し、指示された時刻にシステムクロック周波数を指示された周波数値に上げるように上記第１の制御信号を上記クロック供給回路に出力する。
【００１７】
本発明の第２の観点では、上記制御手段は、周波数を低くする判定を行った場合には、指示された時刻にシステムクロック周波数を指示された周波数値に下げるように上記第１の制御信号を上記クロック供給回路に出力し、電源電圧を下げるように上記第２の制御信号を上記電源電圧供給回路に出力する。
【００１８】
本発明の第２の観点では、上記制御手段は、周波数を高くする判定を行った場合には、指示された時刻より早い時刻において電源電圧を上げるように上記第２の制御信号を上記電源電圧供給回路に出力し、指示された時刻にシステムクロック周波数を指示された周波数値に上げるように上記第１の制御信号を上記クロック供給回路に出力し、周波数を低くする判定を行った場合には、指示された時刻にシステムクロック周波数を指示された周波数値に下げるように上記第１の制御信号を上記クロック供給回路に出力し、電源電圧を下げるように上記第２の制御信号を上記電源電圧供給回路に出力する。
【００１９】
本発明の第２の観点では、上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、上記制御手段は、周波数を高くする時刻から電源電圧を上げる時刻を算出し、算出した時刻に基づく時間を上記タイマに設定し、当該タイマによる一致信号を入力すると、上記第２の制御信号を上記電源電圧供給回路に出力する。
【００２１】
本発明の第３の観点では、上記制御手段は、周波数を高くする指示を受けた場合には、上記周波数−電圧変換回路に供給するクロック周波数を上げ、電源電圧が上がるのに十分な時間が経過した後において上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する。
【００２２】
本発明の第３の観点では、上記制御手段は、周波数を低くする指示を受けた場合には、上記ターゲット回路に供給するクロック周波数を下げ、続いて、上記周波数−電圧変換回路に供給するクロック周波数を下げるように上記制御信号により上記クロック供給回路に指示する。
【００２３】
本発明の第３の観点では、上記制御手段は、周波数を低くする指示を受けた場合には、上記周波数−電圧変換回路に供給するクロック周波数と、上記ターゲット回路に供給するクロック周波数を同時に下げるように上記制御信号により上記クロック供給回路に指示する。
【００２４】
本発明の第３の観点では、上記制御手段は、周波数を高くする指示を受けた場合には、上記周波数−電圧変換回路に供給するクロック周波数を上げ、電源電圧が上がるのに十分な時間が経過した後において上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示し、周波数を低くする指示を受けた場合には、上記ターゲット回路に供給するクロック周波数を下げ、続いて、上記周波数−電圧変換回路に供給するクロック周波数を下げるように上記制御信号により上記クロック供給回路に指示する。
【００２５】
本発明の第３の観点では、上記制御手段は、周波数を高くする指示を受けた場合には、上記周波数−電圧変換回路に供給するクロック周波数を上げ、電源電圧が上がるのに十分な時間が経過した後において上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示し、周波数を低くする指示を受けた場合には、上記周波数−電圧変換回路に供給するクロック周波数と、上記ターゲット回路に供給するクロック周波数を同時に下げるように上記制御信号により上記クロック供給回路に指示する。
【００２６】
本発明の第３の観点では、上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、上記制御手段は、周波数を高くする時刻から電源電圧を上げる時刻を算出し、算出した時刻に基づく時間を上記タイマに設定し、当該タイマによる一致信号を入力すると、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する。
【００２７】
本発明の第３の観点では、上記制御手段は、電源電圧が上がったことを検知し、電源電圧が上がったことを確認した後、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する。
【００２８】
本発明の第３の観点では、上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、上記制御手段は、周波数を高くする時刻から電源電圧を上げる時刻を算出し、算出した時刻に基づく時間を上記タイマに設定し、当該タイマによる一致信号を入力し、かつ電源電圧が上がったことを検知し、電源電圧が上がったことを確認した後、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する。
【００２９】
本発明によれば、たとえば制御手段では、周波数を高く指示する場合には、次に変更する周波数に対して、システムの動作が保証できる電源電圧に事前に高くするように第２の制御信号により電源電圧供給回路に指示が出されてから、周波数を高くするように第１の制御信号によりクロック供給回路に指示が出される。すなわち、制御手段では、電源電圧供給回路が電源電圧を変更するのに要するセットアップ時間が考慮され、低い周波数から高い周波数に切り替える場合は、そのタイミングからセットアップ時間だけ早い時点で電源電圧供給回路に対して、高い周波数に応じた電源電圧に上げるように第２の制御信号により指示が出される。
また、制御手段は、周波数を低くする指示をする場合には、周波数を低くするように第１の制御信号によりクロック供給回路に指示が出されるとともに、次に変更する周波数に対して、システムの動作が保証できる電源電圧に低くするように第２の制御信号により電源電圧供給回路に指示が出される。
したがって、周波数を切り替えてもシステムの動作を保証することができる。
【００３０】
また、本発明によれば、たとえば所定時刻にてシステムクロック周波数を低くする（下げる）場合、時刻情報を含む周波数変更指示が制御手段に供給される。制御手段では、ターゲット回路による周波数変更指示を受けると、ターゲット回路から指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定が行われる。
この場合、現在の周波数を下げる変更であることが判断される。
制御手段では、指示された周波数値から、ターゲット回路に供給すべき電源電圧値が求められとともに、たとえば周波数を下げる時刻がタイマに設定される。そして、タイマからの一致信号を検知した時点で、指定された時刻になったものとして、指示された周波数に下げるように、第１の制御信号によりクロック供給回路に指示され、求めた電源電圧値に下げるように、第２の制御信号により電源電圧供給回路に指示される。
これにより、クロック供給回路において、クロック周波数が切り替えれ、周波数が下げられたシステムクロックがターゲット回路に供給される。
また、電源電圧供給回路において、電源電圧が切り替えられて、ターゲット回路に供給される。
【００３１】
また、所定時刻にてシステムクロック周波数を上げる場合、ターゲット回路から時刻情報を含む周波数変更指示が制御手段に供給される。
制御手段では、ターゲット回路による周波数変更指示を受けると、指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定が行われる。
この場合、現在の周波数を上げる変更であることが判断される。
制御手段では、周波数を上げる場合には、周波数を変更する以前に電源電圧を上げておく必要がある。
そこで、制御手段では、指示された周波数値から、ターゲット回路に供給すべき電源電圧値が求められるとともに、ターゲット回路から指示された時刻から電源電圧を高くする（上げる）時刻が算出され、算出した時刻がタイマに設定される。
そして、タイマからの一致信号を検知した時点で、指定された時刻Ｔ１になったものとして、求めた電源電圧値に上げるように、第２の制御信号により電源電圧供給回路に指示される。
次に、周波数を上げる時刻がタイマに設定される。そして、タイマからの一致信号を検知した時点で、指定された時刻になったものとして、指示された周波数に上げるように、第１の制御信号によりクロック供給回路に指示される。
これにより、クロック供給回路において、クロック周波数が切り替えられ、周波数が上げられたシステムクロックがターゲット回路に供給される。
また、電源電圧供給回路において、電源電圧が切り替えられて、ターゲット回路に供給される。
【００３２】
また、本発明によれば、たとえば所定時刻において、ターゲット回路に供給するシステムクロックの周波数を上げる場合、制御手段では、周波数変更指示を受けると、周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定が行われる。
この場合、周波数を上げる変更であることが判断される。
制御手段では、所定時刻よりも早い時刻において、周波数−電圧変換回路へのクロックの周波数を上げるように制御信号によりクロックパルス発生回路に指示される。
これにより、クロックパルス発生回路では、周波数−電圧変換回路へのクロックの周波数が上げられる。
なお、このとき、たとえばその周波数で電源電圧を上げるために必要な時間がタイマに設定される。
周波数−電圧変換回路では、周波数に対して電源電圧が低いため、電源電圧発生回路に電圧を上げるように電圧指示信号により指示が出される。
これにより、ターゲット回路および周波数−電圧変換回路に供給される電源電圧が、周波数に必要な電源電圧に収束する。
そして、制御手段は、タイマからの一致信号を検知した時点で、ターゲット回路へのシステムクロックの周波数を上げるように、制御信号によりクロックパルス発生回路に指示される。
そして、所定時刻において制御手段により指示を受けたクロックパルス発生回路により、ターゲット回路へのシステムクロックの周波数が上げられる。
この場合、ターゲット回路に供給される電源電圧は高い値に遷移しているが、ターゲット回路は周波数のクロックに同期して動作しており、周波数に対して必要最低限の電源電圧より高いため、その動作は保証される。
【００３３】
また、所定時刻においてターゲット回路に供給するシステムクロックの周波数を下げる場合、制御手段では、周波数を下げる変更であることが判断される。
これにより、制御手段では、ターゲット回路に供給すべきシステムクロックの周波数を下げるように、制御信号によりクロックパルス発生回路に指示される。
これにより、クロックパルス発生回路では、ターゲット回路へのシステムクロックの周波数が下げられる。
続いて、制御手段では、周波数−電圧変換回路へのクロックの周波数を下げるように制御信号によりクロックパルス発生回路に指示される。
これにより、クロックパルス発生回路では、周波数−電圧変換回路へのクロックの周波数が下げられる。
なお、クロックパルス発生回路がターゲット回路へ供給するシステムクロックと周波数−電圧変換回路に供給するクロックを同時に切り替えることが可能ならば、同時に切り替えても構わない。
【００３４】
【発明の実施の形態】
第１実施形態
図１は、本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第１の実施形態を示すブロック図である。
【００３５】
本回路システム１０は、図１に示すように、ターゲット回路１１、クロック供給回路１２、電源電圧供給回路１３、および制御回路１４を有している。
【００３６】
ターゲット回路１１は、クロック周波数および電源電圧ＶDDの制御対象となるシステムを構成し、後述するように、クロック周波数においてシステムの動作を保証する最低の電源電圧を供給することが可能な電源電圧供給回路１３から電源電圧ＶDDの供給を受け、多階調のクロック周波数を生成することができるクロック供給回路１２から供給されるシステムクロックＳＹＳＣＬＫに同期して動作し、所望の処理を行う。
【００３７】
本第１の実施形態に係るターゲット回路１１では、ＣＰＵ１１１とタイマ１１２を含むその周辺回路１１３が連動して要求されたタスクを処理する。
ＣＰＵ１１１は、タイマ１１２の計時時刻を受けて、任意の時刻において、周波数の変更後の値と周波数を変更する時刻を制御回路１４に信号Ｓ１１１として指示する。すなわち、ＣＰＵ１１１は、変更する周波数の値を指示するだけ、電源電圧は考慮していない。
【００３８】
タイマ１１２は、周波数が固定のクロックＦＸＣＬＫに同期して動作することにより、一定の時間を計測し、計測結果を一致信号Ｓ１１２ａとして制御回路１４に出力する。また、タイマ１１２は計測時刻を信号Ｓ１１２ｂとしてＣＰＵ１１１に報知する。
【００３９】
図２は、図１のタイマの具体的な構成例を示す図である。
このタイマ１１２は、図２に示すように、クロックＦＸＣＬＫに同期して動作するカウンタ１１２１、カウンタ１１２１のカウント値ＶＣＮＴと比較する比較値ＶＣＭＰを保持しておくコンペアレジスタ１１２２、カウンタ１１２１のカウント値ＶＣＮＴとコンペアレジスタ１１２２に保持された比較値ＶＣＭＰとを比較するコンパレータ１１２３により構成されている。
【００４０】
このタイマ１１２においては、コンペアレジスタ１１２２に保持される比較値ＶＣＭＰは制御回路１４により信号Ｓ１４３として設定され、カウンタ１１２１のカウント値ＶＣＮＴが比較値ＶＣＭＰと一致した時点で、一致したことを報知する一致信号Ｓ１１２ａがコンパレータ１１２３から制御回路１４に出力される。
制御回路１４は、この一致信号Ｓ１１２ａを検知することにより時間の経過を知り得る。
また、カウンタ１１２１の値は、ＣＰＵ１１１および制御回路１４が共に読み出すことが可能で、ＣＰＵ１１１および制御回路１４は読み出したカウンタ１１２１の値に必要な経過時間を加算した時間をコンペアレジスタ１１２２に設定する。
【００４１】
クロック供給回路１２は、多階調のクロック周波数のシステムクロックＳＹＳＣＬＫを生成することが可能で、制御回路１４による第１の制御信号Ｓ１４１により指示されたクロック周波数のシステムクロックＳＹＳＣＬＫを、ターゲット回路１１に供給する。
【００４２】
図３は、図１のクロック供給回路の具体的な構成例を示す図である。
このクロック供給回路１２は、図３に示すように、所定周波数のクロックを発振する位相同期回路（ＰＬＬ回路）１２１、複数の分周比にて複数、たとえば４種類のクロック周波数ｆ０，ｆ１，ｆ２，ｆ３のクロックを生成する分周器１２２、および制御回路１４による第１の制御信号Ｓ１４１により指示されたクロック周波数のシステムクロックを選択して出力するセレクタ１２３により構成されている。
【００４３】
このクロック供給回路１２においては、ＰＬＬ回路１２１のたとえば周波数３００ＭＨｚの発振クロックが分周器１２２に供給される。
分周器１２２では、複数の分周比、たとえば１／３、１／４、１／６、１／１２の分周比にてＰＬＬ回路１２１の発振クロックが分周されることにより、たとえばｆ０（＝１００ＭＨｚ），ｆ１（＝７５ＭＨｚ），ｆ２（＝５０ＭＨｚ），ｆ３（＝２５ＭＨｚ）のクロック周波数のクロックが生成され、セレクタ１２３に供給される。
そして、セレクタ１２３においては、制御回路１４による第１の制御信号Ｓ１４１に従って、所望の周波数のクロックが選択され、システムクロックＳＹＳＣＬＫとしてターゲット回路１１に供給される。
【００４４】
電源電圧供給回路１３は、多階調の電源電圧ＶDDを供給することが可能で、制御回路１４の第２の制御信号Ｓ１４２に応じた値の電源電圧ＶDDをターゲット回路１１に供給する。
【００４５】
制御回路１４は、ターゲット回路１１のＣＰＵ１１１による時刻情報を含む周波数変更指示信号Ｓ１１１を受けると、ＣＰＵ１１１から指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定を行い、周波数を上げる場合には、指示された周波数値から、ターゲット回路１１に供給すべき電源電圧値を求めるとともに、ＣＰＵ１１１から指示された時刻から電源電圧ＶDDを高くする（上げる）時刻を算出し、算出した時刻をタイマ１１２のコンペアレジスタ１１２２に設定し、タイマからの一致信号Ｓ１１２ａを検知した時点で、求めた電源電圧値に上げるように、第２の制御信号Ｓ１４２により電源電圧供給回路１３に指示し、次に、周波数を上げる時刻をタイマ１１２のコンペアレジスタ１１２２に設定し、タイマからの一致信号Ｓ１１２ａを検知した時点で、指示された周波数に上げるように、第１の制御信号Ｓ１４１によりクロック供給回路１２に指示する。
また、制御回路１４は、周波数を下げる動作をすべきものと判定した場合には、指示された周波数値から、ターゲット回路１１に供給すべき電源電圧値を求めるとともに、周波数を下げる時刻をタイマ１１２のコンペアレジスタ１１２２に設定し、タイマからの一致信号Ｓ１１２ａを検知した時点で、指示された周波数に下げるように、第１の制御信号Ｓ１４１によりクロック供給回路１２に指示し、求めた電源電圧値に下げるように、第２の制御信号Ｓ１４２により電源電圧供給回路１３に指示する。
【００４６】
このように、制御回路１４は、クロック周波数に応じて必要な電源電圧を指示する。これにより、ＣＰＵ１１１は、変更する周波数の値および時刻を指示するだけで済み、電源電圧を考慮する必要がなくなる。
【００４７】
制御回路１４では、クロック周波数の値からそれに必要な電源電圧を算出するには、たとえば図４に示すように、クロック供給回路１２が生成できるそれぞれのクロック周波数においてシステムの動作が保証できる電源電圧の値の関係をテーブルとして内部に保持しておく方法が採用される。
図４の例では、クロック周波数ｆ０のとき電源電圧ＶDDはＶ０、クロック周波数ｆ１のとき電源電圧ＶDDはＶ１、クロック周波数ｆ２のとき電源電圧ＶDDはＶ２、クロック周波数ｆ３のとき電源電圧ＶDDはＶ３をそれぞれ供給するようにあらかじめ定められている。ただし、ｆ０＞ｆ１＞ｆ２＞ｆ３、Ｖ０＞Ｖ１＞Ｖ２＞Ｖ３なる関係を満足する。
【００４８】
あるいは、制御回路１４では、クロックを入力とし、そのクロック周期に応じた電源電圧または、電源電圧設定値を出力する機能を有する周波数−電圧変換回路を備える方法などが採用される。
また、制御回路１４は、電源電圧を変更する場合にはある程度の時間を要するため、事前に電源電圧を制御する必要がある場合がある。この必要な時間も内部のレジスタに保持しておくことにより、周波数の変更時刻から自動的に電源電圧の変更時刻を算出することが可能となる。
【００４９】
また、制御回路１４は、電源電圧供給回路１３が電源電圧を変更するのに要するセットアップ時間を考慮し、低い周波数から高い周波数に切り替える場合は、そのタイミングからセットアップ時間だけ早い時点で電源電圧供給回路１３に対して、高い周波数に応じた電源電圧に上げるように第２の制御信号Ｓ１４２により指示する。
また、高い周波数から低い周波数に切り替える場合は、そのタイミングにあわせて電源電圧供給回路１３に対して、低い周波数に応じた電源電圧に下げるように第２の制御信号Ｓ１４２により指示する。
このタイミングにて電源電圧を制御することにより、周波数を切り替えてもシステムの動作を保証することができる。
制御回路１４は、タイマ１１２を用いた時間計測により、適切なタイミングにおいて電源電圧を制御することができる。
【００５０】
図５は、本第１の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのタイミングチャートである。また、図６は、本第１の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【００５１】
以下に、上記構成による動作を、制御回路１４の制御機能を中心に、図５のタイミングチャートおよび図６のフローチャートに関連付けて説明する。
【００５２】
図５（Ａ）および（Ｂ）に示すように、時刻Ｔ１にてシステムクロック周波数ｆをｆ１からｆ２に下げる場合、ターゲット回路１１のＣＰＵ１１１から時刻Ｔ１より早い時刻Ｔ４において、時刻Ｔ１にて周波数をｆ２に変更するように指示する時刻情報を含む周波数変更指示信号Ｓ１１１が制御回路１４に出力される。
【００５３】
制御回路１４では、ターゲット回路１１のＣＰＵ１１１による周波数変更指示信号Ｓ１１１を受けると、ＣＰＵ１１１から指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定が行われる（図６のＳＴ１）。
この場合、現在の周波数ｆ１の値からｆ２に下げる変更であることが判断される。
制御回路１４では、指示された周波数値から、ターゲット回路１１に供給すべき電源電圧値を求められとともに、周波数を下げる時刻がタイマ１１２のコンペアレジスタ１１２２に設定される。そして、タイマ１１２からの一致信号Ｓ１１２ａを検知した時点で（図６のＳＴ２）、指定された時刻Ｔ１になったものとして、指示された周波数に下げるように、第１の制御信号Ｓ１４１によりクロック供給回路１２に指示され（図６のＳＴ３）、求めた電源電圧値に下げるように、第２の制御信号Ｓ１４２により電源電圧供給回路１３に指示される（図６のＳＴ４）。
【００５４】
これにより、クロック供給回路１２において、クロック周波数ｆがｆ１からｆ２に切り替えられ、周波数ｆ２のシステムクロックＳＹＳＣＬＫがターゲット回路１１に供給される。
また、電源電圧供給回路１３において、電源電圧ＶDDがＶ１からＶ２に切り替えられて、ターゲット回路１１に供給される。
【００５５】
また、図５（Ａ）および（Ｂ）に示すように、時刻Ｔ２にてシステムクロック周波数ｆをｆ２からｆ１に上げる場合、ＣＰＵ１１１から時刻Ｔ２より早い時刻Ｔ５において、時刻Ｔ５にて周波数をｆ１に変更するよう指示する時刻情報を含む周波数変更指示信号Ｓ１１１が制御回路１４に出力される。
【００５６】
制御回路１４では、ターゲット回路１１のＣＰＵ１１１による周波数変更指示信号Ｓ１１１を受けると、ＣＰＵ１１１から指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定が行われる（図６のＳＴ１）。
この場合、現在の周波数ｆ２の値からｆ１に上げる変更であることが判断される。
【００５７】
制御回路１４では、周波数を上げる場合には、周波数を変更する以前に電源電圧を上げておく必要がある。
そこで、制御回路１４では、指示された周波数値から、ターゲット回路１１に供給すべき電源電圧値が求められるとともに、ＣＰＵ１１１から指示された時刻Ｔ５から電源電圧ＶDDを高くする（上げる）時刻Ｔ３が算出され（図６のＳＴ５）、算出した時刻がタイマ１１２のコンペアレジスタ１１２２に設定される。
そして、タイマ１１２からの一致信号Ｓ１１２ａを検知した時点で、指定された時刻Ｔ１になったものとして（図６のＳＴ６）、求めた電源電圧値に上げるように、第２の制御信号Ｓ１４２により電源電圧供給回路１３に指示される（図６のＳＴ７）。
次に、周波数を上げる時刻Ｔ２がタイマ１１２のコンペアレジスタ１１２２に設定される。そして、タイマ１１２からの一致信号Ｓ１１２ａを検知した時点で、指定された時刻Ｔ２になったものとして（図６のＳＴ８）、指示された周波数に上げるように、第１の制御信号Ｓ１４１によりクロック供給回路１２に指示される（図６のＳＴ９）。
【００５８】
これにより、クロック供給回路１２において、クロック周波数ｆがｆ２からｆ１に切り替えられ、周波数ｆ１のシステムクロックＳＹＳＣＬＫがターゲット回路１１に供給される。
また、電源電圧供給回路１３において、電源電圧ＶDDがＶ２からＶ１に切り替えられて、ターゲット回路１１に供給される。
【００５９】
なお、ＣＰＵ１１１から周波数変更の指示を送る時刻Ｔ４およびＴ５は、電源電圧ＶDDおよびクロック周波数ｆが変更される時刻より早ければ、いつでも問題はない。
したがって、処理しているタスクのスケジューリング上任意の時刻に指示を送ればよいので、タスクを中断されることは発生しない。
通常のシステムではＯＳやアプリケーションなどにより時間の管理が異なる。絶対時刻でタスクの処理を管理するシステムもあれば、逐次的に処理を行い、相対時刻でタスクの処理を管理するシステムもある。
なお、制御回路１４は、タイマ１１２のカウンタ１１２１の値を読むことが可能であるため、周波数変更時刻Ｔ１およびＴ２の指定は、タイマ１１２により管理されている絶対時刻でも、ＣＰＵ１１１から指示される時刻Ｔ４およびＴ５からの相対時刻でも問題はない。絶対時刻で制御時刻を指示される場合には、その時刻をタイマ１１２のコンペアレジスタ１１２２に設定する。相対時刻で制御時刻を制御される場合には、現在の時刻を読みこみ、指定の時間を加算してコンペアレジスタ１１２２に設定する。
【００６０】
以上説明したように、本第１の実施形態によれば、複数のクロック周波数のシステムクロックを供給可能で、システムクロックに同期して処理を行うターゲット回路１１に対して、第１の制御信号Ｓ１５１に応じたクロック周波数のシステムクロックを供給するクロック供給回路１２と、第２の制御信号Ｓ１５２に応じた値の電源電圧をターゲット回路１１に供給する電源電圧供給回路１３と、ターゲット回路１１のＣＰＵ１１１から周波数変更の指示を受けると、周波数変更値から周波数を上げる変更か否かを判断し、周波数を上げる変更の場合は、指示された時刻より早い時刻において電源電圧を上げるように第２の制御信号Ｓ１４２を出力し、指示された時刻にシステムクロック周波数を指示された周波数値に上げるように第１の制御信号Ｓ１４１を出力し、周波数を下げる変更の場合は、指示された時刻にシステムクロック周波数を指示された周波数値に下げるように第１の制御信号Ｓ１４１を出力し、電源電圧を下げるように第２の制御信号Ｓ１４２を出力する制御回路１４を設けたので、以下の効果を得ることができる。
【００６１】
すなわち、ＣＰＵなどターゲット回路１１（システム）の制御を行っている回路が時間を管理しながら、制御する必要がなく、割り込み処理等が発生せず、システム側の負荷が軽減される。
また、システム側は周波数の制御のみ考慮すればよく、電源電圧の制御のための負荷がない。
システム側は任意の時刻に変更の指示をだすことが可能であり、通常の処理の空いているときに処理すればよく、スケジューリングの負荷が小さいという利点がある。
【００６２】
また、本実施形態によれば、制御回路１４は、電源電圧供給回路１３が電源電圧を変更するのに要するセットアップ時間を考慮し、低い周波数から高い周波数に切り替える場合は、そのタイミングからセットアップ時間だけ早い時点で電源電圧供給回路１３に対して、高い周波数に応じた電源電圧に上げるように第２の制御信号Ｓ１４２により指示し、高い周波数から低い周波数に切り替える場合は、そのタイミングにあわせて電源電圧供給回路１３に対して、低い周波数に応じた電源電圧に下げるように第２の制御信号Ｓ１４２により指示し、このタイミングにて電源電圧を制御することから、周波数を切り替えてもシステムの動作を保証することができる。
制御回路１４は、タイマ１１２を用いた時間計測により、適切なタイミングにおいて電源電圧を制御することができる。
【００６３】
第２実施形態
図７は、本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第２の実施形態を示すブロック図である。
【００６４】
本第２の実施形態が上述した第１の実施形態と異なる点は、ターゲット回路１１のＣＰＵ１１１と通信しているタイマ１１２とは別に制御回路１４により制御され、ＣＰＵ１１１がそのカウンタ値を読み込むことが可能なタイマ１５を独立に配置したことにある。
【００６５】
図１の構成では、ＣＰＵ１１１と連動して所定のタスクを処理しているタイマ１１２に制御回路１４用のコンパレータとコンペアレジスタを追加する修正を必要とするが、既に既存のシステムに対して本発明の回路を追加するような状況では、タイマの修正が困難な場合がある。また、システムが処理するタスクによっては、タイマを独占的に使用したい場合も想定される。
そのような場合には、本第２の実施形態に係る図７に示す構成のように、ＣＰＵ１１１と通信しているタイマ１１２とは別に制御回路１４により制御され、ＣＰＵ１１１がそのカウンタ値を読み込むことが可能なタイマ１５を独立に配置することにより、上述した第１の実施形態の効果と同様の効果を得ることができることはもとより、既存のシステムに容易かつ柔軟に対応できるという利点がある。
【００６６】
第３実施形態
図８は、本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第３の実施形態を示すブロック図である。
【００６７】
本回路システム２０は、図８に示すように、ターゲット回路２１、クロックパルス発生回路２２、周波数−電圧変換回路２３、電源電圧発生回路２４、タイマ２５、周波数制御回路２６を有している。
【００６８】
ターゲット回路２１は、クロック周波数および電源電圧ＶDDの制御対象となるシステムを構成し、後述するように、クロック周波数においてシステムの動作を保証する最低の電源電圧を供給することが可能な電源電圧発生回路２４から電源電圧ＶDDの供給を受け、多階調のクロック周波数を生成することができるクロッパルス発生回路２２から供給されるシステムクロックＳＹＳＣＬＫに同期して動作し、所望の処理を行う。
【００６９】
クロックパルス発生回路２２は、多階調のクロック周波数のクロックを発生することが可能で、周波数制御回路２６による制御信号Ｓ２６１により独立して指示された周波数のシステムクロックＳＹＳＣＬを発生して、指示されたタイミングでターゲット回路２１に供給し、独立して指示された周波数のクロックＣＬＫを指示されたタイミングで周波数−電圧変換回路２３に供給する。
なお、クロックパルス発生回路２２は、ターゲット回路２１に供給する必要最低限の電源電圧を決定するために、周波数−電圧変換回路２３にもシステムクロックＳＹＳＣＬＫと周波数が同じクロックＣＬＫを供給する。
【００７０】
図９は、図８のクロックパルス発生回路の具体的な構成例を示す図である。
このクロックパルス発生回路２２は、図９に示すように、所定周波数のクロックを発振する位相同期回路（ＰＬＬ回路）２２１、複数の分周比にて複数、たとえば４種類のクロック周波数ｆ０，ｆ１，ｆ２，ｆ３のクロックを生成する分周器２２２、周波数制御回路２６による制御信号Ｓ２６１により指示されたクロック周波数のシステムクロックＳＹＳＣＬＫを選択してターゲット回路２１に出力するセレクタ２２３、および周波数制御回路２６による制御信号Ｓ２６１により指示されたクロック周波数のクロックＣＬＫを選択して周波数−電圧変換回路２３に出力するセレクタ２２４により構成されている。
【００７１】
クロックパルス発生回路２２は、周波数制御回路２６の制御信号Ｓ２６１によりシステムクロックＳＹＳＣＬＫを上げる指示を受けた場合には、セレクタ２２４で指定の周波数、たとえばｆ１のクロックＣＬＫを選択して周波数−電圧変換回路２３に出力し、電源電圧ＶDDが周波数ｆ１おける動作を保証できるＶ１に上がるのに十分な時間が経過した後において、セレクタ２２３で指定の周波数ｆ１のクロックを選択して、システムクロックＳＹＳＣＬＫとしてターゲット回路２１に供給する。
【００７２】
クロックパルス発生回路２２は、周波数制御回路２６の制御信号Ｓ２６１によりシステムクロックＳＹＳＣＬＫを下げる指示を受けた場合には、セレクタ２２３で指定の周波数、たとえばｆ２のクロックを選択してシステムクロックＳＹＳＣＬＫとしてターゲット回路２１に供給し、続いて、セレクタ２２４で指定の周波数ｆ２のクロックを選択して、クロックＣＬＫとして周波数−電圧変換回路２３に供給する。
あるいは、クロックパルス発生回路２２は、周波数制御回路２６の制御信号Ｓ２６１によりシステムクロックＳＹＳＣＬＫを下げる指示を受けた場合には、セレクタ２２３で指定の周波数、たとえばｆ２のクロックを選択してシステムクロックＳＹＳＣＬＫとしてターゲット回路２１に供給するとともに、セレクタ２２４で指定の周波数ｆ２のクロックを選択して、クロックＣＬＫとして周波数−電圧変換回路２３に供給する。
【００７３】
このクロックパルス発生回路２２においては、ＰＬＬ回路２２１のたとえば周波数３００ＭＨｚの発振クロックが分周器２２２に供給される。
分周器２２２では、複数の分周比、たとえば１／３、１／４、１／６、１／１２の分周比にてＰＬＬ回路２２１の発振クロックが分周されることにより、たとえばｆ０（＝１００ＭＨｚ），ｆ１（＝７５ＭＨｚ），ｆ２（＝５０ＭＨｚ），ｆ３（＝２５ＭＨｚ）のクロック周波数のクロックが生成され、セレクタ２２３およびセレクタ２２４に供給される。
そして、セレクタ２２３においては、周波数制御回路２６による制御信号Ｓ２６１に従って、所望の周波数のクロックが指定のタイミングで選択され、システムクロックＳＹＳＣＬＫとしてターゲット回路１１に供給される。
セレクタ２２４においては、周波数制御回路２６による制御信号Ｓ２６１に従って、所望の周波数のクロックが指定のタイミングで選択され、クロックＣＬＫとして周波数−電圧変換回路２３に供給される。
【００７４】
周波数−電圧変換回路２３は、クロックパルス発生回路２２により供給されたクロックＣＬＫの周波数に対して、電源電圧発生回路２４から供給される電源電圧ＶDDが高いか低いかを判断し、電源電圧が高い場合には、電源電圧発生回路２４に電源電圧を下げるように電圧指示信号Ｓ２３により指示し、供給されたクロック周波数に対して、電源電圧が低い場合には、電源電圧発生回路２４に電源電圧を上げるように電圧指示信号Ｓ２３により指示する。
このような周波数−電圧変換回路の構成方法としては、たとえばターゲット回路に含まれるクリティカルパスを抜き出す、多段の遅延素子列を構成する方法などにより、その遅延情報を取得する方法がとられている。
【００７５】
図１０は、図８の周波数−電圧変換回路の具体的な構成例を示す図である。
この周波数−電圧変換回路２３は、図１０に示すように、レプリカ回路２３１、遅延検出回路２３２、および制御回路２３３を有している。
【００７６】
周波数−電圧変換回路２３では、レプリカ回路２３１は、ターゲット回路２１のクリティカルパスと同じ伝送特性の伝送路を持つように構成される。
そして、レプリカ回路２３１にクロックパルス発生回路２２によるクロックＣＬＫを供給し、遅延検出回路２３２において、レプリカ回路２３１を伝播してくる信号の遅延時間を検出する。
遅延検出回路２３２は、レプリカ回路２３１を伝播してくる信号をクロックＣＬＫの次のサイクルにてラッチすることにより、レプリカ回路２３１を伝播してくる信号とクロックＣＬＫの位相差、すなわちクロック１サイクルに対するレプリカ回路の遅延時間を検出することが可能である。
【００７７】
制御回路２３３は、遅延検出回路２３２にて検出された遅延情報をもとに、電源電圧発生回路２４に電圧値を指示する。
レプリカ回路２３１を伝播してくる信号の遅延時間がクロック１サイクルより十分短い場合は、さらに電源電圧ＶDDを下げることが可能であり、制御回路２３３は、現状の電源電圧ＶDDより低い電源電圧値を電源電圧発生回路２４に指示する。
レプリカ回路２３１を伝播してくる信号の遅延時間がクロック１サイクルより長い場合は、さらに電源電圧ＶDDを上げる必要があり、制御回路２３３は、現状の電源電圧ＶDDより高い電源電圧値を電源電圧発生回路２４に指示する。
【００７８】
電源電圧発生回路２４から供給される電源電圧ＶDDによりレプリカ回路２３１の遅延特性が変化し、レプリカ回路２３１を伝播してくる信号の遅延時間がクロック１サイクル分になるように、電源電圧ＶDDが収束する。
したがって、この周波数−電圧変換回路２３に供給するクロックＣＬＫの周波数を変更することにより、レプリカ回路２３１を伝播してくる信号の遅延時間が、そのクロック１サイクル分となる電源電圧ＶDDが電源電圧発生回路２４から供給されるようになる。
【００７９】
電源電圧発生回路２４は、周波数−電圧変換回路２３からの指示に従い、電源電圧ＶDDを上げ下げしてターゲット回路２１および周波数−電圧変換回路２３に供給する。
【００８０】
タイマ２５は、周波数が固定のクロックＦＸＣＬＫに同期して動作することにより、周波数制御回路２６により設定され一定の時間を計測し、計測結果を一致信号Ｓ２５として周波数制御回路２６に出力する。
【００８１】
図１１は、図８のタイマの具体的な構成例を示す図である。
このタイマ２５は、図１１に示すように、クロックＦＸＣＬＫに同期して動作するカウンタ２５１、カウンタ２５１のカウント値ＶＣＮＴと比較する比較値ＶＣＭＰを保持しておくコンペアレジスタ２５２、カウンタ２５１のカウント値ＶＣＮＴとコンペアレジスタ２５２に保持された比較値ＶＣＭＰとを比較するコンパレータ２５３により構成されている。
【００８２】
このタイマ２５においては、コンペアレジスタ２５２に保持される比較値ＶＣＭＰは周波数制御回路２６により信号Ｓ２６２として設定され、カウンタ２５１のカウント値ＶＣＮＴが比較値ＶＣＭＰと一致した時点で、一致したことを報知する一致信号Ｓ２５がコンパレータ２５３から周波数制御回路２６に出力される。
周波数制御回路２６は、この一致信号Ｓ２５を検知することにより時間の経過を知り得る。
【００８３】
周波数制御回路２６は、図示しない制御系からターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数変更指示を受けると、指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定を行い、周波数を上げる場合には、周波数−電圧変換回路２３へのクロックＣＬＫの周波数を上げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示し、その周波数で電源電圧ＶDDを上げるために必要な時間を、タイマ２５のコンペアレジスタ２５２に設定し、タイマ２５からの一致信号Ｓ２５を検知した時点で、ターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数を上げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示する。
また、周波数制御回路２６は、周波数を下げる動作をすべきものと判定した場合には、ターゲット回路２１に供給すべきシステムクロックＳＹＳＣＬＫの周波数を下げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示し、周波数−電圧変換回路２３へのクロックＣＬＫの周波数を下げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示する。
【００８４】
このように、周波数制御回路２６は、クロックパルス発生回路２２に対して、ターゲット回路２１に供給するシステムクロックＳＴＳＣＬＫ、および周波数−電圧変換回路２３に供給するクロックＣＬＫの周波数を独立して指示することができる。
また、周波数制御回路２６２は、タイマ２５用いて、時間の経過を計測することができる。
【００８５】
図１２は、本第３の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのタイミングチャートである。また、図１３は、本第３の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【００８６】
以下に、上記構成による動作を、周波数制御回路２６の制御機能を中心に、図１２のタイミングチャートおよび図１３のフローチャートに関連付けて説明する。
なお、クロック周波数がｆ１のときにターゲット回路２１の動作を保証できる最低限の電源電圧をＶ１、クロック周波数がｆ２のときにターゲット回路の動作を保証できる最低限の電源電圧をＶ２とする。このとき、ｆ１＞ｆ２ならば、Ｖ１＞Ｖ２となる。
【００８７】
まず、図１２（Ｂ）に示すように、時刻Ｔ１において、ターゲット回路２１に供給するシステムクロックＳＹＳＣＬＫの周波数をｆ２からｆ１に上げる場合について説明する。
【００８８】
周波数制御回路２６では、周波数変更指示を受けると、周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定が行われる（図１３のＳＴ１１）。
この場合、周波数をｆ２からｆ１に上げる変更であることが判断される。
周波数制御回路２６では、図１２（Ａ）に示すように、時刻Ｔ１よりも早い時刻Ｔ０において、周波数−電圧変換回路２３へのクロックＣＬＫの周波数を上げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示される。
これにより、クロックパルス発生回路２２では、図１２（Ｃ）に示すように、周波数−電圧変換回路２３へのクロックＣＬＫの周波数がｆ２からｆ１に上げられる（図１３のＳＴ１２）。
なお、このとき、その周波数ｆ１で電源電圧ＶDDを上げるために必要な時間をがタイマ２５のコンペアレジスタ２５２に設定される。
【００８９】
周波数−電圧変換回路２３では、周波数ｆ１に対して電源電圧が低いため、電源電圧発生回路２４に電圧を上げるように電圧指示信号Ｓ２３により指示が出される。
これにより、ターゲット回路２１および周波数−電圧変換回路２３に供給される電源電圧ＶDDが、周波数ｆ１に必要な電源電圧Ｖ１に収束する。
【００９０】
そして、周波数制御回路２６は、タイマ２５からの一致信号Ｓ２５を検知した時点で（図１３のＳＴ１３）、ターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数を上げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示される。
そして、図１２（Ｂ）および（Ｄ）に示すように、時刻Ｔ１において周波数制御回路２６により指示を受けたクロックパルス発生回路２２により、ターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数がｆ２からｆ１に上げられる（図１３のＳＴ１４）。
【００９１】
この場合、時刻Ｔ０からＴ１への間、図１２（Ｅ）に示すように、ターゲット回路２１に供給される電源電圧ＶDDはＶ２からＶ１に遷移しているが、ターゲット回路２１は周波数ｆ２のクロックに同期して動作しており、周波数ｆ２に対して必要最低限の電源電圧Ｖ２より高いため、その動作は保証される。
【００９２】
電源電圧ＶDDがＶ２からＶ１に遷移するのに要する時間は、周波数−電圧変換回路２３から電源電圧発生回路２４に指示するタイミングと、電源電圧発生回路２４の電源電圧を供給する能力、電源電圧を変動させる刻みにより算出することが可能であるため、周波数制御回路２６はあらかじめ算出しておいた時間をタイマ２５により計測することが可能となる。
したがって、周波数制御回路２６は、上述したように時刻Ｔ０において、クロックパルス発生回路２２に周波数−電圧変換回路２３へのクロック周波数をｆ２からｆ１に上げるよう指示し、タイマ２５にて算出しておいた時間の経過を検知し、その後、クロックパルス発生回路２２にターゲット回路２１に供給するシステムクロックＳＹＳＣＬＫの周波数をｆ２からｆ１に上げるよう指示することにより、この動作が実現される。
【００９３】
次に、図１２（Ｂ）に示すように、時刻Ｔ２においてターゲット回路２１に供給するシステムクロックＳＹＳＣＬＫの周波数をｆ１からｆ２に下げる場合について説明する。
【００９４】
この場合、周波数制御回路２６では、周波数をｆ１からｆ２に下げる変更であることが判断される。
これにより、周波数制御回路２６では、ターゲット回路２１に供給すべきシステムクロックＳＹＳＣＬＫの周波数を下げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示される（図１３のＳＴ１５）。
これにより、クロックパルス発生回路２２では、図１２（Ｄ）に示すように、ターゲット回路２２へのシステムクロックＳＹＳＣＬＫの周波数がｆ１からｆ２に下げられる（図１３のＳＴ１５）。
続いて、周波数制御回路２６では、周波数−電圧変換回路２３へのクロックＣＬＫの周波数を下げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示される（図１３のＳＴ１６）。
これにより、クロックパルス発生回路２２では、図１２（Ｃ）に示すように、周波数−電圧変換回路２３へのクロックＣＬＫの周波数がｆ１からｆ２に下げられる。
【００９５】
なお、クロックパルス発生回路２２がターゲット回路２１へ供給するシステムクロックＳＹＳＣＬＫと周波数−電圧変換回路２３に供給するクロックＣＬＫを同時に切り替えることが可能ならば、同時に切り替えても構わない。
【００９６】
以上説明したように、本第３の実施形態によれば、多階調のクロック周波数のクロックを発生することが可能で、周波数制御回路２６による制御信号Ｓ２６１により独立して指示された周波数のシステムクロックＳＹＳＣＬを発生して、指示されたタイミングでターゲット回路２１に供給し、独立して指示された周波数のクロックＣＬＫを指示されたタイミングで周波数−電圧変換回路に供給するクロックパルス発生回路２２と、クロックパルス発生回路２２により供給されたクロックＣＬＫの周波数に対して、電源電圧発生回路２４から供給される電源電圧ＶDDが高いか低いかを判断し、電源電圧が高い場合には、電源電圧発生回路２４に電源電圧を下げるように信号Ｓ２３により指示し、供給されたクロック周波数に対して、電源電圧が低い場合には、電源電圧発生回路２４に電源電圧を上げるように信号Ｓ２３により指示する周波数−電圧変換回路２３と、周波数−電圧変換回路２３からの指示に従い、電源電圧ＶDDを上げ下げしてターゲット回路２１および周波数−電圧変換回路２３に供給する電源電圧発生回路２４と、周波数−電圧変換回路に供給するクロック周波数と、ターゲット回路２１に供給するクロック周波数を独立して制御可能で、周波数を上げる場合には、周波数−電圧変換回路２３に供給するクロック周波数を上げ、電源電圧が上がるのに十分な時間が経過した後においてターゲット回路２１供給するクロック周波数を上げさせ、周波数を下げる場合には、ターゲット回路２１に供給するクロック周波数を下げさせ、続いて、周波数−電圧変換回路２３に供給するクロック周波数を下させる周波数制御回路２３とを設けたので、以下の効果を得ることができる。
【００９７】
すなわち、ターゲット回路２１と周波数−電圧変換回路２３に供給するクロックを独立して制御することができることにより、ターゲット回路２１の周波数を切り替える前に、電源電圧をあげておくことができる。
また、周波数−電圧変換回路２３による低消費電力化技術を複数クロックのシステムに応用することができる。
また、タイマの時間計測により、事前に電源電圧を上げておく時間を最小限にとどめることができる。
さらに、周波数−電圧変換回路２３のデータを利用することにより、電源電圧を観測することができ、システムの信頼性が高まるという利点がある。
【００９８】
第４実施形態
図１４は、本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第４の実施形態を示すブロック図である。
【００９９】
本第４の実施形態が上述した第３の実施形態と異なる点は、タイマを設けていない点にある。
【０１００】
そのため、本第４の実施形態に係る周波数−電圧変換回路２３Ａは、供給されたクロックＣＬＫの周波数に対して、電源電圧発生回路２４から供給される電源電源電圧ＶDDが高いか低いかを判断し、その結果を信号Ｓ２３Ａにより周波数制御回路２６に報知するように構成されている。
第３の実施形態に係る周波数制御回路２６は、タイマ２５により、電源電圧がＶ１に収束した時刻Ｔ１を検知していたのに対して、本第４の実施形態に係る周波数制御回路２６Ａは、周波数−電圧変換回路２３の判断結果により、その時刻Ｔ１を検知し、換言すれば、電源電圧ＶDDがＶ１に収束したかどうかを判断し、電源電圧ＶDDがＶ１に収束した（上がった）ことを確認した後、ターゲット回路２１に供給するシステムクロックＳＹＳＣＬＫの周波数を上げるように指示を出す。
周波数−電圧変換回路２３Ａが、電源電圧を上げるように指示している期間は、また電源電圧が収束していないからである。
【０１０１】
図１５は、本第４の実施形態に係る周波数制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【０１０２】
本第４の実施形態に係る周波数制御回路２６Ａは、図示しない制御系からターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数変更指示を受けると、指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定を行い（図１５のＳＴ２１）、周波数を上げる場合には、周波数−電圧変換回路２３ＡへのクロックＣＬＫの周波数を上げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示し（図１５のＳＴ２２）、周波数−電圧変換回路２３Ａからの信号Ｓ２３Ａにより電源電圧ＶDDの収束を確認した時点で（図１５のＳＴ２３）、ターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数を上げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示する（図１５のＳＴ２４）。
また、周波数制御回路２６Ａは、周波数を下げる動作をすべきものと判定した場合には、ターゲット回路２１に供給すべきシステムクロックＳＹＳＣＬＫの周波数を下げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示し（図１５のＳＴ２５）、周波数−電圧変換回路２３へのクロックＣＬＫの周波数を下げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示する（図１５のＳＴ２６）。
【０１０３】
本第４の実施形態によれば、上述した第３の実施形態の効果と同様の効果を得ることができる。
【０１０４】
第５実施形態
図１６は、本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第５の実施形態を示すブロック図である。
【０１０５】
本第５の実施形態では、上述した第３の実施形態に係るタイマ２５により時間を計測してターゲット回路２１に供給するシステムクロックＳＹＳＣＬＫの周波数を上げる時刻Ｔ１を検知する方法と、上述した第４の実施実施形態に係る周波数−電圧変換回路２３Ｂの判断結果により電源電圧の遷移が収束したことを知る方法の両方を兼ね備えた構成となっている。
【０１０６】
図１７は、本第５の実施形態に係る周波数制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【０１０７】
本第５の実施形態に係る周波数制御回路２６Ｂは、図示しない制御系からターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数変更指示を受けると、指示された周波数から周波数を高くする（上げる）動作をすべきか低くする（下げる）動作をすべきかの判定を行い（図１７のＳＴ３１）、周波数を上げる場合には、周波数−電圧変換回路２３ＡへのクロックＣＬＫの周波数を上げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示し（図１７のＳＴ３２）、その周波数で電源電圧ＶDDを上げるために必要な時間を、タイマ２５のコンペアレジスタ２５２に設定し、タイマ２５からの一致信号Ｓ２５を検知し（図１７のＳＴ３３）、かつ周波数−電圧変換回路２３Ａからの信号Ｓ２３Ａにより電源電圧ＶDDの収束を確認した時点で（図１７のＳＴ３４）、ターゲット回路２１へのシステムクロックＳＹＳＣＬＫの周波数を上げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示する（図１７のＳＴ３５）。
また、周波数制御回路２６Ｂは、周波数を下げる動作をすべきものと判定した場合には、ターゲット回路２１に供給すべきシステムクロックＳＹＳＣＬＫの周波数を下げるように、制御信号Ｓ２６１によりクロックパルス発生回路２２に指示し（図１７のＳＴ３６）、周波数−電圧変換回路２３へのクロックＣＬＫの周波数を下げるように制御信号Ｓ２６１によりクロックパルス発生回路２２に指示する（図１７のＳＴ３７）。
【０１０８】
本第５の実施形態によれば、タイマ２５により、ターゲット回路２１に供給するシステムクロックＳＹＳＣＬＫの周波数を上げる時刻Ｔ１を検知し、周波数−電圧変換回路２３Ａの判断結果から電源電圧が所望の値に収束したことを確認でき、より信頼性の高い周波数制御を実現できる利点がある。
【０１０９】
【発明の効果】
以上説明したように、本発明によれば、ＣＰＵなどターゲット回路（システム）の制御を行っている回路が時間を管理しながら、制御する必要がなく、割り込み処理等が発生せず、システム側の負荷が軽減される。
また、ターゲット回路側は周波数の制御のみ考慮すればよく、電源電圧の制御のための負荷がない。
また、ターゲット回路側は任意の時刻に変更の指示をだすことが可能であり、通常の処理の空いているときに処理すればよく、スケジューリングの負荷が小さい。
【０１１０】
本発明によれば、ターゲット回路と周波数−電圧変換回路に供給するクロックを独立して制御することができることから、ターゲット回路の周波数を切り替える前に、電源電圧をあげておくことができる。
また、周波数−電圧変換回路による低消費電力化技術を複数クロックのシステムに応用することができる。
また、タイマの時間計測により、事前に電源電圧を上げておく時間を最小限にとどめることができる。
さらに、周波数−電圧変換回路のデータを利用することにより、電源電圧を観測することができ、システムの信頼性が高まるという利点がある。
【図面の簡単な説明】
【図１】本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第１の実施形態を示すブロック図である。
【図２】本第１の実施形態に係るタイマの具体的な構成例を示す図である。
【図３】本第１の実施形態に係るクロック供給回路の具体的な構成例を示す図である。
【図４】本実施形態においてクロック周波数と電源電圧との関係の一例を示す図である。
【図５】本第１の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのタイミングチャートである。
【図６】本第１の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【図７】本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第２の実施形態を示すブロック図である。
【図８】本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第３の実施形態を示すブロック図である。
【図９】本第３の実施形態に係るクロックパルス発生回路の具体的な構成例を示す図である。
【図１０】本第３の実施形態に係る周波数−電圧変換回路の具体的な構成例を示す図である。
【図１１】本第３の実施形態に係るタイマの具体的な構成例を示す図である。
【図１２】本第３の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのタイミングチャートである。
【図１３】本第３の実施形態における制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【図１４】本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第４の実施形態を示すブロック図である。
【図１５】本第４の実施形態における周波数制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【図１６】本発明に係る電源電圧周波数制御回路を採用した電子回路システムの第５の実施形態を示すブロック図である。
【図１７】本第５の実施形態における周波数制御回路のクロック周波数と電源電圧を変更する制御動作を説明するためのフローチャートである。
【図１８】従来の課題を説明するための図である。
【符号の説明】
１０，１０Ａ…電子回路システム、１１…ターゲット回路、１１１…ＣＰＵ，１１２…タイマ、１１２１…カウンタ、１１２２…コンペアレジスタ、１１２３…コンパレータ、１１３…周辺回路、１２…クロック供給回路、１２１…位相同期回路（ＰＬＬ回路）、１２２…分周器、１２３…セレクタ、１３…電源電圧供給回路、１４…制御回路、１５…タイマ、２０，２０Ａ，２０Ｂ…電子回路システム、２１…ターゲット回路、２２…クロックパルス発生回路、２３，２３Ａ…周波数−電圧変換回路、２４…電源電圧発生回路、２５…タイマ、２５１…カウンタ、２５２…コンペアレジスタ、２５３…コンパレータ、２６，２６Ａ，２６Ｂ…周波数制御回路。
Claims (20)
- システムクロックに同期して、プロセッサと周辺回路とが連動して要求されたタスクを処理し、上記プロセッサは周波数変更値と変更時間を指示するターゲット回路と、
複数のクロック周波数のシステムクロックを供給可能で、システムクロックに同期して処理を行う上記ターゲット回路に対して、第１の制御信号を受けたときに、当該第１の制御信号に応じたクロック周波数のシステムクロックを供給するクロック供給回路と、
第２の制御信号を受けたときに、当該第２の制御信号に応じた値の電源電圧を上記ターゲット回路に供給する電源電圧供給回路と、
上記ターゲット回路からの周波数変更値と変更時間の指示に従い、上記第１の制御信号を上記クロック供給回路に出力し、上記第２の制御信号を上記電源電圧供給回路に出力する制御手段と、を有し、
上記制御手段は、
上記クロック供給回路が供給しているクロックの周波数と上記ターゲット回路のプロセッサにより指示された周波数変更値とを比較し、比較結果に応じて周波数を高くするか低くするかを判定して、上記第１の制御信号により上記クロック供給回路に指示し、
周波数を高くする判定を行った場合には、指示された時刻より早い時刻において電源電圧を上げるように上記第２の制御信号を上記電源電圧供給回路に出力し、指示された時刻にシステムクロック周波数を指示された周波数値に上げるように上記第１の制御信号を上記クロック供給回路に出力し、
上記クロック供給回路は、システムクロックを供給し続けつつ、指示された時刻に周波数値を上げたシステムクロックを連続的に供給する
電源電圧周波数制御回路。 - 上記制御手段は、上記ターゲット回路のプロセッサから指示される周波数変更値から、上記ターゲット回路に供給する電源電圧値を算出し、上記第２の制御信号により上記電源電圧供給回路に指示する
請求項１記載の電源電圧周波数制御回路。 - 上記制御手段は、上記ターゲット回路に供給するシステムクロックの周波数値と上記ターゲット回路に供給する電源電圧値の関係のテーブルを保持しており、指示された周波数値に応じた電圧を選択して、上記第２の制御信号により上記電源電圧供給回路に指示する
請求項１記載の電源電圧周波数制御回路。 - 上記制御手段は、指示された上記ターゲット回路に供給するシステムクロックの周波数値から、周波数−電圧変換を行い、変換して得られた電源電圧値を、上記第２の制御信号により上記電源電圧供給回路に指示する
請求項１記載の電源電圧周波数制御回路。 - 上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、
上記制御手段は、上記ターゲット回路のプロセッサから指示された周波数変更時間を上記タイマに設定し、当該タイマによる一致信号を入力すると、上記第１の制御信号を上記クロック供給回路に出力する
請求項１記載の電源電圧周波数制御回路。 - 上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、
上記制御手段は、周波数を高くする時刻から電源電圧を上げる時刻を算出し、算出した時刻に基づく時間を上記タイマに設定し、当該タイマによる一致信号を入力すると、上記第２の制御信号を上記電源電圧供給回路に出力する
請求項１記載の電源電圧周波数制御回路。 - 上記制御手段は、周波数を低くする判定を行った場合には、指示された時刻にシステムクロック周波数を指示された周波数値に下げるように上記第１の制御信号を上記クロック供給回路に出力し、電源電圧を下げるように上記第２の制御信号を上記電源電圧供給回路に出力する
請求項１記載の電源電圧周波数制御回路。 - 上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、
上記制御手段は、周波数を高くする時刻から電源電圧を上げる時刻を算出し、算出した時刻に基づく時間を上記タイマに設定し、当該タイマによる一致信号を入力すると、上記第２の制御信号を上記電源電圧供給回路に出力する
請求項７記載の電源電圧周波数制御回路。 - 供給されたクロック周波数に対して電源電圧が高いか低いかを判断し、高い場合には電源電圧を下げるように、低い場合には上げるように指示する電圧指示信号を出力する周波数−電圧変換回路と、
周波数変更値の指示に従い、周波数変更を指示する制御信号を出力する制御手段と、
複数のクロック周波数のシステムクロックを供給可能で、システムクロックに同期して処理を行う上記ターゲット回路および上記周波数−電圧変換回路に対して、上記制御信号を受けたときに、当該制御信号に応じたクロック周波数のシステムクロックをそれぞれ独立して供給するクロック供給回路と、
上記電圧指示信号を受けたときに、上記電圧指示信号に応じた値の電源電圧を上記ターゲット回路および周波数−電圧変換回路に供給する電源電圧供給回路と、を有し、
上記制御手段は、
周波数を高くする指示を受けた場合には、上記周波数−電圧変換回路に供給するクロック周波数を上げ、電源電圧が上がるのに十分な時間が経過した後において上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示し、
上記クロック供給回路は、システムクロックを供給し続けつつ、指示された上記十分な時間経過後の時刻に周波数値を上げたシステムクロックを連続的に供給する
電源電圧周波数制御回路。 - 上記制御手段は、周波数を低くする指示を受けた場合には、上記ターゲット回路に供給するクロック周波数を下げ、続いて、上記周波数−電圧変換回路に供給するクロック周波数を下げるように上記制御信号により上記クロック供給回路に指示する
請求項９記載の電源電圧周波数制御回路。 - 上記制御手段は、周波数を低くする指示を受けた場合には、上記周波数−電圧変換回路に供給するクロック周波数と、上記ターゲット回路に供給するクロック周波数を同時に下げるように上記制御信号により上記クロック供給回路に指示する
請求項９記載の電源電圧周波数制御回路。 - 上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、
上記制御手段は、周波数を高くする時刻から電源電圧を上げる時刻を算出し、算出した時刻に基づく時間を上記タイマに設定し、当該タイマによる一致信号を入力すると、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する
請求項９記載の電源電圧周波数制御回路。 - 上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、
上記制御手段は、周波数を高くする時刻から電源電圧を上げる時刻を算出し、算出した時刻に基づく時間を上記タイマに設定し、当該タイマによる一致信号を入力すると、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する
請求項１０記載の電源電圧周波数制御回路。 - 上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、
上記制御手段は、周波数を高くする時刻から電源電圧を上げる時刻を算出し、算出した時刻に基づく時間を上記タイマに設定し、当該タイマによる一致信号を入力すると、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する
請求項１１記載の電源電圧周波数制御回路。 - 上記制御手段は、電源電圧が上がったことを検知し、電源電圧が上がったことを確認した後、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する
請求項９記載の電源電圧周波数制御回路。 - 上記制御手段は、電源電圧が上がったことを検知し、電源電圧が上がったことを確認した後、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する
請求項１０記載の電源電圧周波数制御回路。 - 上記制御手段は、電源電圧が上がったことを検知し、電源電圧が上がったことを確認した後、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する
請求項１１記載の電源電圧周波数制御回路。 - 上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、
上記制御手段は、周波数を高くする時刻から電源電圧を上げる時刻を算出し、算出した時刻に基づく時間を上記タイマに設定し、当該タイマによる一致信号を入力し、かつ電源電圧が上がったことを検知し、電源電圧が上がったことを確認した後、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する
請求項９記載の電源電圧周波数制御回路。 - 上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、
上記制御手段は、周波数を高くする時刻から電源電圧を上げる時刻を算出し、算出した時刻に基づく時間を上記タイマに設定し、当該タイマによる一致信号を入力し、かつ電源電圧が上がったことを検知し、電源電圧が上がったことを確認した後、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する
請求項１０記載の電源電圧周波数制御回路。 - 上記制御手段により計測すべき時間が設定可能で、設定された時間を計測する一致信号を出力するタイマを有し、
上記制御手段は、周波数を高くする時刻から電源電圧を上げる時刻を算出し、算出した時刻に基づく時間を上記タイマに設定し、当該タイマによる一致信号を入力し、かつ電源電圧が上がったことを検知し、電源電圧が上がったことを確認した後、上記ターゲット回路に供給するクロック周波数を上げるように上記制御信号により上記クロック供給回路に指示する
請求項１１記載の電源電圧周波数制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001343168A JP3794312B2 (ja) | 2001-11-08 | 2001-11-08 | 電源電圧周波数制御回路 |
| US10/291,735 US6778418B2 (en) | 2001-11-08 | 2002-11-12 | Power-supply voltage frequency control circuit |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001343168A JP3794312B2 (ja) | 2001-11-08 | 2001-11-08 | 電源電圧周波数制御回路 |
| US10/291,735 US6778418B2 (en) | 2001-11-08 | 2002-11-12 | Power-supply voltage frequency control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003150269A JP2003150269A (ja) | 2003-05-23 |
| JP3794312B2 true JP3794312B2 (ja) | 2006-07-05 |
Family
ID=32827398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001343168A Expired - Lifetime JP3794312B2 (ja) | 2001-11-08 | 2001-11-08 | 電源電圧周波数制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6778418B2 (ja) |
| JP (1) | JP3794312B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927605B2 (en) * | 2003-11-07 | 2005-08-09 | Hewlett-Packard Development Company, L.P. | System and method for dynamically varying a clock signal |
| JP2005310854A (ja) * | 2004-04-19 | 2005-11-04 | Sanyo Electric Co Ltd | 駆動回路 |
| US7228446B2 (en) * | 2004-12-21 | 2007-06-05 | Packet Digital | Method and apparatus for on-demand power management |
| US7337335B2 (en) * | 2004-12-21 | 2008-02-26 | Packet Digital | Method and apparatus for on-demand power management |
| US7257723B2 (en) * | 2005-01-07 | 2007-08-14 | Atheros Communications, Inc. | Reducing power consumption in embedded systems by controlling voltage based on system state and partition designation |
| US7167035B2 (en) * | 2005-02-22 | 2007-01-23 | Freescale Semiconductor, Inc. | Delay circuitry and method therefor |
| US7164998B2 (en) * | 2005-02-22 | 2007-01-16 | Freescale Semiconductor, Inc. | Method for determining programmable coefficients to replicate frequency and supply voltage correlation in an integrated circuit |
| US7301378B2 (en) * | 2005-02-22 | 2007-11-27 | Freescale Semiconductor, Inc. | Circuit and method for determining optimal power and frequency metrics of an integrated circuit |
| JP4082706B2 (ja) * | 2005-04-12 | 2008-04-30 | 学校法人早稲田大学 | マルチプロセッサシステム及びマルチグレイン並列化コンパイラ |
| TWI309766B (en) * | 2006-05-11 | 2009-05-11 | Asustek Comp Inc | Method and apparatus for switching performance |
| US8219845B2 (en) * | 2007-05-09 | 2012-07-10 | Microsoft Corporation | Timer service uses a single timer function to perform timing services for both relative and absolute timers |
| US8312299B2 (en) | 2008-03-28 | 2012-11-13 | Packet Digital | Method and apparatus for dynamic power management control using serial bus management protocols |
| JP2013196619A (ja) * | 2012-03-22 | 2013-09-30 | Fujitsu Ltd | 半導体装置及び半導体装置の制御方法 |
| WO2015097657A2 (en) * | 2013-12-23 | 2015-07-02 | Marvell Israel (M.I.S.L) Ltd. | Apparatus and method for reacting to a change in supply voltage |
| KR102615227B1 (ko) * | 2018-02-01 | 2023-12-18 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104443A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 大規模集積回路 |
| JPH05108193A (ja) * | 1991-10-15 | 1993-04-30 | Nec Corp | マイクロコンピユータ |
| JPH05119876A (ja) * | 1991-10-25 | 1993-05-18 | Toshiba Corp | 電子装置及びその装置に含まれる集積回路 |
| JP3718251B2 (ja) * | 1994-02-28 | 2005-11-24 | 株式会社ルネサステクノロジ | データ処理装置 |
| JPH08339235A (ja) * | 1995-06-14 | 1996-12-24 | Hitachi Ltd | 半導体集積回路 |
| US5832284A (en) * | 1996-12-23 | 1998-11-03 | International Business Machines Corporation | Self regulating temperature/performance/voltage scheme for micros (X86) |
| FI117523B (fi) * | 1998-10-07 | 2006-11-15 | Nokia Corp | Menetelmä tehonkulutuksen säätämiseksi |
| US6437302B1 (en) * | 2000-08-24 | 2002-08-20 | Pillar Industries | Interruptible variable frequency power supply and load matching circuit, and method of design |
| US6348780B1 (en) * | 2000-09-22 | 2002-02-19 | Texas Instruments Incorporated | Frequency control of hysteretic power converter by adjusting hystersis levels |
| US6608521B1 (en) * | 2002-05-14 | 2003-08-19 | Texas Instruments Incorporated | Pulse width modulation regulator control circuit having precise frequency and amplitude control |
-
2001
- 2001-11-08 JP JP2001343168A patent/JP3794312B2/ja not_active Expired - Lifetime
-
2002
- 2002-11-12 US US10/291,735 patent/US6778418B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20040090808A1 (en) | 2004-05-13 |
| JP2003150269A (ja) | 2003-05-23 |
| US6778418B2 (en) | 2004-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3794312B2 (ja) | 電源電圧周波数制御回路 | |
| US7290156B2 (en) | Frequency-voltage mechanism for microprocessor power management | |
| JP6595092B2 (ja) | 電力配分ネットワーク（ｐｄｎ）ドループ／オーバシュート緩和 | |
| US7302599B2 (en) | Instantaneous frequency-based microprocessor power management | |
| US7971076B2 (en) | Circuitry and method for monitoring a supply voltage | |
| JP2002100967A (ja) | 電源電圧制御装置、半導体装置およびその駆動方法 | |
| JPH10154022A (ja) | データ処理システム内の種々のクロック源間を切り替える装置およびその方法 | |
| WO2013023393A1 (zh) | 一种动态调节电压和频率的电路控制系统和方法 | |
| JP2008524745A (ja) | オンデマンド電力管理の方法及び機器 | |
| JP2008524744A (ja) | オンデマンド電力管理の方法及び機器 | |
| KR19990014219A (ko) | 클록 생성 방법 및 장치 | |
| JP4655683B2 (ja) | スルーレート調整回路およびスルーレート調整方法 | |
| JP2000322147A (ja) | リセット信号発生回路 | |
| KR20040009269A (ko) | 다중 클럭 위상 결정 시스템 | |
| KR100958811B1 (ko) | 지연고정루프회로 | |
| JPH11308102A (ja) | 位相同期回路 | |
| US20110267118A1 (en) | Delay locked loop of semiconductor integrated circuit and method for driving the same | |
| TWI668563B (zh) | 資料儲存決定裝置 | |
| JP2014089748A (ja) | 電子回路、詳細にはデジタル回路に電力を供給するための装置およびそれに関連する方法 | |
| CN1332287C (zh) | 电源管理的频率电压装置及频率电压控制的方法 | |
| GB2406935A (en) | Multiple clock zone CPU each zone having a clock controller adjusting the frequency according to a zone power signal and adjustments from other zones | |
| JPH11296253A (ja) | バッテリ・バックアップ・クロックを駆動する方法及び装置 | |
| JPH11289250A (ja) | Ｐｌｌ回路およびシリアル・パラレル変換回路 | |
| JP2000243910A (ja) | 半導体集積回路 | |
| KR20230098057A (ko) | 주파수 제어 회로 및 주파수 제어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3794312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |