KR20060038450A - 융기 부분을 구비한 메모리 카드 - Google Patents

융기 부분을 구비한 메모리 카드 Download PDF

Info

Publication number
KR20060038450A
KR20060038450A KR1020067001156A KR20067001156A KR20060038450A KR 20060038450 A KR20060038450 A KR 20060038450A KR 1020067001156 A KR1020067001156 A KR 1020067001156A KR 20067001156 A KR20067001156 A KR 20067001156A KR 20060038450 A KR20060038450 A KR 20060038450A
Authority
KR
South Korea
Prior art keywords
card
circuit board
memory system
dimension
passive electrical
Prior art date
Application number
KR1020067001156A
Other languages
English (en)
Other versions
KR101199600B1 (ko
Inventor
헴 피. 타키아
Original Assignee
샌디스크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/621,882 external-priority patent/US20050013106A1/en
Application filed by 샌디스크 코포레이션 filed Critical 샌디스크 코포레이션
Publication of KR20060038450A publication Critical patent/KR20060038450A/ko
Application granted granted Critical
Publication of KR101199600B1 publication Critical patent/KR101199600B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/04—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the shape
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing
    • G11B20/04—Direct recording or reproducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Semiconductor Memories (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

주변 카드(200)는 회로 보드와, 상기 회로 보드 상의 다양한 회로 소자들과, 한 세트의 사용자 터미널들과, 한 세트의 테스트 터미널들과, 그리고 상기 회로 소자 및 상기 회로 보드의 일부분을 덮는 인클로저를 포함한다. 상기 인클로저는 사용자 터미널들(230)과 테스트 터미널들(232)을 덮지 않는다. 주변 카드가 테스트된 후에, 상기 테스트 터미널들(232)은 상기 테스트 터미널들로의 액세스를 방지하기 위해 컨포멀 컨택 코팅으로 덮인다.

Description

융기 부분을 구비한 메모리 카드{MEMORY CARD WITH RAISED PORTION}
본 발명은 주변 카드 기술에 관한 것이다.
본 출원은 2003년 7월 17일 출원된 제목 "Peripheral Card with Hidden Test Pins"의 U.S. 특허 출원 번호 10/621,882의 계속 출원이며, 상기 출원은 그 자체로 본 명세서에 합체된다.
본 출원은 출원인 Hem P. Takiar, 대리인 Docket SDK1P014/370의 2003년 6월 23일 출원된 미국 특허 출원 번호 10/602,373인 제목 "Method For Efficiently Producing Removable Peripheral Cards"와 관계가 있으며, 상기 출원은 그 자체가 본 명세서에 참조로서 인용된다.
메모리 카드는 데이터 저장을 제공하는 비교적 작은 이동식 카드(removable card)이다. 모든 경우에 필요한 것은 아니지만 대부분 경우에, 메모리 카드는 집적 회로 기판이다. 이러한 메모리 카드는 컴퓨팅 디바이스, 카메라, 이동 전화, PDA 및 다른 디바이스들을 포함하는 전자 디바이스들 상의 포트(port) 또는 커넥터(connector)에 플러그(plug)되거나 또는 이들에 의해 수납(receive)된다. 메모리 카드의 일 예는 비휘발성 메모리를 사용한다. 전기적 소거 프로그램가능 읽기 전용 메모리(EEPROM) 및 플래시 메모리는 가장 대중적인 비휘발성 반도체 메모리이다. 메모리 카드의 일부 예들은 CompactFlashTM, MMCTM, Smart Media, Secure DigitalTM, 및 Memory Stick을 포함한다.
플래시 메모리 카드는 하나 이상의 플래시 메모리 셀 어레이를 포함하는 메모리 카드이다. 일부 플래시 메모리 카드들은 또한 비트라인 디코더, 워드라인 디코더, 상태 기계(state machine), 제어기 및 다른 회로소자를 포함한다. 수많은 경우에, 제어기는 제 1 반도체 다이에서 구현될 것이고, 반면에 플래시 메모리 셀 어레이, 비트라인 디코더, 워드라인 디코더, 및 상태 기계는 제 2 반도체 다이에서 구현된다. 시간의 경과에 따라, 개별 메모리 셀의 크기를 축소함으로써 및 어레이 내에 더 많은 수의 셀들을 위치시킴으로써 플래시 메모리 어레이가 더욱 조밀해졌다.
제품 신뢰도 및 소비자 만족도를 유지하기 위해, 메모리 카드의 제조자는 임의의 제조 결함이 있는지를 결정하기 위해 제조 공정 동안에 메모리 카드를 테스트할 것이다. 수많은 경우에, 메모리 카드상의 사용자 I/O 핀들은 제어기로 접속한다. 그러나, 제조 동안에 수행되는 테스트는 전형적으로 메모리 어레이의 각 셀을 테스트하기 위해 메모리 어레이(제어기를 바이패스(bypass)함으로써)에 직접 액세스하고자 한다. 추가로, 더 많은 핀이 효율성을 높일 수 있고 메모리 카드의 관련된 소자들의 테스트를 완성할 수 있다. 따라서, 수많은 메모리 카드는 사용자 I/O 핀들에 더하여 테스트 핀들을 포함할 것이다. 메모리 카드를 테스트 핀에 관한 정전 방전(electrostatic discharge)으로부터 보호하기 위해 그리고 카드상의 데이터 가 테스트 핀을 통해 잘못 액세스되는 것을 방지하기 위해, 테스트 핀은 제조 공정 후에 메모리 카드의 사용자에게 노출되어서는 안된다.
메모리 카드의 일예가 U.S 특허 번호 6,410,355("355 특허")에 개시되어 있으며, 상기 355 특허는 그 자체로 본 명세서에 참조로서 인용된다. 상기 355 특허에서, 플래시 메모리를 사용하는 메모리카드가 메모리 카드의 일 가장자리(one edge)에 한 세트의 테스트 핀(a set of test pins)을 구비하도록 제조된다. 메모리 카드가 테스트된 후에, 메모리 카드의 상기 테스트 핀은 제거되고 그 다음, 메모리 카드는 패키지(package)된다. "355 특허"의 디바이스가 잘 작동한다고 하더라도, 개선이 필요하다. 우선, 제거되는 테스트 핀들은 회로 보드 상의 면적을 차지한다. 회로 보드 상의 밀도를 증가시키고자 하는 경향이 있으므로; 고객에게 사용되지 않을 소자들의 회로 보드 부분을 사용하지 않는 것이 유리할 것이다. 두 번째로, 만약 메모리 카드가 업무에서 고장이 난다면, 메모리 카드가 왜 고장이 났는지를 결정하기 위해 디바이스를 테스트할 테스트 핀이 없다. 디바이스 고장에 따르는 이러한 테스트는 메모리 카드의 제조자로 하여금 디바이스 신뢰도 및 제조 공정을 개선할 수 있도록 한다.
플래시 메모리를 사용하는 메모리 카드의 다른 예는 최근 발매된 Mini-SD 카드이다. Mini-SD 카드의 일 상업용 버전에서, 메모리 어레이는 회로 보드의 상부에 실장(mount)되고 상기 제어기는 메모리 어레이 상에 실장된다. 사용자 I/O 핀들 및 테스트 핀들은 회로 보드의 바닥 상에 형성된다. 메모리 카드가 테스트된 후에, 회로 보드(제어기, 메모리 어레이 및 다른 소자들을 구비함)가 바닥 리드(bottom lid)에 상부 리드(top lid)를 부착함으로써 봉해진다(enclose). 바닥 리드 및 상부 리드 양자 모두는 하드 플라스틱(hard plastic)으로 만들어지고, 회로 보드를 봉하기 전에 몰드(mold)로부터 제조된다. 상부 및 바닥 리드들이 만들어진 후에, 상부 리드는 바닥 리드에 초음파 용접되어(ultrasonically welded) 회로 보드(제어기, 메모리 어레이 및 다른 소자들을 구비함)를 봉한다. 바닥 리드는 사용자 I/O 핀들을 위한 개구부(opening)를 포함한다. 바닥 리드는 테스트 핀을 위한 개구부는 포함하지 않으므로; 테스트 핀들은 사용자들에게 노출되지 않는다. 회로 보드의 바닥과 바닥 리드 사이에 작은 에어갭(air gap)이 존재할 것이다. 이러한 설계는 잘 작동하지만, 상부 및 바닥 리드들은 제조하기에 비교적 비싸다. 또한, 상부 리드들은 비교적 커서 얼마나 작은 메모리 카드가 제조될 수 있느냐를 제한한다. 산업에서 메모리 카드의 크기를 점차 줄이는 경향이 있다.
따라서, 전술한 제한 사항이 없는 메모리 카드를 위한 테스트 핀을 제공할 필요가 있다. 다른 유형의 주변 카드들에도 유사한 문제가 존재하고, 이러한 주변 카드들은 무선 통신 디바이스, GPS 디바이스, 셀룰러 디바이스, 네트워크 인터페이스, 모뎀, 디스크 저장 시스템 및 다른 디바이스를 구현한다.
본 발명은 개략적으로 숨은 테스트 핀들을 구비한 주변 카드 기술에 관한 것이다. 본 발명의 일 실시예는 회로 보드와, 상기 회로 보드 상의 회로 소자들과, 상기 회로 보드 상의 한 세트의 사용자 터미널들과, 여기서 상기 한 세트의 사용자 터미널들은 적어도 상기 회로 소자들의 서브세트(subset)와 접촉해 있으며(in communication with), 상기 회로 보드 상의 한 세트의 테스트 터미널들과, 여기서 상기 한 세트의 터미널들은 상기 하나 이상의 회로 소자들과 접촉해 있으며, 상기 한 세트의 사용자 터미널들과 상기 한 세트의 테스트 터미널들을 덮지 않으면서 상기 회로 보드의 일부분을 덮는 인클로저(enclosure)와, 그리고 상기 테스트 터미널들을 덮어 상기 테스트 터미널들로의 액세스를 방지하는 상기 회로 보드의 제 1 표면상의 컨포멀 컨택 코팅(conformal contact coating)을 포함한다.
이러한 주변 카드를 제조하는 일 실시예는 회로 보드에 회로 소자들을 추가하는 단계를 포함하며, 여기서 상기 회로 보드(적당한 경우 몇 포인트에서)는 한 세트의 테스트 터미널을 포함한다. 하나 이상의 회로 소자들은 테스트 터미널들을 사용하여 테스트된다. 그 다음, 상기 테스트 터미널들은 상기 테스트 터미널들로의 액세스를 방지하기 위해 컨포멀 컨택 코팅으로 덮인다. 일 실시예에서, 상기 테스트 터미널들은 상기 회로 보드의 제 1 표면상에 직접 액체를 인가함으로써 컨포멀 컨택 코팅으로 덮인다. 다른 실시예에서, 상기 테스트 터미널들은 상기 회로 보드의 제 1 표면상에 직접 필름(film)을 인가함으로써 컨포멀 컨택 코팅으로 덮인다.
본 발명의 일부 실시예들은 한번에 배치(batch)로 주변 카드들을 제조하고, 그 다음 상기 배치(batch)를 개별 메모리 카드들로 싱귤레이션(singulation)하는 단계를 포함한다. 본 발명은 싱귤레이션 전 또는 후에 상기 테스트 핀을 덮는 것을 허용한다. 예를 들면, 일 실시예는 복수의 회로 보드 스트립(circuit board of strip)(복수의 회로 보드 각각은 한 세트의 테스트 터미널을 포함한다)에 회로 소자들을 추가하는 단계와, 상기 접속된 회로 보드들을 분리하는 단계와, 상기 테스트 터미널들을 사용하여 상기 회로 보드들의 상기 회로 소자들을 테스트하는 단계와, 그리고 상기 회로 보드들 각각의 제 1 표면상에 컨포멀 컨택 코팅을 인가하는 단계를 포함한다. 상기 컨포멀 컨택 코팅은 테스트 터미널들을 덮어 상기 테스트 터미널들로의 액세스를 방지하여, 특정 회로 보드는 상기 특정 회로 보드가 테스트된 후에 덮인 테스트 터미널들을 구비하게 된다.
본 발명은 플래시 메모리 카드를 포함하는 메모리 카드의 제조에 적용될 수 있다. 본 명세서에 개시된 기술은 다른 주변 카드들에 적용될 수 있다. 예를 들면, 본 발명은 무선 통신 디바이스, GPS 디바이스, 셀룰러 디바이스, 네트워크 인터페이스, 모뎀, 디스크 저장 시스템 및 다른 디바이스들을 포함하는 이동식 주변 카드들에 사용될 수 있다. 본 발명은 임의의 한 유형의 주변 카드에 제한되지 않으며 수많은 다른 유형의 주변 카드들에 사용될 수 있도록 의도된다.
본 발명의 상기 및 다른 목적들 및 장점들은 하기의 상세한 설명으로부터 더욱 명확해질 것인바, 하기에서 본 발명의 바람직한 실시예가 도면과 함께 설명된다.
도 1은 본 발명의 제 1 실시예에 따른 메모리 카드의 바닥의 사시도이다.
도 2는 본 발명의 제 1 실시예에 따른 메모리 카드의 상부의 사시도이다.
도 3은 본 발명의 제 1 실시예에 따른 메모리 카드의 제 1 측면도이다.
도 4는 본 발명의 제 2 실시예에 따른 메모리 카드의 상부의 사시도이다.
도 5는 본 발명의 제 3 실시예에 따른 메모리 카드의 상부의 사시도이다.
도 6은 본 발명의 제 4 실시예에 따른 메모리 카드의 상부의 사시도이다.
도 7은 본 발명의 제 4 실시예에 따른 메모리 카드의 바닥의 사시도이다.
도 8은 본 발명의 제 5 실시예에 따른 메모리 카드의 상부의 사시도이다.
도 9는 본 발명의 제 5 실시예에 따른 메모리 카드의 바닥의 사시도이다.
도 10은 본 발명의 제 5 실시예에 따른 메모리 카드의 측면도이다.
도 11은 본 발명의 다양한 실시예들에 대해 사용되는 회로 보드의 상부면이다.
도 12는 본 발명의 다양한 실시예들에 대해 사용되는 회로 보드의 바닥면이다.
도 13은 예시적인 회로 보드의 단면도이다.
도 14는 제조 공정 동안에 회로 보드 상의 다양한 소자들과 회로 보드의 일 실시예의 단면도이다.
도 15는 제조 공정 동안에 회로 보드상에 캡슐화(encapsulate)되는 다양한 소자들과 회로 보드의 일 실시예의 단면도이다.
도 16은 회로 보드 상의 다양한 소자들과 회로 보드의 일 실시예의 단면도이며, 상기 회로 보드의 표면에 컨포멀 컨택 코팅이 인가되어 있다.
도 17은 본 발명에 따른 메모리 카드를 제조하는 공정의 일 실시예를 설명하는 흐름 챠트이다.
도 18은 싱귤레이션 전에 메모리 카드들의 스트립의 평면도이다.
도 19는 본 발명의 추가적인 실시예에 따른 메모리 카드의 상부의 사시도이 다.
도 20은 도 19의 실시예에 따른 메모리 카드의 바닥의 사시도이다.
도 21은 본 발명의 추가적인 실시예에 따른 메모리 카드의 상부의 사시도이다.
도 22는 도 21의 실시예에 따른 메모리 카드의 바닥의 사시도이다.
도 1-10은 메모리 카드의 다양한 실시예들을 도시한다. 예를 들면, 도 1은 본 발명의 제 1 실시예에 따른 메모리 카드의 바닥의 사시도이다. 도 2는 본 발명의 제 1 실시예에 따른 메모리 카드의 상부의 사시도이다. 도 3은 본 발명의 제 1 실시예에 따른 메모리 카드의 측면도이다. 도 1-3의 메모리 카드는 상부 표면(10)과, 바닥 표면, 전방 표면(12)(front surface), 후방 표면(14)(back surface) 및 두 측면을 포함한다. 상기 측면들 중 하나는 경사 부분(angle portion)(16)을 갖는다. 상부 표면(10)은 후방 표면(14)에 인접한 융기 부분(raised portion)(18)을 갖는다. 융기 부분(18)은 메모리 카드가 사람 손(또는 기계적 디바이스)에 의해 용이하게 붙잡히도록 하고 또한 캐패시터 및/또는 레지스터와 같은 수동 디바이스들을 저장할 수 있는 추가 공간을 제공한다. 주목할 사항은, 도 1의 융기 부분(18)이 곡선 모양의 프로파일(curved profile)을 갖는다는 점이다. 바닥 표면은 제 1 부분(22)과 제 2 부분(24)을 포함한다. 제 2 부분(24)은 제 1 부분(22)으로부터 융기되어 있다. 제 1 부분(22)은 한 세트의 사용자 I/O 핀(26)을 포함하고 후술할 회로 보드의 바닥 표면에 대응한다.
일 실시에서, 상기 메모리 카드는 폭 12mm 및 길이 15mm이다. 상기 경사 부분은 45°경사져 있다. 메모리 카드의 두께는 제 2 부분(24)에서 0.9mm이고, 융기 부분(18)에서 1.0mm이고, 그리고 제 1 부분(22)에서 0.8mm이다. 다른 실시예에서, 메모리 카드의 두께는 제 2 부분(24)에서 0.8mm이고, 융기 부분(18)에서 1.0mm이고, 그리고 제 1 부분(22)에서 0.7mm이다. 다른 실시예에서, 다른 디멘젼(dimension)이 또한 사용될 수 있다.
일 실시예에서, 라벨이 상기 상부 표면 위에 놓일 것이다. 이러한 라벨은 스티커일 이거나 패드 프린트(pad print)된 잉크일 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 메모리 카드의 상부의 사시도이다. 상기 제 2 실시예는 직선 프로파일(straight profile)을 갖는 융기 부분(18a)을 포함한다. 도 5는 융기 부분(18)을 포함하지 않는 본 발명의 제 3 실시예에 따른 메모리 카드의 상부의 사시도이다.
도 6은 본 발명의 제 4 실시예에 따른 메모리 카드의 상부의 사시도이다. 도 7은 본 발명의 제 4 실시예에 따른 메모리 카드의 바닥의 사시도이다. 상기 제 4 실시예는 노치(notch)(30)를 포함한다. 상기 노치는 호스트 디바이스와 접속될 때 상기 카드를 보호하는데 사용된다.
도 8은 본 발명의 제 5 실시예에 따른 메모리 카드의 상부의 사시도이다. 도 9는 본 발명의 제 5 실시예에 따른 메모리 카드의 바닥의 사시도이다. 도 10은 본 발명의 제 5 실시예에 따른 메모리 카드의 측면도이다. 본 발명의 제 5 실시예는 전술한 다른 실시예들과는 서로 다른 방향성을 구현한다. 예를 들면, 제 5 실시예 에서 메모리 카드의 상부 표면은 후방 가장자리(52)에 인접한 융기 부분(54)을 포함하며, 상기 융기 부분(54)은 상기 메모리 카드의 폭이 아니라 길이를 따른다. 메모리 카드의 바닥 표면은 제 1 부분(54)과 제 2 부분(56)을 포함한다. 제 1 부분(54)은 한 세트의 사용자 I/O 핀(58)을 포함하고 후술할 회로 보드의 바닥 표면에 대응한다. 제 2 부분(56)은 제 1 부분(54)으로부터 융기되어 있다.
도 11은 본 발명의 다양한 실시예에 사용되는 회로 보드의 평면도를 제공한다. 도 11은 회로 보드(200)를 도시한다. 회로 보드(200)에는 제 1 다이(die)(202)와 제 2 다이(204)가 실장되어 있다. 일 실시예에서, 다이(202)는 관련 회로소자를 구비한 플래시 메모리 어레이를 포함하고 다이(204)는 제어기를 포함한다. 일부 실시예에서, 메모리 카드는 하나보다 많은 메모리 어레이를 포함한다. 메모리 카드 이외의 주변 카드를 포함하는 실시예에서, 상기 다이들은 메모리 어레이 및 제어기 이외의 소자 또는 메모리 어레이 및 제어기에 부가적인 소자들일 수 있다. 주목할 사항은, 다이(202)가 상기 다이(202)를 다른 소자들에 접속하는데 사용되는 컨택(contact)(212)(예컨대, 다이 결합 패드)들을 포함한다는 점이다. 유사하게, 다이(204)는 상기 다이(204)를 다른 소자들에 접속하는 컨택(214)(예컨대, 다이 결합 패드)들을 포함한다. 회로 보드(200)는 또한 수동 소자들(220)을 포함하며, 이들 수동 소자들은 캐패시터 및/또는 레지스터를 포함할 수 있다. 회로 보드(200)는 회로 보드상에 실장된 디바이스들을 상호접속하는 수많은 전도성 트레이스(trace)(도시되지 않음)를 포함한다. 접속 영역들(도시되지 않음)이 회로 보드상에 제공되어 다이로부터의 도선(lead)들이 종래의 와이어 결합(wire bonding)에 의해 회로 보드 에 접속될 수 있다. 다른 실시예에서, 와이어 결합과 다른 수단들이 다이를 상기 회로 보드에 접속하는데 사용될 수 있다.
도 12는 회로 보드(200)의 바닥을 도시한다. 일 실시예에서, 회로 보드(200)의 상기 바닥은 사용자 I/O 핀들(230)과 테스트 핀들(232)을 포함한다. 도 12는 8개의 사용자 I/O 핀들(230)과 16개의 테스트 핀들(232)을 도시하지만; 이와 다른 수의 핀들이 또한 사용될 수 있다. 상기 테스트 핀들(232)은 데이터 핀들 및/또는 전원 핀들(power pins)을 포함할 수 있다. 상기 테스트 핀들은 상기 메모리 카드의 하나 이상의 소자들을 테스트하는데 사용된다. 예를 들면, 상기 테스트 핀들은 상기 메모리 어레이의 셀들 각각을 테스트하는데 사용될 수 있다. 사용자 I/O 핀들(230)은 메모리 카드와 접촉하기 위해 메모리 카드에 접속된 호스트 디바이스에 의해 사용된다. 예를 들면, 사용자 I/O 핀들(230)은 다이(204) 상의 제어기와 접촉하는데 사용될 수 있다. 주목할 사항은, 작은 패키지(small package)를 갖기 위해, 본 발명의 일 실시예는 상기 회로 보드의 제 1 표면(예컨대, 상부 표면) 상에 집적 회로를 실장하고 상기 회로 보드의 다른 표면(예컨대, 바닥 표면) 상의 전도성 층상에 터미널들(사용자 I/O 핀들 및 테스트 핀들)을 형성하는 것을 포함한다는 점이다.
도 13은 회로 보드(200)의 단면도이다. 도 13은 5개의 층들(260, 262, 264, 266 및 268)을 도시한다. 다른 실시예들은 5개의 층들보다 적거나 혹은 많은 층들을 갖는다. 층(260), 즉 중간층은 절연 코어 층(insulating core layer)이다. 층들(262 및 264)은 라우팅 층들(routing layer)이며, 이들은 전도성 금속 층을 포함한 다. 층들(266 및 268)은 솔더 마스크(solder mask)들을 포함한다. 전도성 비아(via)들에 의해 층들(층들(262 및 264)과 같은) 사이가 접속된다. 일 실시예에서, 상기 회로 보드는 인쇄 회로 보드(printed circuit board)이다. 다른 실시예에서, 상기 회로 보드는 도선 프레임(lead frame)이다. 다른 유형의 회로 보드들이 또한 본 발명의 사상 내에서 사용될 수 있다.
도 14-16은 본 발명의 일 실시예에 따른 메모리 카드를 생성하는 제조 공정을 도식적으로 도시한다. 도 14는 캡슐화(encapsulation) 전의, 제조 공정 동안에 메모리 카드의 측면이다. 도 14는 회로 보드(200)를 도시한다. 회로 보드(200) 상에 다이(202)가 실장된다. 다이(202) 상에 다이(204)가 실장된다. 도 14는 회로 보드(200)에 와이어 결합된 다이(202)와 다이(204)를 도시한다. 도 14는 또한 수동 디바이스들(220)을 도시하며, 이들 수동 디바이스들은 캐패시터 및/또는 레지스터들일 수 있다. 일 실시예에서, 다이(202)는 접착 물질(adhesive material)을 사용하여 회로 보드(200) 상에 실장된다. 상기 접착 물질은 에폭시 접착물(eposy adhesive), 소프트 솔더(soft solder) 또는 기판에 다이를 실장시키기 위한 다른 접착성 물질일 수 있다. 다이(204)는 다이(202)의 제 1 표면 및 다이(204)의 바닥 표면에 인가된 접착성 물질에 의해 다이(202) 상에 실장된다. 서로의 상부에 2개의 다이를 적층하는 것에 관한 더 많은 정보는 U.S 특허 번호 5,502,289에서 찾을 수 있으며, 이는 그 자체로 참조로서 본 명세서에 합체된다. 일 실시예에서, 상기 수동 디바이스는 솔더를 사용하여 표면 실장된다.
도 15는 캡슐화 후에 도 14의 메모리 카드를 도시한다. 즉, 인젝션 몰드 공 정(injection mold process) 또는 트랜스퍼 몰드 공정(transfer mold process)을 사용하여, 몰딩 물질(280)이 메모리 카드의 소자들을 캡슐화하는데 사용된다. 주목할 사항은, 상기 캡슐은 회로 보드(200)의 측면들, 전방 표면, 후방 표면 및 상부 표면을 덮는다. 상기 캡슐은 또한 회로 보드(200)의 상부 표면상에 실장된 모든 소자들을 덮는다. 회로 보드(200)의 바닥 표면은 상기 캡슐에 덮이지 않는바, 상기 바닥 표면은 사용자 I/O 핀들(230) 및 테스트 핀들(232)을 포함한다.
캡슐화 다음에, 테스트 핀들(232)을 덮기 위해, 회로 보드(200)의 바닥 표면의 일부분에 컨포멀 컨택 코팅(290)이 인가된다. 상기 컨포멀 컨택 코팅은 사용자 I/O 핀들(230)을 덮지 않는다. 도 16은 컨포멀 컨택 코팅(290)이 인가된 후에 메모리 카드를 도시한다. 예를 들면, 상기 컨포멀 컨택 코팅(290)은 메모리 카드의 바닥 표면의 부분(24)에 인가되고 메모리 카드의 부분(22)에는 인가되지 않는다. 컨포멀 컨택 코팅은 테스트 핀들을 정전 방전되는 것으로부터 보호하고, 테스트 핀들을 차단함으로써 메모리 내의 데이터가 테스트 핀들에 의해 불필요하게 액세스되는 것을 방지한다. 상기 코팅은 상기 코팅이 인가되는 표면의 형상에 적응(conform)하고 상기 표면에 직접 컨택하기 때문에 컨포멀 컨택 코팅이다. 일부 다른 메모리 카드들은 상기 회로 보드의 바닥을 덮는데 리드(lid)를 사용한다. 상기 리드는 상기 회로 보드의 바닥 표면에 컨택해 있지 않다. 오히려, 상기 바닥 리드와 회로 보드 사이에 에어 갭이 존재한다. 추가로, 상기 리드가 미리 제조되기 때문에, 상기 회로 보드의 바닥의 바닥 표면의 형상에 적응하지 않을 것이다.
일 실시예에서, 상기 컨포멀 컨택 코팅의 적용은 상기 회로 보드의 바닥 표 면에 직접 액체(liquid)를 인가하는 단계를 포함한다. 그 다음, 상기 코팅을 건조하여 고체로 만든다. 다른 실시예에서, 상기 코팅은 상기 회로 보드의 바닥 표면에 집적 필름(film)으로 인가된다. 코팅의 예시들은 포토레지스트, 솔더 마스크, 에폭시, 열가소성 물질(thermoplastic), 및 폴리이미드(polyimide)를 포함한다. 적당한 코팅의 일 특정 예시는 www.taiyo-america.com 주소의 Taiyo America, Inc사의 PSR-400 솔더 마스크이다. 필름의 예시는 접착성의 마일라(mylar) 또는 접착성의 폴리이미드를 포함한다. 적당한 폴리이미드의 예는 DuPont상의 Kapton이다. 액체 코팅을 인가하는 한 예는 스크린 프린팅 공정(screen printing process)을 이용하는 것이다.
도 17은 본 발명에 따른 메모리 카드를 제조하는 공정의 일 실시예를 도시하는 흐름챠트이다. 단계(400)에서, 비아들이 회로 보드에 뚫린다. 단계(402)에서, 상부 패턴(top pattern)이 회로 보드(200)에 적용되어 전술한 전도성 트레이스들과 접속 영역들을 추가한다. 단계(404)에서, 바닥 패턴이 회로 보드(200)의 바닥 표면에 적용되어 사용자 I/O 핀들(230), 테스트 핀들(232) 및 전도성 트레이스들을 추가한다. 단계(406)에서, 솔더 마스크가 회로 보드(200)의 상부 표면에 추가된다. 단계(408)에서, 상기 솔더 마스크가 회로 보드(200)의 바닥 표면에 추가된다. 단계(410)에서, 제 1 다이(202)가 회로 보드(200)에 실장된다. 단계(412)에서, 제 2 다이(204)가 회로 보드(200)에 실장된다. 단계(414)에서, 수동 디바이스들(220)이 회로 보드(200)에 실장된다. 단계(416)에서, 와이어 결합이 추가되어 다이들(202 및 204)을 회로 보드(200)에 접속한다. 일 실시예에서, 보호 코팅이 와이어 결합 및/ 또는 다이들에 인가된다. 단계(418)에서, 회로 보드(200) 및 상기 회로 보드(200) 상에 실장된 소자들에 트랜스퍼 몰드 공정이 수행되어 상기 회로 보드 및 그 소자들이 전술한 바와 같이 캡슐화된다. 그러나, 단계(418)의 캡슐화 공정은 회로 보드(200)의 바닥 표면을 덮지 않는다.
일 실시예에서, 메모리 카드가 단일 구조로 제조된다. 이러한 경우에, 단계(420)를 건너뛰고 도 17의 공정은 단계(422)에서 속행된다. 그러나, 다른 실시에에서 메모리 카드들은 한번에 배치(batch)로 생산된다. 즉, 메모리 카드들의 스트립(strip)이 한번에 생산되고, 그 다음, 싱귤레이션 공정이 수행되어 스트립을 개별 메모리 카드들로 절단한다. 메모리 카드가 한번에 배치(batch)로 생산되는 경우에, 단계(420)는 상기 스트립을 개별의 다양한 메모리 카드들로 절단하는 단계를 포함한다. 단계(420)는 싱귤레이션으로도 지칭된다.
단계(422)에서, 상기 메모리 카드들이 테스트된다. 단계(424)에서, 상기 회로 보드(200)의 바닥 표면의 일부분(예컨대, 도 1의 바닥 부분(24))에 컨포멀 컨택 코팅을 인가함으로써 상기 테스트 핀들이 전술한 바와 같이 덮인다.
단계(422)는 상기 메모리 카드들을 테스트하는 단계를 포함한다. 상기 제조 공정 동안에, 상기 제조자는 메모리 카드의 고온 테스트(burn-in test)를 수행하여 메모리 어레이 내의 각 메모리 셀들이 잘 기능 하는지 검증한다. 그 다음, 상기 제조자는 불량 메모리 셀을 피하도록 메모리 카드를 프로그램한다. 예를 들면, 상기 메모리 어레이는 불량 메모리 셀에 대한 어드레스를 저장하는 메모리의 부분과 교체 메모리 셀 지시기를 포함한다. 일부 실시예에서, 메모리 카드의 다른 소자들이 테스트될 수 있다. 주목할 사항은, 도 17이 싱귤레이션 후에 디바이스가 테스트되고 컨포멀 컨택 코팅되는 것을 도시한다는 점이다. 다른 실시예에서, 단계(420)가 단계(422) 후에 수행되어, 싱귤레이션 전에 다양한 디바이스들이 테스트되고 컨포멀 컨택 코팅될 수 있다.
도 18은 싱귤레이션 전에 메모리 카드들의 스트립의 평면도를 도시한다. 도 18은 스트립(500)을 도시한다. 스트립(500)의 상부 위에 메모리 카드들의 다양한 인스턴스(instance)들이 존재한다. 각 메모리 카드는 점선으로 도시된다. 일 실시예에서, 스트립(500)은 100개의 메모리 카드들(폭 5, 길이 20)을 포함한다. 다른 수의 메모리 카드들이 또한 스트립 상에 제조될 수 있음을 주목하자. 스트립(500)이 스트립 상의 메모리 카드 각각에 대해 동시에 단계(400-418)를 수행함으로써 제조된다. 즉, 상기 단계들은 상기 스트립 전체에 대해 수행된다. 단계(420)가 상기 스트립을 개별 디바이스들로 절단함으로써 수행된다. 본 발명의 일 양상에 따르면, 상기 메모리 카드들은 그 형상이 완전히 직사각형이 아니다. 따라서, 개별 메모리 카드들로의 상기 스트립의 싱귤레이션은 비선형적인(예컨대, 곡선) 톱질(sawing)을 포함한다. 이러한 톱질은 고 정밀도 및 정확성을 갖는 매우 얇은 톱으로 효율적으로 수행될 수 있다. 상기 톱질 디바이스들의 예시들은 예를 들면 워터 제트 절단(water jet cutting) 디바이스, 레이저 절단 장치(laser cutting apparatus), 워터 가이드 레이저(water guided laser), 드라이 미디어 절단 디바이스(dry media cutting device) 및 다이아몬드 코팅 와이어(diamond coated wire)를 포함한다. 워터 제트 절단이 작은 절단 폭(예컨대, 50㎛), 작은 피처(feature)를 형상화하는 능 력, 및 고속 절단 속도를 갖는 선호되는 절단 방법이다.
메모리 카드가 사용 후에 고장난다면, 상기 고장난 메모리 카드는 상기 메모리 카드를 테스트하기 위해 컨포멀 컨택 코팅을 제거하고 상기 테스트 핀들을 사용함으로써 결함이 조사되어 제거될 수 있다.
도 19는 본 발명의 추가적인 실시예에 따른 메모리 카드의 상부의 사시도이다. 도 20은 도 19의 실시예에 따른 메모리 카드의 바닥의 사시도이다. 도 19 및 20에 도시된 카드(600)는 둥근 노치들(602 및 604), 융기 부분(606) 및 경사 부분(608)을 포함한다. 바닥 표면(612)은 핀들(620) 및 부분(622)을 포함한다. 부분(622)은 표면(612)으로부터 융기되어 있고 본 명세서에 기술된 바와 같이 상기 테스트 핀들을 덮는다.
도 21은 본 발명의 추가적인 실시예에 따른 메모리 카드의 상부의 사시도이다. 도 22는 도 21의 실시예에 따른 메모리 카드의 바닥의 사시도이다. 도 21 및 22에 도시된 카드(700)는 노치(702), 융기 부분(706) 및 경사 부분(708)을 포함한다. 바닥 표면(712)은 핀들(720) 및 부분(722)을 포함한다. 부분(722)은 표면(712)로부터 융기되어 있고 본 명세서에 기술된 바와 같이 상기 테스트 핀들을 덮는다.
상기 명세서는 특히 메모리 카드에 관해서 기술한다. 본 발명의 한 세트의 실시예들은 플래시 메모리 카드들에 관한 것이고, 이들은 플래시 메모리 기술을 사용하는 하나 이상의 메모리 어레이들을 포함한다. 메모리 카드에 관한 전술된 실시예들은 예시의 목적이며 본 발명을 한정하고자 하는 수단이 아니다. 본 명세서에 개시된 기술은 또한 컴퓨팅 디바이스에 접속하여 상기 컴퓨팅 디바이스를 제어하거 나 상기 컴퓨팅 디바이스와 함께 작동되는 다른 주변 카드에 적용될 수 있다. 이동식 주변 카드의 일 예는 PCMCIA 카드이다. 메모리 시스템들에 더하여 주변 카드들로 구현될 수 있는 애플리케이션의 예시는 통신 디바이스, GPS 디바이스, 셀룰러 디바이스, 네트워크 인터페이스, 모뎀, 디스크 저장 시스템 등을 포함한다. 본 발명은 임의의 한 유형의 주변 카드로 제한되지 않으며 수많은 다양한 유형의 주변 카드들에 사용되도록 의도된다.
본 발명의 상기 상세한 설명은 설명 및 예시의 목적으로 제공된 것으로 본 발명을 개시된 그대로의 형태로 제한하거나 모든 상세한 사항을 기재하도록 의도되지 않는다. 수많은 수정 및 변경들이 상기 교시로부터 가능하다. 전술한 실시예들은 본 발명의 원리 및 그 실제 애플리케이션을 가장 잘 설명하도록 선택되어 기술분야의 다른 당업자가 다양한 실시예에서 및 다양한 변경들을 하여 본 발명을 최선으로 이용할 수 있도록 한다. 여기서, 상기 다양한 변경들은 고안된 특정 사용에 적합한 것이다. 본 발명의 범위는 첨부된 청구항들에 의해 정의된다.

Claims (30)

  1. 비휘발성 메모리 시스템으로서:
    외부 표면에 한 세트의 컨택들을 구비한 카드와, 여기서 상기 카드는 제 1 표면과 상기 제 1 표면으로부터 상기 카드의 반대쪽의 제 2 표면을 구비하고 상기 제 1 표면은 융기 부분을 구비하며;
    상기 카드 내부에 봉해진(enclosed) 회로 보드와;
    상기 카드 내부에 봉해지고 상기 회로 보드에 접속된 복수의 비휘발성 저장 소자와; 그리고
    상기 카드 내부에 봉해지고 상기 회로 보드에 접속된 수동 전기적 소자들을 포함하며, 상기 수동 전기적 소자들은 상기 융기 부분에 의해 적어도 부분적으로 정의된 상기 카드의 부분에 위치하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  2. 제 1항에 있어서, 상기 비휘발성 저장 소자들은 플래시 메모리 셀들인 것을 특징으로 하는 비휘발성 메모리 시스템.
  3. 제 1항에 있어서, 상기 제 1 표면은 상기 카드의 길이 및 폭을 정의하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  4. 제 1항에 있어서, 상기 카드 내부에 봉해지고 상기 회로 보드에 접속된 제어 기 소자를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  5. 제 4항에 있어서, 상기 수동 전기적 소자들은 상기 제어기와 접촉해 있는 것을 특징으로 하는 비휘발성 메모리 시스템.
  6. 제 1항에 있어서, 상기 제 1 표면은 상기 카드의 상부 표면인 것을 특징으로 하는 비휘발성 메모리 시스템.
  7. 제 1항에 있어서, 상기 수동 전기적 소자들은 캐패시터들인 것을 특징으로 하는 비휘발성 메모리 시스템.
  8. 제 1항에 있어서, 상기 제 1 표면과 상기 제 2 표면 사이에 측면들을 더 포함하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  9. 제 1항에 있어서, 상기 융기 부분은 상기 카드를 잡는 손잡이를 제공하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  10. 제 1항에 있어서, 상기 카드는 상기 회로 보드, 상기 비휘발성 저장 소자들 및 상기 수동 전기적 소자들을 캡슐화하는 몰딩 물질을 포함하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  11. 제 1항에 있어서,
    상기 비휘발성 저장 소자들은 플래시 메모리 어레이의 플래시 메모리 디바이스들이고; 그리고
    상기 수동 전기적 소자들은 캐패시터들인 것을 특징으로 하는 비휘발성 메모리 시스템.
  12. 비휘발성 메모리 시스템으로서:
    제 1 디멘젼(dimension) 및 제 2 디멘젼을 구비한 카드와, 여기서 상기 카드는 상기 제 1 디멘젼의 제 1 부분에 따른 제 1 두께와 상기 제 1 디멘젼의 제 2 부분에 따른 제 2 두께를 갖고 상기 제 2 두께는 상기 제 1 두께보다 두꺼우며;
    상기 카드 내부에 봉해진 복수의 비휘발성 저장 소자들과; 그리고
    상기 카드 내부에 봉해진 수동 전기적 소자들을 포함하며, 여기서 상기 수동 전기적 소자들은 상기 제 2 부분에 위치하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  13. 제 12항에 있어서, 상기 수동 전기적 소자들은 캐패시터들인 것을 특징으로 하는 비휘발성 메모리 시스템.
  14. 제 13항에 있어서,
    상기 제 1 디멘젼은 길이이고;
    상기 제 2 디멘젼은 폭이고; 그리고
    상기 비휘발성 저장 소자들은 플래시 메모리 디바이스들인 것을 특징으로 하는 비휘발성 메모리 시스템.
  15. 제 12항에 있어서,
    상기 제 1 디멘젼은 길이이고; 그리고
    상기 제 2 디멘젼은 폭인 것을 특징으로 하는 비휘발성 메모리 시스템.
  16. 제 12항에 있어서, 상기 수동 전기적 소자들은 상기 비휘발성 저장 소자들과 전기적으로 접촉해 있는 것을 특징으로 하는 비휘발성 메모리 시스템.
  17. 제 12항에 있어서,
    회로 보드를 더 포함하며,
    상기 비휘발성 저장 소자들 및 상기 수동 전기적 소자들은 상기 회로 보드에 접속된 것을 특징으로 하는 비휘발성 메모리 시스템.
  18. 제 17항에 있어서,
    상기 제어기와, 여기서 상기 제어기는 상기 카드 내부에 위치하고 상기 비휘발성 저장 소자들과 접촉해 있으며; 그리고
    상기 카드의 외부 표면상에 한 세트의 전기적 컨택들을 더 포함하며,
    상기 한 세트의 전기적 컨택들은 상기 제어기와 접촉해 있는 것을 특징으로 하는 비휘발성 메모리 시스템.
  19. 제 12항에 있어서, 상기 비휘발성 저장 소자들은 플래시 메모리 디바이스들인 것을 특징으로 하는 비휘발성 메모리 시스템.
  20. 제 12항에 있어서, 상기 카드 내부에 봉해지고 상기 비휘발성 저장 소자들과 접촉해 있는 제어기 소자를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  21. 제 12항에 있어서,
    상기 카드는 제 1 표면과 상기 제 1 표면으로부터 상기 카드의 반대쪽의 제 2 표면을 구비하며,
    상기 제 1 표면은 융기 부분을 구비하며,
    상기 융기 부분은 상기 제 2 두께를 정의하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  22. 제 12항에 있어서, 상기 카드는 상기 복수의 비휘발성 저장 소자들과 상기 수동 전기적 소자들을 캡슐화하는 몰딩 물질을 포함하는 것을 특징으로 하는 비휘 발성 메모리 시스템.
  23. 메모리 시스템의 제조방법으로서:
    회로에 비휘발성 저장 소자들을 추가하는 단계와;
    상기 회로에 수동 전기적 소자들을 추가하는 단계와; 그리고
    제 1 디멘젼과 제 2 디멘젼을 구비하는 메모리 카드를 형성하기 위해 상기 비휘발성 저장 소자들과 상기 수동 전기적 소자들을 포함하는 상기 회로를 캡슐화하는 단계를 포함하며,
    상기 메모리 카드는 상기 제 1 디멘젼의 제 1 부분을 따른 제 1 두께와 상기 제 1 디멘젼의 제 2 부분을 따른 제 2 두께를 가지며,
    상기 제 2 두께는 상기 제 1 두께보다 두껍고,
    상기 수동 전기적 소자들은 상기 제 2 부분에 위치하는 것을 특징으로 하는 메모리 시스템 제조방법.
  24. 제 23항에 있어서, 상기 캡슐화 단계 전에 상기 회로에 제어기를 추가하는 단계를 더 포함하는 것을 특징으로 하는 메모리 시스템 제조방법.
  25. 제 24항에 있어서,
    상기 메모리 카드의 외부 표면에 제 1 세트의 전기적 컨택들을 추가하는 단계를 더 포함하며,
    상기 제 1 세트의 전기적 컨택들은 상기 제어기와 접촉해 있는 것을 특징으로 하는 메모리 시스템 제조방법.
  26. 제 23항에 있어서, 상기 수동 전기적 소자들은 캐패시터들을 포함하는 것을 특징으로 하는 메모리 시스템 제조방법.
  27. 제 23항에 있어서, 상기 비휘발성 저장 소자들은 플래시 메모리 디바이스들인 것을 특징으로 하는 메모리 시스템 제조방법.
  28. 제 23항에 있어서,
    상기 카드는 제 1 표면과 상기 제 1 표면으로부터 상기 카드의 반대쪽의 제 2 표면을 구비하며,
    상기 제 1 표면은 융기 부분을 구비하며,
    상기 수동 전기적 소자들은 상기 융기 부분에 의해 적어도 부분적으로 정의된 상기 카드의 영역에 위치하는 것을 특징으로 하는 메모리 시스템 제조방법.
  29. 비휘발성 메모리 시스템으로서:
    제 1 디멘젼과 제 2 디멘젼을 구비하는 주변 카드와, 여기서 상기 카드는 상기 제 1 디멘져의 제 1 부분을 따른 제 1 두께와 상기 제 1 디멘젼의 제 2 부분을 따른 제 2 두께를 갖고 상기 제 2 두께는 상기 제 1 두께보다 두꺼우며;
    상기 주변 카드 내부에 봉해진 비휘발성 저장 소자들과; 그리고
    상기 주변 카드 내부에 봉해진 수동 전기적 소자를 포함하며, 상기 수동 전기적 소자는 상기 제 2 부분에 위치하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  30. 비휘발성 메모리 시스템으로서:
    제 1 표면과 상기 제 1 표면으로부터 상기 카드의 반대쪽의 제 2 표면을 구비하는 주변 카드와, 여기서 상기 제 1 표면은 융기 부분을 구비하며;
    상기 주변 카드 내부에 봉해진 회로 보드와;
    상기 주변 카드 내부에 봉해지고 상기 회로 보드에 접속된 복수의 비휘발성 저장 소자와; 그리고
    상기 주변 카드 내부에 봉해지고 상기 회로 보드에 접속된 수동 전기적 소자를 포함하며, 여기서 상기 수동 전기적 소자는 상기 융기 부분에 의해 적어도 부분적으로 정의된 상기 카드의 부분에 위치하는 것을 특징으로 하는 비휘발성 메모리 시스템.
KR1020067001156A 2003-07-17 2004-06-30 융기 부분을 구비한 메모리 카드 KR101199600B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10/621,882 2003-07-17
US10/621,882 US20050013106A1 (en) 2003-07-17 2003-07-17 Peripheral card with hidden test pins
US10/782,969 US7307848B2 (en) 2003-07-17 2004-02-20 Memory card with raised portion
US10/782,969 2004-02-20
PCT/US2004/020898 WO2005010808A2 (en) 2003-07-17 2004-06-30 Memory card with raised portion

Publications (2)

Publication Number Publication Date
KR20060038450A true KR20060038450A (ko) 2006-05-03
KR101199600B1 KR101199600B1 (ko) 2012-11-12

Family

ID=34108148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067001156A KR101199600B1 (ko) 2003-07-17 2004-06-30 융기 부분을 구비한 메모리 카드

Country Status (5)

Country Link
US (1) US7864540B2 (ko)
EP (1) EP1649410A2 (ko)
JP (1) JP2007531083A (ko)
KR (1) KR101199600B1 (ko)
WO (1) WO2005010808A2 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8423788B2 (en) 2005-02-07 2013-04-16 Sandisk Technologies Inc. Secure memory card with life cycle phases
US8321686B2 (en) 2005-02-07 2012-11-27 Sandisk Technologies Inc. Secure memory card with life cycle phases
US8108691B2 (en) 2005-02-07 2012-01-31 Sandisk Technologies Inc. Methods used in a secure memory card with life cycle phases
KR100972540B1 (ko) * 2005-02-07 2010-07-28 쌘디스크 코포레이션 라이프 사이클 단계들을 가진 보안 메모리 카드
US7748031B2 (en) 2005-07-08 2010-06-29 Sandisk Corporation Mass storage device with automated credentials loading
JP4501884B2 (ja) * 2006-03-29 2010-07-14 ソニー株式会社 メモリカード
JP4843447B2 (ja) * 2006-03-31 2011-12-21 株式会社東芝 半導体装置とそれを用いたメモリカード
KR101097247B1 (ko) 2009-10-26 2011-12-21 삼성에스디아이 주식회사 전자 회로 모듈 및 그 제조 방법
JP6064532B2 (ja) * 2012-11-12 2017-01-25 株式会社デンソー 部品内蔵基板の製造方法
USD769832S1 (en) * 2013-02-19 2016-10-25 Sony Corporation Semiconductor device
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD736775S1 (en) * 2014-05-02 2015-08-18 Samsung Electronics Co., Ltd. Memory card
USD735725S1 (en) * 2014-05-02 2015-08-04 Samsung Electronics Co., Ltd. Memory card
USD764424S1 (en) * 2014-05-15 2016-08-23 Kabushiki Kaisha Toshiba Substrate for an electronic circuit
KR102168170B1 (ko) * 2014-06-30 2020-10-20 삼성전자주식회사 메모리 카드
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736213S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
KR102284654B1 (ko) * 2014-07-02 2021-08-03 삼성전자 주식회사 메모리 카드
WO2016003185A1 (en) * 2014-07-02 2016-01-07 Samsung Electronics Co., Ltd. Memory card
USD739856S1 (en) * 2014-07-30 2015-09-29 Samsung Electronics Co., Ltd. Memory card
USD736216S1 (en) * 2014-07-30 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD753073S1 (en) * 2014-12-30 2016-04-05 Altia Systems, Inc. Printed circuit board
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
USD773466S1 (en) * 2015-08-20 2016-12-06 Isaac S. Daniel Combined secure digital memory and subscriber identity module
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD772232S1 (en) * 2015-11-12 2016-11-22 Samsung Electronics Co., Ltd. Memory card
USD773467S1 (en) * 2015-11-12 2016-12-06 Samsung Electronics Co., Ltd. Memory card
JP1564043S (ko) * 2016-04-27 2017-11-13
JP1564455S (ko) * 2016-05-11 2017-11-13
USD798251S1 (en) * 2016-11-07 2017-09-26 Transcend Information, Inc. Printed circuit board of solid-state memory
CN109936912B (zh) * 2017-12-18 2020-10-27 陈松佑 具有旁路电容的电子模块卡结构
KR102440366B1 (ko) * 2018-01-04 2022-09-05 삼성전자주식회사 메모리 카드 및 이를 포함하는 전자 장치
USD934868S1 (en) * 2018-02-28 2021-11-02 Sony Corporation Memory card
KR20200007539A (ko) 2018-07-13 2020-01-22 삼성전자주식회사 메모리 카드 및 메모리 카드 소켓
USD956707S1 (en) * 2019-09-26 2022-07-05 Lapis Semiconductor Co., Ltd. Circuit board
USD947801S1 (en) * 2019-11-07 2022-04-05 Phoenix Contact Gmbh & Co. Kg Printed circuit board
KR20220037076A (ko) 2020-09-17 2022-03-24 삼성전자주식회사 연결 단자들을 갖는 메모리 카드

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127284A (ja) * 1983-01-10 1984-07-23 Canon Inc メモリ−カ−ド
JPH0690872B2 (ja) * 1986-08-18 1994-11-14 東京電気株式会社 メモリ−カ−ド装置
US5296692A (en) * 1988-10-24 1994-03-22 Sharp Kabushiki Kaisha IC card adapter for use in memory card slot with or without superimposed memory card
JP2559834B2 (ja) * 1989-01-12 1996-12-04 三菱電機株式会社 Ｉｃカード
US5663901A (en) * 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
DE9108012U1 (de) * 1991-06-28 1991-09-05 Bosch-Siemens Hausgeräte GmbH, 8000 München Netzspannungs-Berührungsschutz für Sensoren unter Glaskeramik-Kochflächen
JPH05275838A (ja) * 1992-01-28 1993-10-22 Nec Corp 電子装置用モジュール
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JP2672924B2 (ja) 1992-07-30 1997-11-05 三菱電機株式会社 非接触ｉｃカードとその製造方法及びテスト方法
US5408386A (en) * 1992-10-30 1995-04-18 Intel Corporation Socket assembly including a first circuit board located between a receptacle housing and a second circuit board
US5367571A (en) * 1992-12-02 1994-11-22 Scientific-Atlanta, Inc. Subscriber terminal with plug in expansion card
FR2707433B1 (fr) * 1993-07-08 1995-08-18 Pontarlier Connectors Connecteur pour carte, en particulier pour carte électronique.
US5397857A (en) * 1993-07-15 1995-03-14 Dual Systems PCMCIA standard memory card frame
US5887145A (en) * 1993-09-01 1999-03-23 Sandisk Corporation Removable mother/daughter peripheral card
US6773291B1 (en) * 1993-11-12 2004-08-10 Intel Corporation Compliant communications connectors
US5736727A (en) * 1994-01-11 1998-04-07 Nakata; Eiichi IC communication card
US5608606A (en) * 1994-06-14 1997-03-04 Apple Computer, Inc. Computer plug-in module and interconnection system for wireless applications
JP3476910B2 (ja) * 1994-06-22 2003-12-10 オリンパス株式会社 撮像装置
CA2138303C (en) * 1994-12-15 1999-03-30 Albert John Kerklaan Ic card package
JPH08230367A (ja) 1994-12-27 1996-09-10 Mitsubishi Electric Corp 非接触型ｉｃカードならびにその製造方法および装置
US5617297A (en) * 1995-09-25 1997-04-01 National Semiconductor Corporation Encapsulation filler technology for molding active electronics components such as IC cards or PCMCIA cards
US6107690A (en) * 1995-09-26 2000-08-22 Micron Technology, Inc. Coated semiconductor die/leadframe assembly and method for coating the assembly
US5752857A (en) * 1996-05-24 1998-05-19 Itt Corporation Smart card computer adaptor
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
JP3585336B2 (ja) * 1997-02-24 2004-11-04 沖電気工業株式会社 Ｉｃカードアダプタ
JP3173438B2 (ja) * 1997-06-04 2001-06-04 ソニー株式会社 メモリカード及び装着装置
US6478679B1 (en) * 1997-08-08 2002-11-12 Sega Enterprises, Ltd. Memory device, controller and electronic device
CA2312102C (en) 1997-12-24 2007-09-04 Cepheid Integrated fluid manipulation cartridge
EP1063699A4 (en) * 1998-02-10 2007-07-25 Nissha Printing BASIC FOIL FOR SEMICONDUCTOR MODULE, METHOD FOR PRODUCING A BASE FOIL FOR A SEMICONDUCTOR MODULE, AND SEMICONDUCTOR MODULE
US6241153B1 (en) 1998-03-17 2001-06-05 Cardxx, Inc. Method for making tamper-preventing, contact-type, smart cards
USD447481S1 (en) * 1998-04-01 2001-09-04 Sandisk Corporation Memory card for use with portable electronic devices
USD445096S1 (en) 1998-04-01 2001-07-17 Sandisk Corporation Removable memory card for use with portable electronic devices
US6611284B2 (en) * 1998-04-03 2003-08-26 Intel Corporation Temporary conversion of a video conferencing camera into a digital camera
DE69817543T2 (de) * 1998-06-08 2004-06-24 International Business Machines Corp. Automatische Datenrückgewinnung in Chipkarten
US6040622A (en) * 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
JP4231572B2 (ja) * 1998-07-07 2009-03-04 沖電気工業株式会社 電圧監視回路及びそれを内蔵したメモリカード
US5933328A (en) * 1998-07-28 1999-08-03 Sandisk Corporation Compact mechanism for removable insertion of multiple integrated circuit cards into portable and other electronic devices
US6357663B1 (en) * 1998-07-30 2002-03-19 Fujitsu Takamisawa Component Limited Fingerprint identifying PC card
JP2000091756A (ja) * 1998-09-14 2000-03-31 Fujitsu Ltd 電子機器、部品ユニット及びアタッチメント
US6279114B1 (en) * 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
US6631201B1 (en) * 1998-11-06 2003-10-07 Security First Corporation Relief object sensor adaptor
JP3309822B2 (ja) * 1999-01-12 2002-07-29 日本電気株式会社 半導体記憶装置及びその試験方法
US6353870B1 (en) * 1999-05-11 2002-03-05 Socket Communications Inc. Closed case removable expansion card having interconnect and adapter circuitry for both I/O and removable memory
US6151248A (en) * 1999-06-30 2000-11-21 Sandisk Corporation Dual floating gate EEPROM cell array with steering gates shared by adjacent cells
USD442598S1 (en) 1999-08-19 2001-05-22 Sandisk Corporation Portable memory card for storage of personal information
USD444473S1 (en) 1999-08-24 2001-07-03 Kabushiki Kaisha Toshiba IC memory card
USD446525S1 (en) 1999-08-24 2001-08-14 Kabushiki Kaisha Toshiba IC memory card
USD445111S1 (en) 1999-08-24 2001-07-17 Kabushiki Kaisha Toshiba IC memory card
KR100309161B1 (ko) * 1999-10-11 2001-11-02 윤종용 메모리 카드 및 그 제조방법
USD439579S1 (en) 1999-11-22 2001-03-27 Sandisk Corporation Memory card reader
US6658516B2 (en) * 2000-04-11 2003-12-02 Li-Ho Yao Multi-interface memory card and adapter module for the same
DE20008692U1 (de) * 2000-05-15 2000-08-31 SCM Microsystems GmbH, 85276 Pfaffenhofen Schnittstellenvorrichtung für Chipkarten
USD452243S1 (en) 2000-06-07 2001-12-18 Sandisk Corporation Integrated circuit memory card
US6611053B2 (en) * 2000-06-08 2003-08-26 Micron Technology, Inc. Protective structure for bond wires
USD452864S1 (en) * 2000-06-12 2002-01-08 Sandisk Corporation Electronic memory card
JP2002015296A (ja) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd メモリカード
JP3713428B2 (ja) 2000-09-27 2005-11-09 ヒロセ電機株式会社 カード用コネクタ
US6658510B1 (en) * 2000-10-18 2003-12-02 International Business Machines Corporation Software method to retry access to peripherals that can cause bus timeouts during momentary busy periods
USD453515S1 (en) * 2000-11-06 2002-02-12 Sandisk Corporation Electronic memory card holder
US6462273B1 (en) * 2001-03-16 2002-10-08 Micron Technology, Inc. Semiconductor card and method of fabrication
USD459355S1 (en) 2001-03-16 2002-06-25 Kabushiki Kaisha Toshiba IC memory card
USD460456S1 (en) 2001-03-16 2002-07-16 Kabushiki Kaisha Toshiba IC memory card
USD467586S1 (en) 2001-03-16 2002-12-24 Kabushiki Kaisha Toshiba IC memory card
JP3443102B2 (ja) * 2001-03-23 2003-09-02 山一電機株式会社 カードコネクタ
US6618258B2 (en) * 2001-05-10 2003-09-09 Hewlett-Packard Development, L.P. Portable memory card system
US7065656B2 (en) * 2001-07-03 2006-06-20 Hewlett-Packard Development Company, L.P. Tamper-evident/tamper-resistant electronic components
JP4416969B2 (ja) * 2001-07-30 2010-02-17 キヤノン株式会社 アダプタ
US6843421B2 (en) * 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
JP4929549B2 (ja) * 2001-09-10 2012-05-09 ソニー株式会社 メモリカード及びメモリカード装着装置並びに電子機器
US6456528B1 (en) * 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
USD457887S1 (en) 2001-09-28 2002-05-28 Sony Corporation Recording medium
US6738259B2 (en) * 2001-11-19 2004-05-18 Imation Corp. Apparatus supporting multiple memory card formats
JP3824147B2 (ja) * 2001-12-21 2006-09-20 タイコエレクトロニクスアンプ株式会社 カード用コネクタ
US6709278B2 (en) 2002-03-21 2004-03-23 Unication Co., Ltd. Personal digital assistant with a foldable memory card adapter
US6736678B2 (en) * 2002-06-26 2004-05-18 Li-Ho Yao Memory card interface adapter
TW555110U (en) 2002-08-28 2003-09-21 Carry Computer Eng Co Ltd Adapter for xD memory card
JP4286506B2 (ja) 2002-09-02 2009-07-01 山一電機株式会社 カードコネクタ
TW556905U (en) 2002-09-27 2003-10-01 Carry Computer Eng Co Ltd Memory card adapting device
US7367503B2 (en) 2002-11-13 2008-05-06 Sandisk Corporation Universal non-volatile memory card used with various different standard cards containing a memory controller
USD492688S1 (en) 2002-12-09 2004-07-06 Sandisk Corporation Memory card
USD488477S1 (en) 2002-12-13 2004-04-13 C-One Technology Corp. Removable electronic card
USD488476S1 (en) 2002-12-13 2004-04-13 C-One Technology Corp. Removable dual-head electronic card
USD487747S1 (en) * 2003-01-08 2004-03-23 C-One Technology Corporation Removable electronic card
US7094633B2 (en) * 2003-06-23 2006-08-22 Sandisk Corporation Method for efficiently producing removable peripheral cards
US7416132B2 (en) 2003-07-17 2008-08-26 Sandisk Corporation Memory card with and without enclosure
US20050013106A1 (en) * 2003-07-17 2005-01-20 Takiar Hem P. Peripheral card with hidden test pins
US20050021909A1 (en) 2003-07-24 2005-01-27 Leapfrog Enterprises, Inc. Memory cartridge including selecting mechanism

Also Published As

Publication number Publication date
EP1649410A2 (en) 2006-04-26
US20080049392A1 (en) 2008-02-28
WO2005010808A3 (en) 2005-04-28
KR101199600B1 (ko) 2012-11-12
JP2007531083A (ja) 2007-11-01
WO2005010808A2 (en) 2005-02-03
US7864540B2 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
KR101199600B1 (ko) 융기 부분을 구비한 메모리 카드
KR20060063896A (ko) 숨은 테스트 핀을 구비한 주변 카드
US7306161B2 (en) Memory card with chamfer
US7094633B2 (en) Method for efficiently producing removable peripheral cards
KR940003375B1 (ko) 반도체 장치 및 그 제조 방법
US8900923B2 (en) Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US8283664B2 (en) Disguising test pads in a semiconductor package
KR100585163B1 (ko) 메모리 카드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 7