KR20060004466A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20060004466A
KR20060004466A KR1020040053591A KR20040053591A KR20060004466A KR 20060004466 A KR20060004466 A KR 20060004466A KR 1020040053591 A KR1020040053591 A KR 1020040053591A KR 20040053591 A KR20040053591 A KR 20040053591A KR 20060004466 A KR20060004466 A KR 20060004466A
Authority
KR
South Korea
Prior art keywords
ions
film
ion implantation
plasma
semiconductor device
Prior art date
Application number
KR1020040053591A
Other languages
English (en)
Inventor
황선환
조흥재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040053591A priority Critical patent/KR20060004466A/ko
Publication of KR20060004466A publication Critical patent/KR20060004466A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Abstract

본 발명은 반도체소자의 제조방법에 관해 개시한 것으로서, 반도체기판 위에 게이트산화막, 산화질화막 및 다결정실리콘막을 차례로 형성하는 단계와, 결과물에 보론이온을 주입하는 단계와, 이온주입이 완료된 기판에 O2플라즈마 처리를 실시하여 보론 이온주입이 진행되는 동안에 유입된 수소를 제거하는 단계를 포함한다.
따라서, 본 발명은 B10H14이온주입 공정이 완료된 후, P+게이트전극용 다결정실리콘막에 O2플라즈마 처리를 실시함으로써, 상기 B10H14을 주입하는 과정에서 발생된 H이온이 O이온과 반응하여 제거된다. 따라서, B10H14을 주입하는 과정에서 발생되는 H에 의한 결함 발생을 방지할 수 있다.

Description

반도체소자의 제조방법{method for fabricating semiconductor device}
도 1a 내지 도 1d는 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 공정단면도.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 구체적으로는 PMOS소자에서 게이트전극 형성 시, 게이트전극에 주입되는 보론이온이 채널영역으로 침투되는 것을 방지할 수 있는 반도체소자의 제조방법에 관한 것이다.
디램의 주변 회로영역에서 N+ 또는 P+로 도핑된 듀얼타입의 게이트전극을 형성하게 되면, PMOS의 경우 기존의 N+게이트전극을 형성하게 되면 베리드 채널(baried channel)이 형성되는 반면에, P+게이트전극을 형성하게 되면 표면 채널(surface channel)이 형성되게 된다. 따라서, P+게이트전극의 표면채널은 기존의 N+게이트전극의 베리드 채널에 비하여 쇼트채널효과(short channel effect)가 감소하면서 동일한 문턱전압(Vt)에 대하여 서브 문턱전압 슬로프(slope)가 개선되고 DIBL(Drain Induced Barrier Lowering)이 개선될 뿐만 아니라, 기존의 N+게이트전극에 비하여 보유시간(retention time)이 향상되고 저전압을 가진 디램소자를 만들 수 있다.
따라서, 이러한 장점으로 인해 이온주입 공정을 도입하여 P+게이트전극을 형성하여 표면채널을 가지는 P+게이트전극을 가지는 PMOS 디바이스를 실현하고 있다.
P+게이트전극을 형성함에 있어서, 게이트전극용 다결정실리콘막에 보론이온주입 공정을 진행해야 하지만, 도판트(dopant)로서 11B을 사용하게 되면 이온주입 에너지가 수 KeV이하 이어야하며, 이런 경우 이온빔 커런트(current)가 낮아지게 되어 양산성이 떨어지게 된다. 또한, 도판트로서 49BF2를 사용하게 될 경우 F기에 의한 영향으로 보론이 채널영역으로 침투하는 경향이 증가하게 되는 문제점이 있다.
따라서, 이러한 단점을 해결하기 위해, 도판트로서 B10H14를 사용하게 되면 11B보다 높은 빔 커런트와 49BF2의 F기에 따른 영향을 줄일 수 있다. 그러나, B10H14 에서 발생되는 H이온은 도판트의 비활성화(deactivation) 및 벌크(bulk)와의 계면에서 패시베이션(passivation)결함 등을 유발할 수 있을 뿐만 아니라, 후속의 연속적인 열처리공정에 의해 잠재적인 결함들이 활성화되는 문제점이 있다.
따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 B10H14주입 공정이 완료된 게이트전극용 다결정실리콘막에 O2플라즈마 처리를 실시함으로써, B10H14 을 주입하는 과정에서 발생되는 H이온을 O이온과 반응시켜 제거함으로써, 상기 H이온에 의한 결함 발생을 최소화할 수 있는 반도체소자의 제조방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명에 따른 반도체소자의 제조방법은 반도체기판 위에 게이트산화막, 산화질화막 및 다결정실리콘막을 차례로 형성하는 단계와, 결과물에 보론이온을 주입하는 단계와, 이온주입이 완료된 기판에 O2플라즈마 처리를 실시하여 보론 이온주입이 진행되는 동안에 유입된 수소를 제거하는 단계를 포함한 것을 특징으로 한다.
상기 게이트산화막은 듀얼 및 싱글 중 어느 하나의 타입을 이용한다.
상기 산화질화막은 퍼니스 내에서 상기 게이트산화막을 질화시켜 형성하거나, N2플라즈마를 이용하여 상기 게이트산화막을 질화시켜 형성한다. 이때, 상기 N2플라즈마 공정은 100~700℃온도에서 진행한다.
상기 산화질화막은 5~30Å두께로 형성한다.
상기 게이트전극은 200~800Å두께로 형성한다.
상기 이온주입 공정은 B10H14를 주입하며, 1E14~8E15atoms/㎠의 도우즈와 5~40KeV의 에너지로 진행한다.
상기 O2플라즈마 공정은 100∼700℃온도에서 진행한다.
본 발명에 따르면, PMOS의 경우 게이트전극용 다결정실리콘막에 B10H14을 주입하는 과정에서 B이온 뿐만 아니라 H이온이 발생하게 되는데, 이때 O2플라즈마 처리를 실시하게 되면 H이온이 O이온과 반응하여 제거된다. 따라서, B10H14을 주입하는 과정에서 발생되는 H에 의한 결함 발생을 최소화할 수 있다.
(실시예)
이하, 첨부된 도면을 참고로하여 본 발명에 따른 반도체소자의 제조방법을 자세하게 설명하기로 한다.
도 1a 내지 도 1d는 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 반도체소자의 제조방법은, 도 1a에 도시된 바와 같이, 웰(미도시) 및 소자격리막(미도시)이 구비된 반도체기판(10)을 제공한다. 이어, 상기 기판 (10)위에 게이트산화막(12)을 형성한다. 이때, 상기 게이트산화막(12)은 듀얼(dual) 및 싱글(single) 중 어느 하나의 타입을 이용하며, 도 1a 내지 도 1d에서는 듀얼 타입을 예로 하여 설명하기로 한다.
그런다음, 도 1b에 도시된 바와 같이, 상기 게이트산화막(12) 위에 산화질화막(14)을 5~30Å두께로 형성한다. 이때, 상기 산화질화막(14)은 퍼니스(furnace) 내에서 상기 게이트산화막(12)을 질화시켜 형성하거나, 또는 N2플라즈마 공정(미도시)을 이용하여 상기 게이트산화막(12)을 질화시켜 형성한다. 여기서, 상기 N2플라즈마 공정은 100~700℃온도에서 진행하며, 공정 진행 중에 N2와 함께 Ar가스를 공급한다.
이후, 도 1c에 도시된 바와 같이, 상기 산화질화막(14) 위에 게이트전극용 다결정실리콘막(16)을 200~800Å두께로 증착한다. 그런 다음, 상기 다결정실리콘막 (16)위에 보론 이온주입 공정(20)을 실시한다. 이때, 상기 보론이온으로는 B10H14
(decaboron)를 주입하며, 공정조건으로는 1E14~8E15atoms/㎠의 도우즈(dose)와 5~40KeV의 에너지(energy)를 갖도록 한다. 한편, 상기 B10H14이온은 분해되어 B이온은 다결정실리콘막(16)내로 주입되고, H이온은 결함을 발생시키게 된다.
이어, 도 1d에 도시된 바와 같이, 상기 이온주입된 기판 전면에 O2플라즈마 공정(22)을 진행하여, 상기 H이온은 상기 O이온과 반응하여 제거된다. 이때, O2플라즈마공정(22)은 100∼700℃온도에서 진행하며, 공정 진행 중에는 비활성가스인 Ar를 첨가한다.
PMOS의 경우 게이트전극용 다결정실리콘막에 주입되는 B10H14에서 발생되는 H이온은 도판트의 비활성화(deactivation) 및 벌크(bulk)와의 계면에서 패시베이션(passivation)결함 등을 유발할 수 있을 뿐만 아니라, 후속의 연속적인 열처리공정에 의해 잠재적인 결함들이 활성화된다. 따라서, 본 발명은 B10H14이온주입 공정이 완료된 후에, P+게이트전극용 다결정실리콘막에 O2플라즈마 처리를 실시함으로써 상기 O이온을 H이온과 반응시켜 H이온을 제거하여 상술한 결함 발생을 최소화한다.
이상에서 설명한 바와 같이, 본 발명은 B10H14이온주입 공정이 완료된 후, P+게이트전극용 다결정실리콘막에 O2플라즈마 처리를 실시함으로써, 상기 B10H14 을 주입하는 과정에서 발생된 H이온이 O이온과 반응하여 제거된다. 이로써, B10H14을 주입 하는 과정에서 발생되는 H에 의한 결함 발생을 방지할 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (12)

  1. 반도체기판 위에 게이트산화막, 산화질화막 및 다결정실리콘막을 차례로 형성하는 단계와,
    상기 결과물에 보론이온을 주입하는 단계와,
    상기 이온주입이 완료된 기판에 O2플라즈마 처리를 실시하여 상기 보론 이온주입이 진행되는 동안에 유입된 수소를 제거하는 단계를 포함한 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1항에 있어서, 상기 게이트산화막은 듀얼 및 싱글 중 어느 하나의 타입을 이용하는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1항에 있어서, 상기 산화질화막은 퍼니스 내에서 상기 게이트산화막을 질화시켜 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1항에 있어서, 상기 산화질화막은 N2플라즈마를 이용하여 상기 게이트산화막을 질화시켜 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제 4항에 있어서, 상기 N2플라즈마 공정은 100~700℃온도에서 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제 4항에 있어서, 상기 N2플라즈마 공정은 Ar가스를 첨가하는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제 1항에 있어서, 상기 산화질화막은 5~30Å두께로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제 1항에 있어서, 상기 게이트전극은 200~800Å두께로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  9. 제 1항에 있어서, 상기 이온주입 공정은 B10H14를 주입하는 것을 특징으로 하는 반도체소자의 제조방법.
  10. 제 1항에 있어서, 상기 이온주입 공정은 1E14~8E15atoms/㎠의 도우즈와 5~40KeV의 에너지로 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
  11. 제 1항에 있어서, 상기 O2플라즈마 공정은 100∼700℃온도에서 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
  12. 제 1항에 있어서, 상기 O2플라즈마 공정은 Ar가스를 첨가하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020040053591A 2004-07-09 2004-07-09 반도체소자의 제조방법 KR20060004466A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040053591A KR20060004466A (ko) 2004-07-09 2004-07-09 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040053591A KR20060004466A (ko) 2004-07-09 2004-07-09 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20060004466A true KR20060004466A (ko) 2006-01-12

Family

ID=37116770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040053591A KR20060004466A (ko) 2004-07-09 2004-07-09 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20060004466A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853688B2 (en) 2012-08-07 2014-10-07 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853688B2 (en) 2012-08-07 2014-10-07 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the display apparatus
US9070605B2 (en) 2012-08-07 2015-06-30 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the display apparatus

Similar Documents

Publication Publication Date Title
KR100440263B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
JP2007258729A (ja) 信頼できる極薄酸窒化物形成のための新規なプロセス
KR20010085386A (ko) 반도체 장치의 제조 방법
US6143618A (en) Procedure for elimating flourine degradation of WSix /oxide/polysilicon capacitors
CN101150071A (zh) 半导体器件的制造方法
KR20060004466A (ko) 반도체소자의 제조방법
US7402484B2 (en) Methods for forming a field effect transistor
KR100728958B1 (ko) 반도체 소자의 제조방법
US6764962B2 (en) Method for forming an oxynitride layer
KR100571274B1 (ko) 반도체 소자의 게이트 형성 방법
KR100388463B1 (ko) 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법
KR100722998B1 (ko) 반도체 소자 제조 방법
KR100380275B1 (ko) 반도체 소자의 게이트 절연막 형성방법
KR100473734B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100443789B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR100668850B1 (ko) 반도체 소자의 게이트 형성방법
KR100642386B1 (ko) 실리사이드층 형성 방법 및 이를 이용한 반도체 소자의제조 방법
KR20080087269A (ko) 반도체 소자의 제조방법
KR100724146B1 (ko) 반도체장치의 제조 방법
KR20070106161A (ko) 반도체 소자의 듀얼폴리게이트 제조방법
KR20040069467A (ko) 반도체 소자의 트랜지스터 제조 방법
KR100609979B1 (ko) 반도체 소자의 제조 방법
KR100463955B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR100779400B1 (ko) 반도체 소자 및 그 제조방법
KR0170901B1 (ko) 반도체 소자의 초저접합 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination