KR20060003910A - 플라즈마 처리 장치 - Google Patents

플라즈마 처리 장치 Download PDF

Info

Publication number
KR20060003910A
KR20060003910A KR1020057025005A KR20057025005A KR20060003910A KR 20060003910 A KR20060003910 A KR 20060003910A KR 1020057025005 A KR1020057025005 A KR 1020057025005A KR 20057025005 A KR20057025005 A KR 20057025005A KR 20060003910 A KR20060003910 A KR 20060003910A
Authority
KR
South Korea
Prior art keywords
processing apparatus
plasma processing
plasma
gas
processing container
Prior art date
Application number
KR1020057025005A
Other languages
English (en)
Other versions
KR100631384B1 (ko
Inventor
다로 이케다
하치시로 이이즈카
가오루 야마모토
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20060003910A publication Critical patent/KR20060003910A/ko
Application granted granted Critical
Publication of KR100631384B1 publication Critical patent/KR100631384B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

플라즈마 처리 장치는 유전체 벽을 갖는 처리실과, 처리실내에 배치되고 피처리체가 그 위에 탑재된 탑재면을 갖는 탑재대를 포함한다. 처리실에서 유도 플라즈마가 유전체 벽을 통해 여기된다. 유전체 부재는 탑재대의 적어도 탑재면을 착탈 가능하게 덮을 수 있도록 설치된다.

Description

플라즈마 처리 장치{PLASMA PROCESSING DEVICE}
도 1은 본 발명의 제 1 실시예에 따른 플라즈마 처리 장치를 나타내는 개략도,
도 2는 본 발명의 제 1 실시예에 따른 반도체 웨이퍼 탑재부를 나타내는 개략 단면도,
도 3은 벨자 상부의 구성을 나타내는 개략 단면도,
도 4는 도 3에 있어서의 P 부분의 확대도,
도 5는 접속부의 평면도,
도 6은 본 발명의 제 1 실시예에 따른 가스 도입 링의 개략 단면도,
도 7은 본 발명의 다른 실시예에 따른 가스 도입 링의 개략 단면도,
도 8a 내지 8c는 가스 통로의 구성을 나타내는 도면,
도 9는 본 발명의 제 1 실시예에 따른 개스킷의 단면도,
도 10a 내지 10c는 SEM-EDX(에너지 분산형 엑스레이 분광기 부착 주사형 전자 현미경)에 의한 원소 조성 분석도,
도 11a 내지 11c는 파티클 발생의 개념도,
도 12는 메모리 효과에 의한 에칭량의 변동을 나타내는 도면,
도 13은 메모리 효과에 의한 에칭량의 변동을 나타내는 도면,
도 14는 본 발명의 제 2 실시예에 따른 반도체 웨이퍼 탑재부를 나타내는 개략 단면도,
도 15는 본 발명의 제 3 실시예에 따른 반도체 웨이퍼 탑재부를 나타내는 개략 단면도,
도 16은 본 발명의 제 4 실시예에 따른 반도체 웨이퍼 탑재부를 나타내는 개략 단면도,
도 17은 본 발명의 제 5 실시예에 따른 반도체 웨이퍼 탑재부를 나타내는 개략 단면도,
도 18은 종래의 플라즈마 처리 장치에 있어서 반도체 웨이퍼 탑재부의 일례를 나타내는 개략 단면도.
본 발명은 플라즈마 처리 장치 및 플라즈마 처리 방법에 관한 것으로서, 특히 플라즈마 처리 장치의 초기화를 효율적으로 실행할 수 있는 플라즈마 처리 장치 및 플라즈마 처리 방법에 관한 것이다.
반도체 장치의 제조에 있어서는, 현재 고밀도화 및 고집적화가 진행되고 있다. 이 때문에, 설계 규정이 엄격하게 되어 있다. 예컨대, 게이트 배선 패턴 등 의 선폭은 한층 좁아져서 하층의 반도체 디바이스와 상층의 배선층의 접속부인 접촉 홀(contact hole)의 종횡비는 한층 높아져 있다.
엄격한 설계 규정으로 설계된 반도체 장치의 제조를 위해서는 제조 공정의 관리가 중요하다. 예컨대, 에칭의 공정에 있어서는 미세한 패턴이나 큰 종횡비를 갖는 접촉 홀의 에칭이 확실히 실행되어야 한다. 이 때문에, 에칭률을 관리하여 소망의 패턴을 확실히 형성하는 것이 불가피하다.
그러나, 에칭을 하는 플라즈마 처리 장치, 특히 유도 결합 플라즈마(이하 ICP라 함)를 사용하여 에칭하는 플라즈마 처리 장치에 있어서는 예컨대 석영 등으로 이루어지는 챔버에 전위가 걸리지 않는다. 이 때문에, 에칭된 재료가 챔버의 내벽 등에 이물로 부착되기 쉽다. 챔버의 내벽 등에 부착된 이물은 에칭시의 플라즈마 상태에 영향을 미쳐서 에칭률을 변동시킬 수 있다.
또한, 반도체 장치의 진보에 따른 다양한 요구에 부응하기 위해서, 각종 프로세스가 실행될 수 있다. 일 예를 들면, 접촉 홀에 텅스텐 등의 재료를 매립하기 전에, 접촉 홀 바닥부 표면에서 산화되거나 변질되어 생긴 산화막(예컨대 SiO2)이 에칭될 필요가 있다. 그러나, 통상적으로 에칭된 산화막 이외의 도전 재료, 예컨대 Poly-Si, W, WSi, CoSi 등의 재료를 에칭하는 경우에는 그 후에 다시 산화막을 에칭하면 메모리 효과라고 불리는 현상이 초래될 수 있다.
메모리 효과는 다음과 같은 현상이다. 예컨대 CoSi 등의 금속 재료로 된 막이 에칭되면, 에칭된 물질이 석영재로 이루어진 챔버내나 그 내벽 등에 부착한다. 이것에 의해, 플라즈마내에 생성된 전자나 이온 등이 부착물을 통해 접지되어 플라즈마가 불안정해진다. 따라서, 그 직후에 산화막을 타깃으로 동일한 조건에서 에칭하더라도, 플라즈마가 불안정해져 있기 때문에, 정상 상태의 에칭률이 되지 않는다. 이 현상을 메모리 효과라 부르고 있다. 즉, 보통 에칭하는 막 이외의 것을 에칭하면, 통상 챔버내나 그 내벽에 부착되는 것과 다른 재료가 부착되고, 이것에 의해 플라즈마에 대한 임피던스가 변화되고, 나아가서는 플라즈마 상태가 영향을 받아 메모리 효과가 초래되는 것이다.
도 18은 종래의 플라즈마 처리 장치에 있어서의, 반도체 웨이퍼 탑재부(10)의 일 예를 나타내는 개략 단면도이다. 도 18에 도시한 바와 같이, 반도체 웨이퍼 탑재부(10)는 가이드 링(80) 및 서셉터(153)를 구비한다.
서셉터(153)는 예컨대 AlN 등으로 이뤄진다. 가이드 링(80)은 예컨대 SiO2 등의 석영재로 이루어진다. 가이드 링(80)은 서셉터(153)의 외주를 둘러싸고 있고, 가이드 링(80)의 상면은 서셉터(153)보다도 상측에 위치하고 있다. 이것에 의해, 가이드 링(80)이 반도체 웨이퍼(1)의 외주를 정확한 위치로 가이드하게 된다.
이러한 반도체 웨이퍼 탑재부(10)를 갖는 플라즈마 처리 장치에 의해 일반적으로 SiO2막의 반도체 웨이퍼의 에칭이 실행된다. 그러한 에칭의 도중에, Poly-Si 막으로 표면이 덮인 반도체 웨이퍼의 표면의 에칭이 실행되고, 계속해서 다시 표면이 SiO2막의 웨이퍼가 에칭되는 경우 에칭률이 저하한다. 이 경우, 예컨대 SiO2막의 반도체 웨이퍼 5장(에칭 시간으로, 예컨대 150초 상당)을 처리하지 않으면 일반 적인 에칭률로 회복되지 않는다.
이 원인은 다음과 같이 생각된다. 즉, Poly-Si의 Si가 비산하여 챔버 내벽 표면에 부착됨으로써 플라즈마 상태는 일단 감쇠한다. 그러나, SiO2막의 반도체 웨이퍼를 여러 장 에칭함으로써, 챔버 내부에 다시 산화물이 다소 퇴적하여 플라즈마 상태가 원래의 정상 상태로 복귀된다.
여기서, 에칭률을 정상 상태로 복귀시키기 위해서, 더미 웨이퍼를 사용하여 에칭이 실행될 수 있다. 그러나, 더미 웨이퍼를 사용하는 것은 시간, 노동력 및 고비용 불가피하며, 생산 및 작업 효율을 악화시키는 점에서 바람직하지 못하다.
또한, 챔버 내벽에 부착된 부착물은, 예컨대 CIF3 가스를 사용한 클리닝으로 에칭(제거)될 수 있다. 그러나, 이러한 에칭의 실시는 곤란하다. 또한, 에칭(제거) 이후 장치가 정상 상태로 복귀하기 위해서는 역시 일정 개수의 더미 웨이퍼를 사용한 에칭을 하여야 한다.
또한, 복수의 반도체 웨이퍼의 에칭 처리를 하는 경우, 장치의 가동 시간이 길어진다. 이 때문에, 챔버의 내벽에 부착된 부착물이 두꺼워져서, 그 자체의 내부 응력에 의해 박리되거나, 처리 가스중의 이온 및 라디칼에 의해 환원, 침식되는 것에 의한 외적인 응력이 부가되어 박리된다. 이것에 의해, 파티클이 발생할 수 있다.
이러한 경우, 표면이 산화막으로 덮인 웨이퍼를 더미 웨이퍼로서 플라즈마 처리를 하여 챔버 내벽에 산화물을 부착시키면, 파티클의 발생이 억제되는 일도 있 다. 그러나, 이 작업도 생산 및 작업 효율의 측면에서 바람직하지 못하다.
또한, 서셉터(153)의 주위에 배치된 가이드 링(80)은 그 상면이 서셉터(153)보다도 상방에 위치하도록 구성된다. 이 것은 웨이퍼의 주위에서 플라즈마가 산란되는 요인이 된다. 구체적으로는 성막이나 에칭 등의 플라즈마 처리의 면내 균일성이 훼손되는 요인이 된다.
또한, 종래에는 유전체 벽, 특히 벨자(bell jar)형 유전체 벽과 처리실(의 다른 벽)의 사이를 밀봉하기 위해서, 0링이나 양면이 평면으로 형성된 평탄형 또는 L자형의 개스킷이 사용되었다.
그러나, 0링이 사용되는 경우에는 파손 대책을 위해, 이 0링의 접촉면 이외를 보호할 필요가 있었다. 또한, 평탄형 또는 L자형의 개스킷이 사용되는 경우에는 시일 면에 충분한 면압이 확보되지 않아서, 진공 누설이 발생하기 쉽다는 문제점이 있었다.
또한, 종래에 있어서는 처리실내에 처리 가스를 도입하기 위해서, 천장부에 복수의 가스 도입 구멍이 형성된 구조, 소위 샤워 헤드 구조가 사용되었다.
그러나, 샤워 헤드 구조에서는 웨이퍼와 가스 도입 구멍간의 간격이 처리 장치의 구조에 대응하여 제한되고, 또한 웨이퍼 외주부에서의 가스 분포가 일정하지 않다. 이 때문에, 성막이나 에칭 등의 플라즈마 처리의 면내 균일성이 훼손되는 문제가 있었다.
본 발명의 목적은 장치의 설치를 효율적으로 하고, 산화막 이외의 재료의 에칭 처리를 적절하게 실행할 수 있어서, 파티클의 발생을 방지하는 것이 가능한 플라즈마 처리 장치 및 플라즈마 처리 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 처리 장치내에서 탑재대 등의 당해 장치를 구성하는 부재의 재질 조성에 기초하여 금속 오염을 방지하는 것이 가능한 플라즈마 처리 장치를 제공하는 것이다.
또한, 본 발명의 다른 목적은 웨이퍼상에서의 가스의 유동을 균일하게 하여, 플라즈마를 처리면 전체에 균일하게 분포시켜서 성막이나 에칭 등의 플라즈마 처리면내의 균일성을 향상시키는 것이 가능한 가스 도입 구조를 갖는 플라즈마 처리 장치를 제공하는 것이다.
본 발명은 유전체 벽을 갖는 처리실과, 상기 처리실내에 설치되고 피처리체가 탑재된 탑재면을 갖는 탑재대와, 상기 탑재대의 적어도 탑재면을 착탈 가능하게 덮는 것이 가능한 유전체 부재를 구비하여, 상기 유전체 벽을 통해 상기 처리실내에 유도 플라즈마가 여기되도록 하는 것을 특징으로 하는 플라즈마 처리 장치이다.
이러한 구성에 의하면, 플라즈마 처리 장치에 있어서 처리중에 파티클 발생 등의 문제가 발생한 때에 챔버내를 습식 청소하고 그 후에 설치하는 경우, 정기적인 보수를 수행하는 경우 등, 에칭 대상물이 변하는(예컨대, 금속 에칭으로부터 산화막 에칭으로 이행하는) 경우 등 다른 프로세스로 이행하는 경우, 그리고 챔버내를 초기 상태로 복귀시키는 경우 등에, 탑재대 상에 배치된 유전체 부재를 플라즈마 속에서 에칭함으로써, 더미 웨이퍼를 사용하지 않더라도, 효율적으로 플라즈마 처리 장치의 챔버내를 초기화할 수 있다. 또한, 탑재대의 탑재면이 유전체 부재로 덮여 있기 때문에, 가령 탑재대를 구성하는 재료 중에 금속 등의 불순물이 포함되어 있더라도, 챔버내나 피처리체가 이 금속으로 오염되는 것을 방지할 수 있다.
바람직하게는 상기 유전체 부재는 피처리체가 탑재된 탑재면을 가지며, 이 탑재면의 주위에는 피처리체를 가이드하는 가이드 링이 형성되어 있다. 또한, 바람직하게는 상기 가이드 링의 표면은 상기 피처리체의 처리면보다도 낮게 위치하도록 형성되어 있다. 또한, 바람직하게는 상기 유전체 부재는 상기 탑재대의 상부에 씌우는 것이 가능한 오목부 형상이다. 또한, 바람직하게는 상기 유전체 부재는 서로 분리 가능한 탑재면부 및 가이드 링부로 구성된다.
이러한 구성에 의하면, 피처리체를 유전체 부재상에 정확하게 탑재할 수 있다. 또한, 플라즈마를 피처리체의 처리면에서 균일화하는 것도 가능하다. 또한, 유전체 부재의 제조 및 소모 등과 같은 경우에 교환도 용이하다.
또는, 본 발명은 유전체 벽과, 유전체 벽에 접속된 불소계 탄성 중합체 재료로 구성된 평탄형의 개스킷을 갖는 처리실과, 상기 처리실내에 설치되고, 피처리체가 탑재된 탑재대를 구비하여, 상기 유전체 벽을 통해 상기 처리실내에 유도 플라즈마가 여기되도록 하고, 상기 평탄형의 개스킷은 양면에 적어도 일 열의 환상 돌기가 형성되도록 하는 것을 특징으로 하는 플라즈마 처리 장치이다.
이러한 구성에 의하면, 시일 면 전체를 보호하는 것이 가능하다. 또한, 적절한 면압을 확보하는 것이 가능하기 때문에, 보다 기밀성이 높은 플라즈마 처리 장치를 제공하는 것이 가능해진다.
또는, 본 발명은 처리실과, 상기 처리실내에 설치되고 피처리체가 탑재된 탑재대와, 상기 처리실의, 예컨대 측벽에 설치되고, 상기 처리실내에서 경사져 상방향으로 개구하는 복수의 가스 분출 구멍을 갖는 가스 도입 링을 구비하여, 상기 처리실내에 유도 플라즈마가 여기되도록 하는 것을 특징으로 하는 플라즈마 처리 장치이다.
바람직하게는 상기 가스 도입 링의 내측 면은 상방이 테이퍼 면으로 되어, 상기 복수의 가스 분출 구멍은 각각 상기 테이퍼 면에서 개구된다. 또한, 바람직하게는 상기 복수의 가스 분출 구멍은 처리실내의 일점을 향해 개구된다. 또한, 바람직하게는 상기 처리실은 벨자형 유전체 벽을 가져서, 상기 벨자형 유전체 벽을 통해 상기 처리실내에 유도 플라즈마가 여기되도록 하고 있다.
이러한 구성에 의하면, 처리실의 측면으로부터, 처리실내의 소정위치(예컨대, 중앙부)를 향해서 균일하게 가스를 분출하는 것이 가능하다. 그 결과, 가스의 유동이 웨이퍼상에서 균일하게 되고 플라즈마가 균일하게 생성되어, 성막과 에칭 등의 플라즈마 처리의 면내 균일성을 향상시킬 수 있다.
또는, 본 발명에 의하면, 유전체 벽을 갖는 처리실과, 상기 처리실내에 설치되고 피처리체가 탑재된 탑재면을 갖는 탑재대와, 상기 탑재대의 적어도 탑재면을 착탈 가능하게 덮는 것이 가능한 유전체 부재를 구비하여, 상기 유전체 벽을 통해 상기 처리실내에 유도 플라즈마가 여기되도록 하는 플라즈마 처리 장치를 사용한 플라즈마 처리 방법에 있어서, 상기 유전체 부재를 노출시킨 상태로, 소정 시간에 걸쳐 상기 처리실내에 플라즈마가 여기되는 초기화 공정을 구비하는 것을 특징으로 하는 플라즈마 처리 방법이다.
상기 방법에 의하면, 플라즈마 처리 장치의 초기화 공정을 가동율 면에서 효율적으로 실행할 수 있다. 또한, 상기 방법에 의하면, 파티클 발생 방지에도 효과가 있기 때문에, 신뢰성이 높은 프로세스가 가능하다.
이하에 첨부 도면을 참조하여, 본 발명에 따른 플라즈마 처리 장치 및 그 초기화 공정의 바람직한 실시예에 관하여 상세히 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일의 기능 구성을 갖는 구성요소에 관해서는 동일한 부호를 부여함으로써 중복 설명을 생략한다.
(제 1 실시예)
도 1은 본 발명의 제 1 실시예에 따른 플라즈마 처리 장치를 나타내는 개략도이다. 도 1에 도시한 바와 같이, 플라즈마 처리 장치(150)는 반도체 웨이퍼상의 산화막이나 기타 재료의 막을 제거하는 에칭 장치이고, 유도 결합 플라즈마(ICP) 방식을 채용할 수 있다.
이 장치(150)는 대략 원통형상의 챔버(151) 및 대략 원통형상의 벨자(bell jar)(152)를 갖고 있다. 벨자(152)는 챔버(151)의 윗쪽에 후술하는 개스킷(179)을 통해 기밀하게 설치된다. 벨자(152)는 예컨대 석영이나 세라믹 재료 등의 유전체 재료로 형성된다.
챔버(151) 내에는 서셉터(153)가 구비된다. 서셉터(153)는 피처리체인 반도 체 웨이퍼(이하, 단순히 웨이퍼라 칭함)(1)를 수평으로 지지하기 위한 것이다. 서셉터(153)의 상면에는 본 실시예에 따른 유전체 부재(180)가 배치되지만, 그 상세한 구조에 대해서는 후술한다. 또한, 유전체 부재(180)는 3개의 샤프트(도 1에는 1개만 도시됨)(200)에 지지된다.
지지 부재(154)는 대략 원통형상이고 서셉터(153)를 지지한다. 히터(156)는 웨이퍼(1)를 가열하기 위해서 서셉터(153)내에 매설된다. 전원(175)이 전원 접속선(177)을 통해 히터(156)에 전력을 공급한다.
코일(157)은 안테나 부재로서 벨자(152)의 주위에 권취된다. 고주파 전원(158)은 정합기(159)를 통해 코일(157)에 접속된다. 고주파 전원(158)은 예컨대 450kHz 내지 60MHz, 바람직하게는 450kHz 내지 13.56MHz의 주파수를 갖는 고주파 전력을 발생하는 것이 가능하다.
여기서, 벨자(152) 상부의 구성에 관해서 설명한다. 도 3은 벨자(152)의 상부의 구성을 나타내는 개략 단면도, 도 4는 도 3에 나타내는 P부분의 확대도이다. 도 3에 도시한 바와 같이, 벨자(152) 외부의 상부에는 전극(153)에 대한 대향 전극(201)이 설치된다. 대향 전극(201)은 Al 등에 의해 형성되어, 벨자(152)와 사이에, 중심부에 배치되는 벨자(152)와의 완충방지용의 캡(203), 스페이서 링(205)을 통해 설치된다. 캡(203), 스페이서 링(205)은 테플론 등의 수지로 형성되어, 벨자(152)를 밀폐하도록 가압한다.
대향 전극(201)은 그 상부에 설치된 Al제의 커버(207)에 접속된다. 또한, 커버(207)는 벨자(152)의 측면을 덮는 Al제의 시스커버(209)에 접속된다. 대향 전 극(201)은 커버(207) 및 시스커버(209)를 통해 접지된다.
커버(207)의 더욱 윗쪽에는 정합기(159)가 설치되고, 도 3의 P부분을 통해 코일(157)과 전기적으로 접속된다. 도 4에 도시한 바와 같이, P부분은 정합기(159)와 접속된 전극(211), 전극(211)에 접속된 전극(213), 전극(213)에 접속된 전극(215), 및 전극(215)에 나사(19)에 의해 접속된 전극(217)을 갖고, 각 전극은 분리 가능하다. 또한, 전극(217)은 클립(211)에 접속된다. 클립(211)이 코일(157)을 협지함으로써 정합기(159)와 코일(157)이 전기적으로 접속된다.
클립(221)은 전극(217)과 코일(157)을 전기적으로 접속시키는 기능을 갖는다. 예컨대, 도 5에 도시한 바와 같이 전극(217)과 도통하는 접속부(223)가 나사(225)에 의해 코일(157)에 접속될 수 있다. 전극(213, 215)은 동에 은을 코팅한 것 등이 사용될 수 있다. 전극(213, 215)의 외측은 아미드계 수지 등의 내열 수지로 형성된 커버(227)로 피복되며, 이 커버(227)는 Al제의 커버(229)로 덮여 있다. 상기와 같이, 고주파 전원(158)으로부터 정합기(159)를 통해 코일(157)에 고주파 전력을 공급함으로써 벨자(152)내에 유도 전자계가 형성된다.
가스 공급 기구(160)는 반도체 웨이퍼 표면을 에칭하기 위한 Ar을 공급하는 Ar 공급원(161)과, 금속 재료의 산화물을 환원하기 위한 H2를 공급하는 H2 공급원(162)을 갖고 있다. 가스 라인(163, 164)은 각각 가스 공급원(161, 162)에 접속된다. 밸브(165, 178) 및 매스 플로우 제어기(166)가 각 라인에 설치된다.
가스 도입 링(167)은 벨자(152)와 챔버(151) 측벽의 천장부 사이에 환상으로 설치된다. 가스 도입 링(167)의 내주 측벽면에는 화살표 표시방향, 즉 벨자(152)내의 공간부(155)의 중앙부(α점)를 향해서 처리 가스를 분출할 수 있는 복수의 가스 도입 구멍(167a)이 설치된다. 이 가스 도입 링(167)은 챔버(151) 측벽의 상부에 볼트 등에 의해 시일을 통해서 기밀하게 고정된다. 가스 도입 구멍(167a)은 벨자(152)의 외측에 배치하는 유도 코일의 감긴 횟수(코일의 높이)의 1/2의 위치의 공간부(155)의 중앙부(α 점)를 향하여 처리 가스를 분출시키는 각도로 배치된다. 또한, 복수의 가스 도입 구멍(167a)은 등간격으로 배치된다. 이에 따라, 벨자(152)의 공간부(155)내에 균일하게 처리 가스를 분출할 수 있다.
또, 이 가스 도입 구멍(167a)은 이것에 한정되지 않고, 장치의 크기에 대응하여 균일한 유동을 형성하도록 개수나 분출 각도가 조정된다. 본 실시예에서는 20개의 가스 도입 구멍(167a)이 형성된다. 분출(균등) 각도는 성형 각도에 의해 임의로 할 수 있으며, 공간부(155)의 중앙부, 즉 반도체 웨이퍼 상부를 향한 각도(고정)로 하여도 좋다.
도 6에도 도시한 바와 같이, 가스 도입 링(167)에는 환상으로 형성된 홈(167b)과, 이것에 연통하는 가스 통로(167d)가 설치된다. 가스 통로(167d)에는 가스 라인(163, 164)이 접속된다. 가스 라인(163, 164)으로부터의 가스는 가스 통로(167d)를 통해 가스 도입 링(167)내에 주입되고, 가스 도입 구멍(167a)을 통해 에칭 가스가 공간부(155)의 중앙을 향해 도입(분출)된다.
도 6에 도시한 바와 같이, 가스 도입 링(167)의 공간부(155)측의 측면(167c)은 수직으로 형성된다. 그 수직면인 측면(167c)에, 가스 도입 구멍(167a)이 개구 한다. 단, 이러한 구성의 경우에는 구멍 상부로부터 분출하는 가스 유동(A)과 구멍 하부에서 분출하는 가스 유동(B) 사이에 속도차가 생길 수 있다. 이 때문에, 가스 도입 구멍(167a)으로부터 처리 가스가 분출할 때에, 가스 도입 구멍(167a)의 출구 부근에서 난류(맴돌이 유동)가 형성될 수 있다. 이 때문에, 공간부(155)내에 균일하게 가스를 도입할 수 없다.
그래서, 도 7에 도시한 바와 같이, 가스 도입 링(167)의 공간부(155)측의 측면(167c)에 테이퍼 면(167f)이 형성된다. 이 테이퍼 면(167f)에 대하여, 상향으로 형성된 가스 도입 구멍(167a)이 대략 수직하게 개구된다. 또한, 복수의 가스 도입 구멍(167a)의 방향이 유도 코일의 감긴 횟수(코일의 높이)의 1/2의 높이 위치에서 교차하도록 구성함으로써, 구멍 상부로부터 분출하는 가스 유동(A)과 구멍 하부에서 분출하는 가스 유동(B) 사이의 속도차가 경감되고, 그에 따라 챔버내에 가스를 균일하게 도입하는 것이 가능해진다. 또한, 가스 도입 구멍(167a)의 공간부(155)측의 출구 부근은 도 7에 나타내는 출구(167g)를 가스 도입 구멍보다 넓게 형성하도록 모떼기할 수 있다. 이 경우, 가스 분출시의 저항을 경감시킬 수 있다.
다음에, 도 8을 참조하여, 가스 도입 링(167)내의 홈(167b)에 가스를 도입하기 위한 가스 통로(167d)의 구성에 관해서 설명한다. 도 8은 가스 통로(167d)의 구성을 나타내는 도면이며, 도 8a는 상측으로부터의 개략도, 도 8b는 도 8a의 Q 방향에서의 개략도, 도 8c는 도 8a의 R-R단면의 개략도이다.
도 8에 도시한 바와 같이, 가스 도입 링(167)에는 내부의 홈(167b)에 가스를 도입하는 가스 통로(167d)가 설치된다. 가스 도입 링(167)의 외측에는 도 8b에 도 시한 바와 같이, 가스 통로(167d)의 입구가 노출된다. 가스 통로(167d)와 홈(167b)의 접속부의 상부에는 도 8a및 도 8c에 도시한 바와 같이, 횡방향 홈(167h)이 설치된다. 그리고, 가스 통로(167d)와 홈(167b)에 있어서 접속부의 홈(167b) 쪽에는 격벽이 설치되어, 가스 통로(167d)로부터 도입되는 가스가 횡방향 홈(167h)을 경유하여 홈(167b)에 도입된다. 이 구성 때문에, 가스는 홈(167b)의 원주방향(폭방향)으로 유동하기 쉽다. 따라서, 공간부(155)를 향해서 분출되는 가스가 보다 균일해진다.
또한, 챔버(151) 측벽과 벨자(152) 측벽은 진공도를 유지하기 위해서 개스킷(179)을 통해 기밀하게 접속된다. 도 9는 본 실시예에 따른 개스킷(179)의 단면도이다. 도 9에 나타내는 개스킷(179)은 벨자(152)의 시일 면과 가스 도입 링(167)의 상부의 시일 면의 사이에 설치된다. 이에 따라, 기밀성이 유지되어 벨자(152)의 시일 면이 보호되므로 파손을 방지할 수 있다. 또한, 이 개스킷(179)은 한층 높은 기밀성 유지의 향상을 목적으로서, 예컨대 불소계 탄성중합체 재료로 구성될 수 있다. 또한, 바람직하게는 도 9에 도시한 바와 같이, 링 형상을 갖는 개스킷의 상하면에, 반원형의 돌기 또는 볼록한 돌기(179a, 179b)가 형성될 수 있다. 물론, 개스킷(179)의 하면에 돌기(179a)가 없어도 좋고, 또 개스킷(179)의 상면에 돌기(179a)가 2개 등 복수 설치되어도 좋다.
도 2는 도 1에 도시된 본 실시예에 따른 반도체 웨이퍼 탑재부(100)를 나타내는 개략 단면도이다. 도 2에 도시한 바와 같이, 반도체 웨이퍼 탑재부(100)는 서셉터(153) 및 유전체 부재(180)를 갖고 있다.
서셉터(153)는 예컨대 AlN, Al2O3, SiC 등의 재료로 이루어진다. 유전체 부재(180)는 예컨대 SiO2, Al2O3, AlN, 또는 Si3N4 등 플라즈마 처리시에 유전성이 유지되는 재료로 이루어진다. 그리고, 서셉터(153)상에 유전체 부재(180)가 탑재된다. 본 실시예에 있어서 유전체 부재(180)는 석영이다.
또한, 유전체 부재(180)의 중앙부의 상면에는 하측으로 오목한 단차(t2)가 형성된다. 즉, 유전체 부재(180)의 외주부의 상면이 중앙부의 상면보다도 단차(t2)만큼 상승된다. 웨이퍼(1)의 외주는 이 단차(t2)에 의해 안내된다. 이로써, 웨이퍼(1)는 적확한 위치에 탑재될 수 있다. 단차(t2)는 웨이퍼(1)의 두께가 약 0.7mm 정도인 경우, 예컨대 0.5mm 내지 3mm 정도, 바람직하게는 0.5mm 내지 1mm, 보다 바람직하게는 웨이퍼의 두께 레벨과 동일한 두께 레벨인 것이 바람직하다.
또한, 유전체 부재(180)의 외경은 서셉터(153)의 외경보다도 크게 형성된다. 즉, 유전체 부재(180)가 서셉터(153)상에 탑재될 때, 서셉터(153)보다도 외측으로 돌출하는 외주연부(180a)가 설치된다. 또한, 유전체 부재(180)의 중앙부의 하면에는 하방으로 볼록한 볼록부(180n)가 형성된다. 그리고 이 볼록부(180n)는 서셉터(153)의 상면에 설치된 상측이 오목한 오목부(153n)내에 수용된다.
구체적으로는, 예컨대 서셉터(153)의 오목부(153n)는 도 2에 도시된 바와 같은 스폿 페이싱으로서 형성된다. 그리고, 서셉터(153)의 오목부(153n)에 유전체 부재(180)의 볼록부(180n)가 접촉하는 동시에, 서셉터(153)의 주연부(외주부)의 상면에 유전체 부재(180)의 외주연부(180a)의 하면이 접촉하도록 되어 있다. 이 때, 유전체 부재(180)는 서셉터(153)로부터 분리 낙하하지 않고 서셉터(153)상에 안정적으로 계속 탑재할 수 있다.
유전체 부재(180)의 중앙부의 두께(t1)가 지나치게 얇으면 가공이 어렵고 또한 내구성이 낮다. 한편, 두께(t1)가 두꺼운 것은 비용이 많이 든다. 따라서, 두께(t1)는 예컨대 0.5mm 내지 5mm 정도, 바람직하게는 0.5mm 내지 1mm이다.
그런데, 도 1에 도시한 바와 같이, 진공 펌프를 포함하는 배기 장치(169)가 배기관(168)에 접속된다. 챔버(151)의 바닥벽의 일부는 개구되고, 이 개구부에는 오목한 배기부(182)가 기밀하게 접속된다. 상기 배기관(168)은 배기부(182)의 측면 개구부에 접속된다. 상기 배기부(182)의 바닥부에는 서셉터(153)를 지지하는 지지 부재(154)가 설치된다. 그리고 배기 장치(169)를 작동시켜 챔버(151) 및 벨자(152)의 내부를 배기부(182), 배기관(168)을 통해 소정의 진공도로 감압할 수 있다.
또한, 게이트 밸브(170)가 챔버(151)의 측벽에 설치된다. 웨이퍼(1)는 이 게이트 밸브(170)가 개방된 상태로 인접하는 로드록실(도시하지 않음) 사이로 반송될 수 있다. 또한, 서셉터(153)에 매설되는 전극(173)은 정합기(172)를 통해 고주파 전원(171)에 접속된다. 이에 따라, 전극(173)으로의 바이어스 인가가 가능해진다.
이상과 같이 구성된 플라즈마 처리 장치의 작동을 설명한다. 우선, 게이트 밸브(170)가 개방되고 챔버(151)내에 웨이퍼(1)가 삽입된다. 다음에, 승강 핀 구동기구(181)가 구비한 승강 핀 승강 구동부(181b)에 의해서 승강 핀(181a)이 상승 하고, 이 승강핀(181a)에서 웨이퍼(1)를 수용한다. 그 후, 승강 핀(181a)이 하강하여 서셉터(153)상의 유전체 부재의 탑재면에 웨이퍼(1)가 탑재된다. 그 후, 게이트 밸브(170)가 폐쇄되고 배기 장치(169)에 의해 챔버(151)의 내부 및 벨자(152)의 내부가 배기되어 소정의 감압 상태가 된다. 다음에, Ar 공급원(161) 및 H2 공급원(162)으로부터 챔버(151)내로 Ar 가스 및 H2 가스가 공급된다. 동시에, 고주파 전원(158)으로부터 코일(157)에 고주파 전력이 공급되어 벨자(152)내의 공간부(155)에 유도 전자계가 형성된다.
이 유도 전자계에 의해, 벨자(152)내의 공간부(155)에 플라즈마가 생성된다. 그리고, 이 플라즈마에 의해 웨이퍼(1)의 표면의 막, 예컨대 산화막이 에칭 제거된다. 이 때, 고주파 전원(171)으로부터 서셉터(153)에 바이어스 전압을 인가할 수 있다. 필요에 따라, 예컨대 H2 가스 등을 사용하는 프로세스 가스를 사용하는 경우에는 히터(156)에 전원(175)으로부터 전력을 공급하여, 서셉터(153)를 가열할 수 있다.
처리 조건의 일례를 들면, 예컨대 압력이 0.1Pa 내지 13.3Pa, 바람직하게는 0.1Pa 내지 2.7Pa, 웨이퍼 온도가 100℃ 내지 500℃, Ar의 가스 유량이 0.001L/분 내지 0.03L/분, 바람직하게는 0.005L/분 내지 0.015L/분, H2의 가스 유량이 0L/분 내지 0.06L/분, 바람직하게는 0L/분 내지 0.03L/분, 고주파 전원(158)의 주파수가 450kHz 내지 60MHz, 바람직하게는 480kHz 내지 13.56MHz, 바이어스 전압이 -20V 내지 -200V(0W 내지 500 W)이다. 이러한 조건의 플라즈마를 사용하여 30초 정도 에 칭 처리가 실시되었을 때, 산화막으로서의 SiO2가 1nm 내지 10nm 정도 제거된다.
그런데, 이러한 반도체 웨이퍼 탑재부(100)를 갖는 플라즈마 처리 장치(150)에 있어서, 종래는 메모리 효과에 대한 초기화 또는 파티클 발생 방지를 위해서 더미 웨이퍼를 사용하는 플라즈마 처리가 수행되었다. 본 실시예의 경우에는 그 대신에, 예컨대 웨이퍼(1)의 반입과 출입 사이에 웨이퍼(1)가 탑재되지 않는 상태에서 유전체 부재(180)의 에칭 처리가 수행된다. 이것을 후처리(after process)라 한다.
실제의 처리 조건으로서는 ICP용의 고주파 전원(158)의 출력이 200W 내지 1000W(바람직하게는 200W 내지 700W), 바이어스 전압용의 전원(171)의 출력이 13.56MHz의 주파수에서 100W 내지 500W(바람직하게는 400W), 압력이 약 0.1Pa 내지 1.33Pa(바람직하게는 0.67Pa)이고, Ar 가스만을 사용하는 것이 바람직하다. Ar 가스의 유량은 0.001L/분 내지 0.06L/분(바람직하게는 0.001L/분 내지 0.03L/분, 또는 0.038L/분), 서셉터 온도는 -20℃ 내지 500℃, 바람직하게는 200℃이다(Ar 가스와 H2 가스의 혼합 가스를 사용하는 경우에는 서셉터 온도가 500℃ 인 것이 바람직하다). 또한, 처리 시간은 5초 내지 30초, 예컨대 10초 정도가 바람직하다. 이러한 처리 조건에서 유전체 부재가 에칭되는 것에 의해, 벨자 내벽면에 유전체 부재가 부착된다. 이에 따라, 메모리 효과 및 파티클의 발생이 방지될 수 있다.
여기에서, 파티클 발생의 메커니즘 및 메모리 효과에 관해서, 도 10, 도 11, 도 12, 도 13을 참조하여 설명한다. 도 10은 SEM-EDX(에너지 분산형 엑스레이 분 광기 부착 주사형 전자 현미경)에 의한 원소 조성 분석도, 도 11은 파티클 발생의 개념도, 도 12 및 도 13은 메모리 효과에 의한 에칭량의 변동을 나타내는 도면이다.
도 10a, 도 10b 및 도 10c는 각각, Si, 벨자(152)의 측벽의 퇴적물, SiO2의 원소 조성 분석도이다. 도 10에 도시한 바와 같이, Si, 벨자(152)의 측벽의 퇴적물 및 SiO2으로부터 검출된 Si 원소: 0 원소의 비는 각각, 100:0, 49:46, 34:66이다. 따라서, 벨자(152)의 측벽의 퇴적물은 Si 원소와 O 원소가 약 1:1로 포함되는 SiO인 것으로 추측된다.
도 11a에 도시한 바와 같이, 벨자(152)내의 공간(155)에 에칭된 SiO2가 존재하는 경우, 처리 가스중의 수소 가스가 플라즈마로부터 해리되어 발생하는 H+에 의해서 당해 SiO2가 환원됨으로써 SiO가 되어, 벨자(152)의 측벽에 퇴적하는 것으로 생각된다.
도 11b에 도시한 바와 같이, 다수매의 웨이퍼의 처리 등이 실행된 후에는 SiO의 퇴적량이 많아져서 막형상의 퇴적물(315)이 된다. Si가 풍부한 SiO막의 막 두께가 어느 정도를 초과하면, 응력에 의해 도 11c에 도시한 퇴적물(317)과 같이 박리되어 떨어진다. 이것이 파티클을 발생시키는 것이다. 따라서, 상기한 바와 같이 파티클 발생을 억제하기 위한 후처리는 SiO2를 환원시키지 않는 Ar 가스만으로 실행하는 것이 바람직하다.
또한, 도 12 및 도 13에는 동일한 에칭 조건에서 처리를 했을 때의 에칭량이 도시되어 있다. 도 12 및 도 13에 도시한 바와 같이, 첫째 장의 반도체 웨이퍼에서 SiO2를 에칭하고, 둘째 장의 반도체 웨이퍼에서 각각 CoSi2, Poly-Si를 에칭한 경우에, 세째 장의 SiO2를 에칭하더라도 당초의 에칭량과는 달라져 버린다(메모리 효과).
에칭되는 물질이 변하면 챔버 내벽에 부착되는 물질이 변한다. 이것에 따라 생성되는 플라즈마가 불안정하여진다. 메모리 효과는 이 때문에 발생하는 것으로 생각된다.
메모리 효과가 일어난 경우, 다음 처리(여기에서는 넷째 장의 반도체 웨이퍼의 에칭) 전에, 상술한 후처리가 실행된다. 이에 따라, 도 12 및 도 13에 도시한 바와 같이, CoSi2 또는 Poly-Si를 에칭하기 전의 에칭량으로 복귀된다. 이것은 챔버 내벽이 다시 본래의 물질로 덮여서, 플라즈마 상태가 다시 안정된 때문인 것으로 생각된다. 이와 같이, 후처리는 메모리 효과를 해소시키는 효과가 있다.
또한, 후처리를 실시하기 위해서 상기와 같은 조건에서 유전체 부재(180)가 처리되는 경우, 에칭률을 정상 상태의 에칭률로 복귀시키기 위해서 필요한 플라즈마 처리 시간에 관해서 이하와 같은 결과가 얻어진다.
산화막 이외의 예컨대 Poly-Si(폴리실리콘)나 CoSi2(코발트실리콘, 코발트실리사이드) 등의 도전성의 재료를 에칭한 후의 메모리 효과에 대한 대책을 위해서는 약 150초, 챔버 내를 보수할 때에 약제 등을 사용하여 실행되는 워터 클리닝 후의 초기화에는 약 300초, 파티클 방지에는 약 1500초 만큼 처리가 지속될 필요가 있었다. 그러나, 본 실시예에 의하면 수십 초 동안만 유전체 부재를 에칭함으로써 챔버안을 정상 상태로 복귀시킬 수 있어 최적의 에칭이 가능해진다.
특히, 처리 가스로서 사용되는 Ar 가스와 H2 가스의 혼합 가스의 플라즈마로 실리콘 산화막의 에칭을 반복하여 행하면, 분사된 SiOx가 처리 용기 내벽이나 처리 용기내의 부재 표면에 부착된다. 그리고, 처리 가스인 H2 가스가 플라즈마로부터 해리하여 H+ 및 H*이 생성되면, 이것에 의해서 SiOx가 침식되어 파티클 발생이 일어난다고 생각된다. 그에 따라서, 예컨대 SiO2 등으로 된 유전체 부재(180)를 플라즈마 처리하여, 처리 용기 내벽이나 처리 용기내의 부재 표면을 새로운 SiO2 등의 유전체 막으로 덮음으로써, 파티클이 생기기 어려운 표면 상태로 하여, 파티클 발생을 억제할 수 있다. 파티클 발생 방지를 위한 플라즈마 처리에는 처리 가스로서 Ar 가스를 사용하는 것이 바람직하다.
또한, 1장에 30초 내지 60초 정도의 처리 시간이 필요한 더미 웨이퍼를 사용하여 처리하고자 하면, 메모리 효과에 대한 대책, 약제 등을 사용한 웨트 클리닝(wet cleaning) 후의 초기화, 및 파티클 방지를 위하여 행한 경우에, 각각의 상기 처리 시간은 5장 이상, 10장 이상, 50장 이상에 상당하게 된다. 이와 같은 유전체 부재(180)를 처리하는 본 실시예에 의하면, 메모리 효과에 대한 대책, 약제 등을 사용한 웨트 클리닝 후의 초기화, 또는 파티클 방지를 위해 더미 웨이퍼를 준비할 필요가 없다. 따라서, 작업 및 생산의 효율을 향상시키는 효과가 있다. 또한, 유전체 부재(180)는 에칭 후의 소모시에 용이하게 교환될 수 있다.
(제 2 실시예)
도 14는 제 2 실시예에 따른 반도체 웨이퍼 탑재부(500)를 나타내는 개략 단면도이다. 도 14에 도시한 바와 같이, 반도체 웨이퍼 탑재부(500)는 플라즈마 처리 장치(150)에 있어서 반도체 웨이퍼 탑재부(100) 대신에 사용할 수 있다. 제 1 실시예와 중복된 구성 및 기능에 관해서는 동일 부호를 부여하고 설명을 생략한다.
서셉터(153a)는 중앙에 볼록부를 갖고 있고, 예컨대 AlN 등으로 이루어진다. 유전체 부재(580)는 예컨대 SiO2, Al2O3, AlN, 또는 Si3N4 등, 플라즈마 처리시에 유전성이 유지되는 재료로 이루어지며, 서셉터(153a) 전체를 덮는 형상을 갖는다.
유전체 부재(580)의 중앙부의 두께(t1)가 지나치게 얇다면, 가공이 어렵고 또한 내구성이 낮다. 한편, 두께(t1)가 두꺼운 것은 비용이 많이 든다. 따라서, 두께(t1)는 예컨대 0.5mm 내지 5mm 정도, 바람직하게는 0.5mm 내지 1mm 이다.
또한, 유전체 부재(580)의 중앙부의 상면에는 하측으로 오목한 단차(t2)가 형성된다. 즉, 유전체 부재(580)의 외주부의 상면이 중앙부의 상면보다 단차(t2)만큼 상승된다. 웨이퍼(1)의 외주는 이 단차(t2)에 의해서 안내될 수 있다. 이에 따라, 웨이퍼(1)는 정확한 위치에 탑재될 수 있다. 단차(t2)는 웨이퍼(1)의 두께가 약 0.7mm 정도인 경우, 예컨대, 0.5mm 내지 3mm정도, 바람직하게는 0.5mm 내지 1mm이고, 보다 바람직하게는 웨이퍼의 두께 레벨과 같은 두께 레벨이 좋다.
이러한 반도체 웨이퍼 탑재부(500)를 갖는 플라즈마 처리 장치(150)에서, 메모리 효과에 대한 대책, 웨트 처리에 대한 초기화, 또는 파티클 발생 방지를 위해서, 종래 더미 웨이퍼를 사용하여 행하였던 처리 대신에, 웨이퍼(1)를 탑재하지 않고 유전체 부재(580)를 에칭한다.
에칭의 조건 및 소요 시간 등은 제 1 실시예와 대략 동일하지만, 유전체 부재(580)는 보다 용이하게 서셉터(153a)에 고정될 수 있기 때문에, 샤프트에 의해 지지될 필요가 없는 구성도 가능하다. 또한, 파티클 발생 방지를 위한 플라즈마 처리시에는 처리 가스로서 Ar 가스만을 사용하는 것이 바람직하다.
(제 3 실시예)
도 15는 제 3 실시예에 따른 반도체 웨이퍼 탑재부(600)를 나타내는 개략 단면도이다. 도 15에 도시한 바와 같이, 반도체 웨이퍼 탑재부(600)는 플라즈마 처리 장치(150)에 있어서 반도체 웨이퍼 탑재부(100) 대신 사용할 수 있다. 제 1 및 제 2 실시예와 중복된 구성 및 기능에 관해서는 동일 부호를 부여하고 설명을 생략한다.
반도체 웨이퍼 탑재부(600)는 서셉터(153a) 및 유전체 부재(680, 682)를 갖고 있다. 유전체 부재(680, 682)는 예컨대 SiO2, Al2O3, AlN 또는 Si3N4 등, 플라즈마 처리시에 유전성이 유지되는 재료로 이뤄지며, 서셉터(153a) 전체를 덮는 형상을 갖는다.
유전체 부재(680)의 중앙부의 두께(t1)가 지나치게 얇으면 가공이 어렵고 또 한 내구성이 낮다. 한편, 두께(t1)가 두꺼운 것은 비용이 많이 든다. 따라서, 두께(t1)는 예컨대 0.5mm 내지 5mm 정도, 바람직하게는 0.5mm 내지 1mm 이다.
또한, 유전체 부재(682)의 상면에는 하측으로 오목한 단차(t3)가 형성된다. 즉, 유전체 부재(682)의 외주부의 상면이 중앙부의 상면보다도 단차(t3)만큼 상승된다. 유전체 부재(680) 및 웨이퍼(1)의 외주는 이 단차(t3)에 의해서 안내된다. 이로써, 웨이퍼(1)는 정확한 위치에 탑재될 수 있다. 단차(t3)는 웨이퍼(1)의 두께가 약 0.7mm 정도인 경우, 예컨대, 0.5mm 내지 3mm정도, 바람직하게는 0.5mm 내지 1mm이고, 보다 바람직하게는 웨이퍼의 두께 레벨과 같은 두께 레벨이 좋다.
이러한 반도체 웨이퍼 탑재부(600)를 갖는 플라즈마 처리 장치(150)에서, 메모리 효과에 대한 대책, 웨트 처리에 대한 초기화, 또는 파티클 발생 방지를 위해서, 종래 더미 웨이퍼를 사용하여 행하였던 처리 대신에 웨이퍼(1)를 탑재하지 않고 유전체 부재(680)를 에칭한다.
에칭의 조건 및 소요 시간 등은 제 1 및 제 2 실시예와 대략 동일하지만, 유전체 부재를 2개의 부품의 조립체로 함으로써, 단일 부재인 유전체 부재(580)에 비해 제조시의 가공이 용이해진다. 또한, 에칭에 의해 소모된 경우의 교환이 더 한층 용이하다. 또한, 파티클 발생 방지를 위한 플라즈마 처리시에는 처리 가스로서 Ar 가스만을 사용하는 것이 바람직하다.
(제 4 실시예)
도 16은 제 4 실시예에 따른 반도체 웨이퍼 탑재부(700)를 나타내는 개략단면도이다. 도 16에 도시한 바와 같이, 반도체 웨이퍼 탑재부(700)는 플라즈마 처 리 장치(150)에 있어서 반도체 웨이퍼 탑재부(100) 대신에 사용할 수 있다. 제 1, 제 2 및 제 3 실시예와 중복된 구성 및 기능에 관해서는 동일 부호를 부여하고 설명을 생략한다.
반도체 웨이퍼 탑재부(700)는 서셉터(153a) 및 유전체 부재(780, 782)를 갖고 있다. 유전체 부재(780, 782)는 예컨대, SiO2, Al2O3, AlN, 또는 Si3N4 등, 플라즈마 처리시에 유전성이 유지되는 재료로 이루어지며, 서셉터(153a) 전체를 덮는 형상을 갖는다.
유전체 부재(780)의 중앙부의 두께(t1)가 지나치게 얇으면 가공이 어렵고 또한 내구성이 낮다. 한편, 두께(t1)가 두꺼운 것은 비용이 많이 든다. 따라서, 두께(t1)는 예컨대 0.5mm 내지 5mm 정도, 바람직하게는 0.5mm 내지 1mm 이다.
또한, 유전체 부재(780)의 중앙부의 상면에는 하측으로 오목한 단차(t2)가 형성된다. 즉, 유전체 부재(780)의 외주부의 상면이 중앙부의 상면보다 단차(t2)만큼 상승된다. 웨이퍼(1)의 외주는 이 단차(t2)에 의해서 안내된다. 이에 따라, 웨이퍼(1)는 정확한 위치에 탑재될 수 있다. 단차(t2)는 웨이퍼(1)의 두께가 약 0.7mm 정도인 경우, 예컨대, 0.5mm 내지 3mm정도, 바람직하게는 0.5mm 내지 1mm이고, 보다 바람직하게는 웨이퍼의 두께 레벨과 같은 두께 레벨이 좋다.
이러한 반도체 웨이퍼 탑재부(700)를 갖는 플라즈마 처리 장치(150)에서, 메모리 효과에 대한 대책, 웨트 처리에 대한 초기화, 또는 파티클 발생 방지를 위해서, 종래 더미 웨이퍼를 사용하여 행하였던 처리 대신에, 웨이퍼(1)를 탑재하지 않 고 유전체 부재(580)를 에칭한다.
에칭의 조건 및 소요 시간 등은 이전의 실시예와 대략 동일하지만, 유전체 부재를 2개의 부품의 조립체로 함으로써, 단일 부재인 유전체 부재(580)에 비해 에칭에 의해 소모된 경우의 교환이 보다 용이하다. 또한, 제 2 및 제 3 실시예에 따른 유전체 부재에 비해 적은 재료로 같은 효과가 얻어진다. 파티클 발생 방지를 위한 플라즈마 처리시에는 처리 가스로서 Ar 가스만을 사용하는 것이 바람직하다.
(제 5 실시예)
도 17은 제 5 실시예에 따른 반도체 웨이퍼 탑재부(800)를 나타내는 개략 단면도이다. 도 17에 도시한 바와 같이, 반도체 웨이퍼 탑재부(800)는 플라즈마 처리 장치(150)에 있어서 반도체 웨이퍼 탑재부(100) 대신에 사용할 수 있다. 제 1, 제 2, 제 3 및 제 4 실시예와 중복된 구성 및 기능에 관해서는 동일 부호를 부여하고 설명을 생략한다.
반도체 웨이퍼 탑재부(800)는 서셉터(153) 및 유전체 부재(880)를 갖고 있다. 유전체 부재(880)는 예컨대, SiO2, Al2O3, AlN, 또는 Si3N4 등, 플라즈마 처리시에 유전성이 유지되는 재료로 이루어지며, 서셉터(153) 전체를 덮는 형상이다. 서셉터(153)는 유전체 부재(880)의 형상에 맞추어, 상부의 형상이 상기 서셉터(153a)와 상이하게 되어 있다.
유전체 부재(880)의 중앙부의 두께(t1)가 지나치게 얇으면 가공이 어렵고 또한 내구성이 낮다. 한편, 두께(t1)가 두꺼운 것은 비용이 많이 든다. 따라서, 두 께(t1)는 예컨대 0.5mm 내지 5mm 정도, 바람직하게는 0.5mm 내지 1mm 이다.
또한, 유전체 부재(880)의 중앙부의 상면에는 하측으로 오목한 단차(t2)가 형성된다. 즉, 유전체 부재(880)의 외주부의 상면이 중앙부의 상면보다 단차(t2)만큼 상승되어 있는 웨이퍼(1)의 외주는 이 단차(t2)에 의해서 안내된다. 이에 따라, 웨이퍼(1)가 정확한 위치에 탑재될 수 있다. 단차(t2)는 웨이퍼(1)의 두께가 약 0.7mm 정도인 경우, 예컨대, 0.5mm 내지 3mm정도, 바람직하게는 0.5mm 내지 1mm이고, 보다 바람직하게는 웨이퍼의 두께 레벨과 같은 두께 레벨이 좋다.
이러한 반도체 웨이퍼 탑재부(800)를 갖는 플라즈마 처리 장치(150)에서, 메모리 효과에 대한 대책, 웨트 처리에 대한 초기화, 또는 파티클 발생 방지를 위해서, 종래 더미 웨이퍼를 사용하여 행하였던 처리 대신에, 웨이퍼(1)를 탑재하지 않고 유전체 부재(580)를 에칭한다.
에칭의 조건 및 소요 시간 등은 제 1 실시예와 대략 동일하지만, 유전체 부재를 제 1, 제 2, 제 3 및 제 4 실시예에 따른 유전체 부재에 비해 간략화된 형상으로 함으로써 에칭에 의해 소모된 경우의 교환이 보다 용이하다. 또한, 적은 재료로 제 1 실시예와 동일한 효과가 얻어지기 때문에, 반도체 장치의 대량 생산을 이용한 플라즈마 처리 장치에 이용하는 경우에 보다 바람직하다. 또한, 파티클 발생 방지를 위한 플라즈마 처리시에는 처리 가스로서 Ar 가스만을 사용하는 것이 바람직하다.
이상, 첨부도면을 참조하여 본 발명에 따른 플라즈마 처리 장치 및 그 초기화 공정을 바람직한 실시예에 관해서 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면, 특허청구의 범위에 기재된 기술적 사상의 범위내에서 각종의 변경예 또는 수정예에 상도(想到)할 수 있는 것은 분명하고, 그것들에 관해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
예컨대, 유전체 부재의 형상 및 재질은 상기 실시예에 한정되지 않는다. 동일한 효과가 얻어지는 것이면 다른 형상 및 재질이어도 좋다. 또한, 처리 조건 및 처리 시간 등은 각 플라즈마 처리 장치에서 특유한 것이며, 본 발명을 한정하는 것은 아니다.
본 발명에 따르면, 설치를 효율적으로 하고, 산화막 이외의 재료의 에칭 처리를 적절하게 실행할 수 있어서, 파티클의 발생을 방지하는 것이 가능하고, 처리 장치내에서 탑재대 등의 당해 장치를 구성하는 부재의 재질 조성에 기초하여 금속 오염을 방지하는 것이 가능하고, 웨이퍼상에서의 가스의 유동을 균일하게 하여, 플라즈마를 처리면 전체에 균일하게 분포시켜서 성막이나 에칭 등의 플라즈마 처리면내의 균일성을 향상시키는 것이 가능한 플라즈마 처리 장치가 제공된다.

Claims (26)

  1. 플라즈마 처리 장치에 있어서,
    피처리체를 처리하는 처리 용기와,
    유전체 벽을 가지며, 상기 처리 용기의 상부에 설치되고, 상기 유전체 벽과 상기 처리 용기를 기밀로 하는 시일 부재와,
    상기 처리 용기내에 설치되고, 상기 피처리체를 탑재하는 탑재대와,
    상기 처리 용기내에 처리 가스를 도입하는 가스 도입부와,
    상기 유전체 외부에 설치되고, 처리 용기내에 상기 처리 가스의 플라즈마를 생성하기 위한 제 1 전극과,
    상기 탑재대에 배치된 제 2 전극과,
    상기 유전체 벽을 덮도록 설치된 금속제의 커버를 구비하는 것을 특징으로 하는
    플라즈마 처리 장치.
  2. 제 1 항에 있어서,
    상기 유전체는 벨자(bell jar) 형상인
    플라즈마 처리 장치.
  3. 제 1 항에 있어서,
    상기 유전체 벽의 주위에 안테나를 배치하는
    플라즈마 처리 장치.
  4. 제 3 항에 있어서,
    상기 안테나에 고주파 전원이 접속되어 있는
    플라즈마 처리 장치.
  5. 제 3 항에 있어서,
    상기 안테나는 코일형인
    플라즈마 처리 장치.
  6. 제 1 항에 있어서,
    상기 탑재대는 히터를 갖는
    플라즈마 처리 장치.
  7. 제 1 항에 있어서,
    상기 시일 부재는 상기 유전체 벽의 시일 면과 상기 처리 용기의 시일 면 사이에 설치되고, 상기 시일 부재의 상하면에 돌기가 형성되어 있는
    플라즈마 처리 장치.
  8. 제 7 항에 있어서,
    상기 돌기는 복수 형성되어 있는
    플라즈마 처리 장치.
  9. 제 7 항에 있어서,
    상기 돌기는 반원형의 돌기 또는 볼록한 돌기로 형성하는
    플라즈마 처리 장치.
  10. 제 1 항에 있어서,
    상기 제 2 전극에 고주파 전원이 접속되어 있는
    플라즈마 처리 장치.
  11. 플라즈마 처리 장치에 있어서,
    피처리체를 반입하는 제 1 처리 용기와,
    상기 제 1 처리 용기의 상방에 설치되고, 유전체 부재로 구성하는 제 2 처리 용기와,
    상기 제 2 처리 용기에 설치되고, 상기 처리 용기내에 플라즈마를 생성하기 위한 안테나 부재와,
    상기 제 1 처리 용기내에 배치되고, 상기 피처리체를 탑재하는 탑재대와,
    상기 처리 용기내에 처리 가스를 도입하기 위한 가스 도입부와,
    상기 제 2 처리 용기의 주위에 배치하는 안테나와,
    상기 안테나에 고주파 전력을 정합기를 거쳐서 도입하는 고주파 전원과,
    상기 제 2 처리 용기의 상기 유전체 부재를 덮도록 배치하는 금속제의 커버와,
    상기 처리 용기내를 배기하는 배기 장치를 구비하고,
    상기 안테나와 상기 정합기는 적어도 1개 이상의 전극에서 접속되고, 해당 전극을 거쳐서 상기 안테나에 상기 고주파 전력이 공급되어 상기 처리 용기내에 상기 플라즈마를 생성하는 것을 특징으로 하는
    플라즈마 처리 장치.
  12. 제 11 항에 있어서,
    상기 유전체 부재는 석영 또는 세라믹스재로 형성되는
    플라즈마 처리 장치.
  13. 제 11 항에 있어서,
    상기 안테나는 코일형으로 이루어진
    플라즈마 처리 장치.
  14. 제 11 항에 있어서,
    상기 탑재대에 제 1 전극이 배치되는
    플라즈마 처리 장치.
  15. 제 14 항에 있어서,
    상기 유전체 부재의 상부에 설치되고, 상기 제 1 전극에 대향하는 전극이 설치되어 있는
    플라즈마 처리 장치.
  16. 제 11 항에 있어서,
    상기 제 1 전극에는 고주파 전원이 접속되는
    플라즈마 처리 장치.
  17. 제 11 항에 있어서,
    상기 전극은 제 1 전극, 제 2 전극, 제 3 전극으로 구성하는
    플라즈마 처리 장치.
  18. 제 11 항에 있어서,
    상기 안테나와 상기 전극은 클립을 거쳐서 접속하는
    플라즈마 처리 장치.
  19. 제 11 항에 있어서,
    상기 가스 도입부는 상기 제 1 처리 용기와 제 2 처리 용기 사이에 설치되고, 복수의 가스 도입 구멍을 형성하여 환상으로 설치되는
    플라즈마 처리 장치.
  20. 플라즈마 처리 장치에 있어서,
    피처리체를 처리하는 처리 용기와,
    상기 처리 용기내에 설치되고, 상기 피처리체를 탑재하는 탑재대와,
    상기 처리 용기에 배치되고, 상기 처리 용기내의 중앙 공간부를 향하여 처리 가스를 도입하는 복수의 가스 분출 구멍을 갖는 가스 도입부와,
    상기 처리 용기내에 상기 처리 가스의 플라즈마를 생성하는 플라즈마 생성 수단과,
    상기 처리 용기내를 배기하는 배기 장치를 구비하고,
    상기 공간부측에 면하는 상기 가스 분출 구멍은 해당 면에 수직으로 형성되는 것을 특징으로 하는
    플라즈마 처리 장치.
  21. 제 20 항에 있어서,
    상기 공간부측의 면이 테이퍼면을 형성하는
    플라즈마 처리 장치.
  22. 제 20 항에 있어서,
    상기 가스 분출 구멍은 소정의 각도로 형성되는
    플라즈마 처리 장치.
  23. 제 20 항에 있어서,
    상기 가스 분출 구멍은 상기 공간부측의 출구가 모떼기되어 있는
    플라즈마 처리 장치.
  24. 제 20 항에 있어서,
    상기 가스 도입부는 환형으로 형성되는 홈부와 상기 홈과 연통하는 상기 처리 가스 통로를 갖는
    플라즈마 처리 장치.
  25. 제 24 항에 있어서,
    상기 홈과 상기 처리 가스 통로의 접속부에 원주방향으로 구멍이 형성되어 있는
    플라즈마 처리 장치.
  26. 제 4 항 또는 제 11 항에 있어서,
    상기 고주파 전원은 450kHz 내지 60MHz의 주파수인 고주파 전력을 발생가능 한
    플라즈마 처리 장치.
KR1020057025005A 2001-06-01 2002-05-31 플라즈마 처리 장치 KR100631384B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2001167329 2001-06-01
JPJP-P-2001-00167329 2001-06-01
JPJP-P-2001-00388134 2001-12-20
JP2001388134 2001-12-20
JP2002138851 2002-05-14
JPJP-P-2002-00138851 2002-05-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020037015657A Division KR100585437B1 (ko) 2001-06-01 2002-05-31 플라즈마 처리 장치

Publications (2)

Publication Number Publication Date
KR20060003910A true KR20060003910A (ko) 2006-01-11
KR100631384B1 KR100631384B1 (ko) 2006-10-09

Family

ID=27346859

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020057025005A KR100631384B1 (ko) 2001-06-01 2002-05-31 플라즈마 처리 장치
KR1020037015657A KR100585437B1 (ko) 2001-06-01 2002-05-31 플라즈마 처리 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020037015657A KR100585437B1 (ko) 2001-06-01 2002-05-31 플라즈마 처리 장치

Country Status (5)

Country Link
US (2) US20040144492A1 (ko)
EP (1) EP1401013B1 (ko)
KR (2) KR100631384B1 (ko)
CN (2) CN1582487B (ko)
WO (1) WO2002099863A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050050708A1 (en) * 2003-09-04 2005-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded fastener apparatus and method for preventing particle contamination
JP2005262367A (ja) 2004-03-18 2005-09-29 Tokyo Electron Ltd 搬送ロボットの搬送ズレ確認方法及び処理装置
DE102007016029A1 (de) * 2007-03-30 2008-10-02 Sig Technology Ag Haltevorrichtung für eine CVD- oder PVD-Beschichtungsanlage
KR100963287B1 (ko) * 2008-02-22 2010-06-11 주식회사 유진테크 기판처리장치 및 기판처리방법
JP5697571B2 (ja) * 2011-10-06 2015-04-08 株式会社東芝 テンプレートの製造装置及びテンプレートの製造方法
US10115573B2 (en) 2014-10-14 2018-10-30 Applied Materials, Inc. Apparatus for high compressive stress film deposition to improve kit life
WO2021003244A1 (en) 2019-07-01 2021-01-07 Saint-Gobain Performance Plastics Corporation Profile connection
KR20220113763A (ko) * 2019-12-12 2022-08-16 생-고뱅 퍼포먼스 플라스틱스 코포레이션 멸균 용접용 장치
CN115916510A (zh) 2020-06-19 2023-04-04 美国圣戈班性能塑料公司 复合制品和形成复合制品的方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978567A (en) * 1988-03-31 1990-12-18 Materials Technology Corporation, Subsidiary Of The Carbon/Graphite Group, Inc. Wafer holding fixture for chemical reaction processes in rapid thermal processing equipment and method for making same
US5201993A (en) * 1989-07-20 1993-04-13 Micron Technology, Inc. Anisotropic etch method
US5013398A (en) * 1990-05-29 1991-05-07 Micron Technology, Inc. Anisotropic etch method for a sandwich structure
US6545420B1 (en) * 1990-07-31 2003-04-08 Applied Materials, Inc. Plasma reactor using inductive RF coupling, and processes
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
JPH0751755B2 (ja) * 1991-06-21 1995-06-05 川崎製鉄株式会社 プラズマcvd装置
JP3148004B2 (ja) * 1992-07-06 2001-03-19 株式会社東芝 光cvd装置及びこれを用いた半導体装置の製造方法
US5346578A (en) * 1992-11-04 1994-09-13 Novellus Systems, Inc. Induction plasma source
US5820686A (en) * 1993-01-21 1998-10-13 Moore Epitaxial, Inc. Multi-layer susceptor for rapid thermal process reactors
TW249313B (ko) * 1993-03-06 1995-06-11 Tokyo Electron Co
US5691246A (en) * 1993-05-13 1997-11-25 Micron Technology, Inc. In situ etch process for insulating and conductive materials
US5614055A (en) * 1993-08-27 1997-03-25 Applied Materials, Inc. High density plasma CVD and etching reactor
JPH07135200A (ja) * 1993-11-11 1995-05-23 Tokyo Electron Ltd エッチング装置
JP2720420B2 (ja) * 1994-04-06 1998-03-04 キヤノン販売株式会社 成膜/エッチング装置
JP2770753B2 (ja) * 1994-09-16 1998-07-02 日本電気株式会社 プラズマ処理装置およびプラズマ処理方法
JP3282935B2 (ja) * 1994-12-27 2002-05-20 古河電気工業株式会社 ドライエッチング方法
US6270617B1 (en) * 1995-02-15 2001-08-07 Applied Materials, Inc. RF plasma reactor with hybrid conductor and multi-radius dome ceiling
TW283250B (en) * 1995-07-10 1996-08-11 Watkins Johnson Co Plasma enhanced chemical processing reactor and method
EP0795626A1 (en) 1996-02-26 1997-09-17 Applied Materials, Inc. Method for suppressing detrimental effects of conductive deposits on interior surfaces of a plasma reactor
JP3310171B2 (ja) * 1996-07-17 2002-07-29 松下電器産業株式会社 プラズマ処理装置
JPH10102235A (ja) * 1996-09-27 1998-04-21 Toshiba Corp 真空装置
US6089543A (en) * 1997-07-11 2000-07-18 Applied Materials, Inc. Two-piece slit valve door with molded-in-place seal for a vacuum processing system
JP2972707B1 (ja) * 1998-02-26 1999-11-08 松下電子工業株式会社 プラズマエッチング装置及びプラズマエッチング方法
WO1999045585A1 (fr) * 1998-03-05 1999-09-10 Tokyo Electron Limited Appareil et procede de traitement au plasma
KR100292411B1 (ko) * 1998-09-25 2001-06-01 윤종용 반도체소자의 제조에 사용되는 플라즈마 장비
US6143078A (en) * 1998-11-13 2000-11-07 Applied Materials, Inc. Gas distribution system for a CVD processing chamber
US6686292B1 (en) * 1998-12-28 2004-02-03 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
KR100302457B1 (ko) * 1999-04-06 2001-10-29 박호군 다이아몬드 막 증착방법
US6214720B1 (en) * 1999-04-19 2001-04-10 Tokyo Electron Limited Plasma process enhancement through reduction of gaseous contaminants
US6399507B1 (en) * 1999-09-22 2002-06-04 Applied Materials, Inc. Stable plasma process for etching of films
JP3567855B2 (ja) * 2000-01-20 2004-09-22 住友電気工業株式会社 半導体製造装置用ウェハ保持体
JP2002057207A (ja) * 2000-01-20 2002-02-22 Sumitomo Electric Ind Ltd 半導体製造装置用ウェハ保持体およびその製造方法ならびに半導体製造装置
JP4402860B2 (ja) * 2001-03-28 2010-01-20 忠弘 大見 プラズマ処理装置
US7211153B2 (en) * 2001-04-13 2007-05-01 Sumitomo Electric Industries, Ltd. Ceramic joined body, substrate holding structure and substrate processing apparatus
KR20030001695A (ko) * 2001-06-26 2003-01-08 삼성전자 주식회사 고밀도 플라즈마 화학기상증착 챔버의 세정장치 및 그 방법
US20030068898A1 (en) * 2001-10-10 2003-04-10 Chun-Hung Lee Dry etching method for manufacturing processes of semiconductor devices
US6635584B2 (en) * 2001-12-28 2003-10-21 Texas Instruments Incorporated Versatile system for forming uniform wafer surfaces
US6992011B2 (en) * 2003-01-15 2006-01-31 Tokyo Electron Limited Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma

Also Published As

Publication number Publication date
CN1582487A (zh) 2005-02-16
EP1401013A4 (en) 2006-10-11
US20040144492A1 (en) 2004-07-29
CN101866806A (zh) 2010-10-20
KR100585437B1 (ko) 2006-06-07
CN101866806B (zh) 2012-04-25
US20090314435A1 (en) 2009-12-24
EP1401013A1 (en) 2004-03-24
WO2002099863A1 (fr) 2002-12-12
CN1582487B (zh) 2010-05-26
EP1401013B1 (en) 2012-04-04
KR100631384B1 (ko) 2006-10-09
KR20040007626A (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
US20190272981A1 (en) Quartz component with protective coating
KR100624273B1 (ko) 플라즈마 처리 장치
US20040129218A1 (en) Exhaust ring mechanism and plasma processing apparatus using the same
KR100408990B1 (ko) 플라즈마 처리장치
JP6982560B2 (ja) プラズマフィルタリングのためのシステム及び処理
US20090314435A1 (en) Plasma processing unit
US20080142159A1 (en) Plasma Processing Apparatus
US20080314321A1 (en) Plasma processing apparatus
JP6471963B2 (ja) プラズマ処理装置
US20240084450A1 (en) Shower head structure and plasma processing apparatus using the same
US20230093478A1 (en) Semiconductor chamber components with high-performance coating
US20090242520A1 (en) Plasma processing apparatus and plasma processing method
KR20160004408A (ko) 기판 처리 장치 및 기판 처리 방법
TW202139284A (zh) 蝕刻方法及電漿處理裝置
TWI828704B (zh) 電漿處理方法與用於電漿處理腔室的腔室部件及其製造方法
CN114388322A (zh) 一种等离子体处理装置及其气体喷淋环的制作方法
KR20180080520A (ko) 포커스 링 및 이를 포함하는 플라즈마 처리 장치
JP4089873B2 (ja) プラズマ処理装置およびその初期化方法
JP2007295001A (ja) プラズマ処理装置
US20210305023A1 (en) Edge ring and plasma processing apparatus
US20230282452A1 (en) Cleaning method, method of manufacturing semiconductor device, plasma treatment device, and outer circumferential ring set
JP2007251223A (ja) プラズマ処理装置
KR20220044705A (ko) 샤워 헤드 유닛 및 이를 구비하는 기판 처리 시스템
KR20240037737A (ko) 기판 처리 장치 및 기판 처리 방법
CN112117177A (zh) 工程气体供应装置以及配备上述装置的基板处理系统

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 14