CN1582487A - 等离子体处理装置 - Google Patents

等离子体处理装置 Download PDF

Info

Publication number
CN1582487A
CN1582487A CNA028110161A CN02811016A CN1582487A CN 1582487 A CN1582487 A CN 1582487A CN A028110161 A CNA028110161 A CN A028110161A CN 02811016 A CN02811016 A CN 02811016A CN 1582487 A CN1582487 A CN 1582487A
Authority
CN
China
Prior art keywords
plasma processing
process chamber
processing apparatus
gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028110161A
Other languages
English (en)
Other versions
CN1582487B (zh
Inventor
池田太郎
饭塚八城
山本薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1582487A publication Critical patent/CN1582487A/zh
Application granted granted Critical
Publication of CN1582487B publication Critical patent/CN1582487B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明的等离子体处理装置具有：带电介质壁的处理室；和设在所述处理室内，具有载置被处理体的载置面的载置台。经所述电介质壁，在所述处理室内激起感应等离子体。设有可装卸自由地覆盖所述载置台的至少载置面的电介质部件。

Description

等离子体处理装置
技术领域
本发明涉及等离子体处理装置和等离子体处理方法，更具体地说，涉及可以高效率地进行等离子体处理装置的初始化的等离子体处理装置和等离子体处理方法。
背景技术
在半导体装置的制造中，至今要求达到高密度和高集成化。为此，设计规则很严格，例如，栅极布线图形等的线宽度要更小，而作为下层半导体装置和上层布线层的连接部分的接触孔的纵横比要更高。
为了制造按严格的设计规则设计的半导体装置，制造工序的管理很重要。例如，在蚀刻工序中，必需可靠地进行微细的图形和具有高的纵横比的接触孔的蚀刻。为此，管理蚀刻速率，可靠地形成所希望的图形不可缺少。
但是，在进行蚀刻的等离子体处理装置中，特别是在使用电感耦合等离子体(以下称为ICP)进行蚀刻的等离子体处理装置中，在由石英等制成的腔室中不加电位。由于这样，蚀刻的材料作为异物，容易附着在腔室的内壁等上。附着在腔室内壁等上的异物，对蚀刻时的等离子体状态有影响。可以改变蚀刻速率。
另外，为了适应随着半导体装置的进步的多种要求，可以进行各种过程。举一个例子来说，在将钨等材料埋入接触孔中以前，必需蚀刻掉在接触孔底部表面上，氧化变质产生的氧化膜(例如SiO2)然而，在将通常蚀刻的氧化膜以外的导电材料蚀刻时，例如多晶硅、W、WSi、CoSi等材料的情况下，当以后再次蚀刻氧化膜时，可以引起一种称为记忆效果的现象。
所谓记忆效果是下面的一种现象。例如，当蚀刻由CoSi等金属材料制成的膜时，蚀刻的物质附着在由石英制成的腔室或其内壁等上。这样，在等离子体内产生的电子或离子等，通过附着物接地，使等离子体不稳定。因此，即使在同一条件下，在以后以氧化膜作为目标进行蚀刻，由于等离子体不稳定，不能得到稳定状态的蚀刻速率。这种现象称为记忆效果。即：当蚀刻通常蚀刻的膜以外的膜时，与附着在通常的腔室内或其内壁上的材料不同的材料附着，这样，相对于等离子体的阻抗变化，进而等离子体的状态受影响，引起记忆效果。
图18为表示先前的等离子体处理装置中的半导体晶片载置部10的一个例子的概略的截面图。如图18所示，半导体晶片载置部10具有导向环80和基座153。
基座153例如有AIN等制成。导向环80例如由SiO2等石英材料制成。导向环80包围基座153的外周边，导向环80的上面在基座153的上方。因此，导向环80，可将半导体晶片1的外周边引导至可靠位置。
在具有这种半导体晶片载置部10的等离子体处理装置中，通常可进行SiO2膜的半导体晶片的蚀刻。在蚀刻途中，进行表面用多晶硅(Poly-Si)膜覆盖的半导体晶片的表面的蚀刻，接着，在再次对表面为SiO2膜的晶片进行蚀刻的情况下，蚀刻速率降低，在这种情况下，例如当没有进行5片SiO2膜的半导体晶片的处理时，(蚀刻时间相当于150秒)，不能回复至通常的蚀刻速率。
原因如下。即：由于多晶硅的Si飞散，附着在腔室内壁表面上，等离子体状态暂时衰减。但通过蚀刻几片SiO2膜的半导体晶片，氧化物再次在一定程度上堆积在腔室内部。等离子体状态回复至原来的稳定状态。
为了使蚀刻速率回到稳定状态，可进行使用测试晶片的蚀刻。然而，使用测试晶片，时间，劳动力和费用不可缺少，使生产和作业效率降低，不太好。
另外，附着在腔室内壁上的附着物，可以使用ClF3气体的清洁方法蚀刻(除去)。但是，实施该蚀刻困难，另外，由于蚀刻(除去)后，为了装置回归稳定状态，还必需利用一定片数的测试晶片，进行蚀刻。
在进行多个半导体晶片的蚀刻处理的情况下，装置的工作时间长。因此，附着在腔室内壁上的附着物厚，该附着物可由自身的内部应力作用剥离，也因处理气体中的离子和自由基而进行还原、侵蚀造成的其他应力而剥离。因此，产生颗粒。
在这种情况下，当将表面由氧化膜覆盖的晶片作为测试晶片，进行等离子体处理，使氧化物附着在腔室内壁上时，可以抑制颗料的产生，但是，从生产和作业效率来看，这种作业也不好。
另外，配置在基座153周围的导向环80的上表面位于基座153的上方。这是在晶片周围，等离子体混乱的主要原因。具体地说，是成膜或蚀刻等的等离子体处理的平面内的均匀性受损害的主要原因。
另外，以前为了密封电介质体壁，特别是钟罩型电介质体壁和处理室(其他壁)之间，使用O形环或两个表面作成平面的平型或L型的密封垫片。
然而，在使用O形环的情况下，为了对付破损，必需保护该O形环的接触面以外的地方。另外，在使用平型或L型密封垫片的情况下，不能确保密封面上足够大的表面压力，因此容易产生真空泄漏。
在以前，为了将处理气体导入处理室内，采用在顶部作出多个气体导入孔的结构，即所谓的喷淋头结构。
然而，在喷淋头结构中，晶片和气体导入孔的间隔，根据处理装置结构不同，有限制，并且，在晶片外周边上的气体分布不一样。因此，成膜和蚀刻等的等离子体处理的表面内的均匀性受损害，这是一个问题。
发明内容
本发明的目的是要提供一种可以高效率地使装置开始工作，可以适当地进行氧化膜以外的材料的蚀刻处理，可以防止产生颗粒的等离子体处理装置和等离子体处理方法。
本发明的另一目的是提供一种可以防止基于处理装置内的载置台等的构成该装置的部件的材质组成的金属污染的等离子体处理装置。
另外，本发明的再一个目的是提供一种可使在晶片上气体的流动均匀，在整个处理面上使等离子体均匀分布，提高成膜和蚀刻等的等离子体处理的面内均匀性，具有气体导入结构的等离子体处理装置。
本发明为一种等离子体处理装置，它具有：带电介质壁的处理室；设在上述处理室内，具有载置被处理体的载置面的载置台；可装卸自由地覆盖上述载置台的至少载置面的电介质部件；其特征为，经上述电介质壁，在上述处理室内，激起感应等离子体。
采用这种结构，在等离子体处理装置中，在处理中出现产生颗粒等故障时，在对腔室内进行湿清洁(wet cleaning)后开始工作的情况下、进行定期维修的情况下等，在向蚀刻对象物变化(例如，从金属蚀刻转移至氧化膜蚀刻)的情况等别的过程转移的情况下，甚至在使腔室内回复至初期状态的情况下等，都可以在等离子体中，对放在载置台上的电介质部件进行蚀刻。这时，即使不使用测试晶片，也可高效地在等离子体处理装置腔室内进行初始化。另外，由于载置台的载置面用电介质部件覆盖，因此即使在构成载置台的材料中含有金属等杂质，也可防止腔室内和被处理体被金属污染。
优选，上述电介质部件具有载置被处理体的载置面，在该载置面周围，形成引导被处理体的导向环。优选上述导向环的表面位置比上述被处理体的处理面低而形成。优选上述电介质部件是覆盖在上述载置台的上部的凹部状。优选上述电介质部件由可相互分离的载置面部和导向环部构成。
采用这种结构，被处理体可以可靠地载置在电介质部件上。另外，可使等离子体在被处理体的处理表面上均匀。还可使制造和消耗电介质部件等时容易更换。
或者，本发明的一种等离子体处理装置，具有：具有电介质壁和由与电介质壁连接的氟类弹性体材料构成的平型密封垫片的处理室；和设在上述处理室内，载置被处理体的载置台；其特征为，经上述电介质，在上述处理室内，激起感应等离子体，上述平型密封垫片的两个面上，形成至少一列环形突起。
采用这种结构，可以保护整个密封表面。另外，由于可以确保适当的表面压力，因此可提供气密性更高的等离子体处理装置。
或者，本发明提供一种等离子体处理装置，它具有：处理室；设在上述处理室内，载置被处理的载置台；和具有设在上述处理室的例如侧壁、在斜上方向向着上述处理室内开口的多个气体喷出孔的气体导入环；其特征为，在上述处理室内，激起感应等离子体。
优选，上述气体导入环的内侧面为向上的锥形面，上述多个气体喷出孔分别在上述锥形面上开孔。优选，上述多个气体喷出孔，向着处理室内的一点开孔。优选，上述处理室具有钟罩型的电介质壁，经上述钟罩型的电介质壁，在上述处理室内激起感应等离子体。
采用这种结构，可从处理室侧面向处理室内的给定位置(例如中央部)均匀地喷出气体。结果，气体在晶片上的流动均匀，可均匀地产生等离子体，可提高成膜和蚀刻等离子体处理的表面内均匀性。
或者，本发明提供一种利用等离子体处理装置的等离子体处理方法，该等离子体处理装置具有：带电介质壁的处理室；设在上述处理室内，具有载置被处理体的载置面的载置台；可装卸自由地覆盖上述载置台的至少载置面的电介质部件，经上述电介质壁，在上述处理室内，激起感应等离子体，其特征为，包括：在使上述电介质部件露出的状态下，在规定时间内，在上述处理室内，激起等离子体的初始化工序。
利用上述方法，可以在运转率这点上高效率地进行等离子体处理装置的初始化工序。另外，采用上述方法，由于具有可防止产生颗粒的效果，因此可使工艺的可靠性高。
附图说明
图1为表示本发明的实施方式1的等离子体处理装置的概略图。
图2为表示本发明的实施方式1的半导体晶片的载置部的概略截面图。
图3为表示钟罩上部的结构的概略截面图。
图4为图3中的P部分的放大图。
图5为连接部分的平面图。
图6为本发明的实施方式1的气体导入环的概略截面图。
图7为本发明的另一个实施方式的气体导入环的概略截面图。
图8为表示气体通路的结构的图。
图9为本发明的一实施方式的密封垫片的截面图。
图10为利用SEM-EDX(带有X射线分光器的能量分散型扫描式电子显微镜)的元素组成分析图。
图11为颗粒产生的概念图。
图12为表示由记忆效果引起的蚀刻量的变化的图。
图13为表示由记忆效果引起的蚀刻量的变化的图。
图14为表示本发明的实施方式2的半导体晶片载置部的概略截面图。
图15为表示本发明的实施方式3的半导体晶片的载置部的概略截面图。
图16为表示本发明的实施方式4的半导体晶片载置部的概略截面图。
图17为表示本发明的实施方式5的半导体晶片载置部的概略截面图。
图18为表示先前的等离子体处理装置中的半导体晶片载置部的一个例子的概略截面图。
具体实施方式
以下，参照附图，详细说明本发明的等离子体处理装置及其初始化的优选实施方式。在本说明书和附图中，具有实质上相同功能的部件，用相同的标号表示，省略重复说明。
(实施方式1)
图1为表示本发明的实施方式1的等离子体处理装置的概略图。如图1所示，等离子体处理装置150为除去半导体晶片上的氧化膜和其他材料的膜的蚀刻装置，可采用电感耦合等离子体(ICP)方式。
装置150具有大致为圆筒形的腔室151和大致为圆筒形的钟罩152。钟罩152设置在腔室151的上方，通过后述的密封垫片179达到密封不透气。钟罩152例如由石英或陶瓷材料等电介质材料制成。
在腔室151内具有基座153。基座153用于水平支承作为被处理体的半导体晶片(以下简称为晶片)1。在基座153的上表面上配置本实施方式的电介质部件180(其详细结构将后面说明)。电介质部件180由三根(图1中只表示了1根)轴200支承。
支承部件154作成大致为圆筒形状，支承基座153。为了加热晶片1，在基座153内埋入加热器156。电源175通过电源连接线177，将电力供给加热器156。
线圈157作为天线部件，卷绕在钟罩152周围。高频电源158通过匹配器159，与线圈157连接。高频电源158可以产生具有450kHz-60MHz、优选为450kHz-13.56MHz的频率的高频电力。
现在来说明钟罩152上部的结构。图3为表示钟罩152上部结构的概略的截面图，图4为图3所示的P部分的放大图。如图3所示，在钟罩152外部的上部，设有与电极153相对的对向电极201。对向电极201由Al等制成，它经与配置在中央部部的钟罩152的防止缓冲用的封罩203、隔离环205，设置在与钟罩152之间。封罩203和隔离环205由特氟隆等树脂制成，可以压紧，将钟罩152密闭。
对向电极201与装在其上部的Al制成的封盖207连接。另外，封盖207与覆盖钟罩152侧面的Al制的外壳209连接。对向电极201，通过封盖207、外壳209接地。
另外，在封盖207的上方设有匹配器159，它通过图3的P部分，与线圈157电气上连接。如图4所示，P部分具有与匹配器159连接的电极211、与电极211连接的电极213、与电极213连接的电极215和通过螺钉19与电极215连接的电极217。各个电极可以取出。另外，电极217与夹子221连接。夹子221夹住线圈157，使匹配器159和线圈157电气上连接。
夹子221具有电气上连接电极217和线圈157的功能。例如，图5所示，与电极217导通的连接部分223，通过螺钉225，与线圈157连接。电极213、215，采用将银涂敷在铜上而得到。电极213、215的外侧用酰胺基类树脂等耐热树脂制成的盖227覆盖，该盖227用Al制的盖229覆盖。如上所述，从高频电源158，通过匹配器159，将高频电力供给线圈157，可以在钟罩152内形成感应电磁场。
气体供给机构160具有供给蚀刻半导体晶片表面用的Ar的Ar供给源161、和供给还原金属材料的氧化物用的H2的H2供给源162。气体管路163和164分别与气体供给源161和162连接。在各个管路上设置阀165、178和质量流量控制器166。
气体导入环167在钟罩152和腔室151的侧壁顶部之间作成环状。在气体导入环167的内周边侧壁面上，向着箭头所示方向即向着钟罩152内空间部155的中央部(α点))，作出多个可以喷出处理气体的气体导入孔167a。该气体导入环167，利用螺栓等，经密封件，不漏气地固定在腔室151侧壁的上部。气体导入孔167a配置成一角度，可以向着配置在钟罩152外侧的感应线圈的圈数(线圈的高度)的1/2的位置处的空间部155的中央部(α点)，喷出处理气体。另外，多个气体导入孔167a等间隔配置。这样，处理气体可以均匀地喷出至钟罩152的空间部155内。
气体导入孔167a不是仅限于此，根据装置的大小，可以调整个数或喷出角度，以形成均匀的流动。在本实施方式中，作出20个气体导入孔167a。喷出(均等)角度可根据成形角度作成任意的，向着空间部155的中央部(即半导体晶片上部)的角度(固定)也可以。
如图6所示，在气体导入环167上设有作成环状的槽167b，和与该槽连通的气体通路167d。气体管路163和164与气体通路167d连接。气体管路163和164出来的气体，通过气体通路167d，注入气体导入环167内。再通过气体导入孔167a，将蚀刻气体向着空间部155的中央部导入(喷出)。
如图6所示，气体导入环167的空间部155侧的侧面167c垂直地形成。在作为垂直面的侧面167c作出气体导入孔167a。在这种结构的情况下，从孔上部喷出的气流A，和从孔下部喷出的气流B之间产生速度差。由于这样，当处理气体从气体导入孔167a喷出时，在气体导入孔167a的出口附近，可以形成紊流(涡流)。因此，不能均匀地将气体导入空间部155内。
又如图7所示，在气体导入环167的空间部155的侧面167c上作出锥形面167f。相对该锥形面167f，大致垂直地开孔向上形成的气体导入孔167a。由于多个气体导入孔167a的方向，通过在感应线圈的圈数(线圈的高度)的1/2高度位置处交叉，因此可以减小从孔上部喷出的气流和从孔下部喷出的气流B之间的速度差，可以均匀地将气体导入腔室内。另外，在气体导入孔167a的空间部155侧的出口附近可以倒角，形成图7所示的出口167g。在这种情况下，可以减小气体喷出的阻力。
其次，参见图8，来说明用于将气体导入气体导入环167内的槽167b中的气体通路167d的结构。图8为表示气体通路167d的结构的图，图8(a)为从上看的概略图，图8(b)为从图8(a)的Q方向看的概略图，图8(c)为图8(a)的R-R截面的概略图。
如图8所示，在气体导入环167中，设置有将气体导入内部的槽167b中的气体通路167d。如图8(b)所示，气体通路167d的入口在气体导入环167的外侧露出。又如图8(a)和图8(c)所示，在气体通路167a和槽167b的连接部分的上部，作出横孔167h。另外，在气体通路167d和槽167b的连接部分的槽167b侧上，设有隔壁，从气体通路167a导入的气体，经过横孔167h，导入槽167b中。由于这种结构，气体容易在槽167b的周边方向(宽度方向)流动。因此，向着空间部155喷出的气体更均匀。
另外，为了保持真空度，腔室151的侧壁和钟罩152的侧壁通过密封垫片179，不漏气地连接。图9为本实施方式的密封垫片179的截面图。图9所示的密封垫片179设置在钟罩152的密封面和气体导入环167的上部的密封面之间。这样，可以维持不漏气。并保护钟罩152的密封面，防止破损。为了更提高不漏气性，密封垫片179可以由氟类弹性材料制成。又如图9所示，优选在具有环形的密封垫片的上下面上形成半圆形的突起(山或甲山状)179a、179b。在密封垫片179的下面上，可以没有突起179a，而在密封垫片179的上面上有两个突起179a等多个突起也可以。
又如图1所示，包含真空泵的排气装置169与排气管168连接。腔室151的底壁的一部分开口，凹形的排气部182不漏气地与该开口部连接。上述排气管168与排气部182的侧面开口部连接。在上述排气部182的底部上设置支承基座153的支承部件154。使排气装置169工作，可通过排气部182、排气管168，将腔室151和钟罩152的内部减压至规定的真空度。
另外，在腔室151的侧壁上设置闸阀170。在闸阀170处在打开的状态下，晶片1可以在相邻的负载锁紧室(图中没有示出)之间搬送。埋入基座153中的电极173，通过匹配器172与高频电源171连接。这样，可以给电极173加一个偏压。
现在说明以上结构的等离子体处理装置的动作。首先，打开闸阀170，将晶片1插入腔室151内。其次，利用升降顶杆驱动机构181具有的升降顶杆升降驱动部181b，使升降顶杆181a上升，利用该升降顶杆181a接受晶片1。然后，升降顶杆181a下降，将晶片1载置在基座153上。再后，闸阀170关闭，利用排气装置169，使腔室151内和钟罩152内排气，成为给定的减压状态。接着，从Ar供给源161和H2供给源162，将Ar气和H2气供给腔室151内。同时，从高频电源158，将高频电力供给线圈157，在钟罩152内的空间部155中形成感应电磁场。
这个感应电磁场，使得在钟罩152内的空间部155中，生成等离子体。利用等离子体，可蚀刻除去晶片1的表面的膜例如氧化膜。这时，可从高频电源171，将偏置电压加在基座153上。根据需要，例如在使用H2气等过程气体的情况下，将电力从电源175供给加热器156，可以加热基座153。
举一个处理条件的例子：压力为0.1-13.3Pa，优选为0.1-2.7Pa；晶片温度为100-500℃，Ar气流量为0.001-0.03L/min，优选为0.005-0.015L/min；H2气流量为0-0.06L/min，优选为0-0.03L/min，；高频电源158的频率为450kHz-60MHz，优选为480kHz-13.56MHz，偏置电压为-20--200V(0-500W)。使用这种条件的等离子体，进行30秒左右的蚀刻处理时，作为氧化膜的SiO2可除去1-10纳米(nm)左右。
图2为表示本实施方式的半导体晶片载置部100的概略截面图。如图2所示，半导体晶片载置部100具有基座153和电介质部件180。
基座153由AlN、Al2O3、SiC等材料制成。电介质部件180由等离子体处理时维持电介质的材料例如SiO2、Al2O3、AlN或Si3N4等制成。另外，在基座153上载置电介质部件180。本实施方式的电介质部件180为石英。
在电介质部件180的中央部的上面，形成向下侧成为凹形的台阶t2。即：电介质部件180的外周部的上面比其中央部的上面仅隆起台阶t2。晶片1的外周边由该台阶t2导向。这样，可将晶片1载置在可靠的位置上。在晶片1的厚度大约为0.7mm的情况下，台阶t2约为0.5-3mm、0.5-1mm优选，更优选是厚度与晶片的厚度相同。
另外，电介质部件180的外径，比基座153的外径大。即：当将电介质部件180载置在基座153上时，其外缘180a从基座153向外侧突出出来。另外，在电介质部件180的中央部的下面，形成向下侧成为凸形的凸部180n。该凸部180n收容于设置在基座153的上面的向上侧成凹形的凹部153n内。
具体地是，例如，基座153的凹部153n，可以作成如图2所示的锪孔。另外，电介质部件180的凸部180n与基座153的凹部153n接触，同时，电介质部件180的外缘180a的下面，与基座153的边缘(外周边)的上面接触。这时，电介质部件180不会从基座153上错开落下，可以持续稳定地载置在基座153上。
当电介质部件180的中央部部厚度t1太薄时，加工困难，而且耐久性差。厚度t1厚，则成本增加。因此厚度t1为0.5-5mm左右，优选为0.5-1mm。
以前，在具有这种半导体晶片载置部100的等离子体处理装置150中，为了防止对于记忆效果的初始化或防止产生颗粒，要进行使用测试晶片的等离子体处理。在本实施方式的情况下，可在不载置晶片1的状态下(例如在搬出搬入晶片1时)，进行电介质部件180的蚀刻处理。这个称为后过程处理。
作为实际的处理条件，ICP用的高频电源158的输出为200-1000W(优选为200-700W)；偏置电压的电源171的输出，在13.56MHz频率下为100-500W(优选为400W)；压力大约为0.1-1.33Pa(优选为0.67Pa)；优选只使用Ar气。Ar气的流量为0.001-0.06L/min(优选为0.001-0.03L/min或0.038L/min)；基座温度为-20-500℃，优选为200℃(在使用Ar气和H2气的混合气体的情况下，基座温度优选为500℃)。处理时间为5-30秒，优选为例如10sec左右。在这种处理条件下，蚀刻电介质部件，可以使电介质部件附着在钟罩内壁面上。因此，可以防止记忆效果和产生颗粒。
现在，参照图10、图11、图12、图13说明颗粒产生的机理和记忆效果。图10为利用SEM-EDX(带X射线分光器的能量分散型扫描式电子显微镜)的元素组成分析图；图11为颗粒产生的概念图；图12、图13为表示由记忆效果造成的蚀刻量变化的图。
图10(a)、图10(b)和图10(c)分别为Si、钟罩152的侧壁的堆积物、和SiO2的元素组成分析图。如图10所示，从Si、钟罩152的侧壁堆积物和SiO2中检测的Si元素：O元素之比分别为：100∶0、49∶46、34∶66。因此，可推测出钟罩152的侧壁的堆积物为含有Si和O元素大约为1∶1的SiO2。
如图11(a)所示，在钟罩152内的空间部155中存在蚀刻的SiO2情况下，处理气体中的氢气因等离子体分离生成H+，利用H+使该SiO2还原，成为SiO，堆积在钟罩152的侧壁上。
如图11(b)所示，在进行了多片晶片处理后，SiO的堆积量增多，成为膜状的堆积物315。当富含Si的SiO膜的膜厚超过一定程度时，由于应力作用，可如图11(c)所示使堆积物317剥落。这就产生颗粒。因此，如上所述，为了抑制产生颗粒的后过程处理，优选只利用不使SiO2还原的Ar来进行。
图12和图13表示在同一种蚀刻条件下，进行处理时的蚀刻量。如图12和图13所示，在第一片半导体晶片上蚀刻SiO2，在第二片半导体晶片上蚀刻COSi2、多晶硅的情况下，即使在第三片晶片上蚀刻SiO2，初期的蚀刻量变化(记忆的效果)。
当被蚀刻的物质改变时，附着在腔室内壁上的物质也改变。因此，生成的等离子体不稳定。因此，产生记忆效果。
在产生记忆效果的情况下，在下面的处理(蚀刻第4片半导体晶片)之前，要进行上述后过程的处理。这样，如图12和图13所示，回到蚀刻COSi2或多晶硅前的蚀刻量。这样，腔室的内壁再次被原来物质覆盖，等离子体状态再次稳定。这样，后过程处理(后续工艺处理)具有消除记忆效果的作用。
另外，为了进行后过程处理，在上述条件下处理电介质部件180的情况下，由于蚀刻速率回复至稳定状态的蚀刻速率，因此在必要的等离子体处理时间内可得到以下的结果。
以前，为了对付蚀刻氧化膜以外的Poly-Si(多晶硅)或CoSi2(硅化钴、钴的硅化物)等导电性材料后的记忆效果，必需大约150秒，在维修腔室内时，使用药剂等而进行的湿清洁后的初始化，需要大约300秒；防止颗粒，大约1500秒；才能继续进行处理。但采用本实施方式，只要数十秒就可蚀刻电介质部件，因此使腔室内回复至稳定状态，可以进行最优的蚀刻。
特别是，当利用作为处理气体用的Ar气和H2气体的混合气体的等离子体，反复进行硅氧化膜蚀刻时，溅射的SiOX附着在处理容器内壁和处理容器内的部件表面上。当作为处理气体的H2气从等离子体分离，生成H+和H*时，它们使SiOX被侵蚀，产生颗粒。因此，通过等离子体处理由SiO2等制成的电介质部件180，用新的SiO2等电介质膜覆盖处理容器内壁和处理容器内的部件表面，作为难以生成颗粒的表面状态，可以防止产生颗粒。为了防止产生颗粒，进行等离子体处理时，优选使用Ar气作为处理气体。
另外，如果使用一片要30-60秒左右的处理时间的测试晶片进行处理，则在对付记忆效果的对策和使用药剂等的湿清洁后的初始化，和防止颗粒的情况下，上述处理时间分别相当于处理5片以上、10片以上、50片以上的时间。这样，根据处理电介质部件180的本实施方式，为了对付记忆效果、使用药剂等的湿清洁后的初始化或为了防止产生颗粒，不必要使用测试晶片。因此，作业和生产效率可提高，另外，在蚀刻后消耗时，电介质部件180容易更换。
(实施方式2)
图14为表示实施方式2的半导体晶片载置部500的概略的截面图。如图14所示，使用半导体晶片载置部500代替在等离子体处理装置150中半导体晶片载置部100。与实施方式1重复的结构和功能，用相同的标号表示，省略其说明。
基座153a的中央部有一个凸部，它由AlN等制成。电介质部件580由例如SiO2、Al2O3、AlN或Si3N4等的等离子体处理时维持电介质性的材料制成，其形状覆盖整个基座153a。
当电介质部件580的中央部部厚度t1太薄时，加工困难，而且耐久性差，但厚度t1厚，则成本增加。例如厚度t1为0.5-5mm左右，优选为0.5-1mm。
另外，在电介质部件580的中央部的上面，形成向下侧成凹形的台阶t2。即：电介质部件580的外周边的上面比中央部的上面只隆起台阶t2。晶片1的外周边，由该台阶t2导向。这样，可将晶片1载置在可靠位置上。在晶片1的厚度为0.7mm左右的情况下，台阶t2约为例如0.5-3mm、优选0.5-1mm，可更优选厚度与晶片厚度相同。
在具有这种半导体晶片载置部500的等离子体处理装置150中，为对于记忆效果的对策、对于湿处理的初始化或防止产生颗粒，不采用以前的测试晶片进行处理，而是在不载置晶片1时，进行电介质部件580的蚀刻。
蚀刻的条件和所需要的时间等，大致与实施方式1相同，但由于电介质部件580更容易固定在基座153a上，因此不需要用轴支承。另外，在为了防止产生颗粒进行等离子体处理时，优选只使用Ar气作为处理气体。
(实施方式3)
图15为表示实施方式3的半导体晶片载置部600的概略的截面图。如图15所示，在等离子体处理装置150中，可以使用半导体晶片载置部600代替半导体晶片载置部100。与实施方式1、2重复的结构和功能，用相同的标号表示，省略其说明。
半导体晶片载置部600具有基座153a和电介质部件680和682。电介质部件680和682，由在等离子体处理时维持电介质性的材料例如SiO2、Al2O3、AlN或Si3O4等制成，其形状覆盖整个基座153a。
当电介质部件680的中央部厚度t1太薄时，加工困难，而且耐久性差，但厚度t1厚，则成本增加。因此厚度t1为例如0.5-5mm左右，优选为0.5-1mm。
另外，在电介质部件682的上面，形成向下侧成凹形的台阶t3。即：电介质部件680的外周边的上面比中央部的上面只隆起台阶t3。晶片1的外周边，由该台阶t3导向。这样，可将晶片1载置在可靠位置上。在晶片1的厚度为0.7mm左右的情况下，例如台阶t3约为0.5-3mm、优选0.5-1mm，更优选厚度与晶片厚度相同。
在具有这种半导体晶片载置部600的等离子体处理装置150中，为了对于记忆效果的对策、对于湿处理的初始化，或防止产生颗粒，不采用以前的测试晶片进行处理，而是在不载置晶片1时，进行电介质部件680的蚀刻。
蚀刻的条件和所需要的时间等，大致与实施方式1、2相同，但由于电介质部件由二个部件装配而成，因此比单一个部件的电介质部件580制造时加工容易。另外，在由蚀刻消耗的情况进行更换更容易。在为了防止产生颗粒进行等离子体处理时，优选只使用Ar气作为处理气体。
(实施方式4)
图16为表示实施方式4的半导体晶片载置部700的概略的截面图。如图16所示，可以使用半导体晶片载置部700代替在等离子体处理装置150中的半导体晶片载置部100。与实施方式1、2、3重复的结构和功能，用相同的符号表示，省略其说明。
半导体晶片载置部700具有基座153a和电介质部件780与782。电介质部件780和782由等离子体处理时维持电介质性的材料例如SiO2、Al2O3、AlN或Si3N4等制成，其形状可以覆盖整个基座153a。
当电介质部件780的中央部的厚度t1太薄时，加工困难，耐久性差。另一方面，厚度t1厚，则成本增加。因此，厚度t1例如约为0.5-5mm，优选为0.5-1mm。
另外，在电介质部件780的中央部上面，作出向下成凹形的台阶t2。即：电介质部件780的外周边的上面比中央部的上面只隆起台阶t2。晶片1的外周边，可利用该台阶t2导向。这样，可将晶片1载置在可靠位置上。当晶片1的厚度大约为0.7mm时，台阶t2例如约为0.5-3mm，优选是0.5-1mm，更优选厚度与晶片的厚度相同。
在具有这种半导体晶片载置部700的等离子体处理装置150中，为了对付记忆效果的措施，对于湿处理的初始化、或防止产生颗粒，不用先前的使用测试晶片进行的处理，而是在不载置晶片1时，对电介质部件780进行蚀刻。
蚀刻的条件和所要的时间，与先前的实施方式大致相同，但因电介质部件是用2个部件装配而成的，与作为单一部件的电介质部件580比较，在蚀刻造成消耗的情况下更换更容易。另外，与实施方式2、3的电介质部件比较，可用少的材料得到同样的效果，在为了防止产生颗粒的等离子体处理时，作为处理气体，优选只用Ar气。
(实施方式5)
图17为表示实施方式5的半导体晶片载置部800的概略的截面图。如图17所示，可以使用半导体晶片载置部800，代替在等离子体处理装置150中的半导体晶片载置部100。与实施方式1、2、3和4重复的结构和功能用相同的符号表示，省略其说明。
半导体晶片载置部700具有基座153和电介质部件880。电介质部件880由等离子体处理时维持电介质性的材料例如，SiO2、Al2O3、AlN或Si3N4等制成，其形状可以覆盖整个基座153。基座153与电介质部件880的形状相适应，但其上部形状与上述的基座153a不同。
当电介质部件880的中央部的厚度t1太薄时，加工困难，耐久性差。另一方面，厚度t1厚，则成本增加。因此，厚度t1例如约为0.5-5mm，优选为0.5-1mm。
另外，在电介质部件880的中央部上面，作出向下成凹形的台阶t2。即：电介质部件880的外周边的上面比中央部的上面只隆起台阶t2。晶片1的外周边，可利用该台阶t2导向。这样，可将晶片1载置在可靠位置上。当晶片1的厚度大约为0.7mm时，台阶t2例如约为0.5-3mm，优选0.5-1mm，更优选厚度与晶片的厚度相同。
在具有这种半导体晶片载置部800的等离子体处理装置150中，为了有关记忆效果的措施、对于湿处理的初始化或防止产生颗粒，不用先前的使用测试晶片进行的处理，而是在不载置晶片1时，对电介质部件880进行蚀刻。
蚀刻的条件和所要的时间等与实施方式1大致相同，与实施方式1、2、3、4的电介质部件比较，因为电介质部件的形状比较简单，因此在因蚀刻造成消耗的情况下，更换更容易。另外，由于可用少的材料，得到与实施方式1相同的效果，因此优选用于在进行半导体装置大量生产的等离子体处理装置中。在为了防止产生颗粒进行的等离子体处理时，优选只使用Ar气作为处理气体。
以上，参照附图，说明了本发明的等离子体处理装置及其初始化工序的实施方式，但本发明不是仅限于这些例子。技术熟练的人，在权利要求的范围所述的技术思想范围内，可作种变化或修正，但这些都属于本发明的技术范围。
例如，电介质部件的形状和材质，不仅限于上述实施方式。如能得到同样的效果，用不同形状和材质也可。另外，处理条件和处理时间等，是各个等离子体处理装置特有的，不是对本发明的限制。

Claims (15)

1.一种等离子体处理装置，具有：
带电介质壁的处理室；
设在所述处理室内，具有载置被处理体的载置面的载置台；
可装卸自由地覆盖所述载置台的至少载置面的电介质部件；其特征为，
经所述电介质壁，在所述处理室内，激起感应等离子体。
2.如权利要求1所述的等离子体处理装置，其特征为，
所述电介质部件具有载置被处理体的载置面，
在该载置面周围，形成引导被处理体的导向环。
3.如权利要求2所述的等离子体处理装置，其特征为，
所述导向环的表面按照位于比所述被处理体的处理面低的位置的方式而形成。
4.如权利要求1-3中任一项所述的等离子体处理装置，其特征为，
所述电介质部件是可覆盖在所述载置台的上部的凹形。
5.如权利要求1-4中任一项所述的等离子体处理装置，其特征为，
所述电介质部件由可相互分离的载置面部和导向环部构成。
6.如权利要求1-5中任一项所述的等离子体处理装置，其特征为，
所述电介质部件由石英构成。
7.一种等离子体处理装置，具有：
具有电介质壁和与电介质壁连接的、由氟类弹性材料构成的平型密封垫片的处理室；和
设在所述处理室内，载置被处理体的载置台，其特征为，
通过所述电介质壁，在所述处理室内，激起感应等离子体，
所述平型密封垫片是在两个面上形成至少一列环形突起。
8.如权利要求7所述的等离子体处理装置，其特征为，
所述电介质壁为钟罩形状。
9.一种等离子体处理装置，具有：
处理室；
设在所述处理室内，载置被处理体的载置台；和
设在所述处理室中，具有在斜上方向向着所述处理室内开口的多个气体喷出孔的气体导入环，其特征为，
在所述处理室内，激起感应等离子体。
10.如权利要求9所述的等离子体处理装置，其特征为，
所述气体导入环的内侧面为向上的锥形面，
所述多个气体喷出孔分别在所述锥形面上开孔。
11.如权利要求9或10所述的等离子体处理装置，其特征为，
所述多个气体喷出孔，向着处理室内的一点开孔。
12.如权利要求9-11中任一项所述的等离子体处理装置，其特征为，
所述处理室具有钟罩形的电介质壁，
通过所述体钟罩形的电介质壁，在所述处理室内激起感应等离子体。
13.一种利用等离子体处理装置的等离子体处理方法，该等离子体处理装置具有：
带电介质壁的处理室；
设在所述处理室内，具有载置被处理体的载置面的载置台；和
可装卸自由地覆盖所述载置台的至少载置面的电介质部件，
通过所述电介质壁，在所述处理室内，激起感应等离子体，
其特征为，包括：
在使所述电介质部件露出的状态下，在规定时间内，在所述处理室内，激起等离子体的初始化工序。
14.如权利要求13所述的等离子体处理方法，其特征为，
所述初始化工序是在向其他过程转移时、在等离子体处理装置开始工作时、或在等离子体处理装置内产生颗粒时进行的。
15.如权利要求13或14所述的等离子体处理方法，其特征为，
所述初始化工序是使导入所述处理室内的Ar气等离子体化来进行。
CN028110161A 2001-06-01 2002-05-31 一种等离子体处理装置及其处理方法 Expired - Lifetime CN1582487B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2001167329 2001-06-01
JP167329/2001 2001-06-01
JP2001388134 2001-12-20
JP388134/2001 2001-12-20
JP2002138851 2002-05-14
JP138851/2002 2002-05-14
PCT/JP2002/005367 WO2002099863A1 (fr) 2001-06-01 2002-05-31 Dispositif de traitement de plasma

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN2010101584990A Division CN101866806B (zh) 2001-06-01 2002-05-31 等离子体处理装置
CNA2009101181770A Division CN101521150A (zh) 2001-06-01 2002-05-31 等离子体处理装置

Publications (2)

Publication Number Publication Date
CN1582487A true CN1582487A (zh) 2005-02-16
CN1582487B CN1582487B (zh) 2010-05-26

Family

ID=27346859

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010101584990A Expired - Lifetime CN101866806B (zh) 2001-06-01 2002-05-31 等离子体处理装置
CN028110161A Expired - Lifetime CN1582487B (zh) 2001-06-01 2002-05-31 一种等离子体处理装置及其处理方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2010101584990A Expired - Lifetime CN101866806B (zh) 2001-06-01 2002-05-31 等离子体处理装置

Country Status (5)

Country Link
US (2) US20040144492A1 (zh)
EP (1) EP1401013B1 (zh)
KR (2) KR100585437B1 (zh)
CN (2) CN101866806B (zh)
WO (1) WO2002099863A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050050708A1 (en) * 2003-09-04 2005-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded fastener apparatus and method for preventing particle contamination
JP2005262367A (ja) * 2004-03-18 2005-09-29 Tokyo Electron Ltd 搬送ロボットの搬送ズレ確認方法及び処理装置
DE102007016029A1 (de) * 2007-03-30 2008-10-02 Sig Technology Ag Haltevorrichtung für eine CVD- oder PVD-Beschichtungsanlage
KR100963287B1 (ko) * 2008-02-22 2010-06-11 주식회사 유진테크 기판처리장치 및 기판처리방법
JP5697571B2 (ja) * 2011-10-06 2015-04-08 株式会社東芝 テンプレートの製造装置及びテンプレートの製造方法
US10115573B2 (en) 2014-10-14 2018-10-30 Applied Materials, Inc. Apparatus for high compressive stress film deposition to improve kit life
EP3993991A4 (en) 2019-07-01 2023-07-26 Saint-Gobain Performance Plastics Corporation PROFILE CONNECTION
BR112022011492A2 (pt) * 2019-12-12 2022-08-23 Saint Gobain Performance Plastics Corp Aparelho para soldagem esterilizada
BR112022025747A2 (pt) 2020-06-19 2023-01-03 Saint Gobain Performance Plastics Corp Artigo compósito e método para formação de um artigo compósito

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978567A (en) * 1988-03-31 1990-12-18 Materials Technology Corporation, Subsidiary Of The Carbon/Graphite Group, Inc. Wafer holding fixture for chemical reaction processes in rapid thermal processing equipment and method for making same
US5201993A (en) * 1989-07-20 1993-04-13 Micron Technology, Inc. Anisotropic etch method
US5013398A (en) * 1990-05-29 1991-05-07 Micron Technology, Inc. Anisotropic etch method for a sandwich structure
US6545420B1 (en) * 1990-07-31 2003-04-08 Applied Materials, Inc. Plasma reactor using inductive RF coupling, and processes
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
JPH0751755B2 (ja) * 1991-06-21 1995-06-05 川崎製鉄株式会社 プラズマｃｖｄ装置
JP3148004B2 (ja) * 1992-07-06 2001-03-19 株式会社東芝 光ｃｖｄ装置及びこれを用いた半導体装置の製造方法
US5346578A (en) * 1992-11-04 1994-09-13 Novellus Systems, Inc. Induction plasma source
US5820686A (en) * 1993-01-21 1998-10-13 Moore Epitaxial, Inc. Multi-layer susceptor for rapid thermal process reactors
TW249313B (zh) * 1993-03-06 1995-06-11 Tokyo Electron Co
US5691246A (en) * 1993-05-13 1997-11-25 Micron Technology, Inc. In situ etch process for insulating and conductive materials
US5614055A (en) * 1993-08-27 1997-03-25 Applied Materials, Inc. High density plasma CVD and etching reactor
JPH07135200A (ja) * 1993-11-11 1995-05-23 Tokyo Electron Ltd エッチング装置
JP2720420B2 (ja) * 1994-04-06 1998-03-04 キヤノン販売株式会社 成膜／エッチング装置
JP2770753B2 (ja) * 1994-09-16 1998-07-02 日本電気株式会社 プラズマ処理装置およびプラズマ処理方法
JP3282935B2 (ja) * 1994-12-27 2002-05-20 古河電気工業株式会社 ドライエッチング方法
US6270617B1 (en) * 1995-02-15 2001-08-07 Applied Materials, Inc. RF plasma reactor with hybrid conductor and multi-radius dome ceiling
TW283250B (en) * 1995-07-10 1996-08-11 Watkins Johnson Co Plasma enhanced chemical processing reactor and method
EP0795626A1 (en) * 1996-02-26 1997-09-17 Applied Materials, Inc. Method for suppressing detrimental effects of conductive deposits on interior surfaces of a plasma reactor
JP3310171B2 (ja) * 1996-07-17 2002-07-29 松下電器産業株式会社 プラズマ処理装置
JPH10102235A (ja) * 1996-09-27 1998-04-21 Toshiba Corp 真空装置
US6089543A (en) * 1997-07-11 2000-07-18 Applied Materials, Inc. Two-piece slit valve door with molded-in-place seal for a vacuum processing system
JP2972707B1 (ja) * 1998-02-26 1999-11-08 松下電子工業株式会社 プラズマエッチング装置及びプラズマエッチング方法
KR100370440B1 (ko) * 1998-03-05 2003-02-05 동경 엘렉트론 주식회사 플라즈마 처리 장치 및 플라즈마 처리 방법
KR100292411B1 (ko) * 1998-09-25 2001-06-01 윤종용 반도체소자의 제조에 사용되는 플라즈마 장비
US6143078A (en) * 1998-11-13 2000-11-07 Applied Materials, Inc. Gas distribution system for a CVD processing chamber
US6686292B1 (en) * 1998-12-28 2004-02-03 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
KR100302457B1 (ko) * 1999-04-06 2001-10-29 박호군 다이아몬드 막 증착방법
US6214720B1 (en) * 1999-04-19 2001-04-10 Tokyo Electron Limited Plasma process enhancement through reduction of gaseous contaminants
US6399507B1 (en) * 1999-09-22 2002-06-04 Applied Materials, Inc. Stable plasma process for etching of films
JP2002057207A (ja) * 2000-01-20 2002-02-22 Sumitomo Electric Ind Ltd 半導体製造装置用ウェハ保持体およびその製造方法ならびに半導体製造装置
JP3567855B2 (ja) * 2000-01-20 2004-09-22 住友電気工業株式会社 半導体製造装置用ウェハ保持体
JP4402860B2 (ja) * 2001-03-28 2010-01-20 忠弘 大見 プラズマ処理装置
US7211153B2 (en) * 2001-04-13 2007-05-01 Sumitomo Electric Industries, Ltd. Ceramic joined body, substrate holding structure and substrate processing apparatus
KR20030001695A (ko) * 2001-06-26 2003-01-08 삼성전자 주식회사 고밀도 플라즈마 화학기상증착 챔버의 세정장치 및 그 방법
US20030068898A1 (en) * 2001-10-10 2003-04-10 Chun-Hung Lee Dry etching method for manufacturing processes of semiconductor devices
US6635584B2 (en) * 2001-12-28 2003-10-21 Texas Instruments Incorporated Versatile system for forming uniform wafer surfaces
US6992011B2 (en) * 2003-01-15 2006-01-31 Tokyo Electron Limited Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma

Also Published As

Publication number Publication date
KR100631384B1 (ko) 2006-10-09
KR100585437B1 (ko) 2006-06-07
KR20040007626A (ko) 2004-01-24
EP1401013A4 (en) 2006-10-11
US20040144492A1 (en) 2004-07-29
CN101866806B (zh) 2012-04-25
US20090314435A1 (en) 2009-12-24
CN101866806A (zh) 2010-10-20
KR20060003910A (ko) 2006-01-11
CN1582487B (zh) 2010-05-26
WO2002099863A1 (fr) 2002-12-12
EP1401013B1 (en) 2012-04-04
EP1401013A1 (en) 2004-03-24

Similar Documents

Publication Publication Date Title
JP4394073B2 (ja) 処理ガス導入機構およびプラズマ処理装置
KR101605853B1 (ko) 반도체 웨이퍼를 에칭하기 위한 장치
KR101466584B1 (ko) 하나 또는 둘 이상의 기판으로부터 물질을 제거하는 프로세스
EP0780490B1 (en) Apparatus for reducing residues in semiconductor processing chambers
CN201025611Y (zh) 用于衬底处理室的带状屏蔽
CN102969215B (zh) 用于等离子处理腔室的低倾斜度边缘环
TWI633573B (zh) Plasma processing device and method
CN1791972A (zh) 等离子体处理装置
CN1460288A (zh) 等离子体处理装置、等离子体处理方法和滞波板
CN1717791A (zh) 基板处理容器的清洗方法
CN1681079A (zh) 用于前段工艺制造的原地干洗腔
CN1759473A (zh) 半导体处理用的基板保持结构和等离子体处理装置
CN1638026A (zh) 衬底处理器件及其清洗方法
CN100350569C (zh) 处理气体导入机构和等离子体处理装置
US20090314435A1 (en) Plasma processing unit
CN1133211C (zh) 制造半导体器件的方法
JP3224900U (ja) ポリマーの堆積を低減する装置
CN102376604A (zh) 真空加工设备及其温度控制方法、半导体器件加工方法
JP2007035855A (ja) プラズマ処理装置及びそのクリーニング方法
CN1511972A (zh) 具有防着管的等离子体处理装置
CN107771226B (zh) 晶片上进行外延生长的反应器重启动的准备方法
JP3356654B2 (ja) 半導体ウエハ成膜装置
CN113745081B (zh) 一种隔离环组件、等离子体处理装置及处理方法
JP2008283217A (ja) 処理装置およびそのクリーニング方法
JPH05243190A (ja) プラズマ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100526