KR101466584B1 - 하나 또는 둘 이상의 기판으로부터 물질을 제거하는 프로세스 - Google Patents

하나 또는 둘 이상의 기판으로부터 물질을 제거하는 프로세스 Download PDF

Info

Publication number
KR101466584B1
KR101466584B1 KR1020127016110A KR20127016110A KR101466584B1 KR 101466584 B1 KR101466584 B1 KR 101466584B1 KR 1020127016110 A KR1020127016110 A KR 1020127016110A KR 20127016110 A KR20127016110 A KR 20127016110A KR 101466584 B1 KR101466584 B1 KR 101466584B1
Authority
KR
South Korea
Prior art keywords
substrate
substrates
sputtering
frequency
cleaning
Prior art date
Application number
KR1020127016110A
Other languages
English (en)
Other versions
KR20120090098A (ko
Inventor
비네트 에이치. 메타
칼 엠. 브라운
존 에이. 피피톤
다니엘 제이. 호프만
스티븐 씨. 샤논
케이쓰 에이. 밀러
비자이 디. 파크히
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20120090098A publication Critical patent/KR20120090098A/ko
Application granted granted Critical
Publication of KR101466584B1 publication Critical patent/KR101466584B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F7/00—Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판 세정 챔버가 기판 지지부와 마주하는 원호형 표면을 구비하는 곡선형 천장 전극을 포함하고 그리고 상기 기판 지지부와 원호형 표면 사이의 갭 크기가 변화되어 기판 지지부에 걸쳐 가변적인 플라즈마 밀도를 제공하도록 하기 위한 가변 단면 두께를 가진다. 세정 챔버용 유전체 링은 베이스, 릿지, 및 기판 지지부의 둘레방향 립을 덮는 방사상 내측 렛지를 포함한다. 베이스 차폐부는 하나 이상의 둘레 벽을 구비하는 원형 디스크를 포함한다. 세정 챔버를 위한 세정 및 컨디셔닝 프로세스들도 역시 포함된다.

Description

하나 또는 둘 이상의 기판으로부터 물질을 제거하는 프로세스{PROCESS FOR REMOVING MATERIALS FROM ONE OR MORE SUBSTRATES}
본 발명의 실시예는 기판 세정 챔버, 챔버 부품, 그리고 기판 세정 방법에 관한 것이다.
집적 회로 및 디스플레이의 제조에 있어서, 반도체 웨이퍼 또는 디스플레이와 같은 기판이 프로세스 챔버 내에 배치되고 그리고 기판 상에 다양한 능동 및 수동 피쳐(features)를 형성하도록 프로세싱 조건(conditions)들이 설정된다. 진보된 집적 회로 및 디스플레이는 기판 상에 형성된 피쳐들을 연결하기 위해서 크기가 미크론 이하인(sub-micron) 다수 높이의(multiple levels) 인터커넥트를 이용한다. 회로 신뢰성 개선을 위해서, 인터커넥트 또는 다른 피쳐들의 표면 상에 중첩되는 물질을 부착하기에 앞서서 기판 상의 표면 피쳐들을 세척한다. 통상적인 사전-세정(pre-clean) 또는 세정 챔버는 챔버 부품들을 포함하는 프로세스 영역을 둘러싸는 외장부(enclosure)를 포함하며, 상기 챔버 부품들에는 기판을 홀딩하기 위한 기판 지지부, 세정 가스를 공급하기 위한 가스 공급부, 기판을 세정하기 위해서 피쳐의 표면을 에칭하도록 세정 가스를 여기시키는(energize) 에너자이저, 그리고 소비된 가스를 제거하기 위한 가스 배기부를 포함하며, 그러한 예가 2000년 8월 22일자로 Subrahmanyan 등에게 허여되고 전체가 본 명세서에서 참조되는 미국 특허 제 6,107,192 호에 개시되어 있다.
그러나, 종래의 사전-세정 챔버 및 프로세스들은 기판 상에 제조된 보다 작은 피쳐들의 표면을 균일하게 세정하지 못하는 경우가 종종 있다. 이러한 피쳐들을 적절하게 세정하지 못하면, 표면 피쳐들 사이의 전기 저항이 증대되거나 또는 공극(void)이 형성될 수 있다. 예를 들어, 피쳐 상에 남아 있는 오염물질 및 자연 산화물의 층은, 후속 프로세싱 단계에서 기판 상에 부착되는 물질의 불균일한 분포를 촉진함으로써, 또는 피쳐들이 부착 물질로 충진되기 전에 피쳐의 모서리들이 성장, 통합 및 밀봉(seal off)되게 함으로써, 공극의 형성을 초래할 수 있을 것이다. 사전-세정 프로세스는 후속하는 배리어 층 또는 금속의 부착(deposition; 또는 적층) 프로세스를 위해서 기판 표면을 균일하게 에칭 및 세정하는데 있어서 특히 바람직하다 할 것이다.
또한, 챔버 부품들이 서로 고착되는 것이 없이 또는 축적된 부착물이 세정 사이클들의 중간에 벗겨지는 것이 없이, 많은 양의 축적된 부착물을 수용할 수 있는 사전-세정 챔버를 제공하는 것도 바람직할 것이다.
에칭 세정 프로세스 중에, 세정 잔류물이 종종 챔버 내의 노출된 내부 표면 상에 부착된다. 이러한 잔류물의 축적은 바람직하지 못한데, 이는 열적으로 응력을 받았을 때 축적된 부착물이 벗겨져 낙하될 수 있고 그리고 기판 및 기타 챔버 표면을 오염시킬 수 있기 때문이다. 챔버 부품으로부터 잔류물을 주기적으로 세정하는 것은 이러한 문제를 줄일 수 있을 것이나, 챔버 부품들의 분해 및 세정과 챔버의 작동 중단을 필요로 할 것이다. 또한, 세정 가스의 여기를 위해서 천장(ceiling)을 통해서 유도 에너지를 커플링하기 위한 외부 인덕터 코일 가스 에너자이저를 구비하는 챔버의 천장(ceiling)에 금속-함유 프로세스 잔류물들이 축적되며, 그러한 금속 함유 잔류물들은 천장을 통한 유도 에너지의 커플링을 감소 또는 방해한다. 종래의 세정 챔버들은 하부 및 상부 차폐부(shields)를 포함하는 프로세스 키트(kit), 그리고 프로세스 잔류물들을 수용하기 위해서 기판 지지부를 중심으로 배치된 다양한 부착 링 또는 커버 링을 이용한다. 주기적으로, 프로세스 키트 부품들이 세정을 위해서 챔버로부터 분해되고 분리된다. 그러나, 챔버의 작동 중단까지 챔버가 보다 많은 수의 프로세스 사이클을 실시할 수 있도록, 보다 많은 양의 축적된 부착물을 수용할 수 있는 챔버 및 내부 부품을 제공하는 것이 바람직할 것이다.
곡선형(contoured) 천장 전극이 세정 챔버에서 이용되며, 그러한 세정 챔버는 기판 수용 표면 및 지지부(support) 전극을 구비하는 기판 지지부를 포함한다. 곡선형 천장 전극은 기판 지지부와 마주하는 원호형(arcuate) 표면을 포함한다. 원호형 표면은 기판 지지부의 기판 수용 표면을 가로질러 연장하도록 크기가 정해진 직경 그리고 기판 지지부의 지지부 전극과 원호형 표면 사이에 형성되는 갭의 치수가 변화되도록 기판 지지부에 걸쳐 변화되는 횡단면 두께를 가짐으로써, 원호형 표면과 기판 지지부 사이에 형성되는 플라즈마의 플라즈마 밀도가 기판 지지부를 가로질러 반경방향으로 변화될 수 있을 것이다. 또한, 천장 전극은 기판 지지부를 둘러싸기 위해서 원호형 표면의 둘레로부터 하향 연장하는 환형 밴드를 구비할 수 있을 것이다. 지지부 렛지(ledge)가 환형 밴드로부터 방사상 외측으로 연장한다.
세정 챔버를 위한 유전체 링은 기판 지지부를 둘러싸기 위해서 챔버 내의 유전체 베이스플레이트(baseplate)의 둘레방향 플랜지 상에 놓이는 베이스를 포함한다. 또한, 유전체 링은 기판 수용 표면 보다 높은 높이의 릿지(ridge)를 구비한다. 방사상 내향 렛지는 기판 지지부의 둘레방향 립(lip)을 덮는다.
기판 세정 챔버를 위한 베이스 차폐부는 유전체 베이스플레이트를 지지하기 위해서 상단부 표면을 가지는 원형 디스크, 그리고 챔버 승강 핀이 관통하여 연장할 수 있게 허용하도록 원형 디스크를 통과하는 다수의 승강 핀 홀(holes)을 포함한다. 또한, 상기 베이스 차폐부는 원형 디스크를 둘러싸고 그로부터 위쪽으로 연장하는 둘레 벽을 구비하며, 상기 둘레 벽은 상기 유전체 베이스플레이트의 둘레방향 플랜지로부터 이격된다.
세정 챔버 내에서 기판 상의 층을 에칭 세정하기 위한 프로세스는 세정 챔버 내의 기판 지지부 상에 기판을 위치시키는 단계, 상기 지지부와 곡선형 천장 전극 사이의 갭을 설정(setting)하는 단계, 챔버 내에서 세정 가스의 압력을 유지하는 단계, 그리고 천장 및 지지부 전극으로 듀얼 주파수 전력(dual frequency electrical power)을 인가함으로써 세정 가스를 여기시키는 단계를 포함하며, 상기 듀얼 주파수 전력은 제 1 주파수 대 제 2 주파수의 비율이 약 1 : 2 이상인 전력 비율을 포함하며, 상기 제 1 주파수는 약 20 KHz 미만이고 상기 제 2 주파수는 20 MHz 이상이다.
세정 챔버 내에서 기판 상의 층을 에칭 세정하기 위한 프로세스는 세정 챔버의 내측 표면 상의 제 1 물질을 포함하는 프로세스 잔류물을 형성하기 위해서 세정 챔버 내에서 제품 기판의 제 1 회분(batch) 상의 제 1 물질을 세정하는 단계를 포함한다. 그 후에, 세정 챔버 내에서 제 2 물질을 포함하는 컨디셔너 기판을 에칭 스퍼터링함으로써 제 2 물질의 컨디셔닝 층이 세정 챔버의 내측 표면 상의 프로세스 잔류물 위에 부착되게 하고, 이때 상기 제 2 물질은 상기 제 1 물질과 상이한 물질이다. 세정 챔버 내에 제공된 제품 기판의 제 2 회분 상의 제 1 물질을 세정하여 컨디셔닝 층 상의 제 1 물질을 포함하는 추가적인 프로세스 잔류물을 형성할 수 있을 것이다. 이러한 프로세스는 챔버 세정을 지연(delay)시킨다.
본 발명의 이러한 특징들, 측면들 및 이점들은 본 발명의 예를 설명하는 이하의 상세한 설명, 특허청구범위, 및 첨부 도면을 통해서 보다 잘 이해될 수 있을 것이다. 그러나, 각각의 특징들은 특히 도면에 도시된 것과 다른 형태로도 본 발명에서 이용될 수 있을 것이며, 본 발명은 이러한 특징들의 임의 조합을 포함한다.
도 1은 곡선형 천장 전극, 기판 지지부, 유전체 링, 전기 베이스플레이트, 및 하부 차폐부를 도시하는 세정 챔버의 일 실시예의 측면을 도시한 단면도이다.
도 2는 평평한 천장 전극을 이용하여 에칭 세정된 테스트 기판에서 얻어진 에칭 프로파일(etch profile), 및 그러한 에칭 프로파일을 보상하는 곡선형 천장 전극을 위해서 선택된 원호형 프로파일의 상응하는 맵핑(corresponding mapping)을 도시한 그래프이다.
도 3은 볼록한 돌부, 둘레방향 홈, 및 둘레방향 벽을 포함하는 원호형 표면을 구비하는 곡선형 천장 전극의 일 실시예를 도시한 사시도이다.
도 4는 오목한 함몰부인 원호형 표면을 구비하는 곡선형 천장 전극의 측단면도이다.
도 5는 기판 지지부 및 유전체 베이스플레이트 상에 놓인 커버 링의 일 실시예의 부분 단면을 도시한 도면으로서, 기판 지지부 상에 기판이 위치된 상태를 도시한 도면이다.
도 6a는 둘러싸고 있는 둘레방향 벽과 함께 원형 디스크를 포함하는 베이스 차폐부의 일 실시예를 도시한 사시도이다.
도 6b는 서로 동심적인 주변의 둘레 벽 및 내측 벽을 포함하는 베이스 차폐부의 다른 실시예를 도시한 도면이다.
도 7은 세정 챔버 내에서 프로세싱된 기판의 표면을 가로질러 획득된 균일한 세정 속도를 도시한 윤곽선 플롯(plot)이다.
기판(104)의 표면 층을 세정할 수 있는 세정 챔버(100)의 예시적인 실시예가 도 1에 도시되어 있다. 일반적으로, 세정 챔버(100)는 프로세스 영역(106)을 둘러싸는 외장부 벽(105)을 포함하며, 상기 벽(105)은 천장 덮개(lid; 108), 측벽(110), 및 바닥 벽(112)을 포함한다. 챔버의 폐쇄 벽들은 알루미늄, 스테인리스 강, 구리-크롬 또는 구리-아연과 같은 금속으로 제조될 수 있을 것이다. 천장 덮개(108)는 하향 연장하는 측부 렛지(116)를 구비하는 플레이트(114)를 포함한다. 천장 덮개(108)의 측부 렛지(116)는 측벽(110)의 상단부 표면(118) 상에 놓인다. 측벽(110)은 가스 유동 제어 밸브(127)에 의해서 모니터링되는 유량으로 세정 가스 공급원(126)으로부터 세정 가스를 도입하기 위한 가스 유입구(124), 그리고 배기 펌프(123)를 이용하여 스로틀 밸브(129)를 통과해서 챔버(100)로부터 가스를 배기하기 위한 배기 포트(128)를 구비한다. 바닥 벽(122)은 전기 커넥터(120) 및 승강 기구(122)를 수용하기 위한 개구부들을 구비한다. 도시된 버전에서, 세정 챔버(100)는 물질의 표면 부분을 에칭하여 제거함으로써 금속 또는 금속 화합물과 같은 금속 함유 물질을 기판(104)으로부터 세정하는데 특히 적합하다. 그러한 챔버는, 예를 들어, 미국 캘리포니아 산타클라라에 소재하는 Applied Materials, Inc.가 공급하는 DAVINCI 챔버와 같은 REACTIVE PRE-CLEAN™ 타입 세정 챔버가 될 수 있을 것이다. 챔버(100)는 미국 캘리포니아 산타클라라에 소재하는 Applied Materials, Inc.가 공급하는 ENDURA®, PRODUCER® 및 CENTURA® 프로세싱 플랫폼 계열과 같이 상호연결된 챔버들의 클러스터를 구비하는 다수-챔버 플랫폼(도시하지 않음)의 일부일 수 있을 것이다.
챔버(100)는 또한 지지부 전극(134)을 포함하는 기판 지지부(130)를 포함한다. 기판 지지부(130)는 기판 수용 표면(137) 주위를 둘러싸는 둘레방향 립(136)을 구비하는 상승된 받침대(135)를 포함한다. 둘레방향 립(136)은 받침대(135)의 바닥 부분으로부터 외측으로 연장하고 그리고 낮은 높이에 위치된다. 기판 수용 표면(137)은 평면형이고 그리고 기판(104)을 수용하도록 그 크기가 결정된다. 도시된 실시예에서, 지지부 전극(134) 및 기판 지지부(130)는 동일한 구조를 가지나; 다른 실시예에서, 기판 지지부(130)는 지지부 전극(134)을 둘러싸는 또는 덮는(도시하지 않음) 유전체를 구비할 수 있을 것이다. 도시된 버전에서, 지지부 전극(134)으로의 역할도 하는 기판 지지부(130)는 예를 들어, 알루미늄, 구리, 티타늄, 또는 이들의 합금으로 이루어지거나 포함할 수 있을 것이다. 고온 사전-세정 프로세스에 바람직한 하나의 버전에서, 지지부 전극(134)이 티타늄으로 제조된다. 이러한 버전은 알루미늄으로 제조된 종래의 지지부 전극(134)에 비해서 보다 높은 작동 온도를 제공할 수 있을 것이다. 기판을 로딩하기 위해서, 기판 지지부(130)가 승강 모터(131) 및 승강 벨로우즈(132)에 의해서 하강되며, 그에 따라 고정 승강 핑거(138)가 지지부(130) 내의 홀을 통해서 연장하게 된다. 기판(104)이 챔버(100)의 측벽(116) 내의 기판 로딩 유입구(도시하지 않음)를 통해서 챔버(100) 내로 도입되고 승강 핑거(138) 상에 위치된다. 이어서, 기판 지지부(130)가 상승되어 승강 핑거(138)로부터 기판(104)을 상승시킨다.
곡선형 천장 전극(140)은 반대쪽에서 기판 지지부(130) 및 지지부 전극(134)과 마주한다. 기판 지지부(130)는 지지부 전극(134)과 천장 전극(140) 사이에 소정 갭(139)이 설정되도록 위치된다. 곡선형 천장 전극(140)은 접지 링(143) 상에 놓이는 둘레방향 엣지(141)를 구비하며, 상기 접지 링은 다시 챔버 덮개(108)의 렛지(145) 상에 놓인다. 곡선형 천장 전극(140) 및 지지부 모두는, 예를 들어, 알루미늄과 같은 전도성 물질로 제조되고, 그리고 마찬가지로 알루미늄과 같은 금속 전도체로 제조되는 챔버 본체에 볼트로 체결된다. 곡선형 천장 전극(140) 및 접지 링(143)은 전기적으로 상호 연결되고 그리고 플로팅 전위(floating potential)로 또는 접지된 상태로 유지될 수 있을 것이다. 작은-각도(low-angle)로 스퍼터링되는 플라즈마 종(species)의 침투를 방지하도록 그리고 결과적인 프로세스 부착물이 자신의 표면을 지나도록, 곡선형 천장 전극(140)의 둘레방향 엣지(141) 및 접지 링(143)이 성형된다.
기판(104)을 세정하는 플라즈마를 형성하기 위해서, 종래의 세정 챔버들은 돔(dome) 형상의 유전체 천장을 둘러싸는 인덕터 코일을 이용하여 챔버 내에서 세정 가스로 에너지를 유도적으로 커플링시켰다. 그러나, 기판(104) 상의 금속 층을 세정할 때, 금속 종을 포함하는 프로세스 잔류물들이 챔버 천장(114)의 내측 표면 상에 부착되고, 이러한 금속-함유 층은 천장(114)을 통한 에너지의 유도적 커플링을 방해한다.
현재의 세정 챔버의 버전에서, 종래에 이용되었던 인덕터 코일은 곡선형 천장 전극(140)에 의해서 대체되며, 그러한 곡선형 천장 전극(140)은 곡선형 프로파일을 가지며 지지부 전극(134)과 커플링되어 챔버(100) 내에 제공된 세정 가스로부터의 플라즈마를 여기시킨다. 천장 전극(140)은 전극(140)의 기능에 영향을 미치지 않고 금속-함유 부착물을 수용할 수 있는데, 이는 전극(140) 자체가 금속과 같은 전도체로 제조되기 때문이다. 이는, 기판(104) 상의 금속-함유 물질의 세정 시에 세정 챔버(100)의 성능을 개선한다.
하나의 버전에서, 곡선형 천장 전극(140)은 기판 지지부(130)와 마주하는 원호형 표면(144)을 포함하며, 그러한 것의 하나의 버전이 도 1 내지 도 4에 도시되어 있다. 원호형 표면(144)은 단일-반경의 또는 다수-반경의 곡선형 표면을 포함하며, 그러한 곡선형 표면은 기판 지지부(130)의 기판 수용 표면을 가로질러 연장하는 충분한 크기의 지름을 가진다. 지지부 전극(134) 또는 기판 지지부(130)와 원호형 표면(144) 사이에 형성되는 플라즈마의 플럭스 또는 플라즈마 밀도를 제어하도록, 원호형 표면(144)의 형상이 선택된다. 하나의 예로서, 원호형 표면(144)은 기판 지지부(130) 또는 지지부 전극(134)의 실질적으로 전체의 기판 수용 표면을 가로질러 연장할 수 있고, 예를 들어 기판 지지부(130)의 기판 수용 표면적의 약 70% 이상, 또는 약 90% 이상에 걸쳐 연장할 수 있다.
또한, 원호형 표면(144)은 기판 지지부(130)의 지지부 전극(134)과 천장 전극(140) 사이의 갭(139)의 크기 또는 치수가 변화되도록 성형된 가변적인 단면 두께 또는 프로파일을 가진다. 이는, 지지부 전극(134) 및/또는 기판 지지부(130)의 상응하는 면적과 원호형 표면(144) 사이의 갭 거리를 변화시킨다. 가변적인 갭 거리는 기판 지지부(130)의 기판 수용 표면(137) 상에서 홀딩되는 기판(104)의 전체 표면에 걸쳐 방사상 방향을 따라 변화되는 플라즈마 밀도를 제공한다. 종래의 천장형 전극들은 천장 전극과 기판 수용 표면 사이의 갭을 가로질러 균일한 전기 플럭스를 제공하기 위해서 평평한 표면을 가진다. 대조적으로, 곡선형 천장 전극(140)은 세정 챔버(100)의 프로세스 영역(106)을 가로질러 불균일한 또는 가변적인 전기 플럭스를 생성할 수 있는 프로파일(146)을 가지며, 이는 종래의 평평한 전극 디자인에 대해서 반직관적인(counterintuitive) 것이라 할 수 있다. 이러한 전극 형상은 기판 지지부(130)와 원호형 표면(144) 사이에 형성되는 플라즈마의 플라즈마 밀도가 기판 지지부(130)을 가로질러 방사상으로 가변적이 되도록 한다.
곡선형 천장 전극(140)의 원호형 표면(144)의 원호형 프로파일(146)의 형상은 평평한 천장 전극(도시하지 않음)을 이용하여 에칭된 테스트 기판(104)에 대해서 얻어진 테스트 결과를 기초로 하여 실험적으로 결정된다. 에칭 깊이 또는 에칭 속도(rate)와 같은 에칭 파라미터를 테스트 기판(104)의 표면에 걸쳐 수많은 불연속적인 지점들에서 측정함으로써, 기판(104)에 걸친 에칭 프로파일(148)을 제공하는 다수의 측정 포인트들을 획득할 수 있을 것이다. 이어서, 평평한 전극에서 얻어진 에칭 프로파일을 보상하도록 곡선형 천장 전극(140)의 원호형 프로파일(146)이 성형된다. 예를 들어, 곡선형 천장 전극(140)의 원호형 프로파일(146)은 평평한 전극에서 보다 얕은 에칭 깊이 또는 보다 느린 에칭 속도를 가지는 것으로 측정되는 기판(104)의 영역들에서 보다 약한 전기장 및 그에 따른 보다 높은 플라즈마 밀도를 제공하도록 성형될 수 있고, 그리고 반대로, 평평한 전극에서 보다 깊은 에칭 깊이 또는 보다 빠른 에칭 속도로 에칭되는 것으로 판명된 기판(104)의 영역들에서 보다 강한 전기장 및 그에 따른 보다 낮은 플라즈마 밀도를 제공하도록 성형될 수 있을 것이다. 따라서, 지지부 전극(134)과 곡선형 천장 전극(140) 사이의 갭(139)이 평평한 천장 전극을 이용하여 획득된 테스트 기판(104)의 에칭 프로파일(148)과 관련하여 변화되도록, 원호형 프로파일(146)이 기판(104)의 에칭 깊이 프로파일(148)과 관련하여 성형된다. 기판(104)의 에칭 깊이가 가장 깊은 위치에서, 곡선형 천장 전극(140)의 원호형 프로파일(146)이 가장 깊이 함몰되어(recessed) 그 영역에서 전기장을 감소시키고 그리고 상응하는 플라즈마 밀도를 증대시키며, 또는 그 반대가 되게 한다.
평평한 표면형 천장 전극을 이용하여 에칭 세정된 테스트 기판(104)에서 획득된 에칭 프로파일(148)의 그래프, 그리고 이러한 에칭 프로파일(148)을 보상할 수 있는 곡선형 천장 전극(140)에 대해서 선택된 원호형 프로파일(146)의 상응하는 맵핑(mapping)이 도 2 및 도 3에 도시되어 있다. 그래프화된 이러한 실시예에서, 원호형 프로파일(146)은 기판 지지부(130)와 마주하고 챔버(100) 내에서 노출되는 곡선형 천장 전극(140)의 면적의 약 70% 이상에 걸쳐 연장하는 매끄러운 곡선형(smoothly curving) 표면을 형성하는 볼록한 돌부(bulge; 150)를 포함한다. 도 1은 기판 지지부(130) 내의 지지부 전극(134)에 대한 곡선형 천장 전극의 관계를 도시한다. 기판 지지부(130)는 중앙 영역 및 둘레 영역(152 및 154), 그리고 볼록한 돌부(150)는 챔버(100) 내의 기판의 프로세싱 동안에 중앙 영역(152)에 대한 둘레 영역(154)에서의 플라즈마 밀도를 증대시키도록 성형된다. 이는, 내부의 플라즈마 밀도를 감소시키기 위해서 중앙 영역(152)에서 기판 수용 표면(137)과 곡선형 천장 전극(140) 사이의 갭 거리를 제 1의 보다 작은 거리로 감소시킴으로써, 그리고 내부의 플라즈마 밀도를 증대시키기 위해서 둘레 영역(154)에서 기판 수용 표면(137)과 곡선형 천장 전극(140) 사이의 갭 거리를 제 2의 보다 큰 갭 거리로 증대시킴으로써 달성된다. 볼록한 돌부(150)는 기판 지지부(130)의 둘레 영역(154) 보다 중앙 영역(152)에서 지지부 전극(134)과 곡선형 천장 전극(140) 사이의 갭이 보다 더 좁아지도록 설정한다. 하나의 버전에서, 지지부 전극(134)과 곡선형 천장 전극(140)의 볼록한 돌부(150)의 정점(156) 사이의 갭의 가장 근접한 거리는 약 3 cm 이상이다. 그에 따라, 곡선형 천장 전극(140)은 평평형 천장 전극을 이용하여 기판(104)을 가로질러 측정된 에칭 속도에 대해서 보상하고, 따라서 기판(104)을 가로질러 실질적으로 균일한 에칭 세정 속도 및 에칭 균일도를 초래한다.
또한, 곡선형 천장 전극(140)은 다른 형상을 가지는 볼록한 돌부(150)를 구비할 수 있을 것이다. 예를 들어, 볼록한 돌부(150)는 다양한 곡률반경을 연속적으로 포함하고 그리고 오목한 함몰형 둘레방향 홈(162)에 의해서 둘러싸인 다수-반경 원호(160)를 구비할 수 있다. 또 다른 버전에서, 볼록한 돌부(150)의 중앙 부분(164)이 약간 평평화될 수 있을 것이다. 볼록한 돌부(150)는 둘레의 오목한 홈(162)으로부터 곡선형이고 그리고 평탄화된 중앙 부분의 평면에 대해서 약간 경사진 환형 림(rim; 166)을 통해서 정점(156)으로 전이된다.
다른 버전에서, 도 4에 도시된 바와 같이, 곡선형 천장 전극(140)의 원호형 표면(144)이 도 2 및 도 3에 도시된 바와 같이 성형된 곡선형 천장 전극으로부터 얻어진 것에 대해서 반대되는 기능을 수행하는 오목한 함몰부(170)를 가지도록 성형된다. 이러한 버전에서, 오목한 함몰부(170)는 챔버(100) 내의 기판(104) 프로세싱 동안에 둘레 영역(154) 보다 중앙 영역(152)에서 플라즈마 밀도를 높이도록 성형된다. 이는, 해당 영역들에서 플라즈마 밀도를 높이기 위해서 중앙 영역(152) 에서 갭 거리를 증대시킴으로써, 그리고 내부의 플라즈마 밀도를 낮추기 위해서 둘레 영역(154)에서 지지부 전극(134)과 곡선형 천장 전극(140) 사이의 갭 거리를 감소시킴으로써 달성된다. 또한, 원호형 표면(144)이 다수-반경 원호(160)가 될 수 있을 것이고, 또는 상단 부분에서 평탄화된 평평부(plateau)를 가질 수 있을 것이다. 또한, 평평형 전극으로 프로세싱된 테스트 기판(104)의 둘레 영역(154)에 대비하여 중앙 영역(152)에서 보다 빠른 에칭 속도가 얻어지는 경우에, 곡선형 천장 전극(140)의 이러한 버전은 평평한 천장 전극을 이용하여 기판(104)에 걸쳐 달성되는 에칭 속도를 보상함으로써 기판이 표면에 걸쳐 균일하게 에칭 세정되는 에칭 세정 프로세스를 제공한다.
또한, 도 1 및 도 3에 도시된 바와 같이, 곡선형 천장 전극(140)은 볼록한 돌부(150)의 둘레로부터 하향 연장하여 기판 지지부(130)의 기판 수용 표면(137)을 둘러싸는 환형 밴드(174)를 구비한다. 환형 밴드(174)는 기판 지지부(130)와 곡선형 천장 전극(140)의 원호형 표면(144) 사이에 생성되는 프로세스 영역(106)을 둘러싼다. 환형 밴드(174)는 기판 지지부(130)의 외측 둘레를 충분히 둘러쌀 수 있을 정도로 그리고 프로세스 사이클 동안에 챔버(100)의 측벽(110)을 차단(shadow)할 수 있을 정도로 천장 덮개(108)로부터 하향 연장된다. 환형 밴드(174)는 챔버(100)의 측벽(110) 및 챔버의 다른 내측 표면으로 낙하될 수 있고 기판(104)의 표면으로부터 기원하는 프로세스 잔류물의 부착물을 감소 또는 예방하는 역할을 한다. 또한, 환형 밴드(174)는 기판(104)의 표면 상에서 세정 플라즈마를 수용(contain)하는 역할을 한다. 이는 세정 플라즈마에 의한 내측 챔버 표면의 침식을 감소시킨다. 곡선형 천장 전극의 둘레방향 엣지(141)는 환형 밴드(174)의 둘레로부터 방사상 외측으로 연장하는 지지부 렛지(176)를 포함하고, 그리고 곡선형 천장 전극(140)을 지지하는 역할을 한다. 이러한 버전에서, 곡선형 천장 전극(140)은 알루미늄으로 이루어질 수 있으나, 스테인리스 강과 같은 금속을 포함하는 다른 전기 전도체로 제조될 수도 있을 것이다.
도 1 및 도 5에 도시된 바와 같이, 유전체 베이스플레이트(178)가 기판 지지부(130)의 지지부 전극(134)의 아래쪽에 위치된다. 유전체 베이스플레이트(178)는 지지부 전극(134)을 주변의 챔버 부품들로부터 전기적으로 격리시키는 역할을 한다. 유전체 베이스플레이트(178)는 상단 표면 상에 지지부 전극(134)을 가지는 기판 지지부(130)를 수용한다. 유전체 베이스플레이트(178)는 지지부 전극(134)의 둘레방향 엣지(198)를 절연시키기 위해서 지지부(130)의 상단 표면을 둘러싸는 둘레방향 플랜지(180)를 구비한다. 둘레방향 플랜지(180)는 지지부 전극(134)의 둘레방향 립(204)을 둘러싸는 환형 상단 표면(182)을 구비한다.
도 5를 참조하면, 유전체 링(186)은 기판 지지부(130)의 지지부 전극(134)을 둘러싸는 둘레방향 플랜지(180)의 환형 상단 표면(182) 상에 놓이는 베이스(188)를 포함한다. 또한, 유전체 링(186)은 기판 수용 표면(137) 보다 높은 높이의 릿지(196)를 구비한다. 유전체 링(186)의 릿지(196)는 세정 플라즈마를 수용하고 기판(104)의 표면 상으로 포커싱하는 역할을 한다. 또한, 릿지(196)는 곡선형 천장 전극(140)의 곡선형 프로파일(146)과 시너지를 일으켜서 기판(104)의 둘레방향 엣지에서 플라즈마 밀도 및 플라즈마 종의 에너지를 제어하는 작용을 한다. 예를 들어, 유전체 링(186)은 기판(104)의 둘레방향 영역에서 기판(104)을 타격하는 플라즈마 이온 플럭스를 감소시킬 수 있고, 그에 따라 기판의 중앙 영역에 비해서 둘레방향 영역의 에칭 속도를 감소시킬 수 있다. 이는, 기판(104)에 걸친 에칭 속도를 제어함으로써 기판(104)에 걸친 보다 균일한 세정을 제공한다. 유전체 링(186)은 지지부 전극(134)의 둘레방향 엣지(198)를 둘러싸고 보호하는 역할을 하고 그리고 기판 지지부(130)의 둘레방향 립(204)을 덮는 방사상 내측 렛지(202)를 구비한다. 또한, 방사상 내측 렛지(202)는 기판 지지부(130) 상에서 프로세싱되는 기판(104)의 둘레를 직접적으로 둘러싸는(immediately surrounding) 낮은 높이(reduced height)의 단차부를 제공한다.
유전체 링(186)의 방사상 내측 렛지(202) 및 릿지(196)이 실질적으로 직선형 또는 경사형(sloped)일 수 있는 내측 페이스(face; 208)에 의해서 결합된다. 하나의 버전에서, 내측 페이스(208)는 실질적으로 직선형이고 기판 표면의 평면에 수직이다. 다른 버전에서, 경사진 내측 페이스(208)는 약 60°이상, 예를 들어 약 82° 내지 약 98°의 각도(r3) 만큼 릿지(196)의 상단 표면 평면에 대해서 상대적으로 경사진다. 경사진 내측 페이스(208)는 기판(104)의 위쪽에 형성된 플라즈마에 대한 점진적인 전이 영역을 제공한다. 경사진 내측 페이스(208)는 또한 날카로운 엣지 또는 모서리를 덮고 있는 코팅에서 발생될 수 있는 응력을 감소시키기 위해서 둥근형의 엣지(212)를 포함하며, 그러한 응력은 해당 영역들에 부착된 잔류물들이 조기에 박리되게 하는 원인이 된다. 그에 따라, 둥근형의 엣지(212)로 인해서 프로세스 잔류물이 유전체 링(186) 상에 보다 더 두꺼운 두께로 부착될 수 있게 된다. 또한, 둥근형의 엣지(212)는 유전체 링(186)의 엣지 상에서 세정 플라즈마의 침식 효과를 추가적으로 감소시킨다.
베이스 차폐부(214)(하부 차폐부라고도 한다)를 이용하여 도 1에 도시된 바와 같이 유전체 베이스플레이트(178)를 지지한다. 도 6a를 참조하면, 베이스 차폐부(214)는 다수의 승강 핀(138)이 통과하여 연장하기 위한 다수의 승강 핀 홀(217)을 구비하는 상단 표면(216)을 가지는 원형 디스크(215)를 포함한다. 원형 디스크(215)의 상단 표면(216)은 유전체 베이스플레이트(178)를 지지하는데 이용된다. 상단 표면(216)은 또한 전기 커넥터(120) 및 기타 구조물이 관통하여 연장할 수 있게 허용하는 중앙 홀(213)을 구비할 수 있다. 또한, 베이스 차폐부(214)는 원형 디스크(215)의 둘레에서 그리고 그로부터 상향으로 연장하는 둘레 벽(218)을 구비한다. 도 1에 도시된 바와 같이, 둘레 벽(218)은 유전체 베이스플레이트(178)의 둘레방향 플랜지(180)로부터 이격된다.
예를 들어, 둘레 벽(218)은 약 1 cm 이상의 이격 거리 만큼 유전체 베이스플레이트(178)의 둘레방향 플랜지(180)로부터 이격될 수 있다. 또한, 둘레 벽(218)은 원형 디스크(215)의 상단 표면(216)으로부터 실질적으로 수직 방향으로, 예를 들어, 약 5 mm 이상의 높이까지 연장한다. 또한, 둘레 벽(218)은 곡선형 천장 전극(140)의 밴드 차폐부(174)와 평행하게 그리고 그로부터 이격된다. 예를 들어, 둘레 벽(218)은 약 1 cm 이상의 이격 거리만큼 밴드 차폐부(174)로부터 이격될 수 있다. 둘레 벽(218)은 밴드 차폐부(174)와 함께 회선형의(convoluted) 통로를 형성하여, 플라즈마 종의 통과를 방해하는 미로와 같은 역할을 하는 좁은 갭(220)을 그 사이에 형성한다. 좁은 갭(220)의 제한된(constricted) 유동 경로는 측벽(110)과 같은 챔버의 외측 방사상 표면 상에 저-에너지 플라즈마 부착물이 축적되는 것을 제한한다. 또한, 밴드 차폐부(174) 및 베이스 차폐부(214)의 둘레 벽(218)의 노출된 표면들은 챔버 측벽(110)에 접근하기 전에 잔류 적층물을 수용하는 부착 표면으로서 작용한다. 이러한 방식에서, 베이스 차폐부(214)는 프로세스 잔류물로부터 챔버 측벽(110)을 추가적으로 보호한다. 베이스 차폐부(214)는 플로팅 또는 기타 전기 전위에서 유지되거나 전기적으로 접지될 수 있을 것이다. 하나의 버전에서, 베이스 차폐부(214)는, 예를 들어, 알루미늄과 같은 금속 또는 기타 금속과 같은 전기 전도체로 구성된다.
도 6b에 도시된 바와 같이, 베이스 차폐부(214)의 다른 버전은 유전체 베이스플레이트(178)의 둘레방향 플랜지(180)와 베이스 차폐부(214)의 둘레 벽(218) 사이에서 내측 벽(219)을 포함한다. 하나의 버전에서, 내측 벽(219)은 또한 원형 디스크(215)의 상단 표면(216)으로부터 수직방향을 따라 위쪽으로 연장한다. 하나의 버전에서, 내측 벽(219)은 약 1 cm 이상의 이격 거리만큼 둘레 벽(218)으로부터 애격되고, 내측 벽(219)은 약 5 mm 이상의 높이를 가진다. 내측 벽(219)은, 베이스 차폐부(214)의 나머지와 유사하게, 전기 전도체로 구성될 수 있을 것이다. 내측 벽(219)은, 예를 들어, 곡선형 천장 전극(140)에 보다 근접한 전기 전도 경로를 제공함으로써 접지 면(ground plane)을 상승(raise)시키는 역할을 할 수 있을 것이다. 이는 기판(104)의 엣지 및 내측 벽(219) 주변의 국부적인 영역에서 전기 플럭스 또는 플라즈마 밀도를 변화시키고, 그리고 결과적으로 에칭 속도를 변화시켜, 전체 기판(104)에 걸쳐 보다 균일한 에칭을 달성할 수 있게 한다. 그에 따라, 내측 벽(219)은 기판(104)에 걸친 플라즈마 분포를 제어하기 위해서 베이스 차폐부(214)의 이러한 버전에서 다른 형태의 플라즈마 제어부로서의 역할을 하도록 구성된다.
세정 프로세스의 예시적인 버전에서, 기판(104)이 세정 챔버(100) 내의 기판 지지부(130) 상에 위치되고, 그리고 기판 지지부(130)가 이동되어 지지부 전극(134)과 곡선형 천장 전극(140) 사이에 갭(139)을 설정한다. 세정 가스가 가스 유입구(124)를 통해서 챔버(100) 내로 도입되고, 상기 가스 유입구는 가스 공급원(126)으로부터 세정 가스를 제공하며, 상기 가스 공급원은 단일형의 가스 공급 또는 희망 유동 비율로 함께 혼합되는 여러 가스들을 제공하는 다수의 가스 공급부일 수 있을 것이다. 세정 가스의 유량(flow rate)은 챔버 내로 세정 가스의 설정 유량이 통과될 수 있도록 하는 질량 유동 제어부와 같은 다수의 가스 유동 제어 밸브(128)를 통해서 제어된다. 가스 압력은 스로틀 밸브(129)를 이용하여 배기 펌프(123)로의 가스 유동을 제어함으로써 설정된다. 통상적으로, 챔버(100) 내의 세정 가스의 압력은, 예를 들어, 약 1 mTorr 내지 약 1 Torr의 가스 압력의 진공 분위기와 같은 대기압 이하의 레벨로 설정된다. 세정 가스는 여기되어 플라즈마 종을 형성할 수 있고 그리고 에너지적으로 충돌하고(energetically impinging) 기판(104)으로부터 물질을 스퍼터링할 수 있는 비-반응성 가스를 포함할 수 있을 것이다. 또한, 세정 가스는 자연 산화물, 폴리머 잔류물, 또는 기판(104) 표면 상의 기타 물질과 반응하여 배기 시스템에 의해서 챔버(100)로부터 제거되는 휘발성 화합물을 형성할 수 있는 산소-함유 가스 또는 수소-함유 가스와 같은 반응성 가스를 포함할 수도 있을 것이다.
폴리실리콘, 구리 및 금속 표면으로부터의 자연 산화물 및 기타 오염물질을 제거하기 위한 하나의 프로세스는 세정 프로세스 단계를 이용하며, 그러한 단계에서 기판 표면은 여기된 세정 가스에 노출되고, 그리고 그 후에는 환원 프로세스 단계가 선택적으로 후속될 수 있으며, 그러한 환원 프로세스 단계에서는 기판 표면이 여기된 환원 가스에 노출된다. 세정 프로세스 단계는 산소, CF4IOz의 혼합물, 또는 NF3 및 He와 같은 혼합 가스와 같은 세정 가스를 이용한다. 잔류하는 자연 산화물은 또한 수소 라디칼을 포함하는 플라즈마를 이용한 처리에 의한 환원 프로세스 단계에서 환원될 수 있을 것이다. 세정 프로세스 동안에, 자연 산화물 및 기타 표면 오염물질의 제거는 기판(104) 상의 노출 층의 반사도 측정에 의해서 모니터링될 수 있다. 표면 반사도를 이용하여 기판 상의 자연 산화물 또는 다른 오염물질의 존재를 측정할 수 있는데, 이는 그 물질들이 기판 표면의 반사도를 변화시키기 때문이다. 통상적으로, 반사도는 광학 장치를 이용하여 세정 프로세스 중에 측정된다.
챔버(100) 내에서 기판(104)을 프로세싱하기 위해서 챔버(100)의 부품들을 작동시키기 위한 명령어 세트를 가지는 프로그램 코드를 포함하는 제어부(230)에 의해서 챔버(100)가 제어된다. 예를 들어, 제어부(230)는 기판 지지부(130)의 승강 모터(131) 그리고 기판 이송 및 로봇 기구를 작동시키기 위한 기판 위치결정 명령어 세트; 챔버(100)로의 세정 가스의 유동을 설정하기 위해서 가스 유동 제어 밸브(127)를 작동시키는 가스 유동 제어 명령어 세트; 챔버(100) 내의 압력을 유지하기 위해서 배기 스로틀 밸브(129)를 작동시키기 위한 가스 압력 제어 명령어 세트; 가스 여기 파워 레벨(power level)을 설정하기 위해서 지지부 전극(134) 및 그 반대쪽의 곡선형 천장 전극(140)을 포함하는 가스 에너자이저를 작동시키기 위한 가스 에너자이저 제어 명령어 세트; 챔버(100) 내의 여러 부품들의 온도를 설정하기 위해서 챔버 벽(105) 또는 기판 지지부(130) 내의 온도 제어 시스템을 제어하기 위한 온도 제어 명령어 세트; 그리고 챔버 내의 프로세스를 모니터링하기 위한 프로세스 모니터링 명령어 세트를 포함하는 프로그램 코드를 포함할 수 있다.
하나의 세정 프로세스에서, 세정 가스는 제 1 주파수를 포함하는 제 1 전압 및 제 2 주파수를 포함하는 제 2 전압을 지지부 전극(134) 및 곡선형 천장 전극(140)으로 인가하는 듀얼 주파수 전력(전기 파워; electrical power)에 의해서 여기된다. 제 1 주파수는 제 2 주파수 보다 낮으며, 예를 들어, 제 1 주파수는 약 10 KHz 이상만큼 제 2 주파수 보다 낮을 수 있다. 하나의 버전에서, 제 1 주파수는 약 20 KHz 미만이고 그리고 제 2 주파수는 약 20 MHz 이상이다. 예를 들어, 제 1 주파수는 13.5 KHz일 수 있고, 그리고 제 2 주파수는 60 MHz일 수 있다.
제 1 주파수 대 제 2 주파수의 파워 비율 역시 세정 프로세스에 영향을 미치는데, 이는 제 1 주파수가 플라즈마 종의 증가된 가속(increased acceleration)을 제공하고 그리고 제 2 주파수가 플라즈마 내에서의 추가적인 이온화 및 분해(dissociation)를 제공하기 때문인 것으로 믿어진다. 그에 따라, 제 1 주파수의 전압이 제 2 주파수의 전압 보다 높은 전력 레벨에서 공급되었을 때, 플라즈마 종의 양 대 플라즈마 종의 운동 에너지의 비율이 제어될 수 있을 것이다. 보다 높은 운동 에너지를 가지는 플라즈마 종은 기판에 대한 보다 증대된 또는 보다 깊은 침투 스퍼터링을 생성하는 반면 증대된 수의 플라즈마 종은 기판을 가로질러 보다 균일한 분포 또는 플라즈마 플럭스를 생성한다. 예를 들어, 세정 프로세스의 일 실시예는 파워 레벨이 약 200 내지 약 200 Watts인 13.5 MHz의 제 1 주파수의 전압; 그리고 파워 레벨이 약 800 내지 약 1300 Watts인 60 MHz의 제 2 주파수의 전압을 인가한다. 이러한 버전에서, 60 Mhz 파워는 보다 많은 이온을 생성함으로써 플라즈마 밀도를 증대시키는데 기여하게 된다. 대조적으로, 13.56 Mhz 파워는 플라즈마 외장(sheath)을 가로질러 이온을 가속시키기 위해서 60 Mhz 파워에 의해서 생성된 이온을 가속함으로써 이온 에너지에 기여하게 된다. 60 Mhz 파워보다 너무 작으면 이용가능한 플라즈마 종이 불충분하게 될 것이고, 그리고 13.56 Mhz 파워보다 너무 작으면 기판 표면을 에칭할 정도로 충분한 레벨의 운동 에너지를 플라즈마 이온이 가지지 못하게 될 것이다. 그에 따라, 하나의 세정 프로세스에서, 제 1 주파수 대 제 2 주파수의 파워 비율은 약 1 : 2 이상, 또는 약 1 : 3 이상으로 설정된다.
도 7은 본 명세서에서 설명된 세정 프로세스를 이용하여 세정 챔버(100) 내에서 프로세싱되는 기판의 표면에 걸쳐 획득된 균일한 세정 속도를 따라 윤곽선으로 도시한 것이다. 기판(104)은 열적(thermal) 이산화실리콘 층으로 코팅된 300 mm 실리콘 웨이퍼이다. 기판(104)은 이하의 프로세스 조건하에서 세정되었다: 13.56 Mhz 파워의 300W 및 60 Mhz 파워의 1000W; 4.5mT의 챔버 압력; 아르곤 유동. 도 3에 도시된 바와 같이, 챔버(100)는 볼록한 돌부(150)를 가지는 원호형 표면(144)을 가지는 곡선형 천장 전극(140)을 이용하였다. 도 7의 윤곽선 맵에 도시된 바와 같이, 세정 프로세스에서, 에칭 세정 속도가 기판(104)에 대해서 측정되었다. 평균 에칭 속도는 약 350 Å/분이었고, 윤곽선 맵 상에 도시된 지점들은 평균 에칭 세정 속도를 초과하거나 그 미만인 에칭 속도 값에 상응한다. 곡선형 천장 전극(140) 및 듀얼 주파수 세정 프로세스는 기판의 표면에 걸쳐 1.5% 미만으로 변화되는 에칭 세정 속도를 가지는 매우 높은 에칭 세정 균일도를 제공하였다.
또 다른 측면에서, 세정 챔버(100) 내의 기판(104) 상의 층을 에칭 세정하기 위한 프로세스는 세정 단계들 사이에서 챔버(100)의 내부 표면 상에 금속 층을 코팅하는 컨디셔닝 프로세스를 실행함으로써 보다 더 개선될 수 있다. 세정 프로세스 단계에서, 기판(104) 상에서 오염물질 및 자연 산화물을 세정 및 제거하여 제 1 물질을 분리시키기 위해서, 제품 기판(104)의 제 1 회분이 세정 챔버(100) 내에서 세정된다. 이러한 세정 단계는 제 1 물질을 포함하는 프로세스 잔류물들이 세정 챔버(100)의 내측 표면 상에 부착되게 한다. 다수의 기판(104)을 프로세싱한 후에, 챔버(100)의 내측 표면 상의 프로세스 잔류물 및 부착물들이 필름 응력의 축적으로 인해서 후속 프로세스 사이클 중에 박리될 수 있을 정도의 두께로 누적된다. 이러한 시점에서, 컨디셔너 기판이 세정 챔버(100) 내로 이송된다. 컨디셔너 기판은 세정 챔버(100) 내로 스퍼터링 가스를 도입함으로써 그리고 상기 스퍼터링 가스로 전력을 용량성 결합(capacitively coupling)시켜 세정 챔버(100) 내에서 에칭 스퍼터링 가스를 여기시킴으로써 세정 챔버(100) 내에서 에칭 스퍼터링된다. 컨디셔너 기판은 제품 기판(104)으로부터 이전에 세정 분리된 제 1 물질과 상이한 물질인 제 2 물질을 포함한다. 스퍼터링 프로세스는 컨디셔너 기판으로부터 물질을 스퍼터링하여 그러한 스퍼터링된 "페이스트(paste)" 물질로 세정 챔버(100)를 코팅하며, 상기 페이스트 물질은 프로세스 잔류물 상의 컨디셔닝 층으로서의 역할을 한다. 새롭게(freshly) 코팅된 챔버(100)의 내측 표면은 프로세스 잔류 부착물의 박리를 일으키지 않고 추가적으로 프로세스 잔류 부착물을 수용할 수 있게 된다.
챔버 컨디셔닝 단계 후에, 세정 챔버(100)의 내부 표면 상에서 앞서서 부착된 프로세스 잔류물 상에 형성된 컨디셔닝 층 상에 부가적인 프로세스 잔류물을 축적하기 위해서 제품 기판의 제 2 회분이 세정 챔버(100) 내에서 세정되어 기판(104) 상의 제 1 물질을 세정한다. 이러한 프로세스는 챔버(100)의 프로세스 키트 부품들을 분해하고 세정하기 전에 부가적인 프로세스 사이클들이 실행될 수 있도록 허용하고, 그에 따라 챔버(100)의 작동 시간을 늘린다. 컨디셔닝 프로세스는, 세정을 위해서 세정 챔버 내의 프로세스 키트 부품들을 분리하여야 할 때까지 연속적인 회분들의 기판들을 다수에 걸쳐 프로세싱할 수 있게 허용한다. 예를 들어, 챔버 표면 상에 프로세스 잔류물이 축적될 수 있도록 많은 수의 회분들의 기판들이 세정될 수 있으며, 그 후에 컨디셔닝 층이 축적된 프로세스 잔류물 상에 부착될 수 있고, 그리고 축적된 프로세스 잔류물을 세정하기 위해서 세정 챔버 내에서 프로세스 키트를 분리할 때까지 이러한 프로세스는 2 차례 이상 반복될 수 있을 것이다.
일 실시예에서, 제품 기판은, 예를 들어, 실리콘 질화물(SiN) 등의 실리콘 함유 물질과 같은 제 1 금속-함유 물질, 또는 폴리이미드와 같은 다른 물질을 포함하는 제 1 물질을 포함한다. 에칭 세정시에, 이들 기판은 실리콘 질화물 또는 폴리이미드로 이루어진 프로세스 잔류물이 내부 챔버 표면 상에 부착되게 한다. 적합한 컨디셔닝 물질은 예를 들어 알루미늄 또는 티타늄과 같은 제 2-금속 함유 물질일 수 있는 제 2 물질을 포함한다. 이러한 제 2 물질이 챔버 내에서 스퍼터링되어 축적된 프로세스 잔류물 상에 컨디셔닝 층을 부착시킨다. 하나의 버전에서, 약 1 미크론 이상의 두께로 프로세스 잔류물이 축적된 후에 주기적인 컨디셔닝 프로세스가 실행되나; 이는 잔류물의 타입이나 점착 품질에 따라서 그리고 하부의 챔버 표면의 조성에 따라서 달라질 수 있을 것이다. 하나의 버전에서, 컨디셔닝 프로세스가 실행되어 프로세스 챔버의 내측 표면 상에 약 500 옹스트롬 이상의 두께로 컨디셔닝 층을 부착시킨다.
컨디셔닝 프로세스의 하나의 예시적인 버전에서, 아르곤을 포함하는 스퍼터링 가스가 세정 챔버 내로 도입되고, 그리고 가스가 300 watts 전력 레벨과 13.56 MHz 주파수의 용량 결합 RF 에너지; 및 1000 watts 전력 레벨과 60 MHz 주파수의 용량 결합 RF 에너지에 의해서 약 2분 동안 여기된다. 컨디셔닝 물질의 공급원은 챔버 내의 프로세스 키트 및 기타 부품 자체; 알루미늄 코팅을 구비하는 실리콘 웨이퍼와 같은 제 2 물질의 코팅을 포함하는 물질; 또는 챔버 내로 스퍼터링될 수 있는 알루미늄제 희생 받침대(sacrificial pedestal)일 수 있을 것이다. 이러한 스퍼터링 프로세스는 내부 챔버 표면 상에 형성되어 있던 축적된 프로세스 잔류물 상에 약 0.08 내지 약 0.12 미크론 두께의 컨디셔닝 층을 부착한다. 약 50개 내지 약 100개의 기판을 세정한 후에 컨디셔닝 프로세스가 반복될 수 있다. 바람직하게, 컨디셔닝 프로세스는, 챔버 부품으로부터 프로세스 잔류물을 제거하기 위해서 챔버를 중단하는 중간 단계가 없이, 많은 수의 기판, 예를 들어, 약 3500 내지 약 4500 개의 기판을 프로세싱할 수 있게 허용한다.
전술한 바와 같은 프로세스 키트, 세정 챔버(100), 그리고 세정 및 컨디셔닝 프로세스의 실시예들은 상당히 바람직하다. 곡선형 천장 전극(140), 유전체 링(186), 기판 지지부(130), 베이스 차폐부(214), 및 세정 챔버(100)의 기타 프로세스 키트 부품들은 기판(104) 상의 자연 산화물 층 및 표면 오염물질에 대한 보다 균일한 세정을 제공하는 한편, 세정 사이클들 사이에 많은 수의 기판 프로세싱 사이클이 실시될 수 있게 허용한다. 또한, 듀얼 주파수, 용량 결합형 세정 프로세스는 기판 표면에 걸친 플라즈마 밀도 또는 플라즈마 종의 개체수 및 플라즈마 종의 운동 에너지 모두에 대한 보다 양호한 세정 제어를 제공한다. 또한, 현장형(in-situ) 금속 스퍼터링 프로세스는 챔버 세정 사이클들 사이의 프로세스 사이클의 횟수를 증대시킨다. 그에 따라, 이러한 프로세스 및 장치는 상당히 개선된 세정을 제공하는 한편, 세정을 위해서 챔버를 개방하고 부품들을 분리하는데 필요한 세정 챔버(100)의 중단 시간을 상당히 단축시킨다.
특정의 바람직한 버전을 참조하여 본월 발명을 설명하였지만, 다른 버전도 가능할 것이다. 예를 들어, 곡선형 천장 전극, 유전체 링, 지지부, 및 하부 차폐부는, 소위 당업자가 이해할 수 있는 바와 같이 다른 타입의 용도에서도, 예를 들어 에칭 챔버, CVD 챔버, 및 PVD 챔버에서도 이용될 수 있을 것이다. 그에 따라, 특허청구범위의 사상 및 범위는 상세한 설명에 기재된 바람직한 버전에 대한 설명으로 제한되지 않는다 할 것이다.

Claims (22)

  1. 하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스로서:
    (a) 프로세스 챔버 내에서 기판의 제 1 회분(batch) 중의 각각의 기판으로부터 소정량의 물질(amount of meterial)을 제거하는 단계로서, 상기 제 1 회분 중의 각각의 기판으로부터 물질을 제거함에 따라 상기 프로세스 챔버의 내부 표면 상에 제 1 프로세스 잔류물을 형성하는, 기판의 제 1 회분 중의 각각의 기판으로부터 소정량의 물질을 제거하는 단계;
    (b) 스퍼터링 가스를 사용하여 컨디셔너 기판의 표면으로부터 물질을 스퍼터링함으로써 컨디셔닝 물질을 포함하는 컨디셔닝 층을 상기 제 1 프로세스 잔류물 위에 부착하는 단계로서, 상기 컨디셔닝 물질이 상기 제 1 회분 중의 기판으로부터 제거되는 물질과 상이하고, 상기 스퍼터링 가스가 제 1 스퍼터링 전력에 의해 제1 스퍼터링 주파수에서 그리고 제2 스퍼터링 전력에 의해 제 2 스퍼터링 주파수에서 여기(energized)되고, 상기 제 1 스퍼터링 주파수는 상기 제 2 스퍼터링 주파수보다 작으며 그리고 상기 제1 스퍼터링 주파수의 제 1 스퍼터링 전력은 상기 제 2 스퍼터링 주파수의 제2 스퍼터링 전력보다 작은, 상기 제 1 프로세스 잔류물 위에 부착하는 단계; 그리고
    (c) 상기 프로세스 챔버 내에서 기판의 제 2 회분 중의 각각의 기판으로부터 소정량의 물질을 제거하는 단계로서, 상기 제 2 회분 중의 각각의 기판으로부터 물질을 제거함에 따라 상기 컨디셔닝 층 위에 제 2 프로세스 잔류물을 형성하는, 기판의 제 2 회분 중의 각각의 기판으로부터 소정량의 물질을 제거하는 단계를 포함하고,
    상기 (a)는 상기 스퍼터링 가스에 듀얼 주파수 전력을 전달함으로써 상기 프로세스 챔버 내에서 세정 가스를 여기시키는 단계를 포함하고, 상기 듀얼 주파수 전력은 1:2 이상의 제 1 세정 주파수 대 제 2 세정 주파수의 전력 비율을 포함하며, 상기 제 1 세정 주파수가 상기 제 2 세정 주파수보다 작은,
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  2. 제 1 항에 있어서,
    상기 내부 표면이 상부에 형성되는 프로세스 키트를 제거하기에 앞서서, 상기 (b) 및 (c)를 10 차례 이상 순차적으로 반복하는 단계를 더 포함하는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  3. 제 1 항에 있어서,
    상기 컨디셔너 기판은 표면 위에 물질의 층이 배치된 실리콘 함유 기판을 포함하고, 상기 컨디셔닝 물질이 금속을 포함하는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  4. 제 1 항에 있어서,
    상기 컨디셔닝 물질이 알루미늄 또는 티타늄을 포함하는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  5. 제 1 항에 있어서,
    상기 기판의 제 1 회분로부터 제거되는 물질이 실리콘 질화물을 포함하는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  6. 제 1 항에 있어서,
    상기 기판의 제 1 회분로부터 제거되는 물질이 폴리이미드를 포함하는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  7. 제 6 항에 있어서,
    상기 컨디셔닝 물질이 금속을 포함하는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  8. 제 1 항에 있어서,
    상기 컨디셔너 기판의 표면으로부터 물질을 스퍼터링함으로써 상기 컨디셔닝 물질을 포함하는 추가적인 컨디셔닝 층을 상기 제 2 프로세스 잔류물 위에 부착하는 단계를 더 포함하고,
    상기 컨디셔닝 물질이 알루미늄 또는 티타늄을 포함하는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  9. 제 1 항에 있어서,
    상기 제 1 프로세스 잔류물이 1 미크론 이상의 두께를 가지는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  10. 제 1 항에 있어서,
    상기 컨디셔닝 층이 500 옹스트롬 이상의 두께를 가지는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  11. 삭제
  12. 제 1 항에 있어서,
    상기 제 1 주파수가 13.5 MHz 인
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  13. 제 1 항에 있어서,
    상기 제 2 주파수가 60 MHz 인
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  14. 제 1 항에 있어서,
    상기 (a)는 곡선형 천장 전극과 기판 지지부 사이의 갭을 설정(setting)하는 단계를 더 포함하고,
    상기 갭은 상기 (a) 동안에 생산 기판의 제 1 회분 내에서 프로세싱되는 각각의 기판에 대해서 설정되는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  15. 하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스로서:
    (a) 스퍼터링에 의해서 프로세스 챔버 내에서 기판의 제 1 회분 중의 각각의 기판으로부터 소정량의 물질을 제거하는 단계로서, 상기 제 1 회분 중의 각각의 기판으로부터 소정량의 물질을 제거함에 따라 상기 프로세스 챔버의 내부 표면 상에 실리콘을 포함하는 제 1 프로세스 잔류물을 형성하는, 기판의 제 1 회분 중의 각각의 기판으로부터 소정량의 물질을 제거하는 단계;
    (b) 스퍼터링 가스를 사용하여 컨디셔너 기판의 표면 상에 배치된 층으로부터 물질을 스퍼터링함으로써 알루미늄 또는 티타늄을 포함하는 컨디셔닝 층을 상기 제 1 프로세스 잔류물 위에 부착하는 단계로서, 상기 스퍼터링 가스가 제 1 스퍼터링 전력에 의해 제1 스퍼터링 주파수에서 그리고 제2 스퍼터링 전력에 의해 제 2 스퍼터링 주파수에서 여기(energized)되고, 상기 제 1 스퍼터링 주파수는 상기 제 2 스퍼터링 주파수보다 작으며 그리고 상기 제1 스퍼터링 주파수의 제 1 스퍼터링 전력은 상기 제 2 스퍼터링 주파수의 제2 스퍼터링 전력보다 작은, 상기 제 1 프로세스 잔류물 위에 부착하는 단계; 그리고
    (c) 스퍼터링에 의해서 상기 프로세스 챔버 내에서 기판의 제 2 회분 중의 각각의 기판으로부터 소정량의 물질을 제거하는 단계로서, 상기 제 2 회분 중의 각각의 기판으로부터 소정량의 물질을 제거함에 따라 상기 컨디셔닝 층 위에 실리콘을 포함하는 제 2 프로세스 잔류물을 형성하는, 기판의 제 2 회분 중의 각각의 기판으로부터 소정량의 물질을 제거하는 단계를 포함하고,
    각각의 제 1 및 제 2 회분 중의 각각의 기판으로부터 소정량의 물질을 제거하는 단계는 듀얼 주파수 전력을 상기 프로세스 챔버 내에 배치된 세정 가스로 전달함으로써 세정 가스를 여기시키는 단계를 더 포함하는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  16. 제 15 항에 있어서,
    상기 내부 표면이 상부에 형성되는 프로세스 키트 부품을 제거하기에 앞서서, 상기 (b) 및 (c)를 10 차례 이상 순차적으로 반복하는 단계를 더 포함하는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  17. 제 15 항에 있어서,
    상기 컨디셔너 기판은 표면 위에 물질의 층이 배치된 실리콘 함유 기판을 포함하고, 상기 물질의 층이 알루미늄을 포함하는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  18. 제 15 항에 있어서,
    상기 제 1 프로세스 잔류물이 실리콘 질화물을 포함하는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  19. 제 15 항에 있어서,
    상기 제 1 프로세스 잔류물이 폴리이미드를 더 포함하는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  20. 삭제
  21. 제 15 항에 있어서,
    상기 듀얼 주파수 전력을 전달하는 것은 13.5 MHz의 제 1 주파수의 제 1 전력량을 전달하는 것 그리고 60 MHz의 제 2 주파수의 제 2 전력량을 전달하는 것을 포함하는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
  22. 제 15 항에 있어서,
    상기 (a)는 곡선형 천장 전극과 기판 지지부 사이의 갭을 설정하는 단계를 더 포함하고,
    상기 갭은 상기 (a) 동안에 생산 기판의 제 1 회분 내에서 프로세싱되는 각각의 기판에 대해서 설정되는
    하나 또는 둘 이상의 기판으로부터 물질을 제거하기 위한 프로세스.
KR1020127016110A 2007-05-08 2008-05-02 하나 또는 둘 이상의 기판으로부터 물질을 제거하는 프로세스 KR101466584B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/745,451 US8435379B2 (en) 2007-05-08 2007-05-08 Substrate cleaning chamber and cleaning and conditioning methods
US11/745,451 2007-05-08
PCT/US2008/062541 WO2008140982A1 (en) 2007-05-08 2008-05-02 Substrate cleaning chamber and cleaning and conditioning methods

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020097025556A Division KR101490117B1 (ko) 2007-05-08 2008-05-02 기판 세정 챔버 그리고 세정 및 컨디셔닝 방법

Publications (2)

Publication Number Publication Date
KR20120090098A KR20120090098A (ko) 2012-08-16
KR101466584B1 true KR101466584B1 (ko) 2014-12-01

Family

ID=39968423

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127016110A KR101466584B1 (ko) 2007-05-08 2008-05-02 하나 또는 둘 이상의 기판으로부터 물질을 제거하는 프로세스
KR1020097025556A KR101490117B1 (ko) 2007-05-08 2008-05-02 기판 세정 챔버 그리고 세정 및 컨디셔닝 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020097025556A KR101490117B1 (ko) 2007-05-08 2008-05-02 기판 세정 챔버 그리고 세정 및 컨디셔닝 방법

Country Status (6)

Country Link
US (2) US8435379B2 (ko)
JP (2) JP5427171B2 (ko)
KR (2) KR101466584B1 (ko)
CN (2) CN102755976B (ko)
TW (2) TWI544530B (ko)
WO (1) WO2008140982A1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8226769B2 (en) 2006-04-27 2012-07-24 Applied Materials, Inc. Substrate support with electrostatic chuck having dual temperature zones
JP4193883B2 (ja) * 2006-07-05 2008-12-10 住友電気工業株式会社 有機金属気相成長装置
US9275887B2 (en) 2006-07-20 2016-03-01 Applied Materials, Inc. Substrate processing with rapid temperature gradient control
US7732728B2 (en) * 2007-01-17 2010-06-08 Lam Research Corporation Apparatuses for adjusting electrode gap in capacitively-coupled RF plasma reactor
JP4903099B2 (ja) * 2007-08-09 2012-03-21 東京エレクトロン株式会社 銅の再付着防止方法、半導体装置の製造方法、基板処理装置及び記憶媒体
US20100159122A1 (en) * 2008-12-19 2010-06-24 Canon Kabushiki Kaisha Deposition film forming apparatus, deposition film forming method and electrophotographic photosensitive member manufacturing method
US20120214312A1 (en) * 2009-10-30 2012-08-23 Solvay Sa Method of plasma etching and plasma chamber cleaning using F2 and COF2
US20120102778A1 (en) * 2010-04-22 2012-05-03 Ismail Kashkoush Method of priming and drying substrates
JP5743266B2 (ja) * 2010-08-06 2015-07-01 キヤノンアネルバ株式会社 成膜装置及びキャリブレーション方法
CN102543810A (zh) * 2010-12-27 2012-07-04 无锡华润上华科技有限公司 晶圆片承载座
JP5965680B2 (ja) * 2012-03-08 2016-08-10 東京エレクトロン株式会社 処理室内部品の冷却方法、処理室内部品冷却プログラム、及び記憶媒体
CN102814305B (zh) * 2012-08-03 2015-04-08 京东方科技集团股份有限公司 用于刻蚀工艺前清洁腔室的装置及方法
US10099245B2 (en) * 2013-03-14 2018-10-16 Applied Materials, Inc. Process kit for deposition and etching
KR101734821B1 (ko) * 2013-03-15 2017-05-12 어플라이드 머티어리얼스, 인코포레이티드 전자 디바이스 제조시 기판들을 프로세싱하도록 적응된 프로세싱 시스템들, 장치, 및 방법들
JP5941491B2 (ja) * 2014-03-26 2016-06-29 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法並びにプログラム
US10115573B2 (en) 2014-10-14 2018-10-30 Applied Materials, Inc. Apparatus for high compressive stress film deposition to improve kit life
US9865437B2 (en) * 2014-12-30 2018-01-09 Applied Materials, Inc. High conductance process kit
CN107154332B (zh) * 2016-03-03 2019-07-19 中微半导体设备(上海)股份有限公司 一种等离子体处理装置及方法
KR102401422B1 (ko) * 2016-06-03 2022-05-24 에바텍 아크티엔게젤샤프트 플라즈마 에칭 챔버 및 플라즈마 에칭 방법
CN107731650B (zh) * 2016-08-10 2019-11-29 北京北方华创微电子装备有限公司 反应腔室以及半导体加工设备
DE102017100725A1 (de) * 2016-09-09 2018-03-15 Aixtron Se CVD-Reaktor und Verfahren zum Reinigen eines CVD-Reaktors
JP7072439B2 (ja) * 2017-05-12 2022-05-20 東京エレクトロン株式会社 プラズマ処理装置の洗浄方法
US10468221B2 (en) * 2017-09-27 2019-11-05 Applied Materials, Inc. Shadow frame with sides having a varied profile for improved deposition uniformity
WO2019147493A1 (en) 2018-01-29 2019-08-01 Applied Materials, Inc. Process kit geometry for particle reduction in pvd processes
US20190244793A1 (en) * 2018-02-05 2019-08-08 Lam Research Corporation Tapered upper electrode for uniformity control in plasma processing
CN110484895B (zh) * 2018-05-14 2021-01-08 北京北方华创微电子装备有限公司 腔室组件及反应腔室
JP7105666B2 (ja) * 2018-09-26 2022-07-25 東京エレクトロン株式会社 プラズマ処理装置
JP7201398B2 (ja) * 2018-11-08 2023-01-10 株式会社日立ハイテク プラズマ処理装置
US11282729B2 (en) * 2018-12-27 2022-03-22 Areesys Technologies, Inc. Method and apparatus for poling polymer thin films
KR20200131432A (ko) 2019-05-14 2020-11-24 삼성전자주식회사 샤워 헤드 어셈블리 및 이를 갖는 플라즈마 처리 장치
CN111074236A (zh) * 2019-12-27 2020-04-28 重庆康佳光电技术研究院有限公司 一种化学气相沉积装置
KR20210157338A (ko) * 2020-06-19 2021-12-28 에이에스엠 아이피 홀딩 비.브이. 다중 스테이지 기판 처리 시스템
JP2022002255A (ja) * 2020-06-19 2022-01-06 東京エレクトロン株式会社 収納モジュール、基板処理システムおよび消耗部材の搬送方法
US20220189749A1 (en) * 2020-12-14 2022-06-16 Applied Materials, Inc. Process Kit Conditioning Chamber
CN114959644A (zh) * 2021-02-26 2022-08-30 鑫天虹(厦门)科技有限公司 原子层沉积装置
JP7197739B2 (ja) * 2021-05-10 2022-12-27 ピコサン オーワイ 基板処理装置及び方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030010760A (ko) * 2000-06-30 2003-02-05 램 리서치 코포레이션 개선된 파티클 성능을 가지는 반도체 공정 설비

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4297162A (en) * 1979-10-17 1981-10-27 Texas Instruments Incorporated Plasma etching using improved electrode
JPS5871626A (ja) 1981-10-23 1983-04-28 Nec Kyushu Ltd プラズマエツチング装置
US6077384A (en) 1994-08-11 2000-06-20 Applied Materials, Inc. Plasma reactor having an inductive antenna coupling power through a parallel plate electrode
JPH0613344A (ja) * 1992-06-26 1994-01-21 Tokyo Electron Ltd プラズマ処理装置
KR100276093B1 (ko) * 1992-10-19 2000-12-15 히가시 데쓰로 플라스마 에칭방법
US5865896A (en) 1993-08-27 1999-02-02 Applied Materials, Inc. High density plasma CVD reactor with combined inductive and capacitive coupling
KR100302167B1 (ko) * 1993-11-05 2001-11-22 히가시 데쓰로 플라즈마처리장치및플라즈마처리방법
US5685914A (en) * 1994-04-05 1997-11-11 Applied Materials, Inc. Focus ring for semiconductor wafer processing in a plasma reactor
TW299559B (ko) * 1994-04-20 1997-03-01 Tokyo Electron Co Ltd
DE69531880T2 (de) 1994-04-28 2004-09-09 Applied Materials, Inc., Santa Clara Verfahren zum Betreiben eines CVD-Reaktors hoher Plasma-Dichte mit kombinierter induktiver und kapazitiver Einkopplung
US5561348A (en) 1995-04-10 1996-10-01 Old Dominion University Field controlled plasma discharge device
US5711849A (en) * 1995-05-03 1998-01-27 Daniel L. Flamm Process optimization in gas phase dry etching
US5710486A (en) 1995-05-08 1998-01-20 Applied Materials, Inc. Inductively and multi-capacitively coupled plasma reactor
JPH09139349A (ja) * 1995-06-07 1997-05-27 Varian Assoc Inc スパッタクリーニングチャンバーから堆積物をクリーニングする方法
TW279240B (en) 1995-08-30 1996-06-21 Applied Materials Inc Parallel-plate icp source/rf bias electrode head
JPH09167755A (ja) * 1995-12-15 1997-06-24 Nec Corp プラズマ酸化膜処理装置
US6054013A (en) 1996-02-02 2000-04-25 Applied Materials, Inc. Parallel plate electrode plasma reactor having an inductive antenna and adjustable radial distribution of plasma ion density
US5952060A (en) 1996-06-14 1999-09-14 Applied Materials, Inc. Use of carbon-based films in extending the lifetime of substrate processing system components
US6048435A (en) * 1996-07-03 2000-04-11 Tegal Corporation Plasma etch reactor and method for emerging films
KR100252210B1 (ko) * 1996-12-24 2000-04-15 윤종용 반도체장치 제조용 건식식각장치
US5800621A (en) * 1997-02-10 1998-09-01 Applied Materials, Inc. Plasma source for HDP-CVD chamber
JP3536585B2 (ja) * 1997-04-25 2004-06-14 松下電器産業株式会社 ワークのプラズマ処理装置およびプラズマ処理方法
JP4602545B2 (ja) * 1997-09-16 2010-12-22 アプライド マテリアルズ インコーポレイテッド プラズマチャンバの半導体ワークピース用シュラウド
US20020011215A1 (en) * 1997-12-12 2002-01-31 Goushu Tei Plasma treatment apparatus and method of manufacturing optical parts using the same
US6107192A (en) 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
US6273958B2 (en) * 1999-06-09 2001-08-14 Applied Materials, Inc. Substrate support for plasma processing
US6827870B1 (en) * 1999-10-12 2004-12-07 Wisconsin Alumni Research Foundation Method and apparatus for etching and deposition using micro-plasmas
JP4286404B2 (ja) * 1999-10-15 2009-07-01 東京エレクトロン株式会社 整合器およびプラズマ処理装置
WO2001052302A1 (en) 2000-01-10 2001-07-19 Tokyo Electron Limited Segmented electrode assembly and method for plasma processing
US7196283B2 (en) 2000-03-17 2007-03-27 Applied Materials, Inc. Plasma reactor overhead source power electrode with low arcing tendency, cylindrical gas outlets and shaped surface
US6942817B2 (en) * 2000-03-24 2005-09-13 Dainippon Printing Co., Ltd. Method of manufacturing wireless suspension blank
US6506289B2 (en) * 2000-08-07 2003-01-14 Symmorphix, Inc. Planar optical devices and methods for their manufacture
US6436267B1 (en) 2000-08-29 2002-08-20 Applied Materials, Inc. Method for achieving copper fill of high aspect ratio interconnect features
US6579730B2 (en) 2001-07-18 2003-06-17 Applied Materials, Inc. Monitoring process for oxide removal
US6652713B2 (en) 2001-08-09 2003-11-25 Applied Materials, Inc. Pedestal with integral shield
US6586886B1 (en) 2001-12-19 2003-07-01 Applied Materials, Inc. Gas distribution plate electrode for a plasma reactor
JP3963431B2 (ja) * 2002-03-04 2007-08-22 松下電器産業株式会社 半導体装置の製造方法
KR100460143B1 (ko) * 2002-08-02 2004-12-03 삼성전자주식회사 반도체 제조설비용 프로세스 챔버
US7147749B2 (en) * 2002-09-30 2006-12-12 Tokyo Electron Limited Method and apparatus for an improved upper electrode plate with deposition shield in a plasma processing system
US7842169B2 (en) * 2003-03-04 2010-11-30 Applied Materials, Inc. Method and apparatus for local polishing control
US20040200498A1 (en) * 2003-04-08 2004-10-14 Applied Materials, Inc. Method and apparatus for cleaning a substrate processing chamber
US7625460B2 (en) * 2003-08-01 2009-12-01 Micron Technology, Inc. Multifrequency plasma reactor
US7170142B2 (en) 2003-10-03 2007-01-30 Applied Materials, Inc. Planar integrated circuit including a plasmon waveguide-fed Schottky barrier detector and transistors connected therewith
US7176140B1 (en) * 2004-07-09 2007-02-13 Novellus Systems, Inc. Adhesion promotion for etch by-products
US7418921B2 (en) * 2005-08-12 2008-09-02 Asm Japan K.K. Plasma CVD apparatus for forming uniform film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030010760A (ko) * 2000-06-30 2003-02-05 램 리서치 코포레이션 개선된 파티클 성능을 가지는 반도체 공정 설비

Also Published As

Publication number Publication date
US20130192629A1 (en) 2013-08-01
US20080276958A1 (en) 2008-11-13
US8435379B2 (en) 2013-05-07
JP5437445B2 (ja) 2014-03-12
KR101490117B1 (ko) 2015-02-05
CN101680105B (zh) 2016-02-24
JP2012182496A (ja) 2012-09-20
CN102755976A (zh) 2012-10-31
TW200903600A (en) 2009-01-16
TWI544530B (zh) 2016-08-01
JP2010527152A (ja) 2010-08-05
WO2008140982A1 (en) 2008-11-20
CN102755976B (zh) 2016-05-18
KR20120090098A (ko) 2012-08-16
CN101680105A (zh) 2010-03-24
TWI433215B (zh) 2014-04-01
KR20100017700A (ko) 2010-02-16
JP5427171B2 (ja) 2014-02-26
TW201243924A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
KR101466584B1 (ko) 하나 또는 둘 이상의 기판으로부터 물질을 제거하는 프로세스
KR101702895B1 (ko) 기판 처리 챔버용 냉각 차폐부
US8002947B2 (en) Plasma treatment system and cleaning method of the same
KR101939640B1 (ko) 웨이퍼 프로세싱 증착 차폐 컴포넌트들
US20100163186A1 (en) Plasma Processing Apparatus
JP4394073B2 (ja) 処理ガス導入機構およびプラズマ処理装置
US20130087452A1 (en) Process kit for rf physical vapor deposition
EP1944800A2 (en) Method for manufacturing substrate mounting table
US20210142983A1 (en) Plasma processing apparatus
KR101909784B1 (ko) 상부 전극의 표면 처리 방법, 플라즈마 처리 장치 및 상부 전극
US20080142160A1 (en) Substrate mounting table and method for manufacturing same, substrate processing apparatus, and fluid supply mechanism
TWI829787B (zh) 被處理體之電漿蝕刻方法及電漿蝕刻裝置
CN117295842A (zh) 减少物理气相沉积(pvd)腔室中的颗粒的方法
JP2007184611A (ja) プラズマ処理装置およびプラズマ処理方法
CN116169050A (zh) 基板处理装置及使用该装置的基板处理方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 5