KR20060002850A - 구동 장치 및 표시 장치 - Google Patents

구동 장치 및 표시 장치 Download PDF

Info

Publication number
KR20060002850A
KR20060002850A KR1020057017806A KR20057017806A KR20060002850A KR 20060002850 A KR20060002850 A KR 20060002850A KR 1020057017806 A KR1020057017806 A KR 1020057017806A KR 20057017806 A KR20057017806 A KR 20057017806A KR 20060002850 A KR20060002850 A KR 20060002850A
Authority
KR
South Korea
Prior art keywords
display
current
currents
scanning
signal
Prior art date
Application number
KR1020057017806A
Other languages
English (en)
Other versions
KR100742838B1 (ko
Inventor
도모유키 시라사키
마나부 다케이
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20060002850A publication Critical patent/KR20060002850A/ko
Application granted granted Critical
Publication of KR100742838B1 publication Critical patent/KR100742838B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 표시 장치는 열들로 배치된 복수개의 스캐닝 라인들(SLia, SLib)과 행들로 배치된 복수개의 데이터 라인들(DLja ‥‥ DLjd)로 구성된 표시 패널(110); 복수개의 스캐닝 라인들과 복수개의 데이터 라인들의 교차점 부근에 매트릭스 형태로 배치된 복수개의 표시 화소들(EM); 표시 패널의 복수개의 스캐닝 라인들의 몇몇에 연결된 복수개의 열들의 표시 화소들을 동시에 선택하는 스캐닝 드라이버 회로(120); 및 신호 전류들을 생성하고, 각각의 표시 화소들을 위한 표시 계조를 제공하는 표시 데이터를 공급하고, 스캐닝 드라이버 회로(120)에 의해 선택된 복수개의 열들의 표시 화소들에 대응하는 신호 전류들을 받아들여 수용하는 신호 전류들로 공급되는 표시 데이터의 값과 복수개의 전류 홀딩 회로들(CH)에 따른 전류값을 가지며, 신호 전류들에 기초한 복수개의 스캐닝 라인들 내부의 각각의 복수개의 표시 화소들에 계조 전류들을 동시에 출력하는 전류 생성 회로(CG)로 구성된 신호 드라이버 회로(130)로 구성된다. 표시 패널은 스캐닝 드라이버 회로에 의해 동시 선택이 수행되는 복수개의 스캐닝 라인들의 세트들; 복수개의 스캐닝 라인 그룹들의 각각에 연결되는 복수개의 스캐닝 신호 라인들(SSLi); 및 복수개의 데이터 라인들의 내부에 각각의 스캐닝 라인 그룹들에 연결된 복수개의 열들의 표시 화소들의 라인 카운트에 대응하는 복수개의 데이터 라인들의 세트들로 구성된 복수개의 데이터 라인 그룹들(DLj)로 구성된 복수개의 스캐닝 라인 그룹들(SLi)로 구성된다.
표시 장치, 표시 패널, 표시 화소, 스캐닝 드라이버 회로, 전류 생성 회로, 신호 드라이버 회로, 스캐닝 라인들의 세트, 스캐닝 신호 라인, 데이터 라인 그룹, 스캐닝 라인 그룹, 발광 장치, LED

Description

구동 장치 및 표시 장치{A DRIVE DEVICE AND A DISPLAY DEVICE}
본 발명은 전류 제어 타입 표시 장치들을 갖는 복수개의 표시 화소들로 구성된 표시 패널을 구동하는 구동 장치, 그리고 더 특별하게는 구동 장치로 구성된 표시 장치 및 구동 장치와 관련된 구동 장치 및 관련된 구동 방법으로 구성된 표시 장치에 관한 것이다.
최근 수년 동안, 개인 컴퓨터와 비디오 장비의 모니터와 표시 장치로서의 평면 패널 타입 표시 장치들의 확산은 괄목한 것이었다. 특히, 액정 표시 장치(이하에서는 "LCD"로써 표시한다)는 종래의 표시 장치들과 비교하여 이들 장치들로서 얇은 형상, 공간 절약, 낮은 전력 등의 많은 장점들을 갖고 있다.
게다가, 현재의 LCD를 대체하는 차세대의 표시 장치 기술로서, 표시 화소의 2 차원 디지털 배치를 수행하는 표시 패널을 장착한 자기-발광 타입 표시 장치들(자기-발광 타입 디스플레이들)의 연구와 개발(R&D)이 역동적으로 개발되어 왔다. 이들 LCD는 표시 데이터에 따른 발광 작동을 수행하기 위한 광 발산 장치들로 구성된 자기-발광 타입 표시 장치 그리고 광범위 채택 유기 전기발광 장치들(이하에서는 "유기 EL 장치들"로 표시한다) 또는 발광 다이오드들(LEDs) 등으로 구성된다.
그러한 자기-발광 타입 디스플레이들은 LCD와 비교하여 영상들을 이동하기 위한 신속한 표시 반응 속도를 가지며, 가시각 의존성이 없다. 추가적으로, LCD와 같이 백라이트 같은 것을 필요로 하지 않기 때문에, 저-전력을 사용한 더 좋은 명암 대비 비율을 가진 더 높은 발광, 고 해상도의 표시 영상 품질이 달성될 수 있다.
이러한 매우 현저한 양상은 극도로 초박형 그리고 경량 모델로 인도할 것이고, 그러한 자기-발광 타입 표시장치의 실물 크기의 사용은 가까운 장래에 기대된다.
능동-매트릭스 구동 방법을 적용하는 자기-발광 타입 표시 구조들에서는, 다양한 구동 제어 메커니즘들과 발광 장치들의 제어 작동을 위한 복수개의 스위칭 소자들로 구성된 발광 장치들로 이루어진 표시 장치를 구성하는 표시 화소의 제어 방법들이 제안되어 졌다.
도 15a와 15b는 자기-발광 타입 디스플레이 내부의 발광 장치들로서 유기 EL 장치들(OEL)에 적용된 표시 화소들의 케이스로서 종래 기술 예의 구조들을 도시한 대등한 회로도들이다.
도 15a에 도시한 구조는 n-채널 타입 박막 트랜지스터(TFT)(TR111), p-채널 타입 박막 트랜지스터(Tr112), 축전지(CP1) 그리고 유기 EL 장치들(OEL)로 구성된 광 생성 드라이버 회로(DP1)로 이루어진 전압 인가 방법을 구성한다. 광 생성 드라이버 회로(DP1)는 표시 패널 내부에 매트릭스 형태로 배치된 복수개의 스캐닝 라인들(SL)과 데이터 라인들(DL)의 각각 교차점 부근에 데이터 라인들(DL)과 접촉점(N111)(이하에서는 설명의 편의를 위하여 "접촉"으로 표시한다)에 서로 접속된 소 스 터미널과 드레인 터미널을 따라 게이트 터미널이 스캐닝 라인들(SL)에 접속된 n-채널 타입 박막 트랜지스터(TFT)(Tr111)(이하에서는 "Nch 트랜지스터"로 표시한다); 접지 전위(Vgnd)가 접촉(N111)과 Pch 트랜지스터(Tr112) 게이트 터미널을 따라 인가된 p-채널 타입 박막 트랜지스터(Tr112)(이하에서는 "Pch 트랜지스터"로 표시한다) 소스 터미널 사이에 접속된 접촉점(N111)에 접촉하기 위해 접속된 축전지(CP1) 게이트 터미널; 그리고 양극 터미널이 광 생성 드라이버 회로(DP1)의 Pch 트랜지스터(Tr112)의 드레인 터미널에 접속되고 저 전기 전위의 저 전원 장치 전압(Vss)이 접지 전위(Vgnd) 보다 낮은 음극 터미널에 인가된 유기 EL 장치들(OEL)로 구성된다.
이 구조에서는, 표시 데이터에 따른 계조 신호 전압(Vpix)이 데이터 라인들(DL)에 인가된다. 고-레벨 스캐닝 신호(Vsel)가 스캐닝 라인들(SL)에 인가되고 표시 화소들이 선택 상태에 설정될 때, 광 생성 드라이버 회로(DP1) 내부의 Nch 트랜지스터(Tr111)는 "온(ON)" 작동을 수행한다. 계조 신호 전압(Vpix)은 데이터 라인들(DL)과 접촉점(N111), 특히 Pch 트랜지스터(Tr112)의 게이트 터미널에 Nch 트랜지스터(Tr111)를 통해 인가된다. 따라서, Pch 트랜지스터(Tr112)는 위에 언급한 계조 신호 전압(Vpix)에 따른 스위치-온 상태에 의한 "온" 작동을 수행하고, 소정의 광 생성 구동 전류는 Pch 트랜지스터(Tr112)를 통한 저 전압(Vss)과 접지 전위(Vgnd)로부터의 유기 EL 장치들(OEL)로 흐른다. 그러므로, 유기 EL 장치들(OEL)은 위에서 언급한 표시 데이터에 따른 발광 계조에 의한 발광 작동을 수행한다. 결과적으로, 저-레벨 스캐닝 신호(Vsel)가 스캐닝 라인들(SL)에 인가되고 표시 화소들 이 비선택 상태에 설정되었을 때, Nch 트랜지스터(Tr111)는 "오프(OFF)" 작동을 수행한다. 데이터 라인들(DL)과 광 생성 드라이버 회로(DP1)가 전기적으로 차단되었음에도 불구하고, Pch 트랜지스터(Tr112)의 게이트 터미널에 인가된 전압은 축전지(CP1)(기생 용량)에 의해 저장되고 한 개의 프레임 기간이 수행된다.
게다가, 도 15b에 도시된 구조는 Nch 트랜지스터(Tr121), Pch 트랜지스터들(Tr122~Tr124), 축전지(CP2) 그리고 유기 EL 장치들(OEL)로 구성되는 광 생성 회로(DP2)로 구성된 전류 인가 방법을 구성한다. Nch 트랜지스터(Tr121) 게이트를 구성하는 광 생성 회로(DP2)는 서로 데이터 라인들(DL)에 접속된 소스 터미널과 드레인 터미널 그리고 서로 병렬로 배치된 제 1 그리고 제 2 스캐닝 라인들(SL1, SL2)의 교차점 근처의 접촉점(N121) 그리고 데이터 라인들(DL)에 따라 제 1 스캐닝 라인들(SL1)에 접속된다; Pch 트랜지스터(Tr122) 게이트 터미널은 서로 접촉점(N121)과 접촉점(N122)에 접속된 소스 터미널과 드레인 터미널을 따라 제 2 스캐닝 라인들(SL2)에 접속된다; Pch 트랜지스터(Tr123) 게이트 터미널은 접촉점(N122)에 접속된다; 드레인 터미널에 따라 서로 접촉점(N121)에 접속되고 고 전압(Vdd)이 소스 터미널에 인가된다; Pch 트랜지스터(Tr124) 게이트 터미널은 접촉점(N122)에 접속되고 고전압(Vdd)이 소스 터미널에 인가된다; 축전지(CP2)는 Pch 트랜지스터들(Tr123, Tr124)의 게이트-소스 사이에 접속된다; 그리고 유기 EL 장치들(OEL)에서 양극 터미널은 Pch 트랜지스터(Tr124)의 드레인 터미널에 접속되고, 접지 전위는 음극 터미널에 인가된다.
이 구조에서, 표시 데이터에 따른 계조 전류(Ipix)는 데이터 라인들(DL)에 인가된다. 스캐닝 라인들(SL1)로의 고-레벨 스캐닝 신호(Vsel1)와 스캐닝 라인들(SL2)로의 저-레벨 스캐닝 신호(Vsel2)가 서로 적용되고 표시 화소들이 선택 상태에 설정될 때, 광 생성 드라이버 회로(DP2)로의 트랜지스터들(Tr121, Tr122)은 "온" 작동을 수행한다. 표시 데이터에 따른 계조 전류(Ipix)가 트랜지스터들(Tr121, Tr122)을 통해 접촉점(N122)에서 수용된 데이터 라인들(DL)에 인가되는 동안, 이 계조 전류(Ipix)의 전류 레벨은 Pch 트랜지스터(Tr123)에 의해 전압 레벨로 변환되고 소정의 전압이 게이트-소스 사이에 생성된다. 결과적으로, 고-레벨 스캐닝 신호(Vsel2)가 스캐닝 라인들(SL2)에 인가될 때, Pch 트랜지스터(Tr122)는 "오프" 작동을 수행한다. Pch 트랜지스터(Tr123)의 게이트-소스 사이에서 생성된 전압은 축전지(CP2)에 의해 저장된다. 다음에, 저-레벨 스캐닝 신호(Vsel1)가 스캐닝 라인들(SL1)에 인가되었을 때, Nch 트랜지스터(Tr121)는 "오프" 작동을 수행한다. 데이터 라인들(DL)과 광 생성 회로(DP2)는 전기적으로 차단되고, Pch 트랜지스터는 위에 언급한 축전지(CP2)에 저장된 전압에 기초한 전기 전위 차에 따라 "온" 작동을 수행한다. 결과적으로, 고 전원 장치 전압(Vdd)으로부터의 소정의 광 생성 구동 전류는 Pch 트랜지스터(Tr124)와 유기 EL 장치들(OEL)을 통해 표시 데이터에 따른 발광 계조에 의해 유기 EL 장치들(OEL)이 빛을 발산하도록 제어되는 접지 전위로 흐르고, 한 개의 프레임 기간들이 수행된다.
위에 언급한 도 15b에 도시한 바와 같이 전류 응용 방법의 화소 드라이버 회로가 파동의 효과들 또는 도 15a에 도시한 전압 인가 방법에 반대되는 광 생성 드라이버 회로 내부의 각각의 박막 트랜지스터들의 다양한 작동 특성들에 의해 쉽게 영향받지 않는 장점을 가짐에도 불구하고, 상대적으로 저 발광을 가진 낮은 계조의 시간에 각각의 표시 화소들에 기입 계조 전류들에 관련된 고유의 문제가 있다.
따라서, 낮은 발광 계조의 시간에 상대적으로 낮은 전류값을 가진 각각의 표시 화소들에 계조 전류를 인가하고 기입하는 것이 필요함에도 불구하고, 표시 화소들에 계조 전류들을 기입하는 작동은 소정의 전압에 데이터 라인에 기생하는 배선 축전지 등과 같은 용량 성분을 충전하는 것과 동등하다. 예를 들면, 데이터 라인들의 배선 길이가 표시 패널의 확장 등에 의해 연장되도록 디자인되거나, 스캐닝 라인들의 수가 증가되는 경우 고 해상도가 실행된다. 그러므로, 각각의 스캐닝 라인들의 선택 시기가 간단하게 계조 전류들의 전류값이 낮아지는 정도로 설정되었을 때, 데이터 라인들의 충전 시간 기간은 더 많은 시간을 요구하며 표시 화소로의 기입 작동을 위해 요구되는 타임 기간은 더 길어진다. 게다가, 기입 타임 세트를 이전에 사용함으로써, 화소들은 불충분하게 기입되고 발광 차이들이 표시 패널 내부에서 일어난다.
도 16은 다양한 타입들의 표시 패널들에서 표시 데이터 위의 기입 특성들의 영향을 설명하기 위한 시뮬레이션 결과들이다.
도 17은 다양한 타입들의 표시 패널들에서 배선 축전지 위의 기입 특성들의 영향을 설명하기 위한 시뮬레이션 결과들이다.
여기서, 도 16 및 17에서 도시된 시뮬레이션 결과들은 도 16에서 설명한 Sa-Se, 표시 패널들의 크기, 화소들의 수 등뿐만 아니라 각각 다른 명세를 가진 5 개 타입의 디스플레이 장치들의 표시 데이터의 기입 비율이 도시되었다.
낮은 계조에서의 표시 데이터의 기입 비율의 경사는 심하게 떨어지고 표시 패널이 표시 화소들의 수를 확장시킬 때 관찰되는 결과적인 기입 결함은 증가한다. 도 16에서, 각각의 특성 곡선들 Sa-Se에 도시된 바와 같이 관찰되는 것은 표시 데이터의 계조(기입 계조)로의 기입 비율의 상관관계이다.
게다가, 표시 데이터의 기입 비율의 경사는 심각하게 떨어지고 표시 패널이 데이터 라인들의 배선 길이를 확장시킬 때 관찰되는 결과적인 기입 결함은 길어지며 데이터 드라이버로부터의 거리는 더 길어진다. 특성 곡선들 Sa-Se의 각각에 도시된 바와 같은 도 17에서 관찰되는 것은 표시 패널 위의 표시 화소들의 배열 위치로의 기입 비율의 상관관계이다.
본 발명은 위에서 언급한 환경들의 관점에서 만들어졌다. 따라서, 전류 구동 타입 표시 장치들을 가진 복수개의 표시 화소들을 구성하는 표시 패널을 구동하고 원하는 영상 정보를 표시하는 이 구동 장치를 구성하는 표시 장치로 설정할 뿐만 아니라, 표시 화소들로의 표시 데이터의 기입 작동 시기에 기입 결함에 기인한 표시 영상 품질의 악화가 제어될 수 있는 구동 장치를 제공하는 것이 본 발명의 주요한 목적이다. 그러므로, 본 발명은 고 해상도와 표시 패널의 확장과 관련 있는 만족할 만한 표시 영상 품질을 얻을 수 있는 장점이 있다.
본 발명에서 위에서 언급한 장점을 얻기 위한 드라이버 회로는 적어도 동시에 선택 상태에 복수개의 열들에 배치된 복수개의 표시 화소들을 설정하기 위한 최소한의 화소 선택 회로로 구성된 복수개의 표시 화소들을 가진 표시 패널; 각각의 표시 화소들의 표시 계조를 인가하는 계조 신호들이 인가되고 계조 신호들의 값에 따른 전류값을 가진 신호 전류들을 생성하기 위한 전류 생성 회로; 신호 전류들이 인가되고 화소 선택 회로에 의해 선택 상태에 설정되며 신호 전류들에 기초한 복수개의 열들에서 각각의 표시 화소들에 동시에 계조 전류들을 출력하기 위한 복수개의 표시 화소들에 대응하는 신호 전류들을 받아들여 수용하는 복수개의 전류 홀딩 회로들로 구성된다.
전류 생성 회로는 화소 선택 회로에 의해 선택 상태로 복수개의 열들 세트의 표시 화소들에 대응하는 신호 전류들의 부합하는 행들의 복수개의 표시 화소들에 대응하는 전류 홀딩 회로들에 타임 시리즈 데이터로서 순차적으로 신호 전류들을 출력하는 수단으로 구성된다.
게다가, 전류 홀딩 회로들은 전류 생성 회로로부터 출력된 신호 전류들에 대응하는 전압 성분을 수용하는 제 1 타이밍 작동; 그리고 계조 전류들로서 전압 성분에 대응하는 전류들을 출력하는 제 2 타이밍 작동을 갖는다. 복수개의 전류 홀딩 회로는 화소 선택 회로에 의해 선택 상태로 복수개의 열들 세트의 복수개의 표시 화소들의 모든 행을 위해 동시에 각각의 복수개의 표시 화소들에 출력되는 신호 전류들에 기초한 신호 전류들과 계조 전류들의 타임 시리즈 타이밍에 따른 선택 상태에 복수개의 열들 세트의 각각의 행의 복수개의 표시 화소들에 대응하는 복수개의 신호 전류들을 순차적으로 수용하는 수단으로 구성된다. 각각의 복수개의 전류 저장 회로들은 병렬로 배치된 한 쌍의 전류 저장 섹션들로 구성되고 전류 생성 회로로부터 전류 저장 섹션들의 한 면에 출력되는 신호 전류들을 받아들여 수용하는 작동; 그리고 전류 저장 섹션들의 다른 면에 수용되는 신호 전류들에 기초하여 데이터 라인들에 계조 전류들을 인가하는 작동이 병렬로 동시에 수행되도록 제어된다. 전류 저장 섹션들은 전류 생성 회로로부터 출력된 신호 전류들을 받아들이고, 예를 들면, 용량성 소자로 구성된 신호 전류들의 전류값에 대응하는 전압 성분으로서 수용하는 전압 성분 홀딩 섹션들로 구성된다.
위에서 언급한 장점을 얻기 위한 본 발명에서 표시 장치는 최소한 열들에 배치된 복수개의 스캐닝 라인들 그리고 행들에 배치된 복수개의 데이터 라인들 그리고 복수개의 스캐닝 라인들과 데이터 라인들의 교차점들 근처에 매트릭스 형태로 배치된 복수개의 표시 화소들로 구성된 표시 패널; 표시 패널의 복수개의 스캐닝 라인들의 복수개의 스캐닝 라인들의 몇몇을 동시에 선택하는 스캐닝 드라이버 회로; 각각의 표시 화소들의 표시 계조를 공급하는 표시 데이터가 공급되고 표시 데이터의 값에 따른 전류값을 가진 신호 전류들을 생성하는 전류 생성 회로로 구성된 신호 드라이버 회로; 및 신호 전류들이 인가되고 스캐닝 드라이버 회로에 의해 선택된 복수개의 열들의 표시 화소들에 대응하는 신호 전류들을 받아들여 수용하고 신호 전류들에 기초한 복수개의 스캐닝 라인들 내부의 각각의 복수개의 표시 화소들에 동시에 계조 전류들을 출력하는 복수개의 전류 홀딩 회로들로 구성된다.
표시 패널은 동시 선택이 스캐닝 드라이버 회로에 의해 수행되어 복수개의 스캐닝 라인들의 세트를 구성하는 복수개의 스캐닝 라인 그룹들; 각각의 복수개의 스캐닝 라인 그룹들에 접속되는 복수개의 스캐닝 신호 라인들; 복수개의 데이터 라인들 내부의 각각의 스캐닝 라인 그룹들에 접속된 복수개의 열들의 표시 화소들의 라인 카운트에 대응하는 복수개의 데이터 라인들의 세트들을 구성하는 복수개의 데이터 라인 그룹들로 구성된다.
스캐닝 드라이버 회로는 순차적으로 스캐닝 신호를 각각의 복수개의 스캐닝 신호 라인들에 인가한다. 복수개의 표시 화소들은 여기서 각각의 스캐닝 라인들과 각각의 데이터 라인 그룹들의 각 교차점들 부근에 배치된 각각의 복수개의 스캐닝 신호 라인들에 순차적으로 스캐닝 신호를 인가하는 스캐닝 드라이버 회로이다. 데이터 라인 그룹들은 표시 패널에 배치된 표시 화소들의 서로간의 시퀀스 사이에 각 영역 내부에 배치된다.
전류 생성 회로는 각각의 데이터 라인 그룹들의 각각의 복수개의 데이터 라인들에 접속된 복수개의 표시 화소들에 대응하는 타임 시리즈 데이터로서 전류 홀딩 회로들에 인가되는 신호 전류들을 받아들여 수용하는 수단으로 구성된다.
게다가, 복수개의 전류 홀딩 회로들은 신호 전류들에 대응하는 전압 성분을 수용하는 제 1 타이밍 작동과 계조 전류들로서 전압 성분에 대응하는 전류들을 출력하는 제 2 타이밍 작동으로 구성된다. 복수개의 전류 홀딩 회로들은 신호 전류들의 타임 시리즈 타이밍에 따른 각각의 데이터 라인 그룹들의 복수개의 데이터 라인들에 접속된 복수개의 표시 화소들에 대응하는 복수개의 신호 전류들을 수용하는 수단으로 구성되고, 신호 전류들에 기초한 계조 전류들은 각각의 데이터 라인 그룹들의 복수개의 데이터 라인들에 동시에 인가된다. 각각의 이들 복수개의 전류 홀딩 회로들은 병렬로 배치된 전류 저장 섹션들의 한 쌍으로 구성되고, 병렬로 동시에 전류 저장 섹션들의 한 면에 전류 생성 회로로부터 출력된 신호 전류들을 받아들여 수용하는 작동; 및 전류 저장 섹션들의 다른 면에 수용된 신호 전류들에 기초한 계조 전류들을 데이터 라인들에 인가하는 작동을 수행하기 위해 제어된다. 전류 저장 섹션들은 전류 생성 회로로부터 출력된 신호 전류들을 받아들이고, 예를 들면, 용량성 소자로 구성된 신호 전류들의 전류값에 대응하는 전압 성분을 수용하는 전압 성분 홀딩 섹션들로 구성된다.
게다가, 표시 화소들은 계조 전류들에 기초한 전류값을 가진 구동 전류들을 생성하는 화소 드라이버 회로; 및 구동 전류들의 전류값에 기초한 표시 발광에 의해 작동하는 전류 제어 타입 표시 장치들로 구성된다. 예를 들면, 발광 장치들은 유기 전기발광 장치들로 구성된다. 유기 전기발광 장치들은, 예를 들면, 스캐닝 라인들과 데이터 라인들이 제공된 기판의 전체 표면에 분포되어 제공되고, 기판의 반대 방향에 발광 작동에 의해 방사되는 빛을 발산하는 탑 발산 구조를 갖는다.
위에서 언급한 장점을 얻기 위한 본 발명에서의 표시 장치의 구동 방법은 각각의 표시 화소들의 표시 계조를 공급하는 신호 드라이버 회로에 의해 표시 데이터가 공급되고, 표시 데이터의 값에 따른 전류값을 가진 신호 전류들이 생성되고; 신호 전류들이 순차적으로 받아들여지며 스캐닝 드라이버 회로에 의해 선택된 복수개의 열들의 표시 화소들에 대응하여 신호 전류들로서 수용되고; 계조 전류들이 신호 전류들에 기초하여 복수개의 스캐닝 라인들에 접속된 복수개의 열들의 각각의 표시 화소들에 동시에 출력되며; 복수개의 스캐닝 라인들이 스캐닝 드라이버 회로에 의해 동시에 선택되고 계조 전류들이 복수개의 표시 화소들에 기입되며; 그리고 계조 전류들이 기입되는 복수개의 표시 화소들이 계조 전류들의 전류값에 기초하여 표시 발광에 의해 작동되는 구조로 구성된다.
신호 전류들은 신호 전류들의 타임 시리즈 타이밍에 따른 복수개의 열들의 표시 화소들에 대응하는 복수개의 신호 전류들로서 신호 전류들의 수용이 순차적으로 일어나는 스캐닝 드라이버 회로에 의해 선택된 복수개의 열들의 표시 화소들에 대응하는 타임 시리즈 데이터로서 생성된다. 게다가, 각각의 표시 화소들 신호 전류들을 위한 신호 전류들로서의 수용과 계조 전류들의 출력은 신호 전류들에 기초하여 동시에 병렬로 수행된다.
본 발명의 상기 그리고 그 이상의 목적과 독창적인 형태들은 첨부하는 도면과 결부되어 동일한 것이 판독될 때 다음의 상세한 설명으로부터 더 충분히 나타날 것이다. 그러나, 도면들은 본 발명의 실체에 대한 설명적인 성격을 갖고 있는 것이지, 본 발명의 범위를 제한하는 성격을 갖는 것은 아니다.
도 1은 본 발명에 관련된 표시 장치의 기본적인 구조를 도시한 개략적인 블럭도이다.
도 2는 본 발명에 관련된 표시 장치의 주요 부분의 예를 도시한 개략적인 블럭도이다.
도 3은 본 발명에 관련된 표시 장치의 데이터 드라이버에 적용 가능한 전류 생성 회로를 도시한 블럭도이다.
도 4는 본 발명에 관련된 표시 장치의 데이터 드라이버에 적용 가능한 전압 전류 변환과 계조 전류 유입 회로의 예를 도시한 회로 구조도이다.
도 5는 본 발명과 관련된 표시 장치의 데이터 드라이버에 적용 가능한 전류 홀딩 회로들의 예를 도시한 개략적인 블럭도이다.
도 6은 본 실시예에 적용 가능한 전류 저장 섹션들의 예를 도시한 회로 구조도이다.
도 7a와 7b는 본 실시예에 적용 가능한 전류 저장 섹션들의 기본적인 작동을 도시한 개념도이다.
도 8은 본 실시예와 관련된 표시 장치의 구동 방법을 설명하는 순서도이다.
도 9는 본 발명과 관련된 표시 장치에서 표시 데이터의 기입 특성들을 설명하기 위한 시뮬레이션 결과이다.
도 10은 본 발명과 관련된 표시 장치에 적용 가능한 표시 화소들의 회로의 예를 도시한 회로 구조도이다.
도 11a와 11b는 본 발명과 관련된 화소 드라이버 회로의 구동 제어 작동을 설명하기 위한 작동 개념도이다.
도 12는 본 실시예에 관련된 표시 화소들에 적용되었을 때 표시 장치의 표시 구동 작동을 도시한 순서도이다.
도 13은 본 실시예에 관련된 표시 화소들에 적용되었을 때 표시 장치의 구조의 예를 도시한 개략적인 블럭도이다.
도 14a와 14b는 본 발명에 관련된 표시 장치의 표시 화소들에 적용 가능한 유기 EL 장치들의 구조를 도시한 개략적인 단면도들이다.
도 15a와 15b는 자기-발광 타입 디스플레이에서 발광 장치들로서 유기 EL 장 치들(OEL)에 적용된 표시 화소들의 경우로서 종래 기술의 구조의 예를 도시한 대등한 회로도들이다.
도 16은 다양한 타입들의 표시 패널들에서 표시 데이터 위의 기입 특성들의 영향을 설명하기 위한 시뮬레이션 결과들이다.
도 17은 다양한 타입들의 표시 패널들에서 배선 축전지 위의 기입 특성들의 영향을 설명하기 위한 시뮬레이션 결과들이다.
이하에서는, 도면들에 도시한 실시예에 기초하여 구동 장치로 구성된 표시 장치와 그 조합된 구동 방법과 함께 본 발명과 관련된 구동 장치를 설명하겠다.
<<표시 장치의 기본적인 구조>>
먼저, 본 발명과 관련된 구동 장치에 적용된 표시 장치의 기본적 구조를 도면을 참조하여 설명하겠다.
도 1은 본 발명과 관련된 표시 장치의 기본적 구조를 도시한 개략적인 블럭도이다.
도 2는 본 발명과 관련된 표시 장치의 주요한 부분들의 예를 도시한 개략적인 블럭도이다.
도 2에서, i 번째의 스캐닝 라인 그룹들에 접속된 표시 화소들만이 참조의 편의를 위해 상세히 도시되었다.
도 1과 2에 도시된 바와 같이, 본 실시예에 관련된 표시 장치(100)는 표시 패널(110), 스캐닝 드라이버(120)(스캐닝 드라이버 회로; 화소 선택 회로), 데이터 드라이버(130)(신호 드라이버 회로), 시스템 제어기(140) 및 표시 신호 생성 회로로 구성된다. 표시 패널(110)을 구성하는 메인 구조는 스캐닝 라인 그룹들(SLi)(i = 1 ~ n)의 복수개의 그룹들(도 2에 도시된 구조에서, n 그룹들)을 가지며, 각 그룹들은 라인 기입 방향(열들)에 배치된 복수개(도 2에 도시된 구조에서, 2 개의 라인들)의 스캐닝 라인들(SLia, SLib)로 구성된다; 스캐닝 신호 라인들(SSLi)(i = 1 ~ n)의 복수개의 라인들(도 2, n 라인들)은 각 스캐닝 라인 그룹(SLi)에 접속된다; 데이터 라인 그룹들(DLj)(j = 1 ~ m)의 복수개의 그룹들(도 2에서 도시된 구조에서, m 그룹들)과 각 그룹은 각 스캐닝 라인 그룹(SLi)으로 오른편 각에서 절단하기 위해 행들로 배치된 복수개(도 2에 도시된 구조에서, 4 개의 라인들)의 데이터 라인들(DLja~DLjd)로 구성된다; 복수개의 표시 화소들(EM)은 선택 트랜지스터(Trsel)를 통해 접속되고 각각의 스캐닝 라인들(SLia, SLib) 및 각 데이터 라인 그룹(DLj)의 절단 포인트 근처에 배치된다; 스캐닝 드라이버(120)(스캐닝 드라이버 회로; 화소 선택 회로)는 각 스캐닝 라인 그룹(SLi)의 복수개의 라인들(도 2에 도시된 구조에서, 4개 라인들)의 표시 화소들인 각 스캐닝 라인 그룹(SLi) 세트들로의 순차적 스캐닝 신호(Vsel)를 선택 상태로 표시 패널(110)의 각 스캐닝 신호 라인(SSLi)에 접속하여 동시에 인가하고 순차적 스캐닝 신호들(Vsel)을 각 스캐닝 신호 라인(SSLi)으로 소정의 타임에 인가한다; 데이터 드라이버(130)(신호 드라이버 회로)는 각 데이터 라인 그룹의 데이터 라인들의 수에 대응하는 복수개의 표시 화소들(EM)의 각 부분을 위해 표시 신호 생성 회로(후에 기술한다)로부터 공급된 표시 데이터를 받아들여 수용하며, 표시 패널(110)의 각 데이터 라인 그룹(DL1 ~ DLm)으로 접 속하여 소정의 타임에 각 데이터 라인 그룹(DL1 ~ DLm)의 복수개의 데이터 라인들(DLja~DLjd)에 계조 전류(Ipix)를 동시에 인가한다; 시스템 제어기(140)는 표시 신호 생성 회로(150)에 의해 인가된 타이밍 신호들에 기초하여 최소한의 스캐닝 드라이버(120)의 작동 상태와 데이터 드라이버(130)를 제어하는 스캐닝 제어 신호들과 데이터 제어 신호들을 생성하고 출력한다(후에 기술함); 그리고 표시 신호 생성 회로(150)는 시스템 클럭 등과 같은 타이밍 신호들을 추출하거나 생성하고, 표시 데이터를 생성하거나 데이터 드라이버(130)를 공급하는 동안, 표시 패널(110)에 표시 데이터의 영상 표시를 수행하기 위해 시스템 제어기(140)에 공급된다.
이하에서는, 각각의 위에 언급된 구조들을 상세하게 설명하겠다.
(표시 패널)
예를 들면 도 2에 도시된 바와 같이, 본 실시예에 관련한 표시 장치에 적용 가능한 표시 패널(110)은 스캐닝 라인 그룹들(SLi)(i = 1~n)의 복수개의 그룹들(n 그룹들)과 라인 기입 방향(열들)에 배치된 2 개의 스캐닝 라인들(SLia, SLib)로 구성된 각 그룹; 각 스캐닝 라인 그룹(SLi)에 접속된 복수개(n 라인들)의 스캐닝 신호 라인들(SSLi)(i = 1 ~ n); 데이터 라인 그룹들(DLj)(j = 1~m)의 복수개의 그룹들(m 그룹들)과 행들에 배치된 4 개의 데이터 라인들(DLja ~ DLjd)로 구성된 각 그룹; 그리고 매트릭스 형태에 배치된 복수개의 표시 화소들(EM)로 구성된 구조를 갖는다. 각각의 표시 화소들(EM)은 각각의 스캐닝 라인들(SLia, SLib)과 각 스캐닝 라인과 각 데이터 라인에 접속된 각 데이터 라인 그룹들(Dlj)의 각 교차점의 근처에 배치된다.
도 2에 도시된 구조에서, 2 개의 라인의 절편들을 위한 표시 화소들(EM)은 스캐닝 라인 그룹들(SLi)의 각 스캐닝 라인들(SLia, SLib)에 상대적으로 접속되고, 4 개의 라인 절편들을 위한 표시 화소들(EM)은 각 스캐닝 라인 그룹(SLi)에 접속된다. 여기서, 각 데이터 라인 그룹(DLj)을 구성하는 데이터 라인들의 수는 각 스캐닝 라인 그룹들(SLi)에 접속된 표시 화소들(EM)의 라인 카운트에 대응하여 설정된다.
게다가, 각 스캐닝 라인 그룹들(SLi)을 구성하는 스캐닝 라인들의 수, 각 스캐닝 라인에 접속된 표시 화소들(EM)의 라인 카운트 및 이것에 대응하여 각 데이터 라인 그룹(DLj)을 구성하는 데이터 라인들의 수는 특별히 제한되지 않는다. 도 2에 도시된 바와 같이, 스캐닝 라인 그룹들은 4 개의 라인들의 표시 화소들(EM)과 접속된 2 개의 스캐닝 라인들로 구성되고, 데이터 라인 그룹들(DLj)은 4 개의 라인들로 구성될 수 있고, 각각은 많은 수들로 구성될 수 있다. 각 스캐닝 라인 그룹을 구성하는 스캐닝 라인들은 표시 패널(110)을 구성하는 모든 스캐닝 라인들의 최소한의 몇몇으로부터 구성될 수 있다. 게다가, 예를 들면, 표시 패널(110)을 구성하는 모든 스캐닝 라인들이 모든 라인 절편들(하나의 스크린)을 위한 표시 화소들(EM)이 공통으로 하나의 스캐닝 신호 라인에 접속되는 단일 스캐닝 라인 그룹인 구조를 가질 수 있다. 이 경우에, 하나의 단일 스캐닝 신호로부터의 하나의 스크린의 표시 화소들(EM)은 선택 상태로 집합적으로 설정된다.
게다가, 각 표시 화소(EM)는 게이트 터미널이 각 스캐닝 라인에 접속되고 소스 터미널이 각 데이터 라인에 접속된 선택 트랜지스터(Trsel)의 드레인 터미널에 접속된 구조를 갖고 있고, 데이터 드라이버(130)에 의한 각 데이터 라인을 통해 인가된 계조 전류(Ipix)와 위에서 언급한 선택 트랜지스터(Trsel)에 따라 소정의 발광 계조에 의해 발광 작동을 수행하는 전류 제어 타입 발광 장치들을 구성한다. 또한, 위에서 언급한 표시 화소들의 구조는 본 발명에서의 표시 화소들의 구성을 개념적으로 표현한다; 표시 화소들(EM)의 설명 회로 구조는 선택 트랜지스터를 포함하고 그 회로 작동은 상세히 후에 설명하겠다.
그러한 구조를 가진 표시 패널(110)에서, 스캐닝 드라이버 회로(120)(후에 기술함)에 의해 상술된 스캐닝 신호 라인들(SSLi)에 스캐닝 신호(Vsel)가 인가될 때, 그들 스캐닝 라인 그룹들(SLi)의 복수개의 스캐닝 라인들(SLia, SLib)에 접속된 선택 트랜지스터(Trsel)는 "온" 작동을 수행할 것이고, 4 개의 라인 절편들의 표시 화소들(EM)은 선택 상태에 집합적으로 설정될 것이다. 또한, 그 상태(선택 상태)에서, 스캐닝 신호들(Vsel)은 위에 언급한 "온" 작동을 수행하는 선택 트랜지스터(Trsel)를 통해 데이터 드라이버(130)(후에 설명함)로부터 각 데이터 라인 그룹(DLj)의 표시 데이터에 대응하는 계조 전류(Ipix)를 동시에 인가하여 스캐닝 라인 그룹들(SLi)에 인가되고, 표시 데이터는 선택 상태로의 표시 화소들(EM) 세트의 4 개 라인들에 집합적으로 기입된다.
(스캐닝 드라이버)
각각의 스캐닝 신호 라인(SSLi~SSLn)에 선택 레벨(예를 들면, 고-레벨)의 스캐닝 신호(Vsel)를 순차적으로 인가하는 동작을 수행하여 시스템 제어기(140)에 의해 제공되는 스캐닝 제어 신호들에 기초한 스캐닝 드라이버(120), 각 스캐닝 라인 그룹들(SLi)의 스캐닝 라인들(SLia, SLib)에 접속된 4 개의 라인 절편들을 위한 표시 화소들(EM)은 데이터 드라이버(130)에 의해 선택 상태로 동시에 설정되고(후에 기술함), 각 데이터 라인 그룹(DLj)을 통해 공급된 표시 데이터에 기초한 각 표시 화소들(EM) 내부의 계조 전류(Ipix)의 기입을 동시에 제어한다.
도 2에 도시된 바와 같이, 예를 들면, 스캐닝 드라이버(120)에서, 전환 클럭들(SB1, SB2 ‥‥ SBi, SBn)은 시스템 제어기(140)에 의해 인가되는 스캐닝 제어 신호들(스캐닝 개시 신호(SST), 스캐닝 클럭 신호(SCK) 등)에 기초한 복수개의 단계들(n 단계들)로 구성된 각 스캐닝 신호 라인 그룹(SLi)에 대응하는 전환 레지스터와 버퍼를 구성한다. 전환 레지스터에 의해 표시 패널(110)의 상부로부터 하부에 까지 순차적으로 전환하는 동안 생성되는 전환 출력은 버퍼를 통해 소정의 선택 레벨(고-레벨)을 가진 스캐닝 신호(Vsel)로서 각각의 스캐닝 신호 라인들(SSL1~SSLn)로 순차적으로 인가된다.
게다가, 위에서 언급한 바와 같이, 표시 패널(110)을 구성하는 모든 표시 화소들(EM)이 단일 스캐닝 라인 그룹들(SLi)에 접속되는 구조를 갖는 경우에, 도 2에 도시된 바와 같이 전환 블럭들은 불필요하고, 위에 언급한 스캐닝 제어 신호들에 기초한 스캐닝 라인 그룹들(SLi)로 소정의 타이밍에 단일 스캐닝 신호(Vsel)를 인가한다.
(데이터 드라이버)
시스템 제어기(140)로부터 인가된 데이터 제어 신호들에 기초한 데이터 드라이버(130)는 표시 신호 생성 회로(150)로부터 표시 데이터를 공급하고(후에 기술 함), 표시 데이터에 기초한 신호 전류들(Ic)은 각 데이터 라인 그룹(DLj)의 각 데이터 라인들의 수를 위해 소정의 타이밍에 받아들여져서 수용된다. 다음으로, 표시 화소들(EM)은 각 스캐닝 라인 그룹들(SLi)을 위에서 언급한 스캐닝 드라이버(120)에 의해 선택 상태에 설정하는 위에서 언급한 타이밍에 수용되는 신호 전류들(Ic)을 계조 전류들(Ipix)로 변환한 각 데이터 라인 그룹을 통해 동시에 인가된다.
예를 들면 도 2에 도시된 바와 같이, 데이터 드라이버(130)는 전류 생성 회로(CG)와 복수개의 전류 홀딩 회로들(CH)로 구성된다. 전류 생성 회로(CG)는 최소한 표시 데이터에 기초하여 신호 전류들(Ic)을 생성한다. 복수개의 전류 홀딩 회로들(CH)은 표시 패널(110)에 배치된 각 데이터 라인 그룹(DLj)을 위해 접속된다. 시스템 제어기(140)로부터 인가된 데이터 제어 신호들에 기초하여(후에 기술함), 표시 신호 생성 회로(150)로부터 인가되는 표시 데이터에 따른 신호 전류들(Ic)은 전류 생성 회로(CG)에 의해 생성된다.
스캐닝 라인 그룹들의 각 스캐닝 라인들에 접속된 4 개의 라인들의 표시 화소들에 대응하는 데이터 라인 그룹들(DLj)의 4 개의 데이터 라인들의 신호 전류들(Ic)은 전류 홀딩 회로들(CH)에 의해 순차적으로 받아들여지고 소정의 타이밍에 수용된다. 위에 언급한 바와 같이 수용된 신호 전류들(Ic)은 각각의 데이터 라인 그룹들(DLj)의 4 개의 데이터 라인들을 통해 계조 전류(Ipix)로서 스캐닝 라인 그룹들(SLi)의 각 스캐닝 라인들의 선택 상태에 설정된 4 개의 라인 절편들을 위한 표시 화소들(EM)에 집합적으로 인가된다. 게다가, 데이터 드라이버의 완전한 구조와 작동에 관해서 더 상세한 설명을 이후에 하겠다.
(시스템 제어기)
시스템 제어기(140)는 스캐닝 제어 신호들과 위에서 언급한 스캐닝 드라이버(120)의 작동 상태와 데이터 드라이버(130)를 제어하는 데이터 제어 신호들을 출력하여 소정의 타임에 각 드라이버를 작동하고; 스캐닝 신호(Vsel)와 계조 전류들(Ipix)을 생성하여 출력하고; 각 표시 화소들(EM)에서의 발광 작동을 수행하기 위한 표시 신호 생성 회로에 의해 생성된 표시 데이터를 기입하고; 그리고 비디오 신호에 기초하여 소정의 영상 정보를 표시하기 위해 표시 패널(110)에 제어를 수행한다.
(표시 신호 생성 회로)
표시 신호 생성 회로(150)는 표시 장치(100)의 외부로부터 공급된 비디오로부터 발광 계조 신호 성분을 추출하고, 표시 패널(110)의 각 하나의 라인 절편을 위한 표시 데이터로서 데이터 드라이버(130)를 공급한다. 여기서, 위에서 언급한 비디오 신호가 텔리비젼 방송 신호(복합 비디오 신호)와 같은 영상 정보의 표시 타이밍을 제공하는 타이밍 신호 성분을 포함할 때, 표시 신호 생성 회로(150)는 시스템 제어기(140)에 인가된 위에서 언급한 발광 계조 신호 성분을 추출하는 기능을 제외한 타이밍 신호 성분을 추출하는 기능을 가질 수 있다. 이 경우에, 위에서 언급한 시스템 제어기(140)는 표시 신호 생성 회로(150)로부터 제공되는 타이밍 신호에 기초하여 스캐닝 드라이버(120), 데이터 드라이버(130) 및 전원 장치 드라이버(160)에 인가되는 스캐닝 제어 신호들과 데이터 제어 신호들을 생성한다.
<<데이터 드라이버의 예>>
다음에, 본 발명에 적용 가능한 데이터 드라이버의 구조의 예를 상세히 설명하겠다.
도 3은 본 발명에 관련된 표시 장치의 데이터 드라이버에 적용 가능한 전류 생성 회로를 도시한 블럭도이다.
도 4는 본 발명에 관련된 표시 장치의 데이터 드라이버에 적용 가능한 전압 전류 변환과 계조 전류들 유입 회로의 예를 도시한 회로 구조도이다.
도 5는 본 발명에 관련된 표시 장치의 데이터 드라이버에 적용 가능한 전류 홀딩 회로들의 예를 도시한 개략적인 블럭도이다.
전류 생성 회로(CG)는,예를 들면 도 3에 도시된 바와 같이,시스템 제어기(140)로부터 데이터 제어 신호들로서 인가된 전환 클럭 신호들(CLK)에 기초한 샘플링 개시 신호(STR)를 순차적으로 전환하는 동안 전환 신호들을 출력하는 전환 레지스터 회로(131);
위에서 언급한 전환 신호들의 입력 타이밍에 기초한 표시 신호 생성 회로(150)로부터 공급된 하나의 라인 절편들을 위한 표시 데이터(D0~Dm)(디지털화된 데이터)를 순차적으로 수용하는 데이터 레지스터 회로(132);
데이터 랫치 신호들(STB)에 기초하여 데이터 레지스터 회로(132)에 의해 수용된 하나의 라인 절편들을 위해 표시 데이터(D0~Dm)를 수용하는 데이터 랫치 회로(133);
데이터 랫치 회로(133)에 수용된 표시 데이터(D0~Dm)를 전원 장치로부터 인가된 계조 기준 전압(V0~Vp)에 기초한 소정의 아날로그 신호 전압(계조 전압 (Vpix))으로 변환하는 D/A 컨버터(134)(디지털-아날로그); 및
아날로그 신호 전압(계조 전압(Vpix))으로 변환되는 표시 데이터에 대응하는 신호 전류들(Ic)을 생성하고, 순차적으로 각 전류 홀딩 회로들(CH)을 시스템 제어기(140)로부터 인가된 신호들(OE)을 작동시킬 수 있는 출력에 기초한 표시 패널(100)의 스캐닝 라인 그룹들(SLi)의 각 스캐닝 라인들(SLia, SLib)에 접속된 4 개의 데이터 라인들의 각 신호 전류들(Ic)에 인가하는 전압 전류 변환 및 전류 인가 회로(135)로 구성된다.
본 실시예에서, 화소 드라이버 회로와 후에 기술할 표시 화소들에서 공급된 발광 장치들의 회로 구조를 일치시키기 위해, 음전극의 신호 전류는 신호 전류들(Ic)로서 생성된다. 게다가, 신호 전류들(Ic)이 전압 전류 변환과 전류 인가 회로측으로부터 추출되는 방향으로 흐르는 구조로부터 얻어짐에도 불구하고, 본 발명은 이것에 제한되지 않는다. 표시 화소들에서 제공된 화소 드라이버 회로와 발광 장치들의 회로 구조에 따라서, 양극의 신호 전류들(Ic)이 생성될 수 있고 신호 전류들(Ic)에서 흐르는 구조를 가질 수 있다.
여기서, 예를 들면 도 4에 도시된 바와 같이, 각 데이터 라인 그룹(DLj)의 각 데이터 라인에 접속된 전압 전류 변환과 전류 인가 회로(135)에 사용할 수 있는 회로 구조로서, 기준 전압(접지 전위)이 입력 저항(R)을 통해 다른 면의 입력 터미널(양 입력 터미널(+))로 입력되고 출력 터미널이 피드백 전력 저항(R)을 통해 하나의 입력 터미널(음 입력 터미널(-))로 입력되는 연산 증폭기(OP1);
출력 저항(R)을 통한 연산 증폭기(OP1)의 출력 터미널에 제공된 접촉점(NA) 의 전위가 하나의 입력 터미널(+)로 입력되고 출력 터미널이 다른 면의 입력 터미널(-)에 접속되는 동안, 기준 전압(접지 전위)이 출력 저항(R)을 통해 다른 연산 증폭기(OP1)의 입력 터미널(+)로 입력되고 한 면의 입력 터미널 접속이 피드백 저항(R)을 통해 출력 터미널을 위해 만들어지는 연산 증폭기(OP2); 및
시스템 제어기(140)로부터 접촉점(NA)으로 인가된 출력 인에이블 신호들(OE)에 기초한 "온/오프" 작동을 수행하고 전류 홀딩 회로들(CH)로의 신호 전류들(Ic)의 인가 상태를 제어하는 스위칭 회로(SW)로 구성된다.
그러한 전압 전류 변환과 전류 인가 회로(135)에 따라서, -Ic = (-Vpix) / R 로 구성된 음극성의 신호 전류들(Ic)은 입력된 음극성의 계조 전압(-Vpix)에 상대적으로 생성되고, 출력 인에이블 신호(OE)에 기초하여 각 데이터 라인 그룹(DLj)에 순차적으로 인가된다.
도 5에 도시된 바와 같이, 전류 홀딩 회로들(CH)은 각각 병렬로 형성된 한 쌍의 전류 저장 섹션들(CMa, CMb)로 구성된 전류 저장 회로들(31A~31D)과 위에 언급한 전류 생성 회로(CG)로부터 각각의 전류 저장 섹션들(CMa, CMb)로 인가되는 신호 전류들(Ic)을 선택적으로 받아들여 수용하는 데이터 라인 그룹들(DLj)의 각 데이터 라인에 대응하여 제공되는 복수개의 그룹들(도 5, 4 개의 그룹들);
전류 생성 회로(CG)로부터 전류 저장 회로들(31A~31D)로 공급된 데이터 라인 그룹들(DLj)의 각 데이터 라인(DLja~DLjd)에 대응하는 신호 전류들(Ic)을 순차적으로 인가하기 위해 타이밍을 설정하는 전환 레지스터 섹션(32);
전환 레지스터 섹션(32)으로부터 순차적으로 출력된 타이밍 신호들(전환 출 력)(SR1~SR4)에 기초하여 소정의 타임에 전류 저장 회로들(31A~31D)의 각 그룹으로 위에서 언급한 신호 전류들(Ic)의 인가 상태(인가/단절)를 제어하는 인가 제어 스위치들(33A~33D);
전류 저장 회로들(31A~31D)의 각 그룹에 대응하여 인가되는 데이터 제어 신호인 기입 메모리 선택 신호들(MSw)(후에 기술할 판독 메모리 선택 신호들(MSr)의 역 신호들)에 기초한 시기에 전류 저장 회로들(31A~31D)의 각 그룹을 형성하는 전류 저장 섹션들(CMa, CMb)의 각각에 선택적으로 위에 언급한 신호 전류들(Ic)을 인가하기 위한 스위칭 제어를 수행하고 시스템 제어기(140)로부터 공급되는 복수개의 입력측 메모리 선택 스위치들(34A~34D)로 구성된 회로 그룹들에 의해 구성된다.
데이터 제어 신호인 판독 메모리 선택 신호들(MSr)에 기초한 시기에 각각의 전류 저장 회로들(31A~31D)을 형성하는 각각의 전류 저장 섹션들(CMa, CMb) 내부에 수용되는 계조 전류(Ipix)로서 각 데이터 라인(DLja ~ DLjd)에 신호 전류들을 제공하기 위한 스위칭 제어를 수행하는 복수개의 출력측 메모리 선택 스위치들(35A~35D)이 각 전류 저장 회로(31A~31D)의 그룹에 대응하여 제공되고 시스템 제어기(140)로부터 제공된다.
여기서, 전환 레지스터 섹션(32)에서, 타이밍 신호들(SR1~SR4)로서 각 공급 제어 스위치들에 출력되는 데이터 제어 신호들인 시스템 제어기(140)로부터 인가되는 전환 레지스터 리셋 신호(FRM)과 전환 클럭(DCK)에 기초한 지정된 방향(예를 들면, 왼쪽에서 오른쪽 방향으로의 드로잉(drawing))에서 순차적으로 전환하는 동안 전환 출력이 생성된다.
그러한 구조를 가진 데이터 드라이버(130)에서, 비디오 신호에 기초하여 표시 신호 생성 회로(150)에 의해 생산되는 표시 데이터(디지털화된 데이터)에 따른 전류 생성 회로(CG) 내부의 발광 장치의 발광성 계조에 따른 전류값을 가진 신호 전류들(Ic)이 생성된다. 데이터 라인 그룹들의 각 데이터 라인(DLja~DLjd)에 대응하는 각 전류 저장 회로들(31A~31D)의 전류 저장 섹션들(예를 들면, 전류 저장 섹션(CMa))의 한 면에서 신호 전류들(Ic)이 순차적으로 받아들여져 수용되는 동안, 전류 저장 섹션들의 다른 면(예를 들면, 전류 저장 섹션(CMb))에 이전의 시기에 수용된 신호 전류들(Ic)은 계조 전류(Ipix)로 변환되고 표시 패널(110)에 배치된 각 데이터 라인(DLja ~ DLjd)에 동시에 출력되는 작동이 선택적으로 그리고 연속적으로 수행된다.
<<전류 저장 섹션들>>
다음으로, 위에서 언급한 전류 홀딩 회로들에 적용 가능한 전류 저장 섹션들의 예를 설명하겠다.
도 6은 실시예에 적용 가능한 전류 저장 섹션들의 예를 도시한 회로 구조 도면이다.
여기서, 그 설명은 본 발명과 관련된 표시 장치에 적용 가능한 하나의 구조 예를 설명하지만, 본 회로 구조는 이것에만 제한되지는 않는다.
본 실시예에서, 전류 성분 홀딩 섹션들과 전류 미러 섹션들로 구성된 구조가 전류 저장 섹션들로 도시되었지만, 본 발명은 이것에 제한되지는 않는다. 예를 들면, 당신은 전류 성분 홀딩 섹션들로 구성된 회로 구조를 가질 수 있다.
예를 들면 도 6에 도시된 바와 같이, 전류 홀딩 회로들(CH)의 각각의 전류 저장 회로들(31A ~ 31D)에 구성된 전류 저장 섹션들(CMa, CMb)은 전압 성분으로서 전류 생성 회로(CG)로부터 출력된 신호 전류들(Ic)의 전류 성분을 변환하고 수용하는 회로 구조; 및 전류 성분 수용 섹션(36a)에 수용된 이후에 판독 전류 성분의 전류값을 설정하는 전류 성분 미러 회로(36b)에 적용될 수 있다.
여기서, 공급 제어 스위치들(33A~33D)("공급 제어 스위치(33)"로 명명됨), 입력측 메모리 선택 스위치들("입력측 메모리 선택 스위치(34)"로 명명됨), 그리고 출력측 메모리 선택 스위치들(35A~35D)("출력측 메모리 선택 스위치(35)로 명명됨)를 포함한 전류 성분 수용 섹션(36a) 구조가 도시되었다.
전류 성분 홀딩 섹션(36a)은, 예를 들면 도 6에 도시된 것과 같이, PMOS 트랜지스터(M31)(p-채널 타입 MOS), PMOS 트랜지스터(M32), PMOS 트랜지스터(M34) 그리고 PMOS 트랜지스터(M35)로 구성된 구조를 가지고 있다. PMOS 트랜지스터(M31) 소스와 드레인은 전류 생성 회로(CG)(전류 생성 회로(CG)의 출력 터미널과 접속됨)와 접촉 포인트(N31)(이하에서는 설명의 편의를 위해 "접촉"으로 명명한다)에 의해 생성된 신호 전류들(Ic)을 인가하기 위해 입력 터미널(Tin) 사이에 접속되고, 게이트는 전환 레지스터(32)로부터 인가된 타이밍 신호들(SR1~SR4)("타이밍 신호(SR)"로 명명됨)을 인가하기 위해 인가 제어 터미널(TMs)에 접속된다;
PMOS 트랜지스터(M32) 소스와 드레인은 시스템 제어기(140)로부터 인가된 기입 메모리 선택 신호(MSw)에 인가하기 위해 기입 터미널(TMw)에 접속된 게이트를 따라 접촉점 (N31)과 (N32) 사이에 접속된다;
저장 축전지(C31)는 고전기 전위(Vdd)와 접촉점(N32) 사이에 접속된다; PMOS 트랜지스터(M33) 소스와 드레인은 접촉점(N32)에 접속된 게이트를 따라 접촉점 (N33)과 고전기 전위(Vdd) 사이에 접속된다;
PMOS 트랜지스터(M34) 소스와 드레인은 위에서 언급한 기입 터미널(TMw)에 접속된 게이트를 따라 접촉점 (N31)과 (N33) 사이에 접속된다; 그리고
PMOS 트랜지스터(M35) 소스와 드레인은 시스템 제어기(140)로부터 인가된 판독 터미널 선택 신호들(MSr)을 인가하기 위해 판독 터미널(TMr)에 접속된 게이트를 따라 맨 끝의 전류 미러 회로 섹션(36b)과 접촉점(N33)의 출력 접촉점(N34)의 사이에 접속된다.
여기서, PMOS 트랜지스터(M31)는 위에서 언급한 인가 제어 스위치들(33A~33D)로 구성된 전환 레지스터들로부터의 타이밍 신호들(SR)(전환 출력)에 기초하여 "온/오프" 작동들을 수행한다.
게다가, PMOS 트랜지스터들(M32, M34)은 위에서 언급한 입력측 메모리 선택 스위치들(34A~34D)로 구성된 시스템 제어기(140)로부터 기입 메모리 선택 신호(MSw)에 기초한 "온/오프" 작동을 수행하고, PMOS 트랜지스터(M35)는 위에서 언급한 출력측 메모리 선택 스위치들(35A~35D)을 구성하는 판독 메모리 선택 신호들(MSr)에 기초한 "온/오프" 작동들을 수행한다. 또한, 고전기 전위(Vdd)와 접촉점(N32) 사이에 제공된 저장 축전지(C31)는 PMOS 트랜지스터(M33)의 게이트-소스 사이에 형성된 기생 축전지일 수 있다.
도 6에 도시된 회로 구조는 각각의 전류 저장 회로들(31A~31D)을 구성하는 전류 저장 섹션들(CMa, CMb)의 양쪽 쌍에 적용될 수 있다. 그러므로, 각 제어 신호(기입 메모리 선택 신호(MSw), 판독 메모리 선택 신호)가 후에 설명하는 바와 같이 설정됨에도 불구하고 양측의 회로 구조가 도시되었다. 전류 저장 섹션들(CMa, CMb)은 전류 기입 상태와 전류 판독 상태를 선택적으로 설정할 뿐 아니라 전류 기입 작동과 전류 판독 작동을 병행하여 동시에 수행하기 위해 제어된다. 그러므로, 다른(반대) 면들의 전류 저장 섹션들은, 예를 들면, 도 6과 동등한 회로 구조에서, 판독 메모리 선택 신호들(MSr)의 역신호들은 기입 터미널(TMw)로 인가되고, 판독 메모리 선택 신호(MSr)의 역신호들은 판독 터미널(TMr)로 인가된다.
게다가, 예를 들면 도 6에 도시된 바와 같이, 전류 미러 회로 섹션(36b)은 NPN 트랜지스터(Q31), NPN 트랜지스터(Q32), 저항(R31)(레지스터), NPN 트랜지스터(Q33), 그리고 저항(R32)로 구성된 구조를 갖는다. NPN 트랜지스터들(Q31, Q32), 컬렉터 및 베이스는 위에서 언급한 전류 성분 홀딩 섹션들(36a)의 출력 접촉점(N34)에 접속되고, 에미터는 접촉점(N35)에 서로 접속되고; 저항(R31)은 접촉점(N35)와 저 전기 전위(Vss) 사이에 접속되며; NPN 트랜지스터(Q33) 컬렉터는 출력 전류(계조 전류 Ipix)를 출력하기 위해 출력 터미널(Tout)(각 데이터 라인들(DLja~DLjd)에 연결됨)에 접속되고, 베이스는 위에서 언급한 전류 성분 홀딩 섹션(36a)의 출력 접촉점(N34)에 접속되며; 그리고 저항(R32)은 NPN 트랜지스터(Q33)의 에미터와 저 전기 전원(Vss) 사이에 접속된다.
여기서, 출력 전류(계조 전류 Ipix)는 위에서 언급한 전류 성분 홀딩 섹션(36a)으로부터 출력되고, 출력 접촉점(N34)을 통해 입력된 제어 전류(Id)의 전류값 에 관련하여 전류 미러 전류 구조에 의해 제공된 소정의 전류 비율에 대응하여 전류값을 갖도록 설정된다.
게다가, 본 실시예는 음극성의 출력 전류를 출력 터미널(Tout)에 인가함으로써 각 데이터 라인들(DLja ~ DLjd)로부터 전류 홀딩 회로(CH) 방향으로 유입된 방향으로 전류 성분이 흐르도록, 특히, 계조 전류가 출력 터미널(Tout)측으로부터 저 전기 전위(Vss) 방향에 흐르도록 구성된다.
또한, 본 실시예에 도시된 전류 저장 섹션들(CMa, CMb)은 제어 전류(Id)의 전류값이 전류 미러 회로 섹션(36b)에 의해 소정의 비율로 감소 되도록 설정되고, 출력 전류의 전류값(계조 전류 Ipix)은 전류 미로 회로 섹션(36b)에 의해 생성된 출력 전류의 전류값보다 더 큰 전류 성분 홀딩 섹션(36a)으로부터 출력된 제어 전류(Id)의 전류값을 설정함으로써 통제될 수 있다. 전류 성분 홀딩 섹션들(36a) 내부에서 조작되는 전류값은 계조 전류(Ipix)의 전류값보다 더 크게 설정될 수 있기 때문에, 전류 성분 홀딩 섹션들(36a)의 전류 기입 작동과 전류 판독 작동에 관련된 프로세싱 속도는 증가될 수 있다.
<<전류 저장 섹션들의 작동>>
다음으로, 위에 언급한 구조를 가진 전류 저장 섹션들의 작동을 설명하겠다.
도 7a와 7b는 본 실시예에 적용 가능한 전류 저장 섹션들의 기본적 작동을 도시한 개념도이다.
본 실시예와 관련된 전류 저장 섹션들의 작동은 표시 패널을 구성하는 표시 화소들의 광 생성 구동 싸이클들에 관련된 서로 타임 중복을 생성하지 않는 소정의 시기에 전압 성분으로서 신호 전류들(Ic)을 받아들여 수용하는(저장하는) 전류 기입 작동; 및 수용된 전압 성분에 기초하여 소정의 전류값을 가진 계조 전류(Ipix)를 출력하는 전류 판독 작동을 순차적 반복적 실행이 수행될 수 있도록 설정된다.
게다가, 전류 기입 작동이 전류 저장 섹션들의 한쪽 면에서 수행될 때, 전류 저장 회로들에 병렬로 제공되는 전류 저장 섹션들의 쌍에 관련하여, 그 기간에 병렬로 동시에 전류 저장 섹션들의 다른 면에 전류 판독 작동을 수행하도록 제어된다. 기본적으로, 전류 기입 작동들을 연속적으로 수행하는 동안, 전류 판독 작동들이 단일 전류 저장 회로들에 의해 병렬로 연속적으로 수행된다.
(전류 기입 작동)
도 7a에 도시된 바와 같이, 전류 기입 작동에서 초기에, 출력측 메모리 선택 스위치(35)의 용량에서 PMOS 트랜지스터(M35)는 시스템 제어기(140)로부터 판독 터미널(TMr)을 통해 고-레벨 판독 메모리 선택 신호(MSr)를 인가함으로써 "오프" 작동을 수행한다.
이 상태에서, 전류 생성 회로(36a)로부터 입력 터미널(Tin)을 통한 표시 데이터(D0~Dm)에 따라 음 극성의 전류 성분을 가진 신호 전류들(Ic)을 인가하는 동안, 입력측 메모리 선택 스위치(34)의 용량에서의 PMOS 트랜지스터들(M32, M34)은 시스템 제어기(140)로부터 기입 터미널(TMw)을 통해 소정의 타임에 저-레벨 기입 메모리 선택 신호(MSw)를 인가함으로써 "온" 작동을 수행한다.
이 전류 기입 작동에서, 공급 제어 스위치(33)의 용량에서의 PMOS 트랜지스터(M31)는 전환 레지스터(32)로부터 인가 제어 터미널을 통해 저-레벨 타이밍 신호 (SR)를 인가함으로써 "온" 작동을 수행한다.
따라서, PMOS 트랜지스터(M33)의 게이트 터미널과 저장 축전지(C31)의 한쪽 말단에, 특별히, 접촉점(N32), 작은 음 극성을 가진 신호 전류들(Ic)에 따른 저-레벨 전압 레벨이 인가되고 고 전기 전위(Vdd)와 접촉점(N32) 사이에(즉, PMOS 트랜지스터(M33)의 게이트-소스 사이에) 전기적 전위 차가 일어날 때, PMOS 트랜지스터(M33)는 고 전기 전위(Vdd)로부터 PMOS 트랜지스터들(M33, M34 및 M31)을 통해 신호 전류들(Ic)에 동등한 기입 전류들(Iw)이 입력 터미널(Tin)의 방향으로 유입되도록 "온" 작동을 수행하고 흐른다.
이 시기에, 저장 축전지(C31)는 고 전기 전위(Vdd)와 접촉점 사이에(즉, PMOS 트랜지스터(M33)의 게이트-소스 사이에) 생성된 전기 전위 차에 대응하는 전하를 저장하고, 전압 성분으로서 수용한다.
여기서, 고-레벨 기입 메모리 선택 신호(MSw)가 전류 기입 작동의 종료에 의해 시스템 제어기(140)로부터 기입 터미널(TMw)을 통해 인가되고, PMOS 트랜지스터들(M32, M34)은 "오프" 작동을 수행하고 저장 축전지(C31)에 저장된 전하(전압 성분)는 위에 언급된 기입 전류들(Iw)의 유입이 보류된(정지된) 이후에 수용된다.
(전류 판독 작동)
다음에, 도 7b에 도시된 바와 같이, 전류 기입 작동이 종료된 이후에 계조 전류들을 출력하는 전류 판독 작동에서, PMOS 트랜지스터(M35)는 시스템 제어기(140)로부터 판독 터미널(TMr)을 통해 저-레벨 판독 메모리 선택 신호(MSr)를 인가하여 "온" 작동을 수행한다.
이 시기에, 위에 언급한 바와 같이, PMOS 트랜지스터들(M32, M34)은 기입 터미널(TMw)을 통해 고-레벨 기입 메모리 선택 신호(MSw)를 인가하여 "오프" 작동을 수행한다. 이 전류 판독 작동에서, PMOS 트랜지스터(M31)는 전환 레지스터(32)로부터 인가 제어 터미널(TMs)을 통해 고-레벨 타이밍 신호(SR)를 인가하여 "오프" 작동을 수행한다.
여기서, 저장 축전지(C31)에 수용된 전압 성분에 의해, 전류 기입 작동의 시간에 동등한 전기적 전위 차이가 PMOS 트랜지스터(M33)의 게이트-소스 사이에 일어나기 때문에, 위에서 언급한 기입 전류들(Iw)(≒신호 전류들(Ic))에 동등한 전류값을 가진 제어 전류들(Id)은 고 전기 전위(Vdd)로부터 PMOS 트랜지스터들(M33, M35)을 통해 출력 접촉점(N34)(전류 미러 회로 섹션(36b))의 방향으로 흐른다.
따라서, 전류 미러 회로 섹션(36b)으로 입력된 제어 전류들(Id)은 전류 미러 회로 구조에 의해 열거된 소정의 전류 비율에 따른 전류값을 가진 계조 전류들(Ipix)로 변환되고, 출력 터미널(Tout)과 각각의 데이터 라인들(DLja ~ DLjd)을 통해 부하로서 표시 화소들(EM)에 인가된다. 여기서, 시스템 제어기(140)로부터 판독 터미널(Tmr)을 통해 고-레벨 판독 메모리 선택 신호(MSr)를 인가하여 전류 판독 작동의 종료시에 계조 전류(Ipix), PMOS 트랜지스터(M35)는 "오프" 작동을 수행하고, 전류 미러 회로 섹션(36b)으로의 인가는 중지된다.
<<표시 장치의 구동 방법>>
다음으로, 위에서 언급한 구조를 가진 표시 장치의 구동 방법을 상세히 설명하겠다.
도 8은 본 실시예에 관련된 표시 장치에서의 구동 방법을 설명하는 순서도이다.
덧붙여, 위에서 설명한 표시 장치의 각 구조를 설명한다.
위에서 언급한 구조를 가진 표시 장치에서, 첫째로, 발광 계조 성분은 표시 신호 생성 회로(150)의 외부로부터 인가된 비디오 신호로부터 추출된다. 소정의 발광 계조에 의해 표시 패널(10)을 구성하는 각 표시 화소(EM)의 발광 작동을 수행하기 위해 디지털화된 데이터로 구성된 표시 데이터가 추출되고, 표시 패널(110)의 각 라인의 직렬 데이터로서 데이터 드라이버(130)에 공급된다.
시스템 제어기(140)로부터 인가된 데이터 제어 신호에 기초한 전류 생성 회로(CG) 내부에 데이터 드라이버(130)에 공급된 표시 데이터(디지털화된 데이터)는 위에서 언급한 표시 데이터에 따라서 신호 전류들(Ic)로 변환되고, 표시 패널(110)에 배치된 각 데이터 라인 그룹들(DLj)에 대응하여 제공된 각각의 전류 홀딩 회로들(Ch)에 출력된다.
여기서, 전류 생성 회로(CH)로부터 전류 홀딩 회로들(CH)로 출력된 신호 전류들(Ic)은 표시 패널(110) 내부의 데이터 라인 그룹들(DLj)의 각 행에 대응하는 구조로서 설정되고, 각 라인(4 개의 라인들)의 표시 화소들에 대응하는 각 신호 전류들(Ic)이 데이터 라인 그룹들(DLj)을 형성하는 각 데이터 라인들(DLja ~ DLjd)에 접속되도록 구성되고 타임 시리즈 시퀀스들로 출력된다.
도 8에 도시된 바와 같이, 전류 홀딩 회로들(CH)에서, 데이터 라인 그룹들의 각 행에 대응하는 복수개의 라인들의 각 표시 화소들(EM)에 대응하는 위에서 언급 한 신호 전류들(Ic)은 순차적으로 수용된다. 그리고 나서, 인가 제어 신호들(SR1 ~ SR4)의 입력 타이밍은 전환 레지스터(32)로부터 출력된다. 인가 제어 스위치들(33A~33D)의 어느 것이 "온" 작동을 수행할 때, 전류 기입 작동을 수행하는 전류 저장 회로들(예를 들면, 전류 저장 회로(31A))이 선택된다. 게다가, 시스템 제어기(140)로부터 인가된 기입 메모리 선택 신호(MSw)에 기초하여 입력 측 메모리 선택 스위치(34A~34D)는 스위치(플립-플롭)되고 제어된다. 위에서 언급된 선택이 있은 이후에, 전류 저장 섹션들(예를 들면, 전류 저장 섹션(CMa))의 하나가 전류 저장 회로(36a)를 구성하는 전류 저장 섹션들(CMa, CMb)의 쌍 중에서 선택된다.
따라서, 전류 저장 회로들(31A)에 대응하는 데이터 라인들(DLja)에 접속되는 전류 생성 회로(CG)로부터 전류 홀딩 회로들(CH)에 인가되는 신호 전류들(Ic)(도 8에 도시된 데이터 라인 그룹들(DLj)을 위한 신호 전류들(Ic)) 중에 열거된 라인들의 표시 화소들에 대응하는 전류 성분이 전류 저장 섹션들(CMa) 내부에 열거된 타임에 인가되고 수용된다. 이러한 전류 기입 작동에서, 적합한 전류 홀딩 회로들(CH)이 접속된 데이터 라인 그룹들(DLj)의 열거된 행들에 접속된 복수개의 라인들(4 개의 라인들)을 위한 표시 화소들(EM)의 전류 성분은 순차적으로 선택함으로써 각각의 전류 저장 섹션들(CMa)에 순차적으로 수용되고, 전환 레지스터(32)로부터 출력된 인가 제어 신호들(SR1~SR4)의 입력 타이밍으로 전류 홀딩 회로들(CH)에 공급된 각각의 전류 저장 회로들(31A~31D)로 실행한다.
그러므로, 전류 생성 회로(CG)로부터 각 전류 홀딩 회로들(CH)에 공급된 복수개의 전류 저장 회로들(31A~31D)로 각 행의 각 데이터 라인 그룹들(DLj)을 위해 출력된 신호 전류들(Ic)을 순차적으로 수용함으로써, 표시 패널(110) 내부의 데이터 라인 그룹들(DLj)의 각 행에 접속된 복수개의 라인들(4개의 라인)을 위한 표시 화소들(EM)에 대응하는 전류 성분은 각 전류 수용 회로들(CH)의 각 전류 저장 회로들(31A~31D)에 병렬로 수용(저장)된다.
게다가, 도 8에 도시된 바와 같이 전류 기입 작동이 수행되는 작동 시기 그리고 설명하였듯이 위에서 언급한 전류 저장 섹션들의 작동에서, 시스템 제어기(140)로부터 각 전류 홀딩 회로들(CH)에 위에서 언급한 기입 메모리 선택 신호들(MSw)의 역신호들로서 기능하는 판독 메모리 선택 신호들(MSr)을 인가함으로써, 출력측 메모리 선택 스위치(35A~35D)는 전환(플립-플롭)되고, 제어된다. 위에서 언급한 전류 기입 작동에서 선택되지 않은 다른 면의 전류 저장 섹션들(예를 들면, 전류 저장 섹션(CMb))은 각 전류 저장 회로들(31A~31D)을 구성하는 전류 저장 섹션들(CMa, CMb)의 쌍 중에서 선택된다.
따라서, 전류 기입 작동으로의 배치전환 시기의 이전에, 전류 성분은 계조 전류(Ipix)(도 8에 도시된 데이터 라인 그룹들(DLj)을 위한 계조 전류(Ipix))로서 각 전류 저장 섹션들(CMb)에 기입되고 수용되며, 각 전류 홀딩 섹션(CH)으로부터 데이터 라인 그룹들(DLj)의 각 행을 구성하는 각 데이터 라인(DLja ~ DLjd)으로 동시에(전류 판독 작동) 출력된다.
그러므로, 계조 전류(Ipix)는 전류 홀딩 회로들(CH)로부터 데이터 라인 그룹들(DLj)의 각 행을 통해 그리고 도 8에 도시된 바와 같이 스캐닝 드라이버(120)의 열거된 전환 블럭(SB)(i-1)들로부터 시스템 제어기(140)로부터 인가된 스캐닝 제어 신호들에 기초한 시간에 스캐닝 라인 그룹들(SL)(i-1)로 선택 레벨의 스캐닝 신호(Vsel)를 인가하여 출력하고, 스캐닝 라인 그룹들(SL)(i-1)을 구성하는 각 스캐닝 라인들(SLia, SLib)에 접속된 모든 선택 트랜지스터들(Trsel)은 "온" 작동을 수행한다. 계조 전류(Ipix)는 이 계조 전류(Ipix)에 기초한 소정의 발광 계조에 의해 발광 작동(광 생성)을 수행하는 각 스캐닝 라인들(SLia, SLib)과 각 표시 화소(EM)에 접속된 복수개의 라인들(4 개의 라인)의 표시 화소들(EM)로 각 위에서 언급한 데이터 라인들(DLja ~ DLjd)을 통해 수용되고 인가된다.
다음으로, 각 전류 저장 회로들(31A~31D)의 전류 저장 섹션들(CMb)의 다른 면에 관련된 위에서 언급한 일련의 전류 기입 작동들을 수행하는 동안 시스템 제어기(140)로부터 전환 레지스터 섹션(32)으로 전환 레지스터 리셋 신호(FRM)를 인가하고 전환 레지스터(32)를 리셋한 이후에, 전류 판독 작동들은 각 전류 저장 회로들(31A~31D)의 전류 저장 섹션들(CMa)의 측면으로 병렬로 동시에 수행된다.
결과적으로, 도 8에 도시된 바와 같이, 전류 생성 회로(CG)에 의해 생성된 표시 데이터에 따른 신호 전류들(Ic)은 전류 홀딩 회로들(CH)의 각 행으로 순차적으로 받아들여지고, 인가 제어 신호들(SR1 ~ SR2)의 입력 시기와 기입 메모리 선택 신호들(MSw)에 기초한 선택 상태에 설정된 각 전류 저장 회로들(31A~31D)의 전류 저장 섹션들(CMb)의 다른 면에 순차적으로 수용된다.
또한, 이 시기에 각 전류 홀딩 회로들(CH)에 위에서 언급된 기입 메모리 선택 신호들(MSw)의 역신호들로서 기능하는 판독 메모리 선택 신호들(MSr)을 인가함으로써, 위에서 언급한 전류 기입 작동에 의해 수용되는 전류 성분은 각 전류 저장 회로들(31A ~ 31D)의 한 면 위의 전류 저장 섹션들(CMa)로 판독되고, 계조 전류(Ipix)로서 데이터 라인 그룹(DLj)의 각 행으로 동시에 출력된다.
결과적으로, 전류 기입 작동들과 각 전류 저장 회로들(31A~31D)에 제공된 전류 저장 섹션들(CMa, CMb)의 쌍에 각 소정의 작동 시기와 병렬로 동시에 전류 판독 작동들을 수행하는 제어들을 선택적으로 반복함으로써, 기본적으로, 표시 데이터에 대응하고 전류 생성 회로(CG)로부터 출력되는 신호 전류들(Ic)이 전류 홀딩 섹션들에 연속적으로 받아들여져 수용되고, 계조 전류들(Ipix)과 함께 복수개의 라인들의 표시 화소들을 동시에 공급하는 작동이 수행된다.
그러므로, 본 실시예에서, 복수개의 표시 화소들의 2차원 배열이 수행되는 표시 패널의 스캐닝 드라이버로부터 단일 스캐닝 신호를 인가하여, 복수개의 라인들(도 2에 도시된 구조에서 4 개의 라인들)을 위한 표시 화소들이 선택 상태에 집합적으로 설정될 수 있도록 본 발명은 구성된다. 게다가, 데이터 드라이버와 함께, 본 발명은 계조 전류들이 하나의 스캐닝 시기에 집합적으로 인가될 수 있도록 구성되는 열거된 복수개의 라인들의 표시 화소들에 대응하는 표시 데이터를 순차적으로 받아들여 수용한다.
결과적으로, 단일 스캐닝 타이밍에 구동되는 스캐닝 라인들의 수, 특히 동시에 선택되고 구동되는 표시 화소들의 라인 카운트는 복수개의 타임들(2 또는 그 이상의 폴드들)을 증가시킬 수 있고, 만일 모든 스캐닝 라인들(하나의 스크린)을 스캔하는 시기가 각 스캐닝 라인들을 위해 순차적으로 선택하고 인가하는 종래의 구동 방법들과 비교하여 동일하게 되면, 스캐닝 드라이버로부터 인가된 하나의 스캐 닝 신호의 인가 시기는 복수개의 타임들로 설정될 수 있다(도 2에 도시된 구조에 의하면, 4 배). 결과적으로, 표시 화소들로의 기입 타임은 종래의 구동 방법들의 경우와 대비하여 복수개의 타임들로 설정될 수 있다. 이러한 관점에서, 예를 들면, 표시 화소들에 기입된 계조 전류가 낮은 계조의 표시 데이터에 기초한 낮은 전류값을 가지는 경우에도, 데이터 라인들의 배선 축전지는 소정의 전압에 충분히 충전될 수 있다.
그러므로, 본 실시예의 구조에 따라, 각 표시 화소들로의 표시 데이터의 기입 타임은 충분히 더 길게 얻어질 수 있기 때문에, 표시 패널이 확장되거나 고 해상도가 수행되거나 낮은 계조의 타임에도, 표시 데이터의 기입 결함은 제거(중화)될 수 있다. 게다가, 각 표시 화소들의 발광 작동은 표시 데이터에 따른 적당한 발광 계조에 의해 수행될 수 있고, 표시 패널 내부에 생성된 발광 경향과 같은 표시 비균일성은 근본적으로 제거될 수 있고, 뿐만 아니라 표시 영상 품질에 있어서 표시된 개선이 얻어질 수 있다.
여기서, 본 실시예에서 구성의 장점들을 표시 데이터의 기입 특성들에 기초하여 설명하겠다.
도 9는 본 실시예에 관련된 표시 장치 내부의 표시 데이터의 기입 특성들을 설명하기 위한 시뮬레이션 결과들이다.
여기서, 도 9에 도시된 시뮬레이션 결과들은 1365 수평 화소들, 768 수직 화소들 및 데이터 라인들의 19.9pF(전력 요소)의 배선 축전지를 가지며, 기입 타임을 순차적으로 변화하는 37"(37 인치의 스크린 크기) 표시 패널 모델(도 16의 표시 패 널(Se)에 대응하는)의 타임에서 기입 특성의 변화를 도시한 것이다. 각 특성 곡선 (T(1)~T(12))은 2 배(44μsec(2x)), 4 배(88μsec(4x)), 6 배(132μsec(8x))‥‥ 12 배(264μsec(12x))에 관련한 정상 상태(22μsec-22 microseconds)의 작성 시간을 확장할 때 적합한 표시 데이터의 기입 비율의 수정 대 표시 데이터의 계조를 도시한 것이다. 도 9에 도시된 바와 같이, T(4)에 도시된 바와 같이 작성 시간을 4 배 또는 그 이상으로 만들어서, 일반적으로 저 계조의 표시 데이터의 작성 시간이 작성 비율이 더 길어지는 정도로 개선된다. 그러므로, 최소 계조에 가까운 저 계조의 표시 데이터가 기입 되는 경우에도, 일반적으로 100 %의 작성 비율이 획득되는 것이 증명된다.
위에서 언급한 실시예에서, 복수개의 라인들(예를 들면, 4 개의 라인들)을 위한 표시 화소들이 구동되고 단일 스캐닝 신호에 의한 선택 상태로 설정됨에 따라, 작성 시간이 복수개의 시간들(예를 들면, 4 배)로 설정될 수 있고, 작성 시간이 종래의 구동 방법의 경우보다 더 길게 만들어질 수 있다. 거기서, 도 9에 도시된 바와 같이, 상대적으로 낮은 계조의 표시 데이터가 표시 화소들에 기입되는 경우이더라도, 일반적으로 100 % 에 가까운 기입 비율이 성취될 수 있다. 결과적으로, 표시 영상 품질의 개선은 표시 패널의 확대와 고 해상도의 방향으로 얻어질 수 있다.
<<표시 화소들의 구성의 예>>
다음으로, 위에서 언급한 표시 화소들에 적용 가능한 실례가 되는 회로의 구성의 예를 도면들을 참조하여 설명하겠다.
도 10은 본 발명에 관련하여 표시 장치에 적용 가능한 표시 화소들의 실례가 되는 회로의 예를 도시한 회로 구성도이다.
도 11a와 11b는 본 실시예에 관련된 화소 드라이버 회로의 구동 제어 작동을 설명하기 위한 작동 개념도이다.
도 12는 본 실시예에 관련하여 표시 화소들에 적용될 때, 표시 장치의 구성의 예를 도시한 순서도이다.
도 13은 본 실시예에 관련하여 표시 화소들에 적용될 때, 표시 장치의 구성의 예를 도시한 개략적인 블럭도이다.
본 실시예에 관련된 표시 화소들은 도 2에 도시된 선택 트랜지스터(Trsel)와 표시 화소들(EM)과 동등하다. 도 10에 도시된 바와 같이,간략하게, 회로 구성은 위에서 언급한 스캐닝 드라이버(120)로부터 인가된 스캐닝 신호(Vsel)에 기초한 선택 상태에 설정된 화소 드라이버 회로(DC)(광 생성 드라이버 회로)를 가지며, 이 선택 상태 내부의 데이터 드라이버(130)로부터 인가되는 계조 전류들(Ipix)을 수용하고, 본 계조 전류들(Ipix)에 따른 광 생성 구동 전류들이 발광 장치들로 흐른다; 그리고 광 생성 구동 전류들에 기초한 소정의 발광 계조에 의해 발광 작동을 수행하는 전류 제어 타입 발광 장치들은 화소 드라이버 회로(DC)로부터 공급된다.
화소 드라이버 회로(DC), 예를 들면 도 10에 도시된 바와 같은,는 n-채널 타입 박막 트랜지스터(TFT)(Tr11)(이하에서는 "Nch 트랜지스터"로서 명기한다), Nch 트랜지스터(Tr12), Nch 트랜지스터(Tr13), 및 축전지(CS)로 구성되는 구조를 가진다. Nch 트랜지스터(Tr11)는 서로 스캐닝 라인들(SL)로의 게이트 터미널, 공급 라 인들(VL)로의 소스 터미널, 및 접촉점(N11)으로의 드레인 터미널과 접속된다. Nch 트랜지스터(Tr12) 게이트 터미널은 소스 터미널에 따라 공급 라인들(VL)에 접속되고, 드레인 터미널은 서로 데이터 라인들(DL)과 접촉점(N12)에 접속된다. 축전지(Cs)는 접촉점(N11)과 접촉점(N12) 사이에 접속된다. 게다가, 유기 EL 장치들(OEL)은 접촉점(N12)으로의 양극 터미널과 접지 전위로의 음극 터미널에 서로 접속된다.
여기서, 축전지(CS)는 Ncdh 트랜지스터(Tr13)의 게이트-소스 사이에 제공된 기생 용량일 수 있다. 또한, Nch 트랜지스터(Tr12)c는 도 2의 선택 트랜지스터(Trsel)에 동등하다.
예를 들면 도 12에 도시된 바와 같은, 그러한 구조를 가진 화소 드라이버 회로(DC)의 발광 장치들(유기 EL 장치들(OEL))의 광 생성 구동 제어는 (Tsc = Tse + Tnse)로 설정함으로써 수행한다. 하나의 스캐닝 시기(Tsc)는 하나의 싸이클을 표시한다. 선택 기간(Tse)(기입 작동 기간)은 열거된 스캐닝 라인 그룹(SLi)에 접속된 복수개의 라인들의 표시 화소들을 선택하고, 표시 데이터에 대응하는 계조 전류(Ipix)를 기입하며, 이 하나의 스캐닝 기간(Tsc) 내부에 전압 성분으로서 수용된다. 선택 기간(Tse)에 기입되는 비선택 기간(Tnse)(발광 작동 기간)은 전압 성분에 기초하여 유기 EL 장치들(OEL)에 위에 언급한 표시 데이터에 따른 광 생성 장치를 제공하고, 소정의 발광 계조에 의해 발광 작동을 수행한다. 여기서, 선택 기간(Tse)은 복수개의 표시 화소들(EM)에 접속된 모든 스캐닝 라인 그룹들(SLi)을 위해 설정되어 타임 기간 중복이 서로 일어나지 않도록 한다.
(선택 기간: 기입 작동 기간)
즉, 표시 화소들의 선택 기간(Tse)에서, 도 12에 도시된 바와 같이, 첫째로, 고-레벨 스캐닝 신호(Vsel)(Vslh)가 스캐닝 드라이버(120)로부터 열거된 스캐닝 라인 그룹들(SLi)로 인가되고, 복수개의 라인들의 표시 화소들이 집합적으로 선택 상태로 설정되는 동안, 저-레벨 전원 장치 전압(Vscl)이 적합한 복수개의 라인들의 표시 화소들의 공급 라인들(VL)로 인가된다. 또한, 이 시간에 동시에 맞추어, 적합한 복수개의 라인들의 표시 화소들에 대응하는 음 극성의 계조 전류(-Ipix)가 데이터 드라이버(130)로부터 각 데이터 라인 그룹(DLj)으로 인가된다.
따라서, 화소 드라이버 회로(DC)로 구성된 Nch 트랜지스터들(Tr11, Tr12)은 "온" 작동을 수행한다. 저-레벨 전원 장치 전압(Vsc)(Vscl)이 데이터 라인들(DL)을 통해 음 극성의 계조 전류(-Ipix)를 유도하는 작동을 수행하는 접촉점(특히, Nch 트랜지스터(Tr13)의 게이트 터미널과 축전지(Cs)의 한 쪽 말단)에 인가됨에 따라, 저-레벨 전원 장치 전압(Vscl)으로부터 낮은 전기 전위의 전압 레벨이 접촉점(N12)즉, Nch 트랜지스터(Tr13)의 소스 터미널과 축전지(Cs)의 다른 말단에 인가된다.
그러므로, 전기적 전위 차가 접촉점(N11)과 (N12) 사이(Nch 트랜지스터(Tr12)의 게이트-소스 사이)에 일어날 때, Nch 트랜지스터(Tr13)는 "온" 작동을 수행한다. 도 11a에 도시된 바와 같이, 계조 전류(Ipix)에 대응하는 기입 전류(Ia)는 Nch 트랜지스터(Tr13), 접촉점(N12), Nch 트랜지스터(Tr12) 및 데이터 라인들(DL)을 통해 공급 라인들(VL)로부터 데이터 드라이버(130)에 까지 흐른다. 따라서, 접촉점(N11)과 (N12) 사이(Nch 트랜지스터(Tr13)의 게이트-소스 사이)와 전압 성분으로서 수용하는(충전 전압) 기입 작동 사이에 생성되는 전기적 전위 차에 대응하는 전하를 저장하는 축전지(Cs)(충전)이 수행된다. 게다가, 접지 전위보다 낮은 전압 레벨을 가진 전원 장치 전압(Vscl)이 공급 라인들(VL)에 인가되고, 기입 전류(Ia)가 데이터 라인들(DL)의 방향으로 흐르도록 더 제어된다. 유기 EL 장치들(OEL)의 양극 터미널(접촉점(N12))에 인가되는 전기적 전위는 음극 터미널의 전기적 전위(접지 전위)보다 낮아지기 때문에, 역-바이어스가 유기 EL 장치들(OEL)에 인가되고, 구동 전류가 유기 EL 장치들에 흐르지 않으며, 발광 장치가 수행되지 않는다.
(비선택 기간: 발광 작동 기간)
다음에, 선택 기간(Tse)의 종료 이후에 비선택 기간(Tnse)에서, 도 12에 도시된 바와 같이, 저-레벨 스캐닝 신호(Vsel)(Vsll)가 스캐닝 드라이버(120)로부터 열거된 스캐닝 라인 그룹들(SLi)에 인가되고, 복수개의 라인들의 표시 화소들이 비선택 상태에 설정되는 동안, 고-레벨 전원 장치 전압(Vsch)이 적합한 복수개의 라인들의 표시 화소들의 공급 라인들(VL)에 인가된다. 또한, 이 타이밍에 일치하여, 데이터 드라이버(130)에 의한 계조 전류(Ipix)의 유도 작동이 중지된다.
따라서, 화소 드라이버 회로(DC)를 구성하는 Nch 트랜지스터들(Tr11, Tr12)이 "오프" 작동을 수행한다. 그것이 통과하는 접촉점(N11)으로 전원 장치 전압(Vsc)을 인가하는 동안,즉, Nch 트랜지스터(Tr13)와 축전지(Cs)의 한쪽 말단은 봉쇄된다. 데이터 드라이버(130)에 의한 계조 전류(Ipix)의 유도 작동에 기인한 전압 레벨의 접촉점(N12)(따라서, Nch 트랜지스터(Tr13)의 소스 터미널과 축전지(Cs)의 다른 말단)으로의 인가가 봉쇄되기 때문에, 축전지는 위에서 언급한 선택 기간에 저장된 전하(전압 성분)를 수용한다.
그러므로, 축전지(Cs)가 선택 기간의 기입 작동에 의해 저장되는 전하(전압 성분)를 수용할 때, 접촉점 (N11)과 (N12) 사이(Nch 트랜지스터(Tr13)의 게이트-소스 사이)의 전기적 전위 차가 "온" 상태를 유지하는 Nch 트랜지스터(Tr13)를 수용한다. 또한, 접지 전위보다 높은 전압 레벨을 가진 전원 장치 전압(Vsc)(Vsch)이 공급 라인들(VL)에 인가될 때, 유기 EL 장치들(OEL)의 양극 터미널(접촉점 N12)에 인가되는 전기적 전위는 음극 터미널의 전기적 전위(접지 전위)보다 더 높아진다.
그러므로, 도 11b에 도시된 바와 같이, 소정의 광 생성 구동 전류(Ib)는 Nch 트랜지스터(Tr13)를 통해 순방향-바이어스의 방향으로 유기 EL 장치들(OEL)로 흐르고, 공급 라인들(VL)로부터 접촉점(N12)과 유기 EL 장치들(OEL)은 빛을 방출한다.
여기서, 축전지(Cs)에 의해 수용되는 전압 성분(충전 전압)이 Nch 트랜지스터(Tr13) 내부의 계조 전류(Ipix)에 대응하는 기입 전류를 아래로 흐르게 하는 경우의 전기적 전위 차와 동등하기 때문에, 유기 EL 장치들(OEL)로 흐르는 광 생성 구동 전류(Ib)는 위에서 언급한 기입 전류(Ia)와 동등한 전류값을 가질 것이다. 따라서, 선택 기간(Tse) 이후에 비선택 기간(Tnse)에서, Nch 트랜지스터(Tr13)을 통해 선택 기간(Tse)에 기입된 표시 데이터(계조 전류(Ipix))에 대응하는 전압 성분에 기초하여, 구동 전류는 연속적으로 인가되고 유기 EL 장치들(OEL)은 표시 데이터에 대응하는 발광 계조에 의해 빛을 방출하는 작동을 계속한다.
또한, 도 12에 도시된 바와 같이, 표시 패널(110)을 구성하는 모든 스캐닝 라인 그룹들(SLi)에 위에서 언급한 일련의 작동들을 순차적으로 반복하여 수행함으로써, 표시 패널의 하나의 스크린을 위한 표시 데이터가 기입되고, 빛이 소정의 발 광 계조에 의해 발산되며, 원하는 영상 정보가 표시된다.
본 실시예와 관련된 화소 드라이버 회로(DC)에 적용 가능한 Nch 트랜지스터들(Tr11~Tr13)에 관련하여, Nch 트랜지스터들(Tr11~Tr13)은 n-채널 타입 박막 트랜지스터들(TFTs)로부터 모두 구성될 수 있으므로, n-채널 타입 비결정질 실리콘 TFTs들은 만족스럽게 적용 가능하다. 그 경우에, 이미 확립된 생산 기술이 적용될 수 있고, 안정된 작동 특성들을 가진 화소 드라이버 회로가 상대적으로 저렴하게 생산될 수 있다.
여기서, 본 발명과 관련한 화소 드라이버 회로(DC) 내부에서 소정의 전원 장치 전압(Vcs)을 공급 라인들(VL)에 인가하는 구조로서, 예를 들면 도 13에 도시된 바와 같이, 표시 패널(110)의 스캐닝 라인 그룹들(SLi)을 구성하는 각 스캐닝 라인들과 병렬로 배치된 복수개의 공급 라인들(VL)로 구성된 공급 라인 그룹들(VLi)에 접속된 공급 드라이버(160)를 구성한다. 공급 드라이버(160)로부터 소정의 전압 값을 가진 전원 장치 전압을 시스템 제어기(140)로부터 인가된 인가 제어 신호에 기초한 스캐닝 드라이버(120)로부터 출력된 스캐닝 신호(Vsel)와 일치하는 소정의 시간에 인가하기 위해 만들어진 구조는 만족하게 적용 가능하다.
위에서 언급한 표시 화소들에서, 화소 드라이버 회로로서 3 개의 박막 트랜지스터들을 구성하는 데이터 라인들을 통한 데이터 드라이버의 방향 내부에서 계조 전류를 유인하는 구조의 전류 인가 방법에 대응하는 회로 구조가 도시되었음에도 불구하고, 본 발명은 적어도 전류 인가 방법을 적용하는 화소 드라이버 회로로 구성된 표시 장치의 본 실시예에 제한되지는 않는다; 광 생성 제어 트랜지스터는 발 광 장치들로의 구동 전류의 인가를 제어한다; 기입 제어 트랜지스터가 계조 전류의 기입 작동을 제어한 이후에, 표시 데이터에 따라 계조 전류(기입 전류)를 수용할 뿐만 아니라 이 계조 전류에 기초하여, 위에서 언급한 광 생성 제어 트랜지스터의 "온" 작동을 수행하고, 광 생성 드라이브가 공급된다. 이것은 만일 발광 장치들이 소정의 발광 계조에 의한 빛을 발산하기 위해 만들어지면 다른 회로 구조를 갖기 위해 필요한 것이다. 예를 들면, 4 개의 박막 트랜지스터들로 구성된 회로 구조를 가질 수 있고, 데이터 드라이버로부터 데이터 라인들에 계조 전류들을 인가(유인)하는 회로의 구조들을 더 가질 수 있다.
게다가, 위에서 언급한 실시예에서, 표시 화소들을 구성하는 발광 장치들로서 유기 EL 장치들을 적용하는 구조가 도시되었음에도 불구하고, 본 발명에 관련된 표시 장치는 이것에 국한되지는 않는다. 만일 그것이 광 생성 구동 전류를 인가하기 위한 전류값에 따른 소정의 발광성에 의한 발광 작동을 수행할 수 있는 전류 제어 타입 발광 장치이면, 위에서 언급한 유기 EL 장치들을 제외한 발광 다이오드들 또는 다른 발광 장치들은 만족할 만하게 적용 가능하다.
(유기 EL 장치들의 광 생성 구조)
여기서, 위에서 언급한 실시예에 관련한 표시 화소들에 적용 가능한 유기 EL 장치들의 구조를 상세히 설명하겠다.
도 14a와 14b는 본 발명과 관련된 표시 장치의 표시 화소들에 적용 가능한 유기 EL 장치들의 구조를 도시한 개략적인 단면도이다.
위에서 언급하였듯이, 본 실시예에 관련된 표시 장치는 표시 패널에 배치된 복수개의 라인들(예를 들면, 4 개의 라인들)의 모든 표시 화소에 단일 스캐닝 신호가 인가된 각각의 스캐닝 라인 그룹들(SLi)과 서로 행들에 배치된 구조를 가진 복수개의 데이터 라인들(4 개)로 구성되어 이들 복수개의 라인들의 표시 화소들에 대응하는 데이터 라인 그룹들(DLj)에 접속된다. 특별히, 각 표시 화소들의 행들의 서로 간의 사이의 영역에 배치된 데이터 라인들의 수는 각각 그리고 모든 행을 위한 하나의 데이터 라인에 배치된 구조를 가진 표시 패널과 비교하여 복수 배(4 배) 증가하고, 위에서 언급한 행들 사이에 제공된 배선 형성 영역은 근본적으로 증가한다.
여기서, 알려진 유기 EL 장치들의 구조의 하나는 도 14a에 도시된 바와 같이 보텀 발산 구조를 갖고, 하나는 도 14b에 도시된 바와 같이 탑 발산 구조를 갖는다.
도 14a에 도시된 바와 같이, 보텀 발산 구조는 유리 기판 등과 같은, 투명 절연 기판(11)의 전체 표면부 위에 순차적으로 절편되고, 인듐 틴 산화물(ITO)과 같은 투명한 전극 물질들로 구성된 양극 전극(12A)(양극), 유기 합성물 등의 발광 물질들로 구성된 유기 EL 층(13)(발광 층), 그리고 비싼 금속 물질로 구성된 반사 성질을 갖는 음극 전극(14a)(음극)으로 구성되는 구조를 갖는다. 여기서, 도 14a 내부의 소자(15)는 유기 EL 장치들의 광 생성 드라이브를 작동하기 위한 각각의 신호들(스캐닝 신호들, 계조 전류 신호들, 전원 장치 전압, 등)이 제공되는 비싼 금속 배선 층이다.
이러한 유기 EL 장치(OEL)에서, 정공과 유기 EL 층(13) 내부에 재결합하는 전자의 몇 배의 에너지는 직류 전압 공급 장치로부터 양극 전극(12a)에 양 전압을 인가하고 음극 전극(14a)에 음 전압을 인가하여 빛(hυ)으로서 방사되고, 직류로 흐른다.
다른 한편, 도 14b에 도시된 탑 발산 구조, 절연 기판(11)의 전체 표면 부 위에 비싼 금속 물질로부터 반사 성질을 가진 양극(12b), 유기 EL 층(13), 음극 전극(14b)은 인듐 틴 산화물(ITO)과 같은 투명 전극 물질들로 구성되고, 순차적으로 절편되는 구조를 갖는다. 양극 전극(12b)에 양 전압 그리고 음극 전극(14b)에 음 전압을 인가하고 직류 전류를 흐르게 함으로써, 투명 음극 전극(14b)은 투과 광(hυ)을 방사한다.
도 14a에 도시된 바와 같이 보텀 발산 구조를 가진 유기 EL 장치들(OEL)이 위에 언급한 바와 같이, 본 실시예에 관련한 표시 장치(표시 화소들)에 인가될 때, 데이터 라인들의 수가 근본적으로 증가하기 때문에, 유기 EL 장치들(양극 전극(12a), 음극 전극(14a), 및 유기 EL 층(13)으로 구성된 구조)과 절연 기판(11) 사이에 배치된 배선 층(15)은 증가하고, 유기 EL 층으로부터 방사된 빛(hυ)은 데이터 라인들(배선 층(15))에 의해 봉쇄되고 영향을 받으며, 표시 패널의 유효구경 비율은 감소한다.
그리고 나서, 본 실시예에서, 유기 EL 장치들의 구조를 위한, 도 14B에 도시된 탑 발산 구조를 가진 유기 EL 장치들(OEL)은 만족할 만하게 적용 가능하다.
더 상세하게는, 이 탑 발산 구조에 기초하여, 고 표면 광도를 가진 표시 패널과 만족스런 표시 영상품질이 표시 패널의 유효구경 비율 감소가 없이 얻어질 수 있다. 만일 데이터 라인들의 수가 증가하는 경우이더라도, 유기 EL 장치들(OEL)의 광 생성 드라이브를 작동하기 위한 배선 층(15)이 형성되는 절연 기판(11) 측면에 빛(hυ)이 반대 방향으로 방사되기 때문에 배선 형성 영역은 증가한다.
본 발명은 바람직한 실시예들을 참조하면서 상술 되었지만, 본 발명은 본 명세서에서 나타난 상기 실시예들에 한정되는 것은 아니다.
이외에 여러 실시형태와 변경들이 본 발명의 사상과 범위의 큰 틀을 벗어나지 않고 얼마든지 구현될 수 있다. 또한, 상술된 실시예들은 본 발명을 설명하기 위한 목적으로 제시된 것이지, 본 발명의 범위를 국한시키기 위한 것은 아니다. 따라서, 본 발명의 범위는 실시예들보다는 이하의 청구항들에 의해 나타난다. 따라서, 본 발명의 청구항의 등가적 의미내와 본 청구항의 범위내에서 발명된 다양한 변형 형태들도 본 발명의 범위내의 것으로 해석되어야만 한다.
전류 구동 타입 표시 장치들을 가진 복수개의 표시 화소들을 구성하는 표시 패널을 구동하고 원하는 영상 정보를 표시하는 이 구동 장치를 구성하는 표시 장치로 설정할 뿐만 아니라, 표시 화소들로의 표시 데이터의 기입 작동 시기에 기입 결함에 기인한 표시 영상 품질의 악화가 제어될 수 있는 구동 장치를 제공하는 것이 본 발명의 주요한 목적이다. 그러므로, 본 발명은 고 해상도와 표시 패널의 확장과 관련 있는 만족할 만한 표시 영상 품질을 얻을 수 있는 장점이 있다.

Claims (41)

  1. 복수개의 표시 화소들(EM)을 가진 표시 패널의 각 표시 화소를 구동하는 드라이버 회로로서, 상기 드라이버 회로는 적어도:
    복수개의 열들과 행들에 배치된 상기 복수개의 상기 표시 화소들을 선택 상태에 동시에 설정하기 위한 화소 선택 회로(120);
    각 상기 표시 화소들의 상기 표시 계조를 제공하는 계조 신호들이 인가되고 상기 계조 신호들의 상기 값에 따른 전류값을 가진 신호 전류들을 생성하기 위한 전류 생성 회로(CG); 및
    상기 신호 전류들이 인가되고 상기 화소 선택 회로(120)에 의해 상기 선택 상태에 설정되는 상기 복수개의 표시 화소들에 대응하는 상기 신호 전류들을 받아들여 수용하고 상기 신호 전류들에 기초한 상기 복수개의 열들 내부의 각각의 상기 표시 화소들(EM)에 동시에 상기 계조 전류들을 출력하기 위한 복수개의 전류 홀딩 회로들(CH)로 구성되는 것을 특징으로 하는 드라이버 회로.
  2. 제 1 항에 있어서, 상기 전류 생성 회로(CG)는 상기 화소 선택 회로(120)에 의해 상기 선택 상태에 상기 복수개의 열들 세트의 상기 표시 화소들에 대응하는 상기 신호 전류들 내부에 부합하는 행들의 상기 복수개의 표시 화소들에 대응하는 상기 전류 홀딩 회로들(CH)에 타임 시리즈 데이터로써 신호 전류들을 순차적으로 출력하는 수단으로 구성되는 것을 특징으로 하는 드라이버 회로.
  3. 제 1 항에 있어서, 상기 전류 홀딩 회로들(CH)은 상기 신호 전류들의 타임 시리즈 타이밍에 따라 상기 선택 상태에 상기 복수개의 열들 세트의 각 행의 상기 복수개의 표시 화소들에 대응하는 복수개의 신호 전류들을 순차적으로 받아들이고, 상기 신호 전류들에 기초하여 계조 전류들을 출력하는 복수개의 전류 저장 회로들(31A, 31B, 31C, 31D)로 구성되는 것을 특징으로 하는 드라이버 회로.
  4. 제 3 항에 있어서, 상기 전류 홀딩 회로들 내부의 상기 각각의 전류 저장 회로들은 한 쌍의 전류 저장 섹션들(CMa, CMb)로 구성되는 것을 특징으로 하는 드라이버 회로.
  5. 제 4 항에 있어서, 상기 쌍들의 전류 저장 섹션들(CMa, CMb)은 상기 전류 생성 회로로부터 상기 전류 저장 섹션들의 한쪽 면으로 출력되는 상기 신호 전류들을 받아들여 수용하는 작동; 및 상기 전류 저장 섹션들의 상기 다른 면에 수용되는 상기 신호 전류들에 기초하는 상기 표시 화소들에 상기 계조 전류들을 출력하는 작동을 병렬로 동시에 수행하기 위해 제어되는 것을 특징으로 하는 드라이버 회로.
  6. 제 4 항에 있어서, 상기 전류 저장 섹션들(CMa, CMb)은 상기 전류 생성 회로로부터 출력된 상기 신호 전류들을 받아들이고 상기 신호 전류들의 상기 전류값에 대응하는 상기 전압 성분을 수용하는 전압 성분 홀딩 섹션들로 구성되는 것을 특징 으로 하는 드라이버 회로.
  7. 제 6 항에 있어서, 상기 전압 성분 홀딩 섹션들은 상기 신호 전류들에 대응하는 상기 전압 성분으로서 상기 전하가 기입되는 용량성 소자(C31)를 갖는 것을 특징으로 하는 드라이버 회로.
  8. 제 7 항에 있어서, 상기 전압 성분 홀딩 섹션들은 상기 소스-드레인 사이에서 상기 신호 전류들이 흐르는 필드-효과 트랜지스터들(M33)을 갖고; 상기 용량성 소자(C31)는 적어도 상기 필드-효과 트랜지스터들의 상기 소스-게이트 사이의 기생 용량으로 구성되고; 그리고 상기 신호 전류들에 기초한 소스-게이트 사이의 상기 전압은 상기 용량성 소자에 기입되는 것을 특징으로 하는 드라이버 회로.
  9. 제 1 항에 있어서, 상기 전류 홀딩 회로들(CH)은 상기 전류 생성 회로로부터 출력된 상기 신호 전류들에 따른 상기 전압 성분을 수용하는 제 1 타이밍 작동; 및 상기 계조 전류로서 상기 전압 성분에 따른 상기 전류들을 출력하는 제 2 타이밍 작동을 갖는 것을 특징으로 하는 드라이버 회로.
  10. 제 1 항에 있어서, 상기 표시 화소들(EM)은 상기 계조 전류에 따라 상기 발광성 계조에 의해 발광 작동을 수행하는 전류 제어 타입 발광 장치들(OEL)로 구성되는 것을 특징으로 하는 드라이버 회로.
  11. 제 1 항에 있어서, 상기 화소 선택 회로는 공통으로 상기 복수개의 열들 세트의 복수개의 표시 화소들로의 단일 스캐닝 신호를 상기 선택 상태에 적용하는 수단으로 구성되는 것을 특징으로 하는 드라이버 회로.
  12. 제 1 항에 있어서, 상기 전류 홀딩 회로들은 상기 복수개의 열들 세트의 상기 복수개의 표시 화소들의 모든 행들을 위한 각각의 상기 복수개의 표시 화소들로의 상기 계조 전류들을 동시에 상기 화소 선택 회로에 의해 상기 선택 상태로 인가하는 수단을 갖는 것을 특징으로 하는 드라이버 회로.
  13. 영상 정보를 표시하는 표시 장치로서, 상기 표시 장치는 적어도:
    열들에 배치된 복수개의 스캐닝 라인들(SLia, SLib) 및 행들에 배치된 복숙 개의 데이터 라인들(DLja, DLjd), 그리고 상기 복수개의 스캐닝 라인들과 데이터 라인들의 상기 교차점들 근처에 매트릭스 형태로 배치된 복수개의 표시 화소들(110)로 구성된 표시 패널;
    상기 표시 패널의 상기 복수개의 스캐닝 라인들의 복수개의 스캐닝 라인들의 몇몇을 동시에 선택하는 스캐닝 드라이버 회로(120);
    각각의 상기 표시 화소들의 상기 표시 계조를 공급하는 상기 표시 데이터가 공급되고 상기 표시 데이터의 상기 값에 따라 전류값을 가진 신호 전류들을 생성하는 전류 생성 회로(CG)로 구성되는 신호 드라이버 회로(130); 및
    상기 신호 전류들이 공급되고 상기 스캐닝 드라이버 회로(120)에 의해 선택된 복수개의 스캐닝 라인들의 상기 표시 화소들에 따라 상기 신호 전류들을 받아들여 수용하고 상기 신호 전류들에 기초하여 상기 복수개의 스캐닝 라인들 내부의 각각의 상기 복수개의 표시 화소들에 상기 계조 전류들을 동시에 출력하는 복수개의 전류 홀딩 회로들(CH)로 구성되는 것을 특징으로 하는 영상 정보를 표시하는 표시 장치.
  14. 제 13 항에 있어서, 상기 표시 패널(110)은
    상기 스캐닝 드라이버 회로에 의해 동시 선택이 수행되는 상기 복수개의 스캐닝 라인들의 세트들을 구성하는 복수개의 스캐닝 라인 그룹들(SLi);
    각각의 상기 복수개의 스캐닝 라인 그룹들에 접속되는 복수개의 스캐닝 신호 라인들(SSLi); 및
    상기 복수개의 데이터 라인들 내부의 각각의 상기 스캐닝 라인 그룹들에 접속되는 상기 복수개의 열들의 상기 표시 화소들의 상기 라인 카운트에 대응하는 상기 복수개의 데이터 라인들의 세트들로 구성되는 복수개의 데이터 라인 그룹들(DLj)로 구성되는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서, 상기 스캐닝 드라이버 회로는 상기 복수개의 스캐닝 신호 라인들의 각각에 상기 스캐닝 신호를 순차적으로 적용하는 것을 특징으로 하는 표시 장치.
  16. 제 14 항에 있어서, 상기 복수개의 표시 화소들(EM)은 각각의 상기 스캐닝 라인들과 각각의 상기 데이터 라인 그룹들의 각각의 교차점들 근처에 배치되는 것을 특징으로 하는 표시 장치.
  17. 제 14 항에 있어서, 상기 데이터 라인 그룹들은 상기 표시 패널에 배치된 상기 표시 화소들의 서로 간의 상기 시퀀스들 사이의 각 영역 내에 배치되는 것을 특징으로 하는 표시 장치.
  18. 제 14 항에 있어서, 상기 전류 홀딩 회로들은 상기 데이터 라인 그룹들의 각각의 상기 복수개의 데이터 라인들에 동시에 상기 계조 전류들을 인가하는 수단들로 구성되는 것을 특징으로 하는 표시 장치.
  19. 제 18 항에 있어서, 상기 전류 홀딩 회로들(CH) 내부의 각각의 상기 데이터 라인 그룹들의 상기 복수개의 데이터 라인들에 상기 계조 전류들을 동시에 인가하는 상기 수단들은 각각의 상기 데이터 라인 그룹들의 상기 복수개의 데이터 라인들에 따라 상기 신호 전류들을 받아들이고 상기 신호 전류들에 기초한 계조 전류들을 출력하는 복수개의 전류 저장 회로들(31A, 31B, 31C, 31D)로 구성되는 것을 특징으로 하는 표시 장치.
  20. 제 19 항에 있어서, 상기 전류 생성 회로는 각각의 상기 데이터 라인 그룹들의 각각의 상기 복수개의 데이터 라인들에 연결된 상기 복수개의 표시 화소들에 대응하는 타임 시리즈 데이터로서 상기 전류 홀딩 회로들에 인가되는 상기 신호 전류들을 생성하고 출력하는 수단으로 구성되는 것을 특징으로 하는 표시 장치.
  21. 제 20 항에 있어서, 각각의 상기 복수개의 전류 저장 회로들은 상기 신호 전류들의 상기 타임 시리즈 타이밍에 따라 각각의 상기 데이터 라인 그룹들의 상기 복수개의 데이터 라인들에 접속된 각각의 상기 복수개의 표시 화소들에 대응하는 상기 복수개의 신호 전류들로서 상기 전류 생성 회로들로부터 상기 타임 시리즈 데이터로서 인가되는 상기 신호 전류들을 순차적으로 받아들이는 수단으로 구성되는 것을 특징으로 하는 표시 장치.
  22. 제 19 항에 있어서, 각각의 상기 복수개의 전류 저장 회로들은 병렬로 배치된 한 쌍의 전류 저장 섹션들(CMa, CMb)로 구성되는 것을 특징으로 하는 표시 장치.
  23. 제 22 항에 있어서, 상기 쌍들의 전류 저장 섹션들은 상기 전류 생성 회로로부터 상기 전류 저장 섹션들의 한쪽 면으로 출력된 상기 신호 전류들을 받아들이고 수용하는 작동; 및 상기 전류 저장 섹션들의 상기 다른 면에 수용된 상기 신호 전류들에 기초하여 상기 데이터 라인들에 상기 계조 전류들을 인가하는 작동을 병렬 로 동시에 수행하기 위해 제어되는 것을 특징으로 하는 표시 장치.
  24. 제 22 항에 있어서, 각각의 상기 전류 저장 섹션들은 상기 전류 생성 회로로부터 출력된 상기 신호 전류들을 받아들이고 상기 신호 전류들의 상기 전류값에 대응하는 상기 전압 성분을 수용하는 전압 성분 홀딩 섹션들로 구성되는 것을 특징으로 하는 표시 장치.
  25. 제 24 항에 있어서, 상기 전압 성분 홀딩 섹션들은 상기 신호 전류들에 대응하는 상기 전압 성분으로서 상기 전하가 기입되는 용량성 소자(C31)로 구성되는 것을 특징으로 하는 표시 장치.
  26. 제 25 항에 있어서, 상기 전압 성분 홀딩 섹션들은 소스-드레인 사이에 상기 신호 전류들을 흐르는 필드-효과 트랜지스터들(M33); 최소한 상기 필드-효과 트랜지스터들의 상기 소스-게이트 사이의 기생 용량으로 구성되는 상기 용량성 소자; 및 상기 신호 전류들에 기초하여 상기 용량성 소자에 기입된 소스-게이트 사이의 상기 전압으로 구성되는 것을 특징으로 하는 표시 장치.
  27. 제 13 항에 있어서, 상기 전류 홀딩 회로들은 상기 전류 생성 회로로부터 출력된 상기 신호 전류들에 대응하는 상기 전압 성분을 수용하는 제 1 타이밍 작동; 및 상기 계조 전류들로서 상기 전압 성분에 대응하는 상기 전류들을 출력하는 제 2 타이밍 작동으로 구성되는 것을 특징으로 하는 표시 장치.
  28. 제 13 항에 있어서, 상기 표시 패널은 상기 표시 패널의 모든 상기 복수개의 스캐닝 라인들과 상기 스캐닝 라인 그룹들에 접속된 단일 스캐닝 신호 라인을 포함하는 단일 스캐닝 라인 그룹들; 및
    상기 스캐닝 신호 라인들에 단일 스캐닝 신호를 적용하고 상기 표시 패널의 모든 상기 복수개의 표시 화소들을 동시에 선택하는 상기 스캐닝 드라이버 회로로 구성되는 것을 특징으로 하는 표시 장치.
  29. 제 13 항에 있어서, 상기 표시 화소들(EM)은 상기 계조 전류들에 기초한 전류값을 가진 구동 전류들을 생성하는 화소 드라이버 회로(DC); 및
    상기 구동 전류들의 상기 전류값에 기초한 상기 표시 발광에 의해 작동하는 전류 제어 타입 표시 장치들(OEL)로 구성되는 것을 특징으로 하는 표시 장치.
  30. 제 29 항에 있어서, 상기 표시 장치들은 상기 구동 전류들의 상기 전류값에 기초한 상기 발광의 광도에 의한 발광 작동을 수행하는 발광 장치들을 갖는 것을 특징으로 하는 표시 장치.
  31. 제 30 항에 있어서, 상기 발광 장치들은 유기 전기발광 장치들인 것을 특징으로 하는 표시 장치.
  32. 제 31 항에 있어서, 상기 유기 전기발광 장치들은 상기 스캐닝 라인들과 상기 데이터 라인들이 제공되는 상기 기판의 상기 전체 표면에 분포되어 제공되고, 상기 기판의 상기 반대 방향 내부의 상기 발광 작동에 의해 방출되는 상기 빛을 발산하는 탑 발산 구조를 갖는 것을 특징으로 하는 표시 장치.
  33. 제 29 항에 있어서, 상기 화소 드라이버 회로는 적어도 상기 계조 전류들을 수반하는 상기 전하를 저장하는 전하 저장 회로와 상기 전하 저장 회로에 저장된 상기 전하에 기초하여 상기 표시 장치에 인가되는 상기 구동 전류들을 생성하는 구동 제어 회로로 구성되는 것을 특징으로 하는 표시 장치.
  34. 제 33 항에 있어서, 상기 표시 화소들은 상기 스캐닝 드라이버 회로에 의해 상기 복수개의 표시 화소들이 동시에 선택될 때 선택 기간 동안 상기 계조 전류들을 수반하는 상기 전하가 상기 화소 드라이버 회로의 상기 전하 저장 회로에 저장되도록 제어되고; 상기 화소 드라이버 회로의 상기 구동 제어 회로에 의해 생성된 상기 구동 전류들은 상기 복수개의 표시 화소들이 선택되지 않을 때 비선택 기간 동안 상기 표시 장치에 인가되는 것을 특징으로 하는 표시 장치.
  35. 제 34 항에 있어서, 각각의 상기 표시 화소들의 상기 선택 기간 동안, 상기 표시 장치는 역방향-바이어스 조건으로 전환함으로써 비선택 상태로 설정되고; 각 각의 상기 표시 화소들의 상기 비선택 기간 동안, 상기 표시 장치는 순방향-바이어스 조건으로 전환함으로써 상기 작동 상태로 설정되는 것을 특징으로 하는 표시 장치.
  36. 영상 정보를 표시하는 표시 장치의 구동 방법으로서, 적어도:
    복수개의 스캐닝 라인들의 각각의 교차점들 근처에 배치된 복수개의 표시 화소들과 열들과 행들의 방향에 연장되어 분포된 복수개의 데이터 라인들로 구성되는 표시 패널; 상기 표시 패널의 상기 복수개의 스캐닝 라인들의 상기 복수개의 스캐닝 라인들의 몇몇에 접속되는 상기 복수개의 열들의 복수개의 표시 화소들을 동시에 선택하는 스캐닝 드라이버 회로; 및 상기 스캐닝 드라이버 회로에 의해 선택된 상기 복수개의 표시 화소들에 각각의 상기 표시 화소들의 표시 계조를 제공하는 상기 표시 데이터에 따라 계조 전류들을 출력하는 신호 드라이버 회로로 구성되는 상기 표시 장치;
    각각의 상기 표시 화소들의 상기 표시 계조를 제공하는 상기 신호 드라이버 회로에 의해 공급되는 상기 표시 데이터, 표시 날짜의 값에 따른 전류값을 갖도록 생성되는 신호 전류들;
    상기 스캐닝 드라이버 회로에 의해 선택된 상기 복수개의 열들의 상기 표시 화소들에 대응하는 상기 신호 전류들로서 순차적으로 받아들여져 수용되는 상기 신호 전류들;
    상기 신호 전류들에 기초한 상기 복수개의 스캐닝 라인들에 접속된 상기 복 수개의 열들의 각각의 상기 표시 화소들에 동시에 출력되는 상기 계조 전류들;
    상기 스캐닝 드라이버 회로에 의해 동시에 선택되는 상기 복수개의 스캐닝 라인들, 상기 복수개의 표시 화소들에 기입되는 상기 계조 전류들; 및
    상기 계조 전류들이 기입되는 상기 계조 전류들의 상기 전류값에 기초한 상기 표시 발광에 의해 작동하는 상기 복수개의 표시 화소들로 구성되는 것을 특징으로 하는 영상 정보를 표시하는 표시장치의 구동방법.
  37. 제 36 항에 있어서, 상기 신호 전류들은 상기 스캐닝 드라이버 회로에 의해 선택된 상기 복수개의 열들의 상기 표시 화소들에 대응하는 타임 시리즈 데이터로서 생성되는 것을 특징으로 하는 표시장치의 구동방법.
  38. 제 37 항에 있어서, 상기 신호 전류들의 상기 수용은 상기 신호 전류들의 상기 타임 시리즈 타이밍에 따라 상기 복수개의 열들의 상기 표시 화소들에 대응하는 복수개의 신호 전류들로서 순차적으로 수용되는 것을 특징으로 하는 표시장치의 구동방법.
  39. 제 38 항에 있어서, 각각의 상기 표시 화소들을 위한 상기 신호 전류들로서의 신호 전류들의 상기 수용과 상기 계조 전류들의 출력이 상기 신호 전류들에 기초하여 병렬로 동시에 수행되는 것을 특징으로 하는 표시장치의 구동방법.
  40. 제 36 항에 있어서, 상기 표시 화소들은 적어도:
    상기 계조 전류들을 수반하는 상기 전하를 저장하는 전하 저장 회로; 및 상기 전하 저장 회로에 저장된 상기 전하에 기초한 상기 표시 장치에 인가되는 상기 구동 전류들을 생성하는 구동 제어 회로; 및 상기 구동 전류들의 상기 전류값에 기초한 상기 표시 발광에 의해 작동하는 상기 전류 제어 타입 표시 장치들로 구성된 화소 드라이버 회로;
    상기 화소 드라이버 회로의 상기 전하 저장 회로에 저장되는 상기 계조 전류들을 수반하는 상기 전하 및 상기 스캐닝 드라이버 회로에 의해 상기 복수개의 스캐닝 라인들이 선택될 때 상기 선택 기간에 수행되는 상기 계조 전류들의 상기 기입;
    상기 복수개의 스캐닝 라인들이 선택되지 않았을 때 비선택 기간 동안 상기 화소 드라이버 회로의 상기 구동 제어 회로에 의해 상기 전하 저장 회로에 축적되는 상기 전하에 기초하여 상기 표시 장치에 인가되는 상기 구동 전류들 및 상기 구동 회로들의 상기 값에 따른 상기 표시 발광에 의해 작동하는 상기 표시 장치로 구성되는 것을 특징으로 하는 표시장치의 구동방법.
  41. 제 40 항에 있어서, 각각의 상기 표시 화소들의 상기 선택 기간 동안, 상기 표시 장치는 역방향-바이어스 조건으로 전환함으로써 비작동 상태에 설정되고; 각각의 상기 표시 화소들의 상기 비선택 기간 동안, 상기 표시 장치는 순방향-바이어스 조건으로 전환함으로써 작동 상태에 설정되는 것을 특징으로 하는 표시장치의 구동방법.
KR1020057017806A 2003-03-25 2004-03-24 구동 장치 및 표시 장치 KR100742838B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003082465A JP3952979B2 (ja) 2003-03-25 2003-03-25 表示駆動装置及び表示装置並びにその駆動制御方法
JPJP-P-2003-00082465 2003-03-25

Publications (2)

Publication Number Publication Date
KR20060002850A true KR20060002850A (ko) 2006-01-09
KR100742838B1 KR100742838B1 (ko) 2007-07-25

Family

ID=33094920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057017806A KR100742838B1 (ko) 2003-03-25 2004-03-24 구동 장치 및 표시 장치

Country Status (8)

Country Link
US (1) US7855699B2 (ko)
EP (1) EP1618548A2 (ko)
JP (1) JP3952979B2 (ko)
KR (1) KR100742838B1 (ko)
CN (1) CN100435200C (ko)
HK (1) HK1087515A1 (ko)
TW (1) TWI248060B (ko)
WO (1) WO2004086347A2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520827B1 (ko) * 2003-06-21 2005-10-12 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 표시패널의 구동장치 및 구동방법과일렉트로 루미네센스 표시장치의 제조방법
US7944414B2 (en) * 2004-05-28 2011-05-17 Casio Computer Co., Ltd. Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus
JP4074276B2 (ja) * 2004-09-02 2008-04-09 株式会社東芝 半導体装置
WO2006062180A1 (en) 2004-12-06 2006-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4743485B2 (ja) * 2005-05-24 2011-08-10 カシオ計算機株式会社 表示装置及びその表示駆動方法
US7868880B2 (en) 2005-05-24 2011-01-11 Casio Computer Co., Ltd. Display apparatus and drive control method thereof
JP5110341B2 (ja) * 2005-05-26 2012-12-26 カシオ計算機株式会社 表示装置及びその表示駆動方法
JP2006330138A (ja) * 2005-05-24 2006-12-07 Casio Comput Co Ltd 表示装置及びその表示駆動方法
KR100666646B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
JP2007241012A (ja) * 2006-03-10 2007-09-20 Casio Comput Co Ltd 表示装置及びその駆動制御方法
KR100719670B1 (ko) 2006-04-06 2007-05-18 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치
CN1963906B (zh) * 2006-11-10 2010-05-12 北京巨数数字技术开发有限公司 逐列翻转驱动控制系统及其方法和led显示屏
JP4284558B2 (ja) * 2007-01-31 2009-06-24 カシオ計算機株式会社 表示駆動装置及び表示装置並びにその駆動制御方法
JPWO2009037817A1 (ja) * 2007-09-19 2011-01-06 パナソニック株式会社 輪郭補正装置、輪郭補正方法、映像表示装置
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
JP2009258301A (ja) * 2008-04-15 2009-11-05 Eastman Kodak Co 表示装置
JP2010204617A (ja) * 2009-03-24 2010-09-16 Casio Computer Co Ltd 表示装置及び表示装置の製造方法
JP4778115B2 (ja) 2009-03-06 2011-09-21 パナソニック株式会社 画像表示装置
KR101056317B1 (ko) * 2009-04-02 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP5106598B2 (ja) * 2010-08-09 2012-12-26 三菱電機株式会社 表示装置
JP2012133070A (ja) * 2010-12-21 2012-07-12 Sanyo Engineer & Construction Inc Ｌｃｏｓ素子の駆動回路
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
TWI467755B (zh) * 2011-07-19 2015-01-01 Innolux Corp 有機電激發光顯示裝置
TWI456555B (zh) * 2011-12-23 2014-10-11 Innolux Corp 顯示系統
CN103377626A (zh) * 2012-04-26 2013-10-30 奕力科技股份有限公司 显示装置及扫描驱动器
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
TWI547921B (zh) * 2014-10-29 2016-09-01 聯詠科技股份有限公司 顯示面板
CN105632389B (zh) * 2014-11-07 2020-08-11 联咏科技股份有限公司 显示面板
CN105405393B (zh) * 2015-12-07 2018-01-12 西安诺瓦电子科技有限公司 Led显示屏驱动控制方法及装置
CN113744631B (zh) * 2020-05-28 2023-08-29 元太科技工业股份有限公司 显示面板
TWI740516B (zh) * 2020-05-28 2021-09-21 元太科技工業股份有限公司 顯示面板
US11417275B2 (en) * 2020-06-29 2022-08-16 Seiko Epson Corporation Circuit device, electro-optical element, and electronic apparatus
CN113325644A (zh) * 2021-05-31 2021-08-31 Tcl华星光电技术有限公司 显示面板和电子设备
CN113568232B (zh) * 2021-09-27 2021-12-28 南京初芯集成电路有限公司 像素单元、阵列基板及驱动方法、液晶面板和液晶显示屏

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114189A (en) 1981-01-07 1982-07-15 Hitachi Ltd Matrix display device
EP0648403A1 (en) 1992-06-30 1995-04-19 Westinghouse Electric Corporation Gray-scale stepped ramp generator with individual step correction
DE4439203C2 (de) * 1994-11-03 2001-06-28 Bosch Gmbh Robert Schaltungsanordnung zur Auswertung eines Beschleunigungssensorsignals
JP3208299B2 (ja) * 1995-02-20 2001-09-10 シャープ株式会社 アクティブマトリクス方式液晶駆動回路
JP3513371B2 (ja) * 1996-10-18 2004-03-31 キヤノン株式会社 マトリクス基板と液晶装置とこれらを用いた表示装置
GB9803441D0 (en) 1998-02-18 1998-04-15 Cambridge Display Tech Ltd Electroluminescent devices
JP3410952B2 (ja) * 1998-02-27 2003-05-26 シャープ株式会社 液晶表示装置およびその駆動方法
JP2000056730A (ja) * 1998-06-05 2000-02-25 Canon Inc 画像形成装置及び画像形成方法
JP3315652B2 (ja) * 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
JP2000259124A (ja) 1999-03-05 2000-09-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP3485874B2 (ja) * 2000-10-04 2004-01-13 富士通日立プラズマディスプレイ株式会社 Ｐｄｐの駆動方法および表示装置
JP3548844B2 (ja) 2000-10-16 2004-07-28 三星エスディアイ株式会社 カラー有機ｅｌディスプレイの駆動方法
JP3793016B2 (ja) 2000-11-06 2006-07-05 キヤノン株式会社 固体撮像装置及び撮像システム
JP2003195815A (ja) * 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP2002221934A (ja) * 2001-01-25 2002-08-09 Fujitsu Hitachi Plasma Display Ltd 表示装置の駆動方法及びプラズマディスプレイ装置
KR100394006B1 (ko) 2001-05-04 2003-08-06 엘지전자 주식회사 전류구동 표시소자의 더블 스캔 구조 및 제조방법
US20020167479A1 (en) 2001-05-10 2002-11-14 Koninklijke Philips Electronics N.V. High performance reflective liquid crystal light valve using a multi-row addressing scheme
JP3610923B2 (ja) 2001-05-30 2005-01-19 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
US6734636B2 (en) 2001-06-22 2004-05-11 International Business Machines Corporation OLED current drive pixel circuit
JP2003015604A (ja) 2001-07-04 2003-01-17 Optrex Corp 有機エレクトロルミネッセンスディスプレイ
US7012597B2 (en) * 2001-08-02 2006-03-14 Seiko Epson Corporation Supply of a programming current to a pixel
EP1288901B1 (en) 2001-08-29 2019-05-15 Gold Charm Limited A semiconductor device for driving a current load device and a current load device provided therewith
WO2003040814A1 (en) * 2001-11-05 2003-05-15 Samsung Electronics Co., Ltd. Liquid crystal display and driving apparatus thereof
JP3887229B2 (ja) * 2001-12-28 2007-02-28 沖電気工業株式会社 電流駆動型表示装置の駆動回路
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
KR100432651B1 (ko) * 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
JP3970110B2 (ja) * 2002-06-27 2007-09-05 カシオ計算機株式会社 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
JP2004045488A (ja) * 2002-07-09 2004-02-12 Casio Comput Co Ltd 表示駆動装置及びその駆動制御方法
JP3789108B2 (ja) * 2002-10-09 2006-06-21 キヤノン株式会社 画像表示装置
JP4172250B2 (ja) * 2002-11-01 2008-10-29 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法及び電子機器
CN100568321C (zh) * 2002-12-26 2009-12-09 株式会社半导体能源研究所 发光装置及电子设备

Also Published As

Publication number Publication date
JP2004287349A (ja) 2004-10-14
KR100742838B1 (ko) 2007-07-25
HK1087515A1 (en) 2006-10-13
US7855699B2 (en) 2010-12-21
WO2004086347A3 (en) 2004-12-02
TW200425042A (en) 2004-11-16
EP1618548A2 (en) 2006-01-25
US20060017668A1 (en) 2006-01-26
CN1764938A (zh) 2006-04-26
WO2004086347A2 (en) 2004-10-07
CN100435200C (zh) 2008-11-19
TWI248060B (en) 2006-01-21
JP3952979B2 (ja) 2007-08-01

Similar Documents

Publication Publication Date Title
KR100742838B1 (ko) 구동 장치 및 표시 장치
TWI261217B (en) Driving circuit of signal line and light emitting apparatus
KR100558779B1 (ko) 전류 구동회로 및 그 구동방법, 및 그 회로를 이용한전자발광 표시장치
CN100541567C (zh) 显示装置及其驱动控制方法
US7944414B2 (en) Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus
CN100423070C (zh) 具有往复转换工作电流驱动电路和同步行扫描的oled显示器
JP4628447B2 (ja) 半導体装置
JP2005099712A (ja) 表示装置の駆動回路および表示装置
TW200307243A (en) Display apparatus and driving method thereof
US8593381B2 (en) Method of driving light-emitting device
JP4111128B2 (ja) 表示駆動装置及び表示装置並びにその駆動制御方法
JP3915907B2 (ja) 発光駆動回路及び表示装置並びにその駆動制御方法
JP5891493B2 (ja) 表示パネルおよびその駆動方法、表示装置ならびに電子機器
JP4329868B2 (ja) 表示装置
JP4753096B2 (ja) 表示駆動装置、表示装置及びその表示駆動方法
JP4517387B2 (ja) 表示駆動装置及び表示装置並びにその駆動制御方法
JP2010015187A (ja) 表示装置及びその駆動制御方法
JP2004004638A (ja) 発光装置の駆動方法
JP2006018038A (ja) 表示駆動装置及び表示装置並びにその駆動制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140711

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150710

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 12