KR20050122745A - 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의메탈라인 형성 방법 - Google Patents

워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의메탈라인 형성 방법 Download PDF

Info

Publication number
KR20050122745A
KR20050122745A KR1020040048375A KR20040048375A KR20050122745A KR 20050122745 A KR20050122745 A KR 20050122745A KR 1020040048375 A KR1020040048375 A KR 1020040048375A KR 20040048375 A KR20040048375 A KR 20040048375A KR 20050122745 A KR20050122745 A KR 20050122745A
Authority
KR
South Korea
Prior art keywords
hard mask
film
forming
sacrificial hard
etching
Prior art date
Application number
KR1020040048375A
Other languages
English (en)
Other versions
KR100714284B1 (ko
Inventor
김광옥
조윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040048375A priority Critical patent/KR100714284B1/ko
Priority to US11/019,740 priority patent/US20050287802A1/en
Publication of KR20050122745A publication Critical patent/KR20050122745A/ko
Application granted granted Critical
Publication of KR100714284B1 publication Critical patent/KR100714284B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 메탈라인 형성시 포토레지스트의 약한 식각 내성으로 인한 LER(Line Edge Roghness)을 방지할 수 있는 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의 메탈라인 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 워드라인 스트래핑 구조를 이용한 반도체 메모리 소자의 메탈라인 형성 방법에 있어서, 기판 상에 메탈층을 형성하는 단계; 상기 메탈층 상에 희생 하드마스크용 절연막을 형성하는 단계; 상기 희생 하드마스크용 절연막 상에 희생 하드마스크용 텅스텐막을 형성하는 단계; 상기 희생 하드마스크용 텅스텐막 상에 반사방지막을 형성하는 단계; 상기 반사반지막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막을 식각하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 희생 하드마스크용 텅스텐막을 식각하여 텅스텐 희생 하드마스크를 형성하는 단계; 상기 텅스텐 희생 하드마스크를 식각마스크로 상기 희생 하드마스크용 절연막을 식각하여 절연성 희생 하드마스크를 형성하는 단계; 상기 절연성 희생 하드마스크와 상기 텅스텐 희생 하드마스크를 식각마스크로 상기 메탈층을 식각하여 메탈라인을 형성하는 단계; 및 상기 절연성 희생 하드마스크와 텅스텐 희생 하드마스크를 제거하는 단계를 포함하는 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의 메탈라인 형성 방법을 제공한다.

Description

워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의 메탈라인 형성 방법{FORMING METHOD OF METAL LINE IN SEMICONDUCTOR MEMORY DEVICE HAVING WORD LINE STRAPPING STRUCTURE}
본 발명은 반도체 기술에 관한 것으로 특히, 워드라인 스트래핑(Wordline strapping) 구조의 반도체 메모리 소자의 메탈라인 형성 방법에 관한 것이다.
미국의 마이크론(Micron)사 등에서 0.11㎛의 디자인룰에 맞추어 512M의 DDR(Double Data Rate) SDRAM(Synchronous Dynamic Random Access Memory)에 워드라인 스트래핑 구조를 사용하기 시작하였다.
도 1은 워드라인 스트래핑 영역을 도시한 평면 사진이다.
도 1을 참조하면, 워드라인(Wordline)과 서브워드라인(SWD)과 메탈라인(Metal1)과 비트라인(BL)과 소자분리영역(ISO)과 스토리지노드(SN) 등이 도시되어 있다.
칩 프로파일은 도시된 'A'와 같이 거의 정사각형으로 배치됨을 알 수 있으며, 하나의 뱅크 내의 시작과 끝의 매트(Mat)에서 Yi-라인을 부분적으로 넓게 패턴화시킨 구조이다. 이 구조는 8F2의 셀 구조로서 약 61%의 셀 효율을 갖는다.
도 2는 워드라인 스트래핑 구조의 반도체 메모리 소자에서의 감기증폭기 및 서브워드라인 회로 영역을 도시한 평면 사진이다.
도 2를 참조하면, 감지증폭 영역(S/A area)과 메탈라인(Metal1)과 소자분리영역(ISO)과 비트라인(BL)과 스토리지노드(SN) 및 워드라인(Wordline)이 각각 도시되어 있다.
워드라인 스트래핑 구조는 주변영역(Peripheral)의 서브워드라인(SWD)의 공간을 줄이기 위하여 메탈라인(Metal1)을 형성할 때 워드라인과 동일한 피치로 셀 상부에 형성하는 것을 주요 특징으로 한다. 따라서, 셀과 셀 사이에 스트래핑하는 메탈라인 콘택을 형성하여 비트라인과 메탈라인을 연결하던 기존의 방식을 것을 게이트전극까지 메탈콘택을 이용하여 게이트전극과 메탈라인을 연결한 구조이다.
이러한 구조적인 특징 때문에 메탈라인을 형성하기 위한 식각 공정시 게이트전극과 동일한 피치로 패터닝을 해야하므로 포토레지스트에 대한 선택비가 큰 문제가 되고 있다.
디자인룰의 감소로 현재 0.1㎛ 급의 반도체 소자에 사용되고 있는 ArF(불화아르곤) 레이저(λ=193㎚)를 광원으로 사용하는 포토리소그라피 공정의 경우 ArF용 포토레지스트 자체의 약한 식각 내성으로 인해 패턴 변형 등이 심각하게 발생하고 있다.
이러한 포토레지스트 패턴의 식각마스크로서의 한계를 극복하기 위해 질화막을 하드마스크로 이용하게 되었다.
도 3은 질화막을 하드마스크로 이용한 워드라인 스트래핑 구조의 메탈라인 형성 시의 적층 구조를 도시한 단면도이다.
도 3을 참조하면, 기판 상에 TiN막(301)과 Al막(302) 및 TiN막(303)이 적층된 메탈층(M)이 형성되어 있고, 그 상부에 질화막 하드마스크(304)와 반사방지막(305) 및 포토레지스트 패턴(306)이 차례로 적층되어 있다.
도 3의 구조에서 포토레지스트 패턴(306)을 식각마스크로 반사방지막(305)을 식각하고, 다시 질화막 하드마스크(305)를 식각하여 패턴 형성 영역을 정의한 후, 포토레지스트 패턴(306)을 제거한 후, 패턴 형성 영역이 정의된 질화막 하드마스크(304)를 식각마스크로 TiN막(301)과 Al막(302) 및 TiN막(303)이 적층된 메탈층(M)을 식각하여 메탈라인을 형성한다.
이러한 구조에서 메탈층(M) 식각시 선택비를 확보하기 위해 질화막 하드마스크(305)의 두께를 어느 정도는 확보하여야 하며, 이러한 질화막 하드마스(305) 식각시 ArF용 포토레지스트의 고질적인 문제점이 LER(Line Edge Roghness)가 발생한다.
도 4는 질화막 하드마스크를 이용하여 메탈라인을 형성한 워드라인 스트래핑 구조의 반도체 소자를 도시한 평면 사진이다.
도 4를 참조하면, 질화막 하드마스크를 사용하더라도 메탈라인 형성 후 'X'와 같이 LER이 다소 존재함을 확인할 수 있다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 메탈라인 형성시 포토레지스트의 약한 식각 내성으로 인한 LER(Line Edge Roghness)을 방지할 수 있는 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의 메탈라인 형성 방법을 제공하는데 그 목적이 있다.
상기와 같은 문제점을 해결하기 위해 본 발명은, 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의 메탈라인 형성 방법에 있어서, 기판 상에 메탈층을 형성하는 단계; 상기 메탈층 상에 희생 하드마스크용 절연막을 형성하는 단계; 상기 희생 하드마스크용 절연막 상에 희생 하드마스크용 텅스텐막을 형성하는 단계; 상기 희생 하드마스크용 텅스텐막 상에 반사방지막을 형성하는 단계; 상기 반사반지막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막을 식각하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 희생 하드마스크용 텅스텐막을 식각하여 텅스텐 희생 하드마스크를 형성하는 단계; 상기 텅스텐 희생 하드마스크를 식각마스크로 상기 희생 하드마스크용 절연막을 식각하여 절연성 희생 하드마스크를 형성하는 단계; 상기 절연성 희생 하드마스크와 상기 텅스텐 희생 하드마스크를 식각마스크로 상기 메탈층을 식각하여 메탈라인을 형성하는 단계; 및 상기 절연성 희생 하드마스크와 텅스텐 희생 하드마스크를 제거하는 단계를 포함하는 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의 메탈라인 형성 방법을 제공한다.
종래기술의 문제점을 해결하기 위해서는 포토레지스트의 선택비를 올리거나 다른 적층 구조를 형성하여야 한다. 선택비는 기존의 주요 메탈라인 물질인 Al과 TiN의 경우 일정 두께 이상 예컨대, Al은 3000Å ∼ 4000Å, TiN은 300Å ∼ 1000Å을 적층하여야 한다면 ArF용 포토레지스트로는 선택비 확보가 어렵다. 이러한 경우 하드마스크를 별도로 사용하여야 하는데 본 발명에서는 질화막과 텅스텐막이 적층된 이중 하드마스크를 사용한다. 특히, 적절한 두께의 질화막으로 포토레지스트의 부족한 식각선택비를 확보힐 수가 있으나, 질화막 만을 사용하는 경우는 ArF와 같이 고해상도를 갖는 포토리소그라피 공정용 포토레지스트에서 고질적으로 발생하는 LER 문제를 해결할 수가 없다.
따라서, 본 발명에서는 질화막 상부에 텅스텐막을 적층하여 LER을 방지하고 Al 및 TiN과 같은 메탈층의 두께가 더 높아지더라도 충분한 식각선택비를 확보할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 5는 질화막과 텅스텐막이 적층된 2중 하드마스크를 이용한 워드라인 스트래핑 구조의 메탈라인 형성 시의 적층 구조를 도시한 단면도이다.
도 5를 참조하면, 기판 상에 TiN막(501)과 Al막(502) 및 TiN막(503)이 적층된 메탈층(M)이 형성되어 있고, 그 상부에 질화막(504)과 텅스텐막(505)의 2중 하드마스크가 형성되어 있으며, 2중 하드마스크 상에는 반사방지막(506) 및 포토레지스트 패턴(507)이 차례로 적층되어 있다.
도 5의 구조에서 포토레지스트 패턴(507)을 식각마스크로 반사방지막(506)을 식각하고, 다시 텅스텐막(505)을 식각하여 패턴 형성 영역을 정의한다. 이 때, 포토레지스트 패턴(507)은 대부분 제거가 되나, 제거되지 않을 경우 포토레지스트 스트립(Photo resist strip) 공정을 실시하여 포토레지스트 패턴(507)을 제거한다.
이 때, 반사방지막(506)을 유기(Organic) 계열로 사용할 경우 포토레지스트 스트립 공정에서 제거된다.
이어서, 패턴 형성 영역이 정의된 텅스텐 하드마스크을 식각마스크로 질화막(504)을 식각하여 질화막 하드마스크를 형성함으로써, 텅스텐막/질화막 구조의 하드마스크를 형성한다.
이어서, 텅스텐막/질화막 구조의 2중 하드마스크를 식각마스크로 TiN막(503)과 Al막(502) 및 TiN막(501)이 적층된 메탈층(M)을 식각하여 메탈라인을 형성한다.
상기한 바와 같이 메탈층(M) 식각시 텅스텐막/질화막 구조의 2중 하드마스크를 사용함으로 인해 메탈층(M) 식각시 ArF용 포토레지스트의 고질적인 문제점이 LER을 해결할 수 있다.
도 6은 텅스텐막/질화막 구조의 2중 하드마스크를 적용하여 패터닝한 메탈라인을 도시한 평면 사진이다.
도 6을 참조하면, 복수의 메탈라인(ML)이 일정 간격으로 라인 형태로 형성되어 있으며, 각 메탈라인(ML)에서 어또한 LER도 발생하지 않음을 확인할 수 있다.
도 7은 질화막을 이용한 하드마스크 식각 후 메탈 하부까지 식각한 사진 단면이며, 도 8은 DUV용 포토레지스트를 이용하여 메탈을 식각한 후의 평면 사진이다.
도 8을 참조하면, 메탈라인의 두께를 TiN 1000Å/Al 4000Å로 하였을 경우 DUV용 포토레지스트 9300Å의 두께로 사용하여 가능하던 기존의 공정이 도 8의 (a)에서 9300Å을 이용한 전체 식각시 8300Å에서 상부에서 어택이 발생하였음을 확인할 수 있다.
도 8의 (b)는 DUV용 포토레지스트 8600Å을 이용하여 부분 식각한 경우이며, 도 8의 (c)는 DUV용 포토레지스트 8600Å을 이용하여 전체 식각한 경우이다.
도 8에서는 메탈라인의 폭 또한 워드라인의 두배 이상인 200nm임에도 포토레지스트의 식각선택비가 부족함을 알 수 있다.
ArF용 포토레지스트는 80nm의 최소 선폭을 갖는 반도체 소자에서 2000Å 정도의 두께로 도포하고 있는데, 상술한 DUV용 포토레지스트 보다 식각선택비가 더 취약하므로 기존의 TiN 1000Å/Al 4000Å의 메탈라인을 유지하고서는 도저히 패터닝이 불가능하다.
그러나, 적절한 면저항 확보를 위해서는 메탈라인의 두께는 유지되어야 하므로 기존의 메탈라인의 두께를 함부로 줄일 수가 없다.
따라서, 본 발명에서는 부족한 포토레지스트의 선택비를 질화막과 텅스텐막이 적층된 2중 하드마스크를 이용하여 해결하며, 이는 상기한 도 5에 그 구조가 도시되어 있다.
본 발명의 장점은 크게 두가지로 볼 수가 있다.
그 첫번째는, ArF 포토리소그라피 공정이 적용되는 메탈라인 형성시 포토레지스트의 선택비를 확보해야 하는 경우이다. ArF 노광원을 사용하는 포토리소그라피 공정은 80nm 급의 게이트전극 형성시 약 2000Å의 포토레지스트가 도포되는 반면, 메탈라인 형성시 동일한 디자인룰이 적용되는 소자에서 8000Å ∼ 9000Å의 DUV용 포토레지스트가 도포된다. 여기에서 6000Å ∼ 7000Å의 포토레지스트가 식각 전부터 없기 때문에 포토레지스트의 선택비는 큰 문제가 된다. 따라서, 질화막과 텅스텐막을 적층하여 사용하는 2중 구조의 하드마스크를 채택하여 ArF용 포토레지스트로 하드마스크 패터닝을 하고, 하드마스크와 메탈층의 선택비를 이용하여 식각하게 된다.
도 7은 통상의 저해상도의 디자인룰이 적용되는 구조에서 질화막 단독의 하드마스크를 이용하여 메탈라인을 패터닝한 후의 단면 사진으로, 질화막 하드마스크(H/M)를 이용한 식각 공정에서 패턴의 변형없이 메탈라인(ML)이 형성된 구조를 나타낸다.
본 발명은 ArF 포토리소그라피 공정을 적용하는 경우에도 도 7와 같은 패턴의 변형이 없는 우수한 식각 프로파일을 얻을 수 있도록 한다.
그 두번째는 텅스텐막을 씀으로 인한 장점이다. ArF용 포토레지스트 패턴으로 하부의 산화막이나 질화막을 식각할 때는 포토레지스트에서의 LER이 심화되어 이것이 도 4에 도시된 바와 같이 하부에 더 크게 전사되는 반면, 텅스텐을 사용함으로 인해 포토레지스트의 LER을 무마시켜 도 6에 도시된 바와 같이 하부에 깨끗한 메탈라인(M/L) 패턴을 형성할 수 있다.
따라서, 레지듀나 패턴 하부의 푸팅(Footing; 테일(Tail)성으로 패턴 하부가 라운딩되어 늘어진 것) 같은 문제를 걱정하지 않아도 되기 때문에 반도체 소자의 동작 상의 신뢰성을 높일 수 있다.
전술한 이중 하드마스크를 이용한 공정을 실시예를 통해 살펴 본다.
도 9a 내지 도 9d는 본 발명의 일실시예에 따른 ArF 노광원을 이용한 워드라인 스트래핑 구조의 반도체 메모리 소자의 메탈라인 형성 공정을 도시한 단면도이다.
먼저, 도 9a에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(900) 상에 TiN막(901a)과 Al막(902a) 및 TiN막(903a)의 적층 구조를 갖는 메탈층을 형성한다.
여기서는 TiN막(901a)과 Al막(902a) 및 TiN막(903a)의 적층 구조를 메탈층의 예로 들었으나, 이외에도 TiN막(901a), Al막(902a), TiN막(903a) 등이 단독 또는 적층된 구조를 포함한다.
이어서, TiN막(903a) 상에 희생 하드마스크용 절연막(904a)과 텅스텐막(905a)을 소정의 두께로 형성하는 바, 물리기상증착법(Physical Vapor Deposition; 이하 PVD라 함) 또는 화학기상증착법(Chemical Vapor Deposition; 이하 CVD라 함)을 이용한다.
여기서, 희생 하드마스크용 텅스텐막(905a)은 희생 하드마스크용 절연막(904a)의 약한 식각 내성을 보상하기 위한 것이다.
여기서, 희생 하드마스크용 절연막(904a)은 질화막 또는 산화막을 포함한다.
계속해서, 희생 하드마스크 텅스텐막(905a) 상에 반사방지막(906)을 도포한 후, ArF용 포토레지스트를 소정의 두께가 되도록 도포한 다음, ArF 노광원(도시하지 않음)과 메탈라인의 폭을 정의하기 위한 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정을 통해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(907)을 형성한다.
여기서, 반사방지막(906)은 노광시 난반사를 방지하기 위한 것으로 포토레지스트와 식각 특성이 유사한 유기(Organic) 계열을 사용하는 것이 바람직하며, 무기 계열(Inorganic)을 사용할 수도 있다.
다음으로, 도 9b에 도시된 바와 같이, 포토레지스트 패턴(907)을 식각마스크로 반사방지막(906)을 선택적으로 식각하여 메탈라인 형성을 위한 패턴 형성 영역을 정의한다.
패턴 형성시 포토레지스트 패턴(907)을 식각마스크로 하여 패턴 형성 영역을 정의하는 첫번째의 식각 단계가 패턴 변형에 가장 큰 영향을 끼치게 된다. 이는 반도체소자의 초미세화에 따라 노광시 사용되는 광원의 파장이 짧아지고 이에 따라 광원이 투과되는 깊이(두께)도 얕아지게 되면서 포토레지스트 패턴(907)의 두께가 얇아 식각마스크로서의 특성이 약화된 것에서 기인한 것이며, 희생 하드마스크의 도입 또한 이에 의한 것이라 할 수 있다.
한편, 주지된 바와 같이 ArF용 포토레지스트의 경우 불소계 가스에 대한 약한 내성이 있으므로 본 실시예에서는 포토레지스트 패턴(907)의 손실을 최소화하기 위해 염소계 플라즈마를 이용한 식각 공정을 실시한다.
이 때, 기판(900)의 온도를 -10℃ ∼ 10℃의 저온 바람직하게는 0℃의 저온에서 실시하며, 희생 하드마스크 텅스텐막(905a)의 일부가 식각되도록 실시하는 것이 바람직하다.
염소계 가스는 Cl2 또는 BCl3 등을 포함하며, 아울러 식각 프로파일 및 식각의 재현성 향상을 위해 Ar 등의 비활성 가스를 첨가하는 것이 바람직하며, 여기에 He을 더 첨가하기도 한다.
따라서, H2/N2를 이용하여 반사방지막(906)을 식각하는 종래의 방식에 비해 포토레지스트 패턴(907)의 손실을 줄일 수가 있다.
이어서, 포토레지스트 패턴(907) 및 반사방지막(906)을 식각마스크로 희생 하드마스크 텅스텐막(905a)을 식각하여 텅스텐 희생 하드마스크(905b)를 형성한다.
한편, 이 때에도 포토레지스트 패턴(907)과 반사방지막(906)은 식각마스크로 사용되므로 전술한 반사방지막(906) 식각 공정과 같이 염소계 가스를 포함하는 플라즈마를 이용하며, 가스의 양과 식각 조건은 희생 하드마스크 텅스텐막(905a)의 두께에 따라 적절하게 조절하는 것이 바람직하다.
포토레지스트 패턴(907)과 반사방지막(906)은 희생 하드마스크용 텅스텐막(905a) 식각 과정에서 자연스럽게 제거되기도 하나, 잔류하는 경우 통상적으로 하드마스크 절연막 제거 후에 포토레지스트 스트립 공정을 통해 제거한다.
한편, 각 식각 공정 후에 실시하는 세정 공정에 대해서는 그 설명을 생략한다.
이 때, 전술한 바와 같이 ArF용 포토레지스트에서 발생하는 LER이 하부로 전사되는 것이 방지된다.
이어서, 도 9c에 도시된 바와 같이, 텅스텐 희생 하드마스크(905b)를 식각마스크로 희생 하드마스크용 절연막(904a)을 식각하여 절연성 희생 하드마스크(904b)를 형성함으로써, 텅스텐 희생 하드마스크(905b)와 절연성 희생 하드마스크(904b)가 적층된 구조의 2중 희생 하드마스크 구조를 형성한다.
다음으로, 도 9d에 도시된 바와 같이, 텅스텐 희생 하드마스크(905b)와 절연성 희생 하드마스크(904b)의 2중 희생 하드마스크를 식각 마스크로 하여 피식각층인 TiN막(901a)과 Al막(902a) 및 TiN막(903a)의 적층 구조를 갖는 메탈층을 식각하여 TiN막(901b)과 Al막(902b) 및 TiN막(903b)의 적층 구조를 갖는 메탈라인을 형성한다.
이 때, 피식각층인 TiN막(901a)과 Al막(902a) 및 TiN막(903a)의 적층 구조를 갖는 메탈층 식각 후 텅스텐 희생 하드마스크(905b)와 절연성 희생 하드마스크(904b)의 2중 희생 하드마스크가 같이 제거될 수 있는 두께를 고려하여 두 희생 하드마스크의 두께를 선정하거나, 이들을 제거하기 위한 별도의 식각 공정을 실시함으로써, 도 9d의 메탈라인(M) 구조를 얻는다.
상기한 바와 같이 이루어지는 본 발명은, 텅스텐/질화막의 이중 희생 하드마스크 구조를 이용하여 게이트전극과 실질적으로 동일한 피치를 갖는 워드라인 스트래핑 구조의 메탈라인을 식각하여 패턴을 형성함으로써 식각에 따른 패턴 변형을 최소화할 수 있으며, 공정 마진을 높일 수 있음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 상기한 바와 같은 본 발명의 일실시예에서는 ArF 노광원을 이용한 공정을 그 예로 하였으나, 이외에도 KrF 노광원을 이용하는 공정에도 응용이 가능하다.
전술한 본 발명은, 워드라인 스트래핑 구조의 메탈라인 형성시 프토레지스트 패턴의 변형과 손실을 방지할 수 있어, 반도체 소자의 수율을 향상시키는 효과가 있다.
도 1은 워드라인 스트래핑 영역을 도시한 평면 사진.
도 2는 워드라인 스트래핑 구조의 반도체 메모리 소자에서의 감기증폭기 및 서브워드라인 회로 영역을 도시한 평면 사진.
도 3은 질화막을 하드마스크로 이용한 워드라인 스트래핑 구조의 메탈라인 형성 시의 적층 구조를 도시한 단면도.
도 4는 질화막 하드마스크를 이용하여 메탈라인을 형성한 워드라인 스트래핑 구조의 반도체 소자를 도시한 평면 사진.
도 5는 질화막과 텅스텐막이 적층된 2중 하드마스크를 이용한 워드라인 스트래핑 구조의 메탈라인 형성 시의 적층 구조를 도시한 단면도.
도 6은 텅스텐막/질화막 구조의 2중 하드마스크를 적용하여 패터닝한 메탈라인을 도시한 평면 사진.
도 7은 질화막을 이용한 하드마스크 식각 후 메탈 하부까지 식각한 사진 단면.
도 8은 DUV용 포토레지스트를 이용하여 메탈을 식각한 후의 평면 사진.
도 9a 내지 도 9d는 본 발명의 일실시예에 따른 ArF 노광원을 이용한 워드라인 스트래핑 구조의 반도체 메모리 소자의 메탈라인 형성 공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
500 : 기판 501, 503 : TiN막
502 : Al막 504 : 질화막
505 : 텅스텐막 506 : 반사방지막
507 : 포토레지스트 패턴

Claims (6)

  1. 워드라인 스트래핑 구조를 이용한 반도체 메모리 소자의 메탈라인 형성 방법에 있어서,
    기판 상에 메탈층을 형성하는 단계;
    상기 메탈층 상에 희생 하드마스크용 절연막을 형성하는 단계;
    상기 희생 하드마스크용 절연막 상에 희생 하드마스크용 텅스텐막을 형성하는 단계;
    상기 희생 하드마스크용 텅스텐막 상에 반사방지막을 형성하는 단계;
    상기 반사반지막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막을 식각하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 상기 희생 하드마스크용 텅스텐막을 식각하여 텅스텐 희생 하드마스크를 형성하는 단계;
    상기 텅스텐 희생 하드마스크를 식각마스크로 상기 희생 하드마스크용 절연막을 식각하여 절연성 희생 하드마스크를 형성하는 단계;
    상기 절연성 희생 하드마스크와 상기 텅스텐 희생 하드마스크를 식각마스크로 상기 메탈층을 식각하여 메탈라인을 형성하는 단계; 및
    상기 절연성 희생 하드마스크와 텅스텐 희생 하드마스크를 제거하는 단계
    를 포함하는 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의 메탈라인 형성 방법.
  2. 제 1 항에 있어서,
    희생 하드마스크용 절연막은 산화막 또는 질화막을 포함하는 것을 특징으로 하는 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의 메탈라인 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 텅스텐 희생 하드마스크를 형성하는 단계 후, 상기 포토레지스트 패턴 및 상기 반사방지막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의 메탈라인 형성 방법.
  4. 제 1 항에 있어서,
    상기 반사방지막은 유기 계열인 것을 것을 특징으로 하는 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의 메탈라인 형성 방법.
  5. 제 1 항에 있어서,
    상기 메탈층은 TiN막과 Al막이 단독 또는 적층된 구조인 것을 특징으로 하는 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의 메탈라인 형성 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 포토레지스트 패턴을 형성하는 단계에서 ArF 또는 KrF 포토리소그라피 공정을 이용하는 것을 특징으로 하는 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의 메탈라인 형성 방법.
KR1020040048375A 2004-06-25 2004-06-25 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의메탈라인 형성 방법 KR100714284B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040048375A KR100714284B1 (ko) 2004-06-25 2004-06-25 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의메탈라인 형성 방법
US11/019,740 US20050287802A1 (en) 2004-06-25 2004-12-23 Method for forming metal line in semiconductor memory device having word line strapping structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040048375A KR100714284B1 (ko) 2004-06-25 2004-06-25 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의메탈라인 형성 방법

Publications (2)

Publication Number Publication Date
KR20050122745A true KR20050122745A (ko) 2005-12-29
KR100714284B1 KR100714284B1 (ko) 2007-05-02

Family

ID=35506457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048375A KR100714284B1 (ko) 2004-06-25 2004-06-25 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의메탈라인 형성 방법

Country Status (2)

Country Link
US (1) US20050287802A1 (ko)
KR (1) KR100714284B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037485B1 (ko) * 2008-06-26 2011-05-26 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032639A1 (en) * 2008-08-07 2010-02-11 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786360A (en) * 1987-03-30 1988-11-22 International Business Machines Corporation Anisotropic etch process for tungsten metallurgy
US6200907B1 (en) * 1998-12-02 2001-03-13 Advanced Micro Devices, Inc. Ultra-thin resist and barrier metal/oxide hard mask for metal etch
US6020269A (en) * 1998-12-02 2000-02-01 Advanced Micro Devices, Inc. Ultra-thin resist and nitride/oxide hard mask for metal etch
US6171763B1 (en) * 1998-12-02 2001-01-09 Advanced Micro Devices, Inc. Ultra-thin resist and oxide/nitride hard mask for metal etch
US6251776B1 (en) * 1999-04-02 2001-06-26 Advanced Micro Devices, Inc. Plasma treatment to reduce stress corrosion induced voiding of patterned metal layers
US6333263B1 (en) * 1999-04-02 2001-12-25 Advanced Micro Devices, Inc. Method of reducing stress corrosion induced voiding of patterned metal layers
US6420099B1 (en) * 1999-08-02 2002-07-16 Infineon Technologies Ag Tungsten hard mask for dry etching aluminum-containing layers
KR100456314B1 (ko) * 2000-06-30 2004-11-10 주식회사 하이닉스반도체 반도체 소자의 게이트전극 형성 방법
US6368982B1 (en) * 2000-11-15 2002-04-09 Advanced Micro Devices, Inc. Pattern reduction by trimming a plurality of layers of different handmask materials
US6479391B2 (en) * 2000-12-22 2002-11-12 Intel Corporation Method for making a dual damascene interconnect using a multilayer hard mask
US6777340B1 (en) * 2001-09-10 2004-08-17 Taiwan Semiconductor Manufacturing Company Method of etching a silicon containing layer using multilayer masks
US20030092280A1 (en) * 2001-11-09 2003-05-15 Applied Materials, Inc. Method for etching tungsten using NF3 and Cl2
KR100551071B1 (ko) * 2001-11-12 2006-02-10 주식회사 하이닉스반도체 반도체소자 제조방법
KR100419874B1 (ko) * 2001-12-22 2004-02-25 주식회사 하이닉스반도체 반도체 소자의 워드 라인 형성 방법
EP1493182B1 (en) * 2002-04-02 2013-01-23 Dow Global Technologies LLC Tri-layer masking architecture for patterning dual damascene interconnects
KR100939109B1 (ko) * 2002-12-26 2010-01-28 주식회사 하이닉스반도체 반도체소자 제조방법
TWI335615B (en) * 2002-12-27 2011-01-01 Hynix Semiconductor Inc Method for fabricating semiconductor device using arf photolithography capable of protecting tapered profile of hard mask
KR100540475B1 (ko) * 2003-04-04 2006-01-10 주식회사 하이닉스반도체 미세 패턴 형성이 가능한 반도체 장치 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037485B1 (ko) * 2008-06-26 2011-05-26 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR100714284B1 (ko) 2007-05-02
US20050287802A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
KR100704470B1 (ko) 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
KR100819673B1 (ko) 반도체 소자 및 그의 패턴 형성 방법
US8465908B2 (en) Method for forming fine patterns of semiconductor device
KR20170123377A (ko) 반도체 소자의 패턴 형성 방법
KR100885786B1 (ko) 반도체 메모리 소자의 비트라인 형성 방법
CN1996569B (zh) 用于制造半导体器件的方法
KR100714284B1 (ko) 워드라인 스트래핑 구조를 갖는 반도체 메모리 소자의메탈라인 형성 방법
KR100551071B1 (ko) 반도체소자 제조방법
KR20210039194A (ko) 집적회로 소자의 제조 방법
KR100256057B1 (ko) 초미세 선폭의 비트라인 캡핑을 위한 반도체 소자 제조방법
KR100792409B1 (ko) 텅스텐막을 희생 하드마스크로 이용하는 반도체소자 제조방법
KR100939109B1 (ko) 반도체소자 제조방법
JP4081793B2 (ja) フォトレジストパターンを利用した半導体素子の製造方法
TW201513185A (zh) 以免光罩方式定義位元線溝槽之半導體基底及其製造方法
KR20030049116A (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR20030001134A (ko) 자기 정렬 콘택 형성 방법
TW405256B (en) Manufacture method of storage node
KR100269330B1 (ko) 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법
KR100303997B1 (ko) 금속 게이트전극 형성방법
KR20240111076A (ko) 하드 마스크 및 이를 포함하는 반도체 장치
KR20050001104A (ko) 반도체소자 제조 방법
KR20060131131A (ko) 반도체 소자의 미세패턴 형성방법
KR100252887B1 (ko) 반도체소자의 제조방법
KR100843032B1 (ko) 메모리 소자의 제조방법
KR100988777B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee