KR20050096928A - 완전 병렬 다채널 복조기 - Google Patents

완전 병렬 다채널 복조기 Download PDF

Info

Publication number
KR20050096928A
KR20050096928A KR1020057012377A KR20057012377A KR20050096928A KR 20050096928 A KR20050096928 A KR 20050096928A KR 1020057012377 A KR1020057012377 A KR 1020057012377A KR 20057012377 A KR20057012377 A KR 20057012377A KR 20050096928 A KR20050096928 A KR 20050096928A
Authority
KR
South Korea
Prior art keywords
channel
data
demodulation
data corresponding
demodulation engine
Prior art date
Application number
KR1020057012377A
Other languages
English (en)
Other versions
KR100946305B1 (ko
Inventor
웨이민 장
블라디미르 라디오노브
로저 스테너슨
빈판 리우
유 코우
Original Assignee
브로드로직 네트워크 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브로드로직 네트워크 테크놀로지스, 인크. filed Critical 브로드로직 네트워크 테크놀로지스, 인크.
Publication of KR20050096928A publication Critical patent/KR20050096928A/ko
Application granted granted Critical
Publication of KR100946305B1 publication Critical patent/KR100946305B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/02—Channels characterised by the type of signal
    • H04L5/06—Channels characterised by the type of signal the signals being represented by different frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

본 발명은 개량된 다채널 복조기(44)를 제공하는 것이다. 이 개량된 복조기는 자동 이득 제어기(28), 데이터 버퍼(26, 30) 및 복조 엔진(44)을 포함한다. 다양한 RF 채널로부터의 데이터는 자동 이득 제어기(AGC)(28)에 의해 처리되어 각각 일정한 레벨로 유지된다. AGC(28)로부터의 출력은 데이터 버퍼(30)에 전달되어 저장된다. 이어서, 복조 엔진(44)이 선택 채널에 대응하는 데이터를 처리한다. 그 개량된 복조기는 데이터 처리 모드, 채널 스위칭 모드 및 대기 모드의 세가지 동작 모드 중 어느 한 모드로 동작할 수 있다. 데이터 처리 모드에서, 복조 엔진은 복조 엔진에 현재 로드되고 있는 채널 데이터를 처리한다. 채널 스위칭 모드에서, 복조 엔진은 그 현재의 채널 데이터를 데이터 버퍼에 저장하고, 처리할 다른 채널로부터 채널 데이터를 검색하여 로드한다. 또한, 그 현재의 채널 데이터에 관한 상태 및 이력 정보를 채널 상태 메모리(42)에 저장하고, 채널 상태 메모리(42)로부터 처리할 다음의 채널에 관한 상태 및 이력 정보를 검색한다. 일례로서, 채널 스위칭 시간을 단축하기 위해서, 처리할 다음의 채널에 관한 상태 및 이력 정보를 이전의 데이터 처리 모드 중에 미리 로드해 놓는다. 대기 모드에서, 복조 엔진은 데이터 처리 모드로 진입할 것인지 아니면 채널 스위칭 모드로 진입할 것인지를 판정하기 위해 다른 처리 지시를 기다린다.

Description

완전 병렬 다채널 복조기{A FULLY PARALLEL MULTI-CHANNEL DEMODULATOR}
본 발명은 일반적으로 복조기에 관한 것으로, 더 구체적으로는 완전 병렬 다채널 복조기의 개량 설계에 관한 것이다.
통상의 디지털 케이블, 위성 및 지상 방송 시스템은 다수의 주파수 분할 다중 RF 채널을 이용한다. 종래의 시스템 하에서, 각 RF 채널은 대응하는 전용 회로에 의해서 처리되는 것이 일반적이다. 도 1은 RF 채널 처리에 이용하는 통상의 회로를 도시하는 간략한 블록도이다. 도 1에 도시한 바와 같이, 통상의 복조기 칩은 각 RF 채널에 대한 채널 처리 블록(10)을 포함한다. 각 채널 처리 블록(10)은 아날로그 디지털 변환기(ADC)(12)와, 자동 이득 제어(AGC), 타이밍 복원, 등화, 반송파 복원 등의 기능을 제공하는 복조기 블록(14)과, 순방향 오류 정정(FEC) 블록(16)을 포함한다. 예컨대, 2개의 채널을 수용하도록 설계한 디지털 케이블 수신기 칩은 2개의 채널 처리 블록을 포함한다.
도 1에 도시한 바와 같은 통상의 복조기 칩의 구성은 많은 문제점 또는 결점을 가지고 있다. 예컨대, 전술한 구성은 RF 채널의 수가 증가할수록 비용면에서 비효과적이다. 각 채널마다 자신만의 전용 신호 처리 회로를 갖기 때문에, 관련 채널이 비활성 상태인 경우 대응하는 회로가 유휴 상태로 남게 되며, 채널이 활성 상태인 경우에도 관련 회로는 일정 기간 동안만 활성 상태를 유지한다. 그 결과, 그 칩 내의 실리콘 자원을 효율적으로 공유 또는 이용할 수 없게 된다. 게다가, 전술한 구성은 실리콘 기술 개량에 따른 스케일링이 어렵다. 예컨대, 처리 속도가 빨라지도록 실리콘 기술이 개량되더라도, 처리 가능한 채널수는 그대로 유지한다.
한편, 복조기에는 공통적으로 FIR 필터가 이용된다. 도 2는 통상의 FIR 필터를 도시하는 간략한 개략도이다. 도 2에 도시한 바와 같이, 통상의 FIR 필터는 입력 데이터 스트림을 직렬 방식으로 처리한다. 즉, 입력 데이터 스트림은 다수의 승산기에 의해 순차적으로 처리된다. 이들 각 승산기는 최대 가능 계수를 수용하도록 설계해야만 한다. 결과적으로, 각 승산기는 최대 가능 계수를 전혀 사용하지 않더라도 적어도 그 만큼의 크기를 가져야만 한다. 이러한 설계로는 실리콘 자원을 효율적으로 이용할 수 없다.
따라서, RF 채널용 처리 회로를 더 효율적으로 이용하는 개량된 다채널 복조기 설계를 제공하는 것이 바람직하다.
도 1은 RF 채널을 처리하는 데에 이용하는 통상의 회로를 도시하는 간략한 블록도이다.
도 2는 통상의 FIR 필터를 도시하는 간략한 개략도이다.
도 3은 본 발명의 일 실시예를 도시하는 간략한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 최적화된 채널 스위칭을 도시하는 간략한 블록도이다.
도 5는 본 발명의 일 실시예에 따른 채널 처리 및 스위칭을 도시하는 간략한 타이밍도이다.
도 6은 본 발명에 따른 완전 병렬 저역 통과 FIR 필터의 일 실시예를 도시하는 간략한 개략도이다.
본 발명은 개량된 다채널 복조기를 제공하는 것이다. 이 개량된 복조기는 자동 이득 제어기, 데이터 버퍼 및 복조 엔진을 포함한다. 다양한 RF 채널로부터의 데이터는 자동 이득 제어기에 의해 처리되어 각 RF 채널의 신호 강도를 일정한 레벨로 유지하게 된다. 자동 이득 제어기로부터의 출력은 데이터 버퍼에 전달되어 일시 저장된다. 이어서, 복조 엔진이 선택 채널에 대응하는 데이터를 처리한다. 일례로서, 복조 엔진은 타이밍 복원 회로와, 정합 필터·등화기·반송파 복원 회로와, 순방향 오류 정정 회로를 포함한다.
그 개량된 복조기는 데이터 처리 모드, 채널 스위칭 모드 및 대기 모드의 세가지 동작 모드 중 어느 한 모드로 동작할 수 있다. 데이터 처리 모드에서, 복조 엔진은 복조 엔진에 현재 로드되고 있는 채널 데이터를 처리한다. 채널 스위칭 모드에서, 복조 엔진은 그 현재의 채널 데이터를 데이터 버퍼에 저장하고, 처리할 다른 채널로부터 채널 데이터를 검색하여 로드한다. 또한, 그 현재의 채널 데이터에 관한 상태 및 이력 정보를 채널 상태 메모리에 저장하고, 채널 상태 메모리로부터 처리할 다음의 채널에 관한 상태 및 이력 정보를 검색한다. 일례로서, 채널 스위칭 시간을 단축하기 위해서, 처리할 다음의 채널에 관한 상태 및 이력 정보를 이전의 데이터 처리 모드 중에 미리 로드해 놓는다. 대기 모드에서, 복조 엔진은 데이터 처리 모드로 진입할 것인지 아니면 채널 스위칭 모드로 진입할 것인지를 판정하기 위해 다른 처리 지시를 기다린다. 복조 엔진은 대기 모드시에 전력 소비를 절감하는 전력 절감 특징을 갖도록 설계된다.
다른 형태로서, 상기 시스템은 완전 병렬 저역 통과 FIR 필터를 포함한다. 완전 병렬 저역 통과 FIR 필터는 다수의 데이터 스트림을 동시에 처리하도록 설계되어 있다. 하나의 채널로부터의 입력 데이터 스트림을 복사하여 다수의 데이터 스트림을 생성한다. 다수의 데이터 스트림은 각각 대응하는 승산기에 공급된다. 각 승산기의 크기는 데이터 스트림과 대응하는 계수의 크기에 따라 달라진다. 각 승산기로부터의 출력을 모두 합산하여 출력 데이터 스트림을 공급한다. 완전 병렬 저역 통과 FIR 필터는 복조 엔진의 각종 구성 요소 내에 배치될 수 있다.
본 발명은 많은 이득 및/또는 이점을 제공한다. 예컨대, 본 발명의 복조 엔진은 다수의 RF 채널을 처리하는 데에 이용할 수 있다. 즉, 각종 RF 채널이 그 복조 엔진을 공유할 수 있다. 또한, 본 발명은 진보하는 실리콘 기술에 편승할 수 있다. 처리 속도의 증가에 따라, 본 발명의 복조 엔진은 그 속도 증가에 편승하여 추가의 구성 요소의 부가없이 더 많은 데이터(및/또는 채널)를 처리할 수 있다.
도면 및 청구의 범위를 포함한 명세서의 나머지 부분을 참조하면, 본 발명의 다른 특징 및 이점을 알게 될 것이다. 이하, 본 발명의 다른 특징 및 이점은 물론이고 본 발명의 각종 실시예의 구조 및 동작을, 동일한 구성 요소에는 동일한 참조 번호를 붙인 첨부한 도면을 참조하면서 상세히 설명한다.
이하, 본 발명의 다양한 실시예를 설명한다. 도 3은 본 발명의 일 실시예를 도시하는 간략한 블록도이다. 이 실시예에 있어서, 시스템(20)은 다수의 아날로그 디지털 변환기(ADC)(22), 디지털 튜너(24), 제1 데이터 버퍼(26), 자동 이득 제어기(AGC)(28), 제2 데이터 버퍼(30), 그리고 복조 엔진(44)을 포함하며, 도 3에 도시한 바와 같이 모두 순차적으로 배열되어 있다. 일 실시예로서, 복조 엔진(44)은 타이밍 복원 회로(32), 정합 필터·등화기·반송파 복원 회로(34), 그리고 순방향 오류 정정(FEC) 회로(36)를 더 포함한다. 후술하는 바와 같이, 제1 데이터 버퍼(26)는 채널 선택기(38)에 의해 제어되며, 타이밍 복원 회로(32), 정합 필터·등화기·반송파 복원 회로(34), 그리고 순방향 오류 정정(FEC) 회로(36)는 채널 스위치 제어기(40)와 채널 상태 메모리(42) 양쪽 모두와 상호 작용한다.
시스템(20) 동작의 일례를 이하 설명한다. 각 ADC(22)는 광대역 채널로부터 아날로그 신호를 수신하여 처리할 수 있는 고속 장치이다. 이 광대역 채널은 적어도 하나의 RF 채널을 커버한다. 각 ADC(22)는 다양한 RF 채널로부터의 아날로그 신호를 대응하는 디지털 신호로 변환한다. 이어서, ADC(22)로부터의 출력은 디지털 튜너(24)로 중계된다. 디지털 튜너(24)는 디지털 영역의 RF 채널들을 분리하는 데에 이용된다. 이어서, RF 채널로부터 분리된 신호는 후속 처리를 위해서 제1 데이터 버퍼(26)에 저장된다. 채널 선택기(38)는 각 RF 채널에 포함된 대응하는 데이터를 제1 데이터 버퍼(26)에 저장하는 방법을 제어하는 데에 이용된다.
이어서, 제1 데이터 버퍼(26)로부터의 데이터는 AGC(28)에 공급된다. AGC(28)는 다수의 RF 채널로부터의 데이터를 동시에 처리할 수 있다. AGC(28)는 각 채널의 신호 강도를 비교적 일정한 레벨로 유지하는 데에 이용된다. 각 채널의 신호 강도를 비교적 일정한 레벨로 유지함으로써 타이밍 복원 회로와 등화기가 적절하게 기능할 수 있다. 당업자라면 AGC(28)가 제공하는 기능을 구현하는 다양한 수단 및/또는 방법을 알 것이다.
이어서, AGC(28)로부터의 출력은 제2 데이터 버퍼(30)에 공급되어 후속 처리를 위해서 저장된다.
후술하는 바와 같이, 다양한 RF 채널로부터의 데이터는 분리 처리되어야만 한다. 채널 스위치 제어기(40)는 제2 데이터 버퍼(30)로부터 처리할 RF 채널에 포함된 대응하는 데이터를 선택하는 데에 이용된다.
이어서, 그 처리할 데이터는 복조 엔진(44)에 로드되어 복조 처리된다. 전술한 바와 같이, 복조 엔진(44)은 타이밍 복원 회로(32), 정합 필터·등화기·반송파 복원 회로(34), 그리고 순방향 오류 정정(FEC) 회로(36)를 포함한다. 타이밍 복원 회로(32)는 최적의 샘플링 시간을 식별하여 그 최적의 샘플링 시간의 신호값을 복원하는 데에 이용된다. 정합 필터·등화기·반송파 복원 회로(34)는 채널 에코를 제거하고, 심볼간 간섭을 최소화하며, 잔여 반송파 주파수 및 위상 편이를 보상하는 데에 이용된다. FEC 회로(36)는 부호화된 데이터 비트를 추출하여 전송 오류를 정정하는 데에 이용된다. 당업자라면 타이밍 복원 회로(32), 정합 필터·등화기·반송파 복원 회로(34), 그리고 순방향 오류 정정(FEC) 회로(36)의 각 기능을 구현하는 다양한 수단 및/또는 방법을 알 것이다.
일 실시예에 있어서, 시스템(20)은 세가지 동작 모드, 즉 채널 스위칭 모드, 데이터 처리 모드 및 대기 모드를 갖는다.
데이터 처리 모드에 있어서, 복조 엔진(44)은 특정 채널에 대응하는 현재의 채널 데이터로부터 소정수의 심볼을 복원한다. 당업자라면 소정수의 심볼을 복원하는 방법을 알 것이다. 일례로서, 소정수의 심볼이 처리되고 나면, 복조 엔진(44)은 잠시 멈추어 다른 처리 지시를 기다린다. 복조 엔진(44)은 그 후속 처리 지시에 따라 세가지 동작 모드 중 어느 한 동작 모드로 동작하게 된다. 예컨대, 복조 엔진(44)은 계속해서 데이터 처리 모드로 동작하거나, 이와 달리 채널 스위칭 모드나 대기 모드로 전환될 수도 있다.
채널 스위칭 모드에 있어서는, 복조 엔진(44)은 현재의 채널 데이터를 전환하여 처리할 다른 채널로부터 데이터를 선택한다. 즉, 처리할 새로운 채널로부터의 데이터가 복조 엔진(44)에 로드된다. 더 구체적으로는, 현재의 채널에 관한 상태 및 이력 정보를 채널 상태 메모리(42)에 저장하고 현재의 채널 데이터를 제2 데이터 버퍼(30)에 저장하는 동시에, 처리할 다음의 채널에 관한 상태 및 이력 정보를 채널 상태 메모리(42)로부터 검색하여 처리할 대응하는 채널 데이터를 제2 데이터 버퍼(30)로부터 추출하고 복조 엔진(44)에 로드하여 처리한다.
채널 데이터와 상태 및 이력 정보의 저장 및 검색에는 일정한 처리 시간이 요구된다. 일례로서, 채널 스위칭 모드 중에 스위칭 시간을 최적화 또는 단축하기 위해서, 시스템(20)은 데이터 처리 모드 중에 처리할 다음 채널에 관한 상태 및 이력 정보를 미리 로드해 놓는다. 도 4는 시스템(20)의 최적의 채널 스위칭을 제공하기 위한 구성의 일례를 도시한다. 이 구성예에서는, 복조 엔진(44)과 채널 상태 메모리(42) 사이에 다수의 레지스터(46)와 다수의 버퍼(48)가 배치되어 있다. 레지스터(46)는 복조 엔진(44)이 처리하고 있는 현재의 채널에 관한 상태 및 이력 정보를 유지 및 공급하는 데에 이용된다. 버퍼(48)는 처리할 다음의 채널에 관한 상태 및 이력 정보를 유지하는 데에 이용된다. 더 구체적으로는, 현재의 채널을 처리하고 있는 동안에, 채널 상태 메모리(42)로부터 처리할 다음의 채널에 관한 상태 및 이력 정보를 버퍼(48)에 미리 로드해 놓는다. 예컨대, 일부 데이터를 처리하고 나면, 대응하는 상태 및 이력 정보를 채널 상태 메모리(42)에 저장하는 동시에, 그 채널 상태 메모리(42)로부터 처리할 다음의 채널에 포함된 새로운 데이터에 대응하는 상태 및 이력 정보를 버퍼(48)에 미리 로드해 놓는다. 복조 엔진(44)이 채널 스위치 모드로 진입하고 나면, 복조 엔진(44)이 데이터 처리 모드로 재진입하였을 때 이용할 수 있도록, 미리 로드한 버퍼(48)에 있는 정보를 곧바로 레지스터(46)로 전달할 수 있다. 이와 같이, 다음의 채널에 관한 상태 및 이력 정보를 이전의 데이터 처리 모드 중에 미리 로드해 놓기 때문에, 채널 스위칭 모드는 개시 후 소수의 클록 사이클 내에 완료될 수 있다. 채널 스위칭 시간을 단축함으로써 복조 엔진(44)이 더 효율적으로 동작할 수 있게 된다. 즉 복조 엔진(44)이 데이터 처리 모드에 더 많은 시간을 보낼 수 있게 됨으로써 더 많은 데이터를 처리할 수 있게 된다. 그 결과, 더 많은 채널을 처리할 수 있어 더 높은 스루풋을 달성할 수 있게 된다.
대기 모드에 있어서는, 복조 엔진(44)은 일정 기간 또는 일정수의 클록 사이클 동안 유휴 상태로 남아 있게 된다. 이 일정 기간 또는 일정수의 클록 사이클은 특정 용례의 설계에 따라 고정적으로 할 수도 있고 가변적으로 할 수도 있다. 복조 엔진(44)은 데이터 처리 모드와 채널 스위칭 모드 사이에 간격이 있는 경우에 대기 모드로 진입할 수 있다. 복조 엔진(44)은 대기 모드시에 전력 소비를 절감하는 전력 절감 특징을 갖도록 설계된다.
도 5는 복조 엔진(44)에 의한 채널 처리 및 스위칭을 도시하는 간략한 타이밍도이다. 도 3에 도시한 바와 같이, 데이터 경로에는 2개의 데이터 버퍼, 즉 제1 및 제2 데이터 버퍼(26, 30)가 있다. 제1 데이터 버퍼(26)는 디지털 튜너(24)와 AGC(28) 사이에 위치하고, 제2 데이터 버퍼(30)는 AGC(28)와 타이밍 복원 회로(32) 사이에 위치한다. 전술한 바와 같이, 상이한 RF 채널들 간에 복조 엔진(44)을 공유한다는 것을 알 수 있을 것이다. 도 5를 참조하면, 다양한 채널로부터의 각 데이터는 시스템(20)에 의해 스위칭되고 처리된다. 예컨대, t0에서, 타이밍 복원 회로(32)가 채널 A로부터의 데이터를 처리하고 있을 때에, 채널 B 및 채널 C에 포함된 각 채널 데이터는 제2 데이터 버퍼(30)에 저장되고 또한 대응하는 채널 상태 및 이력 정보도 채널 상태 메모리(42)에 저장된다. t1에서, 채널 A로부터의 일정수의 심볼이 처리된 후에, 복조 엔진(44)은 잠시 멈추어 다른 처리 지시를 기다린다. 그 다음 처리 지시는 복조 엔진(44)이 대기 모드로 진입할 것을 지시한다. 이어서, t2에서, 복조 엔진(44)은 채널 스위칭 모드로 진입한다. 채널 스위칭 모드 하에서, 채널 스위치 제어기(40)는 현재의 채널을 채널 B로 전환하라는 명령을 보낸다. 그 결과, 채널 A로부터의 채널 데이터가 제2 데이터 버퍼(30)에 저장되고 채널 A에 관한 상태 및 이력 정보가 채널 상태 메모리(42)에 저장된다. 또한, 복조 엔진(44)은 채널 상태 메모리(42)와 제2 데이터 버퍼(30)로부터 각각 채널 B에 관한 상태 및 이력 정보와 대응하는 채널 데이터를 검색한다. 전술한 바와 같이, 필요하다면, 채널 스위칭 시간은 시스템(20)에 의해 최적화 또는 단축될 수 있다. 이것은 채널 A로부터의 데이터를 처리하고 있는 데이터 처리 모드 중에 처리할 다음의 채널, 이 경우에는 채널 B에 관한 상태 및 이력 정보를 미리 로드해 놓음으로써 달성된다. 이로써 채널 스위칭 모드를 소수의 클록 사이클 내에 완료할 수 있게 된다. t3에서, 채널 스위칭 모드가 완료되고 나면, 복조 엔진(44)은 데이터 처리 모드로 진입하여 채널 B에 포함된 채널 데이터를 처리하기 시작한다. 마찬가지로, t4에서, 복조 엔진(44)은 채널 스위칭 모드로 재진입하고, 이 때 채널 데이터를 채널 B로부터 채널 C로 교환한다. 마찬가지로, 채널 스위칭 시간은 채널 C에 관한 상태 및 이력 정보를 미리 로드해 놓음으로써 단축될 수 있다. t5에서, 복조 엔진(44)은 데이터 처리 모드로 재진입하여 채널 C에 포함된 채널 데이터를 처리하기 시작한다.
시스템(20)의 또 다른 일례로서, 시스템(20)은 완전 병렬 저역 통과 FIR 필터를 포함한다. FIR 필터는 다음과 같은 계산을 수행하도록 설계되어 있다: Z = sum (Xi * Yi), 여기서 Xi는 입력 데이터이고, Yi는 계수이며, Z는 출력 데이터이다. 도 6은 본 발명에 따른 완전 병렬 저역 통과 FIR 필터의 일 실시예를 도시한다. 도 6에 도시한 바와 같이, 이 예시적인 FIR 필터는 각각이 10 비트 데이터 스트림을 갖는 5개의 채널을 동시에 처리할 수 있다. 하나의 채널로부터의 입력 데이터 스트림에 기초하여 동일한 데이터 스트림(50a-50e)이 생성된다. 이 동일한 데이터 스트림(50a-50e)은 병렬로 다수의 승산기(52a-52e)에 공급된다. 각 승산기(52a-52e)의 크기는 그것의 대응하는 계수에 따라 달라진다. 예컨대, 승산기(52a)의 크기는 10×10(10 비트 데이터 스트림과 10 비트 계수에 기초함)이고, 승산기(52c)의 크기는 10×4(10 비트 데이터 스트림과 4 비트 계수에 기초함)이다. 이어서, 승산기(52a-52e)로부터의 각 결과는 모두 다수의 가산기(54a-54e)에 의해 가산되어 출력 데이터가 생성된다. 이와 같이, 입력 데이터 스트림을 병렬로 처리하고 승산기의 크기를 그것의 대응하는 계수에 따라 다르게 함으로써, 실리콘 자원을 상당히 절감할 수 있어, 집적 회로 칩의 크기를 감소시키거나 집적 회로 칩에 집적할 수 있는 회로의 수를 증가시킬 수 있다. 이러한 본 발명의 완전 병렬 저역 통과 FIR 필터는 시스템(20)의 각종 구성 요소에 배치할 수 있다. 예컨대, 이 필터는 디지털 튜너(24)와, 타이밍 복원 회로(32), 정합 필터·등화기·반송파 복원 회로(34), 그리고 FEC 회로(36)를 포함하는 복조 엔진(44)에 이용할 수 있다. 당업자라면 본원의 개시 및 교시에 기초하여 본 발명의 완전 병렬 저역 통과 FIR 필터를 배치하는 다른 수단 및/또는 방법을 알 수 있을 것이다.
본원에 기재한 본 발명은 다양한 수단 및/또는 방법으로 구현 가능하다. 예컨대, 시스템(20)은 소프트웨어나 하드웨어, 또는 그것들을 조합한 형태의 제어 로직을 이용하여 구현 가능하다. 당업자라면 본 발명을 구현하는 다른 수단 및/또는 방법을 알 것이다.
본 발명은 각종 용례에 배치될 수 있다는 것을 알아야 한다. 예컨대, 본 발명은 통신 시스템 내의 집적 회로 칩에 집적될 수 있다. 당업자라면 본 발명을 배치하기 위한 다른 수단 및/또는 용례를 알 것이다.
본원에 기재한 예 및 실시예는 단지 예시적인 것이며, 당업자라면 그것을 본원의 기술적 사상 및 첨부한 청구 범위의 기술적 사상의 범위 내에서 다양하게 변형 및 변경할 수 있다는 것을 알아야 한다. 본원에서 인용한 모든 간행물, 특허 및 특허 출원은 참조로서 본원에 통합한다.

Claims (38)

  1. 복수의 채널에 대응하는 채널 데이터를 저장하는 데이터 버퍼와;
    제1 채널에 대응하는 데이터에 대한 복조 처리를 수행하며, 상기 제1 채널에 대응하는 데이터를 상기 데이터 버퍼에 저장하고 상기 데이터 버퍼로부터 복조 처리할 제2 채널에 대응하는 데이터를 로드하는 복조 엔진
    을 포함하는 개량된 다채널 복조기.
  2. 제1항에 있어서, 상기 복조 엔진이 상기 복수의 채널에 대응하는 채널 데이터를 처리하기 전에, 그 채널 데이터를 처리하여 각각 일정한 레벨로 유지하는 자동 이득 제어기를 더 포함하는 것인 개량된 다채널 복조기.
  3. 제1항에 있어서, 상기 복조 엔진은 채널 스위칭 모드와 데이터 처리 모드를 포함하는 두가지 동작 모드를 가지며,
    상기 데이터 처리 모드에서, 상기 복조 엔진은 상기 복조 엔진에 현재 로드되고 있는 데이터에 대한 복조 처리를 수행하고,
    상기 채널 스위칭 모드에서, 상기 복조 엔진은 상기 복조 엔진에 현재 로드되고 있는 데이터를 상기 데이터 버퍼에 저장하고 상기 데이터 버퍼로부터 복조 처리할 다른 채널에 대응하는 데이터를 로드하는 것인 개량된 다채널 복조기.
  4. 제3항에 있어서, 상기 복조 엔진은 대기 모드를 포함하는 추가의 동작 모드를 가지며,
    상기 대기 모드에서, 상기 복조 엔진은 상기 데이터 처리 모드로 진입할 것인지 아니면 상기 채널 스위칭 모드로 진입할 것인지를 판정하기 위해 다른 지시를 기다리는 것인 개량된 다채널 복조기.
  5. 제3항에 있어서, 상기 채널 스위칭 모드에서, 상기 복조 엔진에 현재 로드되고 있는 데이터를 상기 데이터 버퍼에 저장할 때에, 상기 데이터 버퍼에 저장하고 있는 데이터에 관한 상태 및 이력 정보를 채널 상태 메모리에 저장하고, 또한 상기 데이터 버퍼로부터 복조 처리할 다른 채널에 대응하는 데이터를 로드할 때에, 상기 채널 상태 메모리로부터 상기 로드하고 있는 데이터에 관한 상태 및 이력 정보를 검색하는 것인 개량된 다채널 복조기.
  6. 제3항에 있어서, 상기 데이터 처리 모드 중에 다른 채널에 관한 상태 및 이력 정보를 미리 로드해 놓는 것인 개량된 다채널 복조기.
  7. 제1항에 있어서, 상기 복조 엔진은,
    타이밍 복원 회로와;
    정합 필터·등화기·반송파 복원 회로와;
    순방향 오류 정정 회로를 포함하며,
    상기 타이밍 복원 회로와, 상기 정합 필터·등화기·반송파 복원 회로와, 상기 순방향 오류 정정 회로는 순차적인 구성으로 배열되어 있는 것인 개량된 다채널 복조기.
  8. 청구항 1에 기재한 개량된 다채널 복조기를 포함하는 집적 회로 칩.
  9. 제1항에 있어서, 병렬 FIR 필터를 더 포함하며,
    상기 병렬 FIR 필터는,
    각각이 대응하는 다수의 입력 데이터 스트림 및 계수를 수신하는 복수의 승산기로서, 상기 다수의 입력 데이터 스트림은 하나의 채널로부터의 채널 데이터로부터 동일하게 생성되고, 상기 각 승산기의 크기는 그것의 대응하는 입력 데이터 스트림 및 계수에 따라 달라지며, 그 대응하는 계수는 서로 다른 것인 복수의 승산기와;
    상기 복수의 승산기의 각각의 출력을 합산하여 출력 데이터 스트림을 생성하는 복수의 가산기를 포함하고,
    상기 병렬 FIR 필터는 상기 복조 엔진의 하나 이상의 구성 요소 내에 배치되어 있는 것인 개량된 다채널 복조기.
  10. 복조 처리를 수행하며, 복조 처리할 제1 채널 및 제2 채널에 대응하는 각각의 데이터 사이에서 전환할 수 있는 복조 엔진과;
    상기 제1 채널 및 상기 제2 채널에 관한 각각의 상태 및 이력 정보를 저장하는 채널 상태 메모리
    를 포함하는 다채널 복조 시스템.
  11. 제10항에 있어서, 상기 복조 엔진이 상기 제1 채널 및 상기 제2 채널에 대응하는 각각의 데이터를 처리하기 전에, 그 각각의 데이터를 처리하여 각각 일정한 레벨로 유지하는 자동 이득 제어기를 더 포함하는 것인 다채널 복조 시스템.
  12. 제10항에 있어서, 상기 복조 엔진은 채널 스위칭 모드와 데이터 처리 모드를 포함하는 두가지 동작 모드를 가지며,
    상기 데이터 처리 모드에서, 상기 복조 엔진은 상기 제1 채널에 대응하는 데이터에 대한 복조 처리를 수행하고,
    상기 채널 스위칭 모드에서, 상기 복조 엔진은 상기 제1 채널에 대응하는 데이터를 저장하고 복조 처리할 상기 제2 채널에 대응하는 데이터를 로드하는 것인 다채널 복조 시스템.
  13. 제12항에 있어서, 상기 복조 엔진은 대기 모드를 포함하는 추가의 동작 모드를 가지며,
    상기 대기 모드에서, 상기 복조 엔진은 상기 데이터 처리 모드로 진입할 것인지 아니면 상기 채널 스위칭 모드로 진입할 것인지를 판정하기 위해 다른 지시를 기다리는 것인 다채널 복조 시스템.
  14. 제12항에 있어서, 상기 데이터 처리 모드에서, 상기 복조 엔진은 상기 채널 상태 메모리로부터 상기 제2 채널에 관한 상태 및 이력 정보를 미리 로드해 놓는 것인 다채널 복조 시스템.
  15. 제12항에 있어서, 상기 채널 스위칭 모드에서, 상기 복조 엔진이 상기 제1 채널에 대응하는 데이터를 저장할 때에, 상기 제1 채널에 관한 상태 및 이력 정보를 상기 채널 상태 메모리에 저장하고, 또한 상기 복조 엔진이 상기 제2 채널에 대응하는 데이터를 로드할 때에, 상기 채널 상태 메모리로부터 상기 제2 채널에 관한 상태 및 이력 정보를 검색하는 것인 다채널 복조 시스템.
  16. 제10항에 있어서, 상기 복조 엔진은,
    타이밍 복원 회로와;
    정합 필터·등화기·반송파 복원 회로와;
    순방향 오류 정정 회로를 포함하며,
    상기 타이밍 복원 회로와, 상기 정합 필터·등화기·반송파 복원 회로와, 상기 순방향 오류 정정 회로는 순차적인 구성으로 배열되어 있는 것인 다채널 복조 시스템.
  17. 청구항 10에 기재한 다채널 복조 시스템을 포함하는 집적 회로 칩.
  18. 제10항에 있어서, 병렬 FIR 필터를 더 포함하며,
    상기 병렬 FIR 필터는,
    각각이 대응하는 다수의 입력 데이터 스트림 및 계수를 수신하는 복수의 승산기로서, 상기 다수의 입력 데이터 스트림은 상기 제1 채널에 대응하는 데이터로부터 동일하게 생성되고, 상기 각 승산기의 크기는 그것의 대응하는 입력 데이터 스트림 및 계수에 따라 달라지며, 그 대응하는 계수는 서로 다른 것인 복수의 승산기와;
    상기 복수의 승산기의 각각의 출력을 합산하여 출력 데이터 스트림을 생성하는 복수의 가산기를 포함하고,
    상기 병렬 FIR 필터는 상기 복조 엔진의 하나 이상의 구성 요소 내에 배치되어 있는 것인 다채널 복조 시스템.
  19. 복수의 채널에 대응하는 채널 데이터를 처리하여 각각 일정한 레벨로 유지하는 자동 이득 제어기와;
    상기 자동 이득 제어기가 처리한 채널 데이터 출력을 저장하는 데이터 버퍼와;
    복조 처리를 수행하며, 복조 처리할 제1 채널 및 제2 채널에 대응하는 각각의 처리된 채널 데이터 사이에서 전환할 수 있는 복조 엔진과;
    상기 제1 채널 및 상기 제2 채널에 관한 각각의 상태 및 이력 정보를 저장하는 채널 상태 메모리
    를 포함하는 개량된 다채널 복조기.
  20. 제19항에 있어서, 상기 복조 엔진은 채널 스위칭 모드와 데이터 처리 모드를 포함하는 두가지 동작 모드를 가지며,
    상기 데이터 처리 모드에서, 상기 복조 엔진은 상기 제1 채널에 대응하는 처리된 채널 데이터에 대한 복조 처리를 수행하고,
    상기 채널 스위칭 모드에서, 상기 복조 엔진은 복조 처리할 상기 제1 채널 및 상기 제2 채널에 대응하는 각각의 처리된 채널 데이터 사이에서 전환하는 것인 개량된 다채널 복조기.
  21. 제20항에 있어서, 상기 복조 엔진은 대기 모드를 포함하는 추가의 동작 모드를 가지며,
    상기 대기 모드에서, 상기 복조 엔진은 상기 데이터 처리 모드로 진입할 것인지 아니면 상기 채널 스위칭 모드로 진입할 것인지를 판정하기 위해 다른 지시를 기다리는 것인 개량된 다채널 복조기.
  22. 제20항에 있어서, 상기 복조 엔진은 상기 데이터 처리 모드 중에 상기 채널 상태 메모리로부터 상기 제2 채널에 관한 상태 및 이력 정보를 미리 로드해 놓는 것인 개량된 다채널 복조기.
  23. 제20항에 있어서, 상기 채널 스위칭 모드에서, 상기 복조 엔진이 복조 처리할 상기 제1 채널 및 상기 제2 채널에 대응하는 각각의 처리된 채널 데이터 사이에서 전환할 때에, 상기 제1 채널 및 상기 제2 채널에 관한 상태 및 이력 정보를 각각 상기 채널 상태 메모리에 대해 저장 및 검색하는 것인 개량된 다채널 복조기.
  24. 제19항에 있어서, 상기 복조 엔진은,
    타이밍 복원 회로와;
    정합 필터·등화기·반송파 복원 회로와;
    순방향 오류 정정 회로를 포함하며,
    상기 타이밍 복원 회로와, 상기 정합 필터·등화기·반송파 복원 회로와, 상기 순방향 오류 정정 회로는 순차적인 구성으로 배열되어 있는 것인 개량된 다채널 복조기.
  25. 청구항 19에 기재한 개량된 다채널 복조기를 포함하는 집적 회로 칩.
  26. 제19항에 있어서, 병렬 FIR 필터를 더 포함하며,
    상기 병렬 FIR 필터는,
    각각이 대응하는 다수의 입력 데이터 스트림 및 계수를 수신하는 복수의 승산기로서, 상기 다수의 입력 데이터 스트림은 상기 제1 채널에 대응하는 처리된 채널 데이터로부터 동일하게 생성되고, 상기 각 승산기의 크기는 그것의 대응하는 입력 데이터 스트림 및 계수에 따라 달라지며, 그 대응하는 계수는 서로 다른 것인 복수의 승산기와;
    상기 복수의 승산기의 각각의 출력을 합산하여 출력 데이터 스트림을 생성하는 복수의 가산기를 포함하고,
    상기 병렬 FIR 필터는 상기 복조 엔진의 하나 이상의 구성 요소 내에 배치되어 있는 것인 개량된 다채널 복조기.
  27. 복수의 채널에 대응하는 채널 데이터를 데이터 버퍼에 저장하는 단계와;
    상기 데이터 버퍼로부터 제1 채널에 대응하는 채널 데이터를 복조 엔진에 로드하는 단계와;
    상기 복조 엔진에게 상기 제1 채널에 대응하는 채널 데이터를 복조하도록 지시하는 단계와;
    상기 제1 채널에 대응하는 복조된 채널 데이터를 상기 데이터 버퍼에 저장하는 단계와;
    상기 데이터 버퍼로부터 제2 채널에 대응하는 채널 데이터를 상기 복조 엔진에 로드하는 단계와;
    상기 복조 엔진에게 상기 제2 채널에 대응하는 채널 데이터를 복조하도록 지시하는 단계
    를 포함하는 다채널 복조 방법.
  28. 제27항에 있어서, 상기 제1 채널에 대응하는 채널 데이터를 상기 복조 엔진에 로드하기 전에 자동 이득 제어기를 이용하여 상기 제1 채널에 대응하는 채널 데이터를 처리하는 단계를 더 포함하는 것인 다채널 복조 방법.
  29. 제27항에 있어서, 상기 제1 채널에 대응하는 복조된 채널 데이터를 상기 데이터 버퍼에 저장하는 것과 관련하여, 상기 제1 채널에 관한 상태 및 이력 정보를 채널 상태 메모리에 저장하는 단계를 더 포함하는 것인 다채널 복조 방법.
  30. 제27항에 있어서, 상기 복조 엔진에게 상기 제1 채널에 대응하는 채널 데이터를 복조하도록 지시하면서, 채널 상태 메모리로부터 상기 제2 채널에 관한 상태 및 이력 정보를 미리 로드해 놓는 단계를 더 포함하는 것인 다채널 복조 방법.
  31. 제27항에 있어서, 상기 데이터 버퍼로부터 상기 제2 채널에 대응하는 채널 데이터를 상기 복조 엔진에 로드하는 것과 관련하여, 채널 상태 메모리로부터 상기 제2 채널에 관한 상태 및 이력 정보를 검색하는 단계를 더 포함하는 것인 다채널 복조 방법.
  32. 청구항 27에 기재한 다채널 복조 방법을 포함하는 집적 회로 칩.
  33. 복수의 채널에 대응하는 채널 데이터를 데이터 버퍼에 저장하는 단계와;
    상기 데이터 버퍼로부터 제1 채널에 대응하는 채널 데이터를 복조 엔진에 로드하는 단계와;
    데이터 처리 모드로 진입하라는 지시를 받은 경우에, 상기 복조 엔진에게 상기 제1 채널에 대응하는 채널 데이터를 복조하도록 지시하는 단계와;
    채널 스위칭 모드로 진입하라는 지시를 받은 경우에, 상기 제1 채널에 대응하는 복조된 채널 데이터를 상기 데이터 버퍼에 저장하고, 상기 데이터 버퍼로부터 제2 채널에 대응하는 채널 데이터를 상기 복조 엔진에 로드하는 단계와;
    상기 데이터 처리 모드로 진입하라는 지시를 받은 경우에, 상기 복조 엔진에게 상기 제2 채널에 대응하는 채널 데이터를 복조하도록 지시하는 단계
    를 포함하는 다채널 복조 방법.
  34. 제33항에 있어서, 상기 제1 채널에 대응하는 채널 데이터를 상기 복조 엔진에 로드하기 전에 자동 이득 제어기를 이용하여 상기 제1 채널에 대응하는 채널 데이터를 처리하는 단계를 더 포함하는 것인 다채널 복조 방법.
  35. 제33항에 있어서, 상기 제1 채널에 대응하는 복조된 채널 데이터를 상기 데이터 버퍼에 저장하는 것과 관련하여, 상기 제1 채널에 관한 상태 및 이력 정보를 채널 상태 메모리에 저장하는 단계를 더 포함하는 것인 다채널 복조 방법.
  36. 제33항에 있어서, 상기 데이터 처리 모드에서 상기 복조 엔진에게 상기 제1 채널에 대응하는 채널 데이터를 복조하도록 지시하면서, 채널 상태 메모리로부터 상기 제2 채널에 관한 상태 및 이력 정보를 미리 로드해 놓는 단계를 더 포함하는 것인 다채널 복조 방법.
  37. 제33항에 있어서, 상기 데이터 버퍼로부터 상기 제2 채널에 대응하는 채널 데이터를 상기 복조 엔진에 로드하는 것과 관련하여, 채널 상태 메모리로부터 상기 제2 채널에 관한 상태 및 이력 정보를 검색하는 단계를 더 포함하는 것인 다채널 복조 방법.
  38. 청구항 33에 기재한 다채널 복조 방법을 포함하는 집적 회로 칩.
KR1020057012377A 2002-12-30 2002-12-30 완전 병렬 다채널 복조기 KR100946305B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2002/041841 WO2004059933A1 (en) 2002-12-30 2002-12-30 A fully parallel multi-channel demodulator

Publications (2)

Publication Number Publication Date
KR20050096928A true KR20050096928A (ko) 2005-10-06
KR100946305B1 KR100946305B1 (ko) 2010-03-09

Family

ID=32679966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057012377A KR100946305B1 (ko) 2002-12-30 2002-12-30 완전 병렬 다채널 복조기

Country Status (7)

Country Link
EP (1) EP1579648B1 (ko)
JP (1) JP4190501B2 (ko)
KR (1) KR100946305B1 (ko)
CN (1) CN1739272B (ko)
AU (1) AU2002360854A1 (ko)
CA (1) CA2511911A1 (ko)
WO (1) WO2004059933A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806660B1 (ko) * 2007-02-23 2008-02-26 (주)새텍 코크스오븐의 상승관 제어장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307976B2 (en) 2003-02-24 2007-12-11 Autocell Laboratories, Inc. Program for selecting an optimum access point in a wireless network on a common channel
US8411616B2 (en) 2005-11-03 2013-04-02 Piccata Fund Limited Liability Company Pre-scan for wireless channel selection
CN101267266B (zh) * 2008-04-30 2010-06-02 中兴通讯股份有限公司 一种可切换到历史频道的终端及其切换方法
CN113992249B (zh) * 2021-09-30 2023-04-18 展讯半导体(南京)有限公司 信道状态信息的处理方法、装置、电子设备、存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY121893A (en) * 1995-04-28 2006-03-31 Qualcomm Inc Method and apparatus for providing variable rate data in a communications system using statistical multiplexing.
CN1188578A (zh) * 1995-05-10 1998-07-22 艾奥尼卡国际有限公司 时分复用(tdm)接收机中的解调器和解调方法
GB2343815B (en) 1998-11-12 2003-10-22 Sony Uk Ltd Digital receiver
WO2001026252A1 (en) * 1999-09-30 2001-04-12 Motorola Inc. Mobile unit location apparatus and method for a cdma wireless system
US7647459B2 (en) * 2001-11-26 2010-01-12 Broadlogic Network Technologies, Inc. Multi-stream access scheme for high speed access and recording using a hard disk drive
US7146987B2 (en) * 2004-07-09 2006-12-12 James Tse Assembly for flossing teeth

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806660B1 (ko) * 2007-02-23 2008-02-26 (주)새텍 코크스오븐의 상승관 제어장치

Also Published As

Publication number Publication date
KR100946305B1 (ko) 2010-03-09
CN1739272B (zh) 2011-09-14
EP1579648A1 (en) 2005-09-28
WO2004059933A1 (en) 2004-07-15
JP4190501B2 (ja) 2008-12-03
CA2511911A1 (en) 2004-07-15
CN1739272A (zh) 2006-02-22
EP1579648B1 (en) 2015-05-27
EP1579648A4 (en) 2011-07-27
JP2006512813A (ja) 2006-04-13
AU2002360854A1 (en) 2004-07-22

Similar Documents

Publication Publication Date Title
JP3785175B2 (ja) 多入力ａ／ｄ変換装置及びこれを用いた無線受信機
US7394871B2 (en) Digital implementation of multi-channel demodulators
JPH04334211A (ja) データ受信装置
US7388932B1 (en) Fully parallel multi-channel demodulator
JPH06104949A (ja) Ｆｉｒフィルタ
KR100946305B1 (ko) 완전 병렬 다채널 복조기
JP5005622B2 (ja) 受信装置、チューナ、およびテレビジョン受像機
EP0973272B1 (en) Correlation detection apparatus and cdma receiving apparatus
JPH09200177A (ja) 相関フィルタ及びｃｄｍａ受信装置
US7196739B2 (en) Multi-channel tuner apparatus
US20060189291A1 (en) Receiver and method for concurrent receiving of multiple channels
JP4012522B2 (ja) アレイアンテナ通信装置
JP2687930B2 (ja) 受信装置
KR100250494B1 (ko) 디지털 이동통신 시스템의 송신기에서 유한 임펄스 응답필터의 구조 및 필터링 방법
US8971460B2 (en) Wireless receiving apparatus
JP2861535B2 (ja) トランスバーサル形フィルタ
KR100301860B1 (ko) 코드 포착 시스템 및 방법
JP2000316107A (ja) テレビジョン受像機
JP2004297136A (ja) 衛星通信受信装置
JPH03190316A (ja) ゴースト除去用フイルタ回路
JP2008227970A (ja) 受信方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee