JP4012522B2 - アレイアンテナ通信装置 - Google Patents
アレイアンテナ通信装置 Download PDFInfo
- Publication number
- JP4012522B2 JP4012522B2 JP2004135414A JP2004135414A JP4012522B2 JP 4012522 B2 JP4012522 B2 JP 4012522B2 JP 2004135414 A JP2004135414 A JP 2004135414A JP 2004135414 A JP2004135414 A JP 2004135414A JP 4012522 B2 JP4012522 B2 JP 4012522B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- reception
- signal
- digital filter
- monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Radio Transmission System (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Description
本発明は、複数のアンテナを用いて送受信アンテナ・パターンを制御するアレイアンテナ通信装置に関する。
空間的に離間させて配列された複数の単位アンテナで、受信された各信号を適切に加算合成することにより、希望波の到来方向にビームを有し、かつ干渉波の到来方向にヌルを有する受信アンテナ・パターンを形成して、希望信号を選択的に受信するアダプティブ・アレイ・アンテナを備えた通信装置が知られている。
この通信装置で送信を行う場合には、希望局の方向にビームを有し、かつ干渉局の方向にヌルを有する送信アンテナ・パターンを形成するのが望ましい。これにより、希望局の方向にビームを形成することで希望局方向に選択的に送信電力を振り向けることができ、また干渉局方向にヌルを向けることで干渉局にとっては本通信装置からの干渉を受けないこととなり、本通信装置と希望局の組と独立して通信を行っている干渉局に影響を与えにくくなる意味で有効である。
本願出願人は、特願2003−151825号として改良されたアレイアンテナ通信装置を出願した。この先願発明によれば、送信/受信での信号の経路をできるたけ共用化することで回路の小型化と送受信での同一のパラメータによるアダプティブ動作を可能とし、アンテナ・パターンを精度良く制御可能としている。
図7は、従来のアレイアンテナ通信装置の構成を示すブロック図である。送受信系は、4個の単位アンテナ1を含み、各アンテナに入力された信号は、送受切換器(4a,4b)が受信側に接続されている状態で、低雑音増幅器(LNA)3を通過し、重み付け部5に入力される。
送受切換器4は、送信系と受信系とでそれぞれ別個独立した回路(すなわちRF送信系回路及びRF受信系回路)を切り替えて、各単位アンテナ1で送受信を実現する。さらに、RF送信系回路には、送信電力増幅器2(PA)が設けられ、RF受信系回路には低雑音増幅器3(LNA)が設けられている。
RF受信系回路からの受信信号は重み付け部5において、それぞれ振幅及び位相に対して重み付けされ、各単位アンテナ1の信号が分配合成部6において加算され、受信部8とデジタルフィルタ12aを通り、アダプティブアレイ制御部14と図示しないベースバンド処理部へ供給される。
一方、送信信号は図示しないベースバンド処理部から送信部9を介して送受切換器4cから分配合成部6へ送られる。重み付け部5による重み付けを最適値に制御するために、アダプティブアレイ制御部14が設けられており、このアダプティブアレイ制御部14には前述した受信部8からの受信信号とモニタ受信部17からのモニタ受信信号が供給され、これによって得られた所望の重み付け値が単位アンテナ1毎の重み付け部5へ供給される。
各単位アンテナ1に対応する上記RF送信系回路及びRF受信系回路において、それらを信号が通過する際の振幅変化量相互の差および位相回転量相互の差が各単位アンテナ1間でほぼ等しく、上記RF受信系回路から出力される信号に直接または周波数変換される。
その後、拡散多重部18において、単位アンテナ1毎に相互に直交化された符号信号を掛け合わせ、それらを多重化してモニタ受信部17に入力し、そのモニタ受信部17の出力を逆拡散分離部16において、各単位アンテナ1に対応した符号信号を再度掛け合わせて内蔵する積分器で積分することにより、各単位アンテナ1に対応するモニタ受信信号を再生し4つのモニタ受信信号をパラレルに処理している。各デジタルフィルタ12は不要な信号を除去し、アダプティブアレイ制御部14に入力するように構成される。
しかし、従来のデジタルフィルタ12は、フィルタリング出力を行うための乗算器及び加算器が多数必要となるため、デジタルフィルタの回路規模が増大するという問題があった。
特にアダプティブ・アレイ・アンテナを用いるアレイアンテナ通信装置では、単位アンテナ1分の複数のデジタルフィルタ12が必要となり、通信機の回路全体に及ぼす影響は大きい。
このような問題を解決する技術として特許文献1が示されている。この技術は、x倍補間機能(xは自然数)を持つデジタルフィルタにおいて、補間前のデータを入力し、入力レートのx倍のレートでデータを時分割で分配することでx倍補間を行い、各分配データに係数を乗算し、それらのデータを加算することによりフィルタリング出力を得るものであり、回路規模の削減及び消費電力の低減を実現している。
さらに、特許文献2では、複数系列からなるデジタルデータについてフィルタリング出力を行うデジタルフィルタにおいて、デジタルデータを系列毎にそれぞれ複数のデータに分割し、デジタルデータの入力速度を系列数倍したものの分割数倍の速度で時分割にフィルタリング処理を行い、同一のデジタルデータから分割されたデータのフィルタリング出力結果に対して合成処理を行い、合成処理結果に基づいて系列別にデジタルフィルタとしたことで、デジタルフィルタの回路規模を縮小する技術が示されている。
上述した第2の従来技術では、デジタルフィルタの回路規模を縮小する技術であり、第1の従来技術に比べて乗算器及び加算器の個数を減らすだけでなく、回路規模を縮小する技術という利点を有している。
しかしながら、このようデジタルフィルタを単位アンテナ数分使用すると個々のデジタルフィルタの回路規模は縮小するが、デジタルフィルタを複数個使用するのは変わらず、通信機全体としてみると、従来技術ではシステムの回路規模が大きく、コストが高いという問題があった。
以上のような問題を解決するために、本発明に係るアレイアンテナ通信装置は、複数の単位アンテナを含むアダプティブ・アレイ・アンテナを用いる送受信系と、各単位アンテナの指向性をモニタするモニタ系と、を有するアレイアンテナ通信装置に関する。
そして、本発明に係る前記送受信系は、単位アンテナ毎に設けられたRF送信増幅部と、単位アンテナ毎に前記RF送信増幅部と並列に設けられるRF受信増幅部と、前記RF送信増幅部又は前記RF受信増幅部と切り換えて接続される重み付け部と、複数の重み付け部に接続され、送信信号を分配し、受信信号を合成する分配合成部と、分配合成部に接続された送信部(TX)及び受信部(RX)と、を備える。
そして、本発明に係る前記モニタ系は、前記RF受信増幅部から分岐した単位アンテナ毎の信号を拡散し多重化する拡散多重部と、拡散多重化された信号を周波数変換して増幅するモニタ受信部(モニタRX)と、前記モニタ受信部からのモニタ受信信号を単位アンテナ毎の拡散符号で逆拡散分離する逆拡散分離部と、複数の逆拡散分離された信号を並列信号から直列信号に置き換え、デジタルフィルタで処理し、信号を直列信号から並列信号に再度置き換えて処理する時分割デジタルフィルタ部と、処理されたモニタ受信信号に基づき、重み付け部を制御して複数の単位アンテナをアダプティブ・アレイ・アンテナとして機能させるアダプティブアレイ制御部と、を備える。
そして、本発明に係る前記時分割デジタルフィルタ部は、複数の逆拡散分離されたモニタ受信信号を時分割逐次処理することを特徴とする。
また、本発明に係るアレイアンテナ通信装置において、前記時分割デジタルフィルタ部は、複数の逆拡散分離された信号を並列信号から直列信号に置き換えるパラレル/シリアル変換部と、デジタルフィルタ処理を行うデジタルフィルタ部と、信号を直列信号から並列信号に再度置き換えるシリアル/パラレル変換部と、を備え、単位アンテナ毎のモニタ受信信号を処理することを特徴とする。
さらに、本発明に係るアレイアンテナ通信装置において、前記時分割デジタルフィルタ部は、デジタルフィルタ処理を行うデジタルフィルタ部の内部にパラレル/シリアル変換部とシリアル/パラレル変換部を備えたことを特徴とする。
さらにまた、本発明に係るアレイアンテナ通信装置において、前記時分割デジタルフィルタ部は、さらに、単位アンテナ毎のモニタ受信部(モニタRX)のモニタ受信信号と受信部(RX)の受信信号をパラレル/シリアル変換部に取込み、1つのデジタルフィルタで処理しシリアル/パラレル変換部で単位アンテナ毎のモニタ受信信号と受信信号とに分離することを特徴とする。
本発明に係るアレイアンテナ通信装置は、この逆拡散分離処理部における積分処理によってサンプルレートが遅くなることで、逆拡散分離処理と同じ処理能力を持つデジタルフィルタの処理に待機時間ができることに着目して、このデジタルフィルタを時分割処理にすることで待機時間中に他の信号を処理させて処理能力を無駄なく利用し、デジタルフィルタの使用数を減らしてコストダウンをはかることを特徴とする。なお、詳細は後述するが、待機時間とは、逆拡散分離部の処理時間とデジタルフィルタ部の処理時間の差である。
本発明の本実施形態によるアレイアンテナ通信装置は、逆拡散分離処理の積分時間とデジタルフィルタの処理時間との差によって生じる待機時間を有効に利用してデジタルフィルタを時分割処理できるので、時分割処理による時間領域の分解能の低下も起きず、また、逆拡散分離部と同じ処理能力でデジタルフィルタの使用数を減らせるためシステムの回路規模の縮小に効果がある。
以下、本発明の実施の形態(以下実施形態という)を、図面に従って説明する。
図1は、本発明の第1の実施形態に係るアレイアンテナ通信装置の構成を示すブロック図である。アレイアンテナ通信装置は、アダプティブ・アレイ・アンテナとして制御される合成アンテナを用いて送受信を行う送受信系と、複数の単位アンテナ1の受信信号をモニタしてアダプティブ・アレイ・アンテナとして制御するモニタ系を有している。
送受信系は、4個の単位アンテナ1を含み、各単位アンテナ1に入力された信号は、送受切換器(4a,4b)が受信側に接続されている状態で、低雑音増幅器(LNA)3を通過し、重み付け部5に入力される。
送受切換器4は、送信系と受信系とでそれぞれ別個独立した回路を切り替えて、各単位アンテナ1で送受信を行う。さらに、RF送信系回路には、送信電力増幅器2(PA)が設けられ、RF受信系回路には低雑音増幅器3(LNA)が設けられている。
RF受信系回路からの受信信号は重み付け部5において、それぞれ振幅及び位相に対して重み付けされ、各単位アンテナの信号が分配合成部6において加算され、受信部8でデジタル信号に変換され、サンプルホールド10と時分割デジタルフィルタ部50を通り、アダプティブアレイ制御部14と図示しないベースバンド処理部へ供給される。
一方、送信信号は図示しないベースバンド処理部から送信部9を介して送受切換器4cから分配合成部6へ送られる。
モニタ系には、重み付け部5による重み付けを最適値に制御するために、アダプティブアレイ制御部14が設けられており、このアダプティブアレイ制御部14には前述した受信部8からの受信信号とモニタ受信部17からのモニタ受信信号が供給され、これによって得られた所望の重み付け値が単位アンテナ1毎の重み付け部5へ供給される。
次に、モニタ系の信号の流れを説明する。受信電波は、各単位アンテナ1に対応する上記RF送信系回路及びRF受信系回路において、それらを信号が通過する際の振幅変化量相互の差および位相回転量相互の差が各単位アンテナ1間でほぼ等しく、上記RF受信系回路から出力される信号に直接または周波数変換される。
その後、拡散多重部18において、単位アンテナ1毎に相互に直交化された符号信号を掛け合わせ、それらを多重化してモニタ受信部17に入力する。モニタ受信部17では、周波数変換と増幅を行い、デジタル信号に変換する。
モニタ受信部17の出力は逆拡散分離部16において、各単位アンテナ1に対応した符号信号を再度掛け合わせて内蔵する積分器で積分することで、単位アンテナ1毎のモニタ受信信号に分離することができる。
次に、積分された単位アンテナ信号のモニタ受信信号と受信部(RX)の受信信号をサンプルホールド15(a〜e)で保持してパラレル/シリアル変換部11が取込み多重化し、デジタルフィルタ12で時分割デジタルフィルタリング処理をする。
その後、シリアル/パラレル変換部13で分離してアダプティブアレイ制御部14と図示しないベースバンド処理部へ入力される。
これに対し、図7に示す従来のアレイアンテナ通信装置は、モニタ受信部17の簡略化のため4つのアンテナ受信信号を拡散多重化して1つのモニタ受信部17に入力し、モニタ受信部17からの信号を逆拡散分離して4つの信号に戻し、それぞれのデジタルフィルタ12にてフィルタ処理を行う。
これに対し、図1に示す本発明の実施形態では、逆拡散分離処理の積分処理時間とデジタルフィルタの処理時間の差によって生じる待機時間を利用して時分割デジタルフィルタ部50により1個のデジタルフィルタ12で実現した。
図2は、本発明の実施形態による信号の時分割処理を示すタイムチャートである。最初に従来方式を説明し、その次に本発明の実施形態を説明する。
タイミングチャートで示している信号は、上からクロック、受信部(RX)出力、受信信号a及び4系統の単位アンテナ1毎の逆拡散分離処理並びにモニタ受信信号(b〜e)である。その下のタイミングチャートは、従来方式におけるデジタルフィルタの作動状況を示しており、実際の処理がおこなわれる処理時間と、斜線部分の次の処理が開始されるまでの待機時間を示している。
さらに、その下のタイミングチャートは、本発明の実施形態における処理方式を示している。
次に、従来方式における処理の流れについて説明する(図2上段)。4つのモニタ受信信号は、重み付けを施し加算した1系統の受信信号と、直交符号を掛けて加算する拡散多重部を経由する1系統のモニタ受信信号に分岐されて、それぞれ受信部とモニタ受信部に至る。
図2の受信部出力は、受信部とモニタ受信部からの出力信号である。逆拡散分離部に送られたモニタ受信信号に直交符号を掛けて積分処理時間で積分した結果を、サンプルホールドして次の積分処理時間でデジタルフィルタに送る。
また、重み付けを施した受信信号はモニタ受信信号とサンプルレートをあわせるために5クロック積分時間でサンプルホールドして受信信号(受信信号a)としてデジタルフィルタに送る。
次に従来方式のデジタルフィルタの処理について説明する(図2中段)。デジタルフィルタは逆拡散分離部と同じ処理能力を持つのでモニタ受信信号が入力されてから1クロックで処理が終わるが、積分処理時間に5クロック掛かるため、次のデジタルフィルタの処理が開始されるまでの待ち時間(待機時間)が発生する。
言い換えると、待機時間とは、逆拡散分離処理の処理時間とデジタルフィルタの処理時間の差によって、デジタルフィルタが同じ処理結果を出力し続ける時間である。1つの集積回路(ASIC)の中に複数構成されるデジタルフィルタの処理能力は逆拡散分離処理用のデジタルフィルタと同じで、図2の1クロック(デジタル動作状況の斜線部及び処理部)で処理できるが、逆拡散分離部の出力レートは低下し、図2上部に示す積分処理時間となる。これは、デジタルフィルタへの入力信号が同じであれば、同一の処理結果を出力し続けることを示している。
つまり、待機時間とはデジタルフィルタが逆拡散分離部と同じ処理能力を持っているため、逆拡散分離処理の処理時間(=デジタルフィルタの入力更新間隔)がデジタルフィルタの処理時間より長いため、無駄になっている時間のことである。
次に、本実施形態について説明する(図2下段)。本実施形態では、デジタルフィルタ処理にともなう待機時間を有効利用して、モニタ受信信号の逆拡散分離処理が終わる5クロック区間(以下、1サイクル)の間に5個のデジタルフィルタ処理が行えることに着目した。
処理方法において、図1に示す時分割デジタルフィルタ部50では、受信信号aとモニタ受信信号(b〜e)がパラレル/シリアル変換部11に入力されデジタルフィルタ処理と同じサンプルレートで“・・・→a→b→・・・→e→a→・・・”の順番にシリアル化されデジタルフィルタ12に送られる。
図2下段の本実施形態を示すタイミングチャートにおいて、デジタルフィルタ入力信号にanを入力すると、デジタルフィルタ12は処理Aを実行し、次の処理Bを実行開始後にデジタルフィルタ出力信号“An”が出力される。さらに、その他のクロック区間においても処理が連続的に実行させることで、1サイクル中に“A〜E”の出力を得ることが出来る。
図3は、本発明の第1の実施形態に係る時分割デジタルフィルタ50の回路の構成を示すブロック図である。図中左の部分は、複数の信号をシリアル信号に変換するパラレル/シリアル変換部11であり、内蔵するスイッチにより逐次切り替えられ、受信信号a及びモニタ受信信号(b〜e)がデジタルフィルタ12に入力される。
図中右の部分は、シリアル/パラレル変換部11であり、デジタルフィルタ12の多重化された直列信号を元の信号に復元するためにシリアル/パラレル変換部11内に、前段のスイッチと同期してサンプルホールドする機構(サンプルホールド31)を有しており、サンプルタイミングにより多重化された信号を分離して後段のサンプルホールド32に出力する。
図4は、本発明の第2の実施形態に係るロールオフフィルタの回路の構成を示すブロック図である。
このフィルタはロール オフ フィルタ120(以下、ROFという)で、任意の干渉区間nに保持されている信号にタップ(TAP)係数を掛けて足し合わせる(以下、ROF処理という)デジタルフィルタである。
ROF120は、パラレル/シリアル変換部111と内部にn個のレジスタを有する多段のシフトレジスタ112(SR)と、TAP係数を乗算する乗算器114と、加算器115及びシリアル/パラレル変換器113とを有している。
デジタルフィルタの入力信号はシフトレジスタ112(SR0〜SRn)に保持されてROF処理が施されるが、実施形態のROF120は5系統の信号を時分割処理しているので保持するデジタルフィルタの入力信号も5系統分になりシフトレジスタ112もSR0(1〜5)〜SRn(1〜5)となる。
次に、処理の流れについて説明する。デジタルフィルタ入力信号は“SR0(1)→SR0(2)→・・・→SRn(5)”と矢印に沿ってシフトしていき、各シフトレジスタの(5)番目の信号がROF処理される。
図6は、本発明の実施形態に係るロールオフフィルタ入力信号の処理の流れを示す模式図である。処理の流れを干渉区間=“3”にした簡単な図6を用いて説明する。
左上部からデジタルフィルタ入力信号が“・・・→an→bn→・・・→en→an+1→・・・”のように入力される。入力された信号は、シフトレジスタSR0(1〜5)〜SR2(1〜5)により左から右方向へ詰めて入力される。
次に、時間が“t1→t2→t3・・・”と経過するごとにデジタルフィルタ入力信号が右にシフトして、SR0,SR1,SR2の(5)番目に保持されている信号がROF処理され、デジタルフィルタ出力信号として出力される。
図6のデジタルフィルタ入力信号とデジタルフィルタ出力信号は、例えば時間t1のとき“a2”信号がROF処理されて、結果に“A2”を出力している。これをクロックの立ち上がりでサンプリングすると、図2のタイミングチャートで示すデジタルフィルタ出力信号の“A2”となる。次に、時間t2では“b2”信号がROF処理されて、結果に“B2”を出力している。同様にクロックの立ち上がりでサンプリングすると、図2のタイミングチャートで示すデジタルフィルタ出力信号の“B2”となる。つまり、デジタルフィルタ出力信号は時間t毎に“・・・→A→B→・・・→E→A→・・・”と出力される。
そこで、図6に示すように、シリアル/パラレル変換部に入力された信号は、前述したように“A→B→・・・→E→A→・・・”の順番になるので、この順番でデジタルフィルタ出力信号をシリアル/パラレル変換部で5系統の並列信号に分離しサンプルホールドされる。
分離の処理は、図3に示すように、分離された信号は次のサンプルホールド31で同期を取り、図2に示すタイミングチャートのようにデジタルフィルタ出力信号からデジタルフィルタ出力信号A〜Eとして出力する。
図5は、本発明の第3の実施形態に係るパラレル/シリアル変換部も含んだロールオフフィルタ220の回路の構成を示すブロック図である。第2の実施形態では、前段にパラレル/シリアル変換部111を設けたが、第3の実施形態では、シフトレジスタ212の各レジスタにそれぞれのアンテナモニタ信号を割り当てることで同様の処理を実現している。さらにセレクタ211,乗算器214、加算器215及びシリアル/パラレル変換部213を有している。
図5に示したROFは、パラレル/シリアル変換部111が無いため、受信信号とモニタ受信信号のままパラレル/シリアル変換されずにシフトレジスタ212で干渉区間分保持され、TAP係数を掛ける際に単一の信号が選択されてROF処理され図6と同様にデジタルフィルタ出力信号として出力される。
以上、説明したように、パラレル/シリアル変換部とシリアル/パラレル変換部を備えることで、1つのデジタルフィルタにて処理が実現でき、通信機全体の回路規模が縮小できることで、コストダウンが実現できるという効果がある。
1 単位アンテナ、2 送信電力増幅器、3 低雑音増幅器、4 送受切換器、5 重み付け部、6 分配合成部、8 受信部、9 送信部、10,15 サンプルホールド、11,111,211 パラレル/シリアル変換部、12 デジタルフィルタ、13,113,213 シリアル/パラレル変換部、14 アダプティブアレイ制御部、16 逆拡散分離部、17 モニタ受信部、18 拡散多重部、50 時分割デジタルフィルタ部、112 シフトレジスタ、114,214 乗算器、115,214 加算器、120,220 ロールオフフィルタ、211 セレクタ、212 シフトレジスタ、215 加算器。
Claims (4)
- 複数の単位アンテナを含むアダプティブ・アレイ・アンテナを用いる送受信系と、各単位アンテナの指向性をモニタするモニタ系と、を有するアレイアンテナ通信装置において、
前記送受信系は、
単位アンテナ毎に設けられたRF送信増幅部と、
単位アンテナ毎に前記RF送信増幅部と並列に設けられるRF受信増幅部と、
前記RF送信増幅部又は前記RF受信増幅部と切り換えて接続される重み付け部と、
複数の重み付け部に接続され、送信信号を分配し、受信信号を合成する分配合成部と、
分配合成部に接続された送信部(TX)及び受信部(RX)と、
を備え、
前記モニタ系は、
前記RF受信増幅部から分岐した単位アンテナ毎の信号を拡散し多重化する拡散多重部と、
拡散多重化された信号を周波数変換して増幅するモニタ受信部(モニタRX)と、
前記モニタ受信部からのモニタ受信信号を単位アンテナ毎の拡散符号で逆拡散分離する逆拡散分離部と、
複数の逆拡散分離された信号を並列信号から直列信号に置き換え、デジタルフィルタで処理し、信号を直列信号から並列信号に再度置き換えて処理する時分割デジタルフィルタ部と、
処理されたモニタ受信信号に基づき、重み付け部を制御して複数の単位アンテナをアダプティブ・アレイ・アンテナとして機能させるアダプティブアレイ制御部と、
を備え、
前記時分割デジタルフィルタ部は、
複数の逆拡散分離されたモニタ受信信号を時分割逐次処理することを特徴とするアレイアンテナ通信装置。 - 請求項1に記載のアレイアンテナ通信装置において、
前記時分割デジタルフィルタ部は、
複数の逆拡散分離された信号を並列信号から直列信号に置き換えるパラレル/シリアル変換部と、
デジタルフィルタ処理を行うデジタルフィルタ部と、
信号を直列信号から並列信号に再度置き換えるシリアル/パラレル変換部と、
を備え、
単位アンテナ毎のモニタ受信信号を処理することを特徴とするアレイアンテナ通信装置。 - 請求項1に記載のアレイアンテナ通信装置において、
前記時分割デジタルフィルタ部は、
デジタルフィルタ処理を行うデジタルフィルタ部の内部にパラレル/シリアル変換部とシリアル/パラレル変換部を備えたことを特徴とするアレイアンテナ通信装置。 - 請求項1から3のいずれか1項に記載のアレイアンテナ通信装置において、
前記時分割デジタルフィルタ部は、さらに、
単位アンテナ毎のモニタ受信部(モニタRX)のモニタ受信信号と受信部(RX)の受信信号をパラレル/シリアル変換部に取込み、1つのデジタルフィルタで処理しシリアル/パラレル変換部で単位アンテナ毎のモニタ受信信号と受信信号とに分離することを特徴とするアレイアンテナ通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004135414A JP4012522B2 (ja) | 2004-04-30 | 2004-04-30 | アレイアンテナ通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004135414A JP4012522B2 (ja) | 2004-04-30 | 2004-04-30 | アレイアンテナ通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005318377A JP2005318377A (ja) | 2005-11-10 |
JP4012522B2 true JP4012522B2 (ja) | 2007-11-21 |
Family
ID=35445329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004135414A Expired - Fee Related JP4012522B2 (ja) | 2004-04-30 | 2004-04-30 | アレイアンテナ通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4012522B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188457A (ja) * | 2008-02-01 | 2009-08-20 | Sk Telesys Co Ltd | 移動通信用の無線中継器における干渉除去装置及び方法 |
-
2004
- 2004-04-30 JP JP2004135414A patent/JP4012522B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005318377A (ja) | 2005-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2398617C (en) | Integrated beamforming/rake/mud cdma receiver architecture | |
KR100450838B1 (ko) | 적은실리콘과전력소모의기호-부합필터 | |
JP4642264B2 (ja) | スペクトル拡散通信用相関回路 | |
JP3458841B2 (ja) | 移動通信システムに適用される受信装置および復調器 | |
EP1175019B1 (en) | RAKE receiver for a CDMA system, in particular incorporated in a cellular mobile phone | |
CA2672942A1 (en) | Beamforming system and method | |
JPH08116292A (ja) | 固定局と移動無線ユニットとの間にディジタル無線リンクを提供する機器に用いられる装置 | |
JPH07231278A (ja) | 直接拡散スペクトル拡散通信方式によるレイク受信機 | |
US7251268B2 (en) | Rake receiver | |
EP1279239B1 (en) | Matched filter and receiver for mobile radio communication system | |
EP1615361A1 (en) | A radio frequency signal receiving apparatus, a radio frequency signal transmitting apparatus, and a calibration method | |
US6853677B2 (en) | Finger using time division method and rake receiver having the same | |
CA2220239C (en) | Selective filtering for co-channel interference reduction | |
JP5339450B2 (ja) | 無線通信装置および無線通信方法 | |
JP4012522B2 (ja) | アレイアンテナ通信装置 | |
JP3957973B2 (ja) | 干渉キャンセラを実装する符号多重無線装置 | |
GB2382506A (en) | Communications receiver data processing for quadrature modulated data | |
WO2001054328A1 (fr) | Dispositif et procédé de suppression de signal d'interférence | |
JP2007208658A (ja) | ダイバーシチ受信装置 | |
JPH1093492A (ja) | 一括分波回路 | |
JP2687930B2 (ja) | 受信装置 | |
WO2005013505A1 (ja) | 受信装置 | |
JP4394700B2 (ja) | 逆拡散器 | |
JP2000134141A (ja) | 無線受信機 | |
JP2000341172A (ja) | レイク受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070907 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |